TWI831200B

TWI831200B - 製造電路板的方法及堆疊結構

Info

Publication number: TWI831200B
Application number: TW111117726A
Authority: TW
Inventors: 郭俊宏
Original assignee: 欣興電子股份有限公司
Priority date: 2022-05-11
Filing date: 2022-05-11
Publication date: 2024-02-01
Also published as: US20230371189A1; US12328828B2; TW202345662A; US20250267800A1

Abstract

一種製造電路板的方法包括提供具有金屬膜及聚合物膜的複合材料膜、配置介電層在聚合物膜上以形成堆疊結構、形成具有連接墊的線路層在基板上、壓合堆疊結構於基板及線路層上以使介電層直接接觸基板及完全覆蓋線路層、以及形成第一開口在金屬膜中以形成圖案化金屬膜，其中第一開口貫通金屬膜。製造電路板的方法還包括將圖案化金屬膜作為遮罩來電漿蝕刻介電層以形成暴露連接墊的第二開口在介電層中、移除複合材料膜、以及沉積導電材料在第二開口中以形成電性連接連接墊的導電盲孔。

Description

製造電路板的方法及堆疊結構

本揭示案提供一種製造電路板的方法及堆疊結構，其中堆疊結構可應用於製造電路板的方法中。

電子產品的發展趨勢已趨向於快速、多功能、微小化與高性能。為了滿足電子產品微小化的需求，製作更輕、更薄、更短及更小的高可靠度電路板，已成為本領域技術人員的一大挑戰。

根據本揭示案的一些實施例，一種製造電路板的方法包括一種製造電路板的方法包括提供具有金屬膜及聚合物膜的複合材料膜、配置介電層在聚合物膜上以形成堆疊結構、形成具有至少一個連接墊的第一線路層在基板上、壓合堆疊結構於基板及第一線路層上以使介電層直接接觸基板及完全覆蓋第一線路層、以及形成第一開口在金屬膜中以形成圖案化金屬膜，其中第一開口貫通金屬膜。製造電路板的方法還包括將圖案化金屬膜作為遮罩來電漿蝕刻介電層以形成暴露至少一個連接墊的第二開口在介電層中、移除複合材料膜、以及沉積導電材料在第二開口中以形成電性連接至少一個連接墊的導電盲孔。

在一些實施例中，製造電路板的方法進一步包括在配置介電層在聚合物膜上之前，對聚合物膜進行表面處理，使得聚合物膜具有第一粗糙表面，其中第一粗糙表面的平均粗糙度(Ra)小於1μm(微米)。

在一些實施例中，對聚合物膜進行表面處理的方法包括對聚合物膜進行電漿製程。

在一些實施例中，當配置介電層在聚合物膜上時，使介電層完全接觸第一粗糙表面以使介電層具有第二粗糙表面，第二粗糙表面的平均粗糙度小於1μm。

在一些實施例中，第二粗糙表面的平均粗糙度實質上等於第一粗糙表面的平均粗糙度。

在一些實施例中，製造電路板的方法進一步包括沉積導電材料在介電層上以形成第二線路層，其中第二線路層完全接觸第二粗糙表面以使第二線路層具有第三粗糙表面，並且第三粗糙表面的平均粗糙度(Ra)小於1μm。

在一些實施例中，形成第一開口的方法包括進行雷射鑽孔製程。

在一些實施例中，當形成第一開口時，配置第一開口的位置在第一線路層的至少一個連接墊的正上方。

在一些實施例中，在形成第一開口之後，介電層保持完全覆蓋住第一線路層。

在一些實施例中，第二開口的寬度等於或小於第一開口的寬度。

在一些實施例中，第一線路層的厚度小於8μm。

根據本揭示案的另一些實施例，一種堆疊結構包括具有金屬膜及聚合物膜的複合材料膜、介電層、以及離型層。介電層配置於複合材料膜上並直接接觸聚合物膜。離型膜配置於介電層上並直接接觸介電層。

在一些實施例中，聚合物膜的材料大致上相同於離型膜的材料。

在一些實施例中，聚合物膜具有接觸介電層的第一粗糙表面，且介電層具有接觸聚合物膜的第二粗糙表面，第一粗糙表面與第二粗糙表面互相配合。

在一些實施例中，第一粗糙表面是不規則的起伏形貌。

在一些實施例中，聚合物膜夾置在金屬膜與介電層之間。

根據本揭示案的又一些實施例，一種製造電路板的方法包括提供堆疊結構，其具有由金屬膜及聚合物膜組成的複合材料膜、介電層、和離型層，介電層配置於複合材料膜上並直接接觸聚合物膜，以及離型膜配置於介電層上並直接接觸介電層。製造電路板的方法還包括在移除離型膜之後，壓合介電層及複合材料膜於第一線路層上，其中第一線路層具有連接墊並且介電層直接接觸第一線路層。製造電路板的方法還包括圖案化金屬膜、以及藉由電漿製程蝕刻介電層以暴露出第一線路層的連接墊，其中使用經圖案化的金屬膜作為一蝕刻遮罩。製造電路板的方法還包括在暴露第一線路層的連接墊之後，移除複合材料膜。製造電路板的方法還包括形成導電盲孔在第一線路層的連接墊上、以及形成第二線路層在介電層上，其中第二線路層經由導電盲孔電性連接第一線路層。

本揭示案的實施例提供一種堆疊結構及應用此堆疊結構來製造電路板的方法，以提升電路板的可靠度。

當一個元件被稱為「在…上」時，它可泛指該元件直接在其他元件上，也可以是有其他元件存在於兩者之中。相反地，當一個元件被稱為「直接在」另一元件，它是不能有其他元件存在於兩者之中間。如本文所用，詞彙「及/或」包含了列出的關聯項目中的一個或多個的任何組合。

在本文中，使用第一、第二與第三等等之詞彙，是用於描述各種元件、組件、區域、層與/或區塊是可以被理解的。但是這些元件、組件、區域、層與/或區塊不應該被這些術語所限制。這些詞彙只限於用來辨別單一元件、組件、區域、層與/或區塊。因此，在下文中的一第一元件、組件、區域、層與/或區塊也可被稱為第二元件、組件、區域、層與/或區塊，而不脫離本揭示案的本意。

再者，為了方便描述圖式中一元件或特徵部件與另一（些）元件或特徵部件的關係，可使用空間相關用語，例如「在...之下」、「下方」、「下部」、「上方」、「上部」及諸如此類用語。除了圖式所繪示之方位外，空間相關用語亦涵蓋使用或操作中之裝置的不同方位。當裝置被轉向不同方位時（例如，旋轉90度或者其他方位），則其中所使用的空間相關形容詞亦將依轉向後的方位來解釋。

除非有額外說明，當以下實施例繪示或描述成一系列的操作或事件時，這些操作或事件的描述順序不應受到限制。例如，部分操作或事件可以採取與本揭示案不同的順序、部分操作或事件可以同時發生、部分操作或事件可以不須採用、及/或部分操作或事件可重複進行。並且，實際的製程可能須各步驟之前、過程中、或之後進行額外的操作。因此，本揭示案可能將簡短地說明其中一些額外的操作。

第1A圖至第1C圖根據本揭示案一些實施例繪示製造堆疊結構100的各個階段之截面圖。請參照第1A圖，提供複合材料膜110，其中複合材料膜110具有金屬膜102及聚合物膜104。複合材料膜110可為雙層或是多層結構。在一些實施例中，複合材料膜110的下表面為聚合物膜104的下表面，而複合材料膜110的上表面為金屬膜102的上表面。

在複合材料膜110為金屬膜102及聚合物膜104所組成的雙層結構之實施例中，複合材料膜110的形成方法可包括在聚合物膜104的上表面形成金屬膜102，其中金屬膜102全面地覆蓋住聚合物膜104的上表面。金屬膜102的形成方法可包括物理氣相沉積、化學鍍（即無電電鍍，electroless plating）、或貼合金屬箔層至聚合物膜104。可依據製程條件或產品設計需求選擇對應的形成方法以得到相應的金屬膜102厚度值。

在一些實施例中，當採用物理氣相沉積來形成金屬膜102時，金屬膜102的厚度可介於約0.05µm（微米）至約1.00µm之間。在一些實施例中，當採用化學鍍（無電電鍍）來形成金屬膜102時，金屬膜102的厚度可介於約0.1µm至約2.0µm之間。在一些實施例中，當金屬膜102為金屬箔層時，金屬膜102的厚度可介於約1µm至約12µm之間。

聚合物膜104的材料可包括聚醯亞胺（polyimide，PI）、聚對苯二甲酸乙二醇酯（polyethylene terephthalate，PET）、聚萘二甲酸乙二醇酯（polythylene naphthalate，PEN）、聚氨酯（polyurethane，PU）、聚乙烯（polyethylene，PE）、聚丙烯（polypropylene，PP）、聚四氟乙烯（polytetrafluoroethylene，PTFE）、聚氯乙烯（polyvinyl chloride polymer，PVC）、其它合適材料、或上述材料的任意組合。聚合物膜104的厚度可介於約5µm至約100µm之間。若聚合物膜104的厚度小於前述的下限值，後續製程（例如，撕除複合材料膜110）的操作難度可能提升。

請參照第1B圖，配置介電層106在複合材料膜110上以形成堆疊結構120。具體而言，介電層106配置在複合材料膜110的聚合物膜104的下表面。在一些實施例中，介電層106直接接觸聚合物膜104。因此，複合材料膜110的聚合物膜104的一側受到介電層106覆蓋，而複合材料膜110的金屬膜102的一側保持顯露。在複合材料膜110為金屬膜102及聚合物膜104所組成的雙層結構之實施例中，聚合物膜104夾置在金屬膜102與介電層106之間。當聚合物膜104選用具有適當機械強度（例如，抗拉、壓縮、彈性等）的材料時，聚合物膜104可保護具延展性的金屬膜102免於損傷，例如降低因外力造成金屬膜102的壓傷風險。舉例來說，聚合物膜104的材料可選用PET，其中PET的抗拉強度可介於約75MPa至約85MPa、壓縮模數可介於約2600MPa至約2800MPa、或彈性模數可介於約3100MPa至約3200MPa之間，但本揭示案不限於此。

介電層106的材料可包括液晶聚合物（liquid crystal polymer,LCP）、雙順丁烯二酸醯亞胺樹脂（bismaleimide-triazine,BT）、膠片（prepreg）、含有無機填充物的樹脂（例如，Ajinomoto Build-up Film，ABF）、環氧樹脂（epoxy）、聚醯亞胺（polyimide，PI）、或其他樹脂材料所形成，但本揭示案並不以上述舉例為限。在一些實施例中，介電層106的材料可包括介電常數低於3.9的材料，以減少介電損耗。在一些實施例中，介電層106的材料可包括光成像型（photoimageable）介電材料或感光型（photoactive）介電材料。介電層106配置在複合材料膜110上的方法可包括塗佈介電材料（未繪出）於聚合物膜104上，並隨後乾燥介電材料。

請參照第1C圖，配置離型膜108在堆疊結構120上以進一步形成堆疊結構100。具體而言，離型膜108配置在介電層106上。在一些實施例中，離型膜108可直接接觸介電層106。離型膜108可提供堆疊結構120保護之功能，尤其是當堆疊結構100以卷材的方式放置時（未繪出）。

離型膜108的材料可包括PI、PET、PEN、PU、PE、PP、PTFE、PVC、其它合適材料、或上述材料的任意組合。在一些實施例中，離型膜108的材料實質上相同於聚合物膜104的材料。

第2A圖至第2E圖根據本揭示案一些實施例繪示製造電路板200的各個階段之截面圖。在此實施例中，堆疊結構100或堆疊結構120（請參照第1C圖）應用於製造電路板200。

請參照第2A圖，形成第一線路層204在基板202上，其中第一線路層204具有一個或多個連接墊208。第一線路層204的形成可包括沉積導電材料（未繪出）製程、曝光顯影製程、蝕刻製程、其他合適的製程、或上述之組合。沉積製程可包括電鍍（electroplating）製程、無電電鍍製程、物理氣相沉積製程、其他合適的製程、或上述製程之組合。在後續製程中，第一線路層204可與其他元件（未繪出）電性連接。

在形成第一線路層204在基板202上之後，壓合堆疊結構120於基板202及第一線路層204上。在一些實施例中，介電層106可直接接觸基板202並完全覆蓋住第一線路層204。

在一些實施例中，在壓合堆疊結構120於基板202及第一線路層204之前，可提供如第1C圖所示堆疊結構100，並且自堆疊結構100移除離型膜108，留下的堆疊結構120可用於第2A圖所述的壓合製程。在另一些實施例中，第2A圖的操作可直接接續自第1B圖的操作。也就是說，第1B圖中的堆疊結構120可直接壓合於基板202及第一線路層204，且可省略前述配置離型膜108在堆疊結構120上的步驟。

請參照第2B圖，形成第一開口210在金屬膜102中以形成圖案化金屬膜102’。第一開口210的位置可配置於第一線路層204的正上方。在一些實施例中，第一開口210的位置可配置於第一線路層204的連接墊208的正上方。換句話說，第一開口210在基板202的投影與第一線路層204（或連接墊208）在基板202的投影彼此重疊。在一些實施例中，第一開口210在基板202的投影完全位於第一線路層204（或連接墊208）在基板202的投影範圍內。

在如第2B圖所示之實施例中，第一開口210繪示成僅貫通金屬膜102，但本揭示案不以此為限。事實上，第一開口210可具有不同的深度，其中第一開口210至少貫通金屬膜102，意即第一開口210的深度可能等於或大於金屬膜102的厚度。因此，位於金屬膜102下方的膜層（例如，聚合物膜104）可暴露在第一開口210中。第2B圖為示例性實施例，用以說明第一開口210的樣貌可能為第一開口210’或第一開口210”，上述樣貌各自具有不同的深度，但本揭示案並不以此為限。

具體而言，第一開口210’貫通金屬膜102並延伸至聚合物膜104，以及第一開口210”貫通金屬膜102並延伸至介電層106。可依據製程條件或產品設計需求，調整開口樣貌（例如，第一開口210、第一開口210’、第一開口210”或類似者）和開口數量。應注意的是，儘管第一開口210”可延伸至介電層106，如第2B圖所示，但第一開口210”並不貫穿介電層106。簡而言之，在形成第一開口210”之後，金屬膜102被第一開口210”貫通，而介電層106保持完全覆蓋第一線路層204以使第一線路層204不暴露在第一開口210”中。

形成第一開口210的方法可包括乾式蝕刻製程或濕式蝕刻製程，例如雷射鑽孔製程（laser drill process）、機械鑽孔製程、光微影或電子束微影製程、蝕刻製程、任何合適的圖案化技術、或上述之組合。在使用雷射鑽孔製程形成第一開口210的一些實施例中，由於雷射能量呈現高斯分佈，第一開口210的深度與寬度兩者為正相關，例如，使用雷射形成的第一開口210的深度越深，則第一開口210的寬度越寬。

此外，可透過調控雷射的參數來決定第一開口210的深度，例如雷射類型（例如CO ₂、紫外光等）、雷射能量、雷射束大小、雷射發數等，從而進一步決定第一開口210的寬度。舉例來說，當雷射僅集中於金屬膜102時，有利於形成小的第一開口210，如第2B圖所示的第一開口210，其深度與寬度皆小於第一開口210’。在一些實施例中，第一開口210的寬度可控制在約20µm以下。應注意的是，前述的第一開口210的寬度是指在金屬膜102的上表面為基準的量測寬度。除此之外，雷射不直接照射第一線路層204，藉此降低雷射對第一線路層204的傷害風險。因此，介電層106可保持完全覆蓋第一線路層204。

在一些實施例中，在形成第一開口210之後，可對第2B圖的結構進行清潔製程，例如清膠渣（desmear），以移除在形成第一開口210的過程中所產生的副產物（例如，因雷射製程而產生的膠渣、碳渣）。在清潔製程中，由於聚合物膜104保持覆蓋介電層106，因而可減少清潔製程的清潔反應物對介電層106的傷害風險，藉此提升介電層106的完整性以及提升電路板的可靠度。

請參照第2C圖，使用圖案化金屬膜102’作為遮罩並藉由電漿製程P1來蝕刻聚合物膜104和介電層106，以形成第二開口220在介電層106和聚合物膜104中，其中第二開口220暴露部分的第一線路層204。第二開口220可被稱作為盲孔。在一些實施例中，第二開口220暴露第一線路層204的連接墊208。

電漿製程P1將第一開口210（請參照第2B圖）打通成延伸至第一線路層204的第二開口220。電漿製程P1透過在金屬膜102中的第一開口210（請參照第2B圖），對金屬膜102以及不具金屬材料的介電層106和聚合物膜104進行選擇性蝕刻，以移除部分介電層106和聚合物膜104，但實質上不蝕刻金屬膜102。再者，電漿製程P1若為非等向性蝕刻，其形成的第二開口220可具有大致上垂直於基板202的側壁。

在金屬膜102中的第一開口210（請參照第2B圖）可定義第二開口220的寬度，而第一開口210的其他樣貌如第一開口210’和第一開口210”可分別定義第二開口220’和第二開口220”。其中，電漿製程P1若為非等向性蝕刻，第二開口220的寬度可等於或小於第一開口210的寬度，藉此可有助於形成窄寬度的第二開口220。舉例來說，使用雷射鑽孔製程所形成的第一開口210可具有傾斜側壁（即，開口截面為倒梯形），第二開口220的寬度可小於第一開口210的寬度。應注意的是，前述的第一開口210的寬度是指在金屬膜102的上表面為基準的量測寬度，而前述的第二開口220的寬度是指在聚合物膜104的上表面為基準的量測寬度。

在常規製程中，當直接使用雷射鑽孔製程形成開口在線路層上時，雷射可能會直接照射線路層而導致線路層損傷。因此，在常規製程中的線路層之厚度可能會增厚以補償此損傷。相較之下，本揭示案由電漿製程P1來形成第二開口220在第一線路層204上，因電漿製程P1對非金屬材料（例如，介電層106和聚合物膜104）與金屬材料（例如，金屬膜102和第一線路層204）具有蝕刻選擇比，所以使用電漿製程P1可減少對第一線路層204的損傷。因此，第一線路層204可以採用較薄的厚度，有助於薄型化電路板。在一些實施例中，第一線路層204的厚度可小於8µm。

在一些實施例中，電漿製程P1的使用氣體可包括氧氣、氮氣、氦氣、氖氣、氬氣、氙氣、甲烷（CH ₄）、氨（NH ₃）、三氟化氮（NF ₃）、一氧化氮（NO）、四氟化碳（CF ₄）、四氟化矽（SiF ₄）、四氯化矽（SiCl ₄）、三甲基矽烷（Si（CH ₃） ₃H）、甲矽烷（SiH ₄）、二氯矽烷（Cl ₂SiH ₂）、乙矽烷（Si ₂Cl ₆）、六氯乙矽烷（Si ₂F ₆）、其他合適的氣體、或上述之組合。在一些實施例中，氣體的流速可在約1sccm（standard cubic centimeter per minute）至約1500sccm之間。在一些實施例中，電漿製程P1可持續約0.1分鐘至約30分鐘之間。在一些實施例中，電漿製程P1中腔室的壓力可在約5毫托（mtorr）至約500毫托之間。在一些實施例中，電漿製程P1中腔室的溫度可在約10°C至約120°C之間。

請參照第2D圖，移除複合材料膜110，使得第二開口220（請參照第2C圖）高度降低而形成第二開口220A，其中第二開口220A在介電層106中。具體而言，剝離（peel）複合材料膜110。除了高度差異之外，第二開口220A大致上相同於第二開口220。同樣地，針對其他的樣貌，第二開口220A’大致上相同於第二開口220’，以及第二開口220A”大致上相同於第二開口220”。因此，第二開口220A保持暴露部分的第一線路層204。在一些實施例中，第二開口220A保持暴露第一線路層204的連接墊208。在移除複合材料膜110之後，介電層106的上表面顯露出來。第二開口220A可被稱作為盲孔。

請參照第2E圖，沉積導電材料在第二開口220A（請參照第2D圖）中以及介電層106的上表面上，以形成導電盲孔230以及第二線路層206。在一些實施例中，第二線路層206與導電盲孔230互相連接。

由於第一線路層204原暴露於第二開口220A（請參照第2D圖）內，因此形成的導電盲孔230可直接連接第一線路層204的連接墊208。在一些實施例中，導電盲孔230以直接接觸的方式來電性連接第一線路層204的連接墊208。在此實施例中，第二線路層206可經由導電盲孔230電性連接第一線路層204。

第二開口220A（請參照第2D圖）可定義導電盲孔230，而第二開口220A的其他樣貌如第二開口220A’和第二開口220A”可分別定義導電盲孔230’和導電盲孔230”。如前所述，在使用雷射鑽孔製程形成第一開口210（請參照第2B圖）的實施例中，當雷射僅集中於金屬膜102時，有利於形成小的第一開口210，從而形成窄寬度的第二開口220A，並進一步地形成窄寬度的導電盲孔230。

第3A圖至第3B圖根據本揭示案另一些實施例繪示製造堆疊結構300的各個階段之截面圖。請參照第3A圖，提供複合材料膜310，其中複合材料膜310具有金屬膜102及聚合物膜304。接著，對複合材料膜310進行表面處理P2。詳細而言，對複合材料膜310的聚合物膜304進行表面處理P2，使得聚合物膜304具有第一粗糙表面304S。

複合材料膜310基本上相似於複合材料膜110（請參照第1A圖），其差異僅在於複合材料膜310的聚合物膜304因表面處理P2而具有第一粗糙表面304S。因此，除了表面處理P2以及第一粗糙表面304S之外，在第1A圖中有關複合材料膜110的描述及操作皆可適用於複合材料膜310，例如聚合物膜304可對應於聚合物膜104，因此在此不再詳述。

對聚合物膜304進行表面處理P2的目的在於粗糙化聚合物膜304的表面。表面處理P2可包括電漿製程、雷射製程、蝕刻製程、任何可用以粗糙化聚合物膜304的表面之技術、或上述之組合。

由於第一粗糙表面304S可影響後續形成的線路層的粗糙度，因此，在一些實施例中，聚合物膜304的第一粗糙表面304S的平均粗糙度（Ra）控制在約1µm以下。在一些實施例中，第一粗糙表面304S可為不規則的起伏形貌。

請參照第3B圖，配置介電層306在複合材料膜310上以形成堆疊結構320。具體而言，介電層306塗佈在聚合物膜304上，並且使介電層306接觸聚合物膜304的第一粗糙表面304S。由於介電層306接觸非平坦的表面（即，第一粗糙表面304S），因此介電層306可具有第二粗糙表面306S。

具體而言，介電層306可完全接觸第一粗糙表面304S，使得介電層306沿著第一粗糙表面304S的起伏形貌貼合。如此一來，介電層306的第二粗糙表面306S和聚合物膜304的第一粗糙表面304S可互相配合。在此實施例中，第二粗糙表面306S的平均粗糙度（Ra）實質上相同於第一粗糙表面304S的平均粗糙度（Ra）。如此一來，當第一粗糙表面304S的平均粗糙度（Ra）調控成小於約1µm時，第二粗糙表面306S的平均粗糙度（Ra）亦可小於約1µm。在一些實施例中，第二粗糙表面306S可為不規則的起伏形貌。

介電層306基本上相似於介電層106（請參照第1B圖），其差異僅在於介電層306具有第二粗糙表面306S。因此，除了第二粗糙表面306S之外，在第1B圖中有關介電層106的描述及操作皆可適用於介電層306，故在此不再詳述。

除此之外，在複合材料膜310為金屬膜102及聚合物膜304所組成的雙層結構之實施例中，聚合物膜304夾置在金屬膜102與介電層306之間。當聚合物膜304選用具有適當機械強度（例如，抗拉、壓縮、彈性等）的材料時，聚合物膜304可保護具延展性的金屬膜102免於損傷，例如降低因外力造成金屬膜102的壓傷風險。再者，聚合物膜304亦可保護介電層306的第二粗糙表面306S的均勻性，從而降低因外力造成介電層306的局部壓傷而使第二粗糙表面306S不均勻。在一些實施例中，聚合物膜304的材料可選用PET，其中PET的抗拉強度可介於約75MPa至約85MPa、壓縮模數可介於約2600MPa至約2800MPa、或彈性模數可介於約3100MPa至約3200MPa之間，但本揭示案不限於此。

在形成堆疊結構320之後，配置離型膜108在堆疊結構320上以形成堆疊結構300。堆疊結構300基本上相似於堆疊結構100(請參照第1C圖)，其差異僅在於聚合物膜304具有第一粗糙表面304S以及介電層306具有第二粗糙表面306S。換句話說，除了聚合物膜304的第一粗糙表面304S以及介電層306的第二粗糙表面306S之外，在第1B圖和第1C圖有關堆疊結構100的描述與操作皆可適用於堆疊結構300，例如聚合物膜304可對應於聚合物膜104且介電層306可對應於介電層106，因此在此不再詳述。

第4A圖至第4C圖根據本揭示案一些實施例繪示製造電路板400的各個階段之截面圖。在此實施例中，堆疊結構300或堆疊結構320(請參照第3B圖)應用於製造電路板400。

請參照第4A圖，壓合堆疊結構320於基板202及第一線路層204上。在一些實施例中，介電層306可直接接觸基板202並完全覆蓋住第一線路層204。隨後，採用第2B圖及第2C圖所述的操作來形成第二開口420在介電層306和聚合物膜304中以形成圖案化金屬膜102’，其中第二開口420暴露部分的第一線路層204。在一些實施例中，第二開口420暴露第一線路層204的連接墊208。同樣地，第二開口420的樣貌可能為第二開口420’或第二開口420”。

第4A圖所示的結構相似於第2C圖所示的結構，其差異在於第4A圖中的堆疊結構320取代了第2C圖中的堆疊結構120。除此之外，第4A圖所示的結構可藉由第2A圖至第2C圖的操作達成。換句話說，除了聚合物膜304具有第一粗糙表面304S並且介電層306具有第二粗糙表面306S之外，在第2A圖至第2C圖的相關描述與操作皆可適用於第4A圖所示的結構，例如第二開口420可對應於第二開口220，並且其他的樣貌如第二開口420’和第二開口420”可分別對應於第二開口220’和第二開口220”，因此在此不再詳述。

請參照第4B圖，移除複合材料膜310，使得第二開口420（請參照第4A圖）高度降低而形成第二開口420A，其中第二開口420A在介電層306中。除了高度差異之外，第二開口420A大致上相同於第二開口420。同樣地，針對其他的樣貌，第二開口420A’大致上相同於第二開口420’，以及第二開口420A”大致上相同於第二開口420”。第二開口420A可被稱作為盲孔。在移除複合材料膜310之後，介電層306的第二粗糙表面306S顯露出來。

第4B圖所示的結構相似於第2D圖所示的結構，其差異在於介電層306的第二粗糙表面306S。換句話說，除了介電層306具有第二粗糙表面306S之外，在第2D圖的相關描述與操作皆可適用於第4B圖所示的結構，例如第二開口420A、第二開口420A’和第二開口420A”可對應於第二開口220A、第二開口220A’和第二開口220A”，因此在此不再詳述。

請參照第4C圖，沉積導電材料在第二開口420A（請參照第4B圖）中以及介電層306的第二粗糙表面306S上，以形成導電盲孔430以及第二線路層406。在一些實施例中，第二線路層406與導電盲孔430互相連接。在一些實施例中，導電盲孔430可直接連接第一線路層204的連接墊208。在一些進一步的實施例中，導電盲孔430以直接接觸的方式來電性連接第一線路層204的連接墊208。在此實施例中，第二線路層406可經由導電盲孔430電性連接第一線路層204。同樣地，導電盲孔430的其他樣貌可能為導電盲孔430’或導電盲孔430”。

在一些實施例中，在導電材料沉積在介電層306以形成第二線路層406時，使形成的第二線路層406接觸介電層306的第二粗糙表面306S。由於第二線路層406接觸非平坦的表面（即，第二粗糙表面306S），在一些實施例中，第二線路層406可能具有第三粗糙表面406S。

在一些進一步的實施例中，第二線路層406可完全接觸第二粗糙表面306S，使得第二線路層406沿著第二粗糙表面306S的起伏形貌貼合。如此一來，第二線路層406的第三粗糙表面406S和介電層306的第二粗糙表面306S可互相配合。在此實施例中，第三粗糙表面406S的平均粗糙度（Ra）實質上相同於第二粗糙表面306S的平均粗糙度（Ra）。因此，當第二粗糙表面306S的平均粗糙度（Ra）調控成小於約1µm時，第三粗糙表面406S的平均粗糙度（Ra）亦可小於約1µm。在一些實施例中，第三粗糙表面406S可為不規則的起伏形貌。

粗糙表面（例如，第二粗糙表面306S或第三粗糙表面406S）可以提升介電層306與第二線路層406之間的結合力，以降低脫層的風險，從而提升電路板的可靠度。然而，粗糙表面的粗糙度不可過大（例如，平均粗糙度（Ra）控制在約1µm以下），以避免限制了後續形成的電路板的應用範疇。

值得一提的是，前述的粗糙表面是透過接觸的方式而依序傳遞至不同的膜層上，所以表面處理僅需施加於起始膜即可。如前所述，對聚合物膜304進行表面處理P2（請參照第3A圖）以形成第一粗糙表面304S，接著可透過介電層306的第二粗糙表面306S進而影響第二線路層406的第三粗糙表面406S的粗糙度。因此，介電層306的第二粗糙表面306S和第二線路層406的第三粗糙表面406S皆是藉由接觸的方式而形成，表面處理P2（例如，電漿製程、雷射製程、蝕刻製程或類似者）只實施在聚合物膜304上，而未實施在介電層306和第二線路層406上，藉此避免對介電層306和第二線路層406的損傷風險，從而提升電路板的可靠度。

第4C圖所示的結構相似於第2E圖所示的結構，其差異在於介電層306的第二粗糙表面306S和第二線路層406的第三粗糙表面406S。換句話說，除了介電層306具有第二粗糙表面306S和第二線路層406的第三粗糙表面406S之外，在第2E圖的相關描述與操作皆可適用於第4C圖所示的結構，例如導電盲孔430、導電盲孔430’和導電盲孔430”可對應於導電盲孔230、導電盲孔230’和第三導電盲孔230”，因此在此不再詳述。

綜上所述，本揭示案的各種實施例提供一種製造電路板的方法以及一種堆疊結構。堆疊結構可應用於製造電路板。堆疊結構具有介電層以及可保護介電層的複合材料膜，藉此提升電路板的可靠度。除此之外，可預先在堆疊結構中形成粗糙表面，使介電層以接觸的方式形成對應的粗糙表面，藉此使介電層免於直接表面處理（粗糙化）的損傷。

以上概略說明了本揭示案數個實施例的特徵，使所屬技術領域內具有通常知識者對於本揭示案可更為容易理解。任何所屬技術領域內具有通常知識者應瞭解到本說明書可輕易作為其他結構或製程的變更或設計基礎，以進行相同於本發明實施例的目的及/或獲得相同的優點。任何所屬技術領域內具有通常知識者亦可理解與上述等同的結構並未脫離本發明之精神及保護範圍內，且可在不脫離本揭示案之精神及範圍內，可作更動、替代與修改。

100:堆疊結構 102:金屬膜 102’:圖案化金屬膜 104:聚合物膜 106:介電層 108:離型膜 110:複合材料膜 120:堆疊結構 200:電路板 202:基板 204:第一線路層 206:第二線路層 208:連接墊 210:第一開口 210’:第一開口 210”:第一開口 220:第二開口 220’:第二開口 220”:第二開口 220A:第二開口 220A’:第二開口 220A”:第二開口 230:導電盲孔 230’:導電盲孔 230”:導電盲孔 300:堆疊結構 304:聚合物膜 304S:第一粗糙表面 306:介電層 306S:第二粗糙表面 310:複合材料膜 320:堆疊結構 400:電路板 406:第二線路層 406S:第三粗糙表面 420:第二開口 420’:第二開口 420”:第二開口 420A:第二開口 420A’:第二開口 420A”:第二開口 430:導電盲孔 430’:導電盲孔 430”:導電盲孔 P1:電漿製程 P2:表面處理

閱讀以下實施方法時搭配附圖以清楚理解本揭示案的觀點。應注意的是，根據業界的標準做法，各種特徵並未按照比例繪製。事實上，為了能清楚地討論，各種特徵的尺寸可能任意地放大或縮小。第1A圖至第1C圖根據本揭示案一些實施例繪示製造堆疊結構的各個階段之截面圖。第2A圖至第2E圖根據本揭示案一些實施例繪示製造電路板的各個階段之截面圖。第3A圖至第3B圖根據本揭示案另一些實施例繪示製造堆疊結構的各個階段之截面圖。第4A圖至第4C圖根據本揭示案另一些實施例繪示製造電路板的各個階段之截面圖。

國內寄存資訊（請依寄存機構、日期、號碼順序註記）無國外寄存資訊（請依寄存國家、機構、日期、號碼順序註記）無

106:介電層

200:電路板

202:基板

204:第一線路層

206:第二線路層

208:連接墊

230:導電盲孔

230’:導電盲孔

230”:導電盲孔

Claims

一種製造電路板的方法，包括：提供一複合材料膜，其中該複合材料膜具有一金屬膜及一聚合物膜；配置一介電層在該聚合物膜上以形成一堆疊結構；形成一第一線路層在一基板上，其中該第一線路層具有至少一個連接墊；壓合該堆疊結構於該基板及該第一線路層上，使得該介電層直接接觸該基板及完全覆蓋住該第一線路層；形成一第一開口在該金屬膜中以形成一圖案化金屬膜，其中該第一開口貫通該金屬膜；藉由將該圖案化金屬膜作為一遮罩電漿蝕刻該介電層以形成一第二開口在該介電層中，其中該第二開口暴露該至少一個連接墊；移除該複合材料膜；以及沉積一導電材料在該第二開口中以形成一導電盲孔，其中該導電盲孔電性連接該至少一個連接墊。
如請求項1所述之製造電路板的方法，進一步包括：在配置該介電層在該聚合物膜上之前，對該聚合物膜進行一表面處理，使得該聚合物膜具有一第一粗糙表面，其中該第一粗糙表面的平均粗糙度(Ra)小於1μm。
如請求項2所述之製造電路板的方法，其中對該聚合物膜進行該表面處理的方法包括對該聚合物膜進行一電漿製程。
如請求項2所述之製造電路板的方法，其中當配置該介電層在該聚合物膜上時，使該介電層完全接觸該第一粗糙表面以使該介電層具有一第二粗糙表面，該第二粗糙表面的平均粗糙度小於1μm。
如請求項4所述之製造電路板的方法，其中該第二粗糙表面的平均粗糙度實質上等於該第一粗糙表面的平均粗糙度。
如請求項4所述之製造電路板的方法，進一步包括：沉積該導電材料在該介電層上以形成一第二線路層，其中該第二線路層完全接觸該第二粗糙表面以使該第二線路層具有一第三粗糙表面，並且該第三粗糙表面的平均粗糙度(Ra)小於1μm。
如請求項1所述之製造電路板的方法，其中形成該第一開口的方法包括進行一雷射鑽孔製程。
如請求項1所述之製造電路板的方法，其中當形成該第一開口時，配置該第一開口的位置在該第一線路層的該至少一個連接墊的正上方。
如請求項1所述之製造電路板的方法，其中在形成該第一開口之後，該介電層保持完全覆蓋住該第一線路層。
如請求項1所述之製造電路板的方法，其中該第二開口的寬度等於或小於該第一開口的寬度。
如請求項1所述之製造電路板的方法，其中該第一線路層的厚度小於8μm。
一種堆疊結構，包括：一複合材料膜，包括：一金屬膜；以及一聚合物膜；一介電層，配置於該複合材料膜上並直接接觸該聚合物膜；以及一離型膜，配置於該介電層上並直接接觸該介電層，其中聚合物膜具有接觸該介電層的一第一粗糙表面，且該介電層具有接觸該聚合物膜的一第二粗糙表面，該第一粗糙表面與該第二粗糙表面互相配合。
如請求項12所述之堆疊結構，其中該聚合物膜的材料大致上相同於該離型膜的材料。
如請求項12所述之堆疊結構，其中該第一粗糙表面的平均粗糙度(Ra)小於1μm。
如請求項14所述之堆疊結構，其中該第一粗糙表面是不規則的起伏形貌。
如請求項12所述之堆疊結構，其中該聚合物膜夾置在該金屬膜與該介電層之間。
一種製造電路板的方法，包括：提供一堆疊結構，該堆疊結構包括：一複合材料膜，具有一金屬膜及一聚合物膜；一介電層，配置於該聚合物膜上；以及一離型膜，配置於該介電層上；在移除該離型膜之後，壓合該介電層及該複合材料膜於一第一線路層上，其中該第一線路層包括一連接墊並且該介電層直接接觸該第一線路層；圖案化該金屬膜；藉由一電漿製程蝕刻該介電層以暴露出該第一線路層的該連接墊，其中使用經圖案化的該金屬膜作為一蝕刻遮罩；在暴露該第一線路層的該連接墊之後，移除該複合材料膜；形成一導電盲孔在該第一線路層的該連接墊上；以及形成一第二線路層在該介電層上，其中該第二線路層經由該導電盲孔電性連接該第一線路層。