[go: up one dir, main page]

TWI828568B - 物理不可複製函數代碼產生裝置及物理不可複製函數代碼的產生方法 - Google Patents

物理不可複製函數代碼產生裝置及物理不可複製函數代碼的產生方法 Download PDF

Info

Publication number
TWI828568B
TWI828568B TW112111585A TW112111585A TWI828568B TW I828568 B TWI828568 B TW I828568B TW 112111585 A TW112111585 A TW 112111585A TW 112111585 A TW112111585 A TW 112111585A TW I828568 B TWI828568 B TW I828568B
Authority
TW
Taiwan
Prior art keywords
puf
tunnel oxide
oxide layer
puf code
code generation
Prior art date
Application number
TW112111585A
Other languages
English (en)
Other versions
TW202439182A (zh
Inventor
吳伯倫
許博硯
陳宜秀
Original Assignee
華邦電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華邦電子股份有限公司 filed Critical 華邦電子股份有限公司
Priority to TW112111585A priority Critical patent/TWI828568B/zh
Priority to CN202310517031.3A priority patent/CN118708154A/zh
Application granted granted Critical
Publication of TWI828568B publication Critical patent/TWI828568B/zh
Priority to US18/587,970 priority patent/US20240333490A1/en
Priority to JP2024036001A priority patent/JP2024139720A/ja
Priority to EP24162546.6A priority patent/EP4447381B1/en
Priority to KR1020240034962A priority patent/KR102882799B1/ko
Publication of TW202439182A publication Critical patent/TW202439182A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B80/00—Assemblies of multiple devices comprising at least one memory device covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/73—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by creating or determining hardware identification, e.g. serial numbers
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/588—Random number generators, i.e. based on natural stochastic processes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09C—CIPHERING OR DECIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHER PURPOSES INVOLVING THE NEED FOR SECRECY
    • G09C1/00—Apparatus or methods whereby a given sequence of signs, e.g. an intelligible text, is transformed into an unintelligible sequence of signs by transposing the signs or groups of signs or by replacing them by others according to a predetermined system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0866—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving user or device identifiers, e.g. serial number, physical or biometrical information, DNA, hand-signature or measurable physical characteristics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10W42/40—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Read Only Memory (AREA)

Abstract

一種PUF代碼產生裝置包括PUF代碼產生元件以及PUF代碼儲存元件。PUF代碼產生元件用以產生PUF代碼。PUF代碼儲存元件耦接到PUF代碼產生元件。PUF代碼儲存元件用以接收並儲存PUF代碼。PUF代碼產生元件包括多個第一記憶體晶胞。各第一記憶體晶胞包括閘極層、半導體層以及穿隧氧化層。穿隧氧化層位在閘極層與半導體層之間。穿隧氧化層包括中心區域以及周邊區域。穿隧氧化層的周邊區域的厚度最小值與中心區域的厚度最大值的比值定義為轉角比值，且轉角比值小於0.99。

Description

物理不可複製函數代碼產生裝置及物理不可複製函數代碼的產生方法
本發明是有關於一種代碼產生裝置及代碼產生方法，且特別是有關於一種物理不可複製函數代碼產生裝置及物理不可複製函數代碼的產生方法。
在製造過程期間發生的物理變化稱為物理不可複製函數（Physical unclonable function，PUF）。由於在製造過程期間的物理變化是隨機的且不可預測的，基於PUF所生成的隨機代碼具有隨機的且唯一的特性。因此，PUF可應用於寬廣範圍的應用，例如元件身份、安全性、認證。
於習知技術中，已知對既有的快閃記憶體改變編程或抹除操作所使用的參數或方法，來放大快閃記憶體不同生產製程所確定的穿隧氧化層厚度產生的隨機電子雜訊。然而既有的快閃記憶體具有穩定的特性，為了放大既有的快閃記憶體中的隨機電子雜訊，習知技術需要使用複雜的電路或流程來實現改變編程或抹除操作所使用的參數或方法，從而不利於微型化與隨機性。
近來隨著對產生隨機代碼的需求的增長，相關應用領域的業者對有效地生成PUF代碼的創新設計的需求亦增長。
本發明提供一種PUF代碼產生裝置及PUF代碼的產生方法，能夠隨機生成PUF代碼。
本發明的PUF代碼產生裝置包括PUF代碼產生元件以及PUF代碼儲存元件。PUF代碼產生元件用以產生PUF代碼。PUF代碼儲存元件耦接到PUF代碼產生元件。PUF代碼儲存元件用以接收並儲存PUF代碼。PUF代碼產生元件包括多個第一記憶體晶胞。各第一記憶體晶胞包括閘極層、半導體層以及穿隧氧化層。穿隧氧化層位在閘極層與半導體層之間。穿隧氧化層包括中心區域以及周邊區域。穿隧氧化層的周邊區域的厚度最小值與中心區域的厚度最大值的比值定義為轉角比值，且轉角比值小於0.99。
本發明的PUF代碼的產生方法，用於PUF代碼產生裝置。PUF代碼產生裝置包括PUF代碼產生元件以及PUF代碼儲存元件。所述PUF代碼的產生方法包括：通過第一製程、第二製程或第三製程製作PUF代碼產生元件中多個第一記憶體晶胞的穿隧氧化層，以使PUF代碼產生元件中的第一記憶體晶胞的轉角比值小於0.99；將PUF代碼產生元件編程為第一邏輯值，且經資料保持損失過程，使PUF代碼產生元件的部分位元隨機轉變為第二邏輯值，以產生PUF代碼；以及將PUF代碼儲存在PUF代碼儲存元件。各第一記憶體晶胞包括閘極層、半導體層以及穿隧氧化層，穿隧氧化層位在閘極層與半導體層之間。穿隧氧化層包括中心區域以及周邊區域。穿隧氧化層的周邊區域的厚度最小值與中心區域的厚度最大值的比值定義為轉角比值。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
請參考圖1，本發明一實施例的PUF代碼產生裝置100包括PUF代碼產生元件110以及PUF代碼儲存元件120。PUF代碼儲存元件120可通過選擇器電路130及感測放大器電路140耦接到PUF代碼產生元件110。PUF代碼產生元件110用以產生如圖2A、圖2B、圖2C所示的PUF代碼210、220、230。PUF代碼儲存元件120用以接收並儲存PUF代碼210、220、230。應注意的是，圖2A、圖2B、圖2C所示的PUF代碼210、220、230僅用以例示說明，不用以限定本發明。
PUF代碼產生元件110包括多個以陣列方式排列的第一記憶體晶胞112。第一記憶體晶胞112耦接到各自的位元線BL及字元線WL。第一記憶體晶胞112例如是反或閘（NOR）快閃記憶體晶胞。PUF代碼儲存元件120包括多個以陣列方式排列的第二記憶體晶胞122。第二記憶體晶胞122耦接到各自的位元線BL及字元線WL。第二記憶體晶胞122例如是電阻式記憶體（Resistive Random Access Memory，RRAM）晶胞，但本發明不為此限。第二記憶體晶胞122可以是與第一記憶體晶胞112不同的非揮發性記憶體晶胞。
在本實施例中，PUF代碼產生元件110可被編程為第一邏輯值”0”，且經資料保持損失（data retention loss）過程，使得PUF代碼產生元件110的部分位元會隨機轉變為第二邏輯值”1”，以產生PUF代碼210、220或230。資料保持損失過程為將PUF代碼產生元件110放置於室溫環境中使其位元資料隨機轉變的過程，從而產生PUF代碼。在圖2A、圖2B、圖2C中，原本被編程為邏輯值”0”的記憶體陣列其中的部分位元會隨機轉變為邏輯值”1”，以產生PUF代碼。利用本發明的實施例所提供之NOR快閃記憶體，其具有位元資料隨機轉變的特性，本發明的實施例可產生PUF代碼，其可作為密碼金鑰，以增加系統裝置的安全性。
請參考圖3，第一記憶體晶胞112包括浮置閘極層FG、半導體層AA以及穿隧氧化層Tox。穿隧氧化層Tox位在浮置閘極層FG與半導體層AA之間。穿隧氧化層Tox包括中心區域310以及周邊區域320。周邊區域320的厚度最小值T2與中心區域310的厚度最大值T1的比值T2/T1定義為轉角比值C，其中中心區域310的厚度最大值T1大於周邊區域320的厚度最小值T2，且轉角比值C小於0.99。
底下說明本發明之一實施例利用不同的製程方式，可製作PUF代碼產生元件的穿隧氧化層Tox，使第一記憶體晶胞112的轉角比值C小於0.99，且各實施例之間可以適當地結合。
圖4A及圖4B繪示本發明一實施例的第一記憶體晶胞的穿隧氧化層通過第一製程製作的步驟流程圖。通過第一製程製作的穿隧氧化層，可使第一記憶體晶胞的轉角比值小於0.99。
請參考圖4A及圖4B，在圖4A中，通入過量的氧對半導體層AA進行回火步驟，以在半導體層AA上形成第一厚度410的穿隧氧化層Tox。接著，在圖4B中，平坦化第一厚度410的穿隧氧化層Tox，以在半導體層AA上形成第二厚度420的穿隧氧化層Tox，其中第二厚度420的穿隧氧化層Tox可使轉角比值C小於0.99。第二厚度的該穿隧氧化層介於140埃至240埃。
圖5A及圖5B繪示本發明一實施例的第一記憶體晶胞的穿隧氧化層通過第二製程製作的步驟流程圖。通過第二製程製作的穿隧氧化層，可使第一記憶體晶胞的轉角比值小於0.99。
請參考圖5A及圖5B，在圖5A中，對半導體層AA進行離子佈植510，形成氮化矽層。接著，在圖5B中，移除部分氮化矽層，並對半導體層AA進行回火步驟，以在半導體層AA上形成穿隧氧化層Tox（例如氮氧化矽SiON），以使轉角比值C小於0.99。在圖5A的離子佈植510的步驟中，氮原子可改變半導體層在回火步驟中之氧化率，以使形成的穿隧氧化層Tox的厚度具有轉角比值C小於0.99的特徵。
圖6繪示本發明一實施例的第一記憶體晶胞的穿隧氧化層通過第三製程製作的步驟流程圖。通過第三製程製作的穿隧氧化層，可使第一記憶體晶胞的轉角比值小於0.99。請參考圖6，在本實施例中，例如是直接在半導體層AA上形成厚度小於95埃的穿隧氧化層Tox，以使其厚度可使轉角比值C小於0.99。
通過上述第一製程、第二製程或第三製程至少其中之一來製作PUF代碼產生元件110中第一記憶體晶胞112的穿隧氧化層Tox，可使PUF代碼產生元件110中的第一記憶體晶胞112的轉角比值C小於0.99。
圖7繪示本發明一實施例的PUF代碼的產生方法的步驟流程圖。請參考圖1及圖7，本實施例的PUF代碼的產生方法至少可以適用於圖1實施例的PUF代碼產生裝置100，但本發明不限於此。在步驟S100中，通過第一製程、第二製程或第三製程製作PUF代碼產生元件110中第一記憶體晶胞112的穿隧氧化層Tox，以使PUF代碼產生元件110中的第一記憶體晶胞112的轉角比值C小於0.99。在步驟S110中，將PUF代碼產生元件110編程為第一邏輯值”0”，且經資料保持損失過程，使PUF代碼產生元件110的部分位元隨機轉變為第二邏輯值”1”，以產生PUF代碼210、220或230。在步驟S120中，將PUF代碼210、220或230儲存在PUF代碼儲存元件120，以作為密碼金鑰的應用，增加系統裝置的安全性。
綜上所述，在本發明的實施例中，PUF代碼產生元件包括NOR快閃記憶體，根據本發明所製作的NOR快閃記憶體，在NOR快閃記憶體被編程後，經資料保持損失過程，部分位元會隨機轉變以產生PUF代碼。PUF代碼產生元件利用本發明所製作的NOR快閃記憶體之位元資料隨機轉變的特性，來產生PUF代碼。基於PUF所生成的隨機代碼具有隨機且唯一的特性可作為密碼金鑰的應用，增加系統裝置的安全性。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100:PUF代碼產生裝置 110:PUF代碼產生元件 112:第一記憶體晶胞 120:PUF代碼儲存元件 122:第二記憶體晶胞 130:選擇器電路 140:感測放大器電路 210、220、230:PUF代碼 410、420、T1、T2:厚度 510:離子佈植 AA:半導體層 BL:位元線 FG:閘極層 Tox:穿隧氧化層 WL:字元線 X、Y、Z:方向 S100、S110、S120:步驟
圖1繪示本發明一實施例的PUF代碼產生裝置的示意圖。 圖2A、圖2B、圖2C分別繪示本發明實施例的PUF代碼。 圖3繪示本發明一實施例的第一記憶體晶胞的結構示意圖。 圖4A及圖4B繪示本發明一實施例的第一記憶體晶胞的穿隧氧化層通過第一製程製作的步驟流程圖。 圖5A及圖5B繪示本發明一實施例的第一記憶體晶胞的穿隧氧化層通過第二製程製作的步驟流程圖。 圖6繪示本發明一實施例的第一記憶體晶胞的穿隧氧化層通過第三製程製作的步驟流程圖。 圖7繪示本發明一實施例的PUF代碼的產生方法的流程圖。
100:PUF代碼產生裝置
110:PUF代碼產生元件
112:第一記憶體晶胞
120:PUF代碼儲存元件
122:第二記憶體晶胞
130:選擇器電路
140:感測放大器電路
BL:位元線
WL:字元線

Claims (15)

  1. 一種物理不可複製函數（PUF）代碼產生裝置，包括： 一PUF代碼產生元件，用以產生一PUF代碼；以及 一PUF代碼儲存元件，耦接到該PUF代碼產生元件，用以接收並儲存該PUF代碼， 其中該PUF代碼產生元件包括多個第一記憶體晶胞，且各該第一記憶體晶胞包括一浮置閘極層、一半導體層以及一穿隧氧化層，該穿隧氧化層位在該閘極層與該半導體層之間，該穿隧氧化層包括一中心區域以及一周邊區域，該穿隧氧化層的該周邊區域的厚度最小值與該中心區域的厚度最大值的比值定義為一轉角比值，且該轉角比值小於0.99。
  2. 如請求項1所述的PUF代碼產生裝置，其中該些第一記憶體晶胞是反或閘快閃記憶體晶胞。
  3. 如請求項2所述的PUF代碼產生裝置，其中該PUF代碼儲存元件包括多個第二記憶體晶胞，該些第二記憶體晶胞是電阻式記憶體晶胞。
  4. 如請求項1所述的PUF代碼產生裝置，其中該第一記憶體晶胞的該穿隧氧化層通過一第一製程製作，以使該轉角比值小於0.99，且該第一製程包括： 對該半導體層進行一回火步驟，以在該半導體層上形成一第一厚度的該穿隧氧化層；以及 平坦化該穿隧氧化層，以在該半導體層上形成一第二厚度的該穿隧氧化層，其中該第二厚度的該穿隧氧化層使該轉角比值小於0.99。
  5. 如請求項4所述的PUF代碼產生裝置，其中該穿隧氧化層的該第二厚度介於140埃至240埃。
  6. 如請求項1所述的PUF代碼產生裝置，其中該第一記憶體晶胞的該穿隧氧化層通過一第二製程製作，以使該轉角比值小於0.99，且該第二製程包括： 對該半導體層進行離子佈植，形成一氮化矽層； 移除部分該氮化矽層；以及 對該半導體層進行一回火步驟，以在該半導體層上形成該穿隧氧化層，使該轉角比值小於0.99。
  7. 如請求項1所述的PUF代碼產生裝置，其中該第一記憶體晶胞的該穿隧氧化層通過一第三製程製作，以使該轉角比值小於0.99，且該第三製程包括： 在該半導體層上形成厚度小於95埃的該穿隧氧化層。
  8. 如請求項1所述的PUF代碼產生裝置，其中該PUF代碼產生元件被編程為一第一邏輯值，且經一資料保持損失過程，該PUF代碼產生元件的部分位元隨機轉變為一第二邏輯值，以產生該PUF代碼。
  9. 一種物理不可複製函數（PUF）代碼的產生方法，用於一PUF代碼產生裝置，其中該PUF代碼產生裝置包括一PUF代碼產生元件以及一PUF代碼儲存元件，所述PUF代碼的產生方法包括： 通過一第一製程、一第二製程或一第三製程製作該PUF代碼產生元件中多個第一記憶體晶胞的穿隧氧化層，以使該PUF代碼產生元件中的該些第一記憶體晶胞的一轉角比值小於0.99； 將該PUF代碼產生元件編程為一第一邏輯值，且經一資料保持損失過程，使該PUF代碼產生元件的部分位元隨機轉變為一第二邏輯值，以產生一PUF代碼；以及 將該PUF代碼儲存在該PUF代碼儲存元件， 其中各該第一記憶體晶胞包括一閘極層、一半導體層以及一穿隧氧化層，該穿隧氧化層位在該閘極層與該半導體層之間，該穿隧氧化層包括一中心區域以及一周邊區域，該穿隧氧化層的該周邊區域的厚度最小值與該中心區域的厚度最大值的比值定義為該轉角比值。
  10. 如請求項9所述的PUF代碼的產生方法，其中該些第一記憶體晶胞是反或閘快閃記憶體晶胞。
  11. 如請求項10所述的PUF代碼的產生方法，其中該PUF代碼儲存元件包括多個第二記憶體晶胞，該些第二記憶體晶胞是電阻式記憶體晶胞。
  12. 如請求項9所述的PUF代碼的產生方法，其中該第一製程包括： 對該半導體層進行一回火步驟，以在該半導體層上形成一第一厚度的該穿隧氧化層；以及 平坦化該穿隧氧化層，以在該半導體層上形成一第二厚度的該穿隧氧化層，其中該第二厚度的該穿隧氧化層使該轉角比值小於0.99。
  13. 如請求項12所述的PUF代碼的產生方法，其中該穿隧氧化層的該第二厚度介於140埃至240埃。
  14. 如請求項9所述的PUF代碼的產生方法，其中該第二製程包括： 對該半導體層進行離子佈植，形成一氮化矽層； 移除部分該氮化矽層；以及 對該半導體層進行一回火步驟，以在該半導體層上形成該穿隧氧化層，以使該轉角比值小於0.99。
  15. 如請求項9所述的PUF代碼的產生方法，其中該第三製程包括： 在該半導體層上形成厚度小於95埃的該穿隧氧化層。
TW112111585A 2023-03-27 2023-03-27 物理不可複製函數代碼產生裝置及物理不可複製函數代碼的產生方法 TWI828568B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
TW112111585A TWI828568B (zh) 2023-03-27 2023-03-27 物理不可複製函數代碼產生裝置及物理不可複製函數代碼的產生方法
CN202310517031.3A CN118708154A (zh) 2023-03-27 2023-05-09 物理不可复制函数代码产生装置及其产生方法
US18/587,970 US20240333490A1 (en) 2023-03-27 2024-02-27 Physical unclonable function code generating apparatus and method
JP2024036001A JP2024139720A (ja) 2023-03-27 2024-03-08 物理的複製不可関数コード生成装置及び方法
EP24162546.6A EP4447381B1 (en) 2023-03-27 2024-03-11 Physical unclonable function code generating apparatus and method
KR1020240034962A KR102882799B1 (ko) 2023-03-27 2024-03-13 물리적 복제방지 함수 코드 생성 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW112111585A TWI828568B (zh) 2023-03-27 2023-03-27 物理不可複製函數代碼產生裝置及物理不可複製函數代碼的產生方法

Publications (2)

Publication Number Publication Date
TWI828568B true TWI828568B (zh) 2024-01-01
TW202439182A TW202439182A (zh) 2024-10-01

Family

ID=90364616

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112111585A TWI828568B (zh) 2023-03-27 2023-03-27 物理不可複製函數代碼產生裝置及物理不可複製函數代碼的產生方法

Country Status (6)

Country Link
US (1) US20240333490A1 (zh)
EP (1) EP4447381B1 (zh)
JP (1) JP2024139720A (zh)
KR (1) KR102882799B1 (zh)
CN (1) CN118708154A (zh)
TW (1) TWI828568B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI610309B (zh) * 2016-01-19 2018-01-01 力旺電子股份有限公司 用於物理不可複製技術的一次編程記憶胞與記憶體陣列以及相關隨機碼產生方法
US9985791B2 (en) * 2015-08-13 2018-05-29 Arizona Board Of Regents Acting For And On Behalf Of Northern Arizona University Physically unclonable function generating systems and related methods
CN115692420A (zh) * 2021-09-30 2023-02-03 台湾积体电路制造股份有限公司 记忆体装置、记忆体系统及制造记忆体装置的方法
TW202309763A (zh) * 2021-08-30 2023-03-01 台灣積體電路製造股份有限公司 電子裝置的認證方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100369236B1 (ko) * 2000-09-16 2003-01-24 삼성전자 주식회사 바람직한 게이트 프로파일을 갖는 반도체 장치 및 그제조방법
US6979858B2 (en) * 2003-01-06 2005-12-27 Oki Electric Industry Co., Ltd. Semiconductor device having a gate electrode formed on a gate oxide film
US7183166B2 (en) * 2003-11-25 2007-02-27 Macronix International Co., Ltd. Method for forming oxide on ONO structure
CN104900594A (zh) * 2014-03-04 2015-09-09 中芯国际集成电路制造(上海)有限公司 非易失性存储器件的形成方法
US9436845B2 (en) * 2014-03-25 2016-09-06 Globalfoundries Inc. Physically unclonable fuse using a NOR type memory array
US9425803B1 (en) * 2015-05-07 2016-08-23 The United States Of America As Represented By The Secretary Of The Navy Apparatuses and methods for implementing various physically unclonable function (PUF) and random number generator capabilities
US10469271B2 (en) * 2016-08-04 2019-11-05 Macronix International Co., Ltd. Physical unclonable function for non-volatile memory
US10680809B2 (en) * 2016-08-04 2020-06-09 Macronix International Co., Ltd. Physical unclonable function for security key
US10700878B1 (en) * 2019-09-16 2020-06-30 Winbond Electronics Corp. Physical unclonable function code generation apparatus and method thereof
US12327798B2 (en) * 2020-04-09 2025-06-10 International Business Machines Corporation Physical unclonable function
KR102918418B1 (ko) * 2020-08-06 2026-01-28 삼성전자주식회사 물리적 복제 방지 셀들을 포함하는 포함하는 보안 장치 및 그것의 동작 방법
CN112837737B (zh) * 2021-01-28 2024-05-10 翼盾(上海)智能科技有限公司 具有指数增长型响应数量的puf电路及加密装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9985791B2 (en) * 2015-08-13 2018-05-29 Arizona Board Of Regents Acting For And On Behalf Of Northern Arizona University Physically unclonable function generating systems and related methods
TWI610309B (zh) * 2016-01-19 2018-01-01 力旺電子股份有限公司 用於物理不可複製技術的一次編程記憶胞與記憶體陣列以及相關隨機碼產生方法
TW202309763A (zh) * 2021-08-30 2023-03-01 台灣積體電路製造股份有限公司 電子裝置的認證方法
CN115692420A (zh) * 2021-09-30 2023-02-03 台湾积体电路制造股份有限公司 记忆体装置、记忆体系统及制造记忆体装置的方法

Also Published As

Publication number Publication date
EP4447381C0 (en) 2025-12-17
EP4447381B1 (en) 2025-12-17
KR102882799B1 (ko) 2025-11-07
KR20240145405A (ko) 2024-10-07
US20240333490A1 (en) 2024-10-03
TW202439182A (zh) 2024-10-01
JP2024139720A (ja) 2024-10-09
CN118708154A (zh) 2024-09-27
EP4447381A1 (en) 2024-10-16

Similar Documents

Publication Publication Date Title
CN107689237B (zh) 电子装置及其存储器电路与其操作方法
JP6508478B2 (ja) 耐タンパ性を有する不揮発性メモリ装置、および集積回路カード
JP5558464B2 (ja) 漏れ電流を削減するフローティングゲート上の誘電体層
CN106981300A (zh) 一次编程存储器胞与存储器阵列以及相关随机码产生方法
US20230120089A1 (en) Ferroelectric memory device and method of fabricating the same
KR100333057B1 (ko) 서로 다른 두께를 갖는 2가지 이상의 터널 절연막을 갖는비휘발성 메모리 소자의 제조방법
TWI828568B (zh) 物理不可複製函數代碼產生裝置及物理不可複製函數代碼的產生方法
US20110006352A1 (en) Reverse engineering resistant read only memory
TWI625733B (zh) 產生積體電路固有資訊的裝置及方法
JP5057517B2 (ja) 半導体装置及びその制御方法
JP2026021602A (ja) 物理的複製不可関数コード生成装置及び方法
US20180261262A1 (en) Device and method for generating inherent information of integrated circuits for authentication purpose
TWI885780B (zh) 真實亂數產生器及其真實亂數產生方法
CN110751968A (zh) 用于puf的电路结构、获取puf数据的方法及电子设备
Yu et al. Physical unclonable function with enlarged string current variation in NAND flash array by WL selection scheme
JP2024139720A5 (zh)
US20240040794A1 (en) Memory device and manufacturing method of the memory device
US12526997B2 (en) Memory device and manufacturing method of the memory device
TWI872961B (zh) 用於物理不可複製技術的一次編程記憶胞與記憶體陣列以及相關隨機碼產生方法
CN108537068B (zh) 产生集成电路固有信息的装置及方法
TWI785702B (zh) 用於產生識別碼之儲存裝置及識別碼產生方法
CN1979788A (zh) 多位闪存单元的制造方法
TW202514612A (zh) 具有用於保護記憶體單元的隨機數字產生器之記憶體元件及用於保護記憶體元件的方法
TW202316302A (zh) 物理不可複製函數電路及相關晶片和電子裝置
KR20020078428A (ko) 반도체 메모리 소자의 소자격리 영역 제조방법