[go: up one dir, main page]

TWI828551B - 薄膜電晶體 - Google Patents

薄膜電晶體 Download PDF

Info

Publication number
TWI828551B
TWI828551B TW112107359A TW112107359A TWI828551B TW I828551 B TWI828551 B TW I828551B TW 112107359 A TW112107359 A TW 112107359A TW 112107359 A TW112107359 A TW 112107359A TW I828551 B TWI828551 B TW I828551B
Authority
TW
Taiwan
Prior art keywords
metal pattern
polycrystalline silicon
silicon layer
thin film
film transistor
Prior art date
Application number
TW112107359A
Other languages
English (en)
Other versions
TW202437546A (zh
Inventor
陳文泰
江啟聖
翁健森
張國瑞
廖昱筌
孫銘偉
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW112107359A priority Critical patent/TWI828551B/zh
Application granted granted Critical
Publication of TWI828551B publication Critical patent/TWI828551B/zh
Publication of TW202437546A publication Critical patent/TW202437546A/zh

Links

Landscapes

  • Thin Film Transistor (AREA)

Abstract

一種薄膜電晶體,包括第一金屬圖案、絕緣結構、多晶矽層、源極以及汲極。第一金屬圖案位於基板之上。第一金屬圖案的至少一個側面與第一金屬圖案的底面之間的角度為10度至35度。絕緣結構共形地形成於第一金屬圖案上。多晶矽層共形地形成於絕緣結構上,且重疊於第一金屬圖案。多晶矽層包含晶粒長度大於400埃的晶粒。源極以及汲極電性連接至多晶矽層。

Description

薄膜電晶體
本發明是有關於一種薄膜電晶體。
隨著科技的進展,電子產品已經與我們的生活密不可分,而顯示器在其間扮演了相當重要的角色,不論是手機、平板電腦或是智慧型手錶,都藉由顯示器作為人機溝通的介面。在傳統的顯示裝置中,通常會包括非晶矽薄膜電晶體。然而,由於非晶矽薄膜電晶體的載子遷移率低,非晶矽薄膜電晶體顯示裝置難以取得輕薄、省電、高畫質的優點。
為了提升薄膜電晶體的載子遷移率,目前提出了一種低溫多晶矽(low temperature polysilicon,LTPS)薄膜電晶體。一般而言,低溫多晶矽製程大多利用準分子雷射退火(Excimer Laser Annealing,ELA)技術進行,亦即利用準分子雷射提供熱能以將非晶矽結構轉換為多晶矽結構。準分子雷射照射於沉積有非晶矽的基板上,以使非晶矽吸收能量並轉變成為多晶矽。
本發明提供一種薄膜電晶體,可以解決多晶矽層的載子遷移率不足的問題。
本發明的至少一實施例提供一種薄膜電晶體。薄膜電晶體包括第一金屬圖案、絕緣結構、多晶矽層、源極以及汲極。第一金屬圖案位於基板之上。第一金屬圖案的至少一個側面與第一金屬圖案的底面之間的角度為10度至35度。絕緣結構共形地形成於第一金屬圖案上。多晶矽層共形地形成於絕緣結構上,且重疊於第一金屬圖案。多晶矽層包含晶粒長度大於400埃的晶粒。源極以及汲極電性連接至多晶矽層。
本發明的至少一實施例提供一種薄膜電晶體。薄膜電晶體包括第一金屬圖案、絕緣結構、多晶矽層、源極以及汲極。第一金屬圖案位於基板之上。第一金屬圖案的剖面形狀包括至少一個三角形。絕緣結構形成於第一金屬圖案上。多晶矽層形成於絕緣結構上,且重疊於第一金屬圖案。多晶矽層包含晶粒長度大於400埃的晶粒。源極以及汲極電性連接至多晶矽層。
100:第一導電層
100’:第一導電材料層
110:掃描線
120,120A,120B:第一金屬圖案
122:導電結構
122a:第一側面
122b:第二側面
122c:底面
122d:頂面
200,200A,200B:多晶矽層
200’:非晶矽層
210:通道區
222:第一輕摻雜區
224:第二輕摻雜區
232:第一重摻雜區
234:第二重摻雜區
200a:第一傾斜部
200b:第二傾斜部
200d:平台部
300:第二導電層
310:資料線
320,320A,320B:源極
330,330A,330B:汲極
400,410:畫素電極
420:轉接電極
430:共用電極
D1:第一方向
h:厚度
I1:第一絕緣結構
I1a:氧化矽層
I1b:氮化矽層
I2:第二絕緣結構
I2a:閘極絕緣層
I2b:層間介電層
I3:第三絕緣結構
I4:第四絕緣結構
L,L’,L”:長度
ND:法線方向
P:間距
SB:基板
T1,T2:薄膜電晶體
TG1:第一頂閘極
TG2:第二頂閘極
θ,θ1,θ2:角度
圖1A是依照本發明的一實施例的一種畫素結構的上視示意圖。
圖1B是沿著圖1A的線A-A’的剖面示意圖。
圖2A至圖2E是依照本發明的一實施例的一種多晶矽層的 製造方法的剖面示意圖。
圖3是依照本發明的一實施例的一種畫素結構的剖面示意圖。
圖4是依照本發明的一實施例的一種畫素結構的剖面示意圖。
圖5是依照本發明的一實施例的一種畫素結構的剖面示意圖。
圖6是依照本發明的一實施例的一種多晶矽層的掃描式電子顯微鏡照片。
圖7A是依照本發明的一實施例的一種第一金屬圖案、第一絕緣結構以及多晶矽層的掃描式電子顯微鏡照片。
圖7B是依照本發明的一實施例的一種第一金屬圖案、第一絕緣結構以及多晶矽層的穿透式電子顯微鏡照片。
圖8A至圖8C分別是利用不同蝕刻參數所形成的第一金屬圖案的穿透式電子顯微鏡照片。
圖9A至圖9E分別是利用不同能量的準分子雷射退火製程所形成的多晶矽層的穿透式電子顯微鏡照片。
圖10是準分子雷射退火製程的能量與多晶矽層的晶粒長度的實驗數據圖。
圖1A是依照本發明的一實施例的一種畫素結構的上視 示意圖。圖1B是沿著圖1A的線A-A’的剖面示意圖。請參考圖1A與圖1B,畫素結構包括薄膜電晶體T1以及畫素電極400。薄膜電晶體T1包括第一金屬圖案120、第一絕緣結構I1、多晶矽層200、源極320以及汲極330。
基板SB之材質可為玻璃、石英、有機聚合物或不透光/反射材料(例如:導電材料、金屬、晶圓、陶瓷或其他可適用的材料)或是其他可適用的材料。若使用導電材料或金屬時,則在基板SB上覆蓋一層絕緣層(未繪示),以避免短路問題。
第一金屬圖案120位於基板SB之上。在本實施例中,第一金屬圖案120為薄膜電晶體T1的閘極,且第一金屬圖案120電性連接至掃描線110。在本實施例中,第一金屬圖案120直接連接掃描線110。第一金屬圖案120與掃描線110屬於相同的第一導電層100。在一些實施例中,第一導電層100的材料包括鉻、金、銀、銅、錫、鉛、鉿、鎢、鉬、釹、鈦、鉭、鋁、鋅、鎳等金屬、上述金屬的合金或上述金屬的堆疊層。在一些實施例中,第一金屬圖案120的厚度為100奈米至400奈米。
第一金屬圖案120的至少一個側面與第一金屬圖案120的底面之間的角度為10度至35度。舉例來說,第一金屬圖案120包括多個導電結構122,每個導電結構122電性連接至同一條掃描線110。在本實施例中,多個導電結構122在第一方向D1上排列,且多個導電結構122在第一方向D1上具有間距P,其中間距P為0.8微米至3.5微米。
第一金屬圖案120的剖面形狀包括至少一個三角形。在本實施例中,第一金屬圖案120的剖面形狀包括多個三角形。具體地說,第一金屬圖案120中的各導電結構122的剖面形狀包括三角形。各導電結構122包括第一側面122a、第二側面122b與底面122c,其中第一側面122a與底面122c之間的角度θ1以及第二側面122b與底面122c之間的角度θ2皆為10度至35度。須注意的是,第一側面122a與底面122c之間的角度θ1指的是第一側面122a的延伸方向與底面122c的延伸方向之間的角度,且第二側面122b與底面122c之間的角度θ2指的是第二側面122b的延伸方向與底面122c的延伸方向之間的角度。第一側面122a與底面122c之間以及第二側面122b與底面122c之間可以包括圓角或銳角。另外,第一側面122a與第二側面122b之間也可以包括圓角或銳角。在本實施例中,各導電結構122的剖面形狀包括等腰三角形,且第一側面122a的長度L等於第二側面122b的長度L。
第一絕緣結構I1形成於第一導電層100上。在一些實施例中,第一絕緣結構I1共形地形成於第一金屬圖案120上。第一絕緣結構I1在基板SB的頂面的法線方向ND上重疊於掃描線110與第一金屬圖案120。在一些實施例中,第一絕緣結構I1的材料包括氧化矽、氮化矽、氮氧化矽、氧化鋁、氧化鉿或其他絕緣材料。在一些實施例中,第一絕緣結構I1包括單層結構或多層結構,舉例來說,第一絕緣結構I1包括氮化矽與氧化矽的疊 層,其中氮化矽接觸第一金屬圖案120,且氧化矽接觸多晶矽層200。在一些實施例中,第一絕緣結構I1包括多層氮化矽與多層氧化矽,其中氮化矽與氧化矽的交替堆疊。在一些實施例中,第一絕緣結構I1的厚度為h,3000Å
Figure 112107359-A0305-02-0009-1
h
Figure 112107359-A0305-02-0009-2
8000Å。在一些實施例中,當厚度h大於5000Å時,第一絕緣結構I1在準分子雷射退火中對多晶矽層200的保溫效果較佳,藉此可以減少準分子雷射退火所需的能量。
在本實施例中,由於第一金屬圖案120的至少一個側面與第一金屬圖案120的底面之間的角度為10度至35度,形成於第一金屬圖案120上的第一絕緣結構I1的頂面包括斜面。
多晶矽層200共形地形成於第一絕緣結構I1上,且在基板SB的頂面的法線方向ND上重疊於第一金屬圖案120。由於第一絕緣結構I1的頂面包括斜面,共形於第一絕緣結構I1的多晶矽層200包括共形於前述斜面的多個傾斜部。具體地說,多晶矽層200包括在法線方向ND上重疊於第一側面122a的多個第一傾斜部200a以及在法線方向ND上重疊於第二側面122b的多個第二傾斜部200b,第一傾斜部200a與第二傾斜部200b交替排列。
在本實施例中,由於導電結構122在第一方向D1上具有間距P,第一傾斜部200a及第二傾斜部200b中的每一者的長度L’大於第一側面122a及第二側面122b中的每一者的長度L。
在本實施例中,多晶矽層200經摻雜而包括第一重摻雜區232、第二重摻雜區234、第一輕摻雜區222、第二輕摻雜區 224以及通道區210。通道區210位於第一輕摻雜區222與第二輕摻雜區224之間,第一輕摻雜區222位於通道區210與第一重摻雜區232,且第二輕摻雜區224位於通道區210與第二重摻雜區234之間。在本實施例中,第一輕摻雜區222與第二輕摻雜區224分別在法線方向ND上重疊於第一金屬圖案120最外側的兩個側面。舉例來說,第一輕摻雜區222在法線方向ND上重疊於最左邊的第一側面122a,且第二輕摻雜區224在法線方向ND上重疊於最右邊的第二側面122b。在本實施例中,部分通道區210在法線方向ND上重疊於兩個導電結構122之間的間隙。換句話說,部分通道區210在法線方向ND上不重疊於第一金屬圖案120。
在一些實施例中,多晶矽層200中的第一重摻雜區232、第二重摻雜區234、第一輕摻雜區222以及第二輕摻雜區224皆為N型半導體,其中第一重摻雜區232以及第二重摻雜區234的摻雜濃度大於第一輕摻雜區222以及第二輕摻雜區224的摻雜濃度。在其他實施例中,多晶矽層200中的第一重摻雜區232、第二重摻雜區234皆為P型半導體,且可以省略第一輕摻雜區222以及第二輕摻雜區224。
在本實施例中,在利用準分子雷射退火技術形成多晶矽層200時,多晶矽層200中的晶粒會受重力拉長,因此,不需要使用大能量的準分子雷射就能獲得較長的晶粒。具體地說,透過第一金屬圖案120的設計,可以使位於其上方的多晶矽層200 (在執行準分子雷射退火製程前為非晶矽層)具有多個傾斜部,藉由傾斜部的設計,可以使非晶矽在再結晶時受重力拉伸,進而使再結晶後的晶粒具有較長的長度。在一些實施例中,多晶矽層200包含晶粒長度大於400埃的晶粒。舉例來說,多晶矽層200中的至少部分晶粒的晶粒長度大於500埃、大於600埃、大於700埃、大於800埃或大於900埃。藉由使多晶矽層200中包含晶粒長度大於400埃的晶粒,可以提升多晶矽層200的載子遷移率。
第二絕緣結構I2位於多晶矽層200上。在一些實施例中,第二絕緣結構I2的材料包括氧化矽、氮化矽、氮氧化矽、氧化鋁、氧化鉿、有機絕緣材料或其他絕緣材料。在一些實施例中,第二絕緣結構I2包括單層結構或多層結構。
源極320以及汲極330位於第二絕緣結構I2上,且電性連接至多晶矽層200。在本實施例中,源極320以及汲極330填入第二絕緣結構I2中的通孔,並分別接觸多晶矽層200的第一重摻雜區232以及第二重摻雜區234。在本實施例中,源極320直接連接資料線310。資料線310、源極320與汲極330屬於相同的第二導電層300。在一些實施例中,第二導電層300的材料包括鉻、金、銀、銅、錫、鉛、鉿、鎢、鉬、釹、鈦、鉭、鋁、鋅、鎳等金屬、上述金屬的合金或上述金屬的堆疊層。
第三絕緣結構I3位於第二導電層300上,且覆蓋資料線310、源極320與汲極330。在一些實施例中,第三絕緣結構I3 的材料包括氧化矽、氮化矽、氮氧化矽、氧化鋁、氧化鉿、有機絕緣材料或其他絕緣材料。在一些實施例中,第三絕緣結構I3包括單層結構或多層結構。
畫素電極400位於三絕緣結構I3上。畫素電極400填入第三絕緣結構I3中的通孔,並接觸汲極330。在一些實施例中,畫素電極400的材料包括銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、銦鎵鋅氧化物、或是上述至少二者之堆疊層。
圖2A至圖2E是依照本發明的一實施例的一種多晶矽層的製造方法的剖面示意圖。舉例來說,圖2A至圖2E是圖1A與圖1B中的多晶矽層200的製造方法的剖面示意圖。
請參考圖2A,形成第一導電材料層100’於基板SB之上。
請參考圖2B,對第一導電材料層100’執行一次或多次的圖案化製程,以形成第一金屬圖案120於基板SB上。舉例來說,透過一次或多次的微影製程於第一導電材料層100’上形成光阻層,並利用光阻層為遮罩對第一導電材料層100’執行一次或多次蝕刻,以形成包括多個導電結構122的第一金屬圖案120。在一些實施例中,對第一導電材料層100’執行一次或多次的圖案化製程,以形成第一金屬圖案120以及掃描線(圖2B未繪出)於基板SB上。
請參考圖2C,形成第一絕緣結構I1於第一金屬圖案120上。
請參考圖2D,形成非晶矽層200’於第一絕緣結構I1上。
請參考圖2E,對非晶矽層200’執行圖案化製程,並從非晶矽層200’的正面透過準分子雷射退火製程以使非晶矽再結晶成為多晶矽。接著再利用一次或多次的摻雜製程摻雜前述多晶矽,以形成多晶矽層200。在一些實施例中,在執行摻雜製程前,於多晶矽上方形成罩幕,並藉由罩幕定義出多晶矽層200中欲進行摻雜製程的位置。在一些實施例中,在執行摻雜製程後,移除前述罩幕。
在本實施例中,由於非晶矽層200’具有多個傾斜部,藉由傾斜部的設計,可以使非晶矽在再結晶時受重力拉伸,進而使再結晶後的晶粒具有較長的長度。
在一些實施例中,在多晶矽層200上形成第二絕緣結構、源極以及汲極,以獲得薄膜電晶體。
圖3是依照本發明的一實施例的一種畫素結構的剖面示意圖。在此必須說明的是,圖3的實施例沿用圖1A和圖1B的實施例的元件標號與部分內容,其中採用相同或近似的標號來表示相同或近似的元件,並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例,在此不贅述。
圖3的實施例與圖1A的實施例的主要差異在於:在圖3的實施例中,第一金屬圖案120的剖面形狀包括至少一個梯形。
請參考圖3,在本實施例中,第一金屬圖案120的至少一個側面與第一金屬圖案120的底面之間的角度為10度至35度。舉例來說,第一金屬圖案120包括多個導電結構122,每個導電結構122電性連接至同一條掃描線110。在本實施例中,多個導電結構122在第一方向D1上排列,且多個導電結構122在第一方向D1上具有間距P,其中間距P為0.8微米至3.5微米。
第一金屬圖案120的剖面形狀包括至少一個梯形。在本實施例中,第一金屬圖案120的剖面形狀包括多個梯形。具體地說,第一金屬圖案120中的各導電結構122的剖面形狀包括梯形。各導電結構122包括第一側面122a、第二側面122b、底面122c與頂面122d,其中第一側面122a與底面122c之間的角度θ1以及第二側面122b與底面122c之間的角度θ2皆為10度至35度。須注意的是,第一側面122a與底面122c之間的角度θ1指的是第一側面122a的延伸方向與底面122c的延伸方向之間的角度,且第二側面122b與底面122c之間的角度θ2指的是第二側面122b的延伸方向與底面122c的延伸方向之間的角度。第一側面122a與底面122c之間以及第二側面122b與底面122c之間可以包括圓角或銳角。
第一絕緣結構I1共形地形成於第一金屬圖案120上。
多晶矽層200共形地形成於第一絕緣結構I1上,且在基板SB的頂面的法線方向ND上重疊於第一金屬圖案120。由於第一絕緣結構I1的頂面包括斜面,共形於第一絕緣結構I1的多晶 矽層200包括共形於前述斜面的多個傾斜部。具體地說,多晶矽層200包括在法線方向ND上重疊於第一側面122a的多個第一傾斜部200a與在法線方向ND上重疊於第二側面122b的多個第二傾斜部200b,第一傾斜部200a與第二傾斜部200b交替排列。在本實施例中,多晶矽層200還包括在法線方向ND上重疊於頂面122d的多個平台部200d。各第一傾斜部200a與對應的第二傾斜部200b位於對應的平台部200d的兩側。在一些實施例中,各導電結構122的頂面122d的長度X1小於或等於0.5微米,藉此避免多晶矽層200中的平台部200d的長度X2過長。平台部200d的長度X2為0.1微米至1微米。
在本實施例中,第一輕摻雜區222與第二輕摻雜區224分別在法線方向ND上重疊於第一金屬圖案120最外側的兩個側面。舉例來說,第一輕摻雜區222重疊於最左邊的第一側面122a,且第二輕摻雜區224重疊於最右邊的第二側面122b。在本實施例中,部分通道區210在法線方向ND上重疊於兩個導電結構122之間的間隙。換句話說,部分通道區210在法線方向ND上不重疊於第一金屬圖案120。
在一些實施例中,多晶矽層200中的第一重摻雜區232、第二重摻雜區234、第一輕摻雜區222以及第二輕摻雜區224皆為N型半導體,其中第一重摻雜區232以及第二重摻雜區234的摻雜濃度大於第一輕摻雜區222以及第二輕摻雜區224的摻雜濃度。在其他實施例中,多晶矽層200中的第一重摻雜區 232、第二重摻雜區234皆為P型半導體,且可以省略第一輕摻雜區222以及第二輕摻雜區224。
在本實施例中,在利用準分子雷射退火技術形成多晶矽層200時,多晶矽層200中的晶粒會受重力拉長,因此,不需要使用大能量的準分子雷射就能獲得較長的晶粒。具體地說,透過第一金屬圖案120的設計,可以使位於其上方的多晶矽層200(在執行準分子雷射退火製程前為非晶矽層)具有多個傾斜部,藉由傾斜部的設計,可以使非晶矽在再結晶時受重力拉伸,進而使再結晶後的晶粒具有較長的長度。在一些實施例中,多晶矽層200包含晶粒長度大於400埃的晶粒。舉例來說,多晶矽層200中的至少部分晶粒的晶粒長度大於500埃、大於600埃、大於700埃、大於800埃或大於900埃。藉由使多晶矽層200中包含晶粒長度大於400埃的晶粒,可以提升多晶矽層200的載子遷移率。
圖4是依照本發明的一實施例的一種畫素結構的剖面示意圖。在此必須說明的是,圖4的實施例沿用圖1A和圖1B的實施例的元件標號與部分內容,其中採用相同或近似的標號來表示相同或近似的元件,並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例,在此不贅述。
請參考圖4,在本實施例中,畫素結構包括薄膜電晶體T1、薄膜電晶體T2、畫素電極410、轉接電極420以及共用電極430。
薄膜電晶體T1包括第一金屬圖案120A、第一絕緣結構I1、多晶矽層200A、源極320A以及汲極330A。薄膜電晶體T2包括第一金屬圖案120B、第一絕緣結構I1、多晶矽層200B、源極320B以及汲極330B。
第一金屬圖案120A以及第一金屬圖案120B各自包括多個導電結構122。在本實施例中,第一金屬圖案120A以及第一金屬圖案120B各自包括三個導電結構122。第一金屬圖案120A以及第一金屬圖案120B屬於相同膜層,舉例來說,第一金屬圖案120A以及第一金屬圖案120B皆屬於第一導電層。換句話說,第一金屬圖案120A以及第一金屬圖案120B是同時形成。
第一絕緣結構I1共形地形成於第一金屬圖案120A以及第一金屬圖案120B。在本實施例中,薄膜電晶體T1以及薄膜電晶體T2共用第一絕緣結構I1。
多晶矽層200A以及多晶矽層200B共形地形成於第一絕緣結構I1上,且在基板SB的頂面的法線方向ND上分別重疊於第一金屬圖案120A以及第一金屬圖案120B。由於第一絕緣結構I1的頂面包括斜面,共形於第一絕緣結構I1的多晶矽層200A以及多晶矽層200B包括共形於前述斜面的多個傾斜部。藉由傾斜部的設計,可以使非晶矽在再結晶時受重力拉伸,進而使再結晶後的晶粒具有較長的長度。在一些實施例中,多晶矽層200A以及多晶矽層200B包含晶粒長度大於400埃的晶粒。舉例來說,多晶矽層200A以及多晶矽層200B中的至少部分晶粒的晶粒長度 大於500埃、大於600埃、大於700埃、大於800埃或大於900埃。藉由使多晶矽層200A以及多晶矽層200B中包含晶粒長度大於400埃的晶粒,可以提升多晶矽層200A以及多晶矽層200B的載子遷移率。
在本實施例中,多晶矽層200A經摻雜而包括第一重摻雜區232、第二重摻雜區234、第一輕摻雜區222、第二輕摻雜區224以及通道區210。多晶矽層200B經摻雜而包括第一重摻雜區232、第二重摻雜區234以及通道區210。在本實施例中,多晶矽層200A中的第一重摻雜區232、第二重摻雜區234、第一輕摻雜區222以及第二輕摻雜區224皆為N型半導體,其中第一重摻雜區232以及第二重摻雜區234的摻雜濃度大於第一輕摻雜區222以及第二輕摻雜區224的摻雜濃度。在本實施例中,多晶矽層200B中的第一重摻雜區232、第二重摻雜區234皆為P型半導體。
第二絕緣結構I2位於多晶矽層200A以及多晶矽層200B上。
源極320A、汲極330A、源極320B、汲極330B以及共用訊號線340位於第二絕緣結構I2上,其中源極320A以及汲極330A電性連接至多晶矽層200A,且源極320B以及汲極330B電性連接至多晶矽層200B。在本實施例中,源極320A以及汲極330A填入第二絕緣結構I2中的通孔,並分別接觸多晶矽層200A的第一重摻雜區232以及第二重摻雜區234。在本實施例中,源 極320B以及汲極330B填入第二絕緣結構I2中的通孔,並分別接觸多晶矽層200B的第一重摻雜區232以及第二重摻雜區234。
源極320A、汲極330A、源極320B、汲極330B以及共用訊號線340屬於相同膜層,舉例來說,源極320A、汲極330A、源極320B、汲極330B以及共用訊號線340皆屬於第二導電層。換句話說,源極320A、汲極330A、源極320B、汲極330B以及共用訊號線340是同時形成。
第三絕緣結構I3位於源極320A、汲極330A、源極320B、汲極330B以及共用訊號線340上。
轉接電極420以及共用電極430位於三絕緣結構I3上。轉接電極420填入第三絕緣結構I3中的通孔,並接觸汲極330A。共用電極430填入第三絕緣結構I3中的通孔,並接觸共用訊號線340。在一些實施例中,轉接電極420以及共用電極430的材料包括銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、銦鎵鋅氧化物、或是上述至少二者之堆疊層。
第四絕緣結構I4位於轉接電極420以及共用電極430上。
畫素電極410位於四絕緣結構I4上。畫素電極410填入第四絕緣結構I4中的通孔,並接觸轉接電極420。
圖5是依照本發明的一實施例的一種畫素結構的剖面示意圖。在此必須說明的是,圖5的實施例沿用圖5的實施例的元 件標號與部分內容,其中採用相同或近似的標號來表示相同或近似的元件,並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例,在此不贅述。
請參考圖5,在本實施例中,薄膜電晶體T1還包括第一頂閘極TG1。薄膜電晶體T2還包括第二頂閘極TG2。
在本實施例中,第二絕緣結構I2包括閘極絕緣層I2a以及層間介電層I2b。閘極絕緣層I2a位於多晶矽層200A以及多晶矽層200B上。
第一頂閘極TG1以及第二頂閘極TG2位於閘極絕緣層I2a上,其中第一頂閘極TG1在法線方向ND上重疊於多晶矽層200A以及第一金屬圖案120A,且第二頂閘極TG2在法線方向ND上重疊於多晶矽層200B以及第二金屬圖案120B。
在一些實施例中,薄膜電晶體T1以及薄膜電晶體T2皆為雙閘極型薄膜電晶體,其中第一金屬圖案120A與第一頂閘極TG1彼此電性連接,且第二金屬圖案120B與第二頂閘極TG2彼此電性連接。在其他實施例中,薄膜電晶體T1以及薄膜電晶體T2皆為頂閘極型薄膜電晶體,其中第一金屬圖案120A與二金屬圖案120B皆為遮光結構。當第一金屬圖案120A與二金屬圖案120B為遮光結構時,第一金屬圖案120A與二金屬圖案120B可以為浮置結構。
層間介電層I2b位於閘極絕緣層I2a、第一頂閘極TG1以及第二頂閘極TG2上。源極320A、汲極330A、源極320B、 汲極330B以及共用訊號線340位於層間介電層I2b上。
圖6是依照本發明的一實施例的一種多晶矽層的掃描式電子顯微鏡照片。舉例來說,在利用圖2A至圖2E的製程形成多晶矽層200之後,利用電子顯微鏡拍攝多晶矽層200的表面。由圖6可以得知,多晶矽層200包含晶粒長度L”大於400埃的晶粒。另外,在圖6中,以虛線示意出對應於導電結構之第一側面與第二側面的交界線的位置,由圖6可以得知,當導電結構的剖面形狀為三角形時,在對應第一側面與第二側面的交界線的位置,多晶矽層的晶粒的邊界會彼此連接成接近直線的一條線。
圖7A是依照本發明的一實施例的一種第一金屬圖案、第一絕緣結構以及多晶矽層的掃描式電子顯微鏡照片。圖7B是依照本發明的一實施例的一種第一金屬圖案、第一絕緣結構以及多晶矽層的穿透式電子顯微鏡照片。
請參考圖7A與圖7B,在本實施例中,第一金屬圖案僅包括單一個導電結構122,且導電結構122為三角形。此外,在本實施例中,第一絕緣結構I1包括位於導電結構122上的氧化矽層I1a以及位於氧化矽層I1a上的氮化矽層I1b。多晶矽層200位於氮化矽層I1b上。
圖8A至圖8C分別是利用不同蝕刻參數所形成的第一金屬圖案的穿透式電子顯微鏡照片。由圖8A至圖8C可以得知,藉由調整蝕刻參數,可以改變第一金屬圖案120(或導電結構)的側面與底面之間的角度θ。當第一金屬圖案120(或導電結構) 的側面與底面之間的角度θ越緩,則第一金屬圖案120(或導電結構)的側面的長度越長。
圖9A至圖9E分別是利用不同能量的準分子雷射退火製程所形成的多晶矽層的穿透式電子顯微鏡照片。在圖9A至圖9E所示的多晶矽層下方,包括第一絕緣結構(請參考圖1B與其相關說明)以及剖面形狀為三角形的第一導電結構(請參考圖1B與其相關說明)。圖9A、圖9B、圖9C、圖9D以及圖9E所使用的準分子雷射退火製程的能量分別為400mJ/cm2、410mJ/cm2、420mJ/cm2、430mJ/cm2以及440mJ/cm2。圖10是準分子雷射退火製程的能量與多晶矽層的晶粒長度的實驗數據圖。由圖9A可以得知,透過本發明的第一金屬圖案的設計,只要將準分子雷射退火製程的能量調整至400mJ/cm2,就可以使多晶矽層包含晶粒長度大於400埃的晶粒。另外,由圖9A至9E以及圖10可以得知,當準分子雷射退火製程所用的能量越高,多晶矽層中的晶粒的晶粒長度越長。然而,當準分子雷射退火製程所用的能量太高,例如荼9E所示的高於440mJ/cm2,多晶矽層容易因為能量過高而受損。
綜上所述,透過本發明的第一金屬圖案的設計,可以在準分子雷射退火製程中利用重力增加多晶矽層中的晶粒的晶粒長度,因此,不需要將準分子雷射退火製程的能量調到很高就可以獲得足夠長的晶粒長度,藉此提升多晶矽層中的載子遷移率。
120:第一金屬圖案
122:導電結構
122a:第一側面
122b:第二側面
122c:底面
200:多晶矽層
210:通道區
222:第一輕摻雜區
224:第二輕摻雜區
232:第一重摻雜區
234:第二重摻雜區
200a:第一傾斜部
200b:第二傾斜部
320:源極
330:汲極
400:畫素電極
D1:第一方向
h:厚度
I1:第一絕緣結構
I2:第二絕緣結構
I3:第三絕緣結構
L,L’:長度
ND:法線方向
P:間距
SB:基板
T1:薄膜電晶體
θ1,θ2:角度

Claims (11)

  1. 一種薄膜電晶體,包括:一第一金屬圖案,位於一基板之上,其中該第一金屬圖案的至少一個側面與該第一金屬圖案的底面之間的角度為10度至35度;一絕緣結構,共形地形成於該第一金屬圖案上;一多晶矽層,共形地形成於該絕緣結構上,且重疊於該第一金屬圖案,其中該多晶矽層包含晶粒長度大於400埃的晶粒,其中該第一金屬圖案包括多個導電結構,各該導電結構的一第一側面與底面之間的角度為10度至35度;以及一源極以及一汲極,電性連接至該多晶矽層。
  2. 如請求項1所述的薄膜電晶體,其中各該導電結構的剖面形狀包括三角形。
  3. 如請求項1所述的薄膜電晶體,其中各該導電結構的剖面形狀包括梯形,且各該導電結構的頂面的長度小於或等於0.5微米。
  4. 如請求項1所述的薄膜電晶體,其中各該導電結構包含該底面、該第一側面與一第二側面,該多晶矽層包括重疊於該些第一側面的多個第一傾斜部與重疊於該些第二側面的多個第二傾斜部,各該第一傾斜部的長度大於各該第一側面的長度。
  5. 如請求項4所述的薄膜電晶體,其中該些第一傾斜部與該些第二傾斜部交替排列。
  6. 如請求項4所述的薄膜電晶體,其中該多晶矽層更包括多個平台部,各該第一傾斜部與對應的第二傾斜部位於對應的平台部的兩側,且各該平台部的長度為0.1微米至1微米。
  7. 如請求項1所述的薄膜電晶體,其中該絕緣結構的厚度為h,3000Å
    Figure 112107359-A0305-02-0027-3
    h
    Figure 112107359-A0305-02-0027-4
    8000Å。
  8. 如請求項1所述的薄膜電晶體,其中該絕緣結構包含氮化矽與氧化矽的疊層。
  9. 如請求項1所述的薄膜電晶體,更包括:一閘極絕緣層,位於該多晶矽層上;以及一頂閘極,位於該閘極絕緣層上,且重疊於該多晶矽層以及該第一金屬圖案。
  10. 一種薄膜電晶體,包括:一第一金屬圖案,位於一基板之上,其中該第一金屬圖案的剖面形狀包括至少一個三角形;一絕緣結構,形成於該第一金屬圖案上;一多晶矽層,形成於該絕緣結構上,且重疊於該第一金屬圖案,其中該多晶矽層包含晶粒長度大於400埃的晶粒;以及一源極以及一汲極,電性連接至該多晶矽層。
  11. 如請求項10所述的薄膜電晶體,其中該第一金屬圖案包括多個導電結構,各該導電結構的剖面形狀包括三角形,且各該導電結構的一第一側面與底面之間的角度為10度至35度。
TW112107359A 2023-03-01 2023-03-01 薄膜電晶體 TWI828551B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW112107359A TWI828551B (zh) 2023-03-01 2023-03-01 薄膜電晶體

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW112107359A TWI828551B (zh) 2023-03-01 2023-03-01 薄膜電晶體

Publications (2)

Publication Number Publication Date
TWI828551B true TWI828551B (zh) 2024-01-01
TW202437546A TW202437546A (zh) 2024-09-16

Family

ID=90459083

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112107359A TWI828551B (zh) 2023-03-01 2023-03-01 薄膜電晶體

Country Status (1)

Country Link
TW (1) TWI828551B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI901466B (zh) * 2024-12-04 2025-10-11 友達光電股份有限公司 薄膜電晶體、畫素結構及薄膜電晶體的製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200722560A (en) * 2005-12-12 2007-06-16 Ind Tech Res Inst Method of fabricating a poly-silicon thin film
US20070215887A1 (en) * 2002-12-27 2007-09-20 General Electric Company Gallium nitride crystal and method of making same
CN104409517A (zh) * 2009-07-29 2015-03-11 Nlt科技股份有限公司 薄膜晶体管基底和用于薄膜晶体管基底的薄膜晶体管
CN106663394A (zh) * 2014-07-23 2017-05-10 索尼公司 显示装置、制造显示装置的方法以及电子设备
CN109285782A (zh) * 2018-10-15 2019-01-29 深圳市华星光电技术有限公司 薄膜晶体管结构及其制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070215887A1 (en) * 2002-12-27 2007-09-20 General Electric Company Gallium nitride crystal and method of making same
TW200722560A (en) * 2005-12-12 2007-06-16 Ind Tech Res Inst Method of fabricating a poly-silicon thin film
CN104409517A (zh) * 2009-07-29 2015-03-11 Nlt科技股份有限公司 薄膜晶体管基底和用于薄膜晶体管基底的薄膜晶体管
CN106663394A (zh) * 2014-07-23 2017-05-10 索尼公司 显示装置、制造显示装置的方法以及电子设备
CN109285782A (zh) * 2018-10-15 2019-01-29 深圳市华星光电技术有限公司 薄膜晶体管结构及其制作方法

Also Published As

Publication number Publication date
TW202437546A (zh) 2024-09-16

Similar Documents

Publication Publication Date Title
CN100448017C (zh) 有机发光显示装置及其制造方法
JP5500907B2 (ja) 半導体装置およびその製造方法
CN1866540B (zh) 半导体设备及其制造方法
TWI803311B (zh) 半導體裝置及其製造方法
CN104362125B (zh) 阵列基板及其制作方法、显示装置
CN105390551B (zh) 薄膜晶体管及其制造方法、阵列基板、显示装置
CN116230720B (zh) 显示面板及显示装置
CN115188829B (zh) 半导体器件及电子器件
US10985281B2 (en) Transistor, thin film transistor array panel, and related manufacturing method
CN101964330A (zh) 阵列基板及其制造方法
WO2017049862A1 (zh) Tft及其制作方法、阵列基板及显示装置
WO2017173712A1 (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
TWI828551B (zh) 薄膜電晶體
CN107195687B (zh) 一种tft及其制作方法、阵列基板、显示面板及显示装置
CN112331680A (zh) 阵列基板及其制备方法
US10748944B2 (en) Array substrate comprising transistor and capacitor, manufacturing method therefor, display device
US20230014890A1 (en) Active device substrate
CN109411531B (zh) 一种薄膜晶体管及其制作方法、阵列基板、显示装置
CN112103245A (zh) 阵列基板的制造方法、阵列基板及显示面板
WO2025107594A1 (zh) 薄膜晶体管及其制造方法、显示面板
CN111933648A (zh) 阵列基板及其制备方法和显示装置
CN110504164A (zh) 薄膜晶体管及其制造方法和显示装置
CN113113428A (zh) 一种阵列基板及其制备方法
WO2022193063A1 (zh) 一种薄膜晶体管、显示基板及其制作方法和显示装置
TWI865344B (zh) 薄膜電晶體及其製造方法