[go: up one dir, main page]

TWI828365B - 靜電放電保護裝置及方法 - Google Patents

靜電放電保護裝置及方法 Download PDF

Info

Publication number
TWI828365B
TWI828365B TW111138708A TW111138708A TWI828365B TW I828365 B TWI828365 B TW I828365B TW 111138708 A TW111138708 A TW 111138708A TW 111138708 A TW111138708 A TW 111138708A TW I828365 B TWI828365 B TW I828365B
Authority
TW
Taiwan
Prior art keywords
esd
voltage
circuit
transistor
metal rail
Prior art date
Application number
TW111138708A
Other languages
English (en)
Other versions
TW202341597A (zh
Inventor
陳佳惠
張家榮
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202341597A publication Critical patent/TW202341597A/zh
Application granted granted Critical
Publication of TWI828365B publication Critical patent/TWI828365B/zh

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/811Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

本發明實施例係關於一種用於靜電放電(ESD)保護之裝置。在一個態樣中,一種裝置包含用於偵測一墊處之一ESD之一ESD偵測器。在一個態樣中,該裝置包含彼此串聯連接之P型電晶體及N型電晶體。在一個態樣中,驅動電路經組態以將一輸出信號提供至該墊。在一個態樣中,該裝置包含在一電源域中操作之一第一保護電路。在一個態樣中,回應於該ESD由該ESD偵測器偵測到,該第一保護電路經組態以停用該等P型電晶體。在一個態樣中,該裝置包含在另一電源域中操作之一第二保護電路。在一個態樣中,回應於該ESD由該ESD偵測器偵測到,該第二保護電路經組態以停用該等N型電晶體。

Description

靜電放電保護裝置及方法
本發明實施例係有關靜電放電保護。
靜電放電(ESD)係電荷自人或物體突然釋放至另一裝置。例如,由人建立或儲存之電荷可釋放至一電子裝置。大量電荷放電可引起一大電壓或電流,其可損壞電子裝置且使電子裝置無法操作。
本發明的一實施例係關於一種裝置,其包括:一靜電放電(ESD)偵測器,其用於偵測一墊處之一ESD;一驅動電路,其包含彼此串聯連接之P型電晶體及N型電晶體,其中該驅動電路用於將在一第一供應電壓與一第一參考電壓之間擺動之一輸出信號提供至該墊;一第一保護電路,其在該第一供應電壓與一第二參考電壓之間的一電源域中操作,其中回應於該ESD由該ESD偵測器偵測,該第一保護電路將停用該等P型電晶體;及一第二保護電路,其在一第二供應電壓與該第一參考電壓之間的另一電源域中操作,其中回應於該ESD由該ESD偵測器偵測到,該第二保護電路將停用該等N型電晶體。
本發明的一實施例係關於一種裝置,其包括:一靜電放電 (ESD)偵測器,其用於偵測一墊處之一ESD;一第一驅動電路,其電耦合於一第一金屬軌與該墊之間,其中該第一金屬軌將提供一第一供應電壓;一第二驅動電路,其電耦合於一第二金屬軌與該墊之間,其中該第二金屬軌將提供一第一參考電壓;一第一偏壓控制電路,其電耦合於該第一金屬軌與一第三金屬軌之間,其中該第三金屬軌將提供一第二參考電壓,其中該第一偏壓控制電路將回應於該ESD由該ESD偵測器偵測到而設定該第一驅動電路之一第一偏壓電壓以保護該第一驅動電路免受該ESD;及一第二偏壓控制電路,其電耦合於該第二金屬軌與一第四金屬軌之間,其中該第四金屬軌將提供一第二供應電壓,其中該第二偏壓控制電路將回應於該ESD由該ESD偵測器偵測到而設定該第二驅動電路之一第二偏壓電壓以保護該第二驅動電路免受該ESD。
本發明的一實施例係關於一種方法,其包括:由一靜電放電(ESD)偵測器偵測一墊處之一ESD;及由一保護電路回應於偵測到該墊處之該ESD而使一驅動電路無法在該墊處產生一輸出信號,其中停用該驅動電路包含切斷該驅動電路之一第一電晶體及使串聯耦合至該第一電晶體之該驅動電路之一第二電晶體之一閘極電極浮動。
100:電子裝置
100A:電子裝置
100B:電子裝置
100C:電子裝置
105:輸出單元
105A至105N:輸出單元
110:邏輯電路
110A:邏輯電路
110B:邏輯電路
110C:邏輯電路
112A:第一信號
112B:第二信號
120:驅動電路
125A:第一驅動電路
125AA:驅動電路
125AB:驅動電路
125AC:驅動電路
125B:第二驅動電路
125BA:驅動電路
125BB:驅動電路
125BC:驅動電路
130:靜電放電(ESD)偵測器
130A:ESD偵測器
130A':ESD偵測器
130A":ESD偵測器
130B:ESD偵測器
130B':ESD偵測器
130B":ESD偵測器
135A:ESD偵測信號
135B:ESD偵測信號
140:放電電路
140A:放電電路
140B:放電電路
145A:第一放電電路
145B:第二放電電路
150:墊
160A:保護電路
160AA:保護電路
160AB:保護電路
160AC:保護電路
160AD:保護電路
160AE:保護電路
160AF:保護電路
160AG:保護電路
160B:保護電路
160BA:保護電路
160BC:保護電路
160BD:保護電路
160BE:保護電路
160BF:保護電路
160BG:保護電路
605A:偵測電路
605B:偵測電路
610:反相器
615:緩衝電路
620:反相器
625:緩衝電路
630:反相器
635:電源箝位電路
640:反相器
650:反相器
660:反相器
670:反相器
680:反相器
700A:部分
700B:部分
700C:部分
700D:部分
700E:部分
700F:部分
700G:部分
705A:ESD偵測信號
705B:ESD偵測信號
710:NAND閘
730:反相器
735:控制信號
740:反相器
745:控制信號
750A:傳輸閘
750B:傳輸閘
750C:傳輸閘
750D:傳輸閘
800:緩衝電路
815:控制信號
835:控制信號
845:控制信號
860:控制信號
865:控制信號
880:反相器
890:反相器
895:反相器
1000:方法
1010:操作
1020:操作
1030:操作
1100:運算系統
1105:主機裝置
1110:記憶體裝置
1115:輸入裝置
1120:輸出裝置
1125A:介面
1125B:介面
1125C:介面
1130A至1130N:中央處理單元(CPU)核心
1140:記憶體控制器
1145:記憶體陣列
a1:節點
a2:節點
a3:節點
a4:節點
b1:節點
b2:節點
C1:電容器
C2:電容器
C3:電容器
C4:電容器
C5:電容器
C6:電容器
I1:邏輯電路
I2:邏輯電路
I3:邏輯電路
I4:邏輯電路
I5:邏輯電路
I6:邏輯電路
M1:電晶體
M2:電晶體
M3:電晶體
M4:電晶體
M5:P型電晶體
M6:N型電晶體
M7:下拉電晶體
M8:上拉電晶體
M9:下拉電晶體
M10:上拉電晶體
MN1:電晶體
MN2:電晶體
MN3:電晶體
MN4:電晶體
MP1:電晶體
MP2:電晶體
MP3:電晶體
MP4:電晶體
N51:電晶體
N52:電晶體
N53:電晶體
N54:電晶體
N71:N型電晶體
N72:N型電晶體
N73:N型電晶體
N74:N型電晶體
N81:N型電晶體
N82:N型電晶體
N83:N型電晶體
N84:N型電晶體
Out:節點
P51:電晶體
P52:電晶體
P53:電晶體
P54:電晶體
P71:P型電晶體
P72:P型電晶體
P73:P型電晶體
P74:P型電晶體
P81:P型電晶體
P82:P型電晶體
P83:P型電晶體
P84:P型電晶體
P85:P型電晶體
P86:P型電晶體
R1:電阻器
R2:電阻器
R3:電阻器
R4:電阻器
R5:電阻器
R6:電阻器
R7:電阻器
R8:電阻器
VDDA:供應電壓
VDDL:第二供應電壓
VDDPST:第一供應電壓
vmid:節點
VSS:第一參考電壓
VSSA:參考電壓
VSSH:第二參考電壓
自結合附圖來閱讀之以下詳細描述最佳理解本發明之態樣。應注意,根據行業標準做法,各種構件未按比例繪製。事實上,為使討論清楚,可任意增大或減小各種構件之尺寸。
圖1係根據各種實施例之具有一ESD保護之一電子裝置之一圖式。
圖2係根據各種實施例之具有一ESD保護之一電子裝置之 一示意圖。
圖3係根據各種實施例之具有一ESD保護之一電子裝置之一示意圖。
圖4係根據各種實施例之具有一ESD保護之一電子裝置之一示意圖。
圖5A及圖5B係根據各種實施例之放電電路之示意圖。
圖6A至圖6D係根據各種實施例之ESD偵測器之示意圖。
圖7A至圖7G係根據各種實施例之邏輯電路、驅動電路及ESD保護電路之示意圖。
圖8係根據一些實施例之一緩衝電路之一示意圖。
圖9係根據一些實施例之包含共用一ESD偵測器之多個輸出單元之一電子裝置之一示意圖。
圖10係根據一些實施例之保護一電子裝置免受一ESD之一方法之一流程圖。
圖11係根據一些實施例之一運算系統之一實例性方塊圖。
以下揭露提供用於實施所提供標的之不同特徵之諸多不同實施例或實例。下文將描述組件及配置之特定實例以簡化本揭露。當然,此等僅為實例且不意在限制。例如,在以下描述中,在一第二構件上方或第二構件上形成一第一構件可包含其中形成直接接觸之第一構件及第二構件之實施例,且亦可包含其中額外構件可形成於第一與第二構件之間使得第一及第二構件可不直接接觸之實施例。另外,本揭露可在各種實例中重複元件符號及/或字母。此重複係為了簡單及清楚且其本身不指示所討論 之各種實施例及/或組態之間的一關係。
此外,為了方便描述,可在本文中使用空間相對術語(諸如「下面」、「下方」、「下」、「上方」、「上」及其類似者)來描述一個元件或構件與另一(些)元件或構件之關係,如圖中所繪示。除圖中所描繪之定向之外,空間相對術語亦意欲涵蓋裝置在使用或操作中之不同定向。可依其他方式定向設備(旋轉90度或依其他定向)且亦可因此解譯本文中所使用之空間相對描述詞。
本文中所揭露係關於保護一電子裝置免受一ESD。在一個態樣中,裝置包含用於偵測一墊處之一ESD之一ESD偵測器。在一些實施例中,裝置包含一驅動電路。驅動電路可為一過驅動電路,其可產生具有大於裝置中之其他電路(例如邏輯電路)之一供應電壓或裝置中電路之電晶體經設計以操作之一供應電壓之一振幅之一輸出信號。驅動電路可包含彼此串聯連接之P型電晶體及N型電晶體。在一個態樣中,驅動電路經組態以將在一第一供應電壓與一第一參考電壓之間擺動之一輸出信號提供至墊。在一個態樣中,裝置包含在第一供應電壓與一第二參考電壓之間的一電源域中操作之一第一保護電路。回應於ESD由ESD偵測器偵測到,第一保護電路可經組態以停用裝置之P型電晶體以保護P型電晶體免受ESD。在一個態樣中,裝置包含在一第二供應電壓與第一參考電壓之間的另一電源域中操作之一第二保護電路。第二供應電壓可低於第一供應電壓。回應於ESD由ESD偵測器偵測到,第二保護電路可經組態以停用驅動電路之N型電晶體以保護N型電晶體免受ESD。
有利地,驅動電路可在一墊處產生具有大於裝置中其他電路(例如邏輯電路)之一供應電壓之一振幅之一輸出信號,其中保護電路及 ESD偵測器可一起操作以保護驅動電路。具有大於其他電路之供應電壓之一振幅之一輸出信號可幫助提高一信號完整性。在一個態樣中,驅動電路可包含串聯連接之P型電晶體及N型電晶體。串聯堆疊或連接之電晶體可產生具有大於其他電路之供應電壓之振幅之輸出信號。若偵測到ESD,則保護電路可停用驅動電路之電晶體。例如,一保護電路可施加一偏壓電壓以切斷耦合至經組態以提供一供應電壓或一參考電壓之一金屬軌之一電晶體。例如,一保護電路可引起耦合至墊之一疊接電晶體之一閘極電極浮動,使得疊接電晶體可不傳導電流。因此,歸因於ESD之一大電壓應力可分配於串聯連接之停用電晶體之間,使得可保護驅動電路之電晶體免受ESD。
圖1係根據各種實施例之具有一ESD保護之一電子裝置100之一示意圖。在一些實例中,電子裝置100可為一通信裝置、一運算裝置或任何電子裝置。在一些實施例中,電子裝置100包含一輸出單元105及一ESD偵測器130。輸出單元105可產生一輸出信號以透過一墊150傳輸至一外部裝置。ESD偵測器130可保護輸出單元105免受一ESD。在一些實施例中,電子裝置100包含多於、少於或不同於圖1中所展示之組件。
輸出單元105係可產生一輸出信號以透過一墊150傳輸至一外部裝置之一電路或一組件。在一些實施例中,輸出單元105可為一輸入/輸出(IO)單元。IO單元可在墊150處將一信號輸出至一外部裝置及在墊150處自一外部裝置接收一信號。在一些實施例中,輸出單元105包含一邏輯電路110、保護電路160A、160B、一驅動電路120、一放電電路140及一墊150。此等組件可一起操作以產生及提供對應於墊150處之一輸出信號之一電壓或一電流。輸出信號可為一數位信號。在一些實施例中,輸 出單元105包含多於、少於或不同於圖1中所展示之組件。例如,放電電路140可實施為ESD偵測器130之部分。
在一些實施例中,墊150係可與一外部裝置介接之一導電結構或一組件。墊150可為一接合導線或一導電接針可連接至之一導電結構。墊150可為用於將一輸出信號提供至一外部裝置之一輸出墊。替代地,墊150可為用於將輸出信號提供至一外部裝置及自外部裝置接收一輸入信號之一IO墊。
在一些實施例中,驅動電路120係可在耦合至墊150之一節點out處產生一輸出信號之一電路。在一些實施例中,驅動電路120可由可執行本文中所描述之驅動電路120之功能之一不同電路或一組件替換。在一些實施例中,驅動電路120包含串聯連接之一第一驅動電路125A及一第二驅動電路125B。第一驅動電路125A可包含串聯連接於一節點Out與經組態以提供一第一供應電壓(例如VDDPST或1.8V)之一第一金屬軌之間的P型電晶體。第二驅動電路125B可包含串聯連接於節點Out與經組態以提供一第一參考電壓(例如VSS或0V)之一第二金屬軌之間的N型電晶體。在一個態樣中,第一供應電壓高於第一驅動電路125A及第二驅動電路125B之電晶體經設計以操作之一供應電壓。藉由實施串聯連接之電晶體,第一供應電壓與第一參考電壓之間的一電壓應力或一電壓差可分配於驅動電路120之電晶體之間。因此,驅動電路120可提供一過驅動能力或產生具有大於驅動電路120之電晶體經設計以操作之一供應電壓之一振幅之輸出信號。
在一些實施例中,邏輯電路110係可產生用於傳輸之一邏輯信號之一電路或一組件。在一些實施例中,邏輯電路110可由可執行本 文中所描述之邏輯電路110之功能之一不同電路或一組件替換。在一個態樣中,邏輯電路110可產生一第一信號112A及一第二信號112B。第一信號112A及第二信號112B可表示或對應於用於傳輸之相同數位資料。在一個態樣中,第一信號112A及第二信號112B可彼此同步但具有不同電壓位準或電壓範圍。邏輯電路110可根據多個電源域操作以產生具有不同電壓位準或電壓範圍之第一信號112A及第二信號112B。例如,第一信號112A可在i)一第一電壓位準(例如VDDPST或1.8V)與ii)一第二電壓位準(例如VSSH或0.5V)之間擺動。例如,第二信號112B可在i)一第三電壓位準(例如VDDL或1.2V)與一第四電壓位準(例如VSS或0V)之間擺動。邏輯電路110可將第一信號112A提供至第一驅動電路125A且將第二信號112B提供至第二驅動電路125B。
在一些實施例中,放電電路140係可歸因於墊150處之一ESD而放電之一電路或一組件。在一些實施例中,放電電路140可由可執行本文中所描述之放電電路140之功能之一不同電路或一組件替換。放電電路140可包含一第一放電電路145A及一第二放電電路145B。第一放電電路145A可包含串聯連接至節點Out之一或多個二極體,且第二放電電路145B可包含串聯連接至節點Out之一或多個二極體。當超過放電電路145A或放電電路145B之一臨限電壓之一正向偏壓電壓歸因於一ESD而施加至放電電路145A或放電電路145B時,放電電路145A或放電電路145B可透過墊150放電或傳導對應於ESD之電流。當小於一放電電路145(例如放電電路145A或放電電路145B)之臨限電壓之一正向偏壓電壓施加至放電電路145時,放電電路145可操作為電容器且可不放電。另外,當超過放電電路145(例如放電電路145A或放電電路145B)之一崩潰電壓之一反向 偏壓電壓歸因於一ESD而施加至放電電路145時,放電電路145可透過墊150放電或傳導對應於ESD之電流。當小於放電電路145(例如放電電路145A或放電電路145B)之崩潰電壓之一反向偏壓電壓施加至放電電路145時,放電電路145可操作為電容器且可不放電。在一些實施例中,放電電路140可實施為ESD偵測器130之部分。下文相對於圖5A至圖5B提供關於放電電路140之實施及操作之詳細描述。
在一些實施例中,ESD偵測器130係可偵測墊150處之ESD之一電路或一組件。在一些實施例中,ESD偵測器130可由可執行本文中所描述之ESD偵測器130之功能之一不同電路或一不同組件替換。在一個態樣中,ESD偵測器130可偵測通過放電電路140之電流,且產生指示是否偵測到ESD之ESD偵測信號135A、135B。ESD偵測信號135A、135B可具有相反邏輯狀態。例如,具有第一供應電壓(例如VDDPST或1.8V)或第二供應電壓(例如VDDL或1.2V)之ESD偵測信號135B可指示偵測到一ESD,且具有第一參考電壓(例如VSS或0V)之ESD偵測信號135A可指示偵測到ESD。例如,具有第一參考電壓(例如VSS或0V)之ESD偵測信號135B可指示未偵測到一ESD,且具有第一供應電壓(例如VDDPST或1.8V)或第二供應電壓(例如VDDL或1.2V)之ESD偵測信號135A可指示未偵測到一ESD。ESD偵測器130可將ESD偵測信號135A提供至保護電路160A且將ESD偵測信號135B提供至保護電路160B。下文相對於圖6A至圖6D提供關於ESD偵測器130之實施及操作之詳細描述。
在一些實施例中,保護電路160A、160B係可保護驅動電路125A、125B之電路或組件。保護電路160A、160B在本文中亦可指稱「偏壓控制電路160A、160B」。在一些實施例中,保護電路160A、 160B可由可執行本文中所描述之保護電路160A、160B之功能之不同電路或組件替換。在一些實施例中,保護電路160A、160B可接收ESD偵測信號135A、135B且根據ESD偵測信號135A、135B來停用驅動電路125A、125B。停用一驅動電路125可包含施加一偏壓電壓以切斷驅動電路125之一電晶體、浮動(或不施加一電壓至)驅動電路125之一電晶體之一閘極電極或其等之一組合。例如,回應於具有第一參考電壓(例如VSS或0V)之ESD偵測信號135A指示偵測到一ESD,保護電路160A可停用驅動電路125A。例如,回應於具有第一供應電壓(例如VDDPST或1.8V)或第二供應電壓(例如VDDL或1.2V)之ESD偵測信號135A指示未偵測到一ESD,根據來自邏輯電路110之第一信號112A,保護電路160A可不停用驅動電路125A且允許驅動電路125A在墊150處產生一輸出信號。例如,回應於具有第一供應電壓(例如VDDPST或1.8V)或第二供應電壓(例如VDDL或1.2V)之ESD偵測信號135B指示偵測到一ESD,保護電路160B可停用驅動電路125B。例如,回應於具有第一參考電壓(例如VSS或0V)之ESD偵測信號135B指示未偵測到一ESD,根據來自邏輯電路110之第二信號112B,保護電路160B可不停用驅動電路125B且允許驅動電路125B在墊150處產生一輸出信號。因此,當未偵測到一ESD時,根據第一信號112A及第二信號112B,保護電路160A、160B可不停用驅動電路120,使得驅動電路120可在墊150處產生一輸出信號。當偵測到ESD時,保護電路160A、160B可停用驅動電路120,使得可保護驅動電路120免受ESD。下文相對於圖7A至圖7G提供關於保護電路160A、160B及驅動電路120之實施及操作之詳細描述。
圖2係根據各種實施例之具有一ESD保護之一電子裝置 100A之一示意圖。電子裝置100A可為圖1之電子裝置100。在一個組態中,ESD偵測器130A、驅動電路120及放電電路140在一第一供應電壓(例如VDDPST或1.8V)與一第一參考電壓(例如VSS或0V)之間的一第一電源域中操作。在一個組態中,保護電路160A在第一供應電壓(例如VDDPST或1.8V)與一第二參考電壓(例如VSSH或0.5V)之間的一第二電源域中操作。在一個組態中,保護電路160B在一第二供應電壓(例如VDDL或1.2V)與第一參考電壓(例如VSS或0V)之間的一第三電源域中操作。
在一個態樣中,驅動電路120、放電電路140及ESD偵測器130A在相同電源域中操作。在一些實施例中,驅動電路120、放電電路140及ESD偵測器130A可耦合至經組態以提供第一供應電壓(例如VDDPST或1.8V)之一第一金屬軌及經組態以提供第一參考電壓(例如VSS或0V)之一第二金屬軌。第一金屬軌可包含經組態以提供第一供應電壓(例如VDDPST或1.8V)之一單一金屬軌或透過一個或若干通路接點連接之一或多個金屬軌。第二金屬軌可包含經組態以提供第一參考電壓(例如VSS或0V)之一單一金屬軌或透過一個或若干通路接點連接之一或多個金屬軌。在此組態中,放電電路140可i)回應於墊150之一電壓高於放電電路145A之一臨限電壓與第一供應電壓(例如VDDPST或1.8V)之一總和或ii)回應於墊150之一電壓低於自第一參考電壓(例如VSS或0V)減去放電電路145B之一臨限電壓之一值而透過墊150放電或傳導電流。ESD偵測器130A可根據放電電路140之放電來偵測ESD。例如,第一金屬軌之一電壓或第二金屬軌之一電壓可根據由放電電路140傳導之電流改變。回應於第一金屬軌或第二金屬軌之電壓變化,ESD偵測器130A可偵測墊150處之一ESD,且產生指示偵測到一ESD之ESD偵測信號135A、135B。
在一個態樣中,驅動電路120可基於第一供應電壓(例如VDDPST或1.8V)高於驅動電路120之電晶體經設計以操作之一供應電壓(例如VDDL或1.2V)來操作。如上文相對於圖1所描述,驅動電路120可實施具有串聯連接之電晶體之驅動電路125A、125B,使得第一供應電壓(例如VDDPST或1.8V)與第一參考電壓(例如VSS或0V)之間的一電壓應力或一電壓差可分配於電晶體之間。因此,在一正常操作模式中(例如,當未偵測到一ESD時),驅動電路120可提供一過驅動能力或產生具有大於驅動電路120之電晶體經設計以操作之一供應電壓(例如1.2V)之一振幅(例如1.8V)之輸出信號。
在一個態樣中,保護電路160A、160B在不同電源域中操作。在一個組態中,保護電路160A耦合於經組態以提供第一供應電壓(例如VDDPST或1.8V)之第一金屬軌與經組態以提供一第二參考電壓(例如VSSH或0.5V)之一第三金屬軌之間。第三金屬軌可包含經組態以提供第二參考電壓(例如VSSH或0.5V)之一單一金屬軌或透過一個或若干通路接點連接之一或多個金屬軌。在一個組態中,保護電路160B耦合於經組態以提供第二供應電壓(例如VDDL或1.2V)之一第四金屬軌與經組態以提供第一參考電壓(例如VSS或0V)之第二金屬軌之間。第四金屬軌可包含經組態以提供第二供應電壓(例如VDDL或1.2V)之一單一金屬軌或透過一個或若干通路接點連接之一或多個金屬軌。在一個態樣中,當偵測到ESD時,在不同電源域中操作之保護電路160A、160B可停用驅動電路120。例如,保護電路160A可提供或施加第二參考電壓(例如VSSH或0.5V)以停用驅動電路125A。例如,保護電路160B可提供或施加第二供應電壓(例如VDDL或1.2V)以停用驅動電路125B。藉由實施在不同電源域中操作之 保護電路160A、160B,可停用在具有大電壓差之第一供應電壓(例如VDDPST或1.8V)與第一參考電壓(例如VSS或0V)之間的第一電源域中操作之驅動電路120。
圖3係根據各種實施例之具有一ESD保護之一電子裝置100B之一示意圖。電子裝置100B類似於圖2之電子裝置100A,只是i)電子裝置100B包含一ESD偵測器130B而非ESD偵測器130A,且ii)放電電路140及ESD偵測器130B在第二供應電壓(例如VDDL或1.2V)與第一參考電壓(例如VSS或0V)之間的第三電源域中操作。因此,為簡潔起見,在此省略其重複部分之詳細描述。
在一個態樣中,放電電路140及ESD偵測器130B在相同電源域中操作。在一些實施例中,放電電路140及ESD偵測器130B可耦合至經組態以提供第二供應電壓(例如VDDL或1.2V)之一第五金屬軌及經組態以提供第一參考電壓(例如VSS或0V)之第二金屬軌。第五金屬軌可包含提供第二供應電壓(例如VDDL或1.2V)之一單一金屬軌或透過一個或若干通路接點連接之一或多個金屬軌。在此組態中,放電電路140可i)回應於墊150之一電壓高於放電電路145A之一臨限電壓與第二供應電壓(例如VDDL或1.2V)之一總和或ii)回應於墊150之一電壓低於自第一參考電壓(例如VSS或0V)減去放電電路145B之一臨限電壓之一值而透過墊150放電或傳導電流。ESD偵測器130B可根據放電電路140之放電來偵測ESD。例如,第五金屬軌之一電壓或第二金屬軌之一電壓可根據由放電電路140傳導之電流改變。回應於第五金屬軌或第二金屬軌之電壓變化,ESD偵測器130B可偵測墊150處之一ESD,且產生指示偵測到ESD之ESD偵測信號135A、135B。
在一個態樣中,驅動電路120、放電電路140及ESD偵測器130B可在不同電源域中操作以提供組態或操作電子裝置100B之靈活性。例如,在第一電源域中操作之驅動電路120可藉由將第一供應電壓(例如VDDPST或1.8V)提供至第一金屬軌來啟用。當第一供應電壓(例如VDDPST或1.8V)提供至第一金屬軌以啟用驅動電路120時,放電電路140及ESD偵測器130B可藉由將第二供應電壓(例如VDDL或1.2V)提供至第五金屬軌來選擇性啟用。替代地,當第一供應電壓(例如VDDPST或1.8V)提供至第一金屬軌以啟用驅動電路120時,放電電路140及ESD偵測器130B可藉由將第一參考電壓(例如VSS或0V)提供至第五金屬軌來選擇性停用。
圖4係根據各種實施例之具有一ESD保護之一電子裝置100C之一示意圖。電子裝置100C類似於圖2之電子裝置100A,只是電子裝置100C包含耦合至驅動電路120之ESD偵測器130A及耦合至放電電路140之ESD偵測器130B。因此,為簡潔起見,在此省略其重複部分之詳細描述。
在一個組態中,ESD偵測器130A及驅動電路120耦合於經組態以提供第一供應電壓(例如VDDPST或1.8V)之第一金屬軌與經組態以提供第一參考電壓(例如VSS或0V)之第二金屬軌之間。因此,驅動電路120及ESD偵測器130A可在第一供應電壓(例如VDDPST或1.8V)與第一參考電壓(例如VSS或0V)之間的第一電源域中操作。在一個組態中,ESD偵測器130B及放電電路140耦合於經組態以提供第二供應電壓(例如VDDL或1.2V)之第四金屬軌與經組態以提供第一參考電壓(例如VSS或0V)之第二金屬軌之間。因此,ESD偵測器130B及放電電路140可在第二供 應電壓(例如VDDL或1.2V)與第一參考電壓(例如VSS或0V)之間的第三電源域中操作。
在一個態樣中,ESD偵測器130A可透過第二金屬軌偵測墊150處之一ESD。例如,回應於墊150之一電壓低於自第一參考電壓(例如VSS或0V)減去放電電路145B之一臨限電壓之一值,放電電路145B可透過墊150放電或傳導電流。ESD偵測器130A可根據放電電路145B之放電來偵測一ESD。例如,第二金屬軌之一電壓可根據由放電電路145B傳導之電流來改變或減小。回應於第二金屬軌之電壓變化,ESD偵測器130A可偵測墊150處之一ESD且產生指示偵測到ESD之ESD偵測信號135A。因此,ESD偵測器130A可提供ESD偵測信號135A以引起保護電路160A保護驅動電路125A免受一ESD。
在一個態樣中,ESD偵測器130B可透過第五金屬軌偵測墊150處之一ESD。例如,回應於墊150之一電壓高於放電電路145A之一臨限電壓與第二供應電壓(例如VDDL或1.2V)之一總和,放電電路145A可透過墊150放電或傳導電流。ESD偵測器130B可根據放電電路145A之放電來偵測一ESD。例如,第五金屬軌之一電壓可根據由放電電路145A傳導之電流來改變或增大。回應於第五金屬軌之電壓變化,ESD偵測器130B可偵測墊150處之一ESD且產生指示偵測到ESD之ESD偵測信號135B。因此,ESD偵測器130B可提供ESD偵測信號135B以引起保護電路160B保護驅動電路125B免受ESD。
圖5A係根據各種實施例之一放電電路140A之一示意圖。放電電路140A可實施為圖1至圖4中之放電電路140。在一些實施例中,放電電路140A包含第一放電電路145A及第二放電電路145B。第一放電電路 145A可包含耦合於i)經組態以提供一供應電壓VDDA之一金屬軌與耦合至墊150之節點Out之間的一第一二極體。第二放電電路145B可包含耦合於i)經組態以提供一供應電壓VSSA之一金屬軌與耦合至墊150之節點Out之間的二極體。經組態以提供供應電壓VDDA之金屬軌可為經組態以提供第一供應電壓(例如VDDPST或1.8V)之第一金屬軌或經組態以提供第二供應電壓(例如VDDL或1.2V)之第五金屬軌。經組態以提供參考電壓VSSA之金屬軌可為經組態以提供第一參考電壓(例如VSS或0V)之第二金屬軌。當高於第一放電電路145A(或第一二極體)之一臨限電壓與第一供應電壓(例如VDDPST或1.8V)之一總和之一電壓施加至墊150時,第一放電電路145A可透過墊150放電或傳導對應於ESD之電流。當低於第一放電電路145A之臨限電壓與第一供應電壓(例如VDDPST或1.8V)之總和之一電壓施加至墊150時,第一放電電路145A可操作為一電容器且可不透過墊150放電或傳導電流。當低於自第一參考電壓(例如VSS或0V)減去第二放電電路145B(或第二二極體)之一臨限電壓之一值之一電壓施加至墊150時,第二放電電路145B可透過墊150放電或傳導對應於ESD之電流。當高於自第一參考電壓(例如VSS或0V)減去第二放電電路145B之臨限電壓之值之一電壓施加至墊150時,第二放電電路145B可操作為一電容器且可不透過墊150放電或傳導電流。
圖5B係根據各種實施例之一放電電路140B之一示意圖。放電電路140B可實施為圖1至圖4中之放電電路140。放電電路140B類似於圖4A中之放電電路140A,只是放電電路145A包含一第一組二極體且放電電路145B包含一第二組二極體。第一組二極體可串聯耦合於i)經組態以提供一供應電壓VDDA之一金屬軌與耦合至墊150之節點Out之間。第二 組二極體可串聯耦合於i)經組態以提供一供應電壓VSSA之一金屬軌與耦合至墊150之節點Out之間。放電電路145A之一臨限電壓可對應於第一組二極體之臨限電壓之一總和。類似地,放電電路145B之一臨限電壓可對應於第二組二極體之臨限電壓之一總和。因此,第一放電電路145A及第二放電電路145B中二極體之數目可根據保護驅動電路120免受之一ESD之一目標電壓來設定或判定。
圖6A係根據各種實施例之一ESD偵測器130A'之一示意圖。在一些實施例中,ESD偵測器130A'可為圖2或圖4之ESD偵測器130A,在第一供應電壓(例如VDDPST或1.8V)與第一參考電壓(例如VSS或0V)之間的第一電源域中操作。在一些實施例中,ESD偵測器130A'包含一偵測電路605A、緩衝電路615、625及一電源箝位電路635。在一些實施例中,ESD偵測器130A'包含多於、少於或不同於圖6A中所展示之組件。
在一些實施例中,偵測電路605A係可偵測墊150處之一ESD之一電路。在一些實施例中,偵測電路605A可由可執行本文中所描述之偵測電路605A之功能之一不同電路或一不同組件替換。在一個組態中,偵測電路605A包含電阻器R1、R2、R3、R4、電容器C1、C2及反相器610、620。反相器610、620之各者可為一放大器或可放大一輸入信號以產生具有輸入信號之一反相邏輯狀態之一輸出信號之任何電路。此等組件可一起操作以偵測墊150處之一ESD。在一些實施例中,偵測電路605A包含多於、少於或不同於圖6A中所展示之組件。
在一個組態中,電阻器R1耦合於經組態以提供第一供應電壓(例如VDDPST或1.8V)之第一金屬軌與一節點vmid之間。在一個組態 中,電阻器R2耦合於節點vmid與經組態以提供第一參考電壓(例如VSS或0V)之第二金屬軌之間。電阻器R1、R2可具有相同電阻,使得節點vmid之一電壓可為第一金屬軌之一電壓及第二金屬軌之一電壓之一平均值。在一個態樣中,電阻器R3耦合於經組態以提供第一供應電壓(例如VDDPST或1.8V)之第一金屬軌與一節點a1之間。在一個態樣中,電容器C1耦合於節點a1與節點vmid之間。在一個態樣中,電阻器R4耦合於節點vmid與一節點a2之間。在一個態樣中,電容器C2耦合於節點a2與經組態以提供第一參考電壓(例如VSS或0V)之第二金屬軌之間。在一個組態中,反相器610包含i)耦合至經組態以提供第一供應電壓(例如VDDPST或1.8V)之第一金屬軌之一第一電源端子、ii)耦合至節點vmid之一第二電源端子、iii)耦合至節點a1之一輸入端子及iv)耦合至一節點a3之一輸出端子。在一個組態中,反相器620包含i)耦合至節點a3之一第一電源端子、ii)耦合至經組態以提供第一參考電壓(例如VSS或0V)之第二金屬軌之一第二電源端子、iii)耦合至節點a2之一輸入端子及iv)耦合至一節點a4之一輸出端子。
在此組態中,偵測電路605A可在一正常操作模式中(例如,當未偵測到ESD時)在節點a1、a2、a3、a4處產生指示未偵測到一ESD之電壓。例如,當在一正常操作模式中操作時,節點vmid之一電壓可為第一供應電壓(例如VDDPST或1.8V)及第一參考電壓(例如VSS或0V)之一平均值(例如0.9V)。當在一正常操作模式中操作時,節點a1之一電壓可為或接近於第一供應電壓(例如VDDPST或1.8V),因為沒有電流可流動通過電容器C1。當在正常操作模式中操作時,節點a2之一電壓可為或接近於節點vmid之電壓(例如0.9V),因為沒有電流可流動通過電容器C1或電容器C2。當在正常操作模式中操作時,節點a3之一電壓可為或 接近於對應於正常操作模式中反相器610之邏輯低之節點vmid之電壓(例如0.9V),因為反相器610之輸入之電壓係對應於反相器610之邏輯高之第一供電電壓(例如VDDPST或1.8V)。當在正常操作模式中操作時,節點a4之一電壓可為對應於反相器620之邏輯低之第一參考電壓(例如VSS或0V),因為反相器620之輸入之電壓係對應於正常操作模式中反相器620之邏輯高之節點vmid(例如0.9V)。
在一個態樣中,偵測電路605A可根據第一金屬軌之一電壓或第二金屬軌之一電壓來偵測墊150處之一ESD,且在節點a1、a2、a3、a4處產生指示偵測到ESD之電壓。如上文相對於圖1至圖4所描述,若一ESD發生,則放電電路140可透過墊150放電或傳導電流。根據歸因於ESD之放電,第一金屬軌之一電壓或第二金屬軌之一電壓可改變。例如,若放電電路145A歸因於墊150之一電壓高於放電電路145A之臨限電壓與第一供應電壓(例如VDDPST或1.8V)之總和而放電或傳導電流,則第一金屬軌之一電壓可自第一供應電壓(例如VDDPST或1.8V)增大。例如,若放電電路145B歸因於墊150之一電壓低於自第一參考電壓(例如VSS或0V)減去放電電路145B之一臨限電壓之一值而放電或傳導電流,則第二金屬軌之一電壓可自第一參考電壓(例如VSS或0V)減小。當第一金屬軌之一電壓與第二金屬軌之一電壓之間的一電壓差歸因於一ESD而突然變成超過一預定值時,節點a1之一電壓可變成節點vmid之一電壓且節點a2之一電壓可變成接近於第二金屬軌之電壓,因為電容器C1、C2可維持電荷且第一金屬軌與第二金屬軌之間的電壓差可在電阻器R3、R4之間共用或分配。當ESD發生時,節點a3之一電壓可為或接近於對應於反相器610之邏輯高之第一金屬軌之電壓,因為反相器610之輸入之電壓係對應於反相器 610之邏輯低之節點vmid之電壓。當ESD發生時,節點a4之一電壓可為或接近於對應於反相器610之邏輯高之第一金屬軌之電壓,因為反相器620之輸入之電壓係對應於反相器620之邏輯低之第二金屬軌之電壓。
在一些實施例中,緩衝電路615係可放大節點a1、a2處之電壓以產生一ESD信號135B之一電路或一組件。在一些實施例中,緩衝電路615可由可執行本文中所描述之緩衝電路615之功能之一不同電路或一不同組件替換。
在一個組態中,緩衝電路615包含串聯連接於經組態以提供第一供應電壓(例如VDDPST或1.8V)之第一金屬軌與經組態以提供第一參考電壓(例如VSS或0V)之第二金屬軌之間的電晶體P51、P52、N52、N51。電晶體P51、P52可體現為P型電晶體且電晶體N51、N52可體現為N型電晶體。在一個組態中,電晶體P51包含耦合至節點a1之一閘極電極、耦合至經組態以提供第一供應電壓(例如VDDPST或1.8V)之第一金屬軌之一源極電極及耦合至電晶體P52之一源極電極之一汲極電極。在一個組態中,電晶體P52包含耦合至電晶體P51之汲極電極之一源極電極、耦合至節點a2之一閘極電極及耦合至電晶體N52之一汲極電極之一汲極電極。在一個組態中,電晶體N51包含耦合至節點a2之一閘極電極、耦合至經組態以提供第一參考電壓(例如VSS或0V)之第二金屬軌之一源極電極及耦合至電晶體N52之一源極電極之一汲極電極。在一個組態中,電晶體N52包含耦合至電晶體N51之汲極電極之一源極電極、耦合至節點a2之一閘極電極及耦合至電晶體P52之汲極電極之一汲極電極。在一個態樣中,電晶體P51、P52、N52、N51串聯連接,使得第一供應電壓(例如VDDPST或1.8V)與第一參考(例如VSS或0V)之間的一大電壓差可分配於 電晶體P51、P52、N52、N51之間。
在此組態中,緩衝電路615可根據節點a1、a2處之電壓在電晶體P52之汲極電極及電晶體N52之汲極電極處產生ESD偵測信號135B。例如,在一正常操作模式中(例如,當未偵測到ESD時),節點a1之電壓可為或接近於第一供電電壓(例如VDDPST或1.8V),且節點a2之電壓可為或接近節點vmid之電壓(例如0.9V)。回應於施加至電晶體P51之閘極電極之第一供應電壓(例如VDDPST或1.8V),可切斷電晶體P51。回應於施加至電晶體N51、N52之閘極電極之節點vmid之電壓(例如0.9V),可接通電晶體N51、N52以將ESD偵測信號135B之電壓設定為第一參考電壓(例如VSS或0V)。具有第一參考電壓(例如VSS或0V)之ESD偵測信號135B可指示未偵測到一ESD。例如,當偵測到一ESD時,節點a1之電壓可為或接近於節點vmid之一電壓且節點a2之電壓可為第二金屬軌之一電壓。回應於施加至電晶體N51、N52之閘極電極之第二金屬軌之電壓,可切斷電晶體N51、N52。回應於施加至電晶體P51之閘極電極之節點vmid之電壓及施加至電晶體P52之閘極電極之第二金屬軌之電壓,可接通電晶體P51、P52以將ESD偵測信號135B之電壓設定為第一金屬軌之一電壓。具有第一金屬軌之電壓之ESD偵測信號135B可指示偵測到一ESD。
在一些實施例中,緩衝電路625係可放大節點a3、a4處之電壓以產生一ESD信號135A之一電路或一組件。在一些實施例中,緩衝電路625可由可執行本文中所描述之緩衝電路625之功能之一不同電路或一不同組件替換。
在一個組態中,緩衝電路625包含串聯連接於經組態以提供第一供應電壓(例如VDDPST或1.8V)之第一金屬軌與經組態以提供第 一參考電壓(例如VSS或0V)之第二金屬軌之間的電晶體P53、P54、N53、N54。電晶體P53、P54可體現為P型電晶體且電晶體N53、N54可體現為N型電晶體。在一個組態中,電晶體P53包含耦合至節點a3之一閘極電極、耦合至經組態以提供第一供應電壓(例如VDDPST或1.8V)之第一金屬軌之一源極電極及耦合至電晶體P54之一源極電極之一汲極電極。在一個組態中,電晶體P54包含耦合至電晶體P53之汲極電極之一源極電極、耦合至節點a3之一閘極電極及耦合至電晶體N54之一汲極電極之一汲極電極。在一個組態中,電晶體N53包含耦合至節點a4之一閘極電極、耦合至經組態以提供第一參考電壓(例如VSS或0V)之第二金屬軌之一源極電極及耦合至電晶體N54之一源極電極之一汲極電極。在一個組態中,電晶體N54包含耦合至電晶體N53之汲極電極之一源極電極、耦合至節點a3之一閘極電極及耦合至電晶體P54之汲極電極之一汲極電極。在一個態樣中,電晶體P53、P54、N54、N53串聯連接,使得第一供應電壓(例如VDDPST或1.8V)與第一參考(例如VSS或0V)之間的一大電壓差可分配於電晶體P53、P54、N54、N53之間。
在此組態中,緩衝電路625可根據節點a3、a4處之電壓在電晶體P54之汲極電極及電晶體N54之汲極電極處產生ESD偵測信號135A。例如,在一正常操作模式中(例如,當未偵測到ESD時),節點a3之電壓可為或接近於節點vmid之電壓(例如0.9V),且節點a4之電壓可為或接近於第一參考電壓(例如VSS或0V)。回應於施加至電晶體N53之閘極電極之第一參考電壓(例如VSS或0V),可切斷電晶體N53。回應於施加至電晶體P53、P54之閘極電極之節點vmid之電壓(例如0.9V),可接通電晶體P53、P54以將ESD偵測信號135A之電壓設定為第一供應電壓(例如 VDDPST或1.8V)。具有第一供應電壓(例如VDDPST或1.8V)之ESD偵測信號135A可指示未偵測到一ESD。例如,當偵測到一ESD時,節點a3、a4處之電壓可為或接近於第一金屬軌之一電壓。回應於施加至電晶體P53、P54之閘極電極之第一金屬軌之電壓,可切斷電晶體P53、P54。回應於施加至電晶體N53、N54之閘極電極之第一金屬軌之電壓,可接通電晶體N53、N54以將ESD偵測信號135A之電壓設定為第二金屬軌之電壓。具有第二金屬軌之電壓之ESD偵測信號135A可指示偵測到一ESD。
在一些實施例中,電源箝位電路635係可保持或維持第一金屬軌與第二金屬軌之間的一電壓差之一電路或一組件。在一些實施例中,電源箝位電路635可由可執行本文中所揭露之電源箝位電路635之功能之一不同電路替換。在一個組態中,電源箝位電路635包含串聯連接於經組態以提供第一供應電壓(例如VDDPST或1.8V)之第一金屬軌與經組態以提供第一參考電壓(例如VSS或0V)之第二金屬軌之間的電晶體M1、M2。在一個組態中,電晶體M1體現為一N型電晶體,包含i)耦合至節點a3之一閘極電極、ii)耦合至經組態以提供第一供應電壓(例如VDDPST或1.8V)之第一金屬軌之一汲極電極及iii)耦合至電晶體M2之一汲極電極之一源極電極。在一個組態中,電晶體M2體現為一N型電晶體,包含i)耦合至節點a4之一閘極電極、ii)耦合至電晶體M1之源極電極之汲極電極及iii)耦合至經組態以提供第一參考電壓(例如VSS或0V)之第二金屬軌之一源極電極。在此組態中,在正常操作模式中,可切斷電晶體M2,使得電流無法流動通過電晶體M1、M2,因為正常操作模式中節點a4之電壓係第一參考電壓(例如VSS或0V)。若一ESD發生,則回應於節點a3、a4處之電壓係或接近於第一金屬軌之電壓,可接通電晶體M1、M2以允許電流自第 一金屬軌流動至第二金屬軌以減小第一金屬軌之電壓與第二金屬軌之電壓之間的一電壓差。
圖6B係根據各種實施例之一ESD偵測器130A"之一示意圖。在一些實施例中,ESD偵測器130A"可為圖2或圖4之ESD偵測器130A,在第一供應電壓(例如VDDPST或1.8V)與第一參考電壓(例如VSS或0V)之間的第一電源域中操作。在一個態樣中,ESD偵測器130A"類似於圖6A之ESD偵測器130A',只是ESD偵測器130A"包含一偵測電路605B來代替偵測電路605A。因此,為簡潔起見,在此省略其重複部分之詳細描述。
在一些實施例中,偵測電路605B係可偵測墊150處之一ESD之一電路。在一些實施例中,偵測電路605B可由可執行本文中所描述之偵測電路605B之功能之一不同電路或一不同組件替換。在一個組態中,偵測電路605B包含電阻器R1、R2、R5、R6、電容器C3、C4及反相器630、640。反相器630、640之各者可為一放大器或可放大一輸入信號以產生具有輸入信號之一反相邏輯狀態之一輸出信號之任何電路。此等組件可一起操作以偵測墊150處之一ESD。在一些實施例中,偵測電路605B包含多於、少於或不同於圖6中所展示之組件。
在一個組態中,電阻器R1耦合於經組態以提供第一供應電壓(例如VDDPST或1.8V)之第一金屬軌與一節點vmid之間。在一個組態中,電阻器R2耦合於節點vmid與經組態以提供第一參考電壓(例如VSS或0V)之第二金屬軌之間。電阻器R1、R2可具有相同電阻,使得節點vmid之一電壓可為第一金屬軌之一電壓及第二金屬軌之一電壓之一平均值。在一個態樣中,電容器C3耦合於經組態以提供第一供應電壓(例如VDDPST 或1.8V)之第一金屬軌與一節點a3之間。在一個態樣中,電阻器R5耦合於節點a3與節點vmid之間。在一個態樣中,電容器C4耦合於節點vmid與一節點a4之間。在一個態樣中,電阻器R6耦合於節點a4與經組態以提供第一參考電壓(例如VSS或0V)之第二金屬軌之間。在一個組態中,反相器640包含i)耦合至節點vmid之一第一電源端子、ii)耦合至經組態以提供第一參考電壓(例如VSS或0V)之第二金屬軌之一第二電源端子、iii)耦合至節點a4之一輸入端子及iv)耦合至一節點a2之一輸出端子。在一個組態中,反相器630包含i)耦合至經組態以提供第一供應電壓(例如VDDPST或1.8V)之第一金屬軌之一第一電源端子、ii)耦合至節點a2之一第二電源端子、iii)耦合至節點a3之一輸入端子及iv)耦合至一節點a1之一輸出端子。
在此組態中,偵測電路605B可在正常操作模式中(例如,當未偵測到ESD時)在節點a1、a2、a3、a4處產生指示未偵測到一ESD之電壓。例如,當在一正常操作模式中操作時,節點vmid之一電壓可為第一供應電壓(例如VDDPST或1.8V)及第一參考電壓(例如VSS或0V)之一平均值(例如0.9V)。當在一正常操作模式中操作時,節點a3之一電壓可為或接近於節點vmid之一電壓(例如0.9V),因為沒有電流可流動通過電容器C3、C4。當在正常操作模式中操作時,節點a4之一電壓可為或接近於第一參考電壓(例如VSS或0V),因為沒有電流可流動通過電容器C4。當在正常操作模式中操作時,節點a2之一電壓可為或接近於對應於正常操作模式中反相器640之邏輯高之節點vmid之電壓(例如0.9V),因為反相器640之輸入之電壓係對應於反相器640之邏輯低之第一參考電壓(例如VSS或0V)。當在正常操作模式中操作時,節點a1之一電壓可為對應於正常操作模式中反相器630之邏輯高之第一供應電壓(例如VDDPST或1.8V),因 為反相器630之輸入之電壓係對應於正常操作模式中反相器630之邏輯低之節點vmid(例如0.9V)。
在一個態樣中,偵測電路605B可根據第一金屬軌之一電壓或第二金屬軌之一電壓來偵測墊150處之一ESD,且在節點a1、a2、a3、a4處產生指示偵測到ESD之電壓。如上文相對於圖1至圖4所描述,若一ESD發生,則放電電路140可透過墊150放電或傳導電流。根據歸因於ESD之放電,第一金屬軌之一電壓或第二金屬軌之一電壓可改變。例如,若放電電路145A歸因於墊150之一電壓高於放電電路145A之臨限電壓與第一供應電壓(例如VDDPST或1.8V)之總和而放電或傳導電流,則第一金屬軌之一電壓可自第一供應電壓(例如VDDPST或1.8V)增大。例如,若放電電路145B歸因於墊150之一電壓低於自第一參考電壓(例如VSS或0V)減去放電電路145B之一臨限電壓之一值而放電或傳導電流,則第二金屬軌之一電壓可自第一參考電壓(例如VSS或0V)減小。當第一金屬軌之一電壓與第二金屬軌之一電壓之間的一電壓差歸因於一ESD而突然變成超過一預定值時,節點a3之一電壓可變成第一金屬軌之一電壓且電壓節點a4之一電壓可變成接近於節點vmid之電壓,因為電容器C3、C4可維持電荷且第一金屬軌與第二金屬軌之間的電壓差可在電阻器R5、R6之間共用或分配。當ESD發生時,節點a2之一電壓可為或接近於對應於反相器640之邏輯低之第二金屬軌之電壓,因為反相器640之輸入之電壓係對應於反相器640之邏輯高之節點vmid之電壓。當ESD發生時,節點a1之一電壓可為或接近於對應於反相器630之邏輯低之第二金屬軌之電壓,因為反相器630之輸入之電壓係對應於反相器630之邏輯高之第一金屬軌之電壓。
圖6C係根據各種實施例之一ESD偵測器130B'之一示意 圖。在一些實施例中,ESD偵測器130B'可為圖3或圖4之ESD偵測器130B,在第二供應電壓(例如VDDL或1.2V)與第一參考電壓(例如VSS或0V)之間的第三電源域中操作。在一些實施例中,ESD偵測器130B'包含一電阻器R7、一電容器C5、一反相器650、一反相器660及一電晶體M3。在一些實施例中,ESD偵測器130B'包含多於、少於或不同於圖6C中所展示之組件。
在一個組態中,電阻器R7耦合於經組態以提供第二供應電壓(例如VDDL或1.2V)之第五金屬軌與一節點b1之間。在一個組態中,電容器C5耦合於節點b1與經組態以提供第一參考電壓(例如VSS或0V)之第二金屬軌之間。在一個組態中,反相器650包含耦合至經組態以提供第二供應電壓(例如VDDL或1.2V)之第五金屬軌之一第一電源端子、耦合至經組態以提供第一參考電壓(例如VSS或0V)之第二金屬軌之一第二電源端子、耦合至節點b1之一輸入端子及提供一ESD偵測信號135B之一輸出端子。在一個組態中,反相器660包含耦合至經組態以提供第二供應電壓(例如VDDL或1.2V)之第五金屬軌之一第一電源端子、耦合至經組態以提供第一參考電壓(例如VSS或0V)之第二金屬軌之一第二電源端子、耦合至反相器650之一輸出端子之一輸入端子及提供一ESD偵測信號135A之一輸出端子。在一個實施方案中,電晶體M3體現為一N型電晶體。電晶體M3可包含用於接收ESD偵測信號135B之一閘極電極、耦合至經組態以提供第二供應電壓(例如VDDL或1.2V)之第五金屬軌之一汲極電極及耦合至經組態以提供第一參考電壓(例如VSS或0V)之第二金屬軌之一源極電極。
在此組態中,ESD偵測器130B'可在一正常操作模式中(例如,當未偵測到ESD時)產生指示未偵測到一ESD之ESD偵測信號135A、 135B。例如,當在一正常操作模式中操作時,節點b1之一電壓可為第二供應電壓(例如VDDL或1.2V),因為沒有電流可流動通過電容器C5。當在正常操作模式中操作時,ESD偵測信號135B之一電壓可為或接近於對應於正常操作模式中反相器650之邏輯低之第一參考電壓(例如VSS或0V),因為電壓反相器650之輸入之電壓係對應於反相器650之邏輯高之第二供應電壓(例如VDDL或1.2V)。當在正常操作模式中操作時,ESD偵測信號135A之一電壓可為對應於正常操作模式中反相器660之邏輯高之第二供應電壓(例如VDDL或1.2V),因為反相器660之輸入之電壓係對應於正常操作模式中反相器660之邏輯低之第一參考電壓(例如VSS或0V)。
在一個態樣中,ESD偵測器130B'可根據第五金屬軌之一電壓或第二金屬軌之一電壓來偵測墊150處之一ESD,且產生指示偵測到ESD之ESD偵測信號135A、135B。如上文相對於圖1至圖4所描述,若一ESD發生,則放電電路140可透過墊150放電或傳導電流。根據歸因於ESD之放電,第五金屬軌之一電壓或第二金屬軌之一電壓可改變。例如,若放電電路145A歸因於墊150之一電壓高於放電電路145A之臨限電壓與第二供應電壓(例如VDDL或1.2V)之總和而放電或傳導電流,則第五金屬軌之一電壓可自第二供應電壓(例如VDDL或1.2V)增大。例如,若放電電路145B歸因於墊150之一電壓低於自第一參考電壓(例如VSS或0V)減去放電電路145B之一臨限電壓之一值而放電或傳導電流,則第二金屬軌之一電壓可自第一參考電壓(例如VSS或0V)減小。當第五金屬軌之一電壓與第二金屬軌之一電壓之間的一電壓差歸因於一ESD而突然變成超過一預定值時,節點b1之一電壓可變成第二金屬軌之一電壓,因為電容器C5可維持電荷。當ESD發生時,ESD偵測信號135B之一電壓可為或接近於對應 於反相器650之邏輯高之第五金屬軌之電壓,因為反相器650之輸入之電壓係對應於反相器650之邏輯低之第二金屬軌之電壓。當ESD發生時,ESD偵測信號135A之一電壓可為或接近於對應於反相器660之邏輯低之第二金屬軌之電壓,因為反相器660之輸入之電壓係對應於反相器660之邏輯高之第五金屬軌之電壓。
在一些實施例中,電晶體M3操作為一電源箝位電路以保持或維持第五金屬軌與第二金屬軌之間的一電壓差。在一些實施例中,電晶體M3可由可執行電晶體M3之功能之一不同電路或一電源箝位電路替換。在一個組態中,電晶體M3體現為一N型電晶體,包含i)耦合至反相器650之一輸出之一閘極電極、ii)耦合至經組態以提供第二供應電壓(VDDL或1.2V)之第五金屬軌之一汲極電極及iii)耦合至經組態以提供第一參考電壓(例如VSS或0V)之第二金屬軌之一源極電極。在此組態中,在正常操作模式中,可切斷電晶體M3,使得電流無法流動通過電晶體M3,因為正常操作模式中ESD偵測信號135B之電壓係第一參考電壓(例如VSS或0V)。若一ESD發生,則回應於ESD偵測信號135B係或接近於第五金屬軌之電壓,可接通電晶體M3以允許電流自第五金屬軌流動至第二金屬軌以減小第五金屬軌之電壓與第二金屬軌之電壓之間的一電壓差。
圖6D係根據各種實施例之一ESD偵測器130B"之一示意圖。在一些實施例中,ESD偵測器130B"可為圖3或圖4之ESD偵測器130B,在第二供應電壓(例如VDDL或1.2V)與第一參考電壓(例如VSS或0V)之間的第三電源域中操作。在一些實施例中,ESD偵測器130B"包含一電阻器R8、一電容器C6、一反相器670、一反相器680及一電晶體M4。在一個態樣中,電晶體M4依類似於電晶體M3或一電源箝位電路之一方式 操作。因此,為簡潔起見,在此省略其重複部分之詳細描述。在一些實施例中,ESD偵測器130B"包含多於、少於或不同於圖6D中所展示之組件。
在一個組態中,電容器C6耦合於經組態以提供第二供應電壓(例如VDDL或1.2V)之第五金屬軌與一節點b2之間。在一個組態中,電阻器R8耦合於節點b2與經組態以提供第一參考電壓(例如VSS或0V)之第二金屬軌之間。在一個組態中,反相器670包含耦合至經組態以提供第二供應電壓(例如VDDL或1.2V)之第五金屬軌之一第一電源端子、耦合至經組態以提供第一參考電壓(例如VSS或0V)之第二金屬軌之一第二電源端子、耦合至節點b2之一輸入端子及提供一ESD偵測信號135A之一輸出端子。在一個組態中,反相器680包含耦合至經組態以提供第二供應電壓(例如VDDL或1.2V)之第五金屬軌之一第一電源端子、耦合至經組態以提供第一參考電壓(例如VSS或0V)之第二金屬軌之一第二電源端子、耦合至反相器670之一輸出端子之一輸入端子及提供一ESD偵測信號135B之一輸出端子。在一個實施方案中,電晶體M4體現為一N型電晶體。電晶體M4可包含用於接收ESD偵測信號135B之一閘極電極、耦合至經組態以提供第二供應電壓(例如VDDL或1.2V)之第五金屬軌之一汲極電極及耦合至經組態以提供第一參考電壓(例如VSS或0V)之第二金屬軌之一源極電極。
在此組態中,ESD偵測器130B"可在一正常操作模式中(例如,當未偵測到ESD時)產生指示未偵測到一ESD之ESD偵測信號135A、135B。例如,當在一正常操作模式中操作時,節點b2之一電壓可為第一參考電壓(例如VSS或0V),因為沒有電流可流動通過電容器C6。當在正常操作模式中操作時,ESD偵測信號135A之一電壓可為或接近於對應於正常操作模式中反相器670之邏輯高之第二供應電壓(例如VDDL或1.2 V),因為反相器670之輸入之電壓係對應於反相器670之邏輯低之第一參考電壓(例如VSS或0V)。當在正常操作模式中操作時,ESD偵測信號135B之一電壓可為對應於正常操作模式中反相器680之邏輯低之第一參考電壓(例如VSS或0V),因為反相器680之輸入之電壓係對應於正常操作模式中反相器680之邏輯高之第二供應電壓(例如VDDL或1.2V)。
在一個態樣中,ESD偵測器130B"可根據第五金屬軌之一電壓或第二金屬軌之一電壓來偵測墊150處之一ESD,且產生指示偵測到ESD之ESD偵測信號135A、135B。如上文相對於圖1至圖4所描述,若一ESD發生,則放電電路140可透過墊150放電或傳導電流。根據歸因於ESD之放電,第五金屬軌之一電壓或第二金屬軌之一電壓可改變。例如,若放電電路145A歸因於墊150之一電壓高於放電電路145A之臨限電壓與第二供應電壓(例如VDDL或1.2V)之一總和而放電或傳導電流,則第五金屬軌之一電壓可自第二供應電壓(例如VDDL或1.2V)增大。例如,若放電電路145B歸因於墊150之一電壓低於自第一參考電壓(例如VSS或0V)減去放電電路145B之一臨限電壓之一值而放電或傳導電流,則第二金屬軌之一電壓可自第一參考電壓(例如VSS或0V)減小。當第五金屬軌之一電壓與第二金屬軌之一電壓之間的一電壓差歸因於一ESD而突然變成超過一預定值時,節點b2之一電壓可變成第五金屬軌之一電壓,因為電容器C6可維持電荷。當ESD發生時,ESD偵測信號135A之一電壓可為或接近於對應於反相器670之邏輯低之第二金屬軌之電壓,因為反相器670之輸入之電壓係對應於反相器670之邏輯高之第五金屬軌之電壓。當ESD發生時,ESD偵測信號135B之一電壓可為或接近於對應於反相器680之邏輯高之第五金屬軌之電壓,因為反相器680之輸入之電壓係對應於反相器680之邏 輯低之第二金屬軌之電壓。
圖7A係根據各種實施例之包含一邏輯電路110A、驅動電路125AA、125BA及保護電路160AA、160BA之一電子裝置100之一部分700A之一示意圖。在一些實施例中,邏輯電路110A可為圖1至圖4之邏輯電路110。在一些實施例中,驅動電路125AA、125BA可分別為圖1至圖4之驅動電路125A、125B。在一些實施例中,保護電路160AA、160AB可分別為圖1至圖4之保護電路160A、160B。因此,為簡潔起見,在此省略其重複部分之詳細描述。
在一些實施例中,邏輯電路110A包含邏輯電路I1、I2、I3、I4。在一個態樣中,邏輯電路110A基於兩個電源域操作:第一供應電壓(例如VDDPST或1.8V)與第二參考電壓(例如VSSH或0.5V)之間的一第二電源域及第二供應電壓(例如VDDL或1.2V)與第一參考電壓(例如VSS或0V)之間的一第三電源域。例如,邏輯電路I1及I2可基於第二電源域操作以產生在第一供應電壓(例如VDDPST或1.8V)與第二參考電壓(例如VSSH或0.5V)之間擺動之信號。例如,邏輯電路I3及I4可基於第三電源域操作以產生在第二供應電壓(例如VDDL或1.2V)與第一參考電壓(例如VSS或0V)之間擺動之信號。由邏輯電路I1至I4輸出之信號可彼此同步且表示用於傳輸之一資料。
在一些實施例中,驅動電路125AA可根據來自邏輯電路I1、I2之電壓或信號上拉節點Out處之一電壓以產生透過墊150提供之一輸出信號。在一些實施例中,驅動電路125AA可由可執行本文中所描述之驅動電路125AA之功能之一不同電路或一組件替換。在一些實施例中,驅動電路125AA包含串聯連接於經組態以提供第一供應電壓(例如VDDPST或 1.8V)之第一金屬軌與連接至墊150之節點Out之間的P型電晶體P71、P72。在一個組態中,電晶體P71包含耦合至經組態以提供第一供應電壓(例如VDDPST或1.8V)之第一金屬軌之一源極電極、耦合至邏輯電路I1之一輸出之一閘極電極及耦合至電晶體P72之一源極電極之一汲極電極。在一個組態中,電晶體P72包含耦合至電晶體P71之汲極電極之一源極電極、耦合至邏輯電路I2之一輸出之一閘極電極及耦合至節點Out之一汲極電極。在此組態中,當第一供應電壓(例如VDDPST或1.8V)施加至電晶體P71、P72之閘極電極時,可停用電晶體P71、P72以不傳導電流通過電晶體P71、P72。當第二參考電壓(例如VSSH或0.5V)施加至電晶體P71、P72之閘極電極時,可啟用電晶體P71、P72以傳導電流通過電晶體P71、P72以將節點Out之電壓設定為第一供應電壓(例如VDDPST或1.8V)。
在一些實施例中,驅動電路125BA可根據來自邏輯電路I3、I4之電壓或信號下拉節點Out處之一電壓以產生透過墊150提供之一輸出信號。在一些實施例中,驅動電路125BA可由可執行本文中所描述之驅動電路125BA之功能之一不同電路或一組件替換。在一個組態中,驅動電路125BA包含串聯連接於經組態以提供第一參考電壓(例如VSS或0V)之第二金屬軌與連接至墊150之節點Out之間的N型電晶體N71、N72。在一個組態中,電晶體N71包含耦合至經組態以提供第一參考電壓(例如VSS或0V)之第二金屬軌之一源極電極、耦合至邏輯電路I4之一輸出之一閘極電極及耦合至電晶體N72之一源極電極之一汲極電極。在一個組態中,電晶體N72包含耦合至電晶體N71之汲極電極之一源極電極、耦合至邏輯電路I3之一輸出之一閘極電極及耦合至節點Out之一汲極電極。在此組態中,當第一參考電壓(例如VSS或0V)施加至電晶體N71、N72之閘極電極時, 可停用電晶體N71、N72以不傳導電流通過電晶體N71、N72。當第二供應電壓(例如VDDL或1.2V)施加至電晶體N71、N72之閘極電極時,可啟用電晶體N71、N72以傳導電流通過電晶體N71、N72以將節點Out之電壓設定為第一參考電壓(例如VSS或0V)。在一個態樣中,電晶體P72、N72作為疊接電晶體操作以減輕電晶體P71、N71之電壓應力。
在一些實施例中,保護電路160AA係可根據ESD偵測信號705A來保護驅動電路125AA免受一ESD之一電路或一組件。在一些實施例中,保護電路160AA可由可執行本文中所描述之保護電路160AA之功能之一不同電路或一組件替換。ESD偵測信號705A可為對應於ESD偵測信號135A或基於ESD偵測信號135A產生之一信號。在一個態樣中,ESD偵測信號705A可具有自ESD偵測信號135A移位之一電壓。例如,ESD偵測信號705A可具有指示未偵測到一ESD之第一供應電壓(例如VDDPST或1.8V)。例如,ESD偵測信號705A可具有指示偵測到一ESD之第二參考電壓(例如VSSH或0.5V)。在一個組態中,保護電路160AA包含一P型電晶體M5,其包含耦合至經組態以提供第一供應電壓(例如VDDPST或1.8V)之第一金屬軌之一源極電極、用於接收ESD偵測信號705A之一閘極電極及耦合至電晶體P71之閘極電極之一汲極電極。在此組態中,保護電路160AA可在第一供應電壓(例如VDDPST或1.8V)與第二參考電壓(例如VSSH或0.5V)之間的第二電源域中操作。在一個態樣中,保護電路160AA可根據ESD偵測信號705A啟用或停用電晶體P71。例如,若ESD偵測信號705A具有指示未偵測到一ESD之第一供應電壓(例如VDDPST),則可停用或切斷電晶體M5,使得來自邏輯電路I1之一信號可提供至電晶體P71之閘極電極。例如,若ESD偵測信號705A具有指示偵測到一ESD之第 二參考電壓(例如VSSH或0.5V),則可啟用電晶體M5以將電晶體P71之閘極電極之一電壓設定為第一供應電壓(例如VDDPST或1.8V)。回應於電晶體P71之閘極電極之電壓係第一供應電壓(例如VDDPST或1.8V),可停用驅動電路125AA以保護驅動電路125AA免受一ESD。
在一些實施例中,保護電路160BA係可根據ESD偵測信號705B來保護驅動電路125BA免受一ESD之一電路或一組件。在一些實施例中,保護電路160BA可由可執行本文中所描述之保護電路160BA之功能之一不同電路或一組件替換。ESD偵測信號705B可為ESD偵測信號135B或對應於ESD偵測信號135B之一信號。在一個態樣中,ESD偵測信號705B可具有自ESD偵測信號135B移位之一電壓。例如,ESD偵測信號705B可具有指示未偵測到一ESD之第一參考電壓(例如VSS或0V)。例如,ESD偵測信號705B可具有指示偵測到一ESD之第二供應電壓(例如VDDL或1.2V)。在一個組態中,保護電路160BA包含一N型電晶體M6,其包含耦合至經組態以提供第一參考電壓(例如VSS或0V)之第二金屬軌之一源極電極、用於接收ESD偵測信號705B之一閘極電極及耦合至電晶體N71之閘極電極之一汲極電極。在此組態中,保護電路160BA可在第二供應電壓(例如VDDL或1.2V)與第一參考電壓(例如VSS或0V)之間的第三電源域中操作。在一個態樣中,保護電路160BA可根據ESD偵測信號705B來啟用或停用電晶體N71。例如,若ESD偵測信號705B具有指示未偵測到一ESD之第二參考電壓(例如VSS或0V),則可停用或切斷電晶體M6,使得來自邏輯電路I4之一信號可提供至電晶體N71之閘極電極。例如,若ESD偵測信號705B具有指示偵測到一ESD之第二供應電壓(例如VDDL),則可啟用電晶體M6以將電晶體N71之閘極電極之一電壓設定為 第一參考電壓(例如VSS或0V)。回應於電晶體N71之閘極電極之電壓係第一參考電壓(例如VSS或0V),可停用驅動電路125BA以保護驅動電路125BA免受一ESD。
圖7B係根據各種實施例之包含一邏輯電路110B、驅動電路125AA、125BA及保護電路160AB、160BA之一電子裝置100之一部分700B之一示意圖。在一些實施例中,電子裝置100之部分700B類似於圖7A中之電子裝置100之部分700A,只是電子裝置100之部分700B包含保護電路160AB來代替保護電路160AA且包含邏輯電路110B來代替邏輯電路110A。邏輯電路110B可缺少邏輯電路I1。因此,為簡潔起見,在此省略其重複部分之詳細描述。
在一些實施例中,保護電路160AB包含一NAND閘710以在一ESD發生時停用電晶體P71。NAND閘710可在第一供應電壓(例如VDDPST或1.8V)與第二參考電壓(例如VSSH或0.5V)之間的第二電源域中操作。在一個組態中,NAND閘710包含耦合至邏輯電路110之一第一輸入、用於接收ESD偵測信號705A之一第二輸入及耦合至電晶體P71之一閘極電極之一輸出。在一個態樣中,保護電路160AB可根據ESD偵測信號705A來啟用或停用電晶體P71。例如,若ESD偵測信號705A具有指示未偵測到一ESD之第一供應電壓(例如VDDPST或1.8V),則NAND閘710可產生具有來自邏輯電路110之一信號之一反相邏輯狀態之一信號且將具有反相邏輯狀態之產生信號施加至電晶體P71之閘極電極。例如,若ESD偵測信號705A具有指示偵測到一ESD之第二參考電壓(例如VSSH或0.5V),則NAND閘710可將第一供應電壓(例如VDDPST或1.8V)施加至電晶體P71之閘極電極。回應於電晶體P71之閘極電極之電壓係第一供應電壓(例 如VDDPST或1.8V),可停用驅動電路125AA以保護驅動電路125AA免受一ESD。
圖7C係根據各種實施例之包含一邏輯電路110B、驅動電路125AA、125BA及保護電路160AC、160BC之一電子裝置100之一部分700C之一示意圖。在一些實施例中,電子裝置100之部分700C類似於圖7B中電子裝置100之部分700B,只是電子裝置100之部分700C包含保護電路160AC、160BC來代替保護電路160AB、160BA。因此,為簡潔起見,在此省略其重複部分之詳細描述。
在一些實施例中,保護電路160AC類似於保護電路160AB,只是保護電路160AC包含一反相器730及一傳輸閘750A。反相器730及傳輸閘750A可在第一供應電壓(例如VDDPST或1.8V)與第二參考電壓(例如VSSH或0.5V)之間的第二電源域中操作。在一個組態中,反相器730包含用於接收一ESD偵測信號705A之一輸入,且產生具有ESD偵測信號705A之一反相邏輯狀態之一控制信號735。在一個組態中,傳輸閘750A耦合於邏輯電路I2與電晶體P72之一閘極電極之間,具有用於接收ESD偵測信號705A之一控制端子及用於接收控制信號735之一反相控制端子。在此組態中,傳輸閘750A可根據ESD偵測信號705A及控制信號735選擇性將來自邏輯電路I2之一信號提供至電晶體P72之閘極電極或使電晶體P72之閘極電極電浮動。例如,回應於ESD偵測信號705A具有指示未偵測到一ESD之第一供應電壓(例如VDDPST或1.8V),傳輸閘750A可將邏輯電路I2之一輸出電耦合至電晶體P72之閘極電極。例如,回應於ESD偵測信號705A具有指示偵測到一ESD之第二參考電壓(例如VSSH或0.5V),傳輸閘750A可使邏輯電路I2之輸出與電晶體P72之閘極電極電解耦合,使 得電晶體P72之閘極電極可電浮動。藉由使電晶體P72之閘極電極電浮動,可停用電晶體P72。
在一個態樣中,若偵測到一ESD,則保護電路160AC可停用電晶體P71、P72兩者以保護電晶體P71、P72。例如,若偵測到一ESD,則NAND閘710可切斷電晶體P71,而傳輸閘750A可使電晶體P72之閘極電極電浮動。藉由切斷電晶體P71,電流無法流動通過電晶體P71、P72。再者,藉由使電晶體P72之閘極電極電浮動,歸因於墊150處之一ESD之一電壓應力可由經停用電晶體P71、P72分配或共用以保護電晶體P71、P72。
在一些實施例中,保護電路160BC類似於保護電路160BA,只是保護電路160BC包含一反相器740及一傳輸閘750B。反相器740及傳輸閘750B可在第二供應電壓(例如VDDL或1.2V)與第一參考電壓(例如VSS或0V)之間的第三電源域中操作。在一個組態中,反相器740包含用於接收ESD偵測信號705B之一輸入且產生具有ESD偵測信號705B之一反相邏輯狀態之一控制信號745。在一個組態中,傳輸閘750B耦合於邏輯電路I3與電晶體N72之一閘極電極之間,具有用於接收控制信號745之一控制端子及用於接收ESD偵測信號705B之一反相控制端子。在此組態中,傳輸閘750B可根據ESD偵測信號705B及控制信號745選擇性將來自控制電路I3之一信號提供至電晶體N72之閘極電極或使電晶體N72之閘極電極電浮動。例如,回應於ESD偵測信號705B具有指示未偵測到一ESD之第一參考電壓(例如VSS),傳輸閘750B可將邏輯電路I3之一輸出電耦合至電晶體N72之閘極電極。例如,回應於ESD偵測信號705B具有指示偵測到一ESD之第二供應電壓(例如VDDL),傳輸閘750B可使邏輯電路I3之輸 出與電晶體N72之閘極電極電解耦合,使得電晶體N72之閘極閘極可電浮動。藉由使電晶體N72之閘極電極電浮動,可停用電晶體N72。
在一個態樣中,若偵測到一ESD,則保護電路160BC可停用電晶體N71、N72兩者以保護電晶體N71、N72。例如,若偵測到一ESD,則電晶體M6可將第一參考電壓(例如VSS)施加至電晶體N71之閘極電極以切斷電晶體N71,而傳輸閘750B可使電晶體N72之閘極電極電浮動。藉由切斷電晶體N71,電流無法流動通過電晶體N71、N72。再者,藉由使電晶體N72之閘極電極電浮動,歸因於墊150處之一ESD之一電壓應力可由經停用電晶體N71、N72分配或共用以保護電晶體N71、N72。
圖7D係根據各種實施例之包含一邏輯電路110B、驅動電路125AA、125BA及保護電路160AD、160BD之一電子裝置100之一部分700D之一示意圖。在一些實施例中,電子裝置100之部分700D類似於圖7C中電子裝置100之部分700C,只是電子裝置100之部分700D包含保護電路160AD、160BD來代替保護電路160AC、160BC。因此,為簡潔起見,在此省略其重複部分之詳細描述。
在一些實施例中,保護電路160AD類似於保護電路160AC,只是保護電路160AD包含串聯連接之電晶體MP1、MP2、MN2、MN1來代替傳輸閘750A。電晶體MP1、MP2可體現為P型電晶體,且電晶體MN1、MN2可體現為N型電晶體。在一個組態中,電晶體MP1包含耦合至第一金屬軌以接收第一供應電壓(例如VDDPST或1.8V)之一源極電極、用於接收控制信號735之一閘極電極及耦合至電晶體MP2之一源極電極之一汲極電極。在一個組態中,電晶體MP2包含耦合至電晶體MP1之汲極電極之源極電極、耦合至邏輯電路I2之一輸出之一閘極電極 及耦合至電晶體MN2之一汲極電極之一汲極電極。在一個組態中,電晶體MN1包含耦合至第三金屬軌以接收第二參考電壓(例如VSSH或0.5V)之一源極電極、用於接收ESD偵測信號705A之一閘極電極及耦合至電晶體MN2之一源極電極之一汲極電極。在一個組態中,電晶體MN2包含耦合至電晶體MN1之汲極電極之源極電極、耦合至邏輯電路I2之一輸出之一閘極電極及耦合至電晶體MP2之一汲極電極之一汲極電極。電晶體MP2之汲極電極及電晶體MN2之汲極電極可耦合至電晶體P72之閘極電極。
在此組態中,電晶體MP1、MP2、MN2、MN1可依類似於傳輸閘750A之一方式操作。例如,回應於ESD偵測信號705A具有指示未偵測到一ESD之第一供應電壓(例如VDDPST或1.8V),可接通電晶體MN1、MP1以將具有由邏輯電路I2輸出之一信號之一反相邏輯狀態之一信號提供至電晶體P72之閘極電極。例如,回應於ESD偵測信號705A具有指示偵測到一ESD之第二參考電壓(例如VSSH或0.5V),可切斷電晶體MN1、MP1以使電晶體P72之閘極電極電浮動,使得可停用電晶體P72。
在一些實施例中,保護電路160BD類似於保護電路160BC,只是保護電路160BD包含串聯連接之電晶體MP3、MP4、MN4、MN3。電晶體MP3、MP4可體現為P型電晶體,且電晶體MN3、MN4可體現為N型電晶體。在一個組態中,電晶體MP3包含耦合至第四金屬軌以接收第二供應電壓(例如VDDL或1.2V)之一源極電極、用於接收ESD偵測信號705B之一閘極電極及耦合至電晶體MP4之一源極電極之一汲極電極。在一個組態中,電晶體MP4包含耦合至電晶體MP3之汲極電極之源極電極、耦合至邏輯電路I3之一輸出之一閘極電極及耦合至電晶體MN4之一汲極電極之一汲極電極。在一個組態中,電晶體MN3包含耦合 至第二金屬軌以接收第一參考電壓(例如VSS或0V)之一源極電極、用於接收控制信號745之一閘極電極及耦合至電晶體MN4之一源極電極之一汲極電極。在一個組態中,電晶體MN4包含耦合至電晶體MN3之汲極電極之源極電極、耦合至邏輯電路I3之一輸出之一閘極電極及耦合至電晶體MP4之一汲極電極之一汲極電極。電晶體MP4之汲極電極及電晶體MN4之汲極電極可耦合至電晶體N72之閘極電極。
在此組態中,電晶體MP3、MP4、MN4、MN3可依類似於傳輸閘750B之一方式操作。例如,回應於ESD偵測信號705B具有指示未偵測到一ESD之第一參考電壓(例如VSS或0V),可接通電晶體MN3、MP3以將具有由邏輯電路I3輸出之一信號之一反相邏輯狀態之一信號提供至電晶體N72之閘極電極。例如,回應於ESD偵測信號705B具有指示偵測到一ESD之第二供應電壓(例如VDDL或1.2V),可切斷電晶體MN3、MP3以使電晶體N72之閘極電極電浮動,使得可停用電晶體N72。
圖7E係根據各種實施例之包含一邏輯電路110C、驅動電路125AB、125BB及保護電路160AE、160BE之一電子裝置100之一部分700E之一示意圖。在一些實施例中,電子裝置100之部分700E類似於圖7D中電子裝置100之部分700D,只是電子裝置100之部分700E包含i)保護電路160AE、160BE代替保護電路160AD、160BD、ii)驅動電路125AB、125BB代替驅動電路125AA、125BA及iii)邏輯電路110C代替邏輯電路110B。因此,為簡潔起見,在此省略其重複部分之詳細描述。
在一些實施例中,驅動電路125AB類似於驅動電路125AA,只是驅動電路125AB包含耦合於P型電晶體P72與節點Out之間的一P型電晶體P73(或一額外疊接電晶體)。在一個態樣中,P型電晶體P73 可進一步減輕經組態以提供第一供應電壓(例如VDDPST或1.8V)之第一金屬軌與節點Out之間的一電壓應力。
在一些實施例中,驅動電路125BB類似於驅動電路125BA,只是驅動電路125BB包含耦合於N型電晶體N72與節點Out之間的一N型電晶體N73(或一額外疊接電晶體)。在一個態樣中,N型電晶體N73可進一步減輕經組態以提供第一參考電壓(例如VSS或0V)之第二金屬軌與節點Out之間的一電壓應力。
在一些實施例中,邏輯電路110C類似於邏輯電路110B,只是邏輯電路110C包含邏輯電路I5、I6。在一個態樣中,邏輯電路I5、I6可基於兩個不同電源域操作。例如,邏輯電路I5可基於第二電源域操作以產生在第一供應電壓(例如VDDPST或1.8V)與第二參考電壓(例如VSSH或0.5V)之間擺動之信號。例如,邏輯電路I6可基於第三電源域操作以產生在第二供應電壓(例如VDDL或1.2V)與第一參考電壓(例如VSS或0V)之間擺動之信號。由邏輯電路I2至I6輸出之信號可彼此同步且表示用於傳輸之一資料。
在一些實施例中,保護電路160AE類似於保護電路160AD,只是保護電路160AE包含一傳輸閘750C。傳輸閘750C可依類似於傳輸閘750A之一方式組態及操作,只是傳輸閘750C耦合於邏輯電路I5與電晶體P73之閘極電極之間且傳輸閘750C可啟用或電浮動電晶體P73而非電晶體P72。因此,為簡潔起見,在此省略其重複部分之詳細描述。
在一些實施例中,保護電路160BE類似於保護電路160BD,只是保護電路160BE包含一傳輸閘750D。傳輸閘750D可依類似於傳輸閘750B之一方式組態及操作,只是傳輸閘750D耦合於邏輯電路I6 與電晶體N73之閘極電極之間且傳輸閘750D可啟用或電浮動電晶體N73而非電晶體N72。因此,為簡潔起見,在此省略其重複部分之詳細描述。
圖7F係根據各種實施例之包含一邏輯電路110B、驅動電路125AB、125BB及保護電路160AF、160BF之一電子裝置100之一部分700F之一示意圖。在一些實施例中,電子裝置100之部分700F類似於圖7E中電子裝置100之部分700E,只是電子裝置100之部分700F包含i)保護電路160AF、160BF代替保護電路160AE、160BE及ii)邏輯電路110B代替邏輯電路110C。因此,為簡潔起見,在此省略其重複部分之詳細描述。
在一些實施例中,保護電路160AF類似於保護電路160AE,只是保護電路160AF包含一下拉電晶體M7來代替傳輸閘750C。下拉電晶體M7可體現為一N型電晶體,其包含耦合至經組態以提供第二參考電壓(例如VSSH或0.5V)之第三金屬軌之一源極電極、用於接收ESD偵測信號705A之一閘極電極及耦合至電晶體P73之閘極電極之一汲極電極。在此組態中,當ESD偵測信號705A具有指示未偵測到一ESD之第一供應電壓(例如VDDPST或1.8V)時,下拉電晶體M7可將第二參考電壓(例如VSSH或0.5V)施加至電晶體P73之閘極電極以啟用電晶體P73。當ESD偵測信號705A具有指示偵測到一ESD之第二參考電壓(例如VSSH或0.5V)時,下拉電晶體M7可使電晶體P73之閘極電極電浮動。藉由使電晶體P73之閘極電極電浮動,電晶體P71、P72、P73可在偵測到ESD時停用以減輕或分配經組態以提供第一供應電壓(例如VDDPST或1.8V)之第一金屬軌與墊150之間的一電壓應力。
在一些實施例中,保護電路160BF類似於保護電路160BE,只是保護電路160BF包含一上拉電晶體M8來代替傳輸閘750D。 上拉電晶體M8可體現為一P型電晶體,其包含耦合至經組態以提供第二供應電壓(例如VDDL或1.2V)之第四金屬軌之一源極電極、用於接收ESD偵測信號705B之一閘極電極及耦合至電晶體N73之閘極電極之一汲極電極。在此組態中,當ESD偵測信號705B具有指示未偵測到一ESD之第一參考電壓(例如VSS或0V)時,上拉電晶體M8可將第二供應電壓(例如VDDL或1.2V)施加至電晶體N73之閘極電極以啟用電晶體N73。當ESD偵測信號705B具有指示偵測到一ESD之第二供應電壓(例如VDDL或1.2V)時,上拉電晶體M8可使電晶體N73之閘極電極電浮動。藉由使電晶體N73之閘極電極電浮動,電晶體N71、N72、N73可在偵測到ESD時停用以減輕或分配經組態以提供第一參考電壓(例如VSS或0V)之第二金屬軌與墊150之間的一電壓應力。
圖7G係根據各種實施例之包含一邏輯電路110B、驅動電路125AC、125BC及保護電路160AG、160BG之一電子裝置100之一部分700G之一示意圖。在一些實施例中,電子裝置100之部分700G類似於圖7F中電子裝置100之部分700F,只是電子裝置100之部分700G包含i)保護電路160AG、160BG代替保護電路160AF、160BF及ii)驅動電路125AC、125BC代替驅動電路125AB、125BB。因此,為簡潔起見,在此省略其重複部分之詳細描述。
在一些實施例中,驅動電路125AC類似於驅動電路125AB,只是驅動電路125AC包含耦合於P型電晶體P73與節點Out之間的一P型電晶體P74(或一額外疊接電晶體)。在一個態樣中,P型電晶體P74可進一步減輕經組態以提供第一供應電壓(例如VDDPST或1.8V)之第一金屬軌與節點Out之間的一電壓應力。
在一些實施例中,驅動電路125BC類似於驅動電路125BB,只是驅動電路125BC包含耦合於N型電晶體N73與節點Out之間的一N型電晶體N74(或一額外疊接電晶體)。在一個態樣中,N型電晶體N74可進一步減輕經組態以提供第一參考電壓(例如VSS或0V)之第二金屬軌與節點Out之間的一電壓應力。
在一些實施例中,保護電路160AG類似於保護電路160AF,只是保護電路160AG包含一下拉電晶體M9。下拉電晶體M9可依類似於下拉電晶體M7之一方式組態及操作,只是下拉電晶體M9耦合至電晶體P74之閘極電極而非電晶體P73且下拉電晶體M9可啟用或電浮動電晶體P74而非電晶體P73。因此,為簡潔起見,在此省略其重複部分之詳細描述。
在一些實施例中,保護電路160BG類似於保護電路160BF,只是保護電路160BG包含一上拉電晶體M10。上拉電晶體M10可依類似於上拉電晶體M8之一方式組態及操作,只是上拉電晶體M10耦合至電晶體N74之閘極電極而非電晶體N73且上拉電晶體M10可啟用或電浮動電晶體N74而非電晶體N73。因此,為簡潔起見,在此省略其重複部分之詳細描述。
圖8係根據一些實施例之一緩衝電路800之一示意圖。在一些實施例中,緩衝電路800包含P型電晶體P81、P82、P83、P84、P85、P86、N型電晶體N81、N82、N83、N84及反相器880、890、895。此等組件可一起操作以基於ESD偵測信號705A、705B或ESD偵測信號135A、135B來產生控制信號815、835、845、860、865。緩衝電路800可將控制信號815、835、845、860、865之一或多者提供至驅動電路120。在一些 實施例中,緩衝電路800包含多於、少於或不同於圖8中所展示之組件。例如,一些反相器880、890、895可省略或由反相器730、740替換。
在一個組態中,反相器880接收ESD偵測信號705B(或ESD偵測信號135B)且產生一控制信號845。反相器880可在第二供應電壓(例如VDDL或1.2V)與第一參考電壓(例如VSS或0V)之間的第三電源域中操作。在此組態中,反相器880可產生在第二供應電壓(例如VDDL或1.2V)與第一參考電壓(例如VSS或0V)之間具有ESD偵測信號705B之一反相邏輯狀態之控制信號845。
在一個組態中,反相器890接收ESD偵測信號705A(或ESD偵測信號135A)且產生一控制信號835。在一個組態中,反相器895接收控制信號835且產生一控制信號815。反相器890、895可在第一供應電壓(例如VDDPST或1.8V)與第二參考電壓(例如VSSH或0.5V)之間的第二電源域中操作。在此組態中,反相器890可產生在第一供應電壓與第二參考電壓之間具有ESD偵測信號705A之一反相邏輯狀態之控制信號835。反相器895可產生在第一供應電壓與第二參考電壓之間具有ESD偵測信號705A之相同邏輯狀態之控制信號815。
在一個組態中,電晶體P81、P82、N82、N81串聯連接於經組態以提供第一供應電壓(例如VDDPST或1.8V)之第一金屬軌與第一參考電壓(例如VSS或0V)之間。在一個組態中,電晶體P81包含耦合至第一金屬軌以接收第一供應電壓(例如VDDPST或1.8V)之一源極電極、用於接收控制信號815之一閘極電極及耦合至電晶體P82之一源極電極之一汲極電極。在一個組態中,電晶體P82包含耦合至電晶體P81之汲極電極之源極電極、用於接收第二參考電壓(例如VSSH或0.5V)之一閘極閘極及 耦合至電晶體N82之一汲極電極之一汲極電極。在一個組態中,電晶體N81包含耦合至第二金屬軌以接收第一參考電壓(例如VSS或0V)之一源極電極、用於接收控制信號845之一閘極電極及耦合至電晶體N82之一源極電極之一汲極電極。在一個組態中,電晶體N82包含耦合至電晶體N81之汲極電極之源極電極、用於接收第二供應電壓(例如VDDL或1.2V)之一閘極電極及耦合至電晶體P82之一汲極電極之一汲極電極。在電晶體N82、P82之汲極電極處,可產生控制信號860。在一個態樣中,疊接電晶體P82、N82經實施以分配或減輕第一金屬軌與第二金屬軌之間的一電壓應力。
在一個組態中,電晶體P83、P84、N84、N83串聯連接於經組態以提供第一供應電壓(例如VDDPST或1.8V)之第一金屬軌與第一參考電壓(例如VSS或0V)之間。在一個組態中,電晶體P83包含耦合至第一金屬軌以接收第一供應電壓(例如VDDPST或1.8V)之一源極電極、用於接收控制信號835之一閘極電極及耦合至電晶體P84之一源極電極之一汲極電極。在一個組態中,電晶體P84包含耦合至電晶體P83之汲極電極之源極電極、用於接收第二參考電壓(例如VSSH或0.5V)之一閘極電極及耦合至電晶體N84之一汲極電極之一汲極電極。在一個組態中,電晶體N83包含耦合至第二金屬軌以接收第一參考電壓(例如VSS或0V)之一源極電極、用於接收控制信號860之一閘極電極及耦合至電晶體N84之一源極電極之一汲極電極。在一個組態中,電晶體N84包含耦合至電晶體N83之汲極電極之源極電極、耦合至電晶體P85、P86之一閘極電極及耦合至電晶體P84之一汲極電極之一汲極電極。在電晶體N84、P84之汲極電極處,可產生控制信號865。在一個態樣中,疊接電晶體P84、N84經實施以分配 或減輕第一金屬軌與第二金屬軌之間的一電壓應力。
在一個組態中,電晶體P85包含用於接收第二供應電壓(例如VDDL或1.2V)之一閘極電極、耦合至電晶體N84之閘極電極之一源極電極及耦合至電晶體P82,N82之汲極電極之一汲極電極。在一個組態中,電晶體P86包含耦合至電晶體P82、N82之汲極電極之一閘極電極、耦合至電晶體N84之閘極電極之一源極電極及用於接收第二供應電壓(例如VDDL或1.2V)之一汲極電極。
在此組態中,緩衝電路800可根據ESD偵測信號705A、705B或ESD偵測信號135A、135B來產生控制信號815、835、845、860、865。例如,回應於ESD偵測信號705B具有指示未偵測到一ESD之第一參考電壓(例如VSS或0V)(或在正常操作模式中),控制信號815可具有第一供應電壓(例如VDDPST或1.8V),控制信號835可具有第二參考電壓(例如VSSH或0.5V),控制信號845可具有第二供應電壓(例如VDDL或1.2V),控制信號860可具有第一參考電壓(例如VSS或0V),且控制信號865可具有第一供應電壓(例如VDDPST或1.8V)。例如,回應於ESD偵測信號705B具有指示偵測到一ESD之第二供應電壓(例如VDDL或1.2V),控制信號815可具有第二參考電壓(例如VSSH或0.5V),控制信號835可具有第一供應電壓(例如VDDPST或1.8V),控制信號845可具有第一參考電壓(例如VSS或0V),控制信號860可具有第一供應電壓(例如VDDPST或1.8V),且控制信號865可具有第一參考電壓(例如VSS或0V)。
緩衝電路800可使控制信號835、845、860、865代替ESD偵測信號705A、705B或控制信號735、745施加至驅動電路120。例如,代替控制信號735,控制信號835可施加至傳輸閘750A、750C之反相控制 端子或電晶體MP1之閘極電極。例如,代替控制信號745,控制信號845可施加至傳輸閘750B、750D之控制端子或電晶體MN3之閘極電極。例如,代替ESD偵測信號705A,控制信號865可施加至傳輸閘750A、750C之控制端子、電晶體M5、M7、M9、MN1之閘極電極或NAND閘710之輸入。例如,代替ESD偵測信號705B,控制信號860可施加至傳輸閘750B、750D之反相控制端子或電晶體M6、M8、M10、MP3之閘極電極。
圖9係根據一些實施例之包含共用一ESD偵測器130之多個輸出單元105A至105N之一電子裝置100D之一示意圖。輸出單元105A...105N之各者可為輸出單元105(或IO單元105)。在一個態樣中,輸出單元105A...105N連接至一單一ESD偵測器130。在此組態中,輸出單元105A...105N可根據來自ESD偵測器130之ESD偵測信號135A、135B來同時啟用或停用。因此,若一ESD發生於輸出單元105A...105N之一者之一墊150處,則輸出單元105A...105N之驅動電路120可同時停用以保護輸出單元105A...105N之驅動電路120。
圖10係根據一些實施例之保護一電子裝置(例如電子裝置100)免受一ESD之一方法1000之一流程圖。方法1000可由電子裝置100之一或多個組件執行。在一些實施例中,方法1000由其他實體執行。在一些實施例中,方法1000包含多於、少於或不同於圖10中所展示之操作。
在操作1010中,一ESD偵測器(例如ESD偵測器130,諸如ESD偵測器130A、ESD偵測器130B或兩者)判定是否偵測到一墊(例如墊150)處之一ESD。ESD偵測器可根據透過耦合至墊之一放電電路(例如放電電路140)放電之電流來偵測ESD或不存在ESD。例如,放電電路可i)回 應於墊之一電壓高於放電電路之一臨限電壓與第一電壓(例如VDDPST或1.8V)之一總和或ii)回應於墊之一電壓低於自第二電壓(例如VSS或0V)減去放電電路之一臨限電壓之一值而透過墊放電或傳導電流。回應於歸因於ESD而放電之電流,經組態以提供一供應電壓(例如VDDPST或VDDL)或一參考電壓(例如VSS)之一金屬軌之一電壓可改變。ESD偵測器可偵測金屬軌之一電壓變化,且產生指示是否偵測到一ESD之一ESD偵測信號(例如ESD偵測信號135A、135B)。例如,回應於金屬軌之電壓變化低於一臨限位準,ESD偵測器可判定未偵測到一ESD。例如,回應於金屬軌之電壓變化超過臨限位準,ESD偵測器可判定偵測到一ESD。
在操作1020中,回應於判定未偵測到ESD,一驅動電路(例如包含驅動電路125A及驅動電路125B之驅動電路120)可產生在一第一電壓(例如VDDPST或1.8V)與低於第一電壓之一第二電壓(例如VSS或0V)之間擺動之一輸出信號。在一個方法中,驅動電路可自邏輯電路110接收一第一信號(例如112A)及一第二信號(例如112B)。第一信號可在第一電壓(例如VDDPST或1.8V)與一第三電壓(例如VSSH或0.5V)之間擺動,且第二信號可在一第四電壓(例如VDDL或1.2V)與第二電壓(例如VSS或0V)之間擺動。在一個態樣中,第三電壓在第一電壓與第二電壓之間。在一個態樣中,第四電壓在第一電壓與第三電壓之間。第一信號及第二信號可彼此同步且表示用於傳輸之一資料。在一個態樣中,一保護電路(例如保護電路160A、160B)使驅動電路能夠回應於偵測到不存在ESD而產生輸出信號。例如,回應於ESD偵測信號指示未偵測到ESD,保護電路可允許驅動電路自邏輯電路接收第一信號及第二信號。在一個態樣中,驅動電路可回應於ESD偵測信號指示未偵測到ESD而根據第一信號及第二信號產生輸 出信號。例如,回應於第一信號,驅動電路可產生輸出信號之第一電壓(例如VDDPST或1.8V)。例如,回應於第二信號,驅動電路可產生輸出信號之第二電壓(例如VSS或0V)。因此,驅動電路可產生具有大於第一信號之一振幅及第二信號之一振幅之一振幅之輸出信號。
在操作1030中,回應於判定偵測到一ESD,一保護電路(例如保護電路160A、160B)使驅動電路無法產生輸出信號。例如,回應於ESD偵測信號指示偵測到ESD,保護電路可施加一偏壓電壓來切斷驅動電路之電晶體及/或使驅動電路之電晶體之閘極電極電浮動。藉由停用驅動電路,歸因於墊150處之一ESD之一電壓應力可由驅動電路之電晶體分配或共用以保護驅動電路。
現參考圖11,展示根據本發明之一些實施例之一運算系統1100之一實例性方塊圖。運算系統1100可由一電路或佈局設計者用於積體電路設計。如本文中所使用,一「電路」係諸如電阻器、電晶體、開關、電池、電感器或經組態用於實施一所要功能之其他類型之半導體裝置之電組件之一互連。運算系統1100包含與一記憶體裝置1110相關聯之一主機裝置1105。主機裝置1105可經組態以自一或多個輸入裝置1115接收輸入且向一或多個輸出裝置1120提供輸出。主機裝置1105可經組態以分別經由適當介面1125A、1125B及1125C與記憶體裝置1110、輸入裝置1115及輸出裝置1120通信。運算系統1100可在各種運算裝置中實施,諸如電腦(例如桌上型電腦、膝上型電腦、伺服器、資料中心等等)、平板電腦、個人數位助理、行動裝置、其他手持或可攜式裝置或適合於使用主機裝置1105執行示意設計及/或佈局設計之任何其他運算單元。
輸入裝置1115可包含各種輸入技術之任何者,諸如一鍵 盤、觸控筆、觸控螢幕、滑鼠、軌跡球、小鍵盤、麥克風、語音辨識、運動辨識、遠端控制器、輸入埠、一或多個按鈕、刻度盤、操縱桿及與主機裝置1105相關聯且允許諸如一使用者(例如一電流或佈局設計者)之一外部源將資訊(例如資料)輸入至主機裝置中且將指令發送至主機裝置之任何其他輸入周邊裝置。類似地,輸出裝置1120可包含各種輸出技術,諸如外部記憶體、印表機、揚聲器、顯示器、麥克風、發光二極體、頭戴式耳機、視訊裝置及經組態以自主機裝置1105接收資訊(例如資料)之任何其他輸出周邊裝置。輸入至主機裝置1105及/或自主機裝置輸出之「資料」可包含各種文字資料、電路資料、信號資料、半導體裝置資料、圖形資料、其等之組合或適合於使用運算系統1100來處理之其他類型之類比及/或數位資料之任何者。
主機裝置1105包含或相關聯於一或多個處理單元/處理器,諸如中央處理單元(「CPU」)核心1130A至1130N。CPU核心1130A至1130N可實施為一專用積體電路(「ASIC」)、場可程式化閘陣列(「FPGA」)或任何其他類型之處理單元。CPU核心1130A至1130N之各者可經組態以執行用於運行主機裝置1105之一或多個應用程式之指令。在一些實施例中,用於運行一或多個應用程式之指令及資料可儲存於記憶體裝置1110內。主機裝置1105亦可經組態以將運行一或多個應用程式之結果儲存於記憶體裝置1110內。因此,主機裝置1105可經組態以請求記憶體裝置1110執行各種操作。例如,主機裝置1105可請求記憶體裝置1110讀取資料、寫入資料、更新或刪除資料及/或執行管理或其他操作。主機裝置1105可經組態以運行之一個此應用程式可為一標準單元應用程式1135。標準單元應用程式1135可為可由主機裝置1105之一使用者用於 使用、創建或修改一電路之一標準單元之一電腦輔助設計或電子設計自動軟體套件之部分。在一些實施例中,用於執行或運行標準單元應用程式1135之指令可儲存於記憶體裝置1110內。標準單元應用程式1135可由CPU核心1130A至1130N之一或多者使用與來自記憶體裝置1110之標準單元應用程式相關聯之指令來執行。在一個實例中,標準單元應用程式1135允許一使用者利用一輸出單元105及/或一ESD偵測器130之預生示意及/或佈局設計來輔助積體電路設計。在積體電路之佈局設計完成之後,多個積體電路(例如,包含輸出單元105及/或ESD偵測器130)可由一製造設施根據佈局設計來製造。
仍參考圖11,記憶體裝置1110包含經組態以自一記憶體陣列1145讀取資料或將資料寫入至一記憶體陣列1145之一記憶體控制器1140。記憶體陣列1145可包含各種揮發性及/或非揮發性記憶體。例如,在一些實施例中,記憶體陣列1145可包含NAND快閃記憶體核心。在其他實施例中,記憶體陣列1145可包含NOR快閃記憶體核心、靜態隨機存取記憶體(SRAM)核心、動態隨機存取記憶體(DRAM)核心、磁阻性隨機存取記憶體(MRAM)核心、相變記憶體(PCM)核心、電阻性隨機存取記憶體(Re-RAM)核心、3DXpoint記憶體核心、鐵電隨機存取記憶體(FeRAM)核心及適合於用於記憶體陣列內之其他類型之記憶體核心。記憶體陣列1145內之記憶體可由記憶體控制器1140個別且獨立地控制。換言之,記憶體控制器1140可經組態以個別且獨立地與記憶體陣列1145內之各記憶體通信。藉由與記憶體陣列1145通信,記憶體控制器1140可經組態以回應於自主機裝置1105接收之指令而自記憶體陣列讀取資料或將資料寫入至記憶體陣列。儘管展示為記憶體裝置1110之部分,但在一些實施例 中,記憶體控制器1140可為主機裝置1105之部分或運算系統1100之另一組件之部分且與記憶體裝置相關聯。記憶體控制器1140可作為一邏輯電路實施於軟體、硬體、韌體或其等之組合中以執行本文中所描述之功能。例如,在一些實施例中,記憶體控制器1140可經組態以在自主機裝置1105接收一請求之後擷取與儲存於記憶體裝置1110之記憶體陣列1145中之標準單元應用程式1135相關聯之指令。
應理解,圖11中僅展示及描述運算系統1100之一些組件。然而,運算系統1100可包含諸如各種電池及電源、網路介面、路由器、開關、外部記憶體系統、控制器等等之其他組件。一般而言,運算系統1100可包含被視為在執行本文中所描述之功能時需要或期望之各種硬體、軟體及/或韌體組件之任何者。類似地,主機裝置1105、輸入裝置1115、輸出裝置1120及包含記憶體控制器1140及記憶體陣列1145之記憶體裝置1110可包含被視為在執行本文中所描述之功能時需要或期望之其他硬體、軟體及/或韌體組件。
本描述之一個態樣係關於一種裝置。在一些實施例中,該裝置包含用於偵測一墊處之一靜電保護(ESD)之一ESD偵測器。在一些實施例中,該裝置包含一驅動電路,其包含彼此串聯連接之P型電晶體及N型電晶體。在一些實施例中,該驅動電路經組態以將在一第一供應電壓與一第一參考信號之間擺動之一輸出信號提供至該墊。在一些實施例中,該裝置包含在該第一供應電壓與一第二參考電壓之間的一電源域中操作之一第一保護電路。回應於該ESD由該ESD偵測器偵測到,該第一保護電路可經組態以停用該等P型電晶體。在一些實施例中,該裝置包含在一第二供應電壓與該第一參考電壓之間的另一電源域中操作之一第二保護電路。回 應於該ESD由該ESD偵測器偵測到,該第二保護電路可經組態以停用該等N型電晶體。
本描述之一個態樣係關於一種裝置。在一些實施例中,該裝置包含用於偵測一墊處之一ESD之一ESD偵測器。在一些實施例中,該裝置包含電耦合於一第一金屬軌與該墊之間的一第一驅動電路。該第一金屬軌可經組態以提供一第一供應電壓。在一些實施例中,該裝置包含電耦合於一第二金屬軌與該墊之間的一第二驅動電路。該第二金屬軌可經組態以提供一第一參考電壓。在一些實施例中,該裝置包含電耦合於該第一金屬軌與一第三金屬軌之間的一第一偏壓控制電路。該第三金屬軌可經組態以提供一第二參考電壓。該第一偏壓控制電路可經組態以回應於由該ESD該ESD偵測器偵測到而設定該第一驅動電路之一第一偏壓電壓以保護該第一驅動電路免受該ESD。在一些實施例中,該裝置包含電耦合於該第二金屬軌與一第四金屬軌之間的一第二偏壓控制電路。該第四金屬軌可經組態以提供一第二供應電壓。該第二偏壓控制電路可經組態以回應於該ESD由該ESD偵測器偵測到而設定該第二驅動電路之一第二偏壓電壓以保護該第二驅動電路免受該ESD。
本描述之一個態樣係關於一種保護免受一ESD之方法。在一些實施例中,該方法包含由一ESD偵測器偵測在一墊處不存在一ESD。在一些實施例中,該方法包含根據i)在一第一電壓與一第三電壓之間擺動之一第一信號及ii)在一第四電壓與一第二電壓之間擺動之一第二信號,由一驅動電路回應於偵測到該墊處不存在該ESD而產生在該第一電壓與低於該第一電壓之該第二電壓之間擺動之一輸出信號。在一個態樣中,該第三電壓在該第一電壓與該第二電壓之間。在一個態樣中,該第四電壓在該第 一電壓與該第三電壓之間。在一些實施例中,該方法包含由該ESD偵測器偵測該墊處之該ESD。在一些實施例中,該方法包含由一保護電路回應於偵測到該墊處之該ESD而使該驅動電路無法產生該輸出信號。
上文已概述若干實施例之特徵,使得熟習技術者可較佳理解本發明之態樣。熟習技術者應瞭解,其可易於將本揭露用作用於設計或修改其他程序及結構以實施相同目的及/或達成本文中所引入之實施例之相同優點的一基礎。熟習技術者亦應意識到,此等等效建構不應背離本發明之精神及範疇,且其可在不背離本發明之精神及範疇的情況下對本文作出各種改變、取代及更改。
100:電子裝置
105:輸出單元
110:邏輯電路
112A:第一信號
112B:第二信號
120:驅動電路
125A:第一驅動電路
125B:第二驅動電路
130:靜電放電(ESD)偵測器
135A:ESD偵測信號
135B:ESD偵測信號
140:放電電路
145A:第一放電電路
145B:第二放電電路
150:墊
160A:保護電路
160B:保護電路
Out:節點

Claims (10)

  1. 一種靜電放電(ESD)保護裝置,其包括:一靜電放電偵測器,其用於偵測一墊處之一ESD;一驅動電路,其包含彼此串聯連接之P型電晶體及N型電晶體,其中該驅動電路將在一第一供應電壓與一第一參考電壓之間擺動之一輸出信號提供至該墊;一第一保護電路,其在該第一供應電壓與一第二參考電壓之間的一電源域中操作,其中回應於該ESD由該ESD偵測器偵測到,該第一保護電路將停用該等P型電晶體;及一第二保護電路,其在一第二供應電壓與該第一參考電壓之間的另一電源域中操作,其中回應於該ESD由該ESD偵測器偵測到,該第二保護電路將停用該等N型電晶體。
  2. 如請求項1之靜電放電保護裝置,其中該等P型電晶體串聯連接於該墊與一第一金屬軌之間,該第一金屬軌提供該第一供應電壓,且其中該等N型電晶體串聯連接於該墊與一第二金屬軌之間,該第二金屬軌提供該第一參考電壓。
  3. 如請求項2之靜電放電保護裝置,其中該第一保護電路包含一第一電晶體以回應於該ESD由該ESD偵測器偵測到而將該第一供應電壓施加至該等P型電晶體之一者之一閘極電 極,且其中該第二保護電路包含一第二電晶體以回應於該ESD由該ESD偵測器偵測到而將該第一參考電壓施加至該等N型電晶體之一者之一閘極電極。
  4. 如請求項1之靜電放電保護裝置,其中該第一保護電路將回應於該ESD未由該ESD偵測器偵測到而使該等P型電晶體能夠產生該輸出信號,且其中該第二保護電路將回應於該ESD未由該ESD偵測器偵測到而使該等N型電晶體能夠產生該輸出信號。
  5. 如請求項1之靜電放電保護裝置,其進一步包括:一第一邏輯電路,其用於將在該第一供應電壓與該第二參考電壓之間擺動之一第一信號提供至該等P型電晶體;及一第二邏輯電路,其用於將在該第二供應電壓與該第一參考電壓之間擺動之一第二信號提供至該等N型電晶體,其中當啟用該等P型電晶體及該等N型電晶體時,該等P型電晶體及該等N型電晶體將根據該第一信號及該第二信號來產生在該第一供應電壓與該第一參考電壓之間擺動之該輸出信號。
  6. 如請求項1之靜電放電保護裝置,其中該ESD偵測器在該第二供應電壓與該第一參考電壓之間的該另一電源域中操作。
  7. 如請求項6之靜電放電保護裝置,其進一步包括:一第一放電電路,其耦合於該墊與一第一金屬軌之間,該第一金屬軌提供該第二供應電壓;及一第二放電電路,其耦合於該墊與一第二金屬軌之間,該第二金屬軌提供該第一參考電壓,其中該ESD偵測器將根據通過該第一放電電路之一第一電流或通過該第二放電電路之一第二電流來偵測該墊處之一ESD。
  8. 如請求項1之靜電放電保護裝置,其中該ESD偵測器包含:一第一放大器,其由該第一供應電壓及一第三參考電壓供電,該第一放大器回應於該ESD而產生一第一偵測信號,及一第二放大器,其由該第一偵測信號及該第二參考電壓供電,該第二放大器回應於該ESD而產生一第二偵測信號。
  9. 一種靜電放電(ESD)保護裝置,其包括:一靜電放電偵測器,其用於偵測一墊處之一ESD;一第一驅動電路,其電耦合於一第一金屬軌與該墊之間,其中該第一金屬軌將提供一第一供應電壓;一第二驅動電路,其電耦合於一第二金屬軌與該墊之間,其中該第二金屬軌將提供一第一參考電壓;一第一偏壓控制電路,其電耦合於該第一金屬軌與一第三金屬軌之間,其中該第三金屬軌將提供一第二參考電壓,其中該第一偏壓控制電路將回應於該ESD由該ESD偵測器偵測到而設定該第一驅動電路之一第一偏 壓電壓以保護該第一驅動電路免受該ESD;及一第二偏壓控制電路,其電耦合於該第二金屬軌與一第四金屬軌之間,其中該第四金屬軌將提供一第二供應電壓,其中該第二偏壓控制電路將回應於該ESD由該ESD偵測器偵測到而設定該第二驅動電路之一第二偏壓電壓以保護該第二驅動電路免受該ESD。
  10. 一種靜電放電(ESD)保護方法,其包括:由一靜電放電偵測器偵測一墊處之一ESD;及由一保護電路回應於偵測到該墊處之該ESD而使一驅動電路無法在該墊處產生一輸出信號,其中停用該驅動電路包含切斷該驅動電路之一第一電晶體及使串聯耦合至該第一電晶體之該驅動電路之一第二電晶體之一閘極電極浮動。
TW111138708A 2022-04-06 2022-10-12 靜電放電保護裝置及方法 TWI828365B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202263328105P 2022-04-06 2022-04-06
US63/328,105 2022-04-06
US17/865,809 2022-07-15
US17/865,809 US12100947B2 (en) 2022-04-06 2022-07-15 Electrostatic discharge protection

Publications (2)

Publication Number Publication Date
TW202341597A TW202341597A (zh) 2023-10-16
TWI828365B true TWI828365B (zh) 2024-01-01

Family

ID=88238858

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111138708A TWI828365B (zh) 2022-04-06 2022-10-12 靜電放電保護裝置及方法

Country Status (2)

Country Link
US (2) US12100947B2 (zh)
TW (1) TWI828365B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4318474B1 (en) * 2022-06-06 2025-08-06 Changxin Memory Technologies, Inc. Phase adjustment circuit, delay-locked circuit and memory

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008154400A (ja) * 2006-12-19 2008-07-03 Denso Corp 電気電子回路
CN106451385A (zh) * 2015-08-06 2017-02-22 天钰科技股份有限公司 静电放电保护电路与集成电路
TW201904158A (zh) * 2017-06-06 2019-01-16 智原科技股份有限公司 靜電放電保護裝置
TW201906132A (zh) * 2017-06-27 2019-02-01 台灣積體電路製造股份有限公司 新穎靜電放電保護電路
CN110120659A (zh) * 2018-02-06 2019-08-13 晨星半导体股份有限公司 静电放电保护装置
US10897131B2 (en) * 2018-01-24 2021-01-19 United Microelectronics Corp. Electrostatic discharge protection circuit for bypassing an ESD current
CN112421592A (zh) * 2019-08-22 2021-02-26 长鑫存储技术有限公司 芯片及静电放电保护电路
CN113036742A (zh) * 2021-03-09 2021-06-25 长江存储科技有限责任公司 一种静电保护电路
CN113381394A (zh) * 2020-03-10 2021-09-10 新唐科技股份有限公司 用于启动电路的静电放电保护电路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7394630B2 (en) * 2002-10-11 2008-07-01 Ming-Dou Ker Electrostatic discharge protection device for mixed voltage interface
US6906387B1 (en) * 2003-10-15 2005-06-14 Altera Corporation Method for implementing electro-static discharge protection in silicon-on-insulator devices
US9537306B2 (en) * 2015-02-12 2017-01-03 Taiwan Semiconductor Manufacturing Company Limited ESD protection system utilizing gate-floating scheme and control circuit thereof
US10930639B2 (en) * 2019-02-19 2021-02-23 Nxp Usa, Inc. ESD protection circuit providing multiple detection signals
US11664800B1 (en) * 2019-07-15 2023-05-30 Xilinx, Inc. Circuit for and method of implementing IO connections in an integrated circuit device
KR102702724B1 (ko) * 2020-03-04 2024-09-03 주식회사 디비하이텍 입출력 버퍼를 위한 esd 보호 회로
US12300692B2 (en) * 2021-12-30 2025-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with ESD protection and methods of operating and configuring the same

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008154400A (ja) * 2006-12-19 2008-07-03 Denso Corp 電気電子回路
CN106451385A (zh) * 2015-08-06 2017-02-22 天钰科技股份有限公司 静电放电保护电路与集成电路
TW201904158A (zh) * 2017-06-06 2019-01-16 智原科技股份有限公司 靜電放電保護裝置
TW201906132A (zh) * 2017-06-27 2019-02-01 台灣積體電路製造股份有限公司 新穎靜電放電保護電路
US10897131B2 (en) * 2018-01-24 2021-01-19 United Microelectronics Corp. Electrostatic discharge protection circuit for bypassing an ESD current
CN110120659A (zh) * 2018-02-06 2019-08-13 晨星半导体股份有限公司 静电放电保护装置
CN112421592A (zh) * 2019-08-22 2021-02-26 长鑫存储技术有限公司 芯片及静电放电保护电路
CN113381394A (zh) * 2020-03-10 2021-09-10 新唐科技股份有限公司 用于启动电路的静电放电保护电路
CN113036742A (zh) * 2021-03-09 2021-06-25 长江存储科技有限责任公司 一种静电保护电路

Also Published As

Publication number Publication date
TW202341597A (zh) 2023-10-16
US20240388081A1 (en) 2024-11-21
US12100947B2 (en) 2024-09-24
US20230327429A1 (en) 2023-10-12

Similar Documents

Publication Publication Date Title
KR102515463B1 (ko) 비휘발성 메모리 장치와, 이의 리드 및 라이트 방법
US8476951B2 (en) Latch circuit with single node single-event-upset immunity
TWI828365B (zh) 靜電放電保護裝置及方法
US8183897B2 (en) Integrated circuit device and electronic apparatus
KR102852456B1 (ko) 정전기 보호 회로
CN116525607A (zh) 用于静电放电保护的器件和方法
US10359961B2 (en) Storage device
WO2017074529A1 (en) Multi-level output circuit having centeralized esd protection
JP2008283274A (ja) 入力インタフェース回路、集積回路装置および電子機器
US9996095B2 (en) Semiconductor integrated circuit device having bulk bias control function and method of driving the same
US20050088901A1 (en) CMOS isolation cell for embedded memory in power failure environments
US9368229B2 (en) Semiconductor integrated circuit device including fuse block
US12181991B2 (en) Memory block age detection
JP3875984B2 (ja) 複数の電源を有する電子システムのための過渡電圧検出回路
JP4440214B2 (ja) 半導体装置
US11257550B2 (en) Bias control for memory cells with multiple gate electrodes
CN110010166B (zh) 半导体装置
KR20230040754A (ko) 복수의 바이어스 전압들에 기초하여 출력 전압을 생성하는 출력 드라이빙 회로 및 이의 동작 방법
TWI906547B (zh) 電路、積體電路以及操作電路之方法
US20260031799A1 (en) Level shifter
US20050264334A1 (en) Semiconductor integrated circuit using latch circuit with noise tolerance
EP4568109A2 (en) Level shifter
JP6326021B2 (ja) 半導体チップ及びこれをパッケージングした半導体装置
US8760192B2 (en) Programmable circuit including differential amplifier circuit
JP2004199763A (ja) 半導体集積回路装置