TWI828032B - 封裝結構及其形成方法 - Google Patents

Abstract

提供一種封裝結構及其形成方法。該方法包括：提供具有多個第一晶粒與多個第二晶粒於其中的第一封裝體；進行第一切割製程，以將所述第一封裝體切割為多個第二封裝體，其中所述多個第二封裝體中的一者包括三個第一晶粒與一個第二晶粒；以及進行第二切割製程，移除所述多個第二封裝體中的所述一者中的所述第二晶粒，使得經切割的第二封裝體形成為大於或等於5的角的多邊形結構。

Description

封裝結構及其形成方法

本發明實施例是有關於一種封裝結構及其形成方法。

由於各種電子組件(例如，電晶體、二極體、電阻器、電容器等)的積集密度持續提高，半導體工業已經歷快速成長。積集密度的這種提高大多歸因於最小特徵尺寸(minimum feature size)的一再減小，這使得更多組件能夠整合在一定的面積中。與先前的封裝體相比，這些較小的電子組件也需要利用較小面積的較小的封裝體。半導體組件的一些較小類型包括四面扁平封裝體(quad flat packages，QFPs)、針格陣列(pin grid array，PGA)封裝體、球格陣列(ball grid array，BGA)封裝體、覆晶技術(flip chip，FC)、三維積體電路(three dimensional integrated circuit，3DIC)、晶圓級封裝體(wafer level package，WLP)以及疊層封裝體(package on package，PoP)元件等。

本發明實施例提供一種封裝結構的形成方法，包括：提供具有多個第一晶粒與多個第二晶粒於其中的第一封裝體；進行第一切割製程，以將所述第一封裝體切割為多個第二封裝體，其中所述多個第二封裝體中的一者包括三個第一晶粒與一個第二晶粒；以及進行第二切割製程，移除所述多個第二封裝體中的所述一者中的所述第二晶粒，使得經切割的第二封裝體形成為大於或等於5的角的多邊形結構。

本發明實施例提供一種封裝結構的形成方法，包括：提供具有三個第一晶粒與一個第二晶粒於其中的封裝體，其中所述三個第一晶粒與所述第二晶粒排列成2X2陣列；以及進行雷射切割製程，移除所述第二晶粒，以形成凹口，使得經切割的封裝體形成為大於或等於5的角的多邊形結構。

本發明實施例提供一種封裝結構，包括：多個晶粒；包封體，包封所述多個晶粒；重分佈層(RDL)結構，配置在所述多個晶粒的主動面與所述包封體上，以形成L型封裝體，其中所述L型封裝體具有切割面，且所述切割面包括：第一表面，沿著X方向延伸；第二表面，沿著Y方向延伸；以及彎曲表面，連接所述第一表面與所述第二表面；以及多個導電端子，配置在所述RDL結構上。

1、2:封裝結構

10、12、12a、12b、12c、14、24:封裝體

14bt、18bt、18bt’:底面

16:拐角

16r:曲率半徑

18:積體元件

20:膠帶

30:框架

100:載體

102:剝離層

104:黏著層

110:第一晶粒

110a、120a:前側

110b、120b:背面

110c:圓角

112、122、200:基底

114、124:接點

116、126:鈍化層

120:第二晶粒

130:包封體

135:界面

140:重分佈層(RDL)結構

150、170:導電端子

160:凹口

210:第一切割製程

212:刀具

214:第一切割面

220:第二切割製程

222:雷射

224、324、424、524、624:第二切割面

250:連接件

300:電路板

524a、624a:第一側壁

524b、624b:第二側壁

CP1:第一切割路徑

CP2:第二切割路徑

CP3:第三切割路徑

CP4:第四切割路徑

G:群組

G1:第一群組

G2:第二群組

G3:第三群組

PM1、PM2、PM3:聚合物層

RDL1、RDL2、RDL3:重分佈層

θ1、θ2、θ3、θ4、θ5、θ6、θ7、θ8:角度

S1:第一表面

S2:第二表面

S3:彎曲表面

X、Y:方向

結合附圖閱讀以下詳細說明，會最好地理解本發明的各 個方面。應注意，根據本行業中的標準慣例，各種特徵並非按比例繪製。事實上，為論述清晰起見，可任意增大或減小各種特徵的尺寸。

圖1至圖4是根據一些實施例的形成封裝結構的方法的剖視圖。

圖5A至圖7A是根據一些實施例的形成封裝結構的方法的剖視圖。

圖5B至圖7B分別是圖5A至圖7A的上視圖。

圖8是根據一些實施例的封裝結構的上視圖。

圖9A至圖9E是根據各種實施例沿著圖8的橫截面I-I的剖視圖。

圖10是根據一些實施例的封裝結構的剖視圖。

圖11是根據一些替代實施例的封裝結構的上視圖。

以下揭露內容提供用於實施所提供的目標的不同特徵的許多不同實施例或實例。以下所描述的構件及配置的具體實例是為了以簡化的方式傳達本揭露為目的。當然，這些僅僅為實例而非用以限制。舉例來說，在以下描述中，在第二特徵上方或在第二特徵上形成第一特徵可包括第一特徵與第二特徵形成為直接接觸的實施例，且也可包括第一特徵與第二特徵之間可形成有額外 特徵，使得第一特徵與第二特徵可不直接接觸的實施例。此外，本揭露在各種實例中可重複使用元件符號及/或字母。元件符號的重複使用是為了簡單及清楚起見，且並不表示所欲討論的各個實施例及/或配置本身之間的關係。

此外，為易於說明，本文中可能使用例如「在...下方(beneath)」、「在...下面(below)」、「下部的(lower)」、「上方(above)」、「上部的(upper)」等空間相對術語來闡述圖中所示的一個元件或特徵與另一(些)元件或特徵的關係。所述空間相對術語意欲涵蓋元件在使用或操作時的不同定向。設備可被另外定向(旋轉90度或在其他定向)，而本文所用的空間相對術語相應地作出解釋。

還可包括其他特徵及製程。舉例來說，可包括測試結構以說明進行三維(3D)封裝體或三維積體電路裝置的驗證測試。測試結構可包括例如形成於重佈線層中或基底上的測試墊，所述測試墊使得能夠測試3D封裝體或3DIC、使用探針(probe)及/或探針卡(probe card)等。可對中間結構及最終結構執行驗證測試。另外，本文中所公開的結構及方法可接合包括對已知良好晶粒(known good dies)的中間驗證的測試方法一起使用，以提高良率(yield)及降低成本。

圖1至圖4是根據一些實施例的形成封裝結構的方法的剖視圖。圖5A至圖7A是根據一些實施例的形成封裝結構的方法的剖視圖。圖5B至圖7B分別是圖5A至圖7A的上視圖。圖8是 根據一些實施例的封裝結構的上視圖。

參照圖1，提供了載體100。在一些實施例中，載體100可由例如矽、聚合物、聚合物複合材料、金屬箔、陶瓷、玻璃、玻璃環氧樹脂、氧化鈹、膠帶或是用於結構支撐的其他合適材料所製成。在本實施例中，載體100為玻璃基底。

將剝離層102沉積或層壓在載體100上。在一些實施例中，將剝離層102形成在載體100的上方，剝離層102可用以當作釋放層以利於後續的載體剝離製程。分離層102可以是感光性材料且可在後續的載體剝離製程中通過例如將紫外(UV)光照射在載體100上而輕易地從載體100剝離。舉例來說，剝離層102可以是光熱轉換(light-to-heat-conversion，LTHC)膜，其由明尼蘇達州聖保羅的3M公司所製成。在一些替代實施例中，剝離層102可被省略。

將黏著層104形成在剝離層102上，且剝離層102夾置在黏著層104與載體100之間。在一些實施例中，黏著層104可以是晶粒貼合膜(DAF)等。DAF的材料可包括酚醛基材料或環氧基材料。

參照圖2，拾取多個第一晶粒110與多個第二晶粒120並放置在載體100上。在一些實施例中，第一晶粒110與第二晶粒120通過黏著層104貼附到載體100(例如，通過剝離層102)。在一些實施例中，第一晶粒110不同於第二晶粒120。舉例來說，第一晶粒110是功能性晶粒，而第二晶粒120是虛擬晶粒(或非功 能性晶粒)。於此，虛擬晶粒120可不包括主動及/或被動元件且可可以不向封裝結構提供附加的電氣功能。

在一些實施例中，第一晶粒110包括系統晶片(system on a chip/system on chips，SoC)，所述系統晶片包括若干個不同的積體電路(即，IC)或處理器以及記憶體及輸入/輸出(input-output，I/O)介面。積體電路中的每一者將電腦或其他電子系統的各種元件整合到一個半導體晶片中。所述各種元件包含數位功能、類比功能、混合信號功能，且經常包含射頻功能。此外，SoC將處理器(或控制器)與例如圖形處理單元(graphics processing unit，GPU)、無線網路(wireless fidelity，Wi-Fi)模組或協同處理器等先進週邊設備進行整合。在SoC的架構中，邏輯元件與記憶體元件二者均是在同一矽晶圓中製作。多核心處理器(multi-core processor)被用於高效率計算或移動元件，且多核心處理器包括大量記憶體，例如數個吉位元組(gigabyte)。在一些替代性實施例中，第一晶粒110可為應用專用積體電路(application-specific integrated circuit，ASIC)晶粒。

如圖2所示，第一晶粒110可具有彼此相對的前側(或主動表面)110a及背面(或非主動表面)110b。第一晶粒110的背面110b朝向載體100，而第一晶粒110的前側110a朝上並背離載體100。具體來說，第一晶粒110中的一者可包括基底112、多個接點114以及鈍化層116。

在一些實施例中，基底112可以由矽或其他半導體材料 製成。舉例來說，基底112可以是矽基底。替代地或附加地，基底112可包括其他元素半導體材料，例如鍺。在一些實施例中，基底112可由化合物半導體製成，例如碳化矽、砷化鎵、砷化銦或磷化銦。在一些實施例中，基底112由合金半導體製成，例如矽鍺、碳化矽鍺、磷化砷鎵或磷化鎵銦。此外，基底112可以是絕緣體上半導體，例如絕緣體上矽(SOI)或藍寶石上矽。

接點114形成在基底112上且電連接到基底112中及/或基底112上的半導體元件(未示出)。在一些實施例中，接點114可包括焊料凸塊、金凸塊、銅凸塊、銅柱等。術語「銅柱」是指銅突起、銅通孔、厚銅焊墊及/或含銅突起。在整個說明書中，術語「銅」旨在包括實質上純的元素銅、含有不可避免的雜質的銅以及含有少量元素(例如鉭、銦、錫、鋅、錳、鉻、鈦、鍺、鍶、鉑、鎂、鋁或鋯等)的銅合金。接點114通過物理氣相沉積(PVD)或電鍍形成。在一些替代實施例中，接點114可包括連接焊墊，例如鋁焊墊。

另外，內連結構(未示出)可形成在基底112與接點114之間。內連結構可以將基底112中及/或基底112上的半導體元件互連，以形成積體電路。內連結構可通過例如介電層中的金屬化圖案形成。金屬化圖案包括形成在一或多個低介電常數(low-k)介電層中的金屬線與通孔。

鈍化層116形成為橫向環繞接點114。在一些實施例中，鈍化層116包括氧化矽、氮化矽、苯並環丁烯(benzocyclobutene， BCB)聚合物、聚醯亞胺(polyimide)、聚苯並噁唑(polybenzoxazole，PBO)或其組合且通過例如旋塗、CVD等合適的製程形成。在一實施例中，鈍化層116可以是單層結構、雙層結構或多層結構。

如圖2所示，第二晶粒120可具有彼此相對的前側(或主動表面)120a和背面(或非主動表面)120b。第二晶粒120的背面120b朝向載體100，而第二晶粒120的前側120a朝上且背離載體100。具體來說，第二晶粒120中的一者可包括基底122、多個接點124以及鈍化層126。在一些實施例中，基底122可由矽或其他半導體材料製成。舉例來說，基底122可以是矽基底。接點124可形成在基底122上。鈍化層126形成為橫向環繞接點124。值得注意的是，第二晶粒120可不包括主動元件及/或被動元件，且可以不向封裝結構提供附加的電氣功能。

然後，參照圖3，形成包封體130以橫向包封第一晶粒110與第二晶粒120。在一些實施例中，作為示例，包封體130包括環氧樹脂、有機聚合物、添加或不添加二氧化矽基或玻璃填料的聚合物、或其他材料。在一些實施例中，包封體130包括在塗覆時為凝膠型液體的液體模製化合物(LMC)。包封體130在塗覆時亦可包括液體或固體。可替代地包封體130可包括其他絕緣材料及/或包封材料。

在一些實施例中，包封體130是通過使用晶片級模製製程形成，例如壓縮模製製程、轉移模製製程或其他製程。接著， 在一些實施例中，使用固化製程來固化包封體130的材料。固化製程可包括使用退火製程或其他加熱製程將包封體130的材料加熱到預定溫度，保持預定時間段。固化製程亦可包括紫外光曝光製程、紅外(IR)能量曝光製程、其組合，或其與加熱製程的組合。可替代地，包封體130的材料可通過其他方法來固化。在一些替代實施例中，不包括固化過程。

在固化製程之後，可以執行平坦化製程，例如化學機械研磨(CMP)製程，以移除第一晶粒110的前側110a與第二晶粒120的前側120a上的包封體130的多餘部分。在一些實施例中，在平坦化製程之後，包封體130、接點114、124以及鈍化層116、126具有共平面的上表面。在一些替代實施例中，省略了平坦化製程。

參照圖4，在第一晶粒110的前側110a、第二晶粒120的前側120a以及包封體130上形成重分佈層(RDL)結構140。 在一些實施例中，RDL結構140包括交替堆疊的多個聚合物層PM1、PM2及PM3與多個重分佈層RDL1、RDL2及RDL3。聚合物層或重分佈層的數目不受本公開限制。

在一些實施例中，重分佈層RDL1貫穿聚合物層PM1以電連接至第一晶粒114的接點114及/或第二晶粒120的接點124。重分佈層RDL2貫穿聚合物層PM2以電連接至重分佈層RDL1。重分佈層RDL3貫穿聚合物層PM3以電連接至重分佈層RDL2。在一些實施例中，聚合物層PM1、PM2及PM3包括感光性材料， 例如聚苯並噁唑(PBO)、聚醯亞胺(polyimide，PI)、苯並環丁烯(BCB)、其組合等。在一些實施例中，重分佈層RDL1、RDL2及RDL3包括導電材料。導電材料包括金屬，例如銅、鎳、鈦或其組合等，且通過電鍍製程形成。在一些實施例中，重分佈層RDL1、RDL2及RDL3分別包括晶種層(未示出)及形成在晶種層上的金屬層(未示出)。晶種層可為金屬晶種層，例如銅晶種層。在一些實施例中，晶種層包括第一金屬層(例如，鈦層)及位於第一金屬層之上的第二金屬層(例如銅層)。金屬層可為銅或其他合適的金屬。在一些實施例中，重分佈層RDL1、RDL1及RDL3分別包括彼此連接的多個通孔及多條跡線(trace)。通孔貫穿聚合物層PM1、PM2及PM3且連接到跡線，且跡線分別位於聚合物層PM1、PM2及PM3上並分別在聚合物層PM1、PM2及PM3的頂表面延伸。在一些實施例中，最頂部的重分佈層RDL3還被稱為用於球安裝的球下金屬(under-ball metallurgy，UBM)層。

之後，在重分佈層結構140的重分佈層RDL3上形成多個導電端子150並電連接至多個導電端子150。在一些實施例中，導電端子150由具有低電阻率的導電材料(例如，Sn、Pb、Ag、Cu、Ni、Bi或其合金)製成，並通過合適的製程(例如，蒸鍍、鍍覆、落球(ball drop)、絲網印刷(screen printing)或球安裝製程)形成。導電端子150通過RDL結構140以及接點114、124電連接到第一晶粒110與第二晶粒120。

導電端子150可以是焊料球、金屬柱、受控塌陷晶粒連 接(controlled collapse chip connection，C4)凸塊、微凸塊、無電鍍鎳鈀浸金技術(electroless nickel-electroless palladium-immersion gold technique，ENEPIG)形成的凸塊、其組合(附接有焊料球的金屬柱)等。導電端子150可包括例如焊料、銅、鋁、金、鎳、銀、鈀、錫等或其組合的導電材料。在一些實施例中，作為示例，導電端子150包括共晶材料且可包括焊料凸塊或焊料球。導電端子150可形成為網格，例如球柵陣列(ball grid array，BGA)。導電端子150可以使用任何合適的製程形成。儘管導電端子150在圖4中被繪示為具有部分球體形狀，但導電端子150可包括其他形狀。舉例來說，導電端子150還可以包括非球形的導電連接件。

在一些實施例中，導電端子150包括通過濺射、印刷、電鍍、化學鍍、CVD等形成的金屬柱(例如銅柱)，其具有或不具有焊料於其上。金屬柱可以是無焊料的且具有實質上垂直的側壁或錐形側壁。

參照圖5A，然後執行載體交換，使得圖4中所示的上覆封裝體10附接到由框架30(例如，金屬框架)所支撐的膠帶(tape)20(例如，切割膠帶)上。在一些實施例中，載體交換可通過例如蝕刻、研磨或機械剝除等合適的製程將載體100從上覆封裝體10剝離而形成。在剝離層102為LTHC膜的實施例中，通過將載體100暴露於雷射光或紫外光來剝離載體100。雷射光或紫外光會破壞LTHC膜與載體100鍵結的化學鍵，然後可輕易分離載體 100。在一些實施例中，在載體剝離製程之後，也移除剝離層102(例如，LTHC膜)。在剝離載體100之後，執行清洗製程以移除黏著層104(例如，DAF)。在一些實施例中，清洗製程是乾式蝕刻製程，例如電漿製程。在一些實施例中，清洗製程是濕式蝕刻製程。在清洗製程之後，第一晶粒110的背面110b與第二晶粒120的背面120b暴露出來。接下來，將第一晶粒110的背面110b與第二晶粒120的背面120b貼附到由框架30支撐的膠帶20上，如圖5A所示。

如圖5B的上視圖所示，第一晶粒110與第二晶粒120並排配置在膠帶20上。在一些實施例中，第一晶粒110與第二晶粒120排列成陣列。然而，本公開的實施例不限於此。在其他實施例中，第一晶粒110與第二晶粒120可以任何配置來配置。

參照圖6A與圖6B，執行第一切割製程210以將封裝體10(以下稱為第一封裝體10)切割成多個第二封裝體12。在一些實施例中，第一切割製程210包括機械切割製程。機械切割製程可包括使用刀具212沿多個第一切割路徑CP1與多個第二切割路徑CP2進行切割，如圖6B所示。詳細地說，第一切割路徑CP1可沿著X方向延伸並且沿著Y方向交替排列。第二切割路徑CP2可沿著Y方向延伸並且沿著X方向交替排列。在上視圖6B中，第一切割路徑CP1與第二切割路徑CP2可將第一晶粒110與第二晶粒120分成多個群組G。群組G可包括第一群組G1、第二群組G2以及第三群組G3。第一群組G1可包括以2X2陣列排列的三個 第一晶粒110與一個第二晶粒120。也就是說，第二封裝體12a可包括以2X2陣列排列的三個第一晶粒110與一個第二晶粒120。第二群組G2可包括排列成L形的三個第一晶粒110。也就是說，第二封裝體12b可包括排列成L形的三個第一晶粒110。第三群組G3可包括排列成線形的兩個第一晶粒110。也就是說，第二封裝體12c可包括排列成線形的兩個第一晶粒110。

參照圖7A與圖7B，執行第二切割製程220以移除第二封裝體12a的第二晶粒120。在此實施例中，經切割的第二封裝體14形成為實質上等於5的交點(或內角)的多邊形結構，如圖8所示。然而，本公開的實施例不限於此。在其他實施例中，經切割的第二封裝體14的交點(或內角)的數目可根據需要大於5。在一些實施例中，第二切割製程220包括雷射切割製程。雷射切割製程的功率與製程時間可根據切割材料的不同進行調整，本發明實施例不加以限制。在一些實施例中，雷射切割製程可包括使用雷射222沿多個第三切割路徑CP3進行切割。在一些實施例中，第三切割路徑CP3不與第一切割路徑CP1及第二切割路徑CP2重疊。具體地說，第三切割路徑CP3中的一者可包括至少兩個不同的方向，例如X方向及Y方向。如圖7B所示，第三切割路徑CP3可用於切割第二封裝體12a(或第一群組G1)的第二晶粒120，並且還移除橫向環繞第二晶粒120的包封體130的一部分。值得注意的是，第三切割路徑CP3的兩個不同方向的連接處形成拐角16，如圖8所示。在本實施例中，拐角16具有介於10μm至500μm 範圍內的曲率半徑16r。需要說明的是，拐角16可降低第一晶粒110與包封體130之間的熱膨脹係數(CTE)不匹配所引起的應力，從而避免包封體130的裂紋及/或分層問題。換言之，與傳統的機械切割製程相比，雷射切割製程能夠將封裝體切割成各種形狀的片件，並圓角化封裝體或晶粒的拐角以減少應力，從而提高封裝結構的可靠性與良率。

在一些替代實施例中，雷射切割製程還包括利用雷射222沿多個第四切割路徑CP4進行切割。第四切割路徑CP4可不與第一切割路徑CP1、第二切割路徑CP2以及第三切割路徑CP3重疊。具體地說，第四切割路徑CP4中的一者可包括至少兩個不同的方向，例如X方向及Y方向。如圖7B所示，第四切割路徑CP4可用於切割L形封裝體12b(或第二群組G2)的多餘包封體130，其中多餘包封體130不具有晶粒。經切割的封裝體14如圖8所示。

參照圖8，在執行第二切割製程220之後，包括三個第一晶粒110的經切割的第二封裝體14形成為L形封裝體。L形封裝體14可具有對應於第一切割製程210的第一切割面214與對應於第二切割製程220的第二切割面224。詳細地說，第二切割面224可包括沿X方向延伸的第一表面S1、沿Y方向延伸的第二表面S2以及連接第一表面S1與第二表面S2的彎曲表面S3。在一些實施例中，彎曲表面S3具有介於10μm至500μm範圍內的曲率半徑16r。

另外，在進行第二切割製程220之後，通過第二切割面 224形成凹口160，如圖8所示。也就是說，凹口160具有拐角16，而拐角16的曲率半徑16r介於10μm至500μm的範圍內。

值得注意的是，第一切割製程210不同於第二切割製程220。因此，對應於第一切割製程210的第一切割面214也不同於對應於第二切割製程220的第二切割面224。詳細內容將於以下段落中描述。

圖9A至圖9E是根據各種實施例沿著圖8的橫截面I-I的剖視圖。

參照圖9A，經切割的第二封裝體14的第一切割面214與底面14bt之間的角度θ1比經切割的第二封裝體14的第二切割面224與底面14bt之間的角度θ2更接近90度。在一些實施例中，經切割的第二封裝體14的第一切割面214與底面14bt之間的角度θ1介於83度到97度的範圍內，例如90度。經切割的第二封裝體14的第二切割面224與底面14bt之間的角度θ2可以是銳角或非直角，角度θ2可介於75度到89度的範圍內，例如82度。值得注意的是，角度θ2從90度傾斜是由雷射切割製程220中雷射222的焦點所引起的。換言之，機械切割製程210可形成幾乎垂直的切割面214，而雷射切割製程220則可形成非垂直的切割面224。

參照圖9B，第一切割面214與經切割的第二封裝體14的底面14bt之間的角度θ1比第二切割面324與經切割的第二封裝體14的底面14bt之間的角度θ3更接近90度。在一些實施例中，經切割的第二封裝體14的第二切割面324與底面14bt之間的角度 θ3可以是鈍角或非直角，而角度θ3可介於91度到106度的範圍內，例如98度。

參照圖9C，第二切割面424與第二切割封裝體14的底面14bt之間的角度θ4可以是直角，並且角度θ4可介於83度到97度的範圍內，例如90度。在此實施例中，第一切割面214與第二切割面424兩者都垂直於經切割的第二封裝體14的底面14bt。換言之，角度θ4可實質上等於角度θ1。

參照圖9D，由於包封體130的材料與RDL結構140的材料不同，因此包封體130與RDL結構140被相同的雷射切割(燒融)製程的移除量也不同。在此實施例中，第二切割面524在包封體130的側壁處具有第一側壁524a且在RDL結構140的側壁處具有第二側壁524b。在一些實施例中，第一側壁524a與第二側壁524b彼此交錯。也就是說，第一側壁524a和第二側壁524b彼此不對齊。具體地說，如圖9D所示，當包封體130的移除量大於RDL結構140的移除量時，第一側壁524a可從第二側壁524b凹陷或凹入。另一方面，當RDL結構140的移除量大於包封體130的移除量時，第二側壁524b可從第一側壁524a凹陷或凹入。

在一些實施例中，經切割的第二封裝體14的第一切割面214與底面14bt之間的角度θ1比經切割的第二封裝體14的第一側壁524a與底面14bt之間的角度θ5更接近90度。在一些實施例中，經切割的第二封裝體14的第一側壁524a與底面14bt之間的角度θ5可以是銳角或非直角，並且角度θ5可介於75度到89度 的範圍內，例如82度。另外，包封體130與RDL結構140之間的界面135與第二側壁524b之間具有角度θ6。在一些實施例中，第二側壁524b與界面135之間的角度θ6可以是銳角或非直角，而角度θ6可介於75度到89度的範圍內，例如82度。在一些實施例中，角度θ6實質上等於角度θ5。在替代實施例中，角度θ6不同於角度θ5。

參照圖9E，第二切割面624在包封體130的側壁處具有第一側壁624a且在RDL結構140的側壁處具有第二側壁624b。在一些實施例中，第一側壁624a與第二側壁624b彼此交錯。也就是說，第一側壁624a與第二側壁624b彼此不對齊。具體地說，如圖9E所示，當包封體130的移除量大於RDL結構140的移除量時，第一側壁624a可從第二側壁624b凹陷或凹入。另一方面，當RDL結構140的移除量大於包封體130的移除量時，第二側壁624b可從第一側壁624a凹陷或凹入。

在一些實施例中，經切割的第二封裝體14的第一切割面214與底面14bt之間的角度θ1比經切割的第二封裝體14的第一側壁624a與底面14bt之間的角度θ7更接近90度。在一些實施例中，經切割的第二封裝體14的第一側壁624a與底面14bt之間的角度θ7可以是鈍角或非直角，而角度θ7可以在91度到106度的範圍內，例如98度。另外，包封體130與RDL結構140之間的界面135與第二側壁624b之間具有角度θ8。在一些實施例中，第二側壁624b與界面135之間的角度θ8可以是鈍角或非直角，角 度θ8可介於91度到106度的範圍內，例如98度。在一些實施例中，角度θ8實質上等於角度θ7。在替代實施例中，角度θ8不同於角度θ7。

圖10是根據一些實施例的封裝結構的剖視圖。

參照圖10，圖8中所示的經切割的第二封裝體14被倒置並通過導電端子150接合到基底200上。剖視圖10中所繪示的經切割的第二封裝體14是以圖9C的結構為例，本公開的實施例不限於此。在其他實施例中，圖9A至圖9E所繪示的結構也可用來與基底200接合。

在本實施例中，如圖8所示，由於經切割的第二封裝體14為L型封裝體，因此凹口160中仍有空間可容納更多的積體元件，從而提高了元件配置的靈活性，並增加封裝體的使用面積。在一些替代實施例中，經切割的第二封裝體14可形成為任何形狀的封裝體以滿足客製化的需要，從而提高市場競爭力。

如圖10所示，將積體元件18倒置並安裝到凹口160內的基底200上。也就是說，積體元件18的底面18bt是朝上。積體元件18的底面18bt可以與經切割的第二封裝體14的底面14bt齊平。或者，積體元件18的底面18bt’(如虛線所示)可低於經切割的第二封裝體14的底面14bt。在一些實施例中，積體元件18通過多個導電端子170接合到基底200上。積體元件18可包括被動元件、記憶體元件或其組合。被動元件可以包括積體被動元件(IPD)、表面安裝元件(SMD)、類似元件或其組合。記憶體元件 可包括動態隨機存取記憶體(DRAM)、靜態隨機存取記憶體(SRAM)、類似記憶體或其組合。儘管圖10中僅示出了一個積體元件18，但本公開的實施例不限於此。在其他實施例中，積體元件18的數量可以根據需要進行調整。

在一些實施例中，基底200可被稱為積體電路(IC)基底，其包括一或多個主動元件及/或一或多個被動元件(未示出)。可以使用例如電晶體、電容器、電阻器、其組合等的多種元件來為元件堆疊提供各種結構和功能設計。這些元件可使用任何合適的方法形成。

在一些實施例中，基底200包括基底芯體(未示出)。基底芯體可由例如矽、鍺、金剛石等的半導體材料製成。另外，也可使用例如矽鍺、碳化矽、砷化鎵、砷化銦、磷化銦、碳化鍺矽、磷化砷鎵、磷化鎵銦、這些的組合等的複合材料。此外，基底芯體可以是SOI基底。一般而言，SOI基底包括一層半導體材料，例如磊晶矽、鍺、矽鍺、SOI、SGOI或其組合。在替代實施例中，基底芯體可包括基於絕緣芯，例如玻璃纖維強化型樹脂芯(fiberglass reinforced resin core)。一種示例性芯材料是例如FR4等玻璃纖維樹脂。芯材料的替代物包括雙馬來醯亞胺三嗪(bismaleimide-triazine，BT)BT樹脂，或者作為另外一種選擇，包括其他印刷電路板(printed circuit board，PCB)材料或膜。例如味之素構成膜(Ajinomoto build-up film，ABF)等構成膜或其他疊層體(laminate)可用於基底芯體。

基底200還可包括金屬化層與通孔(未示出)。金屬化層可形成在基底芯體中及/或上的主動元件及被動元件之上，且被設計成連接各種元件以形成功能性電路。金屬化層可由交替的介電質(例如，低介電常數(low-k)介電材料)層與導電材料(例如，銅)層形成且可通過任意合適的製程(例如沉積、鑲嵌、雙鑲嵌或類似製程)形成，其中通孔內連導電材料層。在一些實施例中，基底芯體實質上不包含主動元件及被動元件。

將經切割的第二封裝體14與積體元件18安裝到基底200上之後。將此上覆結構通過多個連接件250接合到電路板300上，從而完成封裝結構1。在一些實施例中，電路板300可以是印刷電路板(PCB)，或其他合適的電路板以提供電連接的功能。在一些實施例中，連接件250由具有低電阻率的導電材料(例如，Sn、Pb、Ag、Cu、Ni、Bi或其合金)製成，並通過合適的製程(例如，蒸鍍、鍍覆、落球、絲網印刷或球安裝製程)來形成。在本實施例中，連接件250可形成網格，例如球柵陣列(BGA)。在一些實施例中，封裝結構1可被稱為基板上晶圓上晶片(CoWoS)封裝結構。

圖11是根據一些替代實施例的封裝結構的上視圖。

參照圖11，經切割的封裝體24類似於圖8的經切割的封裝體14。經切割的封裝體24與經切割的封裝體14的主要區別在於：經切割的封裝體24的第一晶粒110具有圓角110c。詳細地說，在將第一晶粒110貼附到載體100上之前，該方法可選地包括對 第一晶粒110進行修整處理(trimming treatment)以圓角化第一晶粒110的拐角110c。在此實施例中，相較於具有應力集中問題的直角，圓角110c能夠降低第一晶粒110與包封體130之間的應力，進而避免包封體130的裂紋及/或分層問題。因此，提升了封裝結構2的可靠性與良率。在一些實施例中，修整處理可包括使用與上述雷射切割製程相同的雷射222，如圖7A所示。修整處理的功率和製程時間可與雷射切割製程相同或不同，本發明實施例不加以限制。

根據一實施例中，一種封裝結構的形成方法，包括：提供具有多個第一晶粒與多個第二晶粒於其中的第一封裝體；進行第一切割製程，以將所述第一封裝體切割為多個第二封裝體，其中所述多個第二封裝體中的一者包括三個第一晶粒與一個第二晶粒；以及進行第二切割製程，移除所述多個第二封裝體中的所述一者中的所述第二晶粒，使得經切割的第二封裝體形成為大於或等於5的角的多邊形結構。

在一些實施例中，所述多個第一晶粒為功能性晶粒，而所述多個第二晶粒為虛擬晶粒。在一些實施例中，所述第一切割製程包括機械切割製程，所述機械切割製程包括使用刀具沿著多個第一切割路徑與多個第二切割路徑進行切割。在一些實施例中，所述第二切割製程包括雷射切割製程，所述雷射切割製程包括使用雷射沿著多個第三切割路徑進行切割，且所述多個第三切割路徑不與所述多個第一切割路徑及所述多個第二切割路徑重 疊。在一些實施例中，進行所述第二切割製程以移除所述多個第二封裝體中的所述一者中的所述第二晶粒之後，更包括形成凹口，所述凹口具有拐角，且所述拐角的曲率半徑介於10μm至500μm之間。在一些實施例中，所述封裝結構的形成方法，更包括：將所述經切割的第二封裝體安置在基板上；以及將積體元件安置在所述凹口內的所述基板上。在一些實施例中，所述積體元件包括被動元件、記憶體元件或其組合。在一些實施例中，所述經切割的第二封裝體具有對應於所述第一切割製程的第一切割面，所述經切割的第二封裝體具有對應於所述第二切割製程的第二切割面，且所述第一切割面與所述經切割的第二封裝體的底面之間的第一角度比所述第二切割面與所述經切割的第二封裝體的所述底面之間的第二角度更接近90度。在一些實施例中，在提供所述第一封裝體之前，更包括對所述多個第一晶粒進行修整處理，以圓角化所述多個第一晶粒的拐角。

根據一實施例中，一種封裝結構的形成方法，包括：提供具有三個第一晶粒與一個第二晶粒於其中的封裝體，其中所述三個第一晶粒與所述第二晶粒排列成2X2陣列；以及進行雷射切割製程，移除所述第二晶粒，以形成凹口，使得經切割的封裝體形成為大於或等於5的角的多邊形結構。

在一些實施例中，所述三個第一晶粒為功能性晶粒，而所述第二晶粒為非功能性晶粒。在一些實施例中，所述雷射切割製程包括使用雷射沿著切割路徑進行切割，所述切割路徑包括至 少兩個不同方向。在一些實施例中，在所述切割路徑的所述兩個不同方向的連接處具有拐角，且所述拐角的曲率半徑介於10μm至500μm之間。在一些實施例中，所述經切割的封裝體具有一切割面，所述切割面與所述經切割的封裝體的底面之間具有一非直角的角度。在一些實施例中，所述封裝結構的形成方法，更包括：將所述經切割的封裝體安置在基板上；以及將積體元件安置在所述凹口內的所述基板上。在一些實施例中，所述積體元件包括被動元件、記憶體元件或其組合。

根據一實施例中，一種封裝結構，包括：多個晶粒；包封體，包封所述多個晶粒；重分佈層(RDL)結構，配置在所述多個晶粒的主動面與所述包封體上，以形成L型封裝體，其中所述L型封裝體具有切割面，且所述切割面包括：第一表面，沿著X方向延伸；第二表面，沿著Y方向延伸；以及彎曲表面，連接所述第一表面與所述第二表面；以及多個導電端子，配置在所述RDL結構上。

在一些實施例中，所述彎曲表面的曲率半徑介於10μm至500μm之間。在一些實施例中，所述切割面與所述L型封裝體的底面之間具有一非直角的角度。在一些實施例中，所述切割面包括：第一側壁，位於所述包封體的側壁處；以及第二側壁，位於所述RDL結構的側壁處，其中所述第一側壁與所述第二側壁彼此交錯。

以上概述了若干實施例的特徵，以使所屬領域中的技術 人員可更好地理解本公開的各個方面。所屬領域中的技術人員應知，其可容易地使用本公開作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的及/或實現與本文中所介紹的實施例相同的優點。所屬領域中的技術人員還應認識到，此種等效構造並不背離本公開的精神及範圍，而且他們可在不背離本公開的精神及範圍的條件下在本文中作出各種改變、代替及變更。

14:封裝體

16:拐角

16r:曲率半徑

110:第一晶粒

130:包封體

160:凹口

214:第一切割面

224:第二切割面

CP3:第三切割路徑

S1:第一表面

S2:第二表面

S3:彎曲表面

X、Y:方向

Claims (10)

1. 一種封裝結構的形成方法，包括：提供具有多個第一晶粒與多個第二晶粒於其中的第一封裝體；進行第一切割製程，以將所述第一封裝體切割為多個第二封裝體，其中所述多個第二封裝體中的一者包括三個第一晶粒與一個第二晶粒；以及進行第二切割製程，移除所述多個第二封裝體中的所述一者中的所述第二晶粒，以形成凹口，所述凹口具有拐角，使得經切割的第二封裝體形成為大於或等於5的角的多邊形結構。
2. 如請求項1所述的封裝結構的形成方法，其中所述多個第一晶粒為功能性晶粒，而所述多個第二晶粒為虛擬晶粒。
3. 如請求項1所述的封裝結構的形成方法，其中所述第一切割製程包括機械切割製程，所述機械切割製程包括使用刀具沿著多個第一切割路徑與多個第二切割路徑進行切割。
4. 如請求項3所述的封裝結構的形成方法，其中所述第二切割製程包括雷射切割製程，所述雷射切割製程包括使用雷射沿著多個第三切割路徑進行切割，且所述多個第三切割路徑不與所述多個第一切割路徑及所述多個第二切割路徑重疊。
5. 如請求項1所述的封裝結構的形成方法，其中所述拐角的曲率半徑介於10μm至500μm之間。
6. 如請求項5所述的封裝結構的形成方法，更包括： 將所述經切割的第二封裝體安置在基板上；以及將積體元件安置在所述凹口內的所述基板上。
7. 如請求項1所述的封裝結構的形成方法，其中在提供所述第一封裝體之前，更包括對所述多個第一晶粒進行修整處理，以圓角化所述多個第一晶粒的拐角。
8. 一種封裝結構的形成方法，包括：提供具有三個第一晶粒與一個第二晶粒於其中的封裝體，其中所述三個第一晶粒與所述第二晶粒排列成2X2陣列；以及進行雷射切割製程，移除所述第二晶粒，以形成凹口，所述凹口具有拐角，使得經切割的封裝體形成為大於或等於5的角的多邊形結構。
9. 一種封裝結構，包括：多個晶粒；包封體，包封所述多個晶粒；重分佈層(RDL)結構，配置在所述多個晶粒的主動面與所述包封體上，以形成L型封裝體，其中所述L型封裝體具有切割面，且所述切割面包括：第一表面，沿著X方向延伸；第二表面，沿著Y方向延伸；以及彎曲表面，連接所述第一表面與所述第二表面，所述彎曲表面具有拐角；以及多個導電端子，配置在所述RDL結構上。
10. 如請求項9所述的封裝結構，其中所述切割面包括：第一側壁，位於所述包封體的側壁處；以及第二側壁，位於所述RDL結構的側壁處，其中所述第一側壁與所述第二側壁彼此交錯。

Images