TWI823201B - 晶片互聯方法、互聯器件以及形成封裝件的方法 - Google Patents
晶片互聯方法、互聯器件以及形成封裝件的方法 Download PDFInfo
- Publication number
- TWI823201B TWI823201B TW110145134A TW110145134A TWI823201B TW I823201 B TWI823201 B TW I823201B TW 110145134 A TW110145134 A TW 110145134A TW 110145134 A TW110145134 A TW 110145134A TW I823201 B TWI823201 B TW I823201B
- Authority
- TW
- Taiwan
- Prior art keywords
- wafer
- interconnection device
- bumps
- interconnection
- pads
- Prior art date
Links
Classifications
-
- H10W90/00—
-
- H10W70/614—
-
- H10W72/20—
-
- H10W74/01—
-
- H10W74/117—
-
- H10W70/60—
-
- H10W70/65—
-
- H10W70/652—
-
- H10W70/6528—
-
- H10W70/655—
-
- H10W72/01212—
-
- H10W72/0198—
-
- H10W72/07207—
-
- H10W72/221—
-
- H10W72/234—
-
- H10W72/241—
-
- H10W72/853—
-
- H10W74/142—
-
- H10W90/722—
-
- H10W90/724—
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
- Manufacturing & Machinery (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Auxiliary Devices For And Details Of Packaging Control (AREA)
Abstract
本發明提供了晶片互聯方法、互聯器件以及形成封裝件的方法,該晶片互聯方法包括:將第一晶片和第二晶片設置於載體表面,其中,第一晶片的上方表面形成有多個第一凸點,第二晶片的上方表面形成有多個第二凸點,第一凸點的接觸面小於第二凸點;將互聯器件附接至第一晶片和第二晶片的部分上方表面,互聯器件的一側表面形成有用於接合至多個第一凸點的多個第一焊盤以及用於接合至多個第二凸點的多個第二焊盤,其中,將互聯器件的多個第一焊盤對準接合至多個第一凸點,以使互聯器件的多個第二焊盤和多個第二凸點實現自對準接合。利用上述方法,避免由於誤差而導致的難以對準接合的問題。
Description
本發明屬於半導體領域,具體涉及晶片互聯方法、互聯器件以及形成封裝件的方法。
本部分旨在為申請專利範圍中陳述的本發明的實施方式提供背景或上下文。此處的描述不因為包括在本部分中就承認是現有技術。
隨著人工智慧時代的到來,半導體積體電路的發展趨勢是功能越多且計算速度越快。由於“摩爾定律”,如果簡單使用大晶片的SOC集成來滿足這個發展趨勢,無疑會使電路設計的難度越來越高,製造成本越來越昂貴。更為實際的解決方案則是採用多個小晶片的異質集成技術來完成功能集成的目的。基於此,目前對於高端封裝的重要任務是發展高效率,高密度的多晶片互聯技術,通過裸晶片之間的直接聯接來形成晶片的實體層功能區塊,以此來代替大晶片的SOC集成,實現低成本和高自由度,並具有相同的功能性。
現有的多晶片互聯技術中,在半導體晶片的封裝過程中難以避免地存在安裝誤差,導致難以實現多晶片與互聯器件之間的對準接合。
針對上述現有技術中存在的問題,提出了晶片互聯方法、互聯器件以及形成封裝件的方法,利用這種方法、器件和封裝件,能夠解決上述問題。
本發明提供了以下方案。
第一方面,提供一種晶片互聯方法,包括:將第一晶片和第二晶片設置於載體表面,其中,第一晶片的上方表面形成有多個第一凸點,第二晶片的上方表面形成有多個第二凸點,第一凸點的接觸面小於第二凸點;將互聯器件附接至第一晶片和第二晶片的部分上方表面,互聯器件的一側表面形成有用於接合至多個第一凸點的多個第一焊盤以及用於接合至多個第二凸點的多個第二焊盤,其中,將互聯器件的多個第一焊盤對準接合至多個第一凸點,以使互聯器件的多個第二焊盤和多個第二凸點實現自對準接合。
在一些可能的實施方式中,第一晶片的多個第一凸點為多個高密度凸點,第二晶片的多個第二凸點為多個低密度凸點。
在一些可能的實施方式中,在互聯器件的多個第一焊盤和多個第二焊盤之間形成有扇出電路,以使每組晶片包含的第一晶片通過互聯器件能夠電性連接至第二晶片。
在一些可能的實施方式中,互聯器件形成為具有垂直互聯通孔的互聯器件。
在一些可能的實施方式中,互聯器件形成為無源器件或有源器件。
第二方面,提供一種互聯器件,互聯器件的一側表面形成有多個第一焊盤和多個第二焊盤,其中,多個第一焊盤用於接合至第一晶片,多個第二焊盤用於接合至第二晶片;互聯器件的多個第一焊盤和多個第二焊盤之間形成有扇出電路,用於實現多個第一焊盤和多個第二焊盤之間的電性連接。
在一些可能的實施方式中,互聯器件形成為具有垂直互聯通孔的互聯器件。
在一些可能的實施方式中,互聯器件形成為無源器件或有源器件。
在一些可能的實施方式中,互聯器件採用半導體材料,包括以下中的一種或多種: 矽(Si)、碳化矽(SiC)、砷化鎵(GaAs)、氮化鎵(GaN)。
在一些可能的實施方式中,互聯器件採用無機材料,包括以下中的一種或多種:玻璃、陶瓷。
在一些可能的實施方式中,互聯器件採用封裝基板材料,包括以下中的一種或多種:印刷電路基板(PCB),塑封基板(EMC),柔性電路基板。
在一些可能的實施方式中,互聯器件採用金屬基板材料,包括以下中的一種或多種:銅、鋁。
在一些可能的實施方式中,互聯器件附帶具有積體電路、微機電系統(MEMS)、光電元器件以及被動元器件(IPD)的功能。
協力廠商面,提供一種形成封裝件的方法,包括:提供載體和至少一組晶片,其中每組晶片至少包括第一晶片和第二晶片;將每組晶片包含的第一晶片和第二晶片正面朝上裝設於載體的表面,其中第一晶片的上方表面具有第一凸點,第二晶片的上方表面具有第二凸點;利用如第一方面的方法將互聯器件附接至每組晶片包含的第一晶片和第二晶片的部分上方表面,以使每組晶片包含的第一晶片通過互聯器件能夠電性連接至第二晶片;在第一晶片和第二晶片的周圍形成一塑封層,其中第一晶片、第二晶片和互聯器件嵌於塑封層內;在塑封層遠離載體的一側表面進行減薄處理,以暴露出第一晶片的第一凸點和第二晶片的第二凸點;在塑封層暴露出第一凸點和第二凸點的一側表面形成第三凸點;以及,移除載體。
在一些可能的實施方式中,晶片組數大於1,方法還包括:移除載體之後,對形成的封裝件進行切割以獲得多個單元封裝體,其中每個單元封裝體包含一組晶片。
本申請實施例採用的上述至少一個技術方案能夠達到以下有益效果:可以理解,在半導體晶片的封裝過程中,難以避免地存在安裝誤差,本實施例中,第二凸點由於其更大的接觸面積而具有更大的容納誤差空間,通過先精確對準接合第一凸點和第一焊盤,由此互聯器件的多個第二焊盤能夠自對準接合至具有更大的容納誤差空間的多個第二凸點上。避免由於誤差而導致的難以對準接合的問題。
應當理解,上述說明僅是本發明技術方案的概述,以便能夠更清楚地瞭解本發明的技術手段,從而可依照說明書的內容予以實施。為了讓本發明的上述和其它目的、特徵和優點能夠更明顯易懂,以下特舉例說明本發明的具體實施方式。
下面將參照附圖更詳細地描述本公開的示例性實施例。雖然附圖中顯示了本公開的示例性實施例,然而應當理解,可以以各種形式實現本公開而不應被這裡闡述的實施例所限制。相反,提供這些實施例是為了能夠更透徹地理解本公開,並且能夠將本公開的範圍完整的傳達給本領域的技術人員。
以下公開內容提供了許多用於實現本發明的不同特徵的不同實施例或實例。下面描述了元件和佈置的具體實例以簡化本發明。當然,這些僅僅是實例,而不旨在限制本發明。例如,以下描述中,將互聯器件13附接至第一晶片11和第二晶片12的上方表面可以包括第一晶片11、第二晶片12和互聯器件13直接接觸形成的實施例,並且也可以包括在第一晶片11、第二晶片12和互聯器件13之間可以形成額外的部件,從而使得第一晶片11、第二晶片12和互聯器件13可以不直接接觸的實施例。此外,本發明可在各個實施例中重複參考標號和/或字元。該重複是為了簡單和清楚的目的,並且其本身不指示所討論的各個實施例和/或配置之間的關係。
應理解,諸如“包括”或“具有”等術語旨在指示本說明書中所公開的特徵、數位、步驟、行為、部件、部分或其組合的存在,並且不旨在排除一個或多個其他特徵、數位、步驟、行為、部件、部分或其組合存在的可能性。
而且,為便於描述,在此可以使用諸如“ 在… 之下”、“ 在… 下方”、“ 下部”、“ 在… 之上”、“上方”等空間相對術語,以描述如圖所示的一個元件或部件與另一個(或另一些)原件或部件的關係。除了圖中所示的方位外,空間相對術語旨在包括器件在使用或操作中的不同方位。器件可以以其它方式定向(旋轉90度或在其它方位上),而本文使用的空間相對描述符可以同樣地作出相應的解釋。
另外還需要說明的是,在不衝突的情況下,本發明中的實施例及實施例中的特徵可以相互組合。下面將參考附圖並結合實施例來詳細說明本發明。
圖1為根據本申請一實施例的形成封裝件的方法100的流程示意圖。如圖1所示,該方法100可以包括步驟101~102。
步驟101、將第一晶片和第二晶片設置於載體表面。
參考圖2A,可以按照事先設計好的預設晶片間距或預設晶片擺放位置將第一晶片11和第二晶片12正面朝上裝設於載體10的表面。第一晶片11的上方表面具有第一凸點21,第二晶片12的上方表面具有第二凸點22,凸點也可稱為晶片管腳,將晶片具有晶片管腳的一側表面稱之為正面,將與正面相對的一側表面稱之為背面。例如,在一些實施例中,第一凸點21和第二凸點22可以形成為由導電材料製成的焊料凸點,導電材料包括Cu、Ag、Au等或它們的合金,也可以包括其他材料。例如,在一些實施例中,可以使用諸如封裝機器的自動化機器或手工地將兩個或多個晶片聯接至載體10。在一些實施例中,可以使用粘合膜(未示出)或管芯貼膜(未示出)將第一晶片11和第二晶片12的背面聯接至載體10的任意一側面,使得第一晶片11和第二晶片12的正面遠離載體10向外示出,在半導體封裝中,也可稱之為正面朝上(face-up)。
參考圖3A,示出了第一晶片11和第二晶片12的頂視示意圖。在本實施例中,第一晶片11和第二晶片12並排間隔地設置在載體表面,第一晶片的第一邊緣區域和第二晶片的第二邊緣區域分佈在第一晶片和第二晶片之間的間隙兩側。第一晶片11的第一邊緣區域中包含多個第一凸點21,第二晶片的第二邊緣區域中包含多個第二凸點22。其中,第一凸點21的接觸面小於第二凸點22。
可以理解,在半導體晶片的封裝過程中,難以避免地存在安裝誤差。在步驟101中,將第一晶片11和第二晶片12裝設於載體10的一側表面時,可能會產生一定程度的安裝間距誤差。比如,第一晶片11和第二晶片12之間的實際晶片間距相較於事先設計好的預設晶片間距更近或者更遠。又比如,事先設計好的晶片擺放位置為第一晶片11和第二晶片12並排平行地擺放,而實際擺放過程中,第一晶片11和第二晶片12並未能完全平行地擺放,而是存在角度誤差。諸如此類的安裝誤差難以避免地存在於晶片擺放的過程中。
步驟102、將互聯器件附接至第一晶片和第二晶片的部分上方表面。
參考圖3B,其中,互聯器件13的一側表面形成有多個第一焊盤131和多個第二焊盤132,多個第一焊盤131用於接合至第一晶片11上方表面形成的多個第一凸點21,多個第二焊盤132用於接合至第二晶片12上方表面形成的多個第二凸點22。
在本實施例中,互聯器件13用於跨越第一晶片和第二晶片之間的間隙而附接在第一晶片的第一邊緣區域和第二晶片的第二邊緣區域上方。互聯器件13的一側表面分佈的多個第一焊盤131用於與第一邊緣區域中包含多個第一凸點21相互接合,分佈的多個第二焊盤132用於與第二邊緣區域中包含多個第二凸點22相互接合。應當理解,互聯器件中的多個第一焊盤131和多個第二焊盤132的焊盤位置是由預設晶片擺放位置以及第一晶片11、第二晶片12上的凸點分佈位置而確定的。比如,當在晶片設計中所確定的第一晶片11和第二晶片12之間的晶片間距較寬時,圖3A所示出的第一晶片11和第二晶片12需按照設計的較寬的晶片間距進行擺放,圖3B所示出的互聯器件13也同樣被設計為更寬,具體而言,互聯器件13中第一焊盤區域和第二焊盤區域之間的寬度更寬。換言之,在理想情況下,也即不存在上述安裝誤差的情況下,互聯器件13可以附接在第一晶片11和第二晶片12的上方,且互聯器件13中的多個第一焊盤131和多個第二焊盤132能夠同時精准地接合至第一晶片和第二晶片上方的對應凸點上。
由於在步驟101中,難以避免地存在安裝誤差。本實施例中,將互聯器件13附接至第一晶片11和第二晶片12的上方表面的具體安裝步驟為:將互聯器件13的多個第一焊盤對準接合至多個第一凸點,以使互聯器件13的多個第二焊盤132自對準接合至第二晶片的多個第二凸點22,換言之,以已經對準接合的多個第一凸點21和第一焊盤131為參考基準,使互聯器件13的多個第二焊盤132基於器件自身張力而自對準接合至多個第二凸點。
參見圖3C,本實施例中,通過先精確對準第一凸點21和第一焊盤131,能夠實現第一凸點21和第一焊盤131之間的對準接合,互聯器件的多個第一焊盤131和多個第一凸點21互相接合之後,互聯器件的實際放置位置已經確定下來。此時第二凸點22由於其更大的接觸面積而具有更大的容納誤差空間,基於互聯器件13的自身張力,多個第二焊盤132能夠自對準接合至具有更大的容納誤差空間的多個第二凸點上。由此,能夠實現多個第一凸點21和多個第一焊盤131之間的對準接合,多個第二凸點22和多個第二焊盤132之間的自動對準接合,避免由於誤差而導致的難以對準接合的問題。
在一些實施方式中,第一凸點21和第一焊盤131可以具有相同或類似的形狀、大小的接觸面,由此可以便於第一凸點21和第一焊盤131之間的精確對準。避免或減小因為第一凸點21和第一焊盤131之間的對準誤差而額外導致第二凸點22和第二焊盤132之間產生的對準誤差增加。
在一些實施方式中,參見圖3A,第一晶片11的多個第一凸點21為多個高密度凸點,第二晶片12的多個第二凸點22為多個低密度凸點。由此,高密度第一凸點21和第一焊盤131能夠實現對準接合,而低密度第一凸點22由於其更大的接觸面積而具有更大的容納誤差空間,避免由於誤差而導致的難以對準接合的問題。
在一些實施方式中,參見圖3B,在互聯器件13的多個第一焊盤131和多個第二焊盤132之間形成有扇出(fan-out)電路133,扇出電路133用於使聯接的一組第一焊盤和第二焊盤之間電性聯接,從而在將互聯器件13附接在第一晶片11和第二晶片12上之後,使第一晶片11通過互聯器件13能夠電性連接至第二晶片12。
在一些另外的實施方式中,在互聯器件13的多個第一焊盤131和多個第二焊盤132之間也可以形成其他任何類型的互聯電路,只要該互聯電路能夠實現任一個或多個第一焊盤131和任一個或多個第二焊盤132之間的電性聯接即可。
在一些實施方式中,第一焊盤131的接觸面小於第二焊盤132的接觸面,由此第二焊盤132由於其更大的接觸面積而具有更大的容納誤差空間,在第一焊盤131和第一凸點21對準接合之後,互聯器件13的具有更大的容納誤差空間的多個第二焊盤132能夠自對準接合至具有更大的容納誤差空間的多個第二凸點上。進一步提高了誤差容錯程度。
本申請實施例還提供一種互聯器件,圖3B示出了該互聯器件13的結構示意圖。
參見圖3,該互聯器件13的一側表面形成有多個第一焊盤131和多個第二焊盤132,其中,多個第一焊盤131用於接合至第一晶片,多個第二焊盤132用於接合至第二晶片;互聯器件13的多個第一焊盤131和多個第二焊盤132之間形成有扇出電路133,用於實現多個第一焊盤和多個第二焊盤之間的電性連接。
在一些可能的實施方式中,互聯器件形成為具有垂直互聯通孔的互聯器件。
在一些可能的實施方式中,互聯器件形成為無源器件或有源器件。
在一些可能的實施方式中,互聯器件採用半導體材料,包括以下中的一種或多種: 矽(Si)、碳化矽(SiC)、砷化鎵(GaAs)、氮化鎵(GaN)。
在一些可能的實施方式中,互聯器件採用無機材料,包括以下中的一種或多種:玻璃、陶瓷。
在一些可能的實施方式中,互聯器件採用封裝基板材料,包括以下中的一種或多種:印刷電路基板(PCB),塑封基板(EMC),柔性電路基板。
在一些可能的實施方式中,互聯器件採用金屬基板材料,包括以下中的一種或多種:銅、鋁。
在一些可能的實施方式中,互聯器件附帶具有積體電路、微機電系統(MEMS)、光電元器件以及被動元器件(IPD)的功能。本申請實施例還提供了一種形成封裝件的方法。圖2A-圖2E示出本申請一實施例的過程中的中間階段的截面示意圖。
該方法包括:提供載體10和至少一組晶片,其中每組晶片至少包括第一晶片11和第二晶片12;參見圖2A,將每組晶片包含的第一晶片11和第二晶片12正面朝上裝設於載體10的表面,其中第一晶片11的上方表面具有第一凸點21,第二晶片12的上方表面具有第二凸點22;利用如上述實施例的方法將互聯器件13附接至每組晶片包含的第一晶片11和第二晶片12的部分上方表面,以使每組晶片包含的第一晶片11通過互聯器件13能夠電性連接至第二晶片12;參見圖2B,在第一晶片11和第二晶片12的周圍形成一塑封層30,其中第一晶片11、第二晶片12和互聯器件13嵌於塑封層30內;參見圖2C,在塑封層30遠離載體10的一側表面進行減薄處理,以暴露出第一晶片11的第一凸點21和第二晶片12的第二凸點22;參見圖2D,在塑封層30暴露出第一凸點21和第二凸點22的一側表面形成第三凸點40;以及,參見圖2E,移除載體10。
在一種可能的實施方式中,上述晶片組數大於1,方法還包括:移除載體10之後,對形成的封裝件進行切割以獲得多個單元封裝體,其中每個單元封裝體包含一組晶片。由此可以實現大規模封裝。
本申請實施例提供的晶片互聯方法和互聯器件同樣應用於晶片堆疊形式的半導體封裝件中。例如,參見圖4,可以提供載體10和多層晶片;參見圖4,可以將第一層晶片包含的第一晶片11和第二晶片12正面朝上裝設於載體10的表面;利用如圖1所示的晶片互聯方法將互聯器件13附接至第一層晶片包含的第一晶片11和第二晶片12的部分上方表面,以使第一層晶片包含的第一晶片11通過互聯器件13能夠電性連接至第二晶片12;將第二層晶片包含的第三晶片14和第四晶片15正面朝上裝設於第一晶片11、第二晶片12的上方表面,且分佈在互聯器件13的兩側,利用如圖1所示的晶片互聯方法將互聯器件16附接至第二層晶片包含的第三晶片14和第四晶片15的部分上方表面,可以使第二層晶片包含的第三晶片14通過互聯器件16能夠電性連接至第四晶片15,並且同時連接至互聯器件13。 通過互聯器件13、16,第一層晶片包含的第一晶片11、第二晶片12以及第二層晶片包含的第三晶片14、第四晶片15均能夠實現電性連接。由此,利用互聯器件可以實現多層晶片之間的電性連接。
雖然已經參考若干具體實施方式描述了本發明的精神和原理,但是應該理解,本發明並不限於所公開的具體實施方式,對各方面的劃分也不意味著這些方面中的特徵不能組合以進行受益,這種劃分僅是為了表述的方便。本發明旨在涵蓋所附申請專利範圍的精神和範圍內所包括的各種修改和等同佈置。
10:載體
11:第一晶片
12:第二晶片
13、16:互聯器件
131:第一焊盤
132:第二焊盤
133:扇出電路
14:第三晶片
15:第四晶片
21:第一凸點
22:第二圖點
30:塑封層
40:第三凸點
通過閱讀下文的示例性實施例的詳細描述,本領域普通技術人員將明白本文所述的優點和益處以及其他優點和益處。附圖僅用於示出示例性實施例的目的,而並不認為是對本發明的限制。而且在整個附圖中,用相同的標號表示相同的部件。在附圖中:
在附圖中,相同或對應的標號表示相同或對應的部分。
[圖1]為根據本發明一實施例的形成封裝件的方法的流程示意圖;
[圖2A至2E]為根據本發明一實施例在形成封裝件的過程中的中間階段的截面示意圖;
[圖3A至3C]為根據本發明另一實施例在進行晶片互聯的過程中的示意圖;
[圖4]為根據本發明一實施例的使用互聯器件的堆疊晶片封裝件的結構示意圖。
步驟101:將第一晶片和第二晶片設置於載體表面
步驟102:將互聯器件附接至第一晶片和第二晶片的部分上方表面
Claims (14)
- 一種晶片互聯方法,其特徵在於,包括:將第一晶片和第二晶片設置於載體表面,其中,所述第一晶片的上方表面形成有多個第一凸點,所述第二晶片的上方表面形成有多個第二凸點,所述第一凸點的接觸面小於所述第二凸點;將互聯器件附接至所述第一晶片和所述第二晶片的部分上方表面,所述互聯器件的一側表面形成有用於接合至所述多個第一凸點的多個第一焊盤以及用於接合至所述多個第二凸點的多個第二焊盤,其中,將所述互聯器件的多個所述第一焊盤對準接合至多個所述第一凸點,以使所述互聯器件的多個所述第二焊盤自對準接合至所述第二晶片的多個所述第二凸點。
- 根據請求項1所述的方法,其特徵在於,所述第一晶片的多個所述第一凸點為多個高密度凸點,所述第二晶片的多個所述第二凸點為多個低密度凸點。
- 根據請求項1所述的方法,其特徵在於,在所述互聯器件的多個所述第一焊盤和多個所述第二焊盤之間形成有扇出電路,以使每組晶片包含的所述第一晶片通過所述互聯器件能夠電性連接至所述第二晶片。
- 根據請求項1-3中任一項所述的方法,其特徵在於,所述互聯器件形成為具有垂直互聯通孔的互聯器件。
- 根據請求項1-3中任一項所述的方法,其特徵在於,所述互聯器件形成為無源器件或有源器件。
- 一種互聯器件,其特徵在於, 所述互聯器件的一側表面形成有多個第一焊盤和多個第二焊盤,其中,所述多個第一焊盤用於接合至第一晶片,所述多個第二焊盤用於接合至第二晶片;所述互聯器件的所述多個第一焊盤和所述多個第二焊盤之間形成有用於在水平方向上扇出的扇出電路,用於實現所述多個第一焊盤和所述多個第二焊盤之間的電性連接,其中所述互聯器件在封裝件的塑封之前被放置在所述封裝件內;其中,所述互聯器件採用金屬基板材料,包括以下中的一種或多種:銅、鋁。
- 根據請求項6所述的互聯器件,其特徵在於,所述互聯器件形成為具有垂直互聯通孔的互聯器件。
- 根據請求項6所述的互聯器件,其特徵在於,所述互聯器件形成為無源器件或有源器件。
- 根據請求項6所述的互聯器件,其特徵在於,所述互聯器件採用半導體材料,包括以下中的一種或多種:矽、碳化矽、砷化鎵、氮化鎵。
- 根據請求項6所述的互聯器件,其特徵在於,所述互聯器件採用無機材料,包括以下中的一種或多種:玻璃、陶瓷。
- 根據請求項6所述的互聯器件,其特徵在於,所述互聯器件採用封裝基板材料,包括以下中的一種或多種:印刷電路基板、塑封基板、柔性電路基板。
- 根據請求項6所述的互聯器件,其特徵在於,所述互聯器件附帶具有積體電路、微機電系統、光電元器件以及被動元器件的功能。
- 一種形成封裝件的方法,其特徵在於,包括:提供載體和至少一組晶片,其中每組晶片至少包括第一晶片和第二晶片;將每組晶片包含的所述第一晶片和所述第二晶片正面朝上裝設於所述載體的表面,其中第一晶片的上方表面具有第一凸點,第二晶片的上方表面具有第二凸點;利用如請求項1-5中任一項所述的方法將互聯器件附接至每組晶片包含的所述第一晶片和所述第二晶片的部分上方表面,以使每組晶片包含的所述第一晶片通過所述互聯器件能夠電性連接至所述第二晶片;在所述第一晶片和所述第二晶片的周圍形成一塑封層,其中所述第一晶片、所述第二晶片和所述互聯器件嵌於塑封層內;在所述塑封層遠離載體的一側表面進行減薄處理,以暴露出所述第一晶片的所述第一凸點和所述第二晶片的第二凸點;在所述塑封層暴露出所述第一凸點和所述第二凸點的一側表面形成第三凸點;以及,移除所述載體。
- 根據請求項13所述的一種形成封裝件的方法,其特徵在於,晶片組數大於1,所述方法還包括:移除所述載體之後,對形成的所述封裝件進行切割以獲得多個單元封裝體,其中每個所述單元封裝體包含一組晶片。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011408981.5A CN112542391B (zh) | 2020-12-04 | 2020-12-04 | 芯片互联方法、互联器件以及形成封装件的方法 |
| CN202011408981.5 | 2020-12-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202224127A TW202224127A (zh) | 2022-06-16 |
| TWI823201B true TWI823201B (zh) | 2023-11-21 |
Family
ID=75015918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW110145134A TWI823201B (zh) | 2020-12-04 | 2021-12-03 | 晶片互聯方法、互聯器件以及形成封裝件的方法 |
Country Status (3)
| Country | Link |
|---|---|
| KR (1) | KR102665955B1 (zh) |
| CN (1) | CN112542391B (zh) |
| TW (1) | TWI823201B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI874015B (zh) * | 2023-11-30 | 2025-02-21 | 大陸商榮諭科技(成都)有限公司 | 封裝結構及其製備方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200943440A (en) * | 2008-02-01 | 2009-10-16 | Ibm | Integrated module for data processing system |
| TW201535667A (zh) * | 2014-03-03 | 2015-09-16 | 英特爾股份有限公司 | 局部化高密度基板繞線 |
| TW202015194A (zh) * | 2018-10-12 | 2020-04-16 | 胡迪群 | 載板及其製作方法 |
| TW202029449A (zh) * | 2019-01-30 | 2020-08-01 | 力成科技股份有限公司 | 封裝結構及其製造方法 |
| US20200312767A1 (en) * | 2019-03-25 | 2020-10-01 | Intel Corporation | Inorganic-based embedded-die layers for modular semiconductive devices |
| US20200335443A1 (en) * | 2019-04-17 | 2020-10-22 | Intel Corporation | Coreless architecture and processing strategy for emib-based substrates with high accuracy and high density |
| TWI715257B (zh) * | 2019-10-22 | 2021-01-01 | 欣興電子股份有限公司 | 晶片封裝結構及其製作方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100438256B1 (ko) * | 1995-12-18 | 2004-08-25 | 마츠시타 덴끼 산교 가부시키가이샤 | 반도체장치 및 그 제조방법 |
| US9029196B2 (en) * | 2003-11-10 | 2015-05-12 | Stats Chippac, Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
| KR100809696B1 (ko) * | 2006-08-08 | 2008-03-06 | 삼성전자주식회사 | 사이즈가 상이한 복수의 반도체 칩이 적층된 멀티 칩패키지 및 그 제조방법 |
| TW200906260A (en) * | 2007-07-20 | 2009-02-01 | Siliconware Precision Industries Co Ltd | Circuit board structure and fabrication method thereof |
| US9082869B2 (en) * | 2010-09-14 | 2015-07-14 | Terapede Systems, Inc. | Apparatus and methods for high-density chip connectivity |
| US9397071B2 (en) * | 2013-12-11 | 2016-07-19 | Intel Corporation | High density interconnection of microelectronic devices |
| JP6130312B2 (ja) * | 2014-02-10 | 2017-05-17 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
| CN116169110A (zh) * | 2018-02-24 | 2023-05-26 | 华为技术有限公司 | 一种芯片及封装方法 |
| US10756058B2 (en) * | 2018-08-29 | 2020-08-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor package and manufacturing method thereof |
| KR20200102883A (ko) * | 2019-02-22 | 2020-09-01 | 에스케이하이닉스 주식회사 | 브리지 다이를 포함한 시스템 인 패키지 |
-
2020
- 2020-12-04 CN CN202011408981.5A patent/CN112542391B/zh active Active
-
2021
- 2021-12-03 TW TW110145134A patent/TWI823201B/zh active
- 2021-12-03 KR KR1020210171478A patent/KR102665955B1/ko active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200943440A (en) * | 2008-02-01 | 2009-10-16 | Ibm | Integrated module for data processing system |
| TW201535667A (zh) * | 2014-03-03 | 2015-09-16 | 英特爾股份有限公司 | 局部化高密度基板繞線 |
| TW202015194A (zh) * | 2018-10-12 | 2020-04-16 | 胡迪群 | 載板及其製作方法 |
| TW202029449A (zh) * | 2019-01-30 | 2020-08-01 | 力成科技股份有限公司 | 封裝結構及其製造方法 |
| US20200312767A1 (en) * | 2019-03-25 | 2020-10-01 | Intel Corporation | Inorganic-based embedded-die layers for modular semiconductive devices |
| US20200335443A1 (en) * | 2019-04-17 | 2020-10-22 | Intel Corporation | Coreless architecture and processing strategy for emib-based substrates with high accuracy and high density |
| TWI715257B (zh) * | 2019-10-22 | 2021-01-01 | 欣興電子股份有限公司 | 晶片封裝結構及其製作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102665955B1 (ko) | 2024-05-14 |
| TW202224127A (zh) | 2022-06-16 |
| CN112542391A (zh) | 2021-03-23 |
| KR20220079468A (ko) | 2022-06-13 |
| CN112542391B (zh) | 2022-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10867897B2 (en) | PoP device | |
| TWI871403B (zh) | 半導體器件及其製造方法 | |
| CN102088013B (zh) | 具有晶粒埋入式以及双面覆盖重增层之基板结构及其方法 | |
| TW201830598A (zh) | 具有虛設連接器的半導體封裝及其形成方法 | |
| TW200950041A (en) | Flip-chip package and semiconductor chip packages | |
| US12224267B2 (en) | Chip interconnecting method, interconnect device and method for forming chip packages | |
| TWI826339B (zh) | 2.5d封裝結構及製備方法 | |
| JP3618330B2 (ja) | 半導体装置及びその製造方法 | |
| CN111446177A (zh) | 异质集成芯片的系统级封装方法及结构 | |
| TWI823201B (zh) | 晶片互聯方法、互聯器件以及形成封裝件的方法 | |
| TWI855279B (zh) | 形成封裝件的方法及封裝件 | |
| TWI803084B (zh) | 形成封裝件的方法及封裝件 | |
| CN108962766B (zh) | 封装结构及其形成方法 | |
| CN108573933B (zh) | 半导体装置及其制造方法 | |
| CN110867385A (zh) | 一种封装结构及其制备方法 | |
| JP4214969B2 (ja) | 半導体装置の製造方法 | |
| CN210692483U (zh) | 一种封装结构 | |
| TW202221805A (zh) | 封裝件及其形成方法 | |
| CN219832635U (zh) | 半导体封装结构 | |
| TWI828396B (zh) | 半導體封裝組件及製備方法 | |
| CN112259518A (zh) | 芯片的扇出封装结构及其扇出封装方法 | |
| JP4214968B2 (ja) | 半導体装置及びその製造方法 | |
| CN115547985A (zh) | 芯片封装结构和芯片封装方法 | |
| TW202301602A (zh) | 半導體封裝元件及製備方法 | |
| TWI321836B (en) | Semiconductor chip package and method for manufacturing the same |