TWI820775B - 半導體裝置結構及其形成方法 - Google Patents

Abstract

半導體裝置結構的形成方法係被描述於此。該方法包含在一基板上方形成包含有一導電填充材料的一第一導電特徵件，在該導電填充材料上形成一蝕刻停止層，在該蝕刻停止層上形成一金屬間介電質，在該蝕刻停止層與該金屬間介電質中形成一開口以暴露該導電填充材料的一部分，在該導電填充材料的暴露部分形成一凹槽，並且該開口與該凹槽共同形成一鉚釘狀空間。該方法進一步包含在該鉚釘形空間中形成一第二導電特徵件，並且在該金屬間介電質與該第二導電特徵件上方形成一金屬氮化物層。形成該金屬氮化物層包含沉積該金屬氮化物層，以及以一電漿處理製程處理該金屬氮化物層。

Description

半導體裝置結構及其形成方法

本發明實施例係關於一種半導體裝置結構及其形成方法。

半導體集成電路(IC)產業經歷了指數級成長。IC材料與設計的技術進步產生了IC世代，其中每一世代的電路都比上一世代更小、更複雜。在IC演進過程中，功能密度(例如，每個晶片面積的互連裝置數量)普遍增加，但幾何尺寸(例如，可使用一製造過程來製作最小組件(或線))減小。這種尺寸縮小的過程通常透過提高生產效率和降低相關成本來提供益處。

隨著裝置的尺寸縮小，製造商已開始使用新的和不同的材料和/或材料的組合來促進裝置的尺寸縮小。尺寸縮小、單獨和與新的不同材料結合也帶來了前幾世代在更大幾何形狀下可能未出現過的挑戰。

本揭露有關一種形成半導體裝置結構之方法，包含：在一基板上方形成一第一導電特徵件，該第一導電特徵件包含一導電填充材料；在該導電填充材料上形成一蝕刻停止層；在該蝕刻停止層上形成一金屬間介電質；在該蝕刻停止層與該金屬間介電質中形成一開口以暴露該導電填充材料的一部分；在該導電填充材料的暴露部分形成一凹槽，其中該開口與該凹槽共同形成一鉚釘狀空間；在該鉚釘形空間中形成一第二導電特徵件，其中該第二導電特徵件為鉚釘形；在該金屬間介電質與該第二導電特徵件上方形成一金屬氮化物層， 包含：沉積該金屬氮化物層；及以一電漿處理製程處理該金屬氮化物層；以及實施一平坦化製程以去除該金屬氮化物層。

本揭露另關於一種形成半導體裝置結構之方法，包含：在一基板上方的一主動區中形成一第一導電特徵件，該第一導電特徵件包含一導電填充材料；在該基板上方的一電阻區中形成一電阻層；在該導電填充材料與該電阻層上形成一蝕刻停止層；在該蝕刻停止層上形成一金屬間介電質；在該蝕刻停止層與該金屬間介電質中形成一第一開口以暴露該導電填充材料的一部分；在該蝕刻停止層與該金屬間介電質中形成一第二開口以暴露該電阻層的一部分；在該第一開口中形成一第二導電特徵件，其中該第二導電特徵件在該金屬間介電質的一頂部表面上方延伸；在該金屬間介電質與該第二導電特徵件上方以及在該第二開口中形成一金屬氮化物層，包含：沉積該金屬氮化物層；以以一電漿處理製程處理該金屬氮化物層，以增加該金屬氮化物層的一頂部部分的氮濃度；以及實施一平坦化製程，以去除沉積在該金屬間介電質上方之該金屬氮化物層的一些部分與該第二導電特徵件的一部分。

本揭露還關於一種半導體裝置結構，包含：一第一導電特徵件，設置在一基板上方的一主動區中，其中該第一導電特徵件包含一導電填充材料；一電阻層，設置在該基板上方的一電阻區中；一蝕刻停止層，設置在該第一導電特徵件與該電阻層上方；一第二導電特徵件，設置在該主動區中的該蝕刻停止層中，其中該第二導電特徵件與該第一導電特徵件接觸；一金屬氮化物層，設置在該電阻層上方的該電阻區中的該蝕刻停止層中，其中該金屬氮化物層包含具有一第一氮濃度的一第一部分與具有基本上小於該第一氮濃度的一第二氮濃度的一第二部分；以及一導電材料，設置在該蝕刻停止層中，其中該導電材料與該金屬氮化物層接觸。

42:半導體基板

44:隔離區

46:鰭片、第一鰭片、第二鰭片

48:界面介電質

50:虛置閘極

52:遮罩

54:閘極間隔物

56:磊晶源極/汲極區

60:接觸蝕刻停止層(CESL)

62:第一層間介電質(第一ILD)

70:界面介電質

72:閘極介電層

74:可選的共形層

76:閘極導電填充材料

80:第二ILD

82:開口

84:開口

90:導電特徵件

92:導電特徵件

94:附著層

95:主動區

96:阻障層

97:電阻區

98:矽化物區

99:導電填充材料

100:半導體裝置結構

102:介電層

104:電阻層

110:ESL

112:金屬間介電質(IMD)

114:主動區的部分

115:遮罩層

116:電阻區的部分

120:開口

122:開口

124:凹槽

126:導電特徵件

128:間隙

130:密封部分

132:間隙

138:罩蓋結構

140:金屬層

142:金屬氮化物層

144:導電材料

150:導電特徵件

202:頂部部分

204:底部部分

T1~T6:厚度

當結合所附圖式而閱讀時自以下詳細描述最佳理解本揭露之態樣。應注意，根據業界中之標準實踐，各種特徵件未按比例繪製。實際上，為了清楚論述起見，可任意增大或減小各種特徵件之尺寸。

圖1是根據一些實施例的半導體裝置結構的立體圖。

圖2~9是根據一些實施例，沿截面A-A所截取之圖1的半導體裝置結構的各個製造階段的截面側視圖。

圖10~18是根據一些實施例，半導體裝置結構在各個製造階段期間的一些部分的放大圖。

圖19A與19B是根據一些實施例的金屬氮化物層的一部分的放大圖。

如下的揭露提供許多不同實施例，或示範例，用於實現所提供主題的不同特徵。為簡化本揭露，下文描述組件及配置的具體示範例。當然，這些組件以及配置僅為示範例以及不意以為限制。舉例而言，在接著的描述中，第一特徵在第二特徵之上或上的形成可包含直接接觸地形成第一特徵以及第二特徵的實施例，以及亦可包含附加特徵可形成於第一特徵與第二特徵之間，使得第一特徵與第二特徵可不直接接觸的實施例。此外，本揭露可能會在各種示範例中重複元件符號及/或符號。這樣的重複是為了簡單明瞭，其本身並不決定所討論的各種實施例及/或組構之間的關係。

再者，為便於描述，可在本揭露中使用諸如「在…下面」、「在…下方」、「下」、「在…上方」、「上」及類似者之空間相對術語來描述一個元件或特徵與另一(些)元件或特徵之關係，如圖式中繪示。空間相對術語旨在涵蓋除在圖式中描繪之定向以外之使用或操作中之裝置之不同定向。設備可以其他方式定向(旋轉90度或按其他定向)且本揭露中使用之空間相對描述同樣可相應地解釋。

一般而言，本揭露提供了與諸如金屬接觸、通孔、線等的導電特徵件以及用於形成這些導電特徵件的方法有關的示例實施例。本文描述的示例實施例是在用於鰭式場效電晶體(FinFET)的生產線後端(BEOL)和/或生產線中端(MEOL)製程中形成導電特徵件的情況下所描述的。其他實施例可在其他情況下實施，例如使用不同的元件，例如平面場效電晶體(FET)、垂直閘極全環繞(VGAA)FET、水平閘極全環繞(HGAA)FET、雙極性接面電晶體(BJT)、二極體、電容器、電感器、電阻器等。本揭露的一些方面的實施方式可用在其他製程和/或其他設備中。

描述了示例方法和結構的一些變化。本發明所屬技術領域中具通常知識者將容易理解可在其他實施例的範圍內進行其他修改。儘管可以按特定順序描述方法實施例，但是可以按任何邏輯順序執行各種其他方法實施例並且可包含比在此所描述的更少或更多的步驟。在一些圖式中，可以省略其中示出的部件或特徵的一些參考編號以避免混淆其他部件或特徵；這是為了便於描繪這些圖式。

圖1~9係顯示根據一些實施例，在用於形成導電特徵件的示例方法期間中之各個階段的各個半導體裝置結構100的視圖。圖1係顯示在該示例方法的一個階段的半導體裝置結構的透視圖。如下所述的半導體裝置結構100用於FinFET的實現。其他結構可在其他示例實施例中實現。

半導體裝置結構100包含形成於半導體基板42上的第一與第二鰭片46，半導體基板42上的隔離區44分別在相鄰的鰭片46之間。第一與第二虛置閘極堆疊沿著鳍片46的各個側壁並在鳍片46上方。第一與第二虛置閘極堆疊各自包含界面介電質48、虛置閘極50及遮罩52。

半導體基板42可以是或包含塊狀半導體基板、絕緣體上半導體(SOI)基板等，其可以被摻雜(例如，用p型或n型摻雜劑)或未摻雜。在一些實施例中，半導體基板42的半導體材料可包含元素半導體，例如矽(Si)或鍺(Ge)、化合物半導體、合金半導體或其組合。

鰭片46形成於半導體基板42中。例如，可以蝕刻半導體基板42，例如藉由適當的光微影與蝕刻製程，使得溝槽形成於相鄰的鰭片46對之間並且使得鰭片46從半導體基板42突出。隔離區44形成為每個皆會在相應的溝槽中。隔離區44可包含或可以是絕緣材料，例如氧化物(例如氧化矽)、氮化物等或其組合。絕緣材料可在被沉積以形成隔離區44之後讓其凹陷。使用可接受的蝕刻製程使絕緣材料凹陷，以讓鰭片46從相鄰的隔離區44之間突出，這可以至少部分地將鰭片46劃定為半導體基板42上的主動區。鰭片46可藉由其他製程形成，並且例如可包含同質磊晶和/或異質磊晶結構。

虛置閘極堆疊形成於鰭片46上。在如本文所述的替換閘極製程中，例如，用於虛置閘極堆疊的界面介電質48、虛置閘極50及遮罩52可藉由適當的沉積製程來依序形成各個層而形成，然後藉由適當的光微影與蝕刻製程將這些層圖案化為虛置閘極堆疊。例如，界面介電質48可包含或可以是氧化矽、氮化矽等，或其多層。虛置閘極50可包含或可以是矽(例如，多晶矽)或其他材料。遮罩52可包含或可以是氮化矽、氮氧化矽、碳氮化矽等，或其組合。

在其他示例中，代替和/或除了虛置閘極堆疊之外，閘極堆疊可以是先閘極製程(gate-first process)中的操作閘極堆疊(或更一般地，閘極結構)。在先閘極製程中，界面介電質48可以是閘極介電層，虛置閘極50可以是閘極電極。可藉由適當的沉積製程來依序形成各個層，然後藉由適當的光微影與蝕刻製程將這些層圖案化為閘極堆疊，從而形成用於操作閘極堆疊的閘極介電層、閘極電極及遮罩52。例如，閘極介電層可包含或可以是氧化矽、氮化矽、高k介電材料等或其多層。高k介電材料可具有大於約7.0的k值，並且可包含鉿(Hf)、鋁(Al)、鋯(Zr)、鑭(La)、鎂(Mg)、鋇(Ba)、鈦(Ti)、鉛(Pb)的金屬氧化物或金屬矽酸鹽、其多層或其組合。閘極電極可包含或可以是矽(例如，可以是摻雜或未摻雜的多晶矽)、含金屬材料(例如鈦、鎢、鋁、釕等)、其組合(例如矽化物，可隨後形成)、或其多層。遮罩52可包含或可以是氮化矽、氮氧化矽、碳氮化矽等或其組合。

圖1進一步顯示在後面的圖式中所使用之參考截面。截面A-A在一個平面中，沿著例如相對的源極/汲極區之間的鰭片46中的通道。圖2~10係顯示 在對應於截面A-A的各種示例方法中之不同處理階段的截面圖。圖2係顯示圖1的半導體裝置結構100在截面A-A處的截面圖。

圖3係顯示閘極間隔物54、磊晶源極/汲極區56、一接觸蝕刻停止層(CESL)60及一第一層間介電質(ILD)62的形成。閘極間隔物54係沿著虛置閘極堆疊(例如，界面介電質48、虛置閘極50及遮罩52的側壁)的側壁與鰭片46的上方形成。例如，閘極間隔物54可藉由適當的沉積製程共形地沉積用於閘極間隔物54的一層或多層，且非等向性地蝕刻該一層或多層而形成。用於閘極間隔物54的該一層或多層可包含或可以是碳化矽氧、氮化矽、氧氮化矽、碳氮化矽等、其多層或其組合。

然後藉由蝕刻製程在虛置閘極堆疊之相對側上的鰭片46中形成凹部(例如，使用虛置閘極堆疊與閘極間隔物54作為遮罩)。蝕刻製程可以是等向性或非等向性，或進一步地，對於半導體基板42的一個或多個晶面可以是選擇性的。因此，基於所實施的蝕刻製程，凹槽可具有各種截面輪廓。磊晶源極/汲極區56形成於凹槽中。磊晶源極/汲極區56可包含或可以是矽鍺、碳化矽、矽磷、矽碳磷、純的或基本上純的鍺、III-V族化合物半導體、II-VI族化合物半導體等。可藉由適當的磊晶成長或沉積製程在凹槽中形成磊晶源極/汲極區56。在一些示例中，磊晶源極/汲極區56可以相對於鰭片46升高，並且可具有可以對應於半導體基板42的晶面之刻面。

本發明所屬技術領域中具通常知識者也將容易理解，可以省略凹陷與磊晶成長，並且可藉由使用虛置閘極堆疊與閘極間隔物54作為遮罩且將摻雜劑植入到鰭片46中來形成源極/汲極區。在實施磊晶源極/汲極區56的一些示例中，磊晶源極/汲極區56亦可以被摻雜，例如藉由在磊晶成長期間原位摻雜和/或藉由在磊晶成長後將摻雜劑植入到磊晶源極/汲極區56中。因此，源極/汲極區可藉由摻雜(例如，若合適的話，藉由在磊晶成長期間植入和/或原位)和/或藉由磊晶成長(如果合適)來劃定，這可以進一步劃定源極/汲極區中被劃定的主動區。

CESL60藉由適當的沉積製程共形地沉積在磊晶源極/汲極區56的表面、閘極間隔物54的側壁與頂部表面、遮罩52的頂部表面、以及隔離區44的 頂部表面上。通常，蝕刻停止層(ESL)可以提供在形成例如接觸或通孔時停止蝕刻製程的機制。ESL可由相對於相鄰的層或組件具有不同的蝕刻選擇性之介電材料所形成。CESL60可包含或可以是氮化矽、碳氮化矽、碳氧化矽、氮化碳等或其組合。

第一ILD62藉由適當的沉積製程沉積在CESL60上。第一ILD62可包含或可以是二氧化矽、低k介電材料(例如，具有低於二氧化矽的介電常數之材料)、氮氧化矽、磷矽酸鹽玻璃(PSG)、硼矽酸鹽玻璃(BSG)、硼磷矽酸鹽玻璃(BPSG)、未摻雜的矽酸鹽玻璃(USG)、氟化矽酸鹽玻璃(FSG)、有機矽酸鹽玻璃(OSG)、SiO_xC_y、旋塗式玻璃、旋塗式聚合物、矽碳材料、其化合物、其複合物等或其組合。

第一ILD62可以在沉積之後被平坦化，例如藉由化學機械平坦化(CMP)。在先閘極製程中，第一ILD62的頂部表面可以在CESL60與閘極堆疊的一些上部之上，並且可以省略下面關於圖4與圖5描述的製程。因此，CESL60與第一ILD62的一些上部可以保留在閘極堆疊上方。

圖4係顯示用替換閘極結構替換虛置閘極堆疊。第一ILD62與CESL60形成有與虛置閘極50的頂部表面共面之頂部表面。可以實施諸如CMP的平坦化製程以使第一ILD62與CESL60的頂部表面與虛置閘極50的頂部部分齊平。CMP還可以去除虛置閘極50上的遮罩52(以及，在某些情況下，閘極間隔物54的一些上部)。因此，虛置閘極50的頂部表面通過第一ILD62與CESL60而暴露出來。

在通過第一ILD62與CESL60而暴露出虛置閘極50之情況下，例如藉由一個或多個蝕刻製程來去除虛置閘極50。虛置閘極50可藉由相對於虛置閘極50具有選擇性的蝕刻製程而被去除，其中界面介電質48作為ESL作用，隨後，界面介電質48可選擇性地藉由相對於界面介電質48具有選擇性的不同蝕刻製程來被加以去除。凹槽形成於已被去除虛置閘極堆疊的閘極間隔物54之間，並且鰭片46的溝道區通過凹槽而暴露出。

替換閘極結構形成於已被去除虛置閘極堆疊的凹槽中。如圖所示，每個替換閘極結構包含界面介電質70、閘極介電層72、一個或多個可選的共形層74及閘極導電填充材料76。界面介電質70形成於沿著通道區域之鰭片46的側壁與頂部表面上。界面介電質70可以是例如界面介電質48(如果不去除的話)、藉由鰭片46的熱或化學氧化所形成之氧化物(例如氧化矽)、和/或氧化物(例如氧化矽)、氮化物(例如氮化矽)、和/或另一個介電層。

閘極介電層72可以共形地沉積在去除了虛置閘極堆疊的凹槽中(例如，隔離區44的頂部表面上、界面介電質70上及閘極間隔物54的側壁上)以及第一ILD62、CESL60與閘極間隔物54的頂部表面上。閘極介電層72可以是或包含氧化矽、氮化矽、高k介電材料(其示例在上面提供)、其多層、或其他介電材料。

然後，一個或多個可選的共形層74可以共形地(並且依序地，如果多於一個)沉積在閘極介電層72上。該一個或多個可選的共形層74可包含一個或多個阻障層和/或覆蓋層與一個或多個工作函數調整層。該一個或多個阻障層和/或覆蓋層可包含鉭和/或鈦的氮化物、氮化矽、氮化碳和/或氮化鋁；鎢的氮化物、氮化碳和/或碳化物等；或其組合。該一個或多個工作函數調整層可包含或可以是鈦和/或鉭的氮化物、氮化矽、氮化碳、氮化鋁、氧化鋁和/或碳化鋁；鎢的氮化物、氮化碳和/或碳化物；鈷；鉑等；或其組合。

用於閘極導電填充材料76的層形成於一個或多個可選的共形層74上方(例如，一個或多個工作函數調整層上方)，如果實施的話，和/或閘極介電層72。用於閘極導電填充材料76的層可以填充去除了虛置閘極堆疊的剩餘凹槽。用於閘極導電填充材料76的層可以是或包含含金屬的材料，例如鎢、鈷、鋁、釕、銅、其多層或其組合等。用於閘極導電填充材料76、一個或多個可選的共形層74以及第一ILD62、CESL60及閘極間隔物54的頂部表面上方的閘極介電層72之層的一些部分藉由例如CMP被去除。包含閘極導電填充材料76、一個或多個可選的共形層74、閘極介電層72及界面介電質70的替代閘極結構因此可以如圖4所示形成。

圖5係顯示在第一ILD62、CESL60、閘極間隔物54及替代閘極結構上方形成第二ILD80。儘管未加以圖示，但在一些示例中，ESL可以沉積在第一ILD62等之上，並且第二ILD80可以沉積在ESL之上。如果實施，ESL可包含或可以是氮化矽、碳氮化矽、碳氧化矽、氮化碳等或其組合。第二ILD80可包含或可以是二氧化矽、低k介電材料、氮氧化矽、PSG、BSG、BPSG、USG、FSG、OSG、SiO_xC_y、旋塗式玻璃、旋塗式聚合物、矽碳材料、其化合物、其複合物等或其組合。

圖6係顯示開口82與84的形成(顯示每個開口中的一個)。開口82穿過第二ILD80、第一ILD62及CESL60形成以暴露磊晶源極/汲極區56的至少一部分，並且開口84穿過第二ILD80形成以暴露閘極導電填充材料76的至少一部分。例如，可以使用光微影與一個或多個蝕刻製程將第二ILD80、第一ILD62及CESL60加以圖案化，以形成開口82與84。

圖7係顯示分別在開口82與84中形成導電特徵件90與92。在所示示例中，例如，導電特徵件90包含附著層94、附著層94上的阻障層96、磊晶源極/汲極區56上的矽化物區98及阻障層96上的導電填充材料99。例如，在所示示例中，導電特徵件92包含附著層94、附著層94上的阻障層96及阻障層96上的導電填充材料99。

附著層94可以共形地沉積在開口82與84中(例如，在開口82與84的側壁、磊晶源極/汲極區56的暴露表面及替換閘極結構的暴露表面上)及第二ILD80上方。附著層94可以是或包含鈦、鉭等或其組合，並且可藉由原子層沉積(ALD)、化學氣相沉積(CVD)、物理氣相沉積(PVD)或其他沉積技術來沉積。阻障層96可以保形地沉積在附著層94上，例如在開口82與84中以及第二ILD80之上。阻障層96可以是或包含氮化鈦、氧化鈦、氮化鉭、氧化鉭等或其組合，並且可藉由ALD、CVD或其他沉積技術來沉積。在一些示例中，可以對附著層94的至少一部分進行處理以形成阻障層96。例如，可以在附著層94上實施諸如包含氮電漿製程的氮化製程以將附著層94的至少一部分轉化成阻障層96。在一些示例中，附著層94可以完全地被轉化，使得沒有附著層94保留並且阻障層96是 附著/阻障層，而在其他示例中，附著層94的一部分保持未被轉化，使得附著層94的部分與阻障層96保留在附著層94上。

可藉由使磊晶源極/汲極區56的上部與附著層94及阻障層96(可能地話)反應，以在磊晶源極/汲極區56上形成矽化物區98。可以實施退火以促進磊晶源極/汲極區56與附著層94和/或阻障層96的反應。

導電填充材料99可以沉積在阻障層96上並填充開口82與84。導電填充材料99可以是或包含鈷、鎢、銅、釕、鋁、金、銀、其合金等或其組合，並且可藉由CVD、ALD、PVD或其他沉積技術來沉積。在沉積導電填充材料99後，例如，可藉由使用諸如CMP的平坦化製程去除多餘的導電填充材料99、阻障層96及附著層94。平坦化製程可以從第二ILD80的頂部表面上方去除多餘的導電填充材料99、阻障層96及附著層94。因此，導電特徵件90與92的頂部表面便可以與第二ILD80共面。導電特徵件90與92可以是或可稱作接點、插塞等。

儘管圖6與圖7係顯示導電特徵件90與92為同時形成的，但是導電特徵件90與92可以分開且依序地形成。例如，可如圖6所示般地先形成開口82，並如圖7所示般地填充以形成導電特徵件90。然後，可如圖6所示般地形成開口84，並如圖7所示般地填充以形成導電特徵件92。可實施另一處理順序。

圖8係顯示設置在半導體基板42的不同區域上之半導體裝置結構100的一些部分。例如，半導體裝置結構100的左側所示部分是主動區95，半導體裝置結構100的右側所示部分是電阻區97。在一些實施例中，介電層102形成於電阻區97中的第二ILD80上，並且電阻層104形成於介電層102中。介電層電阻層102可包含與第二ILD80相同的材料並且可藉由與第二ILD80相同的製程形成。電阻層104可以是或包含TiN或TaN並且可藉由任何合適的製程形成。可以在主動區95中的第二ILD80上形成遮罩層(未示出)。介電層102與電阻層104可形成於主動區95中的遮罩層上，並且形成於主動區95中之遮罩層上的電阻層102與電阻層104的一些部分可藉由CMP製程來加以去除。在電阻區97中形成介電層102與電阻層104後，可藉由任何合適的製程去除遮罩層。

圖9係顯示ESL110與ESL110上方之金屬間介電質(IMD)112的形成。ESL110沉積在主動區95中之第二ILD80及導電特徵件90與92的頂部表面上，並且沉積在電阻區97中之介電層102與電阻層104的頂部表面上。ESL110可包含或可以是氮化矽、碳氮化矽、碳氧化矽、氮化碳等或其組合，並且可藉由CVD、電漿增強CVD(PECVD)、ALD或其他沉積技術來沉積。IMD112可包含或可以是二氧化矽、低k介電材料、氮氧化矽、PSG、BSG、BPSG、USG、FSG、OSG、SiO_xC_y、旋塗式玻璃、旋塗式聚合物、矽碳材料、其化合物、其複合物等或其組合。IMD112可藉由旋塗、CVD、可流動CVD(FCVD)、PECVD、PVD或其他沉積技術來沉積。ESL110的厚度可為大約15nm到大約25nm的範圍內，並且IMD112的厚度可為大約40nm到大約60nm的範圍內。IMD112與ESL110的組合厚度可為大約55nm到大約85nm的範圍內。將主動區95與電阻區97的部分114、116分別放大並顯示在圖10~18中。

如圖10所示，由於電阻層104的存在，電阻區97的部分116位於比主動區95的部分114更高的高度。在IMD112與ESL110中形成開口120以暴露主動區95中之導電填充材料99的一部分，並且在IMD112與ESL110中形成開口122以暴露電阻區97中之電阻層104的一部分。開口120、122可藉由任何合適的製程形成，例如一個或多個蝕刻製程。蝕刻製程可包含反應離子蝕刻(RIE)、中性束蝕刻(NBE)、電感耦合電漿(ICP)蝕刻、電容耦合電漿(CCP)蝕刻、離子束蝕刻(IBE)等或其組合。蝕刻製程可以是非等向性的。如上所述，ESL110的厚度T1可為大約15nm到大約25nm的範圍內，並且IMD112的厚度T2可為大約40nm到大約60nm的範圍內。IMD112與ESL110的組合厚度可為大約55nm到大約85nm的範圍內。

如圖11所示，凹槽124形成於導電填充材料99中。在形成開口120、122後，可實施濕式清潔製程以將殘留物及天然氧化物從導電填充材料99與電阻層104去除。殘留物可能來自在先前操作步驟中形成開口120、122時的蝕刻副產物。當形成IMD112與ESL110而在不同處理室之間轉移基板時，殘留物也可能來自環境。此外，天然氧化物通常形成於導電填充材料99與電阻層104的表面上。實施濕式清潔製程以有效地從導電填充材料99與電阻層104去除殘留物及 天然氧化物。此外，濕式清潔製程還會蝕刻導電填充材料99的表面，以便在殘留物和/或天然氧化物被去除後在導電填充材料99的表面上形成凹槽124。由於電阻層104的材料與導電填充材料99的材料不同，電阻層104可能不會受到濕式清潔製程的影響。凹槽124在Z方向上的深度可以從大約3nm至約5nm。在一些實施例中，如圖11所示，開口120與凹槽124一起形成鉚釘形空間。

如圖11所示，在濕式清潔製程後於電阻區97中形成遮罩層115。遮罩層115可以是或包含一個或多個光阻劑層。遮罩層115可以先形成於主動區95與電阻區97中，然後進行圖案化製程以去除形成於主動區95中之遮罩層115的部分。遮罩層115形成於IMD112上並填充電阻區97中的開口122。

圖12係顯示在開口120中與導電填充材料99連接之導電特徵件126的部分形成。在形成導電特徵件126之前，可以對暴露的導電填充材料99進行氫處理以減少導電填充材料99的任何氧化部分。導電特徵件126形成於導電填充材料99的表面上以填充凹槽124，並且以自下而上的方式形成以填充開口120。

在一示例中，可藉由CVD、ALD、無電解沉積(ELD；electroless deposition)、PVD、電鍍或其他沉積技術將導電特徵件126沉積在鉚釘形空間(即，開口120與凹槽124)中。在一些實施例中，導電特徵件126為鉚釘形。在一特定示例中，導電特徵件126藉由在沉積製程期間未產生電漿之熱CVD製程形成。相信熱CVD製程可以提供熱能以幫助形成用於形成導電特徵件126的成核位點。由熱CVD製程提供的熱能可以促進成核位點在相對長期間內的成長。由於沉積速率被控制在相對低的沉積速率，例如小於每秒15埃，緩慢生長過程允許成核位點緩慢生長到導電特徵件126中。可藉由提供在氫氣稀釋氣體混合物中具有較低金屬前驅體比例的沉積氣體混合物來控制低沉積速率。成核位點容易形成於具有與成核位點相似材料特性的基板的某些位置處。例如，由於成核位點包含用於形成導電特徵件126的金屬材料，因此成核位點便容易附著並成核在金屬材料(例如，導電填充材料99)上。一旦在選定位置形成成核位點，則元素/原子可以繼續附著與錨定在成核位點上，在半導體基板42的選定位置堆積元素/原子，提供選擇性沉積製程，以及自下而上的沉積製程。

導電特徵件126可以是或包含鎢、鈷、銅、釕、鋁、金、銀、其合金等或其組合。圖12描繪了使用自下而上製程以導電特徵件126來部分地填充開口120。在示例中，自下而上的熱化學沉積製程可藉由控制小於約150Torr(例如從約5Torr到約100Torr，例如約20Torr)的製程壓力來獲得。製程溫度可被控制為大約200攝氏度到大約400攝氏度的範圍內。使用至少包含金屬前驅體與反應氣體的沉積氣體混合物。在一特定示例中，當導電特徵件126為含鎢材料時，金屬前驅體為含鎢前驅體。在一示例中，沉積氣體混合物包含WF₆。其他反應氣體，例如H₂、N₂、NH₃等也可以在沉積氣體混合物中供應。在一特定示例中，沉積氣體混合物包含WF₆與H₂。可以在沉積氣體混合物中以大於20的比率供應反應氣體與金屬前驅體。例如，可以在氫氣稀釋製程中供應WF₆與H₂。例如，沉積氣體混合物中所供應的H₂氣體的體積流量大於WF₆氣體的體積流量。H₂氣體的體積流量比WF₆氣體的體積流量大至少約20倍。在一特定示例中，H₂氣體的體積流量與WF₆氣體的體積流量之比為約30至約150，例如約40至約120。

在一些實施例中，間隙128可以形成於導電特徵件126與ESL110(及IMD112，若導電特徵件126在導電填充材料99上的厚度T3大於ESL110的厚度T1)之間。導電特徵件126的部分的厚度T3為大約5nm到大約25nm的範圍內。在一些實施例中，厚度T3基本上與ESL110的厚度T1相同。間隙128可能是自下而上選擇性沉積製程的結果，因為導電特徵件126基本上不在ESL110上生長。如圖13所示，為了密封間隙128，在部分形成的導電特徵件126的頂部部分周圍形成密封部分130。密封部分130可藉由氬氣處理製程形成。氬氣處理製程包含使用氬氣來轟擊部分形成的導電特徵件126，以使導電特徵件126的一部分從導電特徵件126斷裂並形成密封部分130。換句話說，氬氣會濺射導電特徵件126的一部分，並且導電特徵件126的該部分會形成密封部分130以密封間隙128。

如圖14所示，形成額外的導電特徵件126以填充開口120。可以使用與圖12所示用於形成部分導電特徵件126的製程相同之製程來形成額外的導電特徵件126。在一些實施例中，實施自下而上的選擇性沉積。同樣地，由於自 下而上的選擇性沉積，間隙132可形成於導電特徵件126的部分與IMD112之間。如圖14所示，導電特徵件126可在IMD112的頂部表面的水平之上延伸。

如圖15所示，實施鍺植入製程來讓IMD112膨脹以填充間隙132。換句話說，藉由鍺植入製程來讓IMD112膨脹以擠壓導電特徵件126。間隙132會被膨脹的IMD112填充。在一些實施例中，可以使用其他材料的植入來讓IMD112膨脹。然而，間隙128仍可能保留在導電特徵件126的部分與ESL110之間，因為ESL110不會因植入製程而膨脹。

如圖16所示，在去除遮罩層115後，開口122會重新出現。可藉由任何合適的製程來去除遮罩層115。遮罩層115的去除實質上不會影響IMD112與導電特徵件126。

如圖17所示，在主動區95與電阻區97中的IMD112上形成罩蓋結構138，並且在罩蓋結構138上形成導電材料144。罩蓋結構138與導電材料144也形成於電阻區97中的開口122中。罩蓋結構138包含金屬層140與形成於金屬層140上的金屬氮化物層142。金屬層140可作為阻障層以防止導電材料144擴散到IMD112中，並且金屬氮化物層142可作為膠層，以使導電材料144附著在其上。在一些實施例中，金屬層140由具有良好底部覆蓋率的PVD製程形成。結果，金屬層140在Z方向上的厚度可能實質上大於金屬層140在X方向上的厚度。換言之，金屬層140形成於水平表面上的一些部分的厚度可能實質上大於金屬層140形成於垂直表面上的一些部分的厚度。例如，形成於電阻區97中的開口122底部之金屬層140的部分比形成於開口122的側壁上之金屬層140的部分厚。金屬層可包含或可以是任何合適的金屬，例如鈦。在一些實施例中，金屬層140在Z方向上的厚度為大約2.5nm至大約7.5nm的範圍。

金屬氮化物層142藉由沉積製程與隨後的處理製程形成。金屬氮化物層142可以是共形層。在一些實施例中，金屬氮化物層142為氮化鈦層並且藉由CVD製程與隨後的電漿處理製程形成。例如，CVD製程為PECVD製程，包含將前驅體導入處理室並在處理室中形成電漿。在一些實施例中，金屬氮化物層為氮化鈦，並且前驅體包含含鈦前驅體與含氮前驅體。例如，含鈦前驅體可 以是四(二甲胺基)鈦(IV)(TDMAT)或四氯化鈦(TiCl₄)，並且含氮前驅體可以是氮氣。處理溫度可低於420攝氏度，例如從大約350攝氏度到大約410攝氏度。PECVD製程形成金屬氮化物層142，例如氮化鈦層。

在PECVD製程後，於金屬氮化物層142上實施電漿處理製程，以使金屬氮化物層142緻密並且從含鈦前驅體中去除任何副產物。例如，使用TDMAT作為含鈦前驅體，並進行電漿處理製程以去除TDMAT中的含碳副產物與碳氫化合物。電漿處理製程包含將氮氣與氫氣導入處理室並在處理室中形成電漿。電漿處理製程還增加了金屬氮化物層142的頂部部分202(圖19A與19B)中的氮濃度。圖19A與19B為根據一些實施例的金屬氮化物層142的一部分的放大圖。如圖19A所示，在一些實施例中，金屬氮化物層142包含具有第一氮濃度的頂部部分202與具有第二氮濃度的底部部分204，並且第一氮濃度實質上大於第二氮濃度。在一些實施例中，頂部部分202的厚度T4為金屬氮化物層142的厚度T5的大約10%至大約50%。如果金屬氮化物層142的頂部部分的厚度T4小於金屬氮化物層142的厚度T5的大約10%，則金屬氮化物層142可能會不夠緻密來防止漿液在隨後的CMP製程期間漏出。另一方面，如果金屬氮化物層142的頂部部分的厚度T4大於金屬氮化物層142的厚度T5的約50%，則金屬氮化物層142的電阻可能會增加。在一些實施例中，金屬氮化物層142的厚度T5為大約1nm至大約3nm的範圍，金屬氮化物層142的頂部部分的厚度T4為大約0.5nm至大約1.5nm的範圍。

在一些實施例中，實施PECVD製程與電漿處理製程的多個循環以達到預定厚度T5。在這樣的實施例中，如圖19B所示，金屬氮化物層142可包含交替堆疊之具有較高氮濃度的多個部分202與具有較低氮濃度的多個部分204。

如圖18所示，實施CMP製程以去除導電材料144、罩蓋結構138，以及主動區95中的IMD112及導電特徵件126的一些部分。CMP製程還去除導電材料144、罩蓋結構138的一些部分，以及電阻區97中的IMD112的一些或全部。罩蓋結構138保護設置在其下方的一些材料免受CMP製程的漿液影響。在未使用CVD製程與電漿處理製程來形成金屬氮化物層142的情況下，來自CMP製程的漿 液可能會向下洩漏到間隙128並損壞導電特徵件126與導電填充材料99。當去除主動區95中的導電材料144時，用於CMP製程的漿液可能會損壞導電特徵件126與導電填充材料99。去除主動區95中的導電材料144後，在CMP製程中使用不同的漿液以去除IMD112的部分。用於去除罩蓋結構138與IMD112的部分的漿液如果洩漏實質上不會損壞導電填充材料。在CMP製程後，主動區95中的IMD112具有從大約10nm到大約20nm範圍的厚度T6。在一些實施例中，厚度T6實質上小於ESL110的厚度T1。由於ESL110與IMD112會因電阻層104的存在而位在電阻區97中的較高位置，因此如圖18所示，電阻區97中的IMD112可完全被去除。在一些實施例中，主動區中的IMD112的頂部表面與電阻區97中的ESL110的頂部表面基本上為共面。導電材料144與罩蓋結構138可被稱作導電特徵件150，例如導電接點或導電插塞，以電連接到電阻層104。導電材料144、ESL110及罩蓋結構138可在電阻區97中基本上為共面。

本揭露提供了半導體裝置結構100及其形成方法。在一些實施例中，半導體裝置結構100包含電阻區97，電阻區97具有電阻層104與設置在其上的導電特徵件150。導電特徵件150包含導電材料144與金屬氮化物層142。金屬氮化物層142包含具有第一氮濃度的頂部部分202與具有基本上小於第一氮濃度的第二氮濃度的底部部分204。不同的氮濃度是形成金屬氮化物層142的方法的結果，該方法包含在CVD製程之後的電漿處理製程。一些實施例可以實現優勢。例如，形成金屬氮化物層142的方法導致金屬氮化物層142更緻密，這在隨後的CMP製程期間為設置在其下方的一些材料提供了更好的保護。

一實施例為一種方法。該方法包含在一基板上方形成一第一導電特徵件，該第一導電特徵件包含一導電填充材料。該方法進一步包含在該導電填充材料上形成一蝕刻停止層，在該蝕刻停止層上形成一金屬間介電質，在該蝕刻停止層與該金屬間介電質中形成一開口以暴露該導電填充材料的一部分，在該導電填充材料的暴露部分形成一凹槽，並且該開口與該凹槽共同形成一鉚釘狀空間。該方法進一步包含在該鉚釘形空間中形成一第二導電特徵件。該第二導電特徵件為鉚釘形。該方法進一步包含在該金屬間介電質與該第二導電特 徵件上方形成一金屬氮化物層。該形成該金屬氮化物層包含沉積該金屬氮化物層，以及以一電漿處理製程處理該金屬氮化物層。該方法進一步包含實施一平坦化製程以去除該金屬氮化物層。

另一實施例為一種方法。該方法包含在一基板上方的一主動區中形成一第一導電特徵件。該第一導電特徵件包含一導電填充材料。該方法進一步包含在一基板上方的一電阻區中形成一電阻層，在該導電填充材料與該電阻層上形成一蝕刻停止層，在該蝕刻停止層上形成一金屬間介電質，在該蝕刻停止層與該金屬間介電質中形成一第一開口以暴露該導電填充材料的一部分，在該蝕刻停止層與該金屬間介電質中形成一第二開口以暴露該電阻層的一部分，以及在該第一開口中形成一第二導電特徵件。該第二導電特徵件在該金屬間介電質的一頂部表面上方延伸。該方法進一步包含在該金屬間介電質與該第二導電特徵件上方以及在該第二開口中形成一金屬氮化物層。該形成該金屬氮化物層包含沉積該金屬氮化物層，以及以一電漿處理製程處理該金屬氮化物層，以增加該金屬氮化物層的一頂部部分的氮濃度。該方法進一步包含實施一平坦化製程，以去除沉積在該金屬間介電質上方之該金屬氮化物層的一些部分與該第二導電特徵件的一部分。

另一實施例為一種半導體裝置結構。該結構包含一第一導電特徵件，設置在一基板上方的一主動區中。該第一導電特徵件包含一導電填充材料。該半導體裝置結構進一步包含一電阻層，設置在該基板上方的一電阻區中；一蝕刻停止層，設置在該第一導電特徵件與該電阻層上方；以及一第二導電特徵件，設置在該主動區中的該蝕刻停止層中。該第二導電特徵件與該第一導電特徵件接觸。該半導體裝置結構進一步包含一金屬氮化物層，設置在該電阻層上方的該電阻區中的該蝕刻停止層中。該金屬氮化物層包含具有一第一氮濃度的一第一部分與具有基本上小於該第一氮濃度的一第二氮濃度的一第二部分。該半導體裝置結構進一步包含一導電材料，設置在該蝕刻停止層中，並且其中該導電材料與該金屬氮化物層接觸。

上述內容概述了幾個實施例或示範例的特徵，以便本技術領域中具有通常知識者可更好地理解本揭露的各方面。本技術領域中具有通常知識者應認識到，其可很容易地將本揭露做為設計或修改其他製程及結構的基礎，以實現相同的目的及/或實現本文介紹的實施例或示範例的相同優勢。本技術領域中具有通常知識者還應該認識到，這種等效的結構並不偏離本揭露的精神和範圍，其可在不偏離本揭露的精神和範圍的情況下對本文執行各種改變、替代及改動。

42:半導體基板

44:隔離區

46:鰭片

48:界面介電質

50:虛置閘極

52:遮罩

100:半導體裝置結構

Claims (10)

1. 一種形成半導體裝置結構之方法，包含：在一基板上方形成一第一導電特徵件，該第一導電特徵件包含一導電填充材料；在該導電填充材料上形成一蝕刻停止層；在該蝕刻停止層上形成一金屬間介電質；在該蝕刻停止層與該金屬間介電質中形成一開口以暴露該導電填充材料的一部分；在該導電填充材料的暴露部分形成一凹槽，其中該開口與該凹槽共同形成一鉚釘狀空間；在該鉚釘形空間中形成一第二導電特徵件，其中該第二導電特徵件為鉚釘形；在該金屬間介電質與該第二導電特徵件上方形成一金屬氮化物層，包含：沉積該金屬氮化物層；及以一電漿處理製程處理該金屬氮化物層，以使該金屬氮化物層緻密，且去除含碳副產物與碳氫化合物；以及實施一平坦化製程以去除該金屬氮化物層。
2. 如請求項1之方法，其另包含在該金屬間介電質與該第二導電特徵件上形成一金屬層，其中該金屬氮化物層係形成於該金屬層上。
3. 一種形成半導體裝置結構之方法，包含：在一基板上方的一主動區中形成一第一導電特徵件，該第一導電特徵件包含一導電填充材料；在該基板上方的一電阻區中形成一電阻層；在該導電填充材料與該電阻層上形成一蝕刻停止層；在該蝕刻停止層上形成一金屬間介電質；在該蝕刻停止層與該金屬間介電質中形成一第一開口以暴露該導電填充材料的一部分； 在該蝕刻停止層與該金屬間介電質中形成一第二開口以暴露該電阻層的一部分；在該第一開口中形成一第二導電特徵件，其中該第二導電特徵件在該金屬間介電質的一頂部表面上方延伸；在該金屬間介電質與該第二導電特徵件上方以及在該第二開口中形成一金屬氮化物層，包含：沉積該金屬氮化物層；以以一電漿處理製程處理該金屬氮化物層，以增加該金屬氮化物層的一頂部部分的氮濃度；以及實施一平坦化製程，以去除沉積在該金屬間介電質上方之該金屬氮化物層的一些部分與該第二導電特徵件的一部分。
4. 如請求項3之方法，其中該第二導電特徵件之形成包含：在該導電填充材料中的一凹槽中形成一第一部分；在該第一部分上形成一第二部分，其中在該第二部分與該蝕刻停止層之間形成有第一間隙；在該第二部分的一頂部部分周圍形成一密封部分；以及在該第二部分上形成一第三部分，其中在該第三部分與該金屬間介電質之間形成有第二間隙。
5. 如請求項4之方法，其另包含擴展該金屬間介電質以去除該第二間隙。
6. 如請求項3之方法，其另包含在該金屬間介電質與該第二導電特徵件上以及在該第二開口中形成一金屬層，其中該金屬氮化物層係形成於該金屬層上。
7. 一種半導體裝置結構，包含：一第一導電特徵件，設置在一基板上方的一主動區中，其中該第一導電特徵件包含一導電填充材料；一電阻層，設置在該基板上方的一電阻區中； 一蝕刻停止層，設置在該第一導電特徵件與該電阻層上方；一第二導電特徵件，設置在該主動區中的該蝕刻停止層中，其中該第二導電特徵件與該第一導電特徵件接觸；一金屬氮化物層，設置在該電阻層上方的該電阻區中的該蝕刻停止層中，其中該金屬氮化物層包含具有一第一氮濃度的一第一部分與具有基本上小於該第一氮濃度的一第二氮濃度的一第二部分；以及一導電材料，設置在該蝕刻停止層中，其中該導電材料與該金屬氮化物層接觸。
8. 如請求項7之半導體裝置結構，其另包含設置在該蝕刻停止層與該金屬氮化物層之間以及該電阻層與該金屬氮化物層之間的一金屬層。
9. 如請求項7之半導體裝置結構，其另包含設置在該主動區中的該蝕刻停止層上的一金屬間介電質。
10. 如請求項9之半導體裝置結構，其中該主動區中的該金屬間介電質的一頂部表面與該電阻區中的該蝕刻停止層的一頂部表面基本上為共面。