[go: up one dir, main page]

TWI811355B - 用於電連接之背側連結通路結構及製造其之方法 - Google Patents

用於電連接之背側連結通路結構及製造其之方法 Download PDF

Info

Publication number
TWI811355B
TWI811355B TW108115122A TW108115122A TWI811355B TW I811355 B TWI811355 B TW I811355B TW 108115122 A TW108115122 A TW 108115122A TW 108115122 A TW108115122 A TW 108115122A TW I811355 B TWI811355 B TW I811355B
Authority
TW
Taiwan
Prior art keywords
layer
metal
substrate
opening
forming
Prior art date
Application number
TW108115122A
Other languages
English (en)
Other versions
TW202003917A (zh
Inventor
瑞雀立 A 波寇諾斯其
羅蘭德 A 葛利勒
泰瑞 W 瑞樂
傑佛瑞 G 立霸
喬爾 B 米雀勒茲
約翰 A 勒格特
Original Assignee
美商哈欽森技術股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商哈欽森技術股份有限公司 filed Critical 美商哈欽森技術股份有限公司
Publication of TW202003917A publication Critical patent/TW202003917A/zh
Application granted granted Critical
Publication of TWI811355B publication Critical patent/TWI811355B/zh

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C30/00Coating with metallic material characterised only by the composition of the metallic material, i.e. not characterised by the coating process
    • H10W70/05
    • H10W20/038
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00Apparatus or processes specially adapted for manufacturing conductors or cables
    • H01B13/0026Apparatus for manufacturing conducting or semi-conducting layers, e.g. deposition of metal
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/14Non-insulated conductors or conductive bodies characterised by their form comprising conductive layers or films on insulating-supports
    • H10W20/425

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Combinations Of Printed Boards (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Wire Bonding (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

本發明描述一種背側連接通路結構及製造方法。該方法包括在一基板之至少一部分上形成一金層。該方法亦包括在該金層上形成一金屬層。且,該方法包括在該基板中形成一開口以暴露該金層之至少一部分。

Description

用於電連接之背側連結通路結構及製造其之方法
本發明之實施例係關於電連接。特定言之,本發明之實施例大體上係關於用於電連接之背側通路。
製造包括電氣跡線之裝置需要至電氣跡線之通路以將該等跡線電耦接至一或多個電路或組件。仍持續需要經增強電路結構以提供至裝置之電氣跡線的通路。亦持續需要用於製造電路及其他結構之高效及有效方法。
本發明描述一種背側連接通路結構及製造方法。該方法包括在一基板之至少一部分上形成一金層。該方法亦包括在該金層上形成一金屬層。且,該方法包括在該基板中形成一開口以暴露該金層之至少一部分。
本發明之其他特徵及優勢將自隨附圖式及以下實施方式顯而易知。
102:背側連接通路結構
104:基板
106:金層
108:金屬層
110:介電層
112:面塗層
114:開口
204:基板
206:沉積衝擊層
208:金層
210:介電層
212:金屬層
214:面塗層
216:開口
304:基板
306:沉積衝擊層
308:金層
310:介電層
312:金屬層
314:面塗層
316:開口
404:基板
406:沉積衝擊層/障壁層
407:障壁層
408:金層
410:介電層
412:金屬層
414:面塗層
416:開口
在附圖之圖式中藉助於實例而非限制說明本發明之實施 例,該等圖中相同參考指示類似元件,且在該等圖中: 圖1說明根據一實施例之背側連接通路結構;且 圖2a-g說明根據一實施例之用於形成背側連接通路結構之方法; 圖3a-g說明根據一實施例之用於藉由在金層之前形成介電層來形成背側連接通路結構的方法;且 圖4a-h說明根據一實施例之用於形成包括障壁層之背側連接通路結構的方法。
相關申請案之交互參照
本申請案主張2018年5月1日申請之美國臨時專利申請案第62/665,239號及2019年4月25日申請之美國專利申請案第16/394,521號之優先權,該等文獻特此以全文引用之方式併入本文中。
描述根據本發明之實施例之背側連接通路及製造方法。該背側連接通路經組態以提供與電氣跡線及觸點中之任一者的一或多者的電接觸。該背側連接通路在基板與金屬層之間包括金層。金屬層可形成為跡線或觸點。開口形成於基板中,該開口提供至金層及金屬層之通路以用於形成與金屬層之電連接。金層使得能夠使用與用以形成裝置之金屬層、介電層、面塗層或其他層或結構中任一者之一或多者的方法類似的增材及減材製造方法。
在基板與金屬層之間包括金層的結構消除使用諸如雷射切除之方法以形成開口,在裝置中產生背側連接通路的需要,該方法必須作為與用以形成裝置之結構或層之增材及減材方法分開的獨立步驟執行。另 外,金層使得能夠使用單一蝕刻特徵以便產生背側連接通路。背側連接通路結構提供與基板之介電側在同一平面中的金屬層表面。此外,使用類似增材及減材方法以形成用以形成裝置之其他層的開口提供成本及效率優勢。背側連接通路結構及用於形成背側連接通路結構之方法使得結構能夠用於不同產品及裝置,例如懸架總成、醫療裝置、光學影像穩定器總成、攝影機透鏡懸架及其他機電裝置。
圖1說明根據一實施例之背側連接通路結構。背側連接通路結構102包括基板104,其中金層106形成於該基板與金屬層108之間。對於一些實施例,基板104為不鏽鋼層。背側連接通路結構亦包括介電層110及面塗層112。對於一些實施例,介電層110為聚醯亞胺層。根據一些實施例,面塗層112為聚醯亞胺層。基板104中之開口114提供至金層106之至少一部分的背側通路。開口114可用於與金屬層108形成電連接。金屬層108可包括電氣跡線及接觸襯墊中任一者之一或多者。金屬層108可由銅、鋁、合金及其他金屬,諸如此項技術中已知之彼等其他金屬形成。
圖2a-g說明根據一實施例之用於形成背側連接通路結構之方法。如圖2a中所說明地清潔基板204。舉例而言,使用電漿清潔製程清潔基板。根據一些實施例,基板為用作基層之金屬。金屬包括但不限於不鏽鋼、銅、鋁、合金及其他金屬。如圖2b中所說明,視情況選用之沉積衝擊層206形成於基板204上。根據一些實施例,沉積衝擊層206為用以改良金層208至基板204之黏著力的鎳層。沉積衝擊層206係使用此項技術中已知之方法(包括但不限於電鍍、濺鍍及無電電鍍)形成於基板204上。
如圖2c中所說明,金層208形成於安置於基板204上之沉積衝擊層206上。對於不具有沉積衝擊層206之實施例,金層208形成於基板 204上。金層208係使用此項技術中已知之方法(包括但不限於電鍍)形成於基板204上。根據一些實施例,形成金層208及視情況存在之沉積衝擊層206以安置於基板204上之一或多個位置上。因此,金層208及視情況存在之沉積衝擊層206在基板上形成圖案,使得金層及視情況存在之沉積衝擊層定位於需要背側通路之基板204上。
介電層210係使用包括此項技術中已知之彼等技術之技術形成於基板204上。介電層210可包括但不限於聚合物,諸如聚醯亞胺、SU-8、KMPR、環氧樹脂,及包括陶瓷及玻璃之其他絕緣材料。如圖2d中所說明,介電層210經圖案化以裸露金層208之至少一部分。對於一些實施例,介電層210包括此項技術中已知之彼等光微影及蝕刻技術的光微影及蝕刻技術來圖案化。
如圖2e中所示,形成金屬層212。金屬層形成為如藉由介電層所界定之跡線及接觸點中任一者之一或多者。對於一些實施例,金屬層係藉由在由介電層210形成之圖案內沈積金屬來形成。金屬層可由銅、鋁、合金及其他金屬形成。對於一些實施例,金屬層係使用電鍍形成。其他實施例包括使用濺鍍、無電電鍍、化學氣相沈積或包括此項技術中已知之彼等技術的其他技術以形成金屬層212。
如圖2f中所說明,面塗層214形成於介電層210及金屬層212之至少一部分上。面塗層214可藉由以下形成:在介電層210及金屬層212上塗覆液體材料且固化該材料。對於其他實施例,介電層210係使用包括但不限於濺鍍、化學氣相沈積、熱噴塗以及網版印刷技術之技術來塗覆。根據一些實施例,面塗層可使用包括本文中所描述之彼等技術的此項技術中已知之技術圖案化及蝕刻來提供至金屬層212之一或多個部分之通 路。面塗層214可使用包括但不限於聚合物(諸如聚醯亞胺、SU-8、KMPR、環氧樹脂)之材料及包括陶瓷及玻璃之其他絕緣材料來形成。如圖2g中所說明,使用包括此項技術中已知之彼等蝕刻技術的蝕刻技術在基板204中形成一或多個開口216以暴露金層208之至少一部分。金層208充當蝕刻終止層以使得能夠在不損壞形成於基板204之相對側上的金屬層212的情況下蝕刻基板204。此避免例如自金屬層,使用向金屬層提供背側連接通路之其他技術形成之電路的良率降低或效能降級。
根據一些實施例,一或多個開口216係藉由在基板204上塗覆介電層及圖案化介電層以暴露基板204之一或多個部分來形成。使用包括本文中所描述之彼等技術及此項技術中已知之彼等技術的技術蝕刻暴露之基板204的一或多個部分。對於一些實施例,使用包括此項技術中已知之彼等技術的技術自基板204移除形成於基板上以產生一或多個開口216的介電層。對於一些實施例,開口216足夠大以使得能夠產生在與經開口暴露之金層208的部分電接觸之金屬層212的至少一部分處電耦接的電接觸。電接觸可使用包括但不限於焊接、使用導電黏接劑及超音波焊接之此項技術中已知之技術產生。
圖3a-g說明根據一實施例之用於形成背側連接通路結構之方法。諸如本文中所描述之彼等基板的基板304係使用諸如如圖3a中所說明之本文中所描述之彼等技術的技術來清潔。如圖3b中所說明,諸如本文中所描述之彼等沉積衝擊層的視情況選用之沉積衝擊層306係使用諸如本文中所描述之彼等技術的技術形成於基板304上。諸如本文中所描述之彼等介電層之介電層310係使用包括此項技術中已知之彼等技術的技術形成於基板304上。如圖3c中所說明,介電層310經圖案化以在使用沉積衝擊 層306時裸露沉積衝擊層306之至少一部分,或在並未使用沉積衝擊層306時裸露基板之一部分。對於一些實施例,介電層310係使用包括本文中所描述之彼等技術的技術圖案化。
如圖3d中所說明,金層308係使用諸如本文中所描述之彼等技術的技術形成於安置於基板304上之沉積衝擊層306上。對於不具有沉積衝擊層306之實施例,金層308係使用諸如本文中所描述之彼等技術的技術形成於基板304上。如圖3e中所說明,金屬層312使用諸如本文中所描述之彼等技術的技術形成。金屬層312形成為如藉由介電層所界定之跡線及接觸點中任一者之一或多者。金屬層可由銅、鋁、合金及其他金屬形成。
如圖3f中所說明,面塗層314係使用諸如本文中所描述之彼等技術的技術形成於介電層310及金屬層312之至少一部分上。面塗層314可使用諸如本文中所描述之彼等材料的材料形成。如圖3g中所說明,一或多個開口316係使用包括此項技術中已知之彼等蝕刻技術的蝕刻技術形成於基板304中以暴露金層308之至少一部分。一或多個開口316係使用諸如本文中所描述之彼等技術的技術形成。對於一些實施例,使用包括此項技術中已知之彼等技術的技術自基板304移除形成於基板上以產生一或多個開口316的介電層。對於一些實施例,開口316足夠大以使得能夠產生與經開口暴露之金層308的部分電接觸之金屬層312的至少一部分電耦接的電接觸。電接觸可使用包括但不限於焊接、使用導電黏接劑及超音波焊接之此項技術中已知之技術產生。
圖4a-g說明根據一實施例之用於形成背側連接通路結構之方法。諸如本文中所描述之彼等基板的基板404係使用諸如如圖4a中所說 明之本文中所描述之彼等技術的技術來清潔。如圖4b中所說明,諸如本文中所描述之彼等沉積衝擊層的視情況選用之沉積衝擊層406係使用諸如本文中所描述之彼等技術的技術形成於基板404上。如圖4c中所說明,金層408係使用諸如本文中所描述之彼等技術的技術形成於安置於基板404上之沉積衝擊層406上。對於不具有沉積衝擊層406之實施例,金層408形成於基板404上。如圖4d中所說明,障壁層407係使用諸如本文中所描述之彼等技術的技術形成於金層408上。對於一些實施例,障壁層407為鎳層。根據一些實施例,障壁層407分離各層以防止各層之間的化學反應及/或增加安置於其上之層的黏著。
諸如本文中所描述之彼等介電層之介電層410係使用包括此項技術中已知之彼等技術的技術形成於基板404上。如圖4e中所說明,介電層410經圖案化以裸露障壁層406之至少一部分。對於一些實施例,介電層410係使用包括本文中所描述之彼等技術的技術圖案化。
如圖4f中所說明,金屬層412係使用諸如本文中所描述之彼等技術的技術形成。金屬層412形成為如藉由介電層所界定之跡線及接觸點中任一者之一或多者。金屬層可由銅、鋁、合金及其他金屬形成。如圖4g中所說明,面塗層414係使用諸如本文中所描述之彼等技術的技術形成於介電層410及金屬層412之至少一部分上。面塗層414可使用諸如本文中所描述之彼等材料的材料形成。如圖4h中所說明,使用包括此項技術中已知之彼等蝕刻技術的蝕刻技術在基板404中一或多個開口416以暴露金層408之至少一部分。一或多個開口416係使用諸如本文中所描述之彼等技術的技術形成。對於一些實施例,使用包括此項技術中已知之彼等技術的技術自基板404移除形成於基板上以產生一或多個開口416的介電層。 對於一些實施例,開口416足夠大以使得能夠產生在與經開口暴露之金層408的部分電接觸之金屬層412的至少一部分處電耦接的電接觸。電接觸可使用包括但不限於焊接、使用導電黏接劑及超音波焊接之此項技術中已知之技術來產生。
對於一些諸如本文中所描述之彼等實施例的實施例,金層為由金形成之飾面層。對於其他實施例,飾面層由包括但不限於錫、焊料及其他導電材料之金屬形成。飾面層係使用諸如本文中所描述之用於沈積金屬(例如,濺鍍及圖案化)之彼等技術的技術來形成。
儘管結合此等實施例描述,但熟習此項技術者將認識到,可在不背離本發明之精神及範疇之情況下在形式及細節方面作出改變。
102:背側連接通路結構
104:基板
106:金層
108:金屬層
110:介電層
112:面塗層
114:開口

Claims (18)

  1. 一種製造用於電連接之背側連結通路結構之方法,其包含:在金屬基板中形成開口;在介電層內形成金屬層,該金屬層之一部分係相對於該金屬基板中之該開口設置;及在該開口內形成金層,該金層係設置於該金屬基板中的該開口與該開口內的該金屬層之間,以使該金屬層並未在該金屬基板中的該開口內暴露,其中該開口係經組態以暴露該金層之至少一部分。
  2. 如請求項1之方法,其中形成該金層包括在該金屬基板之至少一部分上形成沉積衝擊層(strike layer)及在該沉積衝擊層上形成該金層。
  3. 如請求項1之方法,其中形成該金屬層包括:在該金屬基板之至少一部分上形成該介電層;在該介電層中形成圖案;及在該圖案內沈積金屬以形成該金屬層。
  4. 如請求項1之方法,其進一步包含在該金屬層之至少一部分上形成面塗層。
  5. 如請求項3之方法,其中在該圖案內沈積該金屬係使用電鍍來達成。
  6. 如請求項1之方法,其中在該金屬基板中形成該開口係藉由蝕刻該金屬基板來達成。
  7. 如請求項1之方法,其中該金屬基板為不鏽鋼。
  8. 如請求項7之方法,其中該金屬基板為用於懸掛總成之撓曲件之一部分。
  9. 如請求項7之方法,其中該金屬基板為醫療裝置之部分。
  10. 如請求項7之方法,其中該金屬基板為光學影像穩定器總成之部分。
  11. 如請求項1之方法,其包含在該金層上形成障壁層,該障壁層形成於該金層與該金屬層之間。
  12. 如請求項11之方法,其中該障壁層為鎳層。
  13. 如請求項1之方法,其中形成該金層包括:在該金屬基板之至少一部分上形成該介電層;圖案化該介電層以裸露該金屬基板之至少一部分;及將金沈積於該金屬基板之該部分上。
  14. 一種用於電連接之背側連結通路結構,其包含: 界定開口之金屬基板;在介電層內之金屬層,該金屬層之一部分係相對於該金屬基板中之該開口設置;及在該開口內之金層,該金層係設置於該金屬基板中的該開口與該開口內的該金屬層之間,以使該金屬層並未在該金屬基板中的該開口內暴露,其中該開口經組態以暴露該金層之至少一部分。
  15. 如請求項14之背側連結通路結構,其在該金屬基板與該金層之間包含沉積衝擊層。
  16. 如請求項15之背側連結通路結構,其中該沉積衝擊層為鎳層。
  17. 如請求項14之背側連結通路結構,其在該金層與該金屬層之間包含障壁層。
  18. 如請求項17之背側連結通路結構,其中該障壁層為鎳層。
TW108115122A 2018-05-01 2019-04-30 用於電連接之背側連結通路結構及製造其之方法 TWI811355B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862665239P 2018-05-01 2018-05-01
US62/665,239 2018-05-01
US16/394,521 US11404310B2 (en) 2018-05-01 2019-04-25 Gold plating on metal layer for backside connection access
US16/394,521 2019-04-25

Publications (2)

Publication Number Publication Date
TW202003917A TW202003917A (zh) 2020-01-16
TWI811355B true TWI811355B (zh) 2023-08-11

Family

ID=68385482

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108115122A TWI811355B (zh) 2018-05-01 2019-04-30 用於電連接之背側連結通路結構及製造其之方法

Country Status (4)

Country Link
US (1) US11404310B2 (zh)
JP (2) JP2019195058A (zh)
CN (1) CN110428937A (zh)
TW (1) TWI811355B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200625485A (en) * 2004-12-01 2006-07-16 Shinko Electric Ind Co Method of manufacturing a circuit substrate and method of manufacturing an electronic parts packaging structure

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5382759A (en) * 1993-09-28 1995-01-17 Trw Inc. Massive parallel interconnection attachment using flexible circuit
JP2000306997A (ja) * 1999-04-20 2000-11-02 Nec Corp バリアメタル層を有する半導体装置及びその製造方法
JP4356215B2 (ja) * 1999-11-10 2009-11-04 凸版印刷株式会社 フレクシャ及びその製造方法ならびにそれに用いるフレクシャ用基板
JP4402256B2 (ja) * 2000-05-15 2010-01-20 大日本印刷株式会社 半導体チップ塔載用配線部材の製造方法
JP3498732B2 (ja) * 2000-06-30 2004-02-16 日本電気株式会社 半導体パッケージ基板及び半導体装置
US6368964B1 (en) * 2000-12-08 2002-04-09 United Microelectronics Corp. Method for reducing resistance in a conductor
US7465654B2 (en) * 2004-07-09 2008-12-16 Megica Corporation Structure of gold bumps and gold conductors on one IC die and methods of manufacturing the structures
KR20080003802A (ko) * 2005-04-15 2008-01-08 로무 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
US7563714B2 (en) * 2006-01-13 2009-07-21 International Business Machines Corporation Low resistance and inductance backside through vias and methods of fabricating same
JP5199950B2 (ja) * 2009-05-27 2013-05-15 日東電工株式会社 ネガ型感光性材料およびそれを用いた感光性基材、ならびにネガ型パターン形成方法
JP5566720B2 (ja) * 2010-02-16 2014-08-06 日本特殊陶業株式会社 多層配線基板及びその製造方法
US20120077054A1 (en) * 2010-09-25 2012-03-29 Tao Wu Electrolytic gold or gold palladium surface finish application in coreless substrate processing
US9123706B2 (en) * 2011-12-21 2015-09-01 Intel Corporation Electroless filled conductive structures
US9112007B2 (en) * 2012-09-14 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Through via structure and method
US10087527B2 (en) * 2014-04-30 2018-10-02 Wistron Neweb Corp. Method of fabricating substrate structure and substrate structure fabricated by the same method
US9912314B2 (en) * 2014-07-25 2018-03-06 Akoustics, Inc. Single crystal acoustic resonator and bulk acoustic wave filter
CN115547924A (zh) * 2014-12-23 2022-12-30 太浩研究有限公司 解耦过孔填充
DE102015110437B4 (de) * 2015-06-29 2020-10-08 Infineon Technologies Ag Halbleitervorrichtung mit einer Metallstruktur, die mit einer leitfähigen Struktur elektrisch verbunden ist und Verfahren zur Herstellung
US20190148306A1 (en) * 2016-06-30 2019-05-16 Semiconductor Components Industries, Llc Semiconductor backmetal and over pad metallization structures and related methods
US9640497B1 (en) * 2016-06-30 2017-05-02 Semiconductor Components Industries, Llc Semiconductor backmetal (BM) and over pad metallization (OPM) structures and related methods
US10499500B2 (en) * 2016-11-04 2019-12-03 Flex Ltd. Circuit board with embedded metal pallet and a method of fabricating the circuit board
US10325807B2 (en) * 2016-12-14 2019-06-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for manufacturing the same
EP3358616B1 (en) * 2017-02-02 2021-10-27 Melexis Technologies NV Bond pad protection for harsh media applications
EP3358311B1 (en) * 2017-02-02 2019-09-11 Melexis Technologies NV Sensor shielding for harsh media applications
JP6872991B2 (ja) * 2017-06-29 2021-05-19 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10453740B2 (en) * 2017-06-29 2019-10-22 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure without barrier layer on bottom surface of via
US10361120B2 (en) * 2017-11-30 2019-07-23 Taiwan Semiconductor Manufacturing Co., Ltd. Conductive feature formation and structure
JP2019204894A (ja) * 2018-05-24 2019-11-28 東芝メモリ株式会社 半導体装置の製造方法および半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200625485A (en) * 2004-12-01 2006-07-16 Shinko Electric Ind Co Method of manufacturing a circuit substrate and method of manufacturing an electronic parts packaging structure

Also Published As

Publication number Publication date
TW202003917A (zh) 2020-01-16
JP2024081693A (ja) 2024-06-18
CN110428937A (zh) 2019-11-08
US11404310B2 (en) 2022-08-02
US20190341293A1 (en) 2019-11-07
JP2019195058A (ja) 2019-11-07

Similar Documents

Publication Publication Date Title
US9130016B2 (en) Method of manufacturing through-glass vias
US6703310B2 (en) Semiconductor device and method of production of same
JP2016517184A (ja) 集積回路冷却システムのための選択的半田シール界面を作製する方法
WO2008076428A1 (en) Chip capacitor embedded pwb
JP5591343B2 (ja) オプトエレクトロニクス素子及び該オプトエレクトロニクス素子の製造方法
JP3618997B2 (ja) 電子回路上に金属スタンドオフを作成する方法
US20050245059A1 (en) Method for making an interconnect pad
US20160262271A1 (en) Method for manufacturing a double-sided printed circuit board
JP5733990B2 (ja) 半導体装置の製造方法
JP2009515348A (ja) 非導電性または半導電性の基板に導電性ブッシングを製作する方法
KR100754557B1 (ko) 전자 장치의 제조 방법
JP5145000B2 (ja) 貫通配線基板、半導体パッケージ及び貫通配線基板の製造方法
JP2009279733A (ja) 微小電気機械システム装置およびその製造方法
TWI811355B (zh) 用於電連接之背側連結通路結構及製造其之方法
WO2020241645A1 (ja) 多層配線基板及びその製造方法
JP5119361B2 (ja) チップの製造のための方法
JP5608430B2 (ja) 配線基板及び配線基板の製造方法
JP3430916B2 (ja) 半導体装置の製造方法
JP4622672B2 (ja) 配線基板の製造方法
KR20070095145A (ko) 고온공정에 적합한 절연구조체 및 그 제조방법
CN1953157B (zh) 电子互连及其制造方法
CN101460019A (zh) 线路板的线路结构的制造方法
TWI446507B (zh) 具有被動元件結構之半導體結構及其製造方法
JP6954517B2 (ja) 電子部品及びその製造方法
JP2014072805A (ja) 電子部品実装用基板の製造方法