[go: up one dir, main page]

TWI808175B - 用於異質晶粒整合應用之具有嵌入式多晶粒互連橋接（ｅｍｉｂ）及玻璃核心的混合扇出型架構 - Google Patents

用於異質晶粒整合應用之具有嵌入式多晶粒互連橋接（ｅｍｉｂ）及玻璃核心的混合扇出型架構 Download PDF

Info

Publication number
TWI808175B
TWI808175B TW108116887A TW108116887A TWI808175B TW I808175 B TWI808175 B TW I808175B TW 108116887 A TW108116887 A TW 108116887A TW 108116887 A TW108116887 A TW 108116887A TW I808175 B TWI808175 B TW I808175B
Authority
TW
Taiwan
Prior art keywords
die
interposer
dies
glass core
glass
Prior art date
Application number
TW108116887A
Other languages
English (en)
Other versions
TW202018891A (zh
Inventor
斯里尼斯 佩安巴恩
洛胡爾 馬尼帕利
剛 段
Original Assignee
美商英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商英特爾股份有限公司 filed Critical 美商英特爾股份有限公司
Publication of TW202018891A publication Critical patent/TW202018891A/zh
Application granted granted Critical
Publication of TWI808175B publication Critical patent/TWI808175B/zh

Links

Classifications

    • H10W20/40—
    • H10P72/74—
    • H10W20/20—
    • H10W40/00—
    • H10W42/121—
    • H10W70/093—
    • H10W70/095—
    • H10W70/611—
    • H10W70/614—
    • H10W70/618—
    • H10W70/635—
    • H10W70/65—
    • H10W70/6875—
    • H10W70/692—
    • H10W72/0198—
    • H10W74/01—
    • H10W74/016—
    • H10W74/111—
    • H10W90/00—
    • H10W90/401—
    • H10P72/7424—
    • H10P72/743—
    • H10P72/7436—
    • H10W70/63—
    • H10W72/01—
    • H10W72/252—
    • H10W72/823—
    • H10W74/00—
    • H10W74/142—
    • H10W74/15—
    • H10W90/271—
    • H10W90/288—
    • H10W90/291—
    • H10W90/297—
    • H10W90/722—
    • H10W90/724—
    • H10W90/734—

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Glass Compositions (AREA)

Abstract

文中所揭示之實施例包含電子封裝組件以及形成此等電子封裝組件的方法。在一實施例中，微電子裝置封裝組件可包含重分配層(RDL)及在該RDL之上的中介層。在一實施例中，玻璃核心可以被形成在該RDL之上並且包圍該中介層。在一實施例中，該微電子裝置封裝組件可另包括在該中介層之上的複數個晶粒。在一實施例中，該複數個晶粒係與該中介層通訊式地相耦接。

Description

用於異質晶粒整合應用之具有嵌入式多晶粒互連橋接（ＥＭＩＢ）及玻璃核心的混合扇出型架構
本發明之實施例係有關電子封裝，且特別有關具有帶有玻璃核心之複數個互連晶粒的電子封裝組件。
雖然習知的晶粒製造技術正推向其針對單片晶粒(monolithic die)之尺寸的極限，但是，應用正期盼大尺寸積體電路有可能使用諸如7nm閘極長度之最新科技的能力。當單片晶粒已經變得越來越大時，對於更小的晶粒而言能夠被忽略之小的差異不能夠被補償而且常常顯著地使生產量(yield)減少。最近的解決方案可涉及使用與半導體中介層(semiconductor interposer)互連或者和嵌入於矽基板中之矽橋接器相整合之更小的積體電路以提供異質晶片封裝組件(heterogeneous-chip package)。
在涉及多重晶粒與矽橋接器相整合的實施例中，晶粒藉由橋接器而被通訊式地耦接以便提供所想要的功能性，但是在封裝技術上所增加的複雜性也是重大的挑戰。例如，介於晶粒、晶粒背側膜(die back film(DBF))、累增電介質層、以及膠封材料之間的CTE不匹配導致顯著的晶粒翹曲(die warpage)。這個在平坦化操作期間特別會有問題，而在使用此方法來顯露銅柱(copper pillar)和晶粒背側互連(矽穿孔(TSV))之架構方式的大部分中需要平坦化操作。晶粒翹曲防止銅柱和晶粒互連兩者視需要而被同時暴露出，但也沒有去除晶粒的顯著部分，而導致生產量減少。減小涉及之材料的CTE不匹配能夠減少晶粒翹曲，但是由於材料配方(material formulation)限制而無法完全消除翹曲。
文中所揭示之實施例包含電子封裝組件以及形成此等電子封裝組件的方法。在一實施例中，微電子裝置封裝組件可包含重分配層(RDL)及在該RDL之上的中介層。在一實施例中，玻璃核心可以被形成在該RDL之上並且包圍該中介層。在一實施例中，該微電子裝置封裝組件可另包括在該中介層之上的複數個晶粒。在一實施例中，該複數個晶粒係與該中介層通訊式地相耦接。
100:電子裝置封裝組件
120:累增層
122:阻焊層
124:通孔
125:導電線跡
130:玻璃核心
132:導電線跡
140:第一晶粒
145:晶粒背側膜(DBF)
146:矽穿孔(TSV)
147:焊料
148:導電線跡
150、150A、150B:第二晶粒
152:第一層互連(FLI)
154:底部填膠材料
160:膠封層
200:電子裝置封裝組件
210:橋接器
211:電路由
212:焊料凸塊
220:累增層
222:阻焊層
224:通孔
225:線跡
230:玻璃核心
232:導電線跡
240、240A、240B:第一晶粒
245:晶粒背側膜(DBF)
246:矽穿孔(TSV)
247:焊料
248:導電線跡
250、250A、250B、250C、250D:第二晶粒
252:第一層互連(FLI)
254:底部填膠材料
260:模具層
310:橋接器
311:導電線跡
312:第一層互連(FLI)
320:累增層
322:阻焊劑
324:通孔
325:導電線跡
330:玻璃核心
331:開口
332:通孔
333:過鍍
340、340A、340B:第一晶粒
341:通孔開口
345:晶粒背側膜(DBF)
346:矽穿孔(TSV)
347:焊料
348:導電路由
349:背側短柱
350、350A、350B、350C、350D:第二晶粒
352:第一層互連(FLI)
354:底部填膠材料
360:膠封層
361:模穿孔(TMV)開口
370:主開口
380:玻璃載體
381:脫模膜
382:晶種層
390:抗蝕劑層
391:開口
420:累增層
422:阻焊劑
424:通孔
425:導電線跡
430:玻璃核心
431:開口
432:通孔
433:過鍍
440:第一晶粒
441:通孔開口
445:晶粒背側膜(DBF)
446:矽穿孔(TSV)
447:焊料
448:導電路由
449:背側短柱
450、450A、450B:第二晶粒
452:第一層互連(FLI)
454:底部填膠材料
460:膠封層
461:模穿孔(TMV)開口
470:主開口
480:玻璃載體
481:脫模膜
482:晶種層
490:抗蝕劑層
491:開口
500:計算裝置
502:板
504:處理器
506:通訊晶片
圖1係依據一實施例，繪示具有被玻璃核心所包圍之複數個第一晶粒和複數個第二晶粒之電子裝置封裝組件的剖面圖。
圖2係依據一實施例，繪示具有被玻璃核心所包圍之第一晶粒和複數個第二晶粒之電子封裝組件的剖面圖。
圖3A係依據一實施例，繪示玻璃載體(glass carrier)的剖面圖。
圖3B係依據一實施例，繪示在玻璃核心被放置於該玻璃載體之上之後的剖面圖。
圖3C係依據一實施例，繪示在抗蝕劑層被設置於該玻璃核心之上之後的剖面圖。
圖3D係依據一實施例，繪示在導電通孔(conductive via)被形成穿過該玻璃核心之後的剖面圖。
圖3E係依據一實施例，繪示在該抗蝕劑層被去除之後的剖面圖。
圖3F係依據一實施例，繪示在導電通孔被平坦化而與該玻璃核心的表面齊平之後的剖面圖。
圖3G係依據一實施例，繪示在複數個第一晶粒被設置於該玻璃核心的周邊之內的載體之上之後的剖面圖。
圖3H係依據一實施例，繪示在模具層(mold layer)被形成於該等第一晶粒之上之後的剖面圖。
圖3I係依據一實施例，繪示在該複數個第一 晶粒與橋接器通訊式地耦接之後的剖面圖。
圖3J係依據一實施例，繪示在累增層(build-up layer)被形成於該複數個第一晶粒之上之後的剖面圖。
圖3K係依據一實施例，繪示在該玻璃載體被去除之後的剖面圖。
圖3L係依據一實施例，繪示在穿過晶粒背側膜的開口被做成以使該複數個第一晶粒的接點暴露出之後的剖面圖。
圖3M係依據一實施例，繪示在複數個第二晶粒被電耦接至該複數個第一晶粒之後的剖面圖。
圖3N係依據一實施例，繪示在模具層被形成於該複數個第二晶粒之上之後的剖面圖。
圖4A係依據一實施例，繪示玻璃載體的剖面圖。
圖4B係依據一實施例，繪示在玻璃核心被放置於該玻璃載體之上之後的剖面圖。
圖4C係依據一實施例，繪示在抗蝕劑層被設置於該玻璃核心之上之後的剖面圖。
圖4D係依據一實施例，繪示在導電通孔被形成穿過該玻璃核心之後的剖面圖。
圖4E係依據一實施例，繪示在該抗蝕劑層被去除之後的剖面圖。
圖4F係依據一實施例，繪示在導電通孔被平坦化而與該玻璃核心的表面齊平之後的剖面圖。
圖4G係依據一實施例，繪示在第一晶粒被設置於該玻璃核心的周邊之內的載體之上之後的剖面圖。
圖4H係依據一實施例，繪示在模具層被形成於該第一晶粒之上之後的剖面圖。
圖4I係依據一實施例，繪示在累增層被形成於該第一晶粒之上之後的剖面圖。
圖4J係依據一實施例，繪示在該玻璃載體被去除之後的剖面圖。
圖4K係依據一實施例，繪示在穿過晶粒背側膜的開口被形成以使該第一晶粒的接點暴露出之後的剖面圖。
圖4L係依據一實施例，繪示在複數個第二晶粒被電耦接至該第一晶粒之後的剖面圖。
圖4M係依據一實施例，繪示在模具層被形成於該複數個第二晶粒之上之後的剖面圖。
圖5係依據一實施例所建立之計算裝置的示意圖。
本文之實施例中所述者為具有被玻璃核心所包圍之複數個互連晶粒的電子封裝組件，以及形成此等封裝組件的方法。在下面的說明中，繪示之施行的各種態樣將使用為習於此技藝者所共同使用的術語來做說明，以將其工作的實質傳達給其他習於此技藝者。然而，對習於此 技藝者而言顯而易知的是，本文中所揭示之實施例僅需所述態樣的其中一些即可予以實施。為了解說目的，特定的數字、材料、及組態被提出，以便提供對該等繪示之施行的透徹了解。但是，對習於此技藝者而言顯而易知的是，本文中所揭示之實施例在沒有該等特定的細節也可予以實施。在其他的例子中，眾所周知的特徵被省略或簡化以便不致模糊了該等繪示之施行。
各式各樣的操作將依序，按照對於本文中所揭示之實施例的瞭解最有幫助的方式而被說明為多個分開的操作，但是，說明的順序不應該被建構成隱含或暗示這些操作必須是有順序依賴性的。特別是，這些操作不需要按照說明的順序來予以實施。
如上所述，晶粒翹曲在多晶粒(multi-die)架構中會愈來愈有問題的。因此，本文中所揭示之實施例包含包圍該多個晶粒的玻璃核心。除此之外，實施例包含被使用於組裝過程期間的玻璃載體。玻璃載體和玻璃核心增加剛性(stiffness)以及提供多晶粒組件基於其而可被組裝的尺寸穩定性(dimensionally stable)。此外，該等玻璃組件可以被加工裁製(tailor)而比其他材料(例如，累增電介質、膠封電介質、以及晶粒背側膜(die backside film (DBF)))更有效地匹配多晶片(multi-chip)組件的CTE。在其中的較粗節點/基底晶粒需要被互連(例如，嵌入式多晶粒互連橋接技術(embedded multi-die interconnect bridge (EMIB)))的又一實施例中，EMIB過程可以被施以於封裝 組件製作的初始階段中，因此提供改善的產能(yield)。
現在參照圖1，依據一實施例，電子裝置封裝組件100的剖面繪示圖被顯示出。在一實施例中，該封裝組件100可包括玻璃核心130。在一實施例中，該玻璃核心130包圍第一晶粒140。玻璃核心130的使用讓該核心的CTE能夠和該封裝組件100中各種組件的CTE相匹配，以便減少翹曲。在一實施例中，該玻璃核心130的CTE可以實質上類似於包圍第一晶粒140之膠封層160的CTE。如同文中所使用者，實質上該相同的CTE指的是第一個CTE係在第二個CTE的+/- 5%之內。在一實施例中，導電通孔132可以被形成穿過該玻璃核心130。在一實施例中，該玻璃核心130可以具有和第一晶粒140之厚度相同的厚度。在一特別實施例中，該玻璃核心140的厚度可以在50μm與150μm之間。
在一實施例中，複數個第二晶粒150可以被安裝在第一晶粒140之上。例如，第二晶粒150A和150B係位於第一晶粒140之上。雖然兩個第二晶粒150被繪示於圖1中，但是可以領會到任何數目的第二晶粒150可以位於第一晶粒140之上。在一實施例中，第二晶粒150可以電耦接至第一晶粒140，且第一層互連(FLI)152和焊料147穿過第一晶粒140的晶粒背側膜(DBF)145。在一實施例中，底部填膠(underfill)材料154可以圍繞FLI 152，在第二晶粒150之下。在一實施例中，複數個第二晶粒150也可以藉由第一晶粒140之內的導電線跡148而被通訊式地互相耦接。在 一實施例中，第一晶粒140也可包括複數個矽穿孔(TSV)146。在一實施例中，第二晶粒150可以全部或者部分地嵌入於膠封層160中。例如，在所繪示的實施例中，第二晶粒150的背側表面被暴露出。在此等實施例中，整合式散熱片(未顯示出)可以附接至第二晶粒150以改善封裝組件100的散熱性能(thermal performance)。
在一實施例中，第一晶粒140和第二晶粒150兩者皆為主動晶粒(亦即，第一晶粒140和第二晶粒150各自包括主動裝置，諸如電晶體等等)。在一實施例中，第一晶粒140包含在第一處理節點的主動裝置，且第二晶粒包含在第二處理節點的主動裝置。在一特別實施例中，該第二處理節點為比該第一處理節點更先進的節點(亦即，以更短的電晶體閘極長度)。例如，該第二處理節點可以是以7nm的節點，而該第一處理節點可以是以10nm或更長的節點。然而，要領會的是該第一節點和該第二節點可以是任何處理節點。在有些實施例中，該第一節點和該第二節點可以是相同的節點。此外，雖然被稱為晶粒，但是該第一晶粒140並未被限定為主動裝置。例如，該第一晶粒140也可以被稱為僅提供第二晶粒150間之電連接148的中介層(interposer)或橋接器。
在一實施例中，玻璃核心130可以在重分配層(RDL)之上。為了簡單起見，所繪示的RDL被顯示為具有單一電介質累增層120，而且習於此技藝者將會知道RDL可以包括複數個累增層120。如同習於此技藝者所已 知的，RDL可以包括複數個導電線跡125和通孔124。在一實施例中，RDL可以被稱為扇出結構，因為導電線跡125和通孔124提供讓第一晶粒上的接點能夠被扇出於該第一晶粒140的周邊外之路由。在一實施例中，阻焊層(solder resist layer)122可以被形成於累增層120之上，以提供針對第二層互連(SLI)的隔離，諸如焊料凸塊(solder bump)(未顯示出)等等。
現在參照圖2，依據一實施例，具有複數個第一晶粒之電子裝置封裝組件200的剖面繪示圖被顯示出。封裝組件200實際上可以類似於封裝組件100，除了複數個第一晶粒係位於玻璃核心230之內以外。例如，第一晶粒240A和第一晶粒240B可以位於玻璃核心230之內。雖然兩個第一晶粒240被繪示出，要領會到任何數目的第一晶粒240可以位於玻璃核心230之內。類似於上面的封裝組件，導電通孔232可以被形成穿過該玻璃核心230。
在一實施例中，複數個第一晶粒240可以藉由橋接器210而被通訊式地耦接。在一實施例中，橋接器210可以包括電路由211以使第一晶粒240A通訊式地耦接至第一晶粒240B。在一實施例中，橋接器210可以藉由焊料凸塊212而被耦接至第一晶粒240。在一實施例中，橋接器210可以被嵌入於累增層220內。在有些實施例中，該橋接器210可以被稱為嵌入式多晶粒互連橋接器(EMIB)。在一實施例中，橋接器210讓該複數個第一晶粒240的組合面積能夠大於用來形成第一晶粒240上之主動裝置的光柵界限 (reticle limit)。
在一實施例中，複數個第二晶粒250可以被通訊式地耦接至該複數個第一晶粒240之各者。例如，第二晶粒250A和250B可以被通訊式地耦接至第一晶粒240A，且第二晶粒250C和250D可以被通訊式地耦接至第一晶粒240B。在一實施例中，第二晶粒250可以藉由FLI 252和焊料247經由第一晶粒240的DBF 245而被通訊式地耦接至第一晶粒。在一實施例中，FLI 252可以被底部填膠材料254所包圍。在一實施例中，形成於同一個第一晶粒240之上的第二晶粒250(第二晶粒250A和250B)可以藉由底層的第一晶粒240中之導電線跡248而被通訊式地耦接。在一實施例中，第二晶粒250可以全部或者部分地嵌入於模具層(mold layer)260中。例如，在所繪示的實施例中，第二晶粒250的背側表面被暴露出。在此等實施例中，整合式散熱片(未顯示出)可以附接至第二晶粒以改善封裝組件的散熱性能。
在一實施例中，圖2中之封裝組件200的RDL實質上可以類似於上面參照圖1所述的RDL。例如，RDL可以包括複數個累增層220，其包括線跡225和通孔224。在一實施例中，阻焊層222可以被形成於累增層220之上。
現在參照圖3A到3N，依據一實施例，繪示用以形成類似於上面參照圖2所述之封裝組件200之電子裝置封裝組件的過程之一序列的剖面繪示圖被顯示出。
現在參照圖3A，依據一實施例，顯示玻璃載 體380之剖面繪示圖。在一實施例中，玻璃載體380可以具有實質上和第一晶粒之CTE相同的CTE，而該等第一晶粒在後續的組裝操作中將被放置在玻璃載體380上。在一實施例中，脫模膜(release film)381可以被形成在玻璃載體380之上。在後續的組裝操作中，脫模膜381可以被用來從中介層中釋放出玻璃載體。在一實施例中，晶種層382可以被形成在脫模膜381之上。例如，晶種層382可以是銅、鈦、等等。在一實施例中，晶種層382可以是以濺鍍製程所形成的。
現在參照圖3B，依據一實施例，顯示在玻璃核心330被安裝於玻璃載體380之後的剖面繪示圖。在一實施例中，玻璃載體380可以具有實質上和膠封層之CTE相等的CTE，而膠封層將被設置於後續的組裝操作中。在一實施例中，玻璃核心330的CTE可以和玻璃載體的CTE不同。在一實施例中，玻璃核心330可以具有用以形成穿孔(through via)的開口331。在一實施例中，玻璃核心330可以具有晶粒將被放置於其處的主開口370。在一實施例中，玻璃核心330的高度H實質上係等於第一晶粒的厚度，而第一晶粒在後續的組裝操作中將被安裝於玻璃載體380。例如，玻璃核心330的高度H可以視第一晶粒厚度而在約50μm與150μm之間。
在一實施例中，玻璃核心330可以具有黏著層(未顯示出)，其讓玻璃核心330能夠黏著於晶種層382。在一替換實施例中，累增層(未顯示出)可以被設置在晶種 層382之上，且玻璃核心330可以用按壓工具而被按壓進累增層中。在一實施例中，玻璃核心330可以用撿放工具(pick and place tool)等等而被放置在玻璃載體380上。
現在參照圖3C，依據一實施例，顯示在抗蝕劑層390被設置於該玻璃核心330之上之後的剖面繪示圖。在一實施例中，抗蝕劑層390可以為乾膜抗蝕劑((dry-film resist)DFR)等等。在一實施例中，抗蝕劑層390可以用光刻製程或者用雷射鑽孔製程而被圖案化形成開口391。在一實施例中，開口391使玻璃核心330中的開口331暴露出且同時阻擋該主開口370。
現在參照圖3D，依據一實施例，顯示在通孔(via)332被形成穿過該玻璃核心330之後的剖面繪示圖。在一實施例中，通孔332可以被過鍍(over-plated)333以便確保完全填滿玻璃核心330中的通孔開口。在一實施例中，通孔可以用電鍍製程來予以形成。
現在參照圖3E，依據一實施例，顯示在該抗蝕劑層390被剝除之後的剖面繪示圖。在一實施例中，該抗蝕劑層390可以用適合的製程來予以剝除，諸如灰化、濕式剝除、等等。
現在參照圖3F，依據一實施例，顯示在平坦化製程被施行之後的剖面繪示圖。在一實施例中，覆蓋層(overburden)333可以被平坦化，使得通孔332的頂部表面係實質上與玻璃核心330的頂部表面共平面。在一實施例中，平坦化可以用化學機械平坦化(CMP)製程等等來予以 施行。由於用作為停止點之玻璃核心330的存在，所以平坦化製程可以具有高度準確性。
現在參照圖3G，依據一實施例，顯示在第一晶粒340被放置於該玻璃核心330的主開口370中的玻璃載體380之上之後的剖面繪示圖。在一實施例中，複數個第一晶粒340可以被放置於主開口370中。例如，第一晶粒340A和340B可以被放置於主開口370中。雖然兩個第一晶粒340被繪示出，要領會到任何數量的第一晶粒340可以被放置於開口370中。
在一實施例中，DBF 345可以被形成在第一晶粒340的前側表面之上以便安裝該等第一晶粒340，具有主動表面面對玻璃載體380。在一實施例中，第一晶粒340也可以包括TSV 346，用以提供第一晶粒340的背側表面與前側表面之間的電連接。在一實施例中，第一晶粒340也可以包括導電路由348，其將通訊式地耦接第二晶粒，而該等第二晶粒將被附接於後續的組裝操作中。在一實施例中，背側短柱349可以被形成於TSV 346之上，以供後續的組裝操作使用。
在一實施例中，第一晶粒340可以為主動裝置晶粒。例如，第一晶粒340可以包括電晶體等等。在一實施例中，第一晶粒340的主動裝置可以用第一處理節點來予以形成。例如，第一處理節點可以為10nm等等。在一實施例中，第一晶粒340可以用比用來形成隨後封裝的第二晶粒之處理節點更粗糙的處理節點來予以形成。例 如，第一晶粒340可以為10nm節點晶粒而第二晶粒可以為7nm節點晶粒。在其他實施例中，第一晶粒340也可以為非主動晶粒。例如，第一晶粒340可以為中介層或橋接器。例如，第一晶粒340可以包括導電線跡和通孔，但是不包括任何主動裝置電路，諸如電晶體。
在一實施例中，複數個第一晶粒340可以為模組化(modular)組件。例如，第一晶粒340可以被通訊式地耦接於後續的組裝操作中，以用作為單一整片的晶粒(single monolithic die)。因此，第一晶粒340的總面積可以被增加而超出第一處理節點的正常光柵界限(reticle limit)。
現在參照圖3H，依據一實施例，顯示在膠封層(encapsulation layer)360被形成於該等第一晶粒340之上之後的剖面繪示圖。在一實施例中，膠封層360可以為設置在第一晶粒340之上的電介質材料。在一實施例中，膠封層360可以被壓縮成型、層疊等等。在一實施例中，膠封層360可以具有實質上和玻璃核心330之CTE相等的CTE。在一實施例中，膠封層360可以被設置在玻璃核心330的頂部表面之上，且隨後被平坦化成實質上與玻璃核心330的表面共平面(例如，用CMP製程等等)。在一實施例中，膠封層360的研磨(polishing)可以使通孔332和背側短柱349暴露出。相較於傳統所使用的方式，由於玻璃載體和玻璃核心的存在，所以在此研磨操作期間會有最小的晶粒翹曲。
現在參照圖3I，依據一實施例，顯示在橋接器310被安裝於第一晶粒340之後的剖面繪示圖。在一實施例中，橋接器310包括被附接至FLI 312的導電線跡311，其提供第一晶粒340A與第一晶粒340B之間的電連接。在一實施例中，橋接器310可以為矽橋接器，或者用來形成為橋接器310所需之細線(fine line)/寬度間隙之另一適合的橋接器。
在一實施例中，橋接器310可以用熱壓接合(thermal compression binding(TCB))製程而被安裝於第一晶粒340。在一實施例中，因為橋接器310被放置於封裝組件形成的初始階段期間而且玻璃載體380和玻璃核心330提供優異的尺寸穩定度，所以相較傳統方式，橋接器310放置的準確度高。在有些實施例中，高解析度光刻圖案化層(未顯示出)可以被選項性地添加在橋接器310被放裝之前來更進一步地改善準確度。在一實施例中，面板可以被電漿清洗，底部填膠(未顯示出)可以被施加於FLI 312周圍而且被固化以完成橋接器310附接。
現在參照圖3J，依據一實施例，顯示在RDL被形成於第一晶粒340之上之後的剖面繪示圖。在一實施例中，RDL可以包括一或更多個累增層320。在一實施例中，導電線跡325和通孔324可以被形成於累增層320中。在一實施例中，阻焊劑(solder resist)322可以被施加於累增層320之上。
現在參照圖3K，依據一實施例，顯示在該玻 璃載體380被去除之後的剖面繪示圖。在一實施例中，可以藉由去除脫模膜381來去除玻璃載體380，如同習於此技藝者所已知的。在一實施例中，晶種層382可以用蝕刻製程來予以去除。在用黏著劑來使玻璃核心330附接於晶種層的實施例中，黏著劑可以被清洗於晶種層被去除之後。在玻璃核心330被按壓進電介質層內的實施例中，電介質層可以被去除(例如，用雷射剝蝕(laser blation)或乾式蝕刻)。
現在參照圖3L，依據一實施例，顯示在通孔開口341被形成穿過DBF 345之後的剖面繪示圖。在一實施例中，通孔開口341可以使用具有遮罩的乾式蝕刻或雷射鑽孔來予以形成，以使第一晶粒340A和340B的前側表面上的接點暴露出。
現在參照圖3M，依據一實施例，顯示在第二晶粒350被附接至第一晶粒340之後的剖面繪示圖。在一實施例中，第二晶粒350可以用TCB製程來予以附接。在一實施例中，焊料347可以填充DBF 345中的通孔開口，而且FLI 352可以被用來附接第二晶粒350。FLI 352可以被底部填膠材料354所包圍。
在所繪示的實施例中，第二晶粒350A和350B被附接至第一晶粒340A，且第二晶粒350C和350D被附接至第一晶粒340B。然而，要領會的是任何數量的第二晶粒350可以被耦接至每一個第一晶粒340。在一實施例中，第一晶粒340也可以包括使第二晶粒350通訊式地耦接在一起 的導電線跡348。例如，第二晶粒350A藉由第一晶粒340A中的導電線跡348而被通訊式地耦接至第二晶粒350B。
在一實施例中，第二晶粒350可以為主動裝置，其包括諸如電晶體等等的電路。在一實施例中，第二晶粒350的主動裝置係以第二處理節點來予以形成。在一實施例中，第二處理節點比第一處理節點更細微。例如，第二處理節點可以為7nm或更細微。
現在參照圖3N，依據一實施例，顯示在膠封層360被形成於第二晶粒350之上之後的剖面繪示圖。在一實施例中，膠封層360可以為模化層(molded layer)。在一實施例中，膠封層360可以被回研磨(polish back)以使第二晶粒350的背側表面暴露出來改善散熱性能。為了進一步改善熱散逸，整合式散熱片(未顯示出)可以被附接至第二晶粒350的背側表面。在一實施例中，模穿孔(through mold via(TMV))開口361可以被鑽孔以視需要而使銅通孔332暴露出。在一實施例中，組裝後的電子裝置封裝組件然後可以被切單(singulate)成單元。
在一實施例中，如果TCB橋接器310附接無法被完成於全面板層級(full panel level)，則橋接器310的TCB附接可以被施行於相容尺寸，而後被重建至針對重分配層製程之所想要的面板尺寸。重建後的面板然後可以被排路由/切割成用於第二晶粒350之附接所想要的尺寸。
現在參照圖4A到4M，依據一實施例，繪示用以形成類似於上面參照圖1所述之封裝組件100之電子裝 置封裝組件的過程之一序列的剖面繪示圖被顯示出。
現在參照圖4A，依據一實施例，顯示玻璃載體480之剖面繪示圖。在一實施例中，玻璃載體480可以具有實質上和第一晶粒之CTE相同的CTE，而該第一晶粒在後續的組裝操作中將被放置在玻璃載體480上。在一實施例中，脫模膜481可以被形成在玻璃載體480之上。在後續的組裝操作中，脫模膜481可以被用來從封裝組件中釋放出玻璃載體。在一實施例中，晶種層482可以被形成在脫模膜481之上。例如，晶種層482可以是銅、鈦、等等。在一實施例中，晶種層482可以是以濺鍍製程所形成的。
現在參照圖4B，依據一實施例，顯示在玻璃核心430被安裝於玻璃載體480之後的剖面繪示圖。在一實施例中，玻璃載體480可以具有實質上和膠封層之CTE相等的CTE，而膠封層將被設置於後續的組裝操作中。在一實施例中，玻璃核心430的CTE可以和玻璃載體的CTE不同。在一實施例中，玻璃核心430可以具有用以形成穿孔的開口431。在一實施例中，玻璃核心430可以具有第一晶粒將被放置於其處的主開口470。在一實施例中，玻璃核心430的高度H實質上係等於第一晶粒的厚度，而第一晶粒在後續的組裝操作中將被安裝於玻璃載體480。例如，玻璃核心430的高度H可以視第一晶粒厚度而在約50μm與150μm之間。
在一實施例中，玻璃核心430可以具有黏著層(未顯示出)，其讓玻璃核心430能夠黏著於晶種層482。 在一替換實施例中，累增層可以被設置在晶種層482之上，且玻璃核心430可以用按壓工具而被按壓進累增層中。在一實施例中，玻璃核心430可以用撿放工具(pick and place tool)等等而被放置在玻璃載體480上。
現在參照圖4C，依據一實施例，顯示在抗蝕劑層490被設置於該玻璃核心430之上之後的剖面繪示圖。在一實施例中，抗蝕劑層490可以為DFR等等。在一實施例中，抗蝕劑層490可以用光刻製程或者用雷射鑽孔製程而被圖案化形成開口491。在一實施例中，開口491使玻璃核心430中的開口431暴露出且同時阻擋該主開口470。
現在參照圖4D，依據一實施例，顯示在通孔432被形成穿過該玻璃核心430之後的剖面繪示圖。在一實施例中，通孔432可以被過鍍433以便確保完全填滿玻璃核心430中的通孔開口。在一實施例中，通孔可以用電鍍製程來予以形成。
現在參照圖4E，依據一實施例，顯示在該抗蝕劑層490被剝除之後的剖面繪示圖。在一實施例中，該抗蝕劑層490可以用適合的製程來予以剝除，諸如濕式剝除、灰化、等等。
現在參照圖4F，依據一實施例，顯示在平坦化製程被施行之後的剖面繪示圖。在一實施例中，過度覆蓋層433可以被平坦化，使得通孔432的頂部表面係實質上與玻璃核心430的頂部表面共平面。在一實施例中，平坦化可以用CMP製程等等來予以施行。由於用作為停止點之 玻璃核心430的存在，所以平坦化製程可以具有高度準確性。
現在參照圖4G，依據一實施例，顯示在第一晶粒440被放置於該玻璃核心430的主開口470中的玻璃載體480之上之後的剖面繪示圖。在一實施例中，DBF 445可以被形成在第一晶粒440的前側表面之上以便安裝該第一晶粒440，具有主動表面面對玻璃載體480。在一實施例中，第一晶粒440也可以包括TSV 446，用以提供第一晶粒440的背側表面與前側表面之間的電連接。在一實施例中，第一晶粒440也可以包括導電路由448，其將通訊式地耦接第二晶粒，而該等第二晶粒將被附接於後續的組裝操作中。在一實施例中，背側短柱449可以被形成於TSV 446之上，以供後續的組裝操作使用。
在一實施例中，第一晶粒440可以為主動裝置晶粒。例如，第一晶粒440可以包括電晶體等等。在一實施例中，第一晶粒440的主動裝置可以用第一處理節點來予以形成。例如，第一處理節點可以為10nm等等。在一實施例中，第一晶粒440可以用比用來形成隨後封裝的第二晶粒之處理節點更粗糙的處理節點來予以形成。例如，第一晶粒440可以為10nm節點晶粒而第二晶粒可以為7nm節點晶粒。在其他實施例中，第一晶粒440也可以為非主動晶粒。例如，第一晶粒440可以為中介層或橋接器。例如，第一晶粒440可以包括導電線跡和通孔，但是不包括任何主動裝置電路，諸如電晶體。
現在參照圖4H，依據一實施例，顯示在膠封層460被形成於該第一晶粒440之上之後的剖面繪示圖。在一實施例中，膠封層460可以為設置在第一晶粒440之上的電介質材料。在一實施例中，膠封層460可以被壓縮成型、層疊等等。在一實施例中，膠封層460可以具有實質上和玻璃核心430之CTE相等的CTE。在一實施例中，膠封層460可以被設置在玻璃核心430的頂部表面之上，且隨後被平坦化成實質上與玻璃核心430的表面共平面(例如，用CMP製程等等)。在一實施例中，膠封層460的研磨可以使通孔432和背側短柱449暴露出。相較於傳統所使用的方式，由於玻璃載體和玻璃核心的存在，所以在此研磨操作期間會有最小的晶粒翹曲。
現在參照圖4I，依據一實施例，顯示在RDL被形成於第一晶粒440之上之後的剖面繪示圖。在一實施例中，RDL可以包括一或更多個累增層420。在一實施例中，導電線跡425和通孔424可以被形成於累增層420中。在一實施例中，阻焊劑422可以被施加於累增層420之上。
現在參照圖4J，依據一實施例，顯示在該玻璃載體480被去除之後的剖面繪示圖。在一實施例中，可以藉由去除脫模膜481來去除玻璃載體480，如同習於此技藝者所已知的。在一實施例中，晶種層482可以用蝕刻製程來予以去除。在用黏著劑來使玻璃核心430附接於晶種層的實施例中，黏著劑可以被清洗於晶種層被去除之後。在玻璃核心430被按壓進電介質層內的實施例中，電介質 層可以被去除(例如，用雷射剝蝕或乾式蝕刻)。
現在參照圖4K，依據一實施例，顯示在通孔開口441被形成穿過DBF 445之後的剖面繪示圖。在一實施例中，通孔開口441可以使用具有遮罩的乾式蝕刻或雷射鑽孔來予以形成，以使第一晶粒440的前側表面上的接點暴露出。
現在參照圖4L，依據一實施例，顯示在第二晶粒450被附接至第一晶粒440之後的剖面繪示圖。在一實施例中，第二晶粒450可以用TCB製程來予以附接。在一實施例中，焊料447可以填充DBF 445中的通孔開口，而且FLI 452可以被用來附接第二晶粒450。FLI 452可以被底部填膠材料454所包圍。
在所繪示的實施例中，第二晶粒450A和450B被附接至第一晶粒440。然而，要領會的是任何數量的第二晶粒450可以被耦接至第一晶粒440。在一實施例中，第一晶粒440也可以包括使第二晶粒450通訊式地耦接在一起的導電線跡448。例如，第二晶粒450A藉由第一晶粒440中的導電線跡448而被通訊式地耦接至第二晶粒450B。
在一實施例中，第二晶粒450可以為主動裝置，其包括諸如電晶體等等的電路。在一實施例中，第二晶粒450的主動裝置係以第二處理節點來予以形成。在一實施例中，第二處理節點比第一處理節點更細微。例如，第二處理節點可以為7nm或更細微。
現在參照圖4M，依據一實施例，顯示在膠 封層460被形成於第二晶粒450之上之後的剖面繪示圖。在一實施例中，膠封層460可以為模化層(molded layer)。在一實施例中，膠封層460可以被回研磨以使第二晶粒450的背側表面暴露出來改善散熱性能。為了進一步改善熱散逸，整合式散熱片(未顯示出)可以被附接至第二晶粒450的背側表面。在一實施例中，TMV開口461可以被鑽孔以視需要而使銅通孔432暴露出。在一實施例中，組裝後的電子裝置封裝組件然後可以被切單成單元。
圖5繪示依據文中所揭示之一個施行的計算裝置500。計算裝置500收容板502。板502可以包含許多組件，其包含但不限於處理器504和至少一個通訊晶片506。處理器504係實體且電耦接至板502。在有些施行中，該至少一個通訊晶片506也係實體且電耦接至板502。在另些施行中，該通訊晶片506為處理器504的部分。
這些其他組件包含但不限於揮發性記憶體(例如，DRAM)、非揮發性記憶體(例如，ROM)、快閃記憶體、圖形處理器、數位訊號處理器、密碼處理器、晶片組、天線、顯示器、觸控螢幕顯示器、觸控螢幕控制器、電池、音頻編碼解碼器(codec)、視頻編碼解碼器(codec)、功率放大器、全球定位系統(GPS)裝置、羅盤、加速儀、陀螺儀、揚聲器、相機、以及大量儲存裝置(諸如、硬碟機、光碟(CD)、數位多功能影音光碟(DVD)、等等)。
通訊晶片506致能資料的傳送自和傳送至計 算裝置500的無線通訊。術語“無線”及其衍生詞可被用來描述電路、裝置、系統、方法、技術、通訊通道、等等，其可經由透過非固態媒體之經調變之電磁輻射的使用來通訊資料。該術語並不隱含相關裝置並未含有任何導線，雖然在有些實施例中他們可能含有。通訊晶片506可施行許多無線標準或協定之任一者，其包含但不限於Wi-Fi(IEEE 802.11系列)、WiMAX(IEEE 802.16系列)、IEEE 802.20、長期演進(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍芽、其衍生物，以及被命名為3G、4G、5G、及往後的任何其他無線協定。計算裝置500可包含複數個通訊晶片506。例如，第一通訊晶片506可專用於諸如Wi-Fi及藍芽的較短範圍的無線通訊，並且第二通訊晶片506可專用於較長範圍的無線通訊，諸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO、和其它者。
計算裝置500的處理器504包含封裝在該處理器504之內的積體電路晶粒。在文中所揭示的一些施行中，依據文中所述的實施例，該處理器的積體電路晶粒可以被嵌入於封裝組件中並且被玻璃核心所包圍。該術語「處理器」可指任何裝置或裝置之處理來自暫存器及/或記憶體之電子資料以將該電子資料轉變成可被儲存於暫存器及/或記憶體中之其他電子資料的部分。
通訊晶片506也包含封裝在該通訊晶片506之內的積體電路晶粒。依據文中所揭示的另一施行，依據文 中所述的實施例，該通訊晶片的積體電路晶粒可以被嵌入於封裝組件中並且被玻璃核心所包圍。
文中所揭示之繪示出的實施例的上述說明，其包含發明之摘要中所敘述者，並不想要無所不包或者將文中所揭示的實施例限制於所揭示之精準形式。雖然實施例的特定施行及其範例在文中係針對舉例說明目的來敘述，但是各種等效的變型在實施例的範疇之內也是有可能的，如同習於此技藝者將確認的。
鑒於上面詳細的說明而可對文中所揭示之文中所揭示之實施例做出這些修改。在下面的申請專利範圍所使用的術語不該被建構成將文中所揭示的實施例限制於說明書及申請專利範圍中所揭示的特定施行。反而是，文中所揭示之實施例的範疇係要完全被下面的申請專利範圍所決定，其即將依據申請專利範圍詮釋所建立的教義原則來予以建構。
範例1：一種微電子裝置封裝組件，包括：重分配層(RDL)；在該RDL之上的中介層；在該RDL之上並且包圍該中介層的玻璃核心；以及在該中介層之上的複數個晶粒，其中，該複數個晶粒係與該中介層通訊式地相耦接。
範例2：範例1的微電子裝置封裝組件，另包括：形成穿過該玻璃核心的導電通孔。
範例3：範例1或範例2的微電子裝置封裝組件，其中，該玻璃核心的厚度實質上和該中介層的厚度相 同。
範例4：範例1至3的微電子裝置封裝組件，其中，該中介層係嵌入於模具層中。
範例5：範例1至4的微電子裝置封裝組件，其中，該複數個晶粒係嵌入於該模具層中。
範例6：範例1至5的微電子裝置封裝組件，其中，該複數個晶粒藉由該中介層中的導電線跡而被通訊式地互相耦接。
範例7：範例1至6的微電子裝置封裝組件，其中，該中介層為主動晶粒。
範例8：範例1至7的微電子裝置封裝組件，其中，該主動晶粒包括在第一處理節點的主動裝置，且其中，該複數個晶粒包括在第二處理節點的主動裝置。
範例9：範例1至8的微電子裝置封裝組件，其中，該中介層為橋接器。
範例10：範例1至9的微電子裝置封裝組件，另包括複數個中介層，其中，該複數個中介層被該玻璃核心所包圍。
範例11：範例1至10的微電子裝置封裝組件，其中，該複數個中介層藉由橋接器而被通訊式地互相耦接。
範例12：範例1至11的微電子裝置封裝組件，其中，該橋接器係位在該複數個中介層之與該複數個晶粒相面對的表面之上。
範例13：範例1至12的微電子裝置封裝組件，其中，該橋接器係在該RDL之內。
範例14：範例1至13的微電子裝置封裝組件，其中，該橋接器為嵌入式多晶粒互連橋接器(EMIB)。
範例15：範例1至14的微電子裝置封裝組件，其中，該玻璃核心的CTE匹配包圍該中介層之電介質層的CTE。
範例16：一種形成微電子裝置封裝組件的方法，包括：使玻璃核心附接於玻璃載體，其中，該玻璃載體包括玻璃基板、脫模膜、和晶種層；形成穿過該玻璃核心的導電通孔；設置中介層於該玻璃載體之上，在該玻璃核心之內；設置電介質材料於該中介層之上；形成重分配層(RDL)於該電介質層和該玻璃核心之上；拆離該玻璃載體；以及將複數個晶粒安裝於該中介層之上，其中，該複數個晶粒係通訊式地耦接至該中介層。
範例17：範例16的方法，其中，該中介層為主動中介層，其中，該主動中介層包括在第一節點的主動裝置，且其中，該複數個晶粒包括在第二節點的主動裝置。
範例18：範例16或範例17的方法，其中，該玻璃載體具有實質上等於該中介層之CTE的CTE。
範例19：範例16至18的方法，其中，該玻璃核心具有實質上等於該電介質材料之CTE的CTE。
範例20：範例16至19的方法，另包括：設置 複數個中介層於該玻璃載體之上，在該核心的周邊之內。
範例21：範例16至20的方法，另包括：以橋接器來通訊式地耦接該複數個中介層。
範例22：一種計算系統，包括：重分配層(RDL)；在該RDL之上的玻璃核心；在該玻璃核心的周邊之內的複數個第一晶粒，其中，該複數個第一晶粒藉由橋接器而被通訊式地耦接，且其中，該橋接器係嵌入於該RDL中；在該等第一晶粒之上的複數個第二晶粒，其中，該複數個第二晶粒係通訊式地耦接至該等第一晶粒；以及在該等第一晶粒和該等第二晶粒之上的電介質層。
範例23：範例22的計算系統，其中，該玻璃核心的CTE實質上等於該電介質層的CTE。
範例24：範例22或範例23的計算系統，其中，該等第一晶粒包括在第一處理節點的主動裝置，且其中，該等第二晶粒包括在第二處理節點的主動裝置。
範例25：範例22至24的計算系統，其中，該玻璃核心的厚度實質上等於該等第一晶粒的厚度。
100:電子裝置封裝組件
120:累增層
122:阻焊層
124:通孔
125:導電線跡
130:玻璃核心
132:導電線跡
140:第一晶粒
145:晶粒背側膜(DBF)
146:矽穿孔(TSVs)
147:焊料
148:導電線跡
150A、150B:第二晶粒
152:第一層互連(FLI)
154:底部填膠材料
160:膠封層

Claims (24)

  1. 一種微電子裝置封裝組件，包括：重分配層(RDL)；在該RDL之上的中介層；模具層，其中，該中介層係在該模具層中，且其中，該模具層具有至少和該中介層之最頂面一樣高的最頂面；在該RDL之上並且包圍該中介層的玻璃核心；以及在該中介層之上的複數個晶粒，其中，該複數個晶粒係與該中介層通訊式地相耦接。
  2. 如請求項1的微電子裝置封裝組件，另包括：形成穿過該玻璃核心的導電通孔。
  3. 如請求項1或2的微電子裝置封裝組件，其中，該玻璃核心的厚度實質上和該中介層的厚度相同。
  4. 如請求項1或2的微電子裝置封裝組件，其中，該複數個晶粒係嵌入於該模具層中。
  5. 如請求項1或2的微電子裝置封裝組件，其中，該複數個晶粒藉由該中介層中的導電線跡而被通訊式地互相耦接。
  6. 如請求項1或2的微電子裝置封裝組件，其中，該中介層為主動晶粒。
  7. 如請求項6的微電子裝置封裝組件，其中，該主動晶粒包括在第一處理節點的主動裝置，且其中，該複數個晶粒包括在第二處理節點的主動裝置。
  8. 如請求項1或2的微電子裝置封裝組件，其中，該中介層為橋接器。
  9. 如請求項1或2的微電子裝置封裝組件，另包括複數個中介層，其中，該複數個中介層被該玻璃核心所包圍。
  10. 如請求項9的微電子裝置封裝組件，其中，該複數個中介層藉由橋接器而被通訊式地互相耦接。
  11. 如請求項10的微電子裝置封裝組件，其中，該橋接器係位在該複數個中介層之與該複數個晶粒相面對的表面之上。
  12. 如請求項11的微電子裝置封裝組件，其中，該橋接器係在該RDL之內。
  13. 如請求項9的微電子裝置封裝組件，其中，該橋接器 為嵌入式多晶粒互連橋接器(EMIB)。
  14. 如請求項1或2的微電子裝置封裝組件，其中，該玻璃核心的CTE匹配包圍該中介層之電介質層的CTE。
  15. 一種形成微電子裝置封裝組件的方法，包括：使玻璃核心附接於玻璃載體，其中，該玻璃載體包括玻璃基板、脫模膜、和晶種層；形成穿過該玻璃核心的導電通孔；設置中介層於該玻璃載體之上，在該玻璃核心之內；設置電介質材料於該中介層之上；形成重分配層(RDL)於該電介質層和該玻璃核心之上；形成模具層，其中，該中介層係在該模具層中，且其中，該模具層具有至少和該中介層之最頂面一樣高的最頂面；拆離該玻璃載體；以及將複數個晶粒安裝於該中介層之上，其中，該複數個晶粒係通訊式地耦接至該中介層。
  16. 如請求項15的方法，其中，該中介層為主動中介層，其中，該主動中介層包括在第一節點的主動裝置，且其中，該複數個晶粒包括在第二節點的主動裝置。
  17. 如請求項15或16的方法，其中，該玻璃載體具有實質上等於該中介層之CTE的CTE。
  18. 如請求項15或16的方法，其中，該玻璃核心具有實質上等於該電介質材料之CTE的CTE。
  19. 如請求項15或16的方法，另包括：設置複數個中介層於該玻璃載體之上，在該核心的周邊之內。
  20. 如請求項19的方法，另包括：以橋接器來通訊式地耦接該複數個中介層。
  21. 一種計算系統，包括：重分配層(RDL)；在該RDL之上的玻璃核心；在該玻璃核心的周邊之內的複數個第一晶粒，其中，該複數個第一晶粒藉由橋接器而被通訊式地耦接，其中，該橋接器係在模具層中，且其中，該模具層具有至少和該橋接器之最頂面一樣高的最頂面；在該等第一晶粒之上的複數個第二晶粒，其中，該複數個第二晶粒係通訊式地耦接至該等第一晶粒；以及在該等第一晶粒和該等第二晶粒之上的電介質層。
  22. 如請求項21的計算系統，其中，該玻璃核心的CTE實質上等於該電介質層的CTE。
  23. 如請求項21或22的計算系統，其中，該等第一晶粒包括在第一處理節點的主動裝置，且其中，該等第二晶粒包括在第二處理節點的主動裝置。
  24. 如請求項21或22的計算系統，其中，該玻璃核心的厚度實質上等於該等第一晶粒的厚度。
TW108116887A 2018-06-29 2019-05-16 用於異質晶粒整合應用之具有嵌入式多晶粒互連橋接（ｅｍｉｂ）及玻璃核心的混合扇出型架構 TWI808175B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/024,707 US11355438B2 (en) 2018-06-29 2018-06-29 Hybrid fan-out architecture with EMIB and glass core for heterogeneous die integration applications
US16/024,707 2018-06-29

Publications (2)

Publication Number Publication Date
TW202018891A TW202018891A (zh) 2020-05-16
TWI808175B true TWI808175B (zh) 2023-07-11

Family

ID=68985639

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108116887A TWI808175B (zh) 2018-06-29 2019-05-16 用於異質晶粒整合應用之具有嵌入式多晶粒互連橋接（ｅｍｉｂ）及玻璃核心的混合扇出型架構

Country Status (6)

Country Link
US (5) US11355438B2 (zh)
KR (2) KR102770320B1 (zh)
CN (2) CN117334660A (zh)
DE (1) DE112019003303T5 (zh)
TW (1) TWI808175B (zh)
WO (1) WO2020005392A1 (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10651126B2 (en) * 2017-12-08 2020-05-12 Applied Materials, Inc. Methods and apparatus for wafer-level die bridge
US11355438B2 (en) * 2018-06-29 2022-06-07 Intel Corporation Hybrid fan-out architecture with EMIB and glass core for heterogeneous die integration applications
US10700094B2 (en) 2018-08-08 2020-06-30 Xcelsis Corporation Device disaggregation for improved performance
US11088124B2 (en) * 2018-08-14 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. Package and manufacturing method thereof
US10756058B2 (en) * 2018-08-29 2020-08-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and manufacturing method thereof
US11769735B2 (en) * 2019-02-12 2023-09-26 Intel Corporation Chiplet first architecture for die tiling applications
US11164818B2 (en) 2019-03-25 2021-11-02 Intel Corporation Inorganic-based embedded-die layers for modular semiconductive devices
US10950551B2 (en) * 2019-04-29 2021-03-16 Advanced Semiconductor Engineering, Inc. Embedded component package structure and manufacturing method thereof
US11133256B2 (en) * 2019-06-20 2021-09-28 Intel Corporation Embedded bridge substrate having an integral device
US11780210B2 (en) * 2019-09-18 2023-10-10 Intel Corporation Glass dielectric layer with patterning
KR102883706B1 (ko) 2020-06-30 2025-11-11 삼성전자주식회사 반도체 패키지
TWI811697B (zh) * 2020-09-01 2023-08-11 日商村田製作所股份有限公司 半導體複合裝置及半導體複合裝置之製造方法
US11600562B2 (en) * 2020-10-21 2023-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and method of manufacturing the same
US12327797B2 (en) 2020-12-16 2025-06-10 Intel Corporation Microelectronic structures including glass cores
US12125815B2 (en) * 2020-12-22 2024-10-22 Intel Corporation Assembly of 2XD module using high density interconnect bridges
US11646255B2 (en) * 2021-03-18 2023-05-09 Taiwan Semiconductor Manufacturing Company Limited Chip package structure including a silicon substrate interposer and methods for forming the same
KR20220134721A (ko) 2021-03-26 2022-10-05 삼성전자주식회사 반도체 패키지
TWI754586B (zh) * 2021-05-04 2022-02-01 矽品精密工業股份有限公司 電子封裝件及其製法
KR20220151989A (ko) 2021-05-07 2022-11-15 삼성전자주식회사 반도체 패키지
US12051632B2 (en) 2021-08-30 2024-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package structure and method for forming semiconductor package structure
US20230085411A1 (en) * 2021-09-16 2023-03-16 Intel Corporation Glass core with cavity structure for heterogeneous packaging architecture
US20230089096A1 (en) * 2021-09-21 2023-03-23 Intel Corporation Multiple dies coupled with a glass core substrate
US11848273B2 (en) * 2021-11-17 2023-12-19 International Business Machines Corporation Bridge chip with through via
KR20230089156A (ko) * 2021-12-13 2023-06-20 삼성전기주식회사 브리지를 포함하는 기판 및 전자 장치
US20230187331A1 (en) * 2021-12-13 2023-06-15 Intel Corporation Interposer with a glass core that includes openings and through glass vias
US11887964B1 (en) * 2022-07-12 2024-01-30 Zhejiang Lab Wafer-level heterogeneous dies integration structure and method
CN115312497A (zh) * 2022-07-20 2022-11-08 南通越亚半导体有限公司 多芯片互连封装结构及其制作方法
US20240030065A1 (en) * 2022-07-22 2024-01-25 Intel Corporation Multi-die panel-level high performance computing components
US20240105626A1 (en) * 2022-09-23 2024-03-28 Apple Inc. Semiconductor Package with Local Interconnect and Chiplet Integration
WO2024210478A1 (ko) * 2023-04-04 2024-10-10 하나 마이크론(주) 반도체 패키지 및 그 제조방법
US20250006643A1 (en) * 2023-06-30 2025-01-02 Intel Corporation Methods of forming wafer level multi-die system fabric interconnect structures
TWI875470B (zh) * 2024-02-07 2025-03-01 強茂股份有限公司 具散熱介面的封裝元件及其製法
US20250293227A1 (en) * 2024-03-13 2025-09-18 Samsung Electronics Co., Ltd. Hybrid reconstituted panel level packaging

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016130317A1 (en) * 2015-02-13 2016-08-18 Qualcomm Incorporated Side by side semiconductor package
US20170005058A1 (en) * 2015-07-01 2017-01-05 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Chip package
TW201822301A (zh) * 2016-09-22 2018-06-16 三星電子股份有限公司 半導體裝置及其製造方法

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6845901B2 (en) * 2002-08-22 2005-01-25 Micron Technology, Inc. Apparatus and method for depositing and reflowing solder paste on a microelectronic workpiece
US8008764B2 (en) 2008-04-28 2011-08-30 International Business Machines Corporation Bridges for interconnecting interposers in multi-chip integrated circuits
US8659126B2 (en) * 2011-12-07 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit ground shielding structure
US8704364B2 (en) * 2012-02-08 2014-04-22 Xilinx, Inc. Reducing stress in multi-die integrated circuit structures
US9281260B2 (en) * 2012-03-08 2016-03-08 Infineon Technologies Ag Semiconductor packages and methods of forming the same
US9129944B2 (en) * 2013-01-18 2015-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package structure and methods for forming the same
US8901748B2 (en) * 2013-03-14 2014-12-02 Intel Corporation Direct external interconnect for embedded interconnect bridge package
KR101514518B1 (ko) 2013-05-24 2015-04-22 삼성전기주식회사 전자부품 내장 인쇄회로기판 및 그 제조방법
KR101595216B1 (ko) * 2014-03-14 2016-02-26 인텔 코포레이션 로컬화된 고밀도 기판 라우팅
US9418924B2 (en) 2014-03-20 2016-08-16 Invensas Corporation Stacked die integrated circuit
US9481572B2 (en) * 2014-07-17 2016-11-01 Texas Instruments Incorporated Optical electronic device and method of fabrication
US9355963B2 (en) * 2014-09-26 2016-05-31 Qualcomm Incorporated Semiconductor package interconnections and method of making the same
KR101684787B1 (ko) * 2015-02-13 2016-12-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 패키지 디바이스 및 그 형성 방법
US9443824B1 (en) * 2015-03-30 2016-09-13 Qualcomm Incorporated Cavity bridge connection for die split architecture
US9761533B2 (en) * 2015-10-16 2017-09-12 Xilinx, Inc. Interposer-less stack die interconnect
US9852994B2 (en) 2015-12-14 2017-12-26 Invensas Corporation Embedded vialess bridges
WO2017111957A1 (en) * 2015-12-22 2017-06-29 Intel Corporation Semiconductor package with through bridge die connections
US10892219B2 (en) * 2016-07-01 2021-01-12 Intel Corporation Molded embedded bridge for enhanced EMIB applications
CN109564902A (zh) * 2016-08-01 2019-04-02 康宁股份有限公司 基于玻璃的电子件封装及其形成方法
US11626363B2 (en) * 2016-12-29 2023-04-11 Adeia Semiconductor Bonding Technologies Inc. Bonded structures with integrated passive component
WO2019132965A1 (en) * 2017-12-29 2019-07-04 Intel Corporation Microelectronic assemblies
US11342320B2 (en) * 2017-12-29 2022-05-24 Intel Corporation Microelectronic assemblies
MY195611A (en) * 2017-12-29 2023-02-02 Intel Corp Patch Accomodating Embedded Dies Having Different Thicknesses
US11373951B2 (en) * 2018-03-27 2022-06-28 Intel Corporation Via structures having tapered profiles for embedded interconnect bridge substrates
US10700051B2 (en) * 2018-06-04 2020-06-30 Intel Corporation Multi-chip packaging
US11355438B2 (en) * 2018-06-29 2022-06-07 Intel Corporation Hybrid fan-out architecture with EMIB and glass core for heterogeneous die integration applications
US11735533B2 (en) * 2019-06-11 2023-08-22 Intel Corporation Heterogeneous nested interposer package for IC chips
US11621217B2 (en) * 2021-01-15 2023-04-04 Advanced Semiconductor Engineering, Inc. Substrate structure and semiconductor package structure
US20220238413A1 (en) * 2021-01-22 2022-07-28 Infineon Technologies Ag Double sided cooling module with power transistor submodules
US11848262B2 (en) * 2021-02-16 2023-12-19 Infineon Technologies Ag Semiconductor package and passive element with interposer
US20230085411A1 (en) * 2021-09-16 2023-03-16 Intel Corporation Glass core with cavity structure for heterogeneous packaging architecture
US20230092242A1 (en) * 2021-09-17 2023-03-23 Intel Corporation Dielectric layer separating a metal pad of a through glass via from a surface of the glass
US12449600B2 (en) * 2021-09-23 2025-10-21 Intel Corporation Position controlled waveguides and methods of manufacturing the same
US20230094686A1 (en) * 2021-09-24 2023-03-30 Intel Corporation Glass substrates having partially embedded conductive layers for power delivery in semiconductor packages and related methods
US12347788B2 (en) * 2021-09-24 2025-07-01 Intel Corporation Glass substrates having signal shielding for use with semiconductor packages and related methods
US20240055365A1 (en) * 2022-08-11 2024-02-15 Advanced Semiconductor Engineering, Inc. Electronic device
US20240079334A1 (en) * 2022-09-06 2024-03-07 Intel Corporation Semiconductor package including glass interposer structure with self-aligned through glass vias
US20240120305A1 (en) * 2022-10-07 2024-04-11 Intel Corporation Package architecture with interconnect migration barriers
US20240128197A1 (en) * 2022-10-17 2024-04-18 Semiconductor Components Industries, Llc Assemblies with embedded semiconductor device modules and related methods

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016130317A1 (en) * 2015-02-13 2016-08-18 Qualcomm Incorporated Side by side semiconductor package
US20170005058A1 (en) * 2015-07-01 2017-01-05 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Chip package
TW201822301A (zh) * 2016-09-22 2018-06-16 三星電子股份有限公司 半導體裝置及其製造方法

Also Published As

Publication number Publication date
US20220254721A1 (en) 2022-08-11
US20250015003A1 (en) 2025-01-09
KR20230159897A (ko) 2023-11-22
CN117334660A (zh) 2024-01-02
US11355438B2 (en) 2022-06-07
US20240021523A1 (en) 2024-01-18
CN111902932A (zh) 2020-11-06
DE112019003303T5 (de) 2021-03-18
US11756890B2 (en) 2023-09-12
US12125793B2 (en) 2024-10-22
US20200006232A1 (en) 2020-01-02
US12087695B2 (en) 2024-09-10
TW202018891A (zh) 2020-05-16
KR20210015749A (ko) 2021-02-10
WO2020005392A1 (en) 2020-01-02
KR102768454B1 (ko) 2025-02-19
US20230361044A1 (en) 2023-11-09
KR102770320B1 (ko) 2025-02-20

Similar Documents

Publication Publication Date Title
TWI808175B (zh) 用於異質晶粒整合應用之具有嵌入式多晶粒互連橋接（ｅｍｉｂ）及玻璃核心的混合扇出型架構
US20240234225A1 (en) Glass core patch with in situ fabricated fan-out layer to enable die tiling applications
TWI827782B (zh) 用於晶粒拼接應用的芯粒(chiplet)優先架構
JP2017535054A (ja) 裏面受動構成要素を有する集積回路ダイ、およびそれに関連する方法
CN111868925A (zh) 芯片尺度薄3d管芯堆叠封装
TW201733044A (zh) 由晶圓上模組總成而與晶粒整合之超小型模塑模組
TW202329379A (zh) 具有已知良好晶粒的重組晶圓對晶圓混合鍵合互連架構
CN117642854A (zh) 玻璃贴片集成到电子装置封装中