[go: up one dir, main page]

TW201822301A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201822301A
TW201822301A TW106124989A TW106124989A TW201822301A TW 201822301 A TW201822301 A TW 201822301A TW 106124989 A TW106124989 A TW 106124989A TW 106124989 A TW106124989 A TW 106124989A TW 201822301 A TW201822301 A TW 201822301A
Authority
TW
Taiwan
Prior art keywords
region
wire
opening
semiconductor device
layer
Prior art date
Application number
TW106124989A
Other languages
English (en)
Other versions
TWI732908B (zh
Inventor
趙文祺
姜秉柱
金孝珍
Original Assignee
三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星電子股份有限公司 filed Critical 三星電子股份有限公司
Publication of TW201822301A publication Critical patent/TW201822301A/zh
Application granted granted Critical
Publication of TWI732908B publication Critical patent/TWI732908B/zh

Links

Classifications

    • H10W20/069—
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2051—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source
    • G03F7/2059—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source using a scanning corpuscular radiation beam, e.g. an electron beam
    • G03F7/2063—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source using a scanning corpuscular radiation beam, e.g. an electron beam for the production of exposure masks or reticles
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0149—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10P14/60—
    • H10P76/204—
    • H10P76/4085—
    • H10W20/056—
    • H10W20/089—
    • H10W20/43—
    • H10W20/496—
    • H10P50/73—
    • H10W20/084—

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Geometry (AREA)

Abstract

本發明提供一種半導體裝置及一種半導體裝置的製造方法。方法包含：在具有第一區及第二區的基板上依序形成層間絕緣層及硬罩幕層；對硬罩幕層執行第一圖案化製程以在第一區及第二區中形成第一開口；對硬罩幕層執行第二圖案化製程以在第一區及第二區中形成第二開口；以及對硬罩幕層執行第三圖案化製程以僅在第二區中選擇性地形成至少一個第三開口。第三圖案化製程包含在硬罩幕層上形成具有開口的第一光阻圖案，且當在平面圖中檢視時，第一區上的第一光阻圖案的開口與第一區上的第二開口重疊。

Description

半導體裝置及其製造方法
實施例是有關於一種半導體裝置及一種製造半導體裝置的方法。 [相關申請案的交叉參考] 2016年9月22日在韓國智慧財產局申請且題為「半導體裝置及其製造方法（Semiconductor Device and Method of Fabricating the Same）」的韓國專利申請案第10-2016-0121634號以全文引用的方式併入本文中。
歸因於半導體裝置的小的尺寸、多功能性及/或低成本特性，半導體裝置是電子產業中合乎需要的元件。大體而言，將半導體裝置分類成用於儲存資料的記憶體裝置、用於處理資料的邏輯裝置，以及用於執行各種功能的混合式裝置。
隨著電子產業發展，對於具有較高整合密度及較高效能的半導體裝置的需求愈來愈多。為了滿足此需求，需要減小製程裕量（例如，在光微影製程中）。製程裕量的減小在製造半導體裝置中可導致若干困難。因此，進行各種研究以滿足以上需求。
實施例是針對一種製造半導體裝置的方法，所述方法可包含：在具有第一區及第二區的基板上依序形成層間絕緣層及硬罩幕層；對所述硬罩幕層執行第一圖案化製程以在所述第一區及所述第二區中形成第一開口；對所述硬罩幕層執行第二圖案化製程以在所述第一區及所述第二區中形成第二開口；以及對所述硬罩幕層執行第三圖案化製程以僅在所述第二區中選擇性地形成至少一個第三開口。所述第三圖案化製程可包含在所述硬罩幕層上形成具有開口的第一光阻圖案，且當在平面圖中檢視時，所述第一區上的所述第一光阻圖案的所述開口可與所述第一區上的所述第二開口重疊。
實施例亦是針對一種半導體裝置，所述半導體裝置可包含：基板，其具有第一區及第二區；電晶體，其設置於所述基板上；層間絕緣層，其覆蓋所述電晶體；第一導電佈線圖案，其設置於所述第一區上以及所述層間絕緣層的上部部分中；以及第二導電佈線圖案，其設置於所述第二區中以及所述層間絕緣層的所述上部部分中。所述第一導電佈線圖案可包含具有突出部分的第一導線，所述突出部分朝向所述基板延伸；且所述突出部分的底表面的水平位置可不同於所述第二導電佈線圖案中的每一者的底表面的水平位置。
實施例亦是針對一種半導體裝置，其包含：基板，其具有第一區及第二區；電晶體，其在所述第一及第二區中設置於所述基板上；層間絕緣層，其在所述第一區及第二區中覆蓋所述電晶體；第一導電佈線圖案，其在所述層間絕緣層的上部部分中設置於所述第一區中；以及第二導電佈線圖案，其在所述層間絕緣層的所述上部部分中設置於所述第二區中。所述第一導電佈線圖案可包含第一導線，所述第一導線具有底部部分以及自所述底部部分朝向所述基板延伸的突出部分，且所述第二導電佈線圖案可包含第一佈線圖案，所述第一佈線圖案具有與所述第一導線的所述底部部分齊平的底部部分。
現在下文中參看附圖來更充分地描述實例實施例；然而，所述實例實施例可以不同形式予以體現，且不應被認作限於本文中所闡述的實施例。確切而言，提供此等實施例以使得本揭露內容將為詳盡且完整的，且將向本領域中具通常知識者充分地傳達例示性實施。
在諸圖中，為了說明清楚，可誇示層及區的尺寸。亦應理解，當將層或元件稱作「在另一層或基板上」時，所述層或元件可直接在另一層或基板上，或亦可存在介入層。另外，應理解，當將層稱作「在另一層下方」時，所述可直接在另一層下方，且亦可存在一或多個介入層。另外，亦應理解，當將層稱作「在兩個層之間」時，所述可為兩個層之間的唯一層，或亦可存在一或多個介入層。類似參考數字貫穿全文指類似元件。
圖1是根據一些實施例的半導體裝置的平面圖。圖2是圖1的第一區及第二區的多個部分的平面圖。圖3是沿著圖2的線I-I'及II-II'截取的截面圖。圖4是圖2及圖3中展示的第一導線及第二導線的透視圖。
參考圖1至圖4，可提供包含第一區RG1及第二區RG2的基板100。圖1中所展示的基板100可為對應於單個半導體晶片的晶圓的一部分。第二區RG2可為基板100的除了第一區RG1以外的剩餘區。第一區RG1可彼此間隔開。在一些實施例中，至少兩個第一區RG1可設置於基板100上。然而，在某些實施例中，第一區RG1的數目可大於或等於三個或可為一個。
電容器可設置於第一區RG1中的每一者上，如下文將描述。電容器可包含層間絕緣層及導電佈線圖案或由前述兩者組成。作為實例，電容器可為垂直原生電容器（vertical native capacitor；VNCAP）。
返回參看圖2至圖4，積體電路IC可安置於基板100的第一區RG1及第二區RG2上。舉例而言，基板100可為矽晶圓、鍺晶圓或矽鍺晶圓。作為實例，積體電路IC可包含用於處理資料的邏輯胞，及用於控制邏輯胞的操作的控制及/或電源電路。作為另一實例，積體電路IC可包含用於儲存資料的記憶胞，及用於控制記憶胞的操作的控制及/或電源電路。
積體電路IC可包含多個電晶體TR。裝置隔離層ST可形成於基板100中以界定主動區，且電晶體TR可形成於主動區上。電晶體TR可用以構成邏輯胞或記憶胞。
舉例而言，電晶體TR中的每一者可包含閘電極GE、插入於閘電極GE與基板100之間的閘極介電層GI、經設置以覆蓋閘電極GE的頂表面的罩蓋圖案CP，以及設置於閘電極GE的兩側處的雜質區DR。舉例而言，雜質區DR可為形成於基板100中的摻雜區。閘電極GE可為在平行於基板100的頂表面的第一方向D1上延伸的線形結構。此外，形成於基板100中的裝置隔離層ST可鄰近於電晶體TR。
根據一些實施例，主動區可包含多個主動鰭片。主動鰭片可在與第一方向D1交叉的第二方向D2上延伸。在此處，可提供閘電極GE以跨越主動鰭片且在第一方向D1上延伸。
第一層間絕緣層110及第二層間絕緣層120可依序堆疊於基板100的第一區RG1及第二區RG2上。第一層間絕緣層110可覆蓋電晶體TR。第一層間絕緣層110及第二層間絕緣層120可由（例如）氧化矽層或氮氧化矽層形成或包含氧化矽層或氮氧化矽層。
第一觸點CA及第二觸點CB可設置於第二區RG2中及第一層間絕緣層110中。第一觸點CA及第二觸點CB中的每一者可自第一層間絕緣層110的頂表面朝向基板100延伸。第一觸點CA可電耦接至雜質區DR中的至少一者，且第二觸點CB可電耦接至閘電極GE中的至少一者。第一觸點CA及第二觸點CB可由金屬材料（例如，銅（Cu）或鎢（W））形成或包含金屬材料（例如，銅（Cu）或鎢（W））。此外，第一觸點CA及第二觸點CB中的每一者可以複數形式設置。第一觸點CA及第二觸點CB亦可設置於第一區RG1上。
障壁圖案BP可分別插入於第一觸點CA及第二觸點CB與第一層間絕緣層110之間。障壁圖案BP中的每一者可經設置以直接覆蓋第一觸點CA及第二觸點CB中的每一者的側表面及底表面。障壁圖案BP可防止含於第一觸點CA及第二觸點CB中的金屬材料擴散至第一層間絕緣層110中。作為實例，障壁圖案BP可由Ti或TiN中的至少一者形成或包含Ti或TiN中的至少一者。
第一導電佈線圖案M11及M12可設置於第一區RG1上及第二層間絕緣層120中。第二導電佈線圖案M2可設置於第二區RG2中及第二層間絕緣層120中。作為實例，第一導電佈線圖案M11、M12以及第二導電佈線圖案M2可由金屬材料（例如，銅（Cu）或鎢（W））形成或包含金屬材料（例如，銅（Cu）或鎢（W））。
第二導電佈線圖案M2可在第一方向D1上或在第二方向D2上延伸。第二導電佈線圖案M2可經設置為具有至少兩個不同寬度。因此，可不同地改變第二導電佈線圖案M2的平面形狀。第二導電佈線圖案M2可具有與第二層間絕緣層120的頂表面共面的頂表面。第二導電佈線圖案M2中的至少一者可包含水平延伸部分HP及垂直延伸部分VP。垂直延伸部分VP可朝向基板100延伸，且可電耦接至第一觸點CA或第二觸點CB。
障壁圖案BP可分別插入於第一導電佈線圖案M11、M12及第二導電佈線圖案M2與第二層間絕緣層120之間。障壁圖案BP中的每一者可經設置為直接覆蓋第一導電佈線圖案M11、M12及第二導電佈線圖案M2中的每一者的側表面及底表面。障壁圖案BP可防止含於第一導電佈線圖案M11、M12及第二導電佈線圖案M2中的金屬材料擴散至第二層間絕緣層120中。作為實例，障壁圖案BP可由Ti或TiN中的至少一者形成或包含Ti或TiN中的至少一者。
第一導電佈線圖案M11及M12可包含第一導線M11及第二導線M12。第一導線M11與第二導線M12可彼此間隔開。第一導線M11及第二導線M12中的每一者可包含在第二方向D2上延伸的第一部分P1及在第一方向D1上延伸的多個第二部分P2。在下文中，第一導線M11的第二部分P2可被稱作「第一導線M11」，且第二導線M12的第二部分P2可被稱作「第二導線M12」。
返回參看圖3及圖4，第一導線M11及第二導線M12中的每一者可為在第一方向D1上延伸的線形結構。第一導線M11與第二導線M12可在第二方向D2上交替地安置。第一導線M11及第二導線M12中的每一者可具有第二方向D2上的寬度隨著距基板100的距離增大而增大的結構。第一導線M11及第二導線M12可具有與第二層間絕緣層120的頂表面共面的頂表面。第一導線M11及第二導線M12可具有高於第二層間絕緣層120的底表面的底表面。
第二導線M12中的每一者可包含主部分MP及其下的突出部分PP，如圖4中所展示。突出部分PP可朝向基板100垂直地延伸。主部分MP的下部部分可具有第一寬度W1，且突出部分PP的上部部分可具有第二寬度W2。在此處，第一寬度W1可大於第二寬度W2。第二導線M12可在接近主部分MP與突出部分PP之間的界面處具有階梯式側壁輪廓。因此，第二導線M12的寬度可在主部分MP與突出部分PP之間的界面處急劇改變。
第一導線M11的底表面可定位於第一水平位置LV1處。在本說明書中，術語「水平位置（level）」可為自基板100的頂表面所量測的高度。第二導線M12的主部分MP的底表面可定位於第一水平位置LV1處。因此，第一導線M11的底表面可定位於與主部分MP的底表面實質上相同的高度處。第二導線M12的突出部分PP的底表面可定位於第二水平位置LV2處。第二水平位置LV2可低於第一水平位置LV1，亦即，更接近基板100。
第二導電佈線圖案M2的除垂直延伸部分VP以外的底表面可定位於第一水平位置LV1處。此外，第二導電佈線圖案M2的水平延伸部分HP的底表面可定位於第一水平位置LV1處。第二導電佈線圖案M2的垂直延伸部分VP的底表面可定位於第三水平位置LV3處。在此處，第二水平位置LV2可低於第一水平位置LV1且可高於第三水平位置LV3。因此，第二導線M12的突出部分PP的底表面定位所在的水平位置LV2可不同於第二導電佈線圖案M2的底表面定位所在的水平位置LV1或LV3。
第一導線M11、第二導線M12以及第一導線M11與第二導線M12之間的第二層間絕緣層120可構成電容器CAP。在第一導線M11與第二導線M12之間存在電位差的狀況下，電荷可儲存於電容器CAP中。
上文所描述的第一導電佈線圖案M11、M12及第二導電佈線圖案M2可構成根據一些實施例的半導體裝置的第一金屬層。第二區RG2中的第二導電佈線圖案M2可用作積體電路IC的佈線（louting line）。此外，至少一個金屬層可另外堆疊於第一金屬層上。舉例而言，包含導電佈線圖案的第二金屬層可設置於第一金屬層上。至少一個金屬層可另外插入於第二金屬層與第一層間絕緣層110之間。舉例而言，包含導電佈線圖案的第三金屬層可插入於第一金屬層與第一層間絕緣層110之間。
圖5是光微影系統的示意圖，在光微影系統中使用根據一些實施例的光罩。
參考圖5，光微影系統1000可包含光源1200、光罩1400、縮小投影設備1600以及基板平台1800。可基於經由設計半導體晶片的製程所製備的佈局而製造光罩1400。舉例而言，製造光罩1400的製程可包含在玻璃基板上形成鉻層及將佈局圖案轉錄（transcribe）或印刷（print）至鉻層上。儘管未在圖5中說明，但一些額外元件可設置於光微影系統1000中。舉例而言，光微影系統1000可更包含用於量測基板WF的頂表面的高度及斜度的感測器。
光源1200可經組態以發射光。自光源1200發射的光可入射至光罩1400中。為了控制焦距，透鏡可設置於光源1200與光罩1400之間。光源1200可經組態以發射紫外光；舉例而言，光源1200可為KrF光源（234 nm下）、ArF光源（193 nm下）等。光源1200可包含單點光源PO，但本發明概念可不限於此。在某些實施例中，光源1200可經組態以具有多個點光源。
光罩1400可包含影像圖案，影像圖案用以將經設計佈局轉錄或印刷至基板WF上。影像圖案可由形成於光罩1400上的透明區及不透明區界定。可藉由蝕刻設置於光罩1400上的金屬層（例如，鉻層）來形成透明區。透明區可經組態以允許自光源1200入射的光朝向基板WF傳播。相比之下，不透明區可經組態以防止光朝向基板WF傳播。
通過光罩1400的透明區的光可入射至縮小投影設備1600中。通過縮小投影設備1600的光可用以將光罩1400的影像圖案轉錄至基板WF上，且藉此在基板WF上形成佈局圖案。基板平台1800可經組態以支撐基板WF。基板WF可包含（例如）矽晶圓。
縮小投影設備1600可包含孔隙。當自光源1200發射的紫外光入射至基板WF上時，孔隙可用以控制聚焦深度。作為實例，孔隙可包含偶極孔隙或四極孔隙（quadruple aperture）。縮小投影設備1600可更包含用於控制焦距的透鏡。
光罩1400的透明區可經組態以允許自光源1200發射的光通過透明區。通過光罩1400的光可經由縮小投影設備1600入射至基板WF上。因此，對應於光罩1400的影像圖案的圖案可印刷於基板WF上。
圖6是根據一些實施例的經製備以界定半導體裝置的第一金屬層的佈局的實例的平面圖。
參考圖6，佈局圖案LP1、LP2以及LP3可設置於第一區RG1及第二區RG2上。佈局圖案LP1、LP2以及LP3可包含第一佈局圖案LP1、第二佈局圖案LP2以及第三佈局圖案LP3。第一佈局圖案至第三佈局圖案LP1、LP2以及LP3可為用於界定先前參考圖2至圖4所描述的第一導電佈線圖案M11、M12及第二導電佈線圖案M2的佈局。
可基於第一佈局圖案LP1而製造第一光罩，可基於第二佈局圖案LP2而製造第二光罩，且可基於第三佈局圖案LP3而製造第三光罩。因此，例如，可製造三個不同光罩（例如，第一光罩至第三光罩）以實現在圖6中例示性地展示的佈局。第一光罩至第三光罩中的每一者可用以在基板WF上形成圖案，如先前參考圖5所描述。
在第二區RG2中，第一佈局圖案LP1可彼此間隔開，且至少一個第二佈局圖案LP2或至少一個第三佈局圖案LP3可插入於第一佈局圖案LP1之間。第二佈局圖案LP2可彼此間隔開，且至少一個第一佈局圖案LP1或至少一個第三佈局圖案LP3可插入於第二佈局圖案LP2之間。第三佈局圖案LP3可彼此間隔開，且至少一個第一佈局圖案LP1或至少一個第二佈局圖案LP2可插入於第三佈局圖案LP3之間。
半導體裝置的整合密度的增大可引起導電佈線圖案M11、M12以及M2之間的距離的減小。由於此鄰近效應，若導電佈線圖案M11、M12以及M2由單個光罩實現，則形成於基板上的圖案可具有不同於佈局的變形形狀（distorted shape）的變形形狀。相比之下，根據一些實施例，多個光罩可用以實現導電佈線圖案M11、M12以及M2，且在此狀況下，可有可能增大設置於每一光罩上的影像圖案之間的空間。因此，可有可能防止形成於基板上的圖案變形。
在第一區RG1中，第三佈局圖案LP3可與第二佈局圖案LP2重疊。作為實例，第三佈局圖案LP3可與第二佈局圖案LP2完全重疊。作為另一實例，第三佈局圖案LP3可與第一佈局圖案LP1重疊。
圖7是根據比較實例的佈局的平面圖。在圖7的第一區RG1中可省略第三佈局圖案LP3。在此狀況下，在第三光罩的第一區RG1中可能不存在影像圖案。因此，第三光罩的第一區RG1可具有不具影像圖案的空區。
光罩的整個區上方的影像圖案的密度均勻性可為對於參考圖5所描述的曝光及顯影製程合乎需要的製程參數中的一者。若如圖7中所展示，在第三光罩的第一區RG1中存在空區，則鄰近影像圖案可印刷於基板的第一區RG1上以具有變形形狀。
相比之下，返回參看圖6，根據一些實施例的佈局可包含設置於第一區RG1中的第三佈局圖案LP3，且此可有助於防止空區形成於第三光罩的第一區RG1中。因此，可有可能改良第三光罩的影像圖案的密度均勻性，且藉此防止影像圖案中的將印刷於第一區RG1上的鄰近影像圖案變形。
圖8A至圖15A是根據一些實施例的說明製造半導體裝置的方法的平面圖。圖8B至圖15B分別說明沿著圖8A至圖15A的線I-I'及II-II'截取的截面圖。
參考圖6、圖8A以及圖8B，積體電路IC可形成於具有第一區RG1及第二區RG2的基板100上。基板100可（例如）是矽晶圓、鍺晶圓或矽鍺晶圓。
積體電路IC的形成可包含形成多個電晶體TR。舉例而言，可形成裝置隔離層ST以界定電晶體TR的主動區。閘電極GE、插入於閘電極GE與基板100之間的閘極介電層GI以及覆蓋閘電極GE的頂表面的罩蓋圖案CP可形成於主動區上。雜質區DR可形成於閘電極GE的兩側處。可藉由使基板100摻雜有雜質來形成雜質區DR。
其後，第一層間絕緣層110可形成於基板100上以覆蓋電晶體TR。作為實例，第一層間絕緣層110可由氧化矽層或氮氧化矽層形成或包含氧化矽層或氮氧化矽層。
第一觸點CA及第二觸點CB可形成於第二區RG2中及第一層間絕緣層110中。舉例而言，第一觸點CA及第二觸點CB的形成可包含：圖案化第一層間絕緣層110以形成暴露雜質區DR及閘電極GE的孔，且接著以導電層填充孔。在此處，導電層可由（例如）金屬材料（例如，銅（Cu）或鎢（W））形成或包含金屬材料（例如，銅（Cu）或鎢（W））。
在形成導電層之前，可在孔中形成障壁層。在此狀況下，可形成障壁圖案BP以覆蓋第一觸點CA及第二觸點CB中的每一者的側表面及底表面。障壁層可由（例如）Ti或TiN中的至少一者形成或包含Ti或TiN中的至少一者。
第二層間絕緣層120可形成於第一層間絕緣層110上。硬罩幕層HL及第一模具層ML1可依序形成於第二層間絕緣層120上。硬罩幕層HL可具有相對於第一模具層ML1及第二層間絕緣層120的蝕刻選擇性。硬罩幕層HL可由有機層、無機層或包含有機層及無機層的雙層結構形成，或包含以上各者。作為實例，硬罩幕層HL可包含氮化矽層。第一模具層ML1可包含旋轉塗佈硬罩幕（spin-on hardmask；SOH）層、旋轉塗佈碳（spin-on carbon；SOC）層或非晶形碳層。
具有第一開口OP11及OP21的第一光阻圖案PR1可形成於第一模具層ML1上。舉例而言，第一光阻圖案PR1的形成可包含：在第一模具層ML1上形成第一光阻層，及使用參考圖6所描述的第一光罩來對第一光阻層執行曝光及顯影製程。在此狀況下，第一區RG1上的第一開口OP11可由第一區RG1上的第一佈局圖案LP1實現，且第二區RG2中的第一開口OP21可由第二區RG2中的第一佈局圖案LP1實現。
參考圖6、圖9A以及圖9B，可執行將第一光阻圖案PR1用作罩幕的第一圖案化製程，以在硬罩幕層HL中形成第一開口OP11及OP21。舉例而言，第一圖案化製程可包含將第一光阻圖案PR1用作罩幕來圖案化第一模具層ML1，且接著將經圖案化第一模具層ML1用作罩幕來圖案化硬罩幕層HL。藉由第一圖案化製程形成的第一開口OP11及OP21可具有與圖8A中所展示的第一光阻圖案PR1的第一開口OP11及OP21的平面形狀實質上相同的平面形狀。在第一圖案化製程之後，可移除第一光阻圖案PR1及第一模具層ML1的剩餘部分。
參考圖6、圖10A以及圖10B，可形成第二模具層ML2以覆蓋硬罩幕層HL。第二模具層ML2可由與第一模具層ML1的材料相同的材料形成或包含所述材料。
具有第二開口OP12及OP22的第二光阻圖案PR2可形成於第二模具層ML2上。舉例而言，第二光阻圖案PR2的形成可包含：在第二模具層ML2上形成第二光阻層，及使用參考圖6所描述的第二光罩來對第二光阻層執行曝光及顯影製程。在此狀況下，第一區RG1上的第二開口OP12可由第一區RG1上的第二佈局圖案LP2實現，且第二區RG2中的第二開口OP22可由第二區RG2中的第二佈局圖案LP2實現。
參考圖6、圖11A以及圖11B，可執行將第二光阻圖案PR2用作罩幕的第二圖案化製程，以在硬罩幕層HL中進一步形成第二開口OP12及OP22。舉例而言，第二圖案化製程可包含將第二光阻圖案PR2用作罩幕來圖案化第二模具層ML2，且接著將經圖案化第二模具層ML2用作罩幕來圖案化硬罩幕層HL。藉由第二圖案化製程形成的第二開口OP12及OP22可具有與圖10A中所展示的第二光阻圖案PR2的第二開口OP12及OP22的平面形狀實質上相同的平面形狀。在第二圖案化製程之後，可移除第二光阻圖案PR2及第二模具層ML2的剩餘部分。
參考圖6、圖12A以及圖12B，可形成第三模具層ML3以覆蓋硬罩幕層HL。第三模具層ML3可由與第一模具層ML1的材料相同的材料形成或包含所述材料。具有第三開口OP13及OP23的第三光阻圖案PR3可形成於第三模具層ML3上。舉例而言，第三光阻圖案PR3的形成可包含：在第三模具層ML3上形成第三光阻層，及接著使用參考圖6所描述的第三光罩來對第三光阻層執行曝光及顯影製程。在此狀況下，第一區RG1上的第三開口OP13可由第一區RG1上的第三佈局圖案LP3實現，且第二區RG2中的第三開口OP23可由第二區RG2中的第三佈局圖案LP3實現。
如參考圖6所描述，第一區RG1上的第三佈局圖案LP3可與第一區RG1上的第二佈局圖案LP2重疊。因此，當在平面圖中檢視時，第一區RG1上的第三開口OP13可與第一區RG1上的硬罩幕層HL的第二開口OP12重疊。
參考圖6、圖13A以及圖13B，可執行將第三光阻圖案PR3用作罩幕的第三圖案化製程，以在硬罩幕層HL中形成第三開口OP23。舉例而言，第三圖案化製程可包含將第三光阻圖案PR3用作罩幕來圖案化第三模具層ML3，及將經圖案化第三模具層ML3用作罩幕來圖案化硬罩幕層HL。可執行第三圖案化製程，其方式為使得第三開口OP23選擇性地僅形成於第二區RG2中。因此，對於第一區RG1，第三開口OP13與第二開口OP12重疊。藉由第三圖案化製程形成的第三開口OP23可具有與圖12A中所展示的第二區RG2中的第三光阻圖案PR3的第三開口OP23的平面形狀實質上相同的平面形狀。
另外，可執行第三圖案化製程以在第一區RG1上形成第一凹陷區RS1。第一凹陷區RS1可形成於第一區RG1上的第二開口OP12中及第二層間絕緣層120的上部部分中。舉例而言，第三圖案化製程可包含蝕刻第二層間絕緣層120的經由第一區RG1上的第二開口OP12暴露的一部分。然而，第二層間絕緣層120具有相對於硬罩幕層HL的蝕刻選擇性，且因此可略微地蝕刻第二層間絕緣層120的經暴露部分以形成第一凹陷區RS1。藉由第三圖案化製程形成的第一凹陷區RS1可具有與圖12A中所展示的第一區RG1上的第三光阻圖案PR3的第三開口OP13的平面形狀實質上相同的平面形狀。
在第三圖案化製程之後，可移除第三光阻圖案PR3及第三模具層ML3的剩餘部分。
參考圖14A及圖14B，可將具有第一開口至第三開口OP11、OP21、OP12、OP22以及OP23的硬罩幕層HL用作蝕刻罩幕來蝕刻第二層間絕緣層120的上部部分。因此，第一導線孔H11及H12可形成於第一區RG1上的第二層間絕緣層120中，且第二導線孔H2可形成於第二區RG2中的第二層間絕緣層120中。
第一區RG1上的第一導線孔H11及H12可包含第一孔H11及第二孔H12。第一孔H11及第二孔H12可分別由圖13A及圖13B中所展示的第一區RG1上的第一開口OP11及第二開口OP12形成。第二區RG2中的第二導線孔H2可分別由圖13A及圖13B中所展示的第二區RG2中的第一開口至第三開口OP21、OP22及OP23形成。
第二凹陷區RS2可形成於第一區RG1上的第二孔H12中。當第二孔H12形成於第一區RG1上時，可進一步蝕刻第一凹陷區RS1，且可藉由此額外蝕刻製程在第一凹陷區RS1上形成第二凹陷區RS2。因此，第一區RG1上的第二孔H12的底表面可低於第一區RG1上的第一孔H11的底表面及第二區RG2中的第二導線孔H2的底表面。
參考圖15A及圖15B，垂直穿孔VH可形成於至少一個第二導線孔H2中。舉例而言，硬罩幕層可形成於第二層間絕緣層120上，且光阻圖案可形成於硬罩幕層上以界定垂直穿孔VH的形狀及位置。其後，可將光阻圖案用作蝕刻罩幕來依序蝕刻硬罩幕層及第二層間絕緣層120，且因此，可形成垂直穿孔VH。可形成垂直穿孔VH以暴露第一觸點CA以及第二觸點CB。
返回參看圖2及圖3，第一導電佈線圖案M11及M12可形成於第一導線孔H11及H12中，且第二導電佈線圖案M2可形成於第二導線孔H2中。舉例而言，可依序形成障壁層及導電層以填充第一導線孔H11及H12及第二導線孔H2。導電層可由金屬材料（例如，銅（Cu）或鎢（W））形成或包含金屬材料（例如，銅（Cu）或鎢（W）），且障壁層可由Ti或TiN中的至少一者形成或包含Ti或TiN中的至少一者。其後，可平面化導電層及障壁層以形成第一導電佈線圖案M11、M12及第二導電佈線圖案M2以及障壁圖案BP。
圖16是根據一些實施例的沿著圖2的線I-I'及II-II'截取以說明半導體裝置的截面圖。在以下描述中，出於簡潔起見，將不以多得多的細節描述類似於參考圖1至圖4所描述的半導體裝置的元件及特徵的元件及特徵。
參考圖2及圖16，第一區RG1上的第一導電佈線圖案M11及M12可包含第一導線M11及第二導線M12。第一導線M11中的每一者可包含朝向基板100垂直地延伸的突出部分PP。因此，第一導線M11及第二導線M12中的每一者可包含突出部分PP。第一導線M11的截面形狀可與第二導線M12的截面形狀實質上相同。
圖17是根據一些實施例的經製備以界定半導體裝置的第一金屬層的佈局的平面圖。在以下描述中，出於簡潔起見，將不以多得多的細節描述類似於參考圖6所描述的佈局的元件及特徵的元件及特徵。
參考圖17，佈局圖案LP1、LP2、LP3以及LP4可設置於第一區RG1及第二區RG2上。因此，根據本實施例，除了圖6的佈局圖案LP1、LP2以及LP3以外，亦可設置第四佈局圖案LP4。因此，可基於第四佈局圖案LP4而製造第四光罩。因此，可製造四個不同光罩以實現在圖17中例示性地展示的佈局。
在第一區RG1中，第四佈局圖案LP4可與第一佈局圖案LP1重疊。作為實例，第四佈局圖案LP4可與第一佈局圖案LP1完全重疊。根據本實施例，第四佈局圖案LP4設置在第一區RG1上以與第一佈局圖案LP1重疊。因此，可有可能防止影像圖案的空區形成於第四光罩的第一區RG1中。因此，可有可能增大設置於第四光罩中的影像圖案的密度均勻性且藉此防止影像圖案中的將印刷於第一區RG1上的鄰近影像圖案變形。
圖18A、圖19A、圖20A以及圖21A是根據一些實施例的說明製造半導體裝置的方法的平面圖。圖18B、圖19B、圖20B以及圖21B分別是沿著圖18A、圖19A、圖20A以及圖21A的線I-I'及II-II'截取的截面圖。在以下描述中，出於簡潔起見，將不以多得多的細節描述類似於參考圖8A至圖15B所描述的方法的步驟及特徵的步驟及特徵。
參考圖17、圖18A以及圖18B，可對圖12A及圖12B的所得結構執行第三圖案化製程。因此，第三開口OP23可形成於硬罩幕層HL中，且第一凹陷區RS1可形成於第二層間絕緣層120的上部部分中。圖13A及圖13B中所展示的第二區RG2中的第三開口OP23中的至少一者可在第三圖案化製程中被省略，且可藉由待在下文描述的第四圖案化製程來形成。
參考圖17、圖19A以及圖19B，可形成第四模具層ML4以覆蓋硬罩幕層HL。第四模具層ML4可由與第一模具層ML1的材料相同的材料形成或包含所述材料。具有第四開口OP14及OP24的第四光阻圖案PR4可形成於第四模具層ML4上。舉例而言，形成第四光阻圖案PR4可包含：在第四模具層ML4上形成第四光阻層及使用圖17的第四光罩來對第四光阻層執行曝光及顯影製程。在此狀況下，第一區RG1上的第四開口OP14可由第一區RG1上的第四佈局圖案LP4實現，且第二區RG2中的第四開口OP24可由第二區RG2中的第四佈局圖案LP4實現。
如參考圖17所描述，第一區RG1上的第四佈局圖案LP4可與第一區RG1上的第一佈局圖案LP1重疊。因此，當在平面圖中檢視時，第一區RG1上的第四開口OP14可與第一區RG1上的硬罩幕層HL的第一開口OP11重疊。
參考圖17、圖20A以及圖20B，可執行將第四光阻圖案PR4用作罩幕的第四圖案化製程以在硬罩幕層HL中進一步形成第四開口OP24。舉例而言，第四圖案化製程可包含將第四光阻圖案PR4用作罩幕來圖案化第四模具層ML4，及將經圖案化第四模具層ML4用作罩幕來圖案化硬罩幕層HL。可執行第四圖案化製程，其方式為使得第四開口OP24選擇性地僅形成於第二區RG2中。因此，對於第一區RG1，第四開口OP14與第一開口OP11重疊。藉由第四圖案化製程形成的第四開口OP24可具有與圖19A中所展示的第二區RG2中的第四光阻圖案PR4的第四開口OP24的平面形狀實質上相同的平面形狀。
另外，可執行第四圖案化製程以在第一區RG1上形成第二凹陷區RS2。第二凹陷區RS2可形成於第一區RG1上的第一開口OP11中及第二層間絕緣層120的上部部分中。舉例而言，第四圖案化製程可包含蝕刻第二層間絕緣層120的由第一區RG1上的第一開口OP11暴露的一部分。因此，可形成具有淺深度的第二凹陷區RS2。藉由第四圖案化製程形成的第二凹陷區RS2可具有與圖19A中所展示的第一區RG1上的第四光阻圖案PR4的第四開口OP14的平面形狀實質上相同的平面形狀。
在第四圖案化製程之後，可移除第四光阻圖案PR4及第四模具層ML4的剩餘部分。
參考圖21A及圖21B，可將具有第一開口至第四開口OP11、OP21、OP12、OP22、OP23以及OP24的硬罩幕層HL用作蝕刻罩幕來蝕刻第二層間絕緣層120的上部部分。因此，第一導線孔H11及H12可形成於第一區RG1上的第二層間絕緣層120中，且第二導線孔H2可形成於第二區RG2中的第二層間絕緣層120中。
第一區RG1上的第一導線孔H11及H12可包含第一孔H11及第二孔H12。第一孔H11及第二孔H12可分別由圖20A及圖20B中所展示的第一區RG1上的第一開口OP11及第二開口OP12形成。第二區RG2中的第二導線孔H2可分別由圖20A及圖20B中所展示的第二區RG2中的第一開口至第四開口OP21、OP22、OP23以及OP24形成。
第三凹陷區RS3可形成於第一區RG1上的第二孔H12中，且第四凹陷區RS4可形成於第一孔H11中。舉例而言，當第二孔H12形成於第一區RG1上時，可進一步蝕刻第一凹陷區RS1以形成第三凹陷區RS3。再者，當第一孔H11形成於第一區RG1上時，可進一步蝕刻第二凹陷區RS2以形成第四凹陷區RS4。第一區RG1上的第一孔H11及第二孔H12可形成為具有低於第二區RG2中的第二導線孔H2的底表面的底表面。
其後，可在第二導線孔H2中的至少一者中形成垂直穿孔VH。第一導電佈線圖案M11及M12可形成於第一導線孔H11及H12中，且第二導電佈線圖案M2可形成於第二導線孔H2中。
如上文所描述，實施例是有關於以下各者：一種包含互連導線的半導體裝置，互連導線設置於基板的積體電路上；以及一種製造半導體裝置的方法。
根據一些實施例，多個光罩可用以製造半導體裝置，且此可使得有可能實現基板上的高密度的導電佈線圖案。在此處，在光罩中的每一者中，影像圖案可均勻地安置於整個整區上。因此，可有可能改良每一光罩的影像圖案密度的均勻性。因此，可有可能防止製程風險，諸如在使用光罩的曝光及顯影製程期間發生圖案失真。
一些實施例可提供一種能夠減少圖案失真問題的半導體裝置，圖案失真問題可在曝光及顯影製程中發生；且可提供一種製造半導體裝置的方法。
本文中已揭露實例實施例，且儘管採用特定術語，但此等術語是僅在一般及描述性的意義上且非出於限制目的而使用並解譯。在一些情況下，如對於本領域中具通常知識者截至本申請案申請時將顯而易見的是，除非另有具體指示，否則結合特定實施例所描述的特徵、特性及/或要素可單獨使用或與結合其他實施例所描述的特徵、特性及/或要素組合地使用。因此，本領域中具通常知識者應理解，在不脫離如在以下申請專利範圍中所闡述的本發明的精神及範疇的情況下，可進行各種形式與細節的改變。
100、WF‧‧‧基板
110‧‧‧第一層間絕緣層
120‧‧‧第二層間絕緣層
1000‧‧‧光微影系統
1200‧‧‧光源
1400‧‧‧光罩
1600‧‧‧縮小投影設備
1800‧‧‧基板平台
BP‧‧‧障壁圖案
CA‧‧‧第一觸點
CAP‧‧‧電容器
CB‧‧‧第二觸點
CP‧‧‧罩蓋圖案
D1‧‧‧第一方向
D2‧‧‧第二方向
D3‧‧‧第三方向
DR‧‧‧雜質區
GE‧‧‧閘電極
GI‧‧‧閘極介電層
H11、H12‧‧‧第一導線孔
H2‧‧‧第二導線孔
HL‧‧‧硬罩幕層
HP‧‧‧水平延伸部分
IC‧‧‧積體電路
I-I'、II-II'‧‧‧線
LP1‧‧‧佈局圖案
LP2‧‧‧佈局圖案
LP3‧‧‧佈局圖案
LP4‧‧‧佈局圖案
LV1‧‧‧水平位置
LV2‧‧‧水平位置
LV3‧‧‧水平位置
M11‧‧‧導電佈線圖案
M12‧‧‧導電佈線圖案
M2‧‧‧導電佈線圖案
ML1‧‧‧第一模具層
ML2‧‧‧第二模具層
ML3‧‧‧第三模具層
ML4‧‧‧第四模具層
MP‧‧‧主部分
OP11、OP21‧‧‧第一開口
OP12、OP22‧‧‧第二開口
OP13、OP23‧‧‧第三開口
OP14、OP24‧‧‧第四開口
P1‧‧‧第一部分
P2‧‧‧第二部分
PO‧‧‧點光源
PP‧‧‧突出部分
PR1‧‧‧第一光阻圖案
PR2‧‧‧第二光阻圖案
PR3‧‧‧第三光阻圖案
PR4‧‧‧第四光阻圖案
RG1‧‧‧第一區
RG2‧‧‧第二區
RS1‧‧‧第一凹陷區
RS2‧‧‧第二凹陷區
RS3‧‧‧第三凹陷區
RS4‧‧‧第四凹陷區
ST‧‧‧裝置隔離層
TR‧‧‧電晶體
VH‧‧‧垂直穿孔
VP‧‧‧垂直延伸部分
W1‧‧‧第一寬度
W2‧‧‧第二寬度
藉由參看隨附圖式來詳細地描述例示性實施例，特徵將對於在本領域具通常知識者變得顯而易見，在圖式中： 圖1說明根據一些實施例的半導體裝置的平面圖。 圖2說明圖1的第一區及第二區的多個部分的平面圖。 圖3說明沿著圖2的線I-I'及II-II'截取的截面圖。 圖4說明圖2及圖3中展示的第一導線及第二導線的透視圖。 圖5說明光微影系統的示意圖，在光微影系統中使用根據一些實施例的光罩。 圖6說明根據一些實施例的經製備以界定半導體裝置的第一金屬層的佈局的實例的平面圖。 圖7說明根據比較實例的佈局的平面圖。 圖8A、圖9A、圖10A、圖11A、圖12A、圖13A、圖14A以及圖15A說明根據一些實施例的說明製造半導體裝置的方法的平面圖。 圖8B、圖9B、圖10B、圖11B、圖12B、圖13B、圖14B以及圖15B分別說明沿著圖8A、圖9A、圖10A、圖11A、圖12A、圖13A、圖14A以及圖15A的線I-I'及II-II'截取的截面圖。 圖16說明根據一些實施例的沿著圖2的線I-I'及II-II'截取以說明半導體裝置的截面圖。 圖17說明根據一些實施例的經製備以界定半導體裝置的第一金屬層的佈局的平面圖。 圖18A、圖19A、圖20A以及圖21A說明根據一些實施例的說明製造半導體裝置的方法的平面圖。 圖18B、圖19B、圖20B以及圖21B分別說明沿著圖18A、圖19A、圖20A以及圖21A的線I-I'及II-II'截取的截面圖。

Claims (20)

  1. 一種製造半導體裝置的方法，包括： 在具有第一區及第二區的基板上依序形成層間絕緣層及硬罩幕層； 對所述硬罩幕層執行第一圖案化製程以在所述第一區及所述第二區中形成第一開口； 對所述硬罩幕層執行第二圖案化製程以在所述第一區及所述第二區中形成第二開口；以及 對所述硬罩幕層執行第三圖案化製程以僅在所述第二區中選擇性地形成至少一個第三開口，其中： 所述第三圖案化製程包含在所述硬罩幕層上形成具有開口的第一光阻圖案，且 當在平面圖中檢視時，所述第一區上的所述第一光阻圖案的所述開口與所述第一區上的所述第二開口重疊。
  2. 如申請專利範圍第1項所述的製造半導體裝置的方法，其中所述第一圖案化製程至第三圖案化製程中的每一者包含： 在所述硬罩幕層上依序形成模具層及光阻層； 對所述光阻層執行曝光及顯影製程以形成光阻圖案；以及 將所述光阻圖案用作蝕刻罩幕來依序蝕刻所述模具層及所述硬罩幕層。
  3. 如申請專利範圍第1項所述的製造半導體裝置的方法，其中執行所述第三圖案化製程，以經由所述第一區上的所述第一光阻圖案的所述開口進一步蝕刻所述第一區上的所述第二開口，及藉此在所述層間絕緣層的上部部分中形成凹陷區。
  4. 如申請專利範圍第1項所述的製造半導體裝置的方法，其更包括： 將所述經圖案化硬罩幕層用作蝕刻罩幕來蝕刻所述層間絕緣層以分別形成對應於所述第一開口至所述第三開口的第一孔至第三孔；以及 形成導電佈線圖案以填充所述第一孔至所述第三孔。
  5. 如申請專利範圍第4項所述的製造半導體裝置的方法，其更包括在所述第二區中的所述導電佈線圖案中的至少一者下方形成垂直地延伸的導電部分。
  6. 如申請專利範圍第1項所述的製造半導體裝置的方法，其更包括在所述層間絕緣層的所述形成之前： 形成裝置隔離層以界定所述基板的主動區；以及 在所述主動區上形成電晶體，所述電晶體中的每一者包含閘電極及一對雜質區， 其中所述層間絕緣層經形成以覆蓋所述主動區及所述電晶體。
  7. 如申請專利範圍第1項所述的製造半導體裝置的方法，其中： 所述第一開口由第一佈局圖案界定， 所述第二開口由第二佈局圖案界定， 所述第一光阻圖案的所述開口由第三佈局圖案界定， 所述第二區中的所述第三佈局圖案與所述第二區中的所述第二佈局圖案間隔開，且 所述第一區上的所述第三佈局圖案與所述第一區上的所述第二佈局圖案重疊。
  8. 如申請專利範圍第1項所述的製造半導體裝置的方法，其中： 所述第一區上的所述第一開口以複數形式形成， 所述第一區上的所述第二開口以複數形式形成， 所述第一區上的所述第一開口與所述第二開口在第一方向上且彼此平行地延伸， 所述第一區上的所述第一開口與所述第二開口在與所述第一方向交叉的第二方向上交替地配置。
  9. 一種半導體裝置，包括： 基板，其具有第一區及第二區； 電晶體，其設置於所述基板上； 層間絕緣層，其覆蓋所述電晶體； 第一導電佈線圖案，其設置於所述第一區上及所述層間絕緣層的上部部分中；以及 第二導電佈線圖案，其設置於所述第二區中及所述層間絕緣層的所述上部部分中，其中： 所述第一導電佈線圖案包含第一導線，所述第一導線具有朝向所述基板延伸的突出部分，且 所述突出部分的底表面的水平位置不同於所述第二導電佈線圖案中的每一者的底表面的水平位置。
  10. 如申請專利範圍第9項所述的半導體裝置，其中： 所述第一導電佈線圖案包含鄰近於所述第一導線的第二導線，且 所述第二導線的底表面的水平位置高於所述突出部分的所述底表面的所述水平位置。
  11. 如申請專利範圍第10項所述的半導體裝置，其中： 所述第一導線及所述第二導線中的每一者以複數形式設置， 所述第一導線與所述第二導線在第一方向上且彼此平行地延伸， 所述第一導線與所述第二導線在與所述第一方向交叉的第二方向上交替地配置。
  12. 如申請專利範圍第9項所述的半導體裝置，其中： 所述第一導電佈線圖案包含鄰近於所述第一導線的第二導線，且 所述第二導線包含朝向所述基板延伸的突出部分。
  13. 如申請專利範圍第12項所述的半導體裝置，其中： 所述第一導線及所述第二導線中的每一者以複數形式設置， 所述第一導線與所述第二導線在第一方向上且彼此平行地延伸， 所述第一導線與所述第二導線在與所述第一方向交叉的第二方向上交替地配置。
  14. 如申請專利範圍第9項所述的半導體裝置，其中： 一對鄰近的所述第一導電佈線圖案彼此電分離，且 所述層間絕緣層包含插入於所述一對的所述第一導電佈線圖案之間且用作電容器的介電層。
  15. 如申請專利範圍第9項所述的半導體裝置，更包括設置於所述第二區中的所述層間絕緣層的下部部分中的觸點，其中： 所述觸點耦接至所述電晶體的雜質區或所述電晶體的閘電極， 所述第二導電佈線圖案中的至少一者包含朝向所述基板延伸且耦接至所述觸點的垂直延伸部分，且 所述突出部分的底表面的水平位置高於所述垂直延伸部分的底表面的水平位置。
  16. 一種半導體裝置，包括： 基板，其具有第一區及第二區； 電晶體，其在所述第一區及所述第二區中設置於所述基板上； 層間絕緣層，其覆蓋在所述第一區及所述第二區中的所述電晶體； 第一導電佈線圖案，其在所述層間絕緣層的上部部分中設置於所述第一區中；以及 第二導電佈線圖案，其在所述層間絕緣層的所述上部部分中設置於所述第二區中，其中： 所述第一導電佈線圖案包含第一導線，所述第一導線具有底部部分及自所述底部部分朝向所述基板延伸的突出部分，且 所述第二導電佈線圖案包含第一佈線圖案，所述第一佈線圖案的底部部分與所述第一導線的所述底部部分齊平。
  17. 如申請專利範圍第16項所述的半導體裝置，其中： 所述第一佈線圖案包含垂直延伸部分，所述垂直延伸部分自所述第一佈線圖案的所述底部部分朝向所述基板延伸且耦接至觸點，且 所述第一導線的所述突出部分的最下部分與所述基板之間的距離遠於所述垂直延伸部分的最下部分與所述基板之間的距離。
  18. 如申請專利範圍第16項所述的半導體裝置，其中所述第一導線具有橫截面，所述橫截面具有階梯，在所述階梯處，所述突出部分與所述底部部分接合。
  19. 如申請專利範圍第16項所述的半導體裝置，其中所述第二導電佈線圖案不配備有所述突出部分。
  20. 如申請專利範圍第16項所述的半導體裝置，其中所述第一導電佈線圖案包含具有底部部分及突出部分的第二導線，所述第一導線的所述底部部分與所述第二導線的所述底部部分彼此齊平，且所述第一導線的所述突出部分的所述最下部分與所述第二導線的所述突出部分的所述最下部分彼此齊平，所述第一導線與所述第二導線彼此分離且在其之間形成電容器。
TW106124989A 2016-09-22 2017-07-26 半導體裝置及其製造方法 TWI732908B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2016-0121634 2016-09-22
??10-2016-0121634 2016-09-22
KR1020160121634A KR102629208B1 (ko) 2016-09-22 2016-09-22 반도체 소자 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
TW201822301A true TW201822301A (zh) 2018-06-16
TWI732908B TWI732908B (zh) 2021-07-11

Family

ID=61621249

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106124989A TWI732908B (zh) 2016-09-22 2017-07-26 半導體裝置及其製造方法

Country Status (3)

Country Link
US (1) US10211089B2 (zh)
KR (1) KR102629208B1 (zh)
TW (1) TWI732908B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI789881B (zh) * 2021-03-26 2023-01-11 台灣積體電路製造股份有限公司 封裝結構及其製造方法
TWI808175B (zh) * 2018-06-29 2023-07-11 美商英特爾股份有限公司 用於異質晶粒整合應用之具有嵌入式多晶粒互連橋接（ｅｍｉｂ）及玻璃核心的混合扇出型架構
TWI835455B (zh) * 2022-12-08 2024-03-11 東龍投資股份有限公司 製程檢測方法、製程檢測圖案及形成方法，及光罩

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102718981B1 (ko) * 2019-04-17 2024-10-18 삼성전자주식회사 집적회로 소자의 제조 방법
KR102879037B1 (ko) 2020-08-19 2025-10-29 삼성전자주식회사 복수개의 패턴들을 포함하는 반도체 소자
JP2023128046A (ja) * 2022-03-02 2023-09-14 キオクシア株式会社 半導体装置およびその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005217223A (ja) * 2004-01-30 2005-08-11 Sony Corp 半導体装置の製造方法
KR100672673B1 (ko) 2004-12-29 2007-01-24 동부일렉트로닉스 주식회사 커패시터 구조 및 그 제조방법
US7518850B2 (en) 2006-05-18 2009-04-14 International Business Machines Corporation High yield, high density on-chip capacitor design
KR20110060723A (ko) 2009-11-30 2011-06-08 주식회사 하이닉스반도체 반도체 장치의 패턴 형성 방법
KR20110083978A (ko) 2010-01-15 2011-07-21 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
JP2010251767A (ja) * 2010-05-18 2010-11-04 Fujitsu Semiconductor Ltd 半導体装置
FR2960700B1 (fr) * 2010-06-01 2012-05-18 Commissariat Energie Atomique Procede de lithographie pour la realisation de reseaux de conducteurs relies par des vias
JP5758363B2 (ja) 2012-09-07 2015-08-05 株式会社東芝 パターン形成方法
JP5966808B2 (ja) 2012-09-21 2016-08-10 三菱電機株式会社 半導体装置の製造方法
US8963332B2 (en) 2013-03-15 2015-02-24 Samsung Electronics Co., Ltd. Semiconductor device with dummy lines
KR20150010353A (ko) 2013-07-19 2015-01-28 삼성전자주식회사 커패시터 구조물
US8856715B1 (en) 2013-07-23 2014-10-07 Globalfoundries Inc. Capacitor designs for integrated circuits utilizing self-aligned double patterning (SADP)
KR20160015094A (ko) * 2014-07-30 2016-02-12 삼성전자주식회사 오버레이 마크, 오버레이 마크를 형성하는 방법 및 오버레이 마크를 이용하여 반도체 소자를 제조하는 방법
KR102323456B1 (ko) * 2014-12-26 2021-11-10 삼성전자주식회사 반도체 소자 및 반도체 소자의 제조 방법
JP6378115B2 (ja) * 2015-03-12 2018-08-22 東芝メモリ株式会社 半導体装置、及び、半導体装置の製造方法
US9633999B1 (en) * 2015-11-16 2017-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for semiconductor mid-end-of-line (MEOL) process

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI808175B (zh) * 2018-06-29 2023-07-11 美商英特爾股份有限公司 用於異質晶粒整合應用之具有嵌入式多晶粒互連橋接（ｅｍｉｂ）及玻璃核心的混合扇出型架構
TWI789881B (zh) * 2021-03-26 2023-01-11 台灣積體電路製造股份有限公司 封裝結構及其製造方法
TWI835455B (zh) * 2022-12-08 2024-03-11 東龍投資股份有限公司 製程檢測方法、製程檢測圖案及形成方法，及光罩

Also Published As

Publication number Publication date
US10211089B2 (en) 2019-02-19
TWI732908B (zh) 2021-07-11
KR102629208B1 (ko) 2024-01-29
KR20180032732A (ko) 2018-04-02
US20180082890A1 (en) 2018-03-22

Similar Documents

Publication Publication Date Title
TWI732908B (zh) 半導體裝置及其製造方法
CN108511440B (zh) 具有电容连接垫的半导体结构与电容连接垫的制作方法
US10923402B2 (en) Semiconductor device and method of manufacturing the same
KR102545872B1 (ko) 더미 게이트 없이 패터닝하는 방법
JP4536314B2 (ja) 半導体記憶装置及び半導体記憶装置の製造方法
US20110059403A1 (en) Method of forming wiring pattern, method of forming semiconductor device, semiconductor device, and data processing system
KR102811051B1 (ko) 패턴 형성을 위한 포토마스크 세트의 제조 방법 및 이를 이용한 반도체 소자의 제조 방법
KR102321807B1 (ko) 반도체 소자 및 이의 제조 방법
KR20220014587A (ko) 반도체 소자 및 이의 제조 방법
KR101095828B1 (ko) 반도체 소자의 형성 방법
KR101077304B1 (ko) 반도체 소자의 제조 방법
JP2003023108A (ja) 増加されたアラインメントマージンを有する自己整列コンタクトパッドを具備した集積回路デバイス及びその製造方法
TWI703565B (zh) 記憶體元件及其製造方法
KR20240066874A (ko) 집적회로 소자의 제조 방법
KR20190042987A (ko) 반도체 장치의 제조방법
WO2023137835A1 (zh) 半导体结构的制作方法及半导体结构
CN113644048B (zh) 半导体元件及其制造方法
KR20130049510A (ko) 반도체 소자의 제조 방법
JP2014149458A (ja) フォトマスクの設計方法および半導体装置の製造方法
KR100702308B1 (ko) 반도체소자의 제조방법
KR20240066875A (ko) 집적회로 소자
KR20100042925A (ko) 다마신 공정을 이용한 반도체 장치의 제조방법
KR20110001289A (ko) 리소그래피용 마스크
KR20250108888A (ko) 반도체 소자
KR100304440B1 (ko) 반도체소자의 제조방법