TWI806461B - 積體電路及操作多個單位元準位轉換器的方法 - Google Patents

Abstract

一種積體電路，包括相應地用以於第一電壓域中操作的兩個或多個輸入電路。積體電路也包括兩個或多個單位元準位轉換器，相應地與兩個或多個輸入電路電性耦接，並且相應地用以於第二電壓域中操作。積體電路也包括控制電路，上述控制電路用以根據自控制電路接收到的切換控制信號，在正常狀態和待機狀態之間切換兩個或多個單位元準位轉換器中的每一者。

Description

積體電路及操作多個單位元準位轉換器的方法

本案有關一種積體電路，特別是具有多個單位元準位轉換器的積體電路。

積體電路(IC)有時包括對應於多個被獨立控制的電源域的多個部分。在一些情況下，第一電源域包括第一電源電壓準位，並且第二電源域包括與第一電源電壓準位不同的第二電源電壓準位。信號在這些使用準位移位器的部分之間傳播，上述準位移位器使邏輯準位在第一電源電壓準位和第二電源電壓準位。

數位電子技術中的準位轉換器(也被稱為邏輯準位移位器或電壓準位轉換器)是一種電路，此類電路用於將信號從一個邏輯準位或電壓域轉換到另一邏輯準位或電壓域，從而促進具有不同電壓要求的積體電路(例如，電晶體-電晶體邏輯(TTL)和互補金屬氧化物半導體(CMOS))之間的相容性。準位轉換器用於作為處理器、邏輯、感測器和其他電路之間的紐帶區域。

本案的一個實施例是關於一種積體電路，包括兩個 或多個輸入電路、兩個或多個單位元準位轉換器以及控制電路。兩個或多個輸入電路相應地操作於第一電壓域下。兩個或多個單位元準位轉換器相應地與兩個或多個輸入電路電性耦接，並且相應地操作於第二電壓域下。控制電路使兩個或多個單位元準位轉換器中的每一者在從控制電路接收到控制信號時在正常狀態和待機狀態之間切換。

本案的另一個實施例是關於一種積體電路，包括第一N型井、第二N型井、第三N型井、第一電源節點、第二電源節點、第三電源節點、輸入電路以及控制電路。第一N型井位於垂直軸和水平軸的交叉點處。第二N型井沿著該水平軸位於垂直軸的第一側。第三N型井沿著該水平軸位於垂直軸的第二側。第一電源節點具有第一電源電壓。第二電源節點具有第二電源電壓。第三電源節點具有第三電源電壓。輸入電路接收第一電壓域中的輸入信號，上述輸入電路包括第一PMOS電晶體、第二PMOS電晶體以及至少兩個單位元準位轉換器。第一PMOS電晶體位於第一N型井中，並且第一PMOS電晶體包括耦接至第一電源節點的第一源極/汲極端。第二PMOS電晶體位於第一N型井中，並且第二PMOS電晶體包括耦接至第一電源節點的第二源極/汲極端。至少兩個單位元準位轉換器包括第一單位元準位轉換器以及第二單位元準位轉換器。上述第一單位元準位轉換器包括第二N型井中的第三PMOS電晶體，並且第三PMOS電晶體包括耦接至第二電源節點的第三源極/汲極端。上述第二單位元準位轉換器包括第三N型井中 的第四PMOS電晶體，並且第四PMOS電晶體包括耦接至第二電源節點的第四源極/汲極端。上述第一單位元準位轉換器和上述第二單位元準位轉換器自上述輸入電路接收相應的輸入信號，並且將上述相應的輸入信號從上述第一電壓域轉換到第二電壓域。控制電路電性耦接至上述第一單位元準位轉換器和第二單位元準位轉換器，上述控制電路根據切換控制信號，使上述第一單位元準位轉換器和第二單位元準位轉換器在正常模式和待機模式之間切換。

本案的又一個實施例是關於一種操作多個單位元準位轉換器的方法，包括接收第一電源電壓和第二電源電壓，第二電源電壓在第一電源電壓和第三電源電壓之間；在電性連接至第一電源電壓的兩個或多個輸入電路處接收來自在第一電源電壓下工作的第一電壓域的多個輸入；從兩個或多個輸入電路將來自第一電壓域的多個輸入的多個版本輸出到在第二電壓域中工作，並且電性連接至第二電源電壓的兩個或多個相應的單位元準位轉換器；通過兩個或多個單位元準位轉換器相應地將上述多個輸入的多個版本從第一電壓域轉換到第二電壓域；在兩個或多個相應的單位元準位轉換器中的每一個單位元準位轉換器處接收來自控制電路的切換控制信號；以及基於切換控制信號，使兩個或多個相應的單位元準位轉換器在正常模式和待機模式之間切換。

100:積體電路

102,104,106:區域

200:多位元準位轉換器

202,204:電壓域

203,205:通用電路

206:區域

207:控制信號

208,212:第二電壓域N型井

216,218:輸入電路

222A,222B:單位元準位轉換器

250:第一電壓域N型井

280:控制電路

300:多位元準位轉換器

301A:水平邊界

301B:垂直邊界

304:垂直軸

306:水平軸

307:控制信號

308:第二電壓域N型井

310,314:側

312:第二電壓域N型井

316,318:輸入電路

322A,322B:單位元準位轉換器

350:第一電壓域N型井

380:控制電路

400:多位元準位轉換器

404:垂直軸

406:水平軸

407:控制信號

408,412:第二電壓域N型井

410,414:側

415,416,417,418:輸入電路

422A~422D:單位元準位轉換器

450:第一電壓域N型井

480:控制電路

500:多位元準位轉換器

504:垂直軸

506:水平軸

507:控制信號

508,509,511,512:第二電壓域N型井

510,514:側

515A,515B,516A,516B:輸入電路

517A,517B,518A,518B:輸入電路

522A~522H:單位元準位轉換器

550:第一電壓域N型井

580:控制電路

604:垂直軸

610,614:側

616,618:輸入電路

650:第一電壓域N型井

660,662:輸入

664A,664B,668A,668B:反相器

670,690:節點

707:控制信號

708,712:第二電壓域N型井

722A,722B:單位元準位轉換器

764A,764B:反相器

770,790:節點

780:控制電路

782:延遲控制信號

800:多位元準位轉換器

804:垂直軸

806:水平軸

808,812:第二電壓域N型井

810,814:側

816,818:輸入電路

822A,822B:輸入電路

850:第一電壓域N型井

851:形狀

880:控制電路

900:單位元準位轉換器

902,904,906:多位元準位轉換器

1100:方法

1110,1112,1114,1120,1130,1132:方框

1200:方法

1210,1212,1214,1220:方框

1300:自動化系統

1310:I/O介面

1302:處理器

1304:儲存媒體

1306:指令，電腦程式代碼

1307:標準單元庫

1308:匯流排

1309:佈局圖

1312:網路介面

1314:網路

1342:使用者介面

1400:系統

1420:設計室

1422:IC設計佈局圖

1430:遮罩室

1432:資料準備

1444:遮罩製造

1445:遮罩

1450:晶圓廠

1452:製造工具

1453:晶圓

1460:IC裝置

A1~A4,B1~B8,C1~C4,D1~D4:單位元準位轉換器

E1~E4,H1~H4，Y1~Y4:單位元準位轉換器

P1~P20,N1~N15:電晶體

nd01~nd23:節點

VDD,VDDL:電源電壓

VSS:電源電壓

FNW:第一電壓域N型井

i1,i2:輸入信號

ib1~ib8:信號

ibb1~ibb8:信號

MBLS:多位元準位轉換器

SBLS:單位元準位轉換器

SNW:第二電壓域N型井

TOGL:控制信號

TOGLd:延遲控制信號

Z1~Z8:輸出，輸出信號

以下詳細描述結合附圖閱讀時，可以最好地理解本案內容的各方面。注意，根據行業中的標準實踐，各種特徵並未按比例繪製。事實上，為了討論的清楚起見，各種特徵的尺寸可以任意擴大或縮小。

第1圖是根據一些實施例的積體電路的方塊圖。

第2圖是根據一些實施例的耦接兩個電壓域的區域的方塊圖。

第3圖是根據一些實施例的具有兩個單位元準位轉換器(SBLS)的多位元準位轉換器(MBLS)的方塊圖。

第4圖是根據一些實施例的具有四個單位元準位轉換器的多位元準位轉換器的方塊圖。

第5圖是根據一些實施例的具有八個單位元準位轉換器的多位元準位轉換器的方塊圖。

第6圖是根據一些實施例的第一電壓域N型井(FNW)的方塊圖。

第7圖是根據一些實施例的兩個單位元準位轉換器的方塊圖。

第8圖是根據一些實施例的多位元準位轉換器電路結構的佈局圖。

第9A圖、第9B圖、第9C圖和第9D圖是根據一些實施例的單位元準位轉換器電路結構的相應的佈局圖。

第10圖是根據一些實施例的表格。

第11圖是根據一些實施例的在電壓域之間轉換資料的方 法的流程圖。

第12圖是根據一些實施例的製造半導體裝置的方法的流程圖。

第13圖是根據一些實施例的電子設計自動化(EDA)系統的方塊圖。

第14圖是根據一些實施例的積體電路製造系統及其相關聯的積體電路製造流程的方塊圖。

以下揭示內容提供了用於實現提供之標的的不同特徵的許多不同的實施例或實例。以下描述組件、材料、值、步驟、操作、材料、佈置等的特定實例用以簡化本案的一實施例。當然，該些僅為實例，並不旨在進行限制。可以預期其他組件、值、操作、材料、佈置等。例如，在下面的描述中在第二特徵上方或之上形成第一特徵可包括其中第一及第二特徵直接接觸形成的實施例，並且亦可包括其中在第一與第二特徵之間形成附加特徵的實施例，以使得第一及第二特徵可以不直接接觸。此外，本案的一實施例可以在各個實例中重複元件符號及/或字母。此重複係出於簡單及清楚的目的，其本身並不指定所討論之各種實施例或組態之間的關係。

此外，為了便於描述，本文中可以使用諸如「在...下方」、「在...下」、「下方」、「在...上方」、「上方」之類的空間相對術語，來描述如圖中所示的一個元件或特 徵與另一元件或特徵的關係。除了在附圖中示出的方位之外，空間相對術語意在涵蓋裝置在使用或操作中的不同方位。裝置可以其他方式定向(旋轉90度或以其他方位)，並且在此使用的空間相對描述語亦可被相應地解釋。

在一些實施例中，多位元準位轉換器(MBLS)是一種電路，其包括：多個單位元準位轉換器(SBLS)(每個單位元準位轉換器是相應的電路)和相應的多個輸入電路，並且其中多個單位元準位轉換器共享公共控制電路，上述多個單位元準位轉換器中的每一者具有對應的第二電壓域N型井(SNW)，並且上述多個輸入電路共享第一電壓域N型井(FNW)。在一些實施例中，多位元準位轉換器用作具有多個電壓域(例如，電源)的半導體裝置中的電壓域介面。在一些實施例中，多位元準位轉換器用於並行資料/位址信號傳輸。在一些實施例中，單個控制電路用於使多位元準位轉換器在操作狀態(例如，正常狀態和待機狀態)之間切換。因此，多位元準位轉換器中的所有單位元準位轉換器共享單個控制電路。在一些實施例中，正常狀態被描述為回應模式，待機狀態被描述為無回應模式。在一些實施例中，在回應模式中，單個控制電路控制多位元準位轉換器以產生具有以下值的輸出信號：這些值是相應地回應於到多位元準位轉換器的輸入信號的值。在一些實施例中，在無回應模式中，單個控制電路控制多位元準位轉換器，以產生具有靜態值的輸出信號，例如：無論到多位元準位轉換器的輸入信號的值如何，多位元準位轉換器的所有輸出 信號的值都具有高邏輯準位或都具有低邏輯準位，使得多位元準位轉換器不回應於傳輸到多位元準位轉換器的輸入信號的值的變化。在一些實施例中，單位元準位轉換器之一者具有與控制電路共享的第二電壓域N型井。根據另一種方法，以一對一(1：1)的比率提供多個單位元準位轉換器和多個控制電路，即每個單位元準位轉換器具有相應的控制電路。此外，根據另一種方法，每個單位元準位轉換器包括三個N型井，即用於單位元準位轉換器的第一N型井、用於輸入電路的第二電壓域N型井以及(實際上)是偽N型井的第三N型井。在一些實施例中，與另一種方法相比，使得用於多個單位元準位轉換器的單個控制電路共享N型井，及/或使得多個單位元準位轉換器共享N型井的優點是降低功耗和面積使用。在一些實施例中，與另一種方法相比，針對兩個單位元準位轉換器實現了17%或更大的功率節省。在一些實施例中，與另一種方法相比，通過為兩個單位元準位轉換器共享一個控制電路來實現39%或更大的面積節省。在一些實施例中，在多位元準位轉換器中，當位元數從2位元增加到4位元、8位元或更大位元數時，仍舊實現功率與面積的節省。

在一些實施例中，輸入電路接收要從一個電壓域轉換到另一電壓域的資料，輸入電路中的每個輸入電路在多位元準位轉換器內共享第一電壓域N型井，並且第二電壓域N型井位於集中式的上述第一電壓域N型井周圍。在一些實施例中，第二電壓域N型井關於第一電壓域N型井對 稱地佈置。在一些實施例中，對於輸出已從一個電壓域轉換到另一電壓域的資料的單位元準位轉換器，這些單位元準位轉換器共享位於集中式第一電壓域N型井周圍的第二電壓域N型井。另外地或替代地，每個附加第二電壓域N型井支持一個或多個單位元準位轉換器。

第1圖是根據一些實施例的積體電路100的方塊圖。

在第1圖中，在一些實施例中，積體電路(IC)100包括：在第一電壓域中操作的區域102、在第二電壓域中操作的區域104、以及包括一個或多個電路(例如，多位元準位轉換器，參見第2圖)的區域106，這些電路用於將一個電壓域中的資料準位調整(level adjust)到另一電壓域。

在一些實施例中，積體電路100也被稱為晶片或微晶片。另外地或替代地，積體電路100是一組電子電路，位於通常為矽的一塊扁平的半導體材料上。在一些實施例中，積體電路100將大量微小的金屬氧化物半導體(MOS)電晶體集成到小晶片中，從而產生相較於由分立電子元件構成的電路更小、更快且更便宜幾個數量級的電路。

在一些實施例中，積體電路100包括相應地用以在包括第一電壓域的區域102中操作的電子電路組(如第2圖)。另外地或替代地，積體電路100也包括用已在包括第二電壓域的區域104中操作的電子電路組(如第2圖)。在一些實施例中，第一電壓域在高於或低於第二電壓域的 電壓下操作。在一些實施例中，電壓域之間的差異或大或小。在一些實施例中，電子電路(如第2圖)包括單個電子元件，例如：電阻器、電晶體、電容器、電感器和二極體，這些電子元件通過電流流過的導電線或走線連接。另外地或替代地，元件和導線的組合的操作執行各種簡單及/或複雜的操作，例如：放大信號、執行計算、執行邏輯操作、將資料從一個位置移動到另一個位置等。

在一些實施例中，區域106用以將具有對應於第一電壓域的準位的資料轉換為具有對應於第二電壓域的準位的資料。另外地或替代地，區域106包括一個或多個多位元準位轉換器(MBLS)，這些多位元準位轉換器包括如下單個控制電路(參見第2圖)：該單個控制電路用以使多位元準位轉換器的操作在正常狀態(或模式)(於下文討論)和待機狀態(或模式)(於下文討論)之間切換。另外地或替代地，控制電路選擇性地切換每個多位元準位轉換器的電晶體、每個多位元準位轉換器的單元、或甚至每個多位元準位轉換器的整個電路。

在一些實施例中，正常狀態被描述為回應模式，待機狀態被描述為無回應模式。在一些實施例中，正常狀態被描述為回應模式，因為多位元準位轉換器的輸出信號的值相應地回應於到多位元準位轉換器的輸入信號的值的變化。在一些實施例中，待機狀態被描述為無回應模式，因為多位元準位轉換器的輸出信號的值是靜態的，例如：多位元準位轉換器的所有輸出信號的值都處於高邏輯準位或 都處於低邏輯準位，因此，多位元準位轉換器的輸出信號的值相應地不回應於到多位元準位轉換器的輸入信號的值的變化。在一些實施例中，正常模式和無回應模式相應地被描述為啟用模式和禁用模式。在一些實施例中，正常模式和無回應模式相應地被描述為開啟(ON)模式和關閉(OFF)模式。

在一些實施例中，睡眠模式是用於諸如積體電路、電腦和半導體裝置之類的電子設備的低功率模式。另外地或替代地，與使裝置保持完全通電相比，低功耗模式顯著節省了電力消耗。在一些實施例中，對積體電路而言，進入睡眠狀態大致相當於在給定點暫停積體電路的狀態。另外地或替代地，當恢復狀態時，操作將從給定點繼續執行。在一些實施例中，對積體電路而言，睡眠模式與待機和懸置同義。在一些實施例中，控制電路切斷單位元準位轉換器的電源(即單位元準位轉換器)，並將單位元準位轉換器置於最小功率狀態。

在一些實施例中，積體電路100包括區域106，用於將區域102與區域104耦接或將區域104與區域102耦接。另外地或替代地，區域106包括相應地用以在第一電壓域中操作的兩個或多個輸入電路(參見第2圖)。每個資料登錄電路處置表示單個位元的資料信號。因此，由於區域106包括複數個資料登錄電路，區域106被描述為積體電路100的多位元(MB)部分。在一些實施例中，區域106也包括兩個或多個單位元準位轉換器(參見第2 圖)，這些單位元準位轉換器與兩個或多個輸入電路相應地電性耦接，並且相應地用以在第二電壓域中操作。另外地或替代地，對每個單位元準位轉換器而言，區域106也包括用以切換的單個控制電路(參見第2圖)。在一些實施例中，區域106包括一個或多個多位元準位轉換器。

第2圖是根據一些實施例的耦接兩個電壓域的區域206的方塊圖。

在一些實施例中，區域206用以將來自第一電壓域202的資料轉換為在第二電壓域204下操作的資料。在一些實施例中，區域206類似於區域106，第一電壓域102類似於第一電壓域202，並且第二電壓域104類似於第二電壓域204。另外地或替代地，區域206包括一個或多個多位元準位轉換器200，這些多位元準位轉換器200包括單個控制電路280，上述控制電路280用以根據控制電路280所接收的TOGL信號207(即控制信號)，使單位元準位轉換器222A和222B在正常狀態和待機狀態之間切換。在一些實施例中，第二電壓域204中的另一電路(未示出，例如：功率管理電路)產生控制信號207。

在一些實施例中，第一電壓域202包括(一個或多個)通用電路203，通用電路203相應地用以在包括第一電壓的區域中操作。另外地或替代地，第二電壓域204也包括(一個或多個)通用電路205，通用電路205用以在包括第二電壓的區域中操作。在一些實施例中，(一個或多個)通用電路203和205包括單獨的電子元件，例如：電阻、 電容、電晶體、電感器和二極體，這些電子元件通過電流流過的導線或走線連接。另外地或替代地，元件與導線的組合的操作執行各種簡單及/或複雜的操作，例如：放大信號、執行計算、執行邏輯操作、將資料從一個位置移動到另一個位置等。無論由(一個或多個)通用電路203執行的(一個或多個)特定功能如何，(一個或多個)通用電路203將資料信號輸出到第二電壓域204。在準位移位(於下文討論)之後，將(一個或多個)通用電路203的輸出信號作為相應的輸入信號提供給(一個或多個)通用電路205。

在一些實施例中，多位元準位轉換器200用以對從(一個或多個)通用電路203(其具有對應於第一電壓域202的準位)接收的資料進行準位調整，使得資料在被調整之後具有對應於第二電壓域204的準位，然後將資料提供給(一個或多個)通用電路205。在一些實施例中，第一電壓域202約為0.6V，第二電壓域204約為0.9V。另外地或替代地，多位元準位轉換器200用以包括公共第一電壓域N型井250、第二電壓域N型井208、212、控制電路280、單位元準位轉換器222A和222B以及輸入電路216、218。

在一些實施例中，輸入電路216和218從第一電壓域202中的(一個或多個)通用電路203接收要轉換到諸如第二電壓域204之類的另一電壓域的資料位元。在一些實施例中，每個輸入電路216和218接受一個資料位元(例如，其對應值表示邏輯0或邏輯1)。另外地或替代地，多 位元準位轉換器200支援兩種電壓準位(例如，0.6V和0.9V)。在一些實施例中，對於使用兩種電壓準位(例如，0.6V和0.9V)來操作，多位元準位轉換器200是足夠穩定的。在一些實施例中，多位元準位轉換器200與兩種電壓準位(例如，0.6V和0.9V)兼容。在一些實施例中，第一電壓域N型井250包括針對第一電壓域的電壓輸入，並且第二電壓域N型井208和212包括針對第二電壓域的電壓輸入。在一些實施例中，單位元準位轉換器222A和222B中的每一者輸出在輸入電路216和218處輸入的相應資料位元，但被轉換為另一電壓域。由控制電路280接收控制信號207。在一些實施例中，由控制電路280產生控制信號207的延遲版本(即延遲控制信號782)，並將其分發給每個單位元準位轉換器222A和222B。延遲控制信號782使單位元準位轉換器222A和222B中的每一者在正常模式和待機模式之間切換。在一些實施例中，將一個控制電路280用於多個單位元準位轉換器222節省了多位元準位轉換器200內的功率和面積。

在一些實施例中，N型井(例如，第一電壓域N型井和第二電壓域N型井)是通過在製造期間用電子供體元素(electron donor element)摻雜本質半導體而產生的N型半導體區域。另外地或替代地，N型來自電子的負電荷。在一些實施例中，在N型半導體中，電子是多數載子流，電洞是少數載子流。另外地或替代地，用於N型的摻雜劑是矽、磷或砷。在一些實施例中，根據相應的N型井 (NW)及/或相應的電壓域，基板是P型的並且連接(體偏壓)到VSS，並且N型井連接(體偏壓)到VDD或VDDL。

第3圖是根據一些實施例的具有兩個單位元準位轉換器322A和322B的多位元準位轉換器300的方塊圖。

多位元準位轉換器300包括單位元準位轉換器的兩個實例(於下文討論)，即多位元準位轉換器300為多位元，因此其類似於多位元準位轉換器200。在一些實施例中，在積體電路100的區域106中使用多位元準位轉換器300。在一些實施例中，多位元準位轉換器300包括位於垂直軸304和水平軸306的交叉點處的第一電壓域N型井350。在一些實施例中，垂直軸304沿水平邊界301A置於任何位置，並且在一些實施例中，水平軸306沿垂直邊界301B置於任何位置。在一些實施例中，多位元準位轉換器300也包括沿著水平軸306位於垂直軸304的第一側310的第二電壓域N型井308，以及沿著水平軸306位於垂直軸304的第二側314的第二電壓域N型井312。在一些實施例中，水平軸306平分第二電壓域N型井308和第二電壓域N型井312中的每一者。在一些實施例中，水平軸306平分第一電壓域N型井350。在一些實施例中，第二電壓域N型井308和第二電壓域N型井312沿著垂直軸304定位。在一些實施例中，垂直軸304和水平軸306被示出為平分多位元準位轉換器300。

另外地或替代地，多位元準位轉換器300也包括 用以具有第一電源電壓(例如，VDDL)的第一電源節點(參見第6圖的670)。在一些實施例中，第一電源節點處於第一電壓域電壓(VDDL)並且位於公共第一電壓域N型井350內。在一些實施例中，多位元準位轉換器300也包括用以具有第二電壓域電壓(例如，VDD)的第二電源節點(參見第7圖的770)。另外地或替代地，第二電源位於第二電壓域N型井308及/或第二電壓域N型井312內。在一些實施例中，多位元準位轉換器300也包括輸入電路316，輸入電路316包括第一PMOS電晶體(參見第6圖的P1)，上述第一PMOS電晶體位於第一電壓域N型井350中並且在垂直軸304的第一側310，並且第一PMOS電晶體包括耦接至第一電源節點的第一源極/汲極(S/D)端(第6圖)；並且多位元準位轉換器300也包括輸入電路318，輸入電路318包括第二PMOS電晶體(參見第6圖的P12)，上述第二PMOS電晶體位於第一電壓域N型井350中並且在垂直軸304的第二側314，並且第二PMOS電晶體包括耦接至第一電源節點的第二源極/汲極端(第6圖)，其中輸入電路316、318用以接收具有對應於第一電壓域的電壓準位的輸入信號(參見第6圖的資料-1、資料-2)。

另外地或替代地，多位元準位轉換器300也包括單位元準位轉換器322A，單位元準位轉換器322A包括：第三PMOS電晶體(參見第7圖的P5)以及第四PMOS電晶體(參見第7圖的P6)。上述第三PMOS電晶體位於第 二電壓域N型井308中，並且第三PMOS電晶體包括耦接至第二電源節點(參見第7圖的770)的第三源極/汲極端(參見第7圖)。上述第四PMOS電晶體位於第二電壓域N型井308中，並且第四PMOS電晶體包括耦接至第二電源節點的第四源極/汲極端(參見第7圖)，其中單位元準位轉換器322A從輸入電路316接收資料輸出信號，並且將資料輸出信號從具有對應於第一電壓域的準位轉換為具有對應於第二電壓域的準位。

另外地或替代地，多位元準位轉換器300也包括單位元準位轉換器322B，單位元準位轉換器322B包括：第五PMOS電晶體(參見第7圖的P16)以及第六PMOS電晶體(參見第7圖的P17)。上述第五PMOS電晶體位於第二電壓域N型井312中，並且第五PMOS電晶體包括耦接至第二電源節點(參見第7圖的770)的第五源極/汲極端(參見第7圖)。上述第六PMOS電晶體位於第二電壓域N型井312中，並且第六PMOS電晶體包括耦接至第二電源節點的第六源極/汲極端(參見第7圖)，其中單位元準位轉換器322B從輸入電路318接收資料輸出信號，並且將資料輸出信號從具有對應於第一電壓域的準位轉換為具有對應於第二電壓域的準位。

在一些實施例中，多位元準位轉換器300也包括電性耦接至單位元準位轉換器322A和322B的控制電路380，並且控制電路380用以根據控制信號307產生延遲控制信號(參見第7圖的782)並將其輸出到單位元準位轉 換器322A和322B中的每一者，這使得單位元準位轉換器322A和322B在正常狀態和待機狀態之間切換。在第3圖中，控制電路380部分地位於第二電壓域N型井308內。另外地或替代地，控制電路380部分地位於第二電壓域N型井312內。在一些實施例中，控制電路380電性耦接至第二電源節點(參見第7圖的770)。在一些實施例中，控制電路380包括位於第二電壓域N型井308(第7圖)或第二電壓域N型井312內的PMOS電晶體。另外地或替代地，控制電路380輸出延遲控制信號，上述信號發送到單位元準位轉換器322A和322B時，使得每個單位元準位轉換器322在正常狀態和待機狀態之間切換。單位元準位轉換器322A位於第二電壓域N型井308處，另一個單位元準位轉換器322B位於第二電壓域N型井312處。

在一些實施例中，每個輸入(例如，資料-1、資料-2)到達輸入電路316和318，上述輸入電路316和318具有對應於第一電壓域的準位(例如，VDDL)。另外地或替代地，輸入電路316和318隨後以對應於單位元準位轉換器322A和322B方式輸出處於VDDL的資料信號(例如，ib1、ibb1、ib2、ibb2)。在一些實施例中，單位元準位轉換器322A和322B獲取從輸入電路316和318接收的資料信號(例如，ib1、ibb1、ib2、ibb2)，並且將它們轉換為處於VDDL的輸出信號(例如，Z1、Z2)。另外地或替代地，Z1(即處於VDD)表示資料-1(即處於 VDDL)，Z2(即處於VDD)表示資料-2(即處於VDDL)，VDD(即Z1和Z2)是對應的資料-1和資料-2的準位移位表示。

第4圖是根據一些實施例的具有四個單位元準位轉換器422A、422B、422C和422D的多位元準位轉換器400的方塊圖。

多位元準位轉換器400包括單位元準位轉換器的四個實例(於下文討論)，即多位元準位轉換器400為多位元，因此其類似於多位元準位轉換器200和300。在一些實施例中，在積體電路100的區域106中使用多位元準位轉換器400。在一些實施例中，多位元準位轉換器400類似於多位元準位轉換器200和300，區別在於多位元準位轉換器400用以將四個輸入從第一電壓域轉換到第二電壓域，其中多位元準位轉換器200和300用以將兩個輸入從第一電壓域轉換到第二電壓域。

在一些實施例中，多位元準位轉換器400包括位於垂直軸404和水平軸406的交叉點處的第一電壓域N型井450。另外地或替代地，多位元準位轉換器400也包括沿著水平軸406位於垂直軸404的第一側410的第二電壓域N型井408，以及沿著水平軸406位於垂直軸404的第二側414的第二電壓域N型井412。在一些實施例中，水平軸406平分第二電壓域N型井408和第二電壓域N型井412中的每一者。在一些實施例中，水平軸406平分第一電壓域N型井450。在一些實施例中，第二電壓域N 型井408和第二電壓域N型井412沿著垂直軸404定位。在一些實施例中，垂直軸404和水平軸406被示出為平分多位元準位轉換器400。

另外地或替代地，多位元準位轉換器400也包括用以具有第一電源電壓(例如，VDDL)的第一電源節點(參見第6圖的670)。在一些實施例中，第一電源節點處於第一電壓域電壓(VDDL)並且位於公共第一電壓域N型井450內。在一些實施例中，多位元準位轉換器400也包括配置為具有第二電壓域電壓(例如，VDD)的第二電源節點(參見第7圖的770)。另外地或替代地，第二電源位於第二電壓域N型井408及/或第二電壓域N型井412內。在一些實施例中，多位元準位轉換器400也包括輸入電路416，輸入電路416包括第一PMOS電晶體(參見第6圖的P1)，上述第一PMOS電晶體位於第一電壓域N型井450中並且在垂直軸404的第一側410，並且第一PMOS電晶體包括耦接至第一電源節點的第一源極/汲極(S/D)端(參見第6圖)，並且多位元準位轉換器400也包括輸入電路418，輸入電路418包括第二PMOS電晶體(參見第6圖的P12)，上述第二PMOS電晶體在垂直軸404的第二側414上位於第一電壓域N型井450中，並且第二PMOS電晶體包括耦接至第一電源節點的第二源極/汲極端(參見第6圖)，其中輸入電路416、418用以接收具有對應於第一電壓域的電壓準位的輸入信號(參見資料-1、資料-4)。

另外地或替代地，多位元準位轉換器400也包括單位元準位轉換器422A，單位元準位轉換器422A包括：第三PMOS電晶體(參見第7圖的P5)以及第四PMOS電晶體(參見第7圖的P6)。上述第三PMOS電晶體位於第二電壓域N型井408中，並且第三PMOS電晶體包括耦接至第二電源節點(參見第7圖的770)的第三源極/汲極端(參見第7圖)。上述第四PMOS電晶體(參見第7圖的P6)位於第二電壓域N型井408中，並且第四PMOS電晶體包括耦接至第二電源節點的第四源極/汲極端(參見第7圖)，其中單位元準位轉換器422A從輸入電路415接收資料輸出信號，並且將資料輸出信號從具有對應於第一電壓域的準位轉換為具有對應於第二電壓域的準位。

另外地或替代地，多位元準位轉換器400也包括單位元準位轉換器422B，單位元準位轉換器422B包括：第五PMOS電晶體(參見第7圖的P16)以及第六PMOS電晶體(參見第7圖的P17)。上述第五PMOS電晶體位於第二電壓域N型井412中，並且第五PMOS電晶體包括耦接至第二電源節點(參見第7圖的770)的第五源極/汲極端(參見第7圖)。上述第六PMOS電晶體(參見第7圖的P17)位於第二電壓域N型井412中，並且第六PMOS電晶體包括耦接至第二電源節點的第六源極/汲極端(參見第7圖)，其中單位元準位轉換器422B從輸入電路417接收資料輸出信號，並且將資料輸出信號從具有對應於第一電壓域的準位轉換為具有對應於第二電壓域的準位。

另外地或替代地，多位元準位轉換器400也包括單位元準位轉換器422C，單位元準位轉換器422C包括：第七PMOS電晶體(參見第7圖的P5)以及第八PMOS電晶體(參見第7圖的P6)。上述第七PMOS電晶體位於第二電壓域N型井408中，並且第七PMOS電晶體包括耦接至第二電源節點(參見第7圖的770)的第七源極/汲極端(參見第7圖)。上述第八PMOS電晶體(參見第7圖的P6)位於第二電壓域N型井408，並且第八PMOS電晶體包括耦接至第二電源節點的第八源極/汲極端(參見第7圖)，其中單位元準位轉換器422C從輸入電路416接收資料輸出信號，並且將資料輸出信號從具有對應於第一電壓域的準位轉換為具有對應於第二電壓域的準位。

另外地或替代地，多位元準位轉換器400也包括單位元準位轉換器422D，單位元準位轉換器422D包括：第九PMOS電晶體(參見第7圖的P16)以及第十PMOS電晶體(參見第7圖的P17)。上述第九PMOS電晶體位於第二電壓域N型井412中，並且第九PMOS電晶體包括耦接至第二電源節點(參見第7圖的770)的第九源極/汲極端(參見第7圖)。上述第十PMOS電晶體位於第二電壓域N型井412，並且第十PMOS電晶體包括耦接至第二電源節點的第十源極/汲極端(參見第7圖)，其中單位元準位轉換器422D從輸入電路418接收資料輸出信號，並且將資料輸出信號從具有對應於第一電壓域的準位轉換為具有對應於第二電壓域的準位。

在一些實施例中，多位元準位轉換器400也包括電性耦接至單位元準位轉換器422A、422B、422C和422D的控制電路480，並且控制電路480用以根據控制信號407產生延遲控制信號(參見第7圖的782)，並且將其輸出到單位元準位轉換器422A、422B、422C和422D中的每一者，這使得單位元準位轉換器422A、422B、422C和422D在正常狀態和待機狀態之間切換。在第4圖中，控制電路480部分地位於第二電壓域N型井408內。另外地或替代地，控制電路480部分地位於第二電壓域N型井412內。在一些實施例中，控制電路480電性耦接至第二電源節點(參見第7圖的770)。在一些實施例中，控制電路480包括位於第二電壓域N型井408(參見第7圖)或第二電壓域N型井412內的PMOS電晶體。另外地或替代地，控制電路480輸出延遲控制信號，上述信號被發送到單位元準位轉換器422A、422B、422C和422D時，使得單位元準位轉換器422A、422B、422C和422D中的每一者在正常狀態和待機狀態之間切換。單位元準位轉換器422A和422C位於第二電壓域N型井408處，並且另一單位元準位轉換器422B和422D位於第二電壓域N型井412處。

在一些實施例中，每個輸入(例如，資料-1、資料-2、資料-3和資料-4)到達具有對應於第一電壓域的準位(例如，VDDL)的輸入電路415、416、417和418。另外地或替代地，輸入電路415、416、417和418隨後以 對應於單位元準位轉換器422A、422B、422C和422D的方式輸出處於VDDL的資料信號(例如，ib1、ibb1、ib2、ibb2、ib3、ibb3、ib4和ibb4)。在一些實施例中，單位元準位轉換器422A、422B、422C和422D獲取資料信號(例如，ib1、ibb1、ib2、ibb2、ib3、ibb3、ib4和ibb4)，並且將它們轉換為處於VDD的輸出信號(例如，Z1、Z2、Z3和Z4)。另外地或替代地，Z1(即處於VDD)表示資料-1(即處於VDDL)，Z2(即處於VDD)表示資料-2(即處於VDDL)，Z3(即處於VDD)表示資料-3(即處於VDDL)，Z4(即處於VDD)表示資料-4(即處於VDDL)。因此，輸出信號Z1、Z2、Z3以及Z4是相應的輸入資料-1、資料-2、資料-3以及資料-4的準位移位表示。

第5圖是根據一些實施例的具有八個單位元準位轉換器522A、522B、522C、522D、522E、522F、522G和522H的多位元準位轉換器500的方塊圖。

多位元準位轉換器500包括單位元準位轉換器的八個實例(於下文討論)，即多位元準位轉換器500為多位元，因此其類似於多位元準位轉換器200、300和400。在一些實施例中，在積體電路100的區域106中使用多位元準位轉換器500。在一些實施例中，多位元準位轉換器500類似於多位元準位轉換器200、300以及400，區別在於多位元準位轉換器500用以將八個輸入從第一電壓域轉換到第二電壓域，其中多位元準位轉換器200和300用 以將兩個輸入從第一電壓域轉換到第二電壓域，多位元準位轉換器400用以將四個輸入從第一電壓域轉換到第二電壓域。

在一些實施例中，多位元準位轉換器500包括位於垂直軸504和水平軸506的交叉點處的第一電壓域N型井550。在一些實施例中，多位元準位轉換器500也包括沿著水平軸506位於垂直軸504的第一側510的第二電壓域N型井508和第二電壓域N型井509，以及沿著水平軸506位於垂直軸504的第二側514的第二電壓域N型井512和第二電壓域N型井511。在一些實施例中，水平軸506平分第二電壓域N型井508、509、511和512中的每一者。在一些實施例中，水平軸506平分第一電壓域N型井550。在一些實施例中，第二電壓域N型井508、509、511和512沿著垂直軸504定位。在一些實施例中，垂直軸504和水平軸506被示出為平分多位元準位轉換器500。

另外地或替代地，多位元準位轉換器500也包括用以具有第一電源電壓(例如，VDDL)的第一電源節點(參見第6圖的670)。在一些實施例中，第一電源節點處於第一電壓域電壓(VDDL)並且位於公共第一電壓域N型井550內。在一些實施例中，多位元準位轉換器500也包括用以具有第二電壓域電壓(例如，VDD)的第二電源節點(參見第7圖的770)。另外地或替代地，第二電源位於第二電壓域N型井508、509、511和512內。在一些實施 例中，多位元準位轉換器500也包括輸入電路515A，輸入電路515A包括第一PMOS電晶體(參見第6圖的P1)，上述第一PMOS電晶體位於第一電壓域N型井550中並且在垂直軸504的第一側510，並且第一PMOS電晶體包括耦接至第一電源節點的第一源極/汲極(S/D)端(參見第6圖)，並且多位元準位轉換器500也包括輸入電路517A，輸入電路517A包括第二PMOS電晶體(參見第6圖的P12)，上述第二PMOS電晶體位於第一電壓域N型井550中並且在垂直軸504的第二側514，並且第二PMOS電晶體包括耦接至第一電源節點的第二源極/汲極端(參見6圖)，其中輸入電路515A、515B、516A、516B、517A、517B、518A以及518B用以接收具有對應於第一電壓域的電壓準位的輸入信號(參見資料-1、資料-2、資料-3、資料-4、資料-5、資料-6、資料-7以及資料-8)。

另外地或替代地，多位元準位轉換器500也包括單位元準位轉換器522A，單位元準位轉換器522A包括：第三PMOS電晶體(參見第7圖的P5)以及第四PMOS電晶體(參見第7圖的P6)。上述第三PMOS電晶體位於第二電壓域N型井508中，並且第三PMOS電晶體包括耦接至第二電源節點(參見第7圖的770)的第三源極/汲極端(參見第7圖)。上述第四PMOS電晶體位於第二電壓域N型井508中，並且第四PMOS電晶體包括耦接至第二電源節點的第四源極/汲極端(參見第7圖)，其中單位元準位轉換器522A從輸入電路515A接收資料輸出信號，並 且將資料輸出信號從具有對應於第一電壓域的準位轉換為具有對應於第二電壓域的準位。

另外地或替代地，多位元準位轉換器500也包括單位元準位轉換器522B，單位元準位轉換器522B包括：第五PMOS電晶體(參見第7圖的P16)以及第六PMOS電晶體(參見第7圖的P17)。上述第五PMOS電晶體位於第二電壓域N型井512中，並且第五PMOS電晶體包括耦接至第二電源節點(參見第7圖的770)的第五源極/汲極端(參見第7圖)。上述第六PMOS電晶體位於第二電壓域N型井512中，並且第六PMOS電晶體包括耦接至第二電源節點的第六源極/汲極端(參見第7圖)，其中單位元準位轉換器522B從輸入電路517A接收資料輸出信號，並且將資料輸出信號從具有對應於第一電壓域的準位轉換為具有對應於第二電壓域的準位。

另外地或替代地，多位元準位轉換器500也包括單位元準位轉換器522C，單位元準位轉換器522C包括：第七PMOS電晶體(參見第7圖的P5)以及第八PMOS電晶體(參見第7圖的P6)。上述第七PMOS電晶體位於第二電壓域N型井508中，並且第七PMOS電晶體包括耦接至第二電源節點(參見第7圖的770)的第七源極/汲極端(參見第7圖)。上述第八PMOS電晶體位於第二電壓域N型井508中，並且第八PMOS電晶體包括耦接至第二電源節點的第八源極/汲極端(參見第7圖)，其中單位元準位轉換器522C從輸入電路516A接收資料輸出信號，並 且將資料輸出信號從具有對應於第一電壓域的準位轉換為具有對應於第二電壓域的準位。

另外地或替代地，多位元準位轉換器500也包括單位元準位轉換器522D，單位元準位轉換器522D包括：第九PMOS電晶體(參見第7圖的P16)以及第十PMOS電晶體(參見第7圖的P17)。上述第九PMOS電晶體位於第二電壓域N型井512中，並且第九PMOS電晶體包括耦接至第二電源節點(參見第7圖的770)的第九源極/汲極端(參見第7圖)。上述第十PMOS電晶體位於第二電壓域N型井512中，並且第十PMOS電晶體包括耦接至第二電源節點的第十源極/汲極端(參見第7圖)，其中單位元準位轉換器522D從輸入電路518A接收資料輸出信號，並且將資料輸出信號從具有對應於第一電壓域的準位轉換為具有對應於第二電壓域的準位。

另外地或替代地，多位元準位轉換器500也包括單位元準位轉換器522E，單位元準位轉換器522E包括：第十一PMOS電晶體(參見第7圖的P5)以及第十二PMOS電晶體(參見第7圖的P6)。上述第十一PMOS電晶體位於第二電壓域N型井509中，並且第十一PMOS電晶體包括耦接至第二電源節點(參見第7圖的770)的第十一源極/汲極端(第7圖)。上述第十二PMOS電晶體(參見第7圖的P6)位於第二電壓域N型井509中，並且第十二PMOS電晶體包括耦接至第二電源節點的第十二源極/汲極端(第7圖)，其中單位元準位轉換器522E從輸入電 路515B接收資料輸出信號，並且將資料輸出信號從具有對應於第一電壓域的準位轉換為具有對應於第二電壓域的準位。

另外地或替代地，多位元準位轉換器500也包括單位元準位轉換器522F，單位元準位轉換器522F包括：第十三PMOS電晶體(參見第7圖的P16)以及第十四PMOS電晶體(參見第7圖的P17)。上述第十三PMOS電晶體(參見第7圖的P16)位於第二電壓域N型井511中，並且第十三PMOS電晶體包括耦接至第二電源節點(參見第7圖的770)的第十三源極/汲極端(第7圖)。上述第十四PMOS電晶體(參見第7圖的P17)位於第二電壓域N型井511中，並且第十四PMOS電晶體包括耦接至第二電源節點的第十四源極/汲極端(參見第7圖)，其中單位元準位轉換器522F從輸入電路517B接收資料輸出信號，並且將資料輸出信號從具有對應於第一電壓域的準位轉換為具有對應於第二電壓域的準位。

另外地或替代地，多位元準位轉換器500也包括單位元準位轉換器522G，單位元準位轉換器522G包括：第十五PMOS電晶體(參見第7圖的P5)以及第十六PMOS電晶體(參見第7圖的P6)。上述第十五PMOS電晶體位於第二電壓域N型井509中，並且第十五PMOS電晶體包括耦接至第二電源節點(參見第7圖的770)的第十五源極/汲極端(第7圖)。上述第十六PMOS電晶體(參見第7圖的P6)位於第二電壓域N型井509中，並且第十 六PMOS電晶體包括耦接至第二電源節點的第十六源極/汲極端(第7圖)，其中單位元準位轉換器522G從輸入電路516B接收資料輸出信號，並且將資料輸出信號從具有對應於第一電壓域的準位轉換為具有對應於第二電壓域的準位。

另外地或替代地，多位元準位轉換器500也包括單位元準位轉換器522H，單位元準位轉換器522H包括：第十七PMOS電晶體(參見第7圖的P16)以及第十八PMOS電晶體(參見第7圖的P17)。上述第十七PMOS電晶體(參見第7圖的P16)位於第二電壓域N型井511中，並且第十七PMOS電晶體包括耦接至第二電源節點(參見第7圖的770)的第十七源極/汲極端(第7圖)。上述第十八PMOS電晶體位於第二電壓域N型井511中，並且第十八PMOS電晶體包括耦接至第二電源節點的第十八源極/汲極端(第7圖)，其中單位元準位轉換器522H從輸入電路518B接收資料輸出信號，並且將資料輸出信號從具有對應於第一電壓域的準位轉換為具有對應於第二電壓域的準位。

在一些實施例中，多位元準位轉換器500也包括電性耦接至單位元準位轉換器522A、522B、522C、522D、522E、522F、522G和522H的控制電路580，並且控制電路580用以根據控制信號507產生延遲控制信號(第7圖的782)，並將其輸出到單位元準位轉換器522A、522B、522C、522D、522E、522F、522G和522H 中的每一者，這使得單位元準位轉換器522A、522B、522C、522D、522E、522F、522G和522H在正常狀態和待機狀態之間切換。在第5圖中，控制電路580部分地位於第二電壓域N型井508內。另外地或替代地，控制電路580部分地位於第二電壓域N型井512、第二電壓域N型井509或第二電壓域N型井511內。在一些實施例中，控制電路580電性耦接至第二電源節點(參見第7圖的770)。在一些實施例中，控制電路580包括位於第二電壓域N型井508(參見第7圖)、第二電壓域N型井509、第二電壓域N型井511或第二電壓域N型井512內的PMOS電晶體。另外地或替代地，控制電路580輸出延遲控制信號，上述信號發送到單位元準位轉換器522A、522B、522C、522D、522E、522F、522G和522H時，使得單位元準位轉換器522A、522B、522C、522D、522E、522F、522G和522H中的每一者在正常狀態和待機狀態之間切換。單位元準位轉換器522A和522C位於第二電壓域N型井508處，單位元準位轉換器522B和522D位於第二電壓域N型井512處，單位元準位轉換器522E和522G位於第二電壓域N型井509處，並且單位元準位轉換器522F和522H位於第二電壓域N型井511處。

在一些實施例中，每個輸入(例如，資料-1、資料-2、資料-3、資料-4、資料-5、資料-6、資料-7和資料-8)到達具有對應於第一電壓域的準位(例如，VDDL)的輸 入電路515A、515B、516A、516B、517A、517B、518A和518B。另外地或替代地，輸入電路515A、515B、516A、516B、517A、517B、518A和518B以對應於單位元準位轉換器522A、522B、522C、522D、522E、522F、522G和522H的方式輸出處於VDDL的資料信號(例如，ib1、ibb1、ib2、ibb2、ib3、ibb3、ib4、ibb4、ib5、ibb5、ib6、ibb6、ib7、ibb7、ib8和ibb8)。在一些實施例中，單位元準位轉換器522A、522B、522C、522D、522E、522F、522G和522H獲取從輸入電路515A、515B、516A、516B、517A、517B、518A和518B接收的資料信號(例如，ib1、ibb1、ib2、ibb2、ib3、ibb3、ib4、ibb4、ib5、ibb5、ib6、ibb6、ib7、ibb7、ib8和ibb8)，並且將它們轉換為處於VDD的輸出信號(例如，Z1、Z2、Z3、Z4、Z5、Z6、Z7和Z8)。另外地或替代地，Z1(即處於VDD)表示資料-1(即處於VDDL)，Z2(即處於VDD)表示資料-2(即處於VDDL)，Z3(即處於VDD)表示資料-3(即處於VDDL)，Z4(即處於VDD)表示資料-4(即處於VDDL)，Z5(即處於VDD)表示資料-5(即處於VDDL)，Z6(即處於VDD)表示資料-6(即處於VDDL)，Z7(即處於VDD)表示資料-7(即處於VDDL)並且Z8(即處於VDD)表示資料-8(即處於VDDL)，即Z1、Z2、Z3、Z4、Z5、Z6、Z7和Z8是相應的資料-1、資料-2、資料-3、資料-4、資料-5、資料-6、資料-7和資料-8的準位移位表示。

第6圖是根據一些實施例的2位元多位元準位轉換器中的第一電壓域N型井650的方塊圖。

另外地或替代地，第一電壓域N型井650類似於多位元準位轉換器200、300、400和500的第一電壓域N型井250、350、450和550，並且輸入電路616和618類似於輸入電路216、218、316和318。第一電壓域N型井650還類似於第一電壓域N型井450，因為第一電壓域N型井650包括第一輸入電路和第二輸入電路，例如：輸入電路616和618對應於輸入電路415和417；第一電壓域N型井650與第一電壓域N型井450的不同之處在於第一電壓域N型井650不包括第三輸入電路和第四輸入電路(例如，對應於附加輸入電路416和418)。另外地或替代地，第一電壓域N型井650類似於第一電壓域N型井550，但與第一電壓域N型井550的不同之處在於：與第一電壓域N型井550相比，第一電壓域N型井650少六個輸入電路。

在一些實施例中，在輸入電路616的輸入660上提供資料-1信號，並且在輸入電路618的輸入662上提供資料-2信號。從諸如電壓域102之類的第一電壓域(例如，VDDL)接收資料信號資料-1和資料-2。另外地或替代地，輸入電路616和618包括級聯反相器664A和664B以及668A和668B。

在一些實施例中，輸入電路616包括PMOS電晶體P1-P2和NMOS電晶體N1-N2。電晶體P1和N1一 起表示反相器664A。電晶體P1和N1的閘極耦接在一起並且表示反相器664A的輸入660。具體而言，電晶體P1耦接在第一電源節點670和節點nd01之間，後者表示反相器664A的輸出，在其上提供輸入信號ib1。電晶體N1耦接在節點nd01和第三電源節點690(例如，VSS)之間。

電晶體P2和N2組在一起表示反相器664B。電晶體P2和N2的閘極耦接在一起表示到反相器664B的輸入，該輸入耦接至節點nd01。具體而言，電晶體P2耦接在第一電源節點670和節點nd02之間，後者表示反相器664B的輸出。節點nd02還表示輸入電路616的輸出節點，在其上提供輸入信號ibb1。

在一些實施例中，輸入電路618包括PMOS電晶體P12-P13和NMOS電晶體N10-N13，以及節點nd03和nd04。根據佈置或耦接等，電晶體P12-P13和N10-N11對應於電晶體P1-P2和N1-N2，並且節點nd03-nd04對應於節點nd01-nd02。在節點nd03上提供資料信號ib2。節點nd04還表示輸入電路618的輸出節點，在其上提供信號ibb2。

在一些實施例中，反相器664A、664B、668A、668B中的每一個輸出表示相對於相應輸入電壓的相反邏輯準位的電壓，即是使每一個輸出作為輸入接收的信號反相。另外地或替代地，針對反相器664A、664B、668A、668B中的每一者，當施加的輸入信號低時，則輸出信號變 高，反之亦然。反相器664A、664B、668A、668B包括NMOS電晶體(相應地標記為N1、N2、N10和N11)和PMOS電晶體(相應地標記為P1、P2、P12和P13)。

在一些實施例中，第一電源節點(例如，電源節點670的實例)用以具有第一電源電壓(例如，VDDL)。另外地或替代地，輸入電路616、618相應地包括位於第一電壓域N型井650中的PMOS電晶體P1和P2以及P12和P13。在一些實施例中，PMOS電晶體P1、P2位於垂直軸604的第一側610，並且相應地包括耦接至(一個或多個)電源節點670的源極/汲極(S/D)端。另外地或替代地，PMOS電晶體P12、P13位於第一電壓域N型井650中並在垂直軸604的第二側614，且PMOS電晶體P12、P13相應地包括耦接至電源節點670的源極/汲極端。在一些實施例中，輸入電路616、618中的每一者用以接收具有對應於第一電壓域的電壓準位(VDDL)的相應輸入信號(例如，資料-1、資料-2)。

在一些實施例中，第二電源節點(例如，(一個或多個)電源節點690的實例)用以具有第二電源電壓(例如，VSS)。另外地或替代地，輸入電路616、618相應地包括位於第一電壓域N型井650外部的NMOS電晶體N1和N2以及N10和N11。在一些實施例中，NMOS電晶體N1、N2位於垂直軸604的第一側610，並且相應地包括耦接至電源節點690的源極/汲極(S/D)端。另外地或替代地，NMOS電晶體N10和N11位於第一電壓域N型井 650外部並在垂直軸604的第二側614，且NMOS電晶體N10和N11包括耦接至電源節點690的源極/汲極端。

在一些實施例中，反相器664A、668A相應地接收資料-1和資料-2信號作為輸入，並且相應地輸出資料-1和資料-2的反相版本作為輸出，即作為相應的信號ib1和ib2。也就是說，反相器664、664將資料-1和資料-2反相成相應的信號ib1和ib2。另外地或替代地，如果資料-1為高，則ib1為低，反之亦然。在一些實施例中，如果資料-2為高，則ib2為低，反之亦然。在一些實施例中，反相器664B、668B隨後相應地使ib1和ib2輸入反相。反相器664B、668B相應地接收ib1和ib2信號作為輸入，並且相應地輸出ib1和ib2的反相版本作為輸出，即作為相應的信號ibb1和ibb2。也就是說，反相器664、664將ib1和ib2反相成為相應的信號ibb1和ibb2。另外地或替代地，如果ib1為低，則ibb1為高(例如，與原始資料-1輸入類似)，反之亦然。在一些實施例中，如果ib2為低，則ibb2為高(例如，與原始資料-2輸入類似)，反之亦然。輸入信號ibb1和ibb2相應地具有與資料-1和資料-2相同的邏輯狀態，但是輸入信號ibb1和ibb2相對於資料-1和資料-2相應地被延遲。另外地或替代地，級聯反相器664A與664B以及668A與668B充當相應的緩衝器。

第7圖是根據一些實施例的單位元準位轉換器722A和722B的方塊圖。

另外地或替代地，單位元準位轉換器722A和722B類似於多位元準位轉換器200、300、400、500的單位元準位轉換器222、322、422和522，並且控制電路780類似於控制電路280、380、480和580。在一些實施例中，第二電壓域N型井708和712也類似於第二電壓域N型井208、212、308、312、408、412、508、509、511和512，它們的相似之處在於都部分地包含一個單位元準位轉換器(例如，PMOS電晶體)。在一些實施例中，第二電壓域N型井708和712也類似於第二電壓域N型井408和412，區別在於第二電壓域N型井408和412相應地包括附加單位元準位轉換器422C和422D。另外地或替代地，在一些實施例中，第二電壓域N型井708和712類似於第二電壓域N型井508、509、511和512，區別在於第二電壓域N型井508、509、511和512相應地包括附加單位元準位轉換器522C、522D、522E、522F、522G和522H。

在一些實施例中，第二電壓域N型井708和712類似於第二電壓域N型井308和312。另外地或替代地，第二電壓域N型井708和712位於多位元準位轉換器內，例如：多位元準位轉換器200、300、400或500。在一些實施例中，第二電壓域N型井708和712被部分地佔據，其中單位元準位轉換器722A部分地佔據第二電壓域N型井708並且單位元準位轉換器722B部分地佔據第二電壓域N型井712。另外地或替代地，控制電路780部分 地佔據第二電壓域N型井708；然而，控制電路780也被配置為部分地位於第二電壓域N型井712內。在一些實施例中，無論第二電壓域N型井708和712是否在多位元準位轉換器200、300、400或500內，對於任何多位元準位轉換器都只需要一個控制電路。另外地或替代地，當共享第二電壓域N型井(如第2圖、第3圖、第4圖、第5圖、第6圖以及第7圖所示)有助於減少多位元準位轉換器電路所需的面積量時，將每個多位元準位轉換器電路限制為一個控制電路，與其他方法相比，由於使用的電晶體更少，這也減少了多位元準位轉換器電路所需的空間量與多位元準位轉換器電路所需的功率量。

在一些實施例中，控制電路780在第二電源節點770處由第二電壓域中的VDD供電。另外地或替代地，控制信號707(即控制信號)是從第二電壓域(例如，電壓域104)所接收的至控制電路780的輸入。在一些實施例中，控制電路780包括級聯反相器764A和764B。

在一些實施例中，控制電路780包括PMOS電晶體P10-P11和NMOS電晶體N7、N8和N9。電晶體P10和N8組在一起表示反相器764A。電晶體P10和N8的閘極耦接在一起並且表示反相器764A的輸入，上述輸入耦接至節點nd08，在節點nd08上提供控制信號707。具體而言，電晶體P10耦接在第二電源節點770和節點nd09之間，後者表示反相器764A的輸出，在其上提供信號

(於下文討論)。電晶體N8耦接在節點nd09和第 三電源節點790(例如，VSS)之間。節點nd09還表示控制電路780的第一輸出節點。

電晶體P11和N9組在一起表示反相器764B。電晶體P11和N9的閘極耦接在一起並且表示到反相器764B的輸入，上述輸入耦接至節點nd09。具體而言，電晶體P11耦接在第二電源節點770和節點nd10之間，後者表示反相器764B的輸出，在其上提供延遲控制信號(於下文討論)。電晶體N9耦接在節點nd10和第三電源節點790之間。節點nd10還表示控制電路780的第二輸出節點。

電晶體N7耦接在節點nd11和第三電源節點790之間。電晶體的閘極端用以接收延遲控制信號(於下文討論)。

在一些實施例中，反相器764A和764B中的每一個輸出表示相對於相應輸入電壓的相反邏輯準位的電壓，即使相應的輸入信號反相。反相器764A接收控制信號707並輸出控制信號707的反相版本，即信號

。反相器764B接收信號

，並且輸出信號

的反相版本，即延遲控制信號(TOGLd)。延遲控制信號具有與控制信號707相同的邏輯狀態，但是延遲控制信號相對於控制信號707有延遲。因此，尾碼「d」表示延遲控制信號(TOGLd)是控制信號707(TOGL)的延遲版本。另外地或替代地，當控制信號707為低時，則延遲控制信號變為高，反之亦然。在一些實施例中，反相器764A和764B中的每一者 包括單個NMOS電晶體(相應地標記為N8和N9)和單個PMOS電晶體(相應地標記為P10和P11)。另外地或替代地，級聯反相器764A和764B一起用於緩衝TOGL信號707，作為到單位元準位轉換器722A和722B中每一者的輸入，其中控制信號707的緩衝版本是延遲控制信號。

在一些實施例中，電源節點770的每個實例用以具有第二電源電壓(例如，VDD)。另外地或替代地，控制電路780包括位於第二電壓域N型井708中的PMOS電晶體P10和P11。在一些實施例中，PMOS電晶體P10和P11中的每一者包括耦接至電源節點770的相應實例的源極/汲極端。

在一些實施例中，第二電壓域N型井708和712沿著多位元準位轉換器的水平軸或垂直軸定位，例如：如第3圖、第4圖、第5圖以及第6圖所示的。另外地或替代地，第二電壓域N型井708和712彼此相鄰地定位，如第7圖所示。在一些實施例中，第二電源節點770用以具有第二電源電壓(例如，VDD)。另外地或替代地，單位元準位轉換器722A包括位於第二電壓域N型井708中的若干PMOS電晶體(P3、P4、P5、P6、P7、P8以及P9)，並且包括耦接至第二電源節點770的源極/汲極端。在一些實施例中，單位元準位轉換器722B包括位於第二電壓域N型井712中的若干其他PMOS電晶體(P14、P15、P16、P17、P18、P19以及P20)，並且包括耦接至第二電源節 點770的源極/汲極端。在一些實施例中，單位元準位轉換器722A和722B從輸入電路(例如，輸入電路616和618)接收輸入信號(例如，ib1和ibb1，以及ib2和ibb2)，並且將輸入信號從第一電壓域(例如，VDDL)轉換到第二電壓域(例如，VDD)。另外地或替代地，控制電路780用以根據控制信號707使單位元準位轉換器722A和722B在正常狀態和待機狀態之間切換。

在第7圖中，除了PMOS電晶體P3-P9之外，單位元準位轉換器722A也包括NMOS電晶體N3、N4、N5和N6。電晶體P5-P9中的每一者都具有耦接至第一電源節點770(VDD)的實例的源極端。電晶體P5耦接在第一電源節點770和節點nd12之間。電晶體P3耦接在節點nd12和節點nd14之間。電晶體N3耦接在節點nd14和節點nd11之間。電晶體P6耦接在第一電源節點770和節點nd13之間。電晶體P4耦接在節點nd13和節點nd15之間。電晶體N4耦接在節點nd15和節點nd11之間。

在單位元準位轉換器722A中，電晶體P5的閘極端耦接至節點nd15。電晶體P6的閘極端耦接至節點nd14。在一些實施例中，電晶體P5和P6的閘極端被描述為相對於相應的節點nd15和nd14交叉耦接。電晶體P3和N3中每一者的閘極端耦接至輸入信號ibb1。電晶體P4和N4中每一者的閘極端耦接至輸入信號ib1。電晶體P7耦接在第一電源節點770和節點nd15之間。

電晶體P8和N5組在一起表示反相器。電晶體P8和N5的閘極耦接在一起並且表示到反相器的輸入，該上述輸入耦接至節點nd15。具體而言，電晶體P8耦接在第一電源節點770和節點nd16之間，後者表示反相器的輸出。電晶體N5耦接在節點nd16和第三電源節點790之間。

電晶體P9和N6組在一起表示反相器。電晶體P9和N6的閘極耦接在一起並且表示到反相器的輸入，該輸入耦接至節點nd16。具體而言，電晶體P9耦接在第一電源節點770和節點nd17之間，後者表示反相器的輸出。電晶體N6耦接在節點nd17和第三電源節點790之間。節點nd17還表示單位元準位轉換器722A的輸出節點，在其上提供輸出信號Z1。

在第7圖中，除了PMOS電晶體P14-P20之外，單位元準位轉換器722B更包括NMOS電晶體N12、N13、N14和N15，以及節點nd18、nd19、nd20、nd21、nd22和nd23。根據佈置或耦接等，電晶體P14-P20和N12-N15對應於電晶體P3-P9和N3-N6，並且節點nd18-nd23對應於節點nd12-nd17。節點nd23還表示單位元準位轉換器722B的輸出節點，在其上提供輸出信號Z2。

在第7圖中，當延遲控制信號具有邏輯高值時，單位元準位轉換器722A和722B被控制以在正常模式下操作。當延遲控制信號具有邏輯低值時，單位元準位轉換 器722A和722B被控制以在待機模式下操作。將延遲控制信號提供給電晶體N7、P7和P18中每一者的閘極端。為簡潔起見，將詳細討論電晶體N7和P7的操作與單位元準位轉換器722A的操作兩者的操作關係。可以理解的是，電晶體N7和P18的操作與單位元準位轉換器722B的操作兩者的操作關係類似於電晶體N7和P7的操作與單位元準位轉換器722A的操作兩者的操作關係。

在正常模式下，即當信延遲控制信號具有邏輯高值時，電晶體P7截斷並且電晶體N7導通。當電晶體P7截斷時，電晶體P7不將節點nd15上拉至VDD。當電晶體N7導通時，電晶體N7嘗試將節點nd11下拉至VSS，這意味著(1)當電晶體N3導通時，電晶體N3將向節點nd11傳導電流及/或(2)當電晶體N3導通時，電晶體N4將向節點nd11傳導電流。

回顧電晶體N3和N4的閘極端被相應地配置為接收輸入信號ibb1和ib1，並且輸入信號ibb1是輸入信號ib1的反相形式，當輸入信號ibb1具有邏輯高值時，電晶體N4導通，電晶體N3截斷，反之亦然。當電晶體N4導通時，其通過電晶體N7將節點nd15拉到VSS。當節點nd15被拉到VSS時，電晶體P5導通，從而將節點nd12上拉到VDD。當電晶體N4導通時，電晶體N3再次截斷；當電晶體N3截斷時，電晶體P3導通，因此電晶體P3將節點nd14上拉至節點nd12上的電壓，即將節點nd14向上拉至VDD。當節點nd14上拉到VDD時，電晶體 P6截斷，因此不會將節點nd13上拉到VDD。當電晶體N4導通時，電晶體P4截斷，因此電晶體P4不會嘗試將節點nd15上拉到節點nd13上的電壓。

總之，關於正常模式，當電晶體N4由於輸入信號ib1具有邏輯高值而導通時，節點nd15被下拉到VSS。當節點nd15處於VSS(即邏輯低準位)時，節點nd16被上拉到VDD(即邏輯高準位)，並且節點nd17被拉到VSS。當節點nd17被拉到VSS時，單位元準位轉換器722A的輸出Z1是邏輯低值，使得輸出信號Z1跟隨輸入信號ibb1並且是輸入信號ib1的反相形式。因此，在正常模式下，單位元準位轉換器722A的輸出Z1回應於輸入信號ib1和ibb1的邏輯準位的變化。此外，輸入信號ib1和ibb1實際上從對應於第一電源域的準位轉換成具有對應於第二電源域的準位的相應的輸出Z1。

當電晶體N4截斷時，電晶體N3再次導通；當電晶體N3導通時，電晶體N3通過電晶體N7將節點nd14下拉到VSS。當節點nd14處於VSS時，電晶體P6導通，因此電晶體P6將節點nd13上拉到VDD。當電晶體N4截斷時，其不能將節點nd15拉到VSS。但是當電晶體N4截斷時，電晶體P4導通，因此電晶體P4嘗試將節點nd15上拉到節點nd13上的電壓，即VDD。當電晶體P3截斷時，其不能嘗試將節點nd14上拉到節點nd12上的電壓。當節點nd15被拉到VDD時，電晶體P5截斷，因此電晶體P5不能嘗試將節點nd12上拉到VDD。

總之，關於正常模式，當電晶體N4由於輸入信號ib1具有邏輯低值而截斷時，電晶體P6和P4將節點nd15上拉至VDD。當節點nd15處於VDD(即邏輯高準位)時，節點nd16被下拉到VSS(即邏輯低準位)，並且節點nd17被上拉到VDD。當節點nd17被拉到VDD時，單位元準位轉換器722A的輸出信號Z1是邏輯高值，使得輸出Z1再次跟隨輸入信號ibb1並且是輸入信號ib1的反相形式。因此，在正常模式下，單位元準位轉換器722A的輸出Z1再次回應於輸入信號ib1和ibb1的邏輯準位的變化。此外，輸入信號ib1和ibb1實際上從對應於第一電源域的準位轉換為具有對應於第二電源域的準位的相應的輸出Z1。

在待機模式下，即當延遲控制信號具有邏輯低值時，電晶體P7導通，並且電晶體N7截斷。當電晶體N7截斷時，電晶體N7不能將節點nd11下拉到VSS，這意味著(1)當電晶體N3導通時，電晶體N3不能向節點nd11傳導電流及/或(2)當電晶體N4導通時，電晶體N4不能向節點nd11傳導電流。由於電晶體N3和N4都不能將電流傳導到節點nd11，因此單位元準位轉換器722A的總體功耗降低。換句話說，在待機模式下，電晶體N3和N4的操作不影響節點nd15上的電壓。由於電晶體p7的操作(於下文討論)，電晶體P3-P6的操作對節點nd15幾乎沒有影響。

當電晶體P7導通時，電晶體P7將節點nd15上 拉至VDD。當節點nd15處於VDD(即邏輯高準位)時，節點nd16被下拉到VSS(即邏輯低準位)，並且節點nd17被上拉到VDD。此外，當延遲控制信號具有邏輯低值時，無論輸入信號ib1和ibb1的邏輯準位如何，單位元準位轉換器722A的輸出Z1都靜態地處於邏輯高值。因此，在待機模式下，輸出Z1不跟隨輸入信號ibb1，輸出Z1也不代表輸入信號ib1的反相形式。因此，在待機模式下，單位元準位轉換器722A的輸出Z1不回應於輸入信號ib1和ibb1的邏輯準位的變化。

在一些實施例中，提供單位元準位轉換器722A和722B的替代版本，其中用第一和第二NMOS電晶體(NFET)替換相應的單位元準位轉換器722A和722B的電晶體P7和P18(未示出)。第一NMOS電晶體耦接在節點nd15和VSS之間。第二NMOS電晶體耦接在節點nd22和VSS之間。第一和第二NMOS電晶體中的每一者用以接收信號

。與上文類似，討論將集中於單位元準位轉換器722A的替代版本的操作，因為單位元準位轉換器722B的替代版本的操作是類似的。

在正常模式下，針對單位元準位轉換器722A的替代版本，當延遲控制信號具有邏輯高值時，信號

具有邏輯低值，這會截斷第一NMOS電晶體。當第一NMOS電晶體被截斷時，其不能將節點nd15下拉到VSS，因此第一NMOS電晶體對單位元準位轉換器722A的替代版本的輸出Z1幾乎沒有影響。因此，在正常模式下，單位元準 位轉換器722A的替代版本的輸出Z1回應於輸入信號ib1和ibb1的邏輯準位的變化。此外，輸入信號ib1和ibb1實際上從對應於第一電源域的準位轉換為具有對應於第二電源域的準位的相應的輸出Z1。

在待機模式下，針對單位元準位轉換器722A的替代版本，當延遲控制信號具有邏輯低值時，信號

具有邏輯高值，這將導通第一NMOS電晶體。當第一NMOS電晶體被導通時，其將節點nd15拉到VSS。當節點nd15處於VSS(即邏輯低準位)時，節點nd16被上拉到VDD(即邏輯高準位)，並且節點nd17被拉到VSS。此外，當信號

具有邏輯低值，無論輸入信號ib1和ibb1的邏輯準位如何，單位元準位轉換器722A的替代版本的輸出Z1都靜態地處於邏輯低值。因此，在待機模式下，單位元準位轉換器722A的替代版本的輸出Z1不跟隨輸入信號ibb1，輸出Z1也不代表輸入信號ib1的反相形式。因此，在待機模式下，單位元準位轉換器722A的替代版本的輸出Z1不回應於輸入信號ib1和ibb1的邏輯準位的變化。

在一些實施例中，功率管理處理電路(未示出)產生控制信號707並將其提供給控制電路780。另外地或替代地，控制信號707用於控制何時不使用單位元準位轉換器722A和722B及/或何時節省功率，例如：通過使單位元準位轉換器722A和722B斷電。在NMOS電晶體N7的閘極端和PMOS電晶體P7和P18的閘極端處接收延遲控制信號782。在一些實施例中，電晶體N7和P7處的延 遲控制信號782的組合實際上使單位元準位轉換器722A在正常狀態和待機狀態之間切換。在一些實施例中，電晶體N7和P18處的延遲控制信號782的組合實際上使單位元準位轉換器722B在正常狀態和待機狀態之間切換。在一些實施例中，在待機狀態下，來自單位元準位轉換器722A和722B中的每一者的漏電流確定多位元準位轉換器的漏電流。

第8圖、第9B圖、第9C圖和第9D圖是根據一些實施例的多位元準位轉換器電路結構的相應佈局圖，並且第9A圖是單位元準位轉換器的佈局圖。

第8圖和第9A圖至第9D圖的佈局圖代表根據第8圖和第9A圖至第9D圖的佈局圖相應地部分製造的相應半導體裝置中的相應多位元準位轉換器區域。因此，第8圖和第9A圖至第9D圖的佈局圖中的單獨的形狀(也稱為圖案)代表根據第9A圖至第9D圖的佈局圖相應地部分製造的相應半導體裝置的相應多位元準位轉換器區域中的相應單獨的結構。

為了討論的簡單性，第8圖和第9A圖至第9D圖的佈局圖中的元素將用它們的結構來稱呼，而不是形狀本身。例如：第8圖的佈局圖中的形狀851的每個實例是代表相應半導體裝置中的主動區域的主動區域形狀。在下文的討論中，形狀851的每個實例相應地被稱為主動區域的實例，而不是主動區域圖案的實例。

第8圖是根據一些實施例的多位元準位轉換器 800電路結構的佈局圖。

多位元準位轉換器800包括單位元準位轉換器的兩個實例(於下文討論)，即多位元準位轉換器800是多位元的，因此其類似於多位元準位轉換器200、300、400和500。在一些實施例中，在積體電路100中的區域106中使用多位元準位轉換器800。在一些實施例中，多位元準位轉換器800類似於多位元準位轉換器200、300、400和500，區別在於多位元準位轉換器800用以將兩個輸入從第一電壓域轉換到第二電壓域，其中多位元準位轉換器400用以將四個輸入從第一電壓域轉換到第二電壓域，並且多位元準位轉換器500用以將八個輸入從第一電壓域轉換到第二電壓域。

在一些實施例中，多位元準位轉換器800包括位於垂直軸804和水平軸806的交叉點處的第一電壓域N型井850。在一些實施例中，多位元準位轉換器800也包括沿著水平軸806位於垂直軸804的第一側810的第二電壓域N型井808，以及沿著水平軸806位於垂直軸804的第二側814的第二電壓域N型井812。在一些實施例中，水平軸806平分第二電壓域N型井808和812中的每一者。在一些實施例中，水平軸806平分第一電壓域N型井850。在一些實施例中，第二電壓域N型井808和812沿著垂直軸804定位。在一些實施例中，垂直軸804和水平軸806被示出為平分多位元準位轉換器800。

另外地或替代地，多位元準位轉換器800也包括 用以具有第一電源電壓(例如，VDDL)的第一電源節點(參見第6圖的670)。在一些實施例中，第一電源節點處於第一電壓域電壓(即VDDL)並且位於公共第一電壓域N型井850內。在一些實施例中，多位元準位轉換器800也包括用以具有第二電壓域電壓(例如，VDD)的第二電源節點(參見第7圖的770)。另外地或替代地，第二電源位於第二電壓域N型井808和812內。在一些實施例中，多位元準位轉換器800也包括輸入電路816，輸入電路816包括第一PMOS電晶體P1，上述第一PMOS電晶體P1位於第一電壓域N型井850中並在垂直軸804的第一側810，且第一PMOS電晶體P1包括耦接至第一電源節點的第一源極/汲極(S/D)端(第6圖)。且多位元準位轉換器800也包括輸入電路818，輸入電路818包括第二PMOS電晶體P12，上述第二PMOS電晶體P12位於第一電壓域N型井850中並在垂直軸804的第二側814，且第二PMOS電晶體P12包括耦接至第一電源節點的第二源極/汲極端(第6圖)，其中輸入電路816和818用以接收具有對應於第一電壓域的電壓準位的輸入信號(參見i1和i2)。

另外地或替代地，多位元準位轉換器800也包括單位元準位轉換器822A，單位元準位轉換器822A包括：第三PMOS電晶體P5以及第四PMOS電晶體P6。上述第三PMOS電晶體P5位於第二電壓域N型井808中，並且第三PMOS電晶體P5包括耦接至第二電源節點(參見 第7圖的770)的第三源極/汲極端(第7圖)。上述第四PMOS電晶體P6位於第二電壓域N型井808中，並且第四PMOS電晶體P6包括耦接至第二電源節點的第四源極/汲極端(第7圖)，其中單位元準位轉換器822A從輸入電路816接收資料輸出信號，並且將資料輸出信號從具有對應於第一電壓域的準位轉換為具有對應於第二電壓域的準位。

另外地或替代地，多位元準位轉換器800也包括單位元準位轉換器822B，單位元準位轉換器822B包括：第五PMOS電晶體P16以及第六PMOS電晶體P17。上述第五PMOS電晶體P16位於第二電壓域N型井812中，並且第五PMOS電晶體P16包括耦接至第二電源節點(參見第7圖的770)的第五源極/汲極端(參見第7圖)。上述第六PMOS電晶體P17位於第二電壓域N型井812中，並且第六PMOS電晶體P17包括耦接至第二電源節點的第六源極/汲極端(參見第7圖)，其中單位元準位轉換器822B從輸入電路818接收資料輸出信號，並且將資料輸出信號從具有對應於第一電壓域的準位轉換為具有對應於第二電壓域的準位。

在一些實施例中，多位元準位轉換器800也包括電性耦接至單位元準位轉換器822A和822B的控制電路880，控制電路880用以根據控制信號產生延遲控制信號(參見第7圖的782)並將其輸出到單位元準位轉換器822A和822B中的每一者，這使得單位元準位轉換器 822A和822B在正常狀態和待機狀態之間切換。在第8圖中，控制電路880部分地位於第二電壓域N型井808內。另外地或替代地，控制電路880部分地位於第二電壓域N型井812內。在一些實施例中，控制電路880電性耦接至第二電源節點(參見第7圖的770)。在一些實施例中，控制電路880包括位於第二電壓域N型井808內的PMOS電晶體P10和P11。另外地或替代地，控制電路880輸出延遲控制信號，當延遲控制信號被發送到單位元準位轉換器822A和822B時，使單位元準位轉換器822A和822B中的每一者在正常狀態和待機狀態之間切換。單位元準位轉換器822A位於第二電壓域N型井808處，並且單位元準位轉換器822B位於第二電壓域N型井812處。

在一些實施例中，每個輸入(例如，i1和i2)到達具有對應於第一電壓域的準位(例如，VDDL)的輸入電路816和818。另外地或替代地，輸入電路816和818以對應於單位元準位轉換器822A和822B的方式輸出處於VDDL的資料信號(例如，ib1、ibb1和ib2、ibb2)。在一些實施例中，單位元準位轉換器822A和822B獲取從輸入電路816和818接收的資料信號(例如，ib1、ibb1和ib2、ibb2)，並且將它們轉換為處於VDD的輸出信號(例如，Z1和Z2)。另外地或替代地，Z1(即處於VDD)表示i1(即處於VDDL)，Z2(即處於VDD)表示i2(即處於VDDL)，即Z1和Z2是相應的輸入信號i1和i2的準 位移位表示。

第9A圖、第9B圖、第9C圖和第9D圖是根據一些實施例的多位元準位轉換器電路結構的相應的佈局圖。

另外地或替代地，第9A圖是單位元準位轉換器900的佈局圖。在一些實施例中，第9B圖是多位元準位轉換器902的佈局圖。在一些實施例中，多位元準位轉換器902類似於多位元準位轉換器200、300或800。另外地或替代地，第9C圖是多位元準位轉換器904的佈局圖。在一些實施例中，多位元準位轉換器904類似於多位元準位轉換器400。在一些實施例中，第9D圖是多位元準位轉換器906的佈局圖。在一些實施例中，多位元準位轉換器906類似於多位元準位轉換器500。另外地或替代地，於區域106的積體電路100中使用單位元準位轉換器900以及多位元準位轉換器902、904和906中的每一者。

在一些實施例中，單位元準位轉換器900以及多位元準位轉換器902、904和906中的每一者都以各種字母數字表示來標記。另外地或替代地，數字表示1、2、3和4與1位元(1)、2位元(2)、4位元(3)和8位元(4)相關。在一些實施例中，D表示單位元準位轉換器900(D1)以及多位元準位轉換器902(D2)、904(D3)和906(D4)中每一者的單元間距。另外地或替代地，E表示單位元準位轉換器900(E1)以及多位元準位轉換器902(E2)、904(E3)和906(E4)中每一者的單元高度。在一些實施例 中，A表示單位元準位轉換器900(A1)以及多位元準位轉換器902(A2)、904(A3)和906(A4)中每一者的N型井間隙。另外地或替代地，B表示單位元準位轉換器900(B1、B3)以及多位元準位轉換器902(B2、B4)、904(B5、B6)和906(B7、B8)中每一者的VDD第二電壓域N型井寬度。在一些實施例中，C表示單位元準位轉換器900(C1)以及多位元準位轉換器902(C2)、904(C3)和906(C4)中每一者的VDDL第一電壓域N型井寬度。另外地或替代地，Y表示單位元準位轉換器900(Y1)以及多位元準位轉換器902(Y2)、904(Y3)和906(Y4)中每一者的VDD第二電壓域N型井高度。在一些實施例中，H表示單位元準位轉換器900(H1)以及多位元準位轉換器902(H2)、904(H3)和906(H4)中每一者的VDDL第一電壓域N型井高度。

第10圖是根據一些實施例的表格。

另外地或替代地，第10圖是示出第9A圖的單位元準位轉換器900與相應的第9B圖至第9D圖的多位元準位轉換器902、904和906之間的佈局特性之間的關係的表。

當在8位元設計(例如，在一些實施例中的多位元準位轉換器906)中實現時，單位元準位轉換器900和多位元準位轉換器902-904中每一者的單元高度相同，即E1=E2=E3，並且多位元準位轉換器906的高度加倍(例如，E4=2E3)。另外地或替代地，第二電壓域N型井和 第一電壓域N型井之間的間隙在單位元準位轉換器900以及多位元準位轉換器902、904和906中保持相同，即A1=A2=A3=A4。在一些實施例中，對於單位元準位轉換器900、多位元準位轉換器902、904和906中的每一者，VDD第二電壓域N型井高度也保持相同，即Y1=Y2=Y3=Y4。

在一些實施例中，單元間距D隨著位元大小的增加而增加，如D3大於D2並且D2大於D1。另外地或替代地，對於8位多位元準位轉換器906，D4的間距比D3小，但仍然比D2大。因此，在一些實施例中，多位元準位轉換器906單元間距小於多位元準位轉換器904，但大於多位元準位轉換器902。

在一些實施例中，多位元準位轉換器902中的VDD第二電壓域N型井寬度小於單位元準位轉換器900中的VDD第二電壓域N型井寬度的兩倍，多位元準位轉換器904中的VDD第二電壓域N型井寬度小於多位元準位轉換器902中的VDD第二電壓域N型井寬度的兩倍，並且多位元準位轉換器906中的VDD第二電壓域N型井寬度等於多位元準位轉換器904中的VDD第二電壓域N型井寬度。在一些實施例中，VDDL第一電壓域N型井寬度針對每個多位元準位轉換器增加，直到多位元準位轉換器906為止，在多位元準位轉換器906中C4小於C3。另外地或替代地，VDDL第一電壓域N型井高度保持與單元高度成比例，上述高度對於所有多位元準位轉換器是相 同的，除了多位元準位轉換器906是其他多位元準位轉換器高度的兩倍之外。另外地或替代地，通過對多位元準位轉換器902、904和906中的每一者相應地使用一個控制電路，實現了39%或更大的面積節省。

第11圖是根據一些實施例的在電壓域之間轉換資料的方法1100的流程圖。

雖然方法1100以連續步驟示出，但是不一定需要根據第11圖所示的步驟順序來執行方法1100。在一些實施例中，方法1100的每個步驟可以任何順序來執行，除非說明存在特定順序。另外地或替代地，在第11圖所示的方法1100之前、期間及/或之後執行附加操作，並且本文中僅簡要描述一些其他過程。

在第11圖中，流程圖包括方框1110、1112、1114、1120、1130和1132。在方框1110，多位元準位轉換器接收第一電源電壓和第二電源電壓。這種多位元準位轉換器的示例是第3圖的多位元準位轉換器300，其包括輸入電路316和318以及單位元準位轉換器322A和322B，並且其中輸入電路616和618相應地是輸入電路316和318的更詳細示例，單位元準位轉換器722A和722B相應地是單位元準位轉換器322A和322B的更詳細示例。繼續該示例，VDDL是在第一電壓域N型井650內的第6圖的電源節點670的實例處接收的。在一些實施例中，在第二電壓域N型井708和712內的(一個或多個)電源節點770處接收VDD。流程從方框1110進行 到方框1112。

在方框1112，電性連接至第一電源電壓的輸入電路接收來自第一電壓域的輸入，其中第一電壓域在第一電源電壓下操作。包括輸入電路的多位元準位轉換器的示例是第3圖的多位元準位轉換器300，其包括輸入電路316和318，並且其中輸入電路616和618相應地是輸入電路316和318的更詳細示例。輸入電路的附加示例包括輸入電路616和618(第6圖)，其相應地從第一電壓域(例如，電壓域102)接收資料-1和資料-2輸入。流程從方框1112進行到方框1114。

在方框1114，輸入電路將來自第一電壓域的輸入輸出到在第二電壓域中操作並且電性連接至第二電源的兩個或多個相應的單位元準位轉換器。輸入電路的示例包括多位元準位轉換器300的輸入電路316和318，其將信號ib1、ibb1、ib2、ibb2從第一電壓域N型井350輸出到單位元準位轉換器322A和322B，其中單位元準位轉換器722A和722B電性連接至(一個或多個)第二電源節點770。流程從方框1114進行到方框1120。

在方框1120，兩個或多個相應的單位元準位轉換器相應地將輸入從第一電壓域轉換到第二電壓域(1120)。兩個或多個單位元準位轉換器的示例包括多位元準位轉換器300的單位元準位轉換器322A和322B中的每一者，這些位元準位轉換器在VDD下接收輸入信號ib1、ibb1、ib2和ibb2以及輸出信號Z1和Z2。流程從方框1120 進行到方框1130。

在方框1130，單位元準位轉換器接收來自控制電路的輸入。從控制電路接收輸入的單位元準位轉換器的示例包括接收延遲控制信號782的單位元準位轉換器722A和722B，上述延遲控制信號782輸出至控制電路780(第7圖)。流程從方框1130進行到方框1132。

在方框1132，單位元準位轉換器根據從控制電路接收的控制信號在正常狀態和待機狀態之間切換。在一些實施例中，示例包括基於控制信號(例如，延遲控制信號782)在正常狀態和待機狀態之間切換的單位元準位轉換器722A和722B，上述控制信號輸入至控制電路780(第7圖)。

第12圖是根據一些實施例的製造半導體裝置的方法的流程圖。

另外地或替代地，在第12圖所示的方法1200之前、期間及/或之後執行附加操作，並且本文中僅簡要描述一些其他過程。根據方法1200製造的半導體裝置的示例包括根據相應的第8圖、第9B圖、第9C圖和第9D圖等的佈局圖的半導體裝置。

第12圖包括方框1210、1212、1214和2120。在方法1200的方框1210，在基板中製造第一電壓域N型井半導體結構和第二電壓域N型井半導體結構。作為非限制性示例，在如第3圖所示的實施例中，在基板頂部或基板內製造N型井350、308和312。繼續上述示例，第 一電壓域N型井350和第二電壓域N型井308和312是通過用電子供體元素摻雜本質半導體而創建的N型半導體區域，並且基板是P型並且連接(體偏壓)到VSS，並且第一電壓域N型井350連接(體偏壓)到VDDL，並且第二電壓域N型井308和312連接(體偏壓)到VDD。流程從方框1210進行到方框1212。

在方法1200的方框1212，在每個N型井中至少部分地製造具有第一導電性的電晶體。作為非限制性示例，如第6圖和第7圖所示，在第一電壓域N型井650中製造PMOS電晶體P1、P2、P12和P13，在第二電壓域N型井708中製造PMOS電晶體P3-P11，在第二電壓域N型井712中製造PMOS電晶體P14-P20。流程從方框1212進行到方框1214。

在方法1200的方框1214，至少部分地在基板中製造第二導電類型的第二電晶體。作為非限制性示例，如第6圖和第7圖所示，在一些實施例中，在第一電壓域N型井650外部製造NMOS電晶體N1、N2、N10和N11，在第二電壓域N型井708外部製造NMOS電晶體N3-N9，並且在第二電壓域N型井712外部製造NMOS電晶體N12-N15。流程從方框1214進行到方框1220。

在方法1200的方框1220，沉積並圖案化金屬層。作為非限制性示例，在如第6圖和第7圖所示的實施例中，在一些實施例中，金屬互連件將第一電壓域N型井650、第二電壓域N型井708和712內的PMOS電晶體電性耦 接至第一電壓域N型井650、第二電壓域N型井708和712外部的NMOS電晶體。作為非限制性示例的延續，金屬互連件在節點(例如，nd01-nd23)之間延伸並且將反相器(例如，664A、764A；也可參見第8圖)與其他反相器(例如，664B、764B；也可參見第8圖)以及諸如PMOS電晶體(例如，PMOS電晶體P7或P18；也可參見第8圖)或NMOS電晶體(例如，NMOS電晶體N7；也可參見第8圖)等其他裝置電性耦接。

在一些實施例中，第13圖是根據一些實施例的電子設計自動化(EDA)系統1300的方塊圖。另外地或替代地，電子設計自動化系統1300包括APR系統。在一些實施例中，本文描述的設計佈局圖的方法表示根據一個或多個實施例的佈線佈置，可例如使用根據一些實施例的電子設計自動化系統1300來實現。

在一些實施例中，電子設計自動化系統1300是通用計算裝置，包括硬體處理器1302和非暫時性電腦可讀儲存媒體1304。另外地或替代地，儲存媒體1304(除其他事物之外)編碼有(即儲存)電腦程式代碼1306(即一組可執行指令)。在一些實施例中，由硬體處理器1302執行指令1306表示(至少部分地)電子設計自動化工具，上述電子設計自動化工具根據一個或多個實施例實現本文描述的方法的一部分或全部(下文中，上述過程及/或方法)。

在一些實施例中，處理器1302經由匯流排1308電性耦接至電腦可讀儲存媒體1304。另外地或替代地，處 理器1302還通過匯流排1308電性耦接至I/O介面1310。在一些實施例中，網路介面1312還經由匯流排1308電性連接至處理器1302。另外地或替代地，網路介面1312連接至網路1314，使得處理器1302和電腦可讀儲存媒體1304能夠經由網路1314連接至外部元件。在一些實施例中，處理器1302用以執行在電腦可讀儲存媒體1304中編碼的電腦程式代碼1306，以便使電子設計自動化系統1300可用於執行上述過程及/或方法的一部分或全部。在一個或多個實施例中，處理器1302是中央處理單元(CPU)、多處理器、分散式處理系統、專用積體電路(ASIC)及/或合適的處理單元。

在一個或多個實施例中，電腦可讀儲存媒體1304是電子、磁性、光學、電磁、紅外及/或半導體系統(或裝置或設備)。例如：電腦可讀儲存媒體1304包括半導體或固態記憶體、磁帶、可移動電腦磁片、隨機存取記憶體(RAM)、唯讀記憶體(ROM)、硬磁片及/或光碟。在使用光碟的一個或多個實施例中，電腦可讀儲存媒體1304包括光碟唯讀記憶體(CD-ROM)、光碟讀/寫(CD-R/W)及/或數位視訊盤(DVD)。

在一個或多個實施例中，儲存媒體1304儲存電腦程式代碼1306，電腦程式代碼1306被配置為使得電子設計自動化系統1300(其中這樣的執行表示(至少部分地)電子設計自動化工具)可用於執行上述過程及/或方法的一部分或全部。在一個或多個實施例中，儲存媒體1304還儲 存有助於執行上述過程及/或方法的一部分或全部的資訊。在一個或多個實施例中，儲存媒體1304儲存標準單元庫1307，標準單元庫1307包括本文揭示的這樣的標準單元。在一個或多個實施例中，儲存媒體1304儲存與本文揭示的一個或多個佈局圖相對應的一個或多個佈局圖1309。

在一些實施例中，電子設計自動化系統1300包括I/O介面1310。另外地或替代地，I/O介面1310耦接至外部電路。在一個或多個實施例中，I/O介面1310包括用於向處理器1302傳送資訊和命令的鍵盤、按鍵、滑鼠、軌跡球、軌跡板、觸控式螢幕及/或游標方向鍵。

在一些實施例中，電子設計自動化系統1300也包括耦接至處理器1302的網路介面1312。另外地或替代地，網路介面1312允許電子設計自動化系統1300與一個或多個其他電腦系統所連接至的網路1314進行通信。在一些實施例中，網路介面1312包括：諸如藍牙、無線網路(WIFI)、全球互通微波存取(WIMAX)、通用封包無線服務(General Packet Radio Service，GPRS)或寬頻碼分多址(Wideband Code Division Multiple Access，WCDMA)之類的無線網路介面；或者例如乙太網路(ETHERNET)、通用序列匯流排(USB)、或者IEEE-1364之類的有線網路介面。在一個或多個實施例中，上述過程及/或方法的一部分或全部在兩個或多個電子設計自動化系統1300中實現。

在一些實施例中，電子設計自動化系統1300被配 置為通過I/O介面1310接收資訊。另外地或替代地，通過I/O介面1310接收的資訊包括用於由處理器1302處理的指令、資料、設計規則、標準單元庫及/或其他參數中的一個或多個。在一些實施例中，資訊經由匯流排1308傳送到處理器1302。另外地或替代地，電子設計自動化系統1300被配置為通過I/O介面1310接收與UI相關的資訊。在一些實施例中，將資訊作為使用者介面(UI)1342儲存在電腦可讀儲存媒體1304中。

在一些實施例中，上述過程及/或方法的一部分或全部被實現為由處理器執行的獨立軟體應用。在一些實施例中，上述過程及/或方法的一部分或全部被實現為作為附加軟體應用的一部分的軟體應用。在一些實施例中，上述過程及/或方法的一部分或全部被實現為軟體應用的外掛程式。在一些實施例中，上述過程及/或方法中的至少一種被實現為作為電子設計自動化工具的一部分的軟體應用。在一些實施例中，上述過程及/或方法的一部分或全部被實現為由電子設計自動化系統1300使用的軟體應用。在一些實施例中，使用可從CADENCE DESIGN SYSTEMS公司獲得的諸如VIRTUOSO®之類的工具或另一合適的佈局圖產生工具來產生包括標準單元的佈局圖。

在一些實施例中，這些過程被實現為儲存在非暫時性電腦可讀記錄介質中的程式的功能。非暫時性電腦可讀記錄介質的示例包括但不限於外部/可移動及/或內部/內置的儲存裝置或記憶體單元，例如以下項中的一種或多種： 諸如DVD之類的光碟、諸如硬碟之類的磁片、諸如ROM、RAM、儲存卡之類的半導體記憶體等。

第14圖是根據一些實施例的積體電路(IC)製造系統1400及其相關聯的積體電路製造流程的方塊圖。在一些實施例中，基於佈局圖，使用製造系統1400製造以下項中的至少一項：(A)一個或多個半導體遮罩或(B)半導體積體電路層中的至少一元件。

在一些實施例中，在第14圖中，IC製造系統1400包括諸如設計室1420、遮罩室1430和晶圓廠/製作者(「晶圓廠」)1450之類的實體，這些實體在與製造IC裝置1460相關的設計、開發和製造週期及/或服務中相互作用。另外地或替代地，系統1400中的實體通過通信網路連接。在一些實施例中，通信網路是單個網路。在一些實施例中，通信網路是各種不同的網路，例如內聯網和網際網路。另外地或替代地，通信網路包括有線及/或無線通訊通道。在一些實施例中，每個實體與一個或多個其他實體交互，並且向一個或多個其他實體提供服務及/或從一個或多個其他實體接收服務。在一些實施例中，設計室1420、遮罩室1430和晶圓廠1450中的兩者或多者由單個較大公司擁有。在一些實施例中，設計室1420、遮罩室1430和晶圓廠1450中的兩者或多者共存於公共設施中並使用公共資源。

在一些實施例中，設計室(或設計團隊)1420產生IC設計佈局圖1422。另外地或替代地，IC設計佈局圖 1422包括為IC裝置1460設計的各種幾何圖案。在一些實施例中，幾何圖案對應於構成要製造的IC裝置1460的各種元件的金屬、氧化物或半導體層的圖案。另外地或替代地，各種層組合以形成各種IC特徵。例如，IC設計佈局圖1422的一部分包括要形成在半導體基板(例如，矽晶片)中各種IC特徵以及設置在半導體基板上的各種材料層，其中IC特徵例如主動區域、閘極端、源極端和汲極端、層間互連的金屬線或通孔以及用於接合焊盤的開口。在一些實施例中，設計室1420實施適當的設計程式以形成IC設計佈局圖1422。另外或可選擇地，設計程式包括邏輯設計、物理設計或佈局佈線(place and route)中的一個或多個。在一些實施例中，IC設計佈局圖1422呈現在具有幾何圖案資訊的一個或多個資料檔案中。例如：IC設計佈局圖1422以GDSII檔案格式或DFII檔案格式表示。

在一些實施例中，遮罩室1430包括遮罩資料準備1432和遮罩製造1444。另外地或替代地，遮罩室1430使用IC設計佈局圖1422來製造一個或多個遮罩1445，這些遮罩1445用於根據IC設計佈局圖1422來製造IC裝置1460的各個層。在一些實施例中，遮罩室1430執行遮罩資料準備1432，其中IC設計佈局圖1422被轉換成代表性資料檔案(「RDF」)。另外地或替代地，遮罩資料準備1432向遮罩製造1444提供代表性資料檔案。在一些實施例中，遮罩製造1444包括遮罩寫入器。另外或可替換地，遮罩寫入器將代表性資料檔案轉換為諸如遮罩 (遮罩範本)1445或半導體晶圓1453之類的基板上的圖像。在一些實施例中，IC設計佈局圖1422由遮罩資料準備1432操縱以符合遮罩寫入器的特定特性及/或晶圓廠1450的要求。另外或替代地，在第14圖中，遮罩資料準備1432和遮罩製造1444被示出為單獨的元件。在一些實施例中，遮罩資料準備1432和遮罩製造1444被統稱為遮罩資料準備。

在一些實施例中，遮罩資料製備1432包括光學鄰近校正(OPC)，其使用光刻增強技術來補償圖像誤差，例如：由衍射、干涉、其他過程效應等引起的圖像誤差。另外地或替代地，光學鄰近校正調整IC設計佈局圖1422。在一些實施例中，遮罩資料準備1432包括另外的解析度增強技術(RET)，例如：離軸照明、亞解析度輔助特徵、相移遮罩、其他合適的技術等或它們的組合。在一些實施例中，還使用逆光刻技術(ILT)，其將光學鄰近校正視為逆成像問題。

在一些實施例中，遮罩資料準備1432包括遮罩規則檢查器(MRC)，遮罩規則檢查器使用一組遮罩創建規則來檢查在光學鄰近校正中經歷了處理的IC設計佈局圖1422，上述遮罩創建規則包含某些幾何及/或連線性限制以確保足夠的邊距，以解決半導體製造過程中的可變性等。在一些實施例中，遮罩規則檢查器修改IC設計佈局圖1422以補償遮罩製造1444期間的限制，其撤銷由OPC執行的部分修改以滿足遮罩創建規則。

在一些實施例中，遮罩資料準備1432包括類比將由晶圓廠1450實現以製造IC裝置1460的處理的光刻製程檢查(LPC)。另外地或替代地，光刻製程檢查基於IC設計佈局圖1422來模擬該處理，以創建類比的製造裝置，例如IC裝置1460。在一些實施例中，光刻製程檢查模擬中的處理參數包括與IC製造週期的各種過程相關聯的參數、與用於製造IC的工具相關聯的參數及/或製造過程的其他方面。光刻製程檢查考慮各種因素，例如：空中圖像對比度、焦深(DOF)、遮罩誤差增強因數(MEEF)、其它合適的因素等或它們的組合。在一些實施例中，在由光刻製程檢查創建了類比的製造裝置之後，如果模擬裝置的形狀不夠接近以滿足設計規則，則重複光學鄰近校正及/或遮罩規則檢查器以進一步細化IC設計佈局圖1422。

在一些實施例中，為了清楚起見，簡化了對遮罩資料準備1432的上述描述。在一些實施例中，遮罩資料準備1432包括附加特徵，例如：根據製造規則修改IC設計佈局圖1422的邏輯操作(LOP)。另外地或替代地，以各種不同的順序執行在遮罩資料準備1432期間應用於IC設計佈局圖1422的過程。

在一些實施例中，在遮罩資料準備1432之後和遮罩製造1444期間，基於修改的IC設計佈局圖1422製造遮罩1445或一組遮罩1445。在一些實施例中，遮罩製造1444包括基於IC設計佈局圖1422執行一個或多個光刻曝光。在一些實施例中，基於修改的IC設計佈局圖1422， 使用電子束(e-beam)或複數個e束的機構在遮罩(光罩或遮罩範本)1445上形成圖案。另外地或替代地，以各種技術形成遮罩1445。在一些實施例中，使用二元技術形成遮罩1445。在一些實施例中，遮罩圖案包括不透明區域和透明區域。另外或可替換地，用於曝光已塗覆在晶片上的圖像敏感材料層(例如，光致抗蝕劑)的輻射束(例如，紫外(UV)束)被不透明區域阻擋並透過透明區域透射。在一個示例中，遮罩1445的二元遮罩版本包括透明基板(例如，熔融石英)和塗覆在二元遮罩的不透明區域中的不透明材料(例如，鉻)。在另一示例中，使用相移技術形成遮罩1445。在遮罩1445的相移遮罩(PSM)版本中，在相移遮罩上形成的圖案中的各種特徵被配置為具有適當的相位差以增強解析度和成像品質。在各種示例中，相移遮罩是衰減的相移遮罩或交替的相移遮罩。另外或替代地，由遮罩製造1444產生的(一個或多個)遮罩用於各種製程中。例如：在離子注入製程中使用這樣的(一個或多個)遮罩以在半導體晶圓1453中形成各種摻雜區域，在蝕刻製程中使用這樣的(一個或多個)遮罩以在半導體晶圓1453中形成各種蝕刻區域，及/或在其它合適製程中使用這樣的遮罩。

在一些實施例中，晶圓廠1450是IC製造企業，其包括用於製造各種不同IC產品的一個或多個製造設施。在一些實施例中，晶圓廠1450是半導體鑄造廠。例如：存在用於複數個IC產品的前端製造(前段制程(FEOL)製造)的製造設施，而第二製造設施提供用於IC產品的互連 和封裝的後端製造(後段制程(BEOL)製造)，並且第三製造設施為鑄造業提供其他服務。

在一些實施例中，晶圓廠1450包括被配置為在半導體晶圓1453上執行各種製造操作的製造工具1452，使得IC裝置1460根據(一個或多個)遮罩(例如，遮罩1445)製造。在各種實施例中，製造工具1452包括以下項中的一者或多者：晶片步進器、離子注入器、光致抗蝕劑塗覆器、製程室(例如，CVD室或LPCVD爐)、CMP系統、等離子體蝕刻系統、晶片清潔系統、或者能夠執行本文所討論的一種或多種合適的製程的其他製造設備。

在一些實施例中，晶圓廠1450使用由遮罩室1430製造的(一個或多個)遮罩1445來製造IC裝置1460。另外或替代地，晶圓廠1450至少間接地使用IC設計佈局圖1422來製造IC裝置1460。在一些實施例中，半導體晶圓1453由晶圓廠1450使用(一個或多個)遮罩1445來製造以形成IC裝置1460。在一些實施例中，IC製造包括至少間接地基於IC設計佈局圖1422執行一個或多個光刻曝光。在一些實施例中，半導體晶圓1453包括矽基板或其上形成有材料層的其他適當基板。另外地或替代地，半導體晶圓1453也包括(在隨後的製造步驟中形成的)各種摻雜區域、電介質特徵、多級互連件等中的一者或多者。

在一些實施例中，關於積體電路(IC)製造系統(例如，第14圖的系統1400)和與之相關聯的IC製造流程的 細節可在以下申請中找到，例如：2016年2月9日授權的第9256709號美國專利、2015年10月1日公開的第20150278429號美國預授權公開、2014年2月6日公開的第20140040838號美國預授權公開、以及2007年8月21日授權的第7260442號美國專利，這些申請的全部內容通過引用併入本文。

本案內容的一實現方式是一種積體電路，包括：兩個或多個輸入電路、兩個或多個單位元準位轉換器以及控制電路。兩個或多個輸入電路相應地用以操作於第一電壓域。兩個或多個單位元準位轉換器相應地與上述兩個或多個輸入電路電性耦接，並且相應地用以操作於第二電壓域。當自控制電路接收到控制信號時，上述控制電路使兩個或多個單位元準位轉換器中的每一者於正常狀態和待機狀態之間切換。

在一些實施例中，在上述積體電路中兩個或多個輸入電路中的每一者至少包括第一N型井中的第一P型電晶體。在一些實施例中，在上述積體電路中兩個或多個輸入電路中的一個輸入電路位於平分垂直軸的第一側，並且兩個或多個輸入電路中的另一個輸入電路位於平分垂直軸的第二側。在一些實施例中，在上述積體電路中兩個或多個輸入電路中的每一者至少包括第一P型電晶體，上述第一P型電晶體位於平分垂直軸和平分水平軸的交叉點的第一N型井中。在一些實施例中，在上述積體電路中兩個或多個單位元準位轉換器中的每一者接收來自兩個或多個輸入 電路中的一個輸入電路的輸入，並且上述兩個或多個單位元準位轉換器中的每一者將上述輸入自第一電壓域轉換至第二電壓域。在一些實施例中，在上述積體電路中兩個或多個輸入電路中的每一者至少包括第一N型井中的第一P型電晶體，並且兩個或多個單位元準位轉換器中的每一者至少包括第二P型電晶體，其中來自第一單位元準位轉換器的第二P型電晶體在第二N型井中，並且來自第二單位元準位轉換器的第二P型電晶體在第三N型井中。在一些實施例中，在上述積體電路中兩個或多個輸入電路中的每一者至少包括第一P型電晶體在N型井中，並且上述兩個或多個單位元準位轉換器中的每一者至少包括第二P型電晶體，其中來自至少一單位元準位轉換器的第二P型電晶體在第二N型井中，並且來自另一個單位元準位轉換器的第三P型電晶體在第三N型井中，其中上述第二N型井和上述第三N型井位於平分垂直軸的相對側。在一些實施例中，在上述積體電路中兩個或多個單位元準位轉換器對稱地位於平分垂直軸的相對側。

本案內容的另一實現方式是一種積體電路，包括：第一N型井、第二N型井、第三N型井、第一電源節點、第二電源節點、第三電源節點、輸入電路以及控制電路。第一N型井位於垂直軸和水平軸的交叉點。第二N型井沿著該水平軸位於該垂直軸的第一側。第三N型井沿著該水平軸位於該垂直軸的第二側。第一電源節點具有第一電源電壓。第二電源節點具有第二電源電壓。第三電源節點具 有第三電源電壓。輸入電路接收第一電壓域中的輸入信號，輸入電路包括第一PMOS電晶體、第二PMOS電晶體以及至少兩個單位元準位轉換器。第一PMOS電晶體位於第一N型井中，並且第一PMOS電晶體包括耦接至第一電源節點的第一源極/汲極端。第二PMOS電晶體位於該第一N型井中，並且第二PMOS電晶體包括耦接至上述第一電源節點的第二源極/汲極端，以及至少兩個單位元準位轉換器包括：第一單位元準位轉換器以及第二單位元準位轉換器。第一單位元準位轉換器包括第二N型井中的第三PMOS電晶體，並且第三PMOS電晶體包括耦接至上述第二電源節點的第三源極/汲極端。第二單位元準位轉換器包括上述第三N型井中的第四PMOS電晶體，並且上述第四PMOS電晶體包括耦接至上述第二電源節點的第四源極/汲極端。第一單位元準位轉換器和第二單位元準位轉換器自輸入電路接收多個相應的輸入信號，並且第一單位元準位轉換器和第二單位元準位轉換器將多個相應的輸入信號從第一電壓域轉換到第二電壓域。控制電路電性耦接至第一單位元準位轉換器和第二單位元準位轉換器，上述控制電路根據切換控制信號，使第一單位元準位轉換器和第二單位元準位轉換器在正常模式和待機模式之間切換。這方面的其他實施例包括記錄在一個或多個電腦儲存裝置上的相應的電腦系統、裝置和電腦程式，每個電腦儲存裝置被配置為執行所述方法的動作。

在一些實施例中，上述控制電路也包括第五 PMOS電晶體，第五PMOS電晶體在上述第二N型井和上述第三N型井中的一者中，第五PMOS電晶體包括耦接至第二電源節點的第五源極/汲極端，上述第五源極/汲極端電性耦接至上述第一單位元準位轉換器和上述第二單位元準位轉換器中的一者。在一些實施例中，上述至少兩個單位元準位轉換器也包括第一NMOS電晶體以及第二NMOS電晶體。第一NMOS電晶體位於第二N型井外部並且電性耦接至第三PMOS電晶體，上述第一NMOS電晶體包括電性耦接至上述控制電路的第六源極/汲極端。第二NMOS電晶體位於第三N型井外部並且電性耦接至第四PMOS電晶體，上述第二NMOS電晶體包括電性耦接至控制電路的第七源極/汲極端。在一些實施例中，上述積體電路中第二N型井位於水平軸的第一側上和垂直軸的第一側上。第三N型井位於水平軸的第一側上和垂直軸的第二側上。上述積體電路也包括第四N型井以及第五N型井，第四N型井位於水平軸的第二側上和垂直軸的第一側上。第五N型井位於水平軸的第二側上和垂直軸的第二側上。在一些實施例中，上述積體電路中第一電源電壓大於第二電源電壓或者第二電源電壓大於第一電源電壓，並且第一電源電壓和第二電源電壓兩者皆大於第三電源電壓。在一些實施例中，上述積體電路中第三PMOS電晶體位於上述第一單位元準位轉換器內。第四PMOS電晶體位於上述第二單位元準位轉換器內。上述積體電路也包括第二N型井中的第五PMOS電晶體以及第三N型井中的第六PMOS 電晶體，其中第五PMOS電晶體包括耦接至第二電源節點的第六源極/汲極端，並且上述第五PMOS電晶體位於第三單位元準位轉換器內，以及第六PMOS電晶體包括耦接至第二電源節點的第七源極/汲極端，並且上述第六PMOS電晶體位於第四單位元準位轉換器內。第一單位元準位轉換器、第二單位元準位轉換器、第三單位元準位轉換器以及第四單位元準位轉換器全部電性耦接至控制電路，並且上述控制電路使第一單位元準位轉換器、第二單位元準位轉換器、第三單位元準位轉換器及第四單位元準位轉換器中的每一者於正常狀態和待機狀態之間切換。在一些實施例中，上述積體電路中第二N型井和第三N型井中的每一者都支持兩個單位元準位轉換器。

本案內容的又一實現方式是一種操作多個單位元準位轉換器的方法，上述方法包括：接收第一電源電壓和第二電源電壓，第二電源電壓在第一電源電壓和第三電源電壓之間；接收來自第一電壓域的多個輸入於電性連接至第一電源電壓的兩個或多個輸入電路，其中第一電壓域於第一電源電壓下操作；從兩個或多個輸入電路將來自第一電壓域的多個輸入之多個版本從兩個或多個輸入電路輸出到兩個或多個相應的單位元準位轉換器，其中兩個或多個相應的單位元準位轉換器於第二電壓域中操作並且電性連接至上述第二電源電壓；藉由兩個或多個單位元準位轉換器，相應地轉換多個輸入的上述多個版本自該第一電壓域至該第二電壓域；接收來自控制電路的切換控制信號於多 個兩個或多個相應的單位元準位轉換器中的每一者；以及基於多個切換控制信號，使多個兩個或多個相應的單位元準位轉換器於正常模式和待機模式之間切換。

在一些實施例中，上述方法中兩個或多個輸入電路全部共享第一N型井。在一些實施例中，上述方法中第一N型井沿著平分垂直軸和平分水平軸。在一些實施例中，上述方法中第二N型井由兩個或多個相應的單位元準位轉換器中的兩個單位元準位轉換器共享。在一些實施例中，上述方法中第二N型井支持兩個或多個相應的單位元準位轉換器中的第一單位元準位轉換器，並且第三N型井支持兩個或多個相應的單位元準位轉換器中的第二單位元準位轉換器。

以上概述了若干實施例的特徵，使得本領域技術人員可以更好地理解本案的各方面。本領域技術人員應當理解，他們可以容易地使用本案作為設計或修改其他製程和結構以實現本文介紹的實施例的相同目的及/或實現本文介紹的實施例的相同優點的基礎。本領域技術人員還應該認識到，這樣的等同構造不脫離本案的精神和範圍，並且他們可以在換和變更。不脫離本案的精神和範圍的情況下在本文中進行各種改變、替換和變更。

300:多位元準位轉換器

301A:水平邊界

301B:垂直邊界

304:垂直軸

306:水平軸

307:控制信號

308,312:第二電壓域N型井

310,314:側

316,318:輸入電路

322A,322B:單位元準位轉換器

350:第一電壓域N型井

380:控制電路

FNW:第一電壓域N型井

ib1,ib2,ibb1,ibb2:信號

MBLS:多位元準位轉換器

SBLS:單位元準位轉換器

SNW:第二電壓域N型井

TOGL:控制信號

TOGLd:延遲控制信號

Z1,Z2:輸出，輸出信號

Claims (10)

1. 一種積體電路，包括：兩個或多個輸入電路，相應地用以操作於一第一電壓域；兩個或多個單位元準位轉換器，相應地與該兩個或多個輸入電路電性耦接，並且相應地用以操作於一第二電壓域；以及一控制電路，當自該控制電路接收到一控制信號時，該控制電路用以使該兩個或多個單位元準位轉換器中的每一者於一正常狀態和一待機狀態之間切換，其中該控制電路的一部分和該兩個或多個單位元準位轉換器中的至少一者的一部分共用一N型井。
2. 如請求項1所述之積體電路，其中該兩個或多個輸入電路中之一者位於一平分垂直軸的一第一側，並且該兩個或多個輸入電路中之另一者位於該平分垂直軸的一第二側；其中該兩個或多個輸入電路中的每一者至少包括一第一P型電晶體，該第一P型電晶體位於該平分垂直軸和一平分水平軸的一交叉點處的一第一N型井中。
3. 如請求項1所述之積體電路，其中該兩個或多個單位元準位轉換器中的每一者接收來自該兩個或多個輸入電路中之一者的一輸入，並且該兩個或多個單位元準 位轉換器中的每一者將該輸入自該第一電壓域轉換至該第二電壓域；其中該兩個或多個單位元準位轉換器對稱地位於一平分垂直軸的相對側。
4. 如請求項1所述之積體電路，其中該兩個或多個輸入電路中的每一者至少包括一第一N型井中的一第一P型電晶體，並且該兩個或多個單位元準位轉換器中的每一者至少包括一第二P型電晶體，其中來自一第一單位元準位轉換器的該第二P型電晶體在一第二N型井中，並且來自一第二單位元準位轉換器的該第二P型電晶體在一第三N型井中。
5. 如請求項1所述之積體電路，其中該兩個或多個輸入電路中的每一者至少包括在一N型井中的一第一P型電晶體，並且該兩個或多個單位元準位轉換器中的每一者至少包括一第二P型電晶體，其中來自至少一單位元準位轉換器的該第二P型電晶體在一第二N型井中，並且來自另一個單位元準位轉換器的一第三P型電晶體在一第三N型井中，其中該第二N型井和該第三N型井位於一平分垂直軸的相對側。
6. 一種積體電路，包括：一第一N型井，位於一垂直軸和一水平軸的一交叉點； 一第二N型井，沿著該水平軸位於該垂直軸的一第一側；一第三N型井，沿著該水平軸位於該垂直軸的一第二側；一第一電源節點，被配置為具有一第一電源電壓；一第二電源節點，被配置為具有一第二電源電壓；一第三電源節點，被配置為具有一第三電源電壓；一輸入電路，用以接收一第一電壓域中的一輸入信號，該輸入電路包括：一第一PMOS電晶體，位於該第一N型井中，並且該第一PMOS電晶體包括耦接至該第一電源節點的一第一源極/汲極端；以及一第二PMOS電晶體，位於該第一N型井中，並且該第二PMOS電晶體包括耦接至該第一電源節點的一第二源極/汲極端；以及至少兩個單位元準位轉換器，包括：一第一單位元準位轉換器，包括該第二N型井中的一第三PMOS電晶體，並且該第三PMOS電晶體包括耦接至該第二電源節點的一第三源極/汲極端；以及一第二單位元準位轉換器，包括該第三N型井中的一第四PMOS電晶體，並且該第四PMOS電晶體包括耦接至該第二電源節點的一第四源極/汲極端；其中該第一單位元準位轉換器和該第二單位元準位轉換器用以自該輸入電路接收複數個相應的輸入信號， 並且該第一單位元準位轉換器和該第二單位元準位轉換器將該些相應的輸入信號從該第一電壓域轉換到一第二電壓域；以及一控制電路，電性耦接至該第一單位元準位轉換器和該第二單位元準位轉換器，該控制電路用以根據一切換控制信號，使該第一單位元準位轉換器和該第二單位元準位轉換器在一正常模式和一待機模式之間切換。
7. 如請求項6所述之積體電路，該控制電路更包括：一第五PMOS電晶體，在該第二N型井和該第三N型井中的一者中，該第五PMOS電晶體包括耦接至該第二電源節點的一第五源極/汲極端，該第五源極/汲極端電性耦接至該第一單位元準位轉換器和該第二單位元準位轉換器中的一者。
8. 如請求項6所述之積體電路，該至少兩個單位元準位轉換器更包括：一第一NMOS電晶體，位於該第二N型井外部並且電性耦接至該第三PMOS電晶體，該第一NMOS電晶體包括電性耦接至該控制電路的一第六源極/汲極端；以及一第二NMOS電晶體，位於該第三N型井外部並且電性耦接至該第四PMOS電晶體，該第二NMOS電晶體包括電性耦接至該控制電路的一第七源極/汲極端。
9. 如請求項6所述之積體電路，其中：該第三PMOS電晶體位於該第一單位元準位轉換器內；該第四PMOS電晶體位於該第二單位元準位轉換器內，該積體電路更包括：該第二N型井中的一第五PMOS電晶體包括耦接至該第二電源節點的一第六源極/汲極端，並且該第五PMOS電晶體位於一第三單位元準位轉換器內；以及該第三N型井中的一第六PMOS電晶體包括耦接至該第二電源節點的一第七源極/汲極端，並且該第六PMOS電晶體位於一第四單位元準位轉換器內；該第一單位元準位轉換器、該第二單位元準位轉換器、該第三單位元準位轉換器和該第四單位元準位轉換器全部電性耦接至該控制電路；並且該控制電路更用以使該第一單位元準位轉換器、該第二單位元準位轉換器、該第三單位元準位轉換器和該第四單位元準位轉換器中的每一者於一正常狀態和一待機狀態之間切換。
10. 一種操作多個單位元準位轉換器的方法，該方法包括：接收一第一電源電壓和一第二電源電壓，該第二電源電壓在該第一電源電壓和一第三電源電壓之間；接收來自一第一電壓域的複數個輸入於電性連接至該第 一電源電壓的兩個或多個輸入電路，其中該第一電壓域於該第一電源電壓下操作；從該兩個或多個的輸入電路將來自該第一電壓域的複數個輸入之複數個版本從該兩個或多個輸入電路輸出到兩個或多個相應的單位元準位轉換器，其中該兩個或多個相應的單位元準位轉換器於一第二電壓域中操作並且電性連接至該第二電源電壓；藉由該兩個或多個單位元準位轉換器，相應地轉換該些輸入的該些版本自該第一電壓域至該第二電壓域；接收來自一控制電路的一切換控制信號於該兩個或多個相應的單位元準位轉換器中的每一者，其中該控制電路部分地和該兩個或多個相應的單位元準位轉換器中的至少一者的一部分共用一N型井；以及基於該切換控制信號，將該兩個或多個相應的單位元準位轉換器於一正常模式和一待機模式之間切換。

Images