[go: up one dir, main page]

TWI801875B - 半導體裝置及其形成方法 - Google Patents

半導體裝置及其形成方法 Download PDF

Info

Publication number
TWI801875B
TWI801875B TW110118044A TW110118044A TWI801875B TW I801875 B TWI801875 B TW I801875B TW 110118044 A TW110118044 A TW 110118044A TW 110118044 A TW110118044 A TW 110118044A TW I801875 B TWI801875 B TW I801875B
Authority
TW
Taiwan
Prior art keywords
drain
source
layer
epitaxial source
gate
Prior art date
Application number
TW110118044A
Other languages
English (en)
Other versions
TW202147463A (zh
Inventor
喬治奧斯 韋理安尼堤斯
布萊戴恩 杜瑞茲
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/162,994 external-priority patent/US11594603B2/en
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202147463A publication Critical patent/TW202147463A/zh
Application granted granted Critical
Publication of TWI801875B publication Critical patent/TWI801875B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/013—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6219—Fin field-effect transistors [FinFET] characterised by the source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/211—Gated diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H10D30/0241—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET] doping of vertical sidewalls, e.g. using tilted or multi-angled implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/43—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 1D charge carrier gas channels, e.g. quantum wire FETs or transistors having 1D quantum-confined channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6735—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes having gates fully surrounding the channels, e.g. gate-all-around
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0128—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0149—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0186—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0193—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/853—Complementary IGFETs, e.g. CMOS comprising FinFETs

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Bipolar Transistors (AREA)
  • Semiconductor Memories (AREA)

Abstract

例示性裝置包含設置於基底上方的通道層、第一磊晶源極/汲極部件和第二磊晶源極/汲極部件。通道層設置於第一磊晶源極/汲極部件與第二磊晶源極/汲極部件之間。此裝置更包含設置於第一磊晶源極/汲極部件與第二磊晶源極/汲極部件之間的金屬閘極。金屬閘極設置於通道層上方並物理接觸通道層的至少兩面，源極/汲極接點設置於第一磊晶源極/汲極部件上方，摻雜晶體半導體層(例如鎵摻雜晶體鍺層)設置於第一磊晶源極/汲極部件與源極/汲極接點之間，摻雜晶體半導體層設置於第一磊晶源極/汲極部件上方並物理接觸第一磊晶源極/汲極部件的至少兩面。在一些實施例中，摻雜晶體半導體層具有接觸電阻率小於約1 x 10-9 Ω-cm2 。

Description

半導體裝置及其形成方法
本發明實施例係有關於半導體技術，且特別是有關於半導體裝置及其形成方法。
引入多閘極裝置以滿足積體電路(integrated circuit，IC)產業對越來越小且越來越快的電子裝置的需求，這些電子裝置可同時支持越來越多越趨複雜和精密的功能。多閘極裝置具有部分或完全延伸於通道區周圍的閘極，以在至少兩面提供到通道區的通道。例示性的多閘極裝置包含鰭式場效電晶體(fin-like field effect transistors，FinFETs)、全繞式閘極(gate-all-around，GAA)電晶體(例如奈米線為主的電晶體)及/或其他三維(3D)電晶體，這些電晶體可被稱為非平面電晶體。多閘極裝置可實現積體電路技術的積極微縮化，且已觀察到可在與傳統積體電路製造過程無縫整合地同時，改善閘極控制，增加閘極-通道耦合，降低關態電流及/或減少短通道效應(short-channel effects，SCEs)。一般來說，在不斷縮小的幾何尺寸的情況下，多閘極裝置的微縮化僅受限於微影定義積體電路部件的能力，但是最近，隨著幾何尺寸縮小以實現具有更快運作速度的多閘極裝置(例如透過縮短電子信號傳送的距離)，寄生電阻電容(resistance-capacitance，RC)延遲已成為顯著挑戰，進而進而抵銷了透過將多閘極裝置微縮化所實現的一些優點，並進一步限制多閘極裝置的微縮化。舉例來說，縮小源極/汲極接點尺寸已導致源極/汲極接觸電阻增加(即金屬-半導體接觸界面處的電流的電阻，例如在含半導體的源極/汲極部件與含金屬的源極/汲極接點之間的電阻)。降低源極/汲極接觸電阻的方法之一為降低在金屬-半導體接觸界面處的接觸電阻率。然而，現有的降低接觸電阻率的方法與非平面電晶體的製造不相容。因此，雖然現有的多閘極裝置的源極/汲極接點結構及製造現有源極/汲極接點結構的方法一般對於其預期目的為足夠的，但是這些結構和方法並非在所有方面都完全令人滿意。
在一些實施例中，提供半導體裝置，半導體裝置包含通道層、第一磊晶源極/汲極部件和第二磊晶源極/汲極部件，設置於基底上方，其中通道層設置於第一磊晶源極/汲極部件與第二磊晶源極/汲極部件之間；金屬閘極，設置於第一磊晶源極/汲極部件與第二磊晶源極/汲極部件之間，其中金屬閘極設置於通道層上方並物理接觸通道層的至少兩面；源極/汲極接點，設置於第一磊晶源極/汲極部件上方；以及摻雜晶體半導體層，設置於第一磊晶源極/汲極部件與源極/汲極接點之間，其中摻雜晶體半導體層設置於第一磊晶源極/汲極部件上方並物理接觸第一磊晶源極/汲極部件的至少兩面。
在一些其他實施例中，提供半導體裝置，半導體裝置包含n型通道層、第一p型磊晶源極/汲極部件和第二p型磊晶源極/汲極部件，設置於基底上方，其中n型通道層設置於第一p型磊晶源極/汲極部件與第二p型磊晶源極/汲極部件之間；金屬閘極，設置於第一p型磊晶源極/汲極部件與第二p型磊晶源極/汲極部件之間，其中金屬閘極設置於n型通道層上方並物理接觸n型通道層的至少兩面；第一鎵摻雜晶體鍺層，設置於第一p型磊晶源極/汲極部件上方並物理接觸第一p型磊晶源極/汲極部件的至少兩面；以及第二鎵摻雜晶體鍺層，設置於第二p型磊晶源極/汲極部件上方並物理接觸第二p型磊晶源極/汲極部件的至少兩面，其中第一鎵摻雜晶體鍺層將第一p型磊晶源極/汲極部件與第一源極/汲極接點隔開，且第二鎵摻雜晶體鍺層將第二p型磊晶源極/汲極部件與第二源極/汲極接點隔開。
在另外一些實施例中，提供半導體裝置的形成方法，此方法包含在介電層中形成暴露多閘極裝置的源極/汲極部件的源極/汲極接觸開口；進行沉積製程，在多閘極裝置上方形成摻雜非晶半導體層，其中摻雜非晶半導體層部分填充源極/汲極接觸開口，並圍繞多閘極裝置的源極/汲極部件；進行退火製程，以將摻雜非晶半導體層至少圍繞源極/汲極部件的的部分結晶化，進而形成圍繞多閘極裝置的源極/汲極部件的摻雜晶體半導體層；以及在源極/汲極接觸開口的剩下部分中形成源極/汲極接點。
本發明實施例一般有關於多閘極裝置，且特別有關於多閘極裝置的源極/汲極接點結構。
要瞭解的是以下的揭露內容提供許多不同的實施例或範例，以實施提供之主體的不同部件。以下敘述各個構件及其排列方式的特定範例，以求簡化揭露內容的說明。當然，這些僅為範例並非用以限定本發明。例如，以下的揭露內容敘述了將一第一部件形成於一第二部件之上或上方，即表示其包含了所形成的上述第一部件與上述第二部件是直接接觸的實施例，亦包含了尚可將附加的部件形成於上述第一部件與上述第二部件之間，而使上述第一部件與上述第二部件可能未直接接觸的實施例。此外，為了方便描述圖式中一部件與另一部件的關係，可使用空間相關用語，例如“下部”、“上部”、“水平”、“垂直”、“在…之上”、“上方”、“在…之下”、“下方”、“上”、“下”、“頂部”、“底部”等及前述的衍生用語(例如“水平地”、“向下地”、“向上地”等)。空間相關用語用以涵蓋包含部件的裝置的不同方位。再者，當用“大約”、“近似”及類似術語描述數字或數字範圍時，此術語目的在涵蓋在考慮到本發明所屬技術領域中具通常知識者可理解之製造期間固有出現的變化時的合理範圍內的數字。舉例來說，基於與製造具有與數字相關聯的特徵的部件有關的已知製造公差，數字或數字範圍包含所描述數字的合理的範圍，例如在所描述數字的+/-10％之內。舉例來說，具有厚度“約5nm”的材料層涵蓋了尺寸範圍從4.5nm至5.5nm，其中與本發明所屬技術領域中具通常知識者已知的與沉積材料層相關的製造公差為+/- 10％。再者，揭露內容中不同範例可能使用重複的參考符號及/或用字。這些重複符號或用字係為了簡化與清晰的目的，並非用以限定各個實施例及/或所述外觀結構之間的關係。
近年來，隨著積體電路(IC)部件的幾何尺寸縮小(例如透過縮短電信號傳送的距離)以實現有著較快運作速度的多閘極裝置，寄生電阻電容(RC)延遲已成為顯著挑戰，進而抵銷了透過將多閘極裝置微縮化所實現的一些優點，並進一步限制多閘極裝置的微縮化。舉例來說，縮小源極/汲極接點尺寸導致源極/汲極接觸電阻(即對金屬-半導體接觸界面處的電流的電阻，例如在包括半導體的源極/汲極部件與包括金屬的源極/汲極接點之間的電阻)增加。增加在金屬-半導體接觸界面處的摻雜水平(例如摻雜濃度)可降低在金屬-半導體接觸界面處的接觸電阻率，進而降低源極/汲極接觸電阻以及改善效能。在源極/汲極接點形成期間，經常進行增加在金屬-半導體接觸界面處的摻雜水平並進而降低接觸電阻率的現有方法。在一範例方法中，在形成暴露源極/汲極部件的源極/汲極接觸開口之後，對金屬-半導體接觸界面的半導體材料進行離子佈植製程(此半導體材料在離子佈植製程之前可為源極/汲極部件的一部分及/或形成於源極/汲極部件上方的半導體層)，以在形成源極/汲極接點之前增加半導體材料中的摻雜物的摻雜水平。在另一範例方法中，在形成暴露源極/汲極部件的源極/汲極接觸開口之後，在形成源極/汲極接點之前，透過磊晶成長製程(epi process)從源極/汲極部件成長摻雜磊晶層，其中在磊晶製程(即原位)期間或透過在磊晶製程之後的離子佈植製程引入摻雜磊晶層的摻雜物的摻雜水平高於源極/汲極部件中的摻雜物的摻雜水平。然而，此兩個範例方法皆不適用於非平面電晶體的製造，因為這兩個方法一般需要高熱預算，例如製程溫度大於約350°C。這些高熱預算製程可例如透過不理想地鬆弛或增加多閘極裝置的通道區中的應變及/或不理想地擴散多閘極裝置中的摻雜物，進而改變所期望的多閘極裝置的裝置效能特性，以損壞多閘極裝置的通道。
本發明實施例提出在多閘極裝置的源極/汲極部件與源極/汲極接點之間插入摻雜的晶體半導體層(例如摻雜鎵的晶體鍺層)，以降低接觸電阻率。晶體半導體層在沒有進行離子佈植製程以及沒有進行磊晶成長製程的情況下形成。舉例來說，在形成暴露多閘極裝置的源極/汲極部件的源極/汲極接觸開口之後，透過在源極/汲極部件上方沉積摻雜非晶半導體層，並進行退火製程(例如雷射退火)以將摻雜非晶半導體層結晶化，進而形成所提出的摻雜晶體半導體層。沉積製程原位摻雜半導體材料，使得不進行個別的摻雜製程(例如離子佈植製程)將摻雜物引入半導體材料中。在一些實施例中，沉積製程為使用摻雜物靶材(例如鎵靶材)的物理氣相沉積製程。在一些實施例中，沉積製程為使用摻雜物前驅物(例如鎵前驅物)的原子沉積製程。沉積製程可在低溫下進行，例如小於或等於約350°C，以將任何對多閘極裝置的部件的損壞及/或修改最小化。之後，源極/汲極接點形成於源極/汲極接觸開口中及摻雜晶體半導體層上方，使得金屬-半導體接觸界面包含源極/汲極接點與摻雜晶體半導體層之間的界面。已經觀察到的是，透過本文揭露的方法製造之具有摻雜晶體半導體層的金屬-半導體接觸界面處的接觸電阻率小於透過現有方法製造之金屬-半導體接觸界面處的接觸電阻率，現有方法例如透過離子佈植及/或磊晶成長期間引入摻雜物來增加摻雜水平的方法。在一些實施例中，在摻雜晶體半導體層中的摻雜物(例如鎵)的摻雜水平大於摻雜物的固溶限(solid solubility limit)，這已被觀察到會顯著降低接觸電阻率，且在一些實施例中，提供接觸電阻率小於或等於約Ω-cm2 。在一些實施例中，摻雜晶體半導體層不含碳，現有方法可能會引入碳來降低接觸電阻率，但是有著使源極/汲極部件中的摻雜物(特別是p型摻雜物)去活化的風險。所提出的用於降低接觸電阻率的源極/汲極接點製造技術與傳統的多閘極裝置製造相容並且無縫地整合。本文的以下頁面及/或圖式描述所提出的多閘極裝置的源極/汲極接點結構及對應方法。
第1圖為依據本發明實施例各方面之製造多閘極裝置的源極/汲極接點的方法100的流程圖。在方塊110，方法100包含在介電層中形成源極/汲極接觸開口，源極/汲極接觸開口暴露多閘極裝置的源極/汲極部件。在方塊115，方法100包含進行沉積製程，以在多閘極裝置上方形成摻雜非晶半導體層。摻雜非晶半導體層部分填充源極/汲極接觸開口，並環繞多閘極裝置的源極/汲極部件。在一些實施例中，摻雜非晶半導體層為摻雜鎵的非晶鍺層。摻雜非晶半導體層在沒有進行離子佈植製程以及沒有進行磊晶製程的情況下形成。在方塊120，方法100包含進行退火製程，以將環繞源極/汲極部件的摻雜非晶半導體層的至少一部分結晶化，進而形成環繞多閘極裝置的源極/汲極部件的摻雜結晶化半導體層。在一些實施例中，摻雜非晶半導體層為摻雜鎵的晶體鍺層。在一些實施例中，方法進行至方塊125，方塊125包含從多閘極裝置上方移除摻雜非晶半導體層的剩下部分。在一些實施例中，摻雜非晶半導體層的剩下部分透過乾蝕刻製程移除，乾蝕刻製程相對於摻雜晶體半導體層選擇性移除摻雜非晶半導體層。在方塊130，方法100包含在源極/汲極接觸開口的剩下部分中形成源極/汲極接點。摻雜晶體半導體層將源極/汲極接點與多閘極裝置的源極/汲極部件隔開。在一些實施例中，多閘極裝置為鰭狀場效電晶體(FinFET)，鰭狀場效電晶體具有圍繞從基底延伸的鰭的通道區(即鰭狀通道層)的金屬閘極。在這些實施例中，取決於鰭和磊晶源極/汲極部件的配置，摻雜晶體半導體層可更圍繞鰭的源極/汲極區。在一些實施例中，多閘極裝置為全繞式閘極(GAA)電晶體，全繞式閘極電晶體具有圍繞半導體層的通道區的金屬閘極，此半導體層懸置於基底上方且與基底隔開，例如奈米線、奈米棒、奈米片及/或奈米結構的其他類型。在這些實施例中，摻雜晶體半導體層可更圍繞懸置半導體層的源極/汲極區。在一些實施例中，多閘極裝置可為具有金屬閘極物理接觸通道層的至少兩面的任何類型的電晶體。在這些實施例中，摻雜晶體半導體層可更物理接觸源極/汲極區及/或多閘極裝置的源極/汲極部件的至少兩面。可在方法100之前、期間及之後提供額外的步驟，且對於方法100的其他實施例，可移動、取代或消除所描述的一些步驟。以下討論顯示可依據方法100製造之基於多閘極的積體電路裝置的各種實施例。
第2A-2B、3A-3B、4A-4B、5A-5B、6A-6B、7A-7B、8A、8B-1、8B-2、8B-3、9A-9C、10A-10B、11A-11B、12A-12B、13A-13B、14A-14B、15A-15B、16A-16B、17A、17B-1、17B-2、17B-3圖為依據本發明實施例各方面，多閘極裝置200的一部分或整體在各個製造階段(例如與第1圖的方法100相關聯的製造階段)的局部透視圖。特別來說，第2A-17A圖為在XY平面中的多閘極裝置200的俯視圖，而第2B-17B以及9C圖為沿第2A-17A圖的線G-G’(其為金屬閘極切割剖面示意圖)或沿第2A-17A圖的線SD-SD’(其為源極/汲極切割剖面示意圖)的YZ平面中的多閘極裝置200的局部剖面示意圖。在所示的實施例中，將多閘極裝置200加工為包含鰭式場效電晶體(FinFET)，但是本發明實施例考慮到將多閘極裝置200加工為包含全繞式閘極(GAA)電晶體的實施例。多閘極裝置200可包含各種被動裝置和主動微電子裝置，例如電阻、電容、電感、二極體、p型場效電晶體(p-type FETs，PFETs)、n型場效電晶體(n-type FETs，NFETs)、鰭式場效電晶體(FinFET)、金屬氧化物半導體場效電晶體(metal-oxide semiconductor FETs，MOSFETs)、互補式金屬氧化物半導體(complementary MOS，CMOS)電晶體、雙極性接面電晶體(bipolar junction transistors，BJTs)、橫向擴散金屬氧化物半導體(laterally diffused MOS，LDMOS)電晶體、高壓電晶體、高頻電晶體、其他合適的組件或前述之組合。多閘極裝置200可被包含在微處理器、記憶體及/或其他積體電路裝置中。在一些實施例中，多閘極裝置200為積體電路晶片的一部分、系統單晶片(system on chip，SoC)或前述的一部分。為了清楚起見，已將第2A-17A、2B-17B和9C圖簡化，以更好地理解本發明實施例的發明概念。可在多閘極裝置200中添加額外的部件，且在多閘極裝置200的其他實施例中，可取代、修改或消除以下所描述的一些部件。
請參照第2A和2B圖，多閘極裝置200包含基底(晶圓)202。在所示的實施例中，基底202包含矽。替代地或附加地，基底202包含其他元素半導體(例如鍺)、化合物半導體(例如碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦及/或銻化銦)、合金半導體(例如矽鍺(SiGe)、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP)或前述之組合。或者，基底202為絕緣層上覆半導體基底，例如絕緣層上覆矽(silicon-on-insulator，SOI)基底、絕緣層上覆矽鍺(silicon germanium-on-insulator，SGOI)基底或絕緣層上覆鍺(germanium-on-insulator，GOI)基底。絕緣層上覆半導體基底可透過使用植氧分離(separation by implantation of oxygen，SIMOX)、晶圓接合及/或其他合適的方法製造。取決於多閘極裝置200的設計需求，基底202可包含各種摻雜區。在一些實施例中，基底202包含p型摻雜區(被稱為p型井)及/或n型摻雜區(被稱為n型井)。舉例來說，基底202對應至多閘極裝置200的n型電晶體的部分可包含p型井，且基底202對應至多閘極裝置200的p型電晶體的部分可包含n型井。n型井摻雜n型摻雜物，例如磷、砷、其他n型摻雜物或前述之組合。p型井摻雜p型摻雜物，例如硼、銦、其他p型摻雜物或前述之組合。在一些實施例中，基底202包含由p型摻雜物和n型摻雜物的組合形成的摻雜區。各種摻雜區可直接形成於基底202上及/或基底202中，例如提供p型井結構、n型井結構、雙井結構、凸起結構或前述之組合。可進行離子佈植製程、擴散製程及/或其他合適的摻雜製程，以形成各種摻雜區。
請參照第3A-3B圖，進行鰭製造製程，以在基底202上方形成鰭結構210。舉例來說，多個鰭(例如鰭212A和鰭212B，也被稱為鰭結構、鰭元件、鰭主動區等)從基底202延伸，在鰭製造製程之後，多個鰭的每一者具有圖案化層215(也被稱為圖案化硬遮罩層)的一部分設置於其上。本發明實施例考慮了鰭結構210包含從基底202延伸的更多鰭或單一鰭的實施例。鰭212A和212B沿x方向彼此大致平行延伸，鰭212A和212B各具有在x方向定義的長度、在y方向定義的寬度以及在z方向定義的高度。在一些實施例中，鰭212A和212B為基底202的一部分。舉例來說，在所示的實施例中，其中基底202包含矽，鰭212A和212B包含矽。或者，將鰭212A和212B定義於材料層中，例如設置於基底202上方的半導體材料層。半導體材料可為矽、鍺、矽鍺、第III-V族半導體材料、其他合適的半導體材料或前述之組合。舉例來說，在一些實施例中，在進行鰭製造製程之前，鍺層透過磊晶成長製程形成於基底202上方，而鰭212A和212B由鍺層形成(即鰭212A和212B包含鍺)。在一些實施例中，鍺層摻雜p型摻雜物、n型摻雜物或前述之組合。在一些實施例中，鰭212A和212B各包含設置於基底202上方的半導體層堆疊物。取決於多閘極裝置200的設計需求，半導體層堆疊物的半導體層可包含相同或不同的材料、摻雜物、蝕刻速率、組成原子百分比、組成重量百分比、厚度及/或外形。
進行沉積、微影及/或蝕刻製程的組合，以定義從基底202延伸的鰭212A和212B。舉例來說，形成鰭212A和212B的步驟包含在基底202上方沉積遮罩層(或在基底202上方設置材料層)，進行微影製程以將遮罩層圖案化(進而形成圖案化遮罩層，例如圖案化層215)，以及進行蝕刻製程以將定義於圖案化遮罩層中的圖案轉移至基底202(或設置於基底202上方的材料層)。微影製程可包含(例如透過旋塗)在遮罩層及/或基底202上方形成光阻層，進行預曝光烘烤製程，使用遮罩進行曝光製程，進行曝光後烘烤製程，以及進行顯影製程。在曝光製程期間，光阻層暴露於輻射能(例如紫外線(ultraviolet，UV)光源、深紫外線(deep UV，DUV)光源或極紫外線(extreme UV，EUV)光源)，其中取決於遮罩及/或遮罩類型(例如二元遮罩、相位移遮罩或極紫外線遮罩)的遮罩圖案，遮罩阻檔、傳輸及/或反射輻射到光阻層，使得將對應至遮罩圖案的影像投影至光阻層上。由於光阻層對輻射能敏感，因此光阻層的曝光部分化學改變，且取決於光阻層的特性以及在顯影製程中使用的顯影溶液的特性，光阻層的曝光(或未曝光)部分在顯影製程期間溶解。在顯影之後，圖案化光阻層包含對應至遮罩的光阻圖案。使用圖案化光阻層作為蝕刻遮罩，蝕刻製程可移除基底202的一部分。在所示的實施例中，其中圖案化光阻層形成於遮罩層上方，第一蝕刻製程可移除遮罩層的一部分，以形成圖案化遮罩層(即圖案化層215)，且使用圖案化層215作為蝕刻遮罩，第二蝕刻製程可移除基底202的一部分。蝕刻製程可包含乾蝕刻製程、濕蝕刻製程、其他合適的蝕刻製程或前述之組合。在一些實施例中，蝕刻製程為反應性離子蝕刻(reactive ion etching，RIE)製程。在一些實施例中，蝕刻製程為乾蝕刻製程，其中調整乾蝕刻製程的時間(即定時乾蝕刻製程)，以實現所期望的鰭212A和212B的高度。在蝕刻製程之後，例如透過光阻剝離製程或其他合適的製程來移除圖案化光阻層。或者，鰭結構210透過多重圖案化製程形成，多重圖案化製程例如雙重圖案化微影(double patterning lithography，DPL)製程(例如微影-蝕刻-微影-蝕刻(lithography-etch-lithography-etch，LELE)製程、自對準雙重圖案化(self-aligned double patterning，SADP)製程、間隔物為介電質(spacer-is-dielectric，SID)自對準雙重圖案化製程、其他雙重圖案化製程或前述之組合)、三重圖案化製程(例如微影-蝕刻-微影-蝕刻-微影-蝕刻 (lithography-etch-lithography-etch- lithography-etch，LELELE)製程、自對準三重圖案化(self-aligned triple patterning，SATP)製程、其他三重圖案化製程或前述之組合)、其他多重圖案化製程(例如自對準四重圖案化(self-aligned quadruple patterning，SAQP)製程)或前述之組合。這些製程也可提供第3A和3B圖所示的鰭結構210。在一些實施例中，在將基底202圖案化時，使用導向式自組裝(directed self-assembly，DSA)技術。再者，在一些實施例中，曝光製程可使用無遮罩微影、電子束(e-beam)寫入及/或離子束寫入來將光阻層圖案化。
請參照第4A和4B圖，隔離部件220形成於基底202上方及/或基底202中，以將多閘極裝置200的各個區域(例如鰭212A和鰭212B)隔開及隔離。隔離部件220包含絕緣材料，絕緣材料填充由鰭212A和212B的定義的溝槽，使得隔離部件220定義鰭212A和212B，並將鰭212A和212B與其他主動區(例如多閘極裝置200的其他鰭)電性隔離。隔離部件220包含氧化矽、氮化矽、氮氧化矽、其他合適的隔離及/或絕緣材料(例如包含矽、氧、氮、碳或其他合適的隔離成分)或前述之組合。在第4A和4B圖中，隔離部件220包含襯墊層222和氧化層224。襯墊層222沿多閘極裝置200定義隔離溝槽的表面設置，例如鰭212A和212B的側壁以及基底202的頂表面，且氧化層224(也被稱為塊狀介電質及/或塊狀介電層)設置於襯墊層222上方。在一些實施例中，襯墊層222為介電襯墊(例如氮化矽襯墊及/或氧化矽襯墊)。在一些實施例中，襯墊層222為矽襯墊。在一些實施例中，襯墊層222為包含例如硼矽酸鹽玻璃(boron silicate glass，BSG)及/或磷矽酸鹽玻璃(phosphosilicate glass，PSG)的摻雜襯墊。在一些實施例中，襯墊層222及/或氧化層224包含多層，例如介電襯墊和矽襯墊或第一介電襯墊和第二介電襯墊。在一些實施例中，氧化層224包含矽和氧(例如SiO2 )，且因此可被稱為氧化矽層。在一些實施例中，氧化層224包含多層。在一些實施例中，形成隔離部件220的步驟包含進行第一沉積製程，以在多閘極裝置200上方形成襯墊層，襯墊層部分填充由鰭212A和212B定義的溝槽，其中襯墊層連續地延伸於基底202和鰭結構210上方(例如襯墊層連續地延伸於基底202的頂表面、鰭212A和212B的側壁、圖案化層215的側壁及圖案化層215的頂表面上方而不會中斷)；進行第二沉積製程，以在襯墊層上方形成氧化層，氧化層填充溝槽的剩下部分，其中第二沉積製程過填充溝槽，使得氧化層的厚度大於鰭結構210的高度(例如氧化層形成於圖案化層215及/或鰭212A和212B的頂表面上方)；以及進行平坦化製程，以移除設置於鰭結構210上方及/或鰭結構210的頂表面之上的任何襯墊層及/或氧化層。第一沉積製程和第二沉積製程可使用化學氣相沉積(chemical vapor deposition，CVD)、物理氣相沉積(physical vapor deposition，PVD)、原子層沉積(atomic layer deposition，ALD)、可流動化學氣相沉積(flowable CVD，FCVD)、高密度電漿化學氣相沉積(high density plasma CVD，HDPCVD)、高深寬比沉積(high aspect ratio deposition，HARP)、金屬有機化學氣相沉積(metal organic CVD，MOCVD)、遠端電漿化學氣相沉積(remote plasma CVD，RPCVD)、電漿輔助化學氣相沉積(plasma enhanced CVD，PECVD)、低壓化學氣相沉積(low-pressure CVD，LPCVD)、原子層化學氣相沉積(atomic layer CVD，ALCVD)、常壓化學氣相沉積(atmospheric pressure CVD，APCVD)其他沉積方法或前述之組合。在一些實施例中，第一沉積製程使用原子層沉積來形成襯墊層，而第二沉積製程使用可流動化學氣相沉積、高密度電漿化學氣相沉積及/或高深寬比沉積來形成氧化層。在一些實施例中，平坦化製程為化學機械研磨(chemical mechanical polishing，CMP)製程，化學機械研磨製程移除多餘的襯墊層和氧化層及/或將隔離部件220及/或鰭212A和212B的頂表面平坦化。在所示的實施例中，鰭212A和212B用作平坦化停止層，使得平坦化製程移除設置於鰭212A和212B上方的圖案化層215，並進行至到達及暴露鰭212A和212B。在一些實施例中，在平坦化製程之後，隔離部件220的頂表面及鰭212A和212B的頂表面大致共平面。隔離部件220可被配置為淺溝槽隔離(shallow trench isolation，STI)結構、深溝槽隔離(deep trench isolation，DTI)結構、矽局部氧化(local oxidation of silicon，LOCOS)結構及/或其他合適的隔離結構。
請參照第5A和5B圖，將隔離部件220凹陷(例如透過蝕刻製程)，使得鰭212A和212B延伸(突出)於隔離部件220之間。舉例來說，隔離部件220圍繞鰭212A和212B的底部，進而定義上方鰭主動區230U(一般被稱為鰭212A和212B從隔離部件220的頂表面延伸的部分)和隔離部件220圍繞的下方鰭主動區230L(一般被稱為鰭212A和212B被隔離部件220圍繞的部分，此部分從基底202的頂表面延伸至隔離部件220的頂表面)。在一些實施例中，蝕刻製程將隔離部件220凹陷，直到達到上方鰭主動區230U的期望(目標)高度。舉例來說，上方鰭主動區230U的鰭高度FH定義於沿z方向的隔離部件220的頂表面與鰭212A和212B的個別頂表面之間。在一些實施例中，鰭高度FH在約40nm至約80nm。蝕刻製程被配置為相對於鰭212A和212B選擇性移除隔離部件220。換句話說，蝕刻製程大致移除隔離部件220，但是不移除或大致不移除鰭212A和212B。舉例來說，選擇蝕刻製程的蝕刻劑，蝕刻劑蝕刻包括矽的介電材料(即隔離部件220)的速率大於蝕刻半導體材料(即鰭212A和212B)的速率，即蝕刻劑對包括矽的介電材料(例如氧化矽及/或氮化矽)具有高蝕刻選擇性。蝕刻製程為乾蝕刻製程、濕蝕刻製程或前述之組合。可調整蝕刻製程的各種參數，以實現選擇性蝕刻隔離部件220，例如蝕刻氣體的流量、蝕刻氣體的濃度、載氣的濃度、第一蝕刻氣體的濃度對第二蝕刻氣體的濃度的比例、載氣的濃度對蝕刻氣體的濃度的比例、濕蝕刻溶液的濃度、在濕蝕刻溶液中第一濕蝕刻組成的濃度對第二濕蝕刻組成的濃度的比例、射頻源的功率、偏壓電壓、壓力、蝕刻製程的時間、在蝕刻製程期間維持在製程腔體中的溫度、在蝕刻製程期間晶圓的溫度、濕蝕刻溶液的溫度、其他合適的蝕刻參數或前述之組合。在一些實施例中，蝕刻製程為乾蝕刻製程，其中將乾蝕刻製程的時間調整為達成鰭212A和212B的期望高度(即定時乾蝕刻製程)。在一些實施例中，蝕刻製程包含多個步驟(階段)。在一些實施例中，蝕刻製程使用圖案化遮罩層作為蝕刻遮罩，其中圖案化遮罩層覆蓋鰭212A和212B，但是圖案化遮罩層中具有暴露隔離部件220的開口。
請參照第6A和6B圖，虛設閘極堆疊物(例如虛設閘極堆疊物240A、虛設閘極堆疊物240B和虛設閘極堆疊物240C)形成於鰭212A和212B的一部分上方及隔離部件220上方。虛設閘極堆疊物240A-240C在與鰭212A和212B的縱向方向不同(例如與其垂直)的方向縱向延伸。舉例來說，虛設閘極堆疊物240A-240C沿y方向彼此大致平行延伸，且具有定義於y方向的長度、定義於x方向的寬度及定義於z方向的高度。鰭212A和212B各具有沿各自長度(此處為沿x方向)定義的一個或多個通道區C和源極/汲極區S/D，其中每個通道區設置於各自的源極/汲極區之間。虛設閘極堆疊物240A-240C設置於鰭212A和212B的源極/汲極區之間，其中鰭212A和212B的通道區位於虛設閘極堆疊物240A-240C下方。在YZ平面中，虛設閘極堆疊物240A-240C圍繞鰭212A和212B的上方鰭主動區230U的頂表面和側壁表面。在XZ平面中，虛設閘極堆疊物240A-240C設置於鰭212A和212B的各自通道區的頂表面上方。在第6A和6B圖中，虛設閘極堆疊物240A設置於鰭212A的對應通道區上方，虛設閘極堆疊物240B設置於鰭212B的對應通道區上方，且虛設閘極堆疊物240C設置於鰭212A的對應通道區和鰭212B的對應通道區上方，其中虛設閘極堆疊物240C延伸於鰭212A和212B上方而不中斷。虛設閘極堆疊物240A-240C各包含虛設閘極介電質、虛設閘極電極及/或硬遮罩。虛設閘極介電質包含介電材料，例如氧化矽、高介電常數介電材料、其他合適的介電材料或前述之組合。在一些實施例中，虛設閘極介電質包含界面層(包含例如氧化矽)和設置於界面層上方的高介電常數介電層。虛設閘極電極包含合適的虛設閘極材料，例如多晶矽。在一些實施例中，虛設閘極堆疊物240A-240C可因此被稱為多晶矽(PO)閘極堆疊物。硬遮罩層包含氧化矽、碳化矽、氮化矽、其他合適的硬遮罩材料或前述之組合。在一些實施例中，虛設閘極堆疊物240A-240C包含許多其他層，例如蓋層、界面層、擴散層、阻障層或前述之組合。
虛設閘極堆疊物240A-240C透過沉積製程、微影製程、蝕刻製程、其他合適的製程或前述之組合形成。舉例來說，進行第一沉積製程，以在多閘極裝置200上方形成虛設閘極介電層；進行第二沉積製程，以在虛設閘極介電層上方形成虛設閘極電極層；以及進行第三沉積製程，以在虛設閘極電極層上方形成硬遮罩層。沉積製程包含化學氣相沉積、物理氣相沉積、原子層沉積、高密度電漿化學氣相沉積、金屬有機化學氣相沉積、遠端電漿化學氣相沉積、電漿輔助化學氣相沉積、低壓化學氣相沉積、原子層化學氣相沉積、常壓化學氣相沉積、電鍍、其他沉積方法或前述之組合。接著，進行閘極圖案化製程(包含例如各種微影製程、蝕刻製程及/或清潔製程，例如本文所描述的製程)，以將硬遮罩層、虛設閘極電極層及/或虛設閘極介電層圖案化，以形成第6A和6B圖所示的虛設閘極堆疊物240A-240C。在一些實施例中，閘極圖案化製程可包含閘極切割製程，閘極切割製程將延伸至鰭212A和212B上方的虛設閘極堆疊物分隔為分離的虛設閘極堆疊物，每個虛設閘極堆疊物(例如虛設閘極堆疊物240A和虛設閘極堆疊物240B)設置於鰭212A或鰭212B上方。在一些實施例中，閘極圖案化製程定義虛設閘極堆疊物之間的目標閘極間距(間隔)，例如在相鄰虛設閘極堆疊物之間延x方向的間隔(或距離)。舉例來說，閘極圖案化製程分別定義虛設閘極堆疊物240C與虛設閘極堆疊物240A之間和虛設閘極堆疊物240C與虛設閘極堆疊物240B之間的閘極間距(間隔)。本發明實施例考慮了任何數量的虛設閘極堆疊物及/或虛設閘極堆疊物的外形，可以注意的是，提供了虛設閘極堆疊物240A-240C進行說明。
請參照第7A和7B圖，沿虛設閘極堆疊物240A-240C的側壁形成閘極間隙壁245，進而形成閘極結構250A-250C(共同代表虛設閘極堆疊物240A-240C和閘極間隙壁245)。閘極間隙壁245與個別的虛設閘極堆疊物240A-240C相鄰(沿虛設閘極堆疊物240A-240C的側壁)設置。閘極間隙壁245透過任何合適的製程形成，且包含介電材料。介電材料可包含矽、氧、碳、氮、其他合適的材料或前述之組合(例如氧化矽、氮化矽、氮氧化矽、碳化矽、氮碳化矽、碳氧化矽及/或氮碳氧化矽)。舉例來說，介電層包含矽和氮(例如Si3 N4 )，例如氮化矽層沉積於多閘極裝置200上方並蝕刻(例如非等向性蝕刻)，以形成閘極間隙壁245。在一些實施例中，閘極間隙壁245包含多層結構，例如包含氮化矽的第一介電層以及包含氧化矽的第二介電層。在一些實施例中，形成多於一組的間隙壁(例如密封間隙壁、偏移間隙壁、犧牲間隙壁、虛設間隙壁及/或主要間隙壁)與虛設閘極堆疊物相鄰。在這些實施例中，各組間隙壁可包含具有不同蝕刻速率的材料。舉例來說，沉積並蝕刻包含矽和氧(例如氧化矽)的第一介電層，以形成與虛設閘極堆疊物240A-240C的側壁相鄰的第一組間隙壁；以及沉積並蝕刻包含矽和氮(例如氮化矽)的第二介電層，以形成與第一組間隙壁的側壁相鄰的第二組間隙壁。
請參照第8A、8B-1、8B-2和8B-3圖，在鰭212A和212B的源極/汲極區上方形成磊晶源極/汲極部件255。舉例來說，半導體材料磊晶成長於鰭212A和212B的源極/汲極區上及/或從鰭212A和212B的源極/汲極區磊晶成長，以形成磊晶源極/汲極部件255。在一些實施例中，例如第8B-1圖所示，對鰭212A和212B的源極/汲極區進行源極/汲極蝕刻，以形成源極/汲極凹口，且磊晶源極/汲極部件255成長於鰭212A和212B的源極/汲極區上及/或從鰭212A和212B的源極/汲極區成長，以填充源極/汲極凹口。在所示的實施例中，在源極/汲極蝕刻之後，相對於基底202的頂表面，鰭212A和212B的源極/汲極區的頂表面在隔離部件220的頂表面之下。在一些實施例中，蝕刻製程完全移除鰭212A和212B的源極/汲極區，以暴露基底202。在一些實施例中，在源極/汲極蝕刻之後，鰭212A和212B的源極/汲極區的頂表面在隔離部件220的頂表面之上及/或大致共平面。在一些實施例中，源極/汲極蝕刻被配置為選擇性蝕刻鰭212A和212B，而最小化蝕刻(至不蝕刻)閘極結構250A-250C及/或隔離部件220。在一些實施例中，如第8B-2和8B-3圖所示，磊晶源極/汲極部件255在不進行源極/汲極蝕刻的情況下從鰭212A和212B的源極/汲極區磊晶成長。在這些實施例中，磊晶源極/汲極部件255圍繞鰭212A和212B的源極/汲極區(例如覆蓋鰭212A和212B的頂表面和側壁)。可控制磊晶成長的參數，以實現磊晶源極/汲極部件255的不同輪廓，例如矩形形狀及/或正方形形狀輪廓(第8B-2圖)或鑽石形狀輪廓(第8B-3圖)。
磊晶製程可使用化學氣相沉積的沉積技術(例如氣相磊晶(vapor-phase epitaxy，VPE)、超高真空化學氣相沉積(ultra-high vacuum CVD，UHV-CVD)、低壓化學氣相沉積及/或電漿輔助化學氣相沉積)、分子束磊晶、其他合適的選擇性磊晶成長(selective epitaxial growth，SEG)製程或前述之組合。磊晶製程可使用氣體及/或液體前驅物，這些前驅物與鰭212A和212B的組成反應。磊晶源極/汲極部件255摻雜n型摻雜物及/或p型摻雜物。在一些實施例中，對於n型電晶體，磊晶源極/汲極部件255包含矽，矽可摻雜碳、磷、砷、其他n型摻雜物或前述之組合(例如形成Si:C、Si:P或Si:C:P磊晶源極/汲極部件)。在一些實施例中，對於p型電晶體，磊晶源極/汲極部件255包含矽鍺，矽鍺可摻雜硼、其他p型摻雜物或前述之組合(例如形成Si:Ge:B磊晶源極/汲極部件)。在一些實施例中，對於p型電晶體，磊晶源極/汲極部件255包含鍺，鍺可摻雜硼、鎵、銦、其他p型摻雜物或前述之組合(例如形成Ge:B或Ge:Ga磊晶源極/汲極部件)。在一些實施例中，磊晶源極/汲極部件255包含多於一個磊晶半導體層，其中磊晶半導體層可包含相同或不同的材料及/或摻雜濃度。在一些實施例中，磊晶源極/汲極部件255包含達成所期望在多閘極裝置200的電晶體的通道區中的伸張應力及/或壓縮應力的材料及/或摻雜物。在一些實施例中，磊晶源極/汲極部件255在沉積期間透過將雜質加入磊晶製程的源材料來摻雜(即原位摻雜)。在一些實施例中，磊晶源極/汲極部件255在磊晶成長之後透過離子佈植製程來摻雜。在一些實施例中，進行退火製程(例如快速熱退火及/或雷射退火)以活化鰭212A和212B的剩下部分、磊晶源極/汲極部件255、重摻雜源極/汲極(heavily doped source/drain，HDD)區(其可形成於鰭212A和212B的剩下部分及/或磊晶源極/汲極部件中)及/或輕摻雜源極/汲極(lightly doped source/drain，LDD)區(其可形成於鰭212A和212B的剩下部分及/或磊晶源極/汲極部件中)中的摻雜物。
請參照第9A圖、第9B圖(沿第9A圖的線G-G’)和第9C圖(沿第9A圖的線SD-SD’)，在磊晶源極/汲極部件255、閘極結構250A-250C、隔離部件220、鰭212A和212B以及基底202上方形成介電層260。介電層260設置於相鄰的閘極結構250A-250C之間。介電層260可包含設置於接觸蝕刻停止層(contact etch stop layer，CESL)上方的層間介電(interlayer dielectric，ILD)層，其中接觸蝕刻停止層設置於層間介電層與閘極結構250A-250C、隔離部件220以及鰭212A和212B之間。層間介電層包含介電材料，介電材料包含例如氧化矽、碳摻雜氧化矽、氮化矽、氮氧化矽、四乙氧基矽烷(tetraethoxysilane，TEOS)、磷矽酸鹽玻璃、硼矽酸鹽玻璃、硼摻雜磷矽酸鹽玻璃(boron-doped phosphosilicate glass，BPSG)、氟摻雜矽酸鹽玻璃(fluorine-doped silicate glass，FSG)、黑鑽石® (加州聖克拉拉的應用材料公司)、乾凝膠、氣凝膠、非晶氟化碳、聚對二甲苯、二苯並環丁烯(bis-benzocyclobutenes，BCB)基介電材料、SiLK® (密西根州密德蘭的陶氏化學)、聚醯亞胺、其他合適的介電材料或前述之組合。在一些實施例中，層間介電層包含介電材料具有介電常數小於二氧化矽的介電常數(k＜3.9)(即低介電常數介電材料)。在一些實施例中，層間介電層包含介電材料具有介電常數小於約2.5(即極低介電常數(extreme low-k，ELK)介電材料)，例如二氧化矽(SiO2 )(例如多孔二氧化矽)、碳化矽(SiC)及/碳摻雜氧化物(例如SiCOH基材料(具有例如Si-CH3 鍵))，上述每種材料被調整/配置為具有介電常數小於約2.5。接觸蝕刻停止層包含與層間介電層不同的材料，例如接觸蝕刻停止層的介電材料不同於層間介電層的介電材料。層間介電層及/或接觸蝕刻停止層可包含具有多個介電材料的多層結構。在所示的實施例中，層間介電層包含矽和氧(例如SiCOH、SiOx 或其他包括矽和氧的材料)，接觸蝕刻停止層包含氮及/或碳(例如SiN、SiCN、SiCON、SiON、SiC、SiCO、金屬氮化物及/或金屬氮碳化物)。介電層260透過沉積製程形成，例如化學氣相沉積、可流動化學氣相沉積、物理氣相沉積、原子層沉積、高密度電漿化學氣相沉積、金屬有機化學氣相沉積、遠端電漿化學氣相沉積、電漿輔助化學氣相沉積、低壓化學氣相沉積、原子層化學氣相沉積、常壓化學氣相沉積、電漿輔助原子層沉積(plasma enhanced ALD，PEALD)、其他合適的方法或前述之組合。在一些實施例中，形成介電層260的步驟包含透過原子層沉積及/或化學氣相沉積在多閘極裝置200上方沉積接觸蝕刻停止層，透過可流動化學氣相沉積、高深寬比沉積及/或高密度電漿化學氣相沉積在接觸蝕刻停止層上方沉積層間介電層，並進行化學機械研磨製程及/或其他平坦化製程，直到到達(暴露)虛設閘極堆疊物240A-240C的頂表面。在一些實施例中，平坦化製程移除虛設閘極堆疊物240A-240C的硬遮罩層，以暴露虛設閘極堆疊物240A-240C的虛設閘極電極。在一些實施例中，平坦化製程提供有著大致平坦表面的層間介電層、接觸蝕刻停止層和虛設閘極堆疊物240A-240C。
請參照第10A-12A和10B-12B圖，進行閘極取代製程，以金屬閘極堆疊物取代虛設閘極堆疊物240A-240C。請參照第10A和10B圖，透過移除虛設閘極堆疊物240A-240C，閘極開口265形成於閘極結構250A-250C中，以暴露鰭212A和212B的通道區。蝕刻製程被配置為相對於介電層260、閘極間隙壁245、隔離部件220及/或鰭212A和212B選擇性移除虛設閘極堆疊物240A-240C。換句話說，蝕刻製程大致移除虛設閘極堆疊物240A-240C，但是不移除或大致不移除介電層260、閘極間隙壁245、隔離部件220及/或鰭212A和212B。舉例來說，選擇用於蝕刻製程的蝕刻劑，蝕刻劑蝕刻多晶矽(即虛設閘極堆疊物240A-240C)的速率大於蝕刻半導體材料(即鰭212A和212B)及/或介電材料(即介電層260、閘極間隙壁245及/或隔離部件220)的速率，例如包括矽的半導體材料及/或包括矽的介電材料(即蝕刻劑相對於多晶矽具有高蝕刻選擇性)。蝕刻製程為乾蝕刻製程、濕蝕刻製程或前述之組合。可調整蝕刻製程的各種參數，以實現選擇性蝕刻虛設閘極堆疊物240A-240C，例如蝕刻氣體的流量、蝕刻氣體的濃度、載氣的濃度、第一蝕刻氣體的濃度對第二蝕刻氣體的濃度的比例、載氣的濃度對蝕刻氣體的濃度的比例、濕蝕刻溶液的濃度、在濕蝕刻溶液中第一濕蝕刻組成的濃度對第二濕蝕刻組成的濃度的比例、射頻源的功率、偏壓電壓、壓力、蝕刻製程的時間、在蝕刻製程期間維持在製程腔體中的溫度、在蝕刻製程期間晶圓的溫度、濕蝕刻溶液的溫度、其他合適的蝕刻參數或前述之組合。在一些實施例中，蝕刻製程包含多個步驟。舉例來說，蝕刻製程可交替使用蝕刻劑，以個別移除虛設閘極堆疊物240A-240C的各層。在一些實施例中，蝕刻製程使用圖案化遮罩層作為蝕刻遮罩，其中圖案化遮罩層覆蓋介電層260及/或閘極間隙壁245，但是圖案化遮罩層中具有暴露虛設閘極堆疊物240A-240C的開口。
請參照第11A和11B圖，在多閘極裝置200上方形成閘極介電層270，其中閘極介電層270部分填充閘極開口265並圍繞鰭212A和212B的通道區。閘極介電層270覆蓋鰭212A和212B的暴露表面，使得閘極介電層270沿鰭212A和212B的通道區的頂表面和側壁設置。在一些實施例中，閘極介電層270更設置於隔離部件220和介電層260上方。閘極介電層270包含高介電常數介電層，高介電常數介電層包含高介電常數介電材料，高介電常數介電材料一般係指介電材料具有介電常數大於二氧化矽的介電常數(k≈3.9)。舉例來說，高介電常數介電材料包含HfO2 、HfSiO、HfSiO4 、HfSiON、HfLaO、HfTaO、HfTiO、HfZrO、HfAlOx 、ZrO、ZrO2 、ZrSiO2 、AlO、AlSiO、Al2 O3 、TiO、TiO2 、LaO、LaSiO、Ta2 O3 、Ta2 O5 、Y2 O3 、SrTiO3 、BaZrO、BaTiO3 (BTO)、(Ba,Sr)TiO3 (BST)、Si3 N4 、二氧化鉿-氧化鋁(HfO2 -Al2 O3 )合金、其他適用於金屬閘極堆疊物的高介電常數介電材料或前述之組合。高介電常數介電層透過本文描述的任何製程形成，例如原子層沉積、化學氣相沉積、物理氣相沉積、氧化為主的沉積製程、其他合適的製程或前述之組合。舉例來說，原子層沉積製程沉積高介電常數介電層。在一些實施例中，原子層沉積為順應性沉積製程，使得高介電常數介電層的厚度在多閘極裝置200的各個表面上方大致一致(順應性)。在一些實施例中，閘極介電層270包含設置於高介電常數介電層與鰭212A和212B之間的界面層。界面層包含介電材料，例如SiO2 、HfSiO、SiON、其他包括矽的介電材料、其他合適的介電材料或前述之組合。界面層透過本文描述的任何製程形成，例如熱氧化、化學氧化、原子層沉積、化學氣相沉積、其他合適的製程或前述之組合。舉例來說，界面層透過化學氧化製程形成，化學氧化製程將鰭212A和212B的暴露表面暴露於氫氟酸。在一些實施例中，界面層透過熱氧化製程形成，熱氧化製程將鰭212A和212B的暴露表面暴露於氧及/空氣環境。在一些實施例中，界面層在形成高介電常數介電層之後形成。舉例來說，在一些實施例中，在形成高介電常數介電層之後，在氧及/或氮環境(例如一氧化二氮)中將多閘極裝置200退火。
請參照第12A和12B圖，加工進行至形成閘極結構250A-250C的金屬閘極堆疊物(也被稱為金屬閘極及/或高介電常數金屬閘極)。每個金屬閘極堆疊物包含個別的閘極介電質和個別的閘極電極，每個金屬閘極堆疊物被配置為依據多閘極裝置200的設計需求實現所期望的功能性。在所示的實施例中，閘極結構250A的金屬閘極堆疊物包含閘極介電質270A和閘極電極272A，閘極結構250B的金屬閘極堆疊物包含閘極介電質270B和閘極電極272B，且閘極結構250C的金屬閘極堆疊物包含閘極介電質270C和閘極電極272C。閘極電極272A-272C設置於對應的閘極介電質270A-270C上方，並圍繞對應的鰭212A和212B的通道區。舉例來說，閘極電極272A-272C沿鰭212A和212B的通道區的頂表面和側壁設置。在一些實施例中，形成金屬閘極堆疊物的步驟包含在閘極介電層270上方沉積沉積閘極電極層(例如透過原子層沉積、化學氣相沉積、物理氣相沉積、電鍍、其他合適的製程或前述之組合)，其中閘極電極層填充閘極開口265的剩下部分，並進行平坦化製程，以從多閘極裝置200移除多餘的閘極材料。舉例來說，平坦化製程移除閘極電極層和閘極介電層270設置於介電層260的頂表面和閘極間隙壁245的頂表面上方的部分，其中閘極電極層和閘極介電層270的剩下部分填充閘極開口265，以形成閘極電極272A-272C和閘極介電質270A-270C，提供用於閘極結構250A-250C的金屬閘極堆疊物。金屬閘極堆疊物可包含許多其他層，例如蓋層、界面層、擴散層、阻障層、硬遮罩層或前述之組合。在一些實施例中，進行化學機械研磨製程，直到到達(暴露)介電層260的頂表面，使得閘極結構250A-250C的頂表面與介電層260的頂表面大致共平面。
閘極電極272A-272C包含導電材料，例如多晶矽、Al、Cu、Ti、Ta、W、Mo、Co、TaN、NiSi、CoSi、TiN、WN、TiAl、TiAlN、TaCN、TaC、TaSiN、其他導電材料或前述之組合。在一些實施例中，閘極電極272A-272C包含功函數層和塊狀導電層。功函數層為調整為具有所期望功函數(例如n型功函數或p型功函數)的導電層，且導電塊狀層為形成於功函數層上方的導電層。在一些實施例中，功函數層包含n型功函數材料，例如Ti、Ag、Mn、Zr、TaAl、TaAlC、TiAlN、TaC、TaCN、TaSiN、其他合適的n型功函數材料或前述之組合。在一些實施例中，功函數層包含p型功函數材料，例如Ru、Mo、Al、TiN、TaN、WN、ZrSi2 、MoSi2 、TaSi2 、NiSi2 、WN、其他合適的p型功函數材料或前述之組合。塊狀(或填充)導電層包含合適的導電材料，例如Al、W、Ti、Ta、多晶矽、Cu、金屬合金、其他合適的材料或前述之組合。由於閘極結構250C跨越鰭212A和212B，因此鰭212A和212B各可對應至不同的電晶體區，閘極結構250C在每個電晶體區中可具有不同層。舉例來說，對應至一個電晶體區(例如對應至鰭212A)的閘極介電質270C及/或閘極電極272C的層的數量、外形及/或材料可不同於對應至另一個電晶體區(例如對應至鰭212B)的閘極介電質270C及/或閘極電極272C的層的數量、外形及/或材料。
請參照第13A和13B圖，在多閘極裝置200上方形成介電層275，並進行圖案化製程，以形成垂直延伸通過介電層275和介電層260的源極/汲極接觸(插塞)開口280，以暴露磊晶源極/汲極部件255。介電層275相似於介電層260，因此可配置並形成相似於上述的介電層260。在一些實施例中，圖案化製程包含進行微影製程，以在介電層275上方形成圖案化遮罩層，其中圖案化遮罩層具有暴露介電層275和介電層260覆蓋磊晶源極/汲極部件255的開口，並進行蝕刻製程，以移除介電層275和介電層260的暴露部分，以暴露磊晶源極/汲極部件255。微影製程可包含(例如透過旋塗)在介電層275上方形成光阻層，進行預曝光烘烤製程，使用遮罩進行曝光製程，進行曝光後烘烤製程，以及進行顯影製程。在曝光製程期間，光阻層暴露於輻射能(例如紫外線(UV)光源、深紫外線(DUV)光源或極紫外線(EUV)光源)，其中取決於遮罩及/或遮罩類型(例如二元遮罩、相位移遮罩或極紫外線遮罩)的遮罩圖案，遮罩阻檔、傳輸及/或反射輻射到光阻層，使得將對應至遮罩圖案的影像投影至光阻層上。由於光阻層對輻射能敏感，因此光阻層的曝光部分化學改變，且取決於光阻層的特性以及在顯影製程中使用的顯影溶液的特性，光阻層的曝光(或未曝光)部分在顯影製程期間溶解。在顯影之後，圖案化光阻層包含對應至遮罩的光阻圖案。或者，曝光製程可應用其他方法或以其他方法取代，例如無遮罩微影、電子束寫入及/或離子束寫入。在一些實施例中，圖案化光阻層在蝕刻製程期間用作蝕刻遮罩，以移除介電層275及/或介電層260的暴露部分。在一些實施例中，圖案化光阻層形成於遮罩層上方，在形成光阻層之前，遮罩層形成於介電層275上方，且圖案化光阻層用作蝕刻遮罩來移除遮罩層的一部分，進而形成圖案化遮罩層。在這些實施例中，圖案化遮罩層用作蝕刻遮罩，以移除介電層275及/或介電層260的暴露部分。蝕刻製程可包含乾蝕刻製程(反應性離子蝕刻(RIE)製程)、濕蝕刻製程、其他合適的蝕刻製程或前述之組合。在一些實施例中，蝕刻製程相對於圖案化遮罩層、磊晶源極/汲極部件255和隔離部件220選擇性蝕刻介電層275及/或介電層260。在一些實施例中，在蝕刻製程之後，(例如透過光阻剝離製程)從介電層275上方移除圖案化遮罩層。在一些實施例中，圖案化遮罩層透過蝕刻製程移除。
請參照第14A和14B圖，進行沉積製程，以在多閘極裝置200上方形成摻雜非晶層285，使得摻雜非晶層285部分填充源極/汲極接觸開口280。摻雜非晶層285覆蓋介電層260、磊晶源極/汲極部件255和隔離部件220的暴露表面。在所示的實施例中，摻雜非晶層285圍繞磊晶源極/汲極部件255，使得摻雜非晶層285設置於磊晶源極/汲極部件255的頂表面和側壁上。摻雜非晶層285具有厚度t。在一些實施例中，厚度t在約1nm至約20nm。在一些實施例中，摻雜非晶層285順應性沉積於多閘極裝置200上方，使得厚度t在多閘極裝置200的暴露表面上方為大致一致的。舉例來說，沿介電層260的側壁的厚度t大致相同於沿磊晶源極/汲極部件255的側壁的厚度t，及/或沿磊晶源極/汲極部件255的側壁的厚度t大致相同於沿磊晶源極/汲極部件255的頂表面的厚度t。在一些實施例中，摻雜非晶層285的厚度t在多閘極裝置200的暴露表面上方變化，使得摻雜非晶層285並非順應性層。摻雜非晶層285包含具有非晶體結構(即具有無序原子結構的材料)的半導體材料，例如非晶鍺、非晶矽、非晶矽鍺及/或其他非晶半導體材料。在一些實施例中，摻雜非晶層285和磊晶源極/汲極部件255包含相同材料，但是具有不同的原子結構。舉例來說，摻雜非晶層285和磊晶源極/汲極部件255皆包含鍺，但是摻雜非晶層285包含非晶鍺(例如a-Ge)，且磊晶源極/汲極部件255包含晶體鍺(例如c-Ge)。在一些實施例中，鰭212A和212B包含具有晶體結構(換句話說，具有有序原子結構的材料)的半導體材料，例如晶體矽(例如c-Si)、晶體鍺及/或晶體矽鍺(c-SiGe)。取決於多閘極裝置200的設計需求，摻雜非晶層285包含n型摻雜物、p型摻雜物或前述之組合。p型摻雜物包含硼(B)、鎵(Ga)、銦(In)、其他p型摻雜物或前述之組合。n型摻雜物包含砷(As)、磷(P)、銻(Sb)、其他n型摻雜物或前述之組合。在所示的實施例中，摻雜非晶層285包含摻雜鎵的非晶鍺，且可被稱為鎵摻雜非晶鍺(a-Ge:Ga)層。
用於形成摻雜非晶層285的沉積製程為物理氣相沉積、原子層沉積、化學氣相沉積、高密度電漿化學氣相沉積、金屬有機化學氣相沉積、遠端電漿化學氣相沉積、電漿輔助化學氣相沉積、低壓化學氣相沉積、原子層化學氣相沉積、常壓化學氣相沉積、電鍍、其他合適的方法或前述之組合。摻雜非晶層285並非使用離子佈植製程形成(舉例來說，其中以摻雜物離子(例如鎵離子)轟擊半導體層，以形成摻雜非晶層285)，因為本發明實施例理解通常用以降低接觸電阻率的離子佈植製程(以及與其相關的加工)不與多閘極裝置(例如多閘極裝置200)的製造相容。特別來說，在離子佈植製程之後，常需要高溫退火製程，以活化摻雜物，離子佈植製程可損壞多閘極裝置的閘極結構(例如閘極堆疊物)及/或無意地造成摻雜物擴散至多閘極裝置的通道中。再者，由於多閘極裝置的源極/汲極區的三維幾何形狀的緣故，離子佈植製程的離子(摻雜物)不均勻地到達源極/汲極區的頂部和底部，使得在源極/汲極區的頂部的摻雜物濃度可大於在源極/汲極區的底部及/或沿源極/汲極區的側壁的摻雜物濃度，限制了接觸電阻率的降低。再者，離子佈植製程時常使用光阻層(遮罩)來覆蓋不應進行離子佈植製程的區域，且光阻層(例如由於其厚度)限制了離子佈植製程可將摻雜物植入源極/汲極區的角度，導致多閘極裝置的源極/汲極區中的摻雜物濃度不一致。取而代之的是，本發明實施例提出使用原位摻雜沉積製程形成摻雜非晶層285，其中隨著半導體材料沉積於多閘極裝置200上方，將摻雜物引入半導體材料中。在一些實施例中，沉積製程為低溫沉積製程。舉例來說，沉積製程期間的晶圓溫度小於或等於約350°C。在一些實施例中，摻雜非晶層285透過低溫物理氣相沉積形成，其中製程腔體中的溫度為約室溫(例如約20°C至約25°C)至約350°C。在一些實施例中，低溫物理氣相沉積為共鍍製程，其中用高能離子(例如電漿離子)轟擊至少含鍺靶材和含鎵靶材，以將鍺和鎵濺鍍至多閘極裝置200的暴露表面上。在一些實施例中，共鍍製程為反應性磁控濺鍍製程。在一些實施例中，摻雜非晶層285透過低溫原子層沉積形成，其中製程腔體中的溫度在約150°C至約350°C。低溫原子層沉積使用含鍺前驅物和含鎵前驅物。在一些實施例中，含鍺前驅物為四(二甲基氨基)鍺烷(tetrakis(dimethylamino)germane，TDMAGe)、其他合適的含鍺前驅物或前述之組合。在一些實施例中，含鎵前驅物為乙醯丙酮鎵(Ga(acac)3 )、六(二甲基氨基)二鎵(Ga2 (NMe2 )6 )、環(三氨基六甲基三鎵)([(CH3 )2GaNH2 ]3 )、二甲基異丙醇鎵(Me2 GaOiPr)、三(異丙醇)鎵(Ga(OiPr)3 )、三甲基鎵(TMGa)、三(2,2,6,6-四甲基-3,5-庚二酮酸)鎵(Ga(TMHD)3 )、其他合適的含鎵前驅物或前述之組合。在一些實施例中，在沉積製程期間，含鎵前驅物與含氧前驅物(其可被稱為反應物前驅物)反應，含氧前驅物例如O2 、H2 O、O3 及/或O2 電漿。舉例來說，Ga(acac)3 與H2 O及/或O3 反應。在另一範例中，Ga2 (NMe2 )6 與H2 O反應。在另一範例中，[(CH3 )2GaNH2 ]3 與O2 電漿反應。在另一範例中，Me2 GaOiPr與H2 O反應。在另一範例中，Ga(OiPr)3 與H2 O反應。在另一範例中，TMGa與O3 或O2 電漿反應。在另一範例中，Ga(TMHD)3 與O2 電漿反應。在一些實施例中，沉積製程為奈米積層(nanolamination)製程，其中摻雜非晶層285為奈米積層。
請參照第15A和15B圖，對摻雜非晶層285進行退火製程，以將摻雜非晶半導體材料(即具有非晶體結構的半導體材料)轉變(結晶化)為摻雜晶體半導體材料(即具有晶體結構的半導體材料)，進而形成摻雜晶體(結晶化)層285’。退火製程將摻雜非晶層285設置於半導體表面(例如磊晶源極/汲極部件255)上方的至少一部分結晶化。在一些實施例中，退火製程將摻雜非晶層285設置於半導體表面上方的部分結晶化，但是不將摻雜非晶層285設置於介電表面上方的部分結晶化。在一些實施例中，摻雜晶體層285’設置於磊晶源極/汲極部件255上方，而摻雜非晶層285保留在介電層260及/或隔離部件220上方。在一些實施例中，退火製程將摻雜非晶層285設置於介電層260及/或隔離部件220上方的部分結晶化。在一些實施例中，退火製程將摻雜非晶層285的整體結晶化，使得摻雜晶體層285’覆蓋多閘極裝置200的整體(即在所示的實施例中，磊晶源極/汲極部件255、介電層260和隔離部件220)。在摻雜非晶層285為鎵摻雜非晶鍺層的情況下，退火製程將鎵摻雜非晶鍺結晶化(換句話說，將其原子結構重新排列)，使得摻雜晶體層285’為鎵摻雜晶體鍺層(換句話說，具有有序原子結構的鎵摻雜鍺)。只要退火製程的溫度足以將摻雜非晶層285結晶化，可使用任何合適的退火製程。在一些實施例中，退火製程為雷射退火製程，雷射退火製程使用雷射光束提供材料的局部加熱，雷射光束可活化摻雜晶體層285’及/或摻雜非晶層285中的摻雜物。在一些實施例中，雷射退火製程為毫秒雷射退火製程，毫秒雷射退火製程將摻雜非晶層285暴露於雷射脈衝達毫秒(ms)時間。在一些實施例中，毫秒雷射退火製程將摻雜非晶層285暴露於具有溫度約750°C至約900°C的熱量。在一些實施例中，雷射退火製程為為奈秒雷射退火製程，奈秒雷射退火製程將將摻雜非晶層285暴露於雷射脈衝達奈秒(ns)時間。在一些實施例中，奈秒雷射退火製程將摻雜非晶層285暴露於具有溫度大於約900°C的熱量。
已觀察到相較於透過傳統金屬-半導體界面表現出的接觸電阻率，所提出之提供覆蓋磊晶源極/汲極部件255的摻雜晶體層285’的沉積製程和退火製程增加了在金屬-半導體界面處的摻雜水平，進而降低了接觸電阻率。再者，在閘極取代製程之後(特別來說，在源極/汲極接點形成期間)，進行沉積和退火製程防止在後續加工期間在摻雜晶體層285’中的摻雜物去活化，確保完整性並保留降低接觸電阻率所需的摻雜水平。在一些實施例中，在摻雜晶體層285’中的摻雜物(例如鎵)的摻雜濃度在約1 x 1020 cm-3 至約5 x 1021 cm-3 。在一些實施例中，摻雜晶體層285’包含摻雜物濃度(例如鎵濃度)在固溶度之上。舉例來說，摻雜物濃度(例如鎵濃度)大於或等於約1 x 1021 cm-3 。已觀察到大於摻雜物固溶度(例如鎵的固溶度)的摻雜水平可實現降低接觸電阻率，這是透過現有的源極/汲極接點製造技術無法實現的。在一些實施例中，摻雜晶體層285’具有接觸電阻率(ρc)小於約1 x 10-9 Ω-cm2 。在一些實施例中，摻雜晶體層285’的摻雜物濃度大於磊晶源極/汲極部件255的摻雜物濃度(及/或鰭212A和212B的摻雜物濃度，例如在多閘極裝置200不包含磊晶源極/汲極部件255的實施例中)。在一些實施例中，摻雜非晶層285和磊晶源極/汲極部件255摻雜相同的摻雜物(例如皆摻雜Ga)。在一些實施例中，摻雜非晶層285和磊晶源極/汲極部件255摻雜不同的摻雜物(例如摻雜非晶層285摻雜Ga，且磊晶源極/汲極部件255摻雜B)。在一些實施例中，摻雜非晶層285及/或磊晶源極/汲極部件255摻雜Ga和B。
請參照第16A和16B圖，透過蝕刻製程可從多閘極裝置200移除摻雜非晶層285的任何剩下部分。舉例來說，蝕刻製程移除摻雜非晶層285留在多閘極裝置200的介電表面(例如介電層260及/或隔離部件220)上方的部分。蝕刻製程被配置為相對於摻雜晶體層285’及/或介電材料(例如介電層260及/或隔離部件220)選擇性移除摻雜非晶層285。換句話說，蝕刻製程大致移除摻雜非晶層285，但是不移除或大致不移除摻雜晶體層285’。舉例來說，選擇蝕刻製程的蝕刻劑，蝕刻劑蝕刻摻雜非晶半導體材料(即摻雜非晶層285)的速率大於蝕刻摻雜晶體半導體材料(即摻雜晶體層285’)的速率，即蝕刻劑相對於非晶半導體材料(例如鎵摻雜非晶鍺)具有高蝕刻選擇性。蝕刻製程為乾蝕刻製程、濕蝕刻製程或前述之組合。可調整蝕刻製程的各種參數，以實現選擇性蝕刻摻雜非晶層285，例如蝕刻氣體的流量、蝕刻氣體的濃度、載氣的濃度、第一蝕刻氣體的濃度對第二蝕刻氣體的濃度的比例、載氣的濃度對蝕刻氣體的濃度的比例、濕蝕刻溶液的濃度、在濕蝕刻溶液中第一濕蝕刻組成的濃度對第二濕蝕刻組成的濃度的比例、射頻源的功率、偏壓電壓、壓力、蝕刻製程的時間、在蝕刻製程期間維持在製程腔體中的溫度、在蝕刻製程期間晶圓的溫度、濕蝕刻溶液的溫度、其他合適的蝕刻參數或前述之組合。在一些實施例中，蝕刻製程為被配置來蝕刻鎵摻雜非晶鍺而沒有或最小化蝕刻鎵摻雜晶體鍺的乾蝕刻製程。在一些實施例中，省略與第16A和16B圖相關聯的加工，使得多閘極裝置200包含摻雜晶體層285’和摻雜非晶層285的任何剩下部分。
請參照第17A、17B-1、17B-2和17B-3圖，在源極/汲極接觸開口280的剩下部分中形成連接至磊晶源極/汲極部件255的源極/汲極接點290。源極/汲極接點290圍繞對應的磊晶源極/汲極部件255，並透過摻雜晶體層285’與對應的磊晶源極/汲極部件255隔開。每個源極/汲極接點290包含接觸阻障(及/或襯墊)層292和設置於接觸阻障層292上方的接觸塊狀層294。接觸阻障層292和接觸塊狀層294個包含一個或多個導電材料。在一些實施例中，接觸阻障層292包含促進介電材料(此處為介電層260及/或隔離部件220)與接觸塊狀層294之間以及摻雜晶體層285’與接觸塊狀層294之間的黏著性的材料。接觸阻障層292的材料可更防止金屬成分(例如金屬原子/離子)從源極/汲極接點290擴散至圍繞的介電材料中。在一些實施例中，接觸阻障層292包含鈦、鈦合金、鉭、鉭合金、鈷、鈷合金、釕、釕合金、鉬、鉬合金、鈀、鈀合金、其他合適配置以促進及/或增強金屬材料與介電材料之間的黏著性及/或防止金屬成分從金屬材料擴散至介電材料的成分或前述之組合。舉例來說，接觸阻障層292包含鉭、氮化鉭、氮化鉭鋁、氮化鉭矽、碳化鉭、鈦、氮化鈦、氮化鈦鉭、氮化鈦矽、鈦鋁、氮化鈦鋁、碳化鈦、鎢、氮化鎢、碳化鎢、氮化鉬、鈷、氮化鈷、釕、鈀或前述之組合。在另一範例中，接觸阻障層292包含摻雜磷的矽。接觸塊狀層294包含鎢、釕、鈷、銅、鋁、銥、鈀、鉑、鎳、低電阻率金屬成分、前述之合金或前述之組合。在所示的實施例中，接觸塊狀層294包含鎢、釕及/或鈷。在一些實施例中，源極/汲極接點290透過進行第一沉積製程以在多閘極裝置200上方形成接觸阻障材料，以部分填充源極/汲極接觸開口280，並進行第二沉積製程以在接觸阻障材料上方形成接觸塊狀材料來形成，其中接觸塊狀材料填充源極/汲極接觸開口280的剩下部分。第一沉積製程和第二沉積製程可包含化學氣相沉積、物理氣相沉積、原子層沉積、高密度電漿化學氣相沉積、金屬有機化學氣相沉積、遠端電漿化學氣相沉積、電漿輔助化學氣相沉積、低壓化學氣相沉積、原子層化學氣相沉積、常壓化學氣相沉積、電漿輔助原子層沉積、電鍍、無電電鍍、其他沉積方法或前述之組合。進行化學機械研磨及/或其他平坦化製程，以移除多餘的接觸塊狀材料及/或接觸阻障材料(例如在介電層275的頂表面上方的部分)，進而形成源極/汲極接點290(即接觸阻障層292和接觸塊狀層294)。化學機械研磨製程可將源極/汲極接點290和介電層275平坦化，使得介電層275的頂表面和源極/汲極接點290的頂表面大致共平面。
在一些實施例中，源極/汲極接點290、介電層275和介電層260形成多層互連(multi-layer interconnect，MLI)部件的一部分。介電層275和介電層260形成多層互連部件的兩個最底部層(例如分別為ILD1和ILD0)。多層互連部件電性耦接各種裝置(例如多閘極裝置200的p型電晶體及/或n型電晶體、電阻、電容及/或電感)及/或組件(舉例來說，多閘極裝置200的p型電晶體及/或n型電晶體的閘極電極及/或磊晶源極/汲極部件)，使得各種裝置及/或組件可按照多閘極裝置200的設計需求所規定的來運作。在一些實施例中，多閘極裝置200具有包含設置於對應的磊晶源極/汲極部件255之間並圍繞對應的鰭212A的通道區的閘極結構250A的第一電晶體、包含設置於對應的磊晶源極/汲極部件255之間並圍繞對應的鰭212B的通道區的閘極結構250B的第二電晶體、包含設置於對應的磊晶源極/汲極部件255之間並圍繞對應的鰭212A的通道區的閘極結構250C的第三電晶體以及包含設置於對應的磊晶源極/汲極部件255之間並圍繞對應的鰭212B的通道區的閘極結構250C的第四電晶體。第一電晶體、第二電晶體、第三電晶體或第四電晶體的至少一者為p型電晶體。在一些實施例中，p型電晶體包含設置於p型源極/汲極區之間的n型通道，其中n型通道包含n摻雜晶體鍺或n摻雜晶體矽(例如鰭212A和212B的通道區)，且源極/汲極區包含p摻雜晶體鍺或p摻雜晶體矽鍺(在一些實施例中，硼摻雜及/或鎵摻雜)。在這些實施例中，摻雜晶體層285’包含鎵摻雜晶體鍺，鎵摻雜晶體鍺降低了p型電晶體的接觸電阻率，進而降低寄生源極/汲極電阻，並改善p型電晶體的效能。多層互連部件包含介電層和導電層(例如金屬層)的組合，此組合被配置以形成各種互連結構。導電層被配置以形成垂直互連部件(例如裝置層級接點及/或導通孔)及/或水平互連部件(例如導線)。垂直互連部件一般連接多層互連部件的不同層(或不同平面)中的水平互連部件。在操作期間，互連部件被配置以發送訊號於多閘極裝置200的元件及/或組件之間及/或分配訊號(例如時脈訊號、電壓訊號及/或接地訊號)至多閘極裝置200的元件及/或組件。製造可繼續形成多層互連部件的額外部件，例如一個或多個閘極接點、導通孔及/或導線。
在一些實施例中，其中多閘極裝置200的一個或多個電晶體被配置為全繞式閘極(GAA)，閘極結構250A-250C的金屬閘極堆疊物(即閘極電極272A-272C和閘極介電質270A-270C)沿電晶體的通道層的頂表面、底表面和側壁設置。舉例來說，第18A、18B、18C-1、18C-2和18C-3圖為依據本發明實施例各方面，可透過第1圖中製造源極/汲極接點的方法來製造的多閘極裝置300的一部分或整體的局部透視圖。在這些實施例中，在進行3A和3B圖的鰭製造製程之前，在基底202上方形成半導體層堆疊物，且鰭212A和鰭212B各包含半導體層堆疊物。再者，在這些實施例中，在閘極取代製程期間，在形成閘極介電層270之前，進行通道釋放製程，以相對於半導體層堆疊物的第二層選擇性移除半導體層堆疊物的第一層，留下鰭212A和212B的半導體層堆疊物的第二層懸置於全繞式閘極的通道區中的基底202上方。舉例來說，在第18A、18B、18C-1、18C-2和18C-3圖中，半導體層312A和半導體層312B(皆可被稱為懸置通道層)懸置於基底202上方。因此，金屬閘極堆疊物(此處為閘極電極272A-272C和閘極介電質270A-270C)圍繞半導體層312A和312B。在一些實施例中，金屬閘極堆疊物部分圍繞半導體層312A和312B。再者，在這些實施例中，當形成磊晶源極/汲極部件255時，鰭212A和212B的半導體層堆疊物可進行類似於形成鰭式場效電晶體時的源極/汲極蝕刻，且因此全繞式閘極的源極/汲極區相似於鰭式場效電晶體的源極/汲極區，如第18C-1圖所示。在一些實施例中，進行源極/汲極釋放製程，以相對於半導體層堆疊物的第二層選擇性移除半導體層堆疊物的第一層，留下鰭212A和212B的半導體層堆疊物的第二層懸置於全繞式閘極的源極/汲極區中的基底202上方。舉例來說，半導體層312A和312B也可懸置於全繞式閘極的源極/汲極區中的基底202上方，如第18C-2或18C-3圖所示。在這些實施例中，圍繞全繞式閘極的源極/汲極區中的懸置半導體層312A和312B的磊晶源極/汲極部件255可合併在一起，如第18C-2圖所示，或不合併在一起，如第18C-3圖所示。因此，在全繞式閘極中，摻雜晶體層285’可圍繞磊晶源極/汲極部件255和懸置的半導體層312A和312B，如第18C-2圖所示，或環繞磊晶源極/汲極部件255和懸置的半導體層312A和312B，如第18C-3圖所示。取決於多閘極裝置300的設計考量，本發明實施例考慮了磊晶源極/汲極部件255和摻雜晶體層285’的其他配置。本揭露更考慮了多閘極裝置300不包含磊晶源極/汲極部件255的實施例，使得摻雜晶體層285’直接設置於半導體層312A和312B上並物理接觸半導體層312A和312B。在一些實施例中，在第18C-2或18C-3圖中，多閘極裝置300不包含磊晶源極/汲極部件255，且摻雜晶體層285’直接設置於全繞式閘極的源極/汲極區中懸置的半導體層312A和312B上。在這些實施例中，摻雜晶體層285’環繞懸置的半導體層312A和312B。再者，在這些實施例中，取決於設計及/或製程考量，環繞懸置的半導體層312A和312B的摻雜晶體層285’ 可在懸置的半導體層312A和312B之間合併在一起，或在懸置的半導體層312A和312B之間不合併在一起。
在以上描述中，可以看出本發明實施例描述的多閘極裝置相較於傳統多閘極裝置提供許多優點。然而，可以理解的是，其他實施例可提供額外的優點，且本文並不需要揭露所有優點，且所有實施例並不需要特定優點。本揭露提供許多不同的實施例。例示性裝置包含通道層、第一磊晶源極/汲極部件和第二磊晶源極/汲極部件，設置於基底上方。通道層設置於第一磊晶源極/汲極部件與第二磊晶源極/汲極部件之間。此裝置更包含金屬閘極，設置於第一磊晶源極/汲極部件與第二磊晶源極/汲極部件之間。金屬閘極設置於通道層上方並物理接觸通道層的至少兩面。此裝置更包含源極/汲極接點，設置於第一磊晶源極/汲極部件上方。此裝置更包含摻雜晶體半導體層，設置於第一磊晶源極/汲極部件與源極/汲極接點之間。摻雜晶體半導體層設置於第一磊晶源極/汲極部件上方並物理接觸第一磊晶源極/汲極部件的至少兩面。在一些實施例中，摻雜晶體半導體層為鎵摻雜晶體鍺層。在一些實施例中，摻雜晶體半導體層具有接觸電阻率(ρc)小於約1 x 10-9 Ω-cm2 。在一些實施例中，摻雜晶體半導體層包含p型摻雜物，且不含碳。在一些實施例中，通道層為從基底延伸的半導體鰭的通道區，且金屬閘極圍繞半導體鰭，第一磊晶源極/汲極部件圍繞半導體鰭的第一源極/汲極區，且第二磊晶源極/汲極部件圍繞半導體鰭的第二源極/汲極區，且摻雜晶體半導體層圍繞第一磊晶源極/汲極部件。在一些實施例中，通道層為從基底延伸的半導體鰭的通道區，且金屬閘極圍繞半導體鰭，第一磊晶源極/汲極部件設置於半導體鰭的第一源極/汲極區上方，且第二磊晶源極/汲極部件設置於半導體鰭的第二源極/汲極區上方，且摻雜晶體半導體層圍繞第一磊晶源極/汲極部件。
在一些實施例中，通道層為設置於基底上方的懸置半導體層的通道區。在這些實施例中，金屬閘極環繞懸置半導體層的通道區。在這些實施例中，第一磊晶源極/汲極部件環繞懸置半導體層的第一源極/汲極區，且第二磊晶源極/汲極部件環繞懸置半導體層的第二源極/汲極區，且摻雜晶體半導體層圍繞第一磊晶源極/汲極部件和懸置半導體層的第一源極/汲極區。在一些實施例中，通道層為設置於基底上方的懸置半導體層的通道區。在這些實施例中，金屬閘極環繞懸置半導體層的通道區。在這些實施例中，第一磊晶源極/汲極部件環繞懸置半導體層的第一源極/汲極區，且第二磊晶源極/汲極部件環繞懸置半導體層的第二源極/汲極區，且摻雜晶體半導體層環繞第一磊晶源極/汲極部件和懸置半導體層的第一源極/汲極區。
另一例示性裝置包含n型通道層、第一p型磊晶源極/汲極部件和第二p型磊晶源極/汲極部件，設置於基底上方。n型通道層設置於第一p型磊晶源極/汲極部件與第二p型磊晶源極/汲極部件之間。金屬閘極，設置於第一p型磊晶源極/汲極部件與第二p型磊晶源極/汲極部件之間。金屬閘極設置於n型通道層上方並物理接觸n型通道層的至少兩面。第一鎵摻雜晶體鍺層，設置於第一p型磊晶源極/汲極部件上方並物理接觸第一p型磊晶源極/汲極部件的至少兩面，以及第二鎵摻雜晶體鍺層，設置於第二p型磊晶源極/汲極部件上方並物理接觸第二p型磊晶源極/汲極部件的至少兩面。第一鎵摻雜晶體鍺層將第一p型磊晶源極/汲極部件與第一源極/汲極接點隔開，且第二鎵摻雜晶體鍺層將第二p型磊晶源極/汲極部件與第二源極/汲極接點隔開。在一些實施例中，第一p型磊晶源極/汲極部件和第二p型磊晶源極/汲極部件各包含p型摻雜晶體鍺。在這些實施例中，第一鎵摻雜晶體鍺層和第二鎵摻雜晶體鍺層中的鍺的第一摻雜物濃度大於第一p型磊晶源極/汲極部件和第二p型磊晶源極/汲極部件中的p型摻雜物的第二摻雜物濃度。在一些實施例中，第一p型磊晶源極/汲極部件設置於鰭的第一源極/汲極區上方，且第二p型磊晶源極/汲極部件設置於鰭的第二源極/汲極區上方，且鰭包含p型摻雜晶體矽。在一些實施例中，第一p型磊晶源極/汲極部件設置於鰭的第一源極/汲極區上方，且第二p型磊晶源極/汲極部件設置於鰭的第二源極/汲極區上方，且鰭包含p型摻雜晶體鍺。在一些實施例中，n型通道層包含n型摻雜晶體鍺。在一些實施例中，n型通道層包含n型摻雜晶體矽。在一些實施例中，第一鎵摻雜晶體鍺層和第二鎵摻雜晶體鍺層各不含碳。
例示性方法包含在介電層中形成暴露多閘極裝置的源極/汲極部件的源極/汲極接觸開口；進行沉積製程，在多閘極裝置上方形成摻雜非晶半導體層，其中摻雜非晶半導體層部分填充源極/汲極接觸開口，並圍繞多閘極裝置的源極/汲極部件；進行退火製程，以將摻雜非晶半導體層至少圍繞源極/汲極部件的的部分結晶化，進而形成圍繞多閘極裝置的源極/汲極部件的摻雜晶體半導體層；以及在源極/汲極接觸開口的剩下部分中形成源極/汲極接點。在一些實施例中，沉積摻雜非晶半導體層的步驟包含使用鎵前驅物進行原子層沉積製程。在一些實施例中，沉積摻雜非晶半導體層的步驟包含使用鎵靶材進行物理氣相沉積製程。在一些實施例中，此方法更包含在源極/汲極接觸開口的剩下部分中形成源極/汲極接點之前，從多閘極裝置上方移除摻雜非晶半導體層的剩下部分。在一些實施例中，進行退火製程的步驟包含進行雷射退火製程。在一些實施例中，源極/汲極接觸開口在進行閘極取代製程之後形成，其中以金屬閘極取代虛設閘極。
前述內文概述了許多實施例的特徵，使本技術領域中具有通常知識者可以從各個方面更加了解本發明實施例。本技術領域中具有通常知識者應可理解，且可輕易地以本發明實施例為基礎來設計或修飾其他製程及結構，並以此達到相同的目的及/或達到與在此介紹的實施例等相同之優點。本技術領域中具有通常知識者也應了解這些相等的結構並未背離本發明的發明精神與範圍。在不背離本發明的發明精神與範圍之前提下，可對本發明實施例進行各種改變、置換或修改。
100:方法 110,115,120,125,130:方塊 200,300:多閘極裝置 202:基底 210:鰭結構 212A,212B:鰭 215:圖案化層 220:隔離部件 222:襯墊層 224:氧化層 230L:下方鰭主動區 230U:上方鰭主動區 240A,240B,240C:虛設閘極堆疊物 245:閘極間隙壁 250A,250B,250C:閘極結構 255:磊晶源極/汲極部件 260,275:介電層 265:閘極開口 270:閘極介電層 270A,270B,270C:閘極介電質 272A,272B,272C:閘極電極 280:源極/汲極接觸開口 285:摻雜非晶層 285’:摻雜晶體層 290:源極/汲極接點 292:接觸阻障層 294:接觸塊狀層 312A,312B:半導體層 C:通道區 S/D:源極/汲極區 FH:鰭高度 t:厚度
根據以下的詳細說明並配合所附圖式可以更加理解本發明實施例。應注意的是，根據本產業的標準慣例，圖示中的各種部件(feature)並未必按照比例繪製。事實上，可能任意的放大或縮小各種部件的尺寸，以做清楚的說明。 第1圖為依據本發明實施例各方面之製造多閘極裝置的源極/汲極接點的方法的流程圖。 第2A-2B、3A-3B、4A-4B、5A-5B、6A-6B、7A-7B、8A、8B-1、8B-2、8B-3、9A-9C、10A-10B、11A-11B、12A-12B、13A-13B、14A-14B、15A-15B、16A-16B、17A、17B-1、17B-2、17B-3圖為依據本發明實施例各方面，多閘極裝置的一部分或整體在各個製造階段(例如與第1圖的方法相關聯的製造階段)的局部透視圖。 第18A、18B、18C-1、18C-2和18C-3圖為依據本發明實施例各方面，可透過第1圖中製造源極/汲極接點的方法來製造的多閘極裝置的一部分或整體的局部透視圖。
300:多閘極裝置
202:基底
212A,212B:鰭
220:隔離部件
255:磊晶源極/汲極部件
260,275:介電層
285’:摻雜晶體層
290:源極/汲極接點
292:接觸阻障層
294:接觸塊狀層

Claims (14)

  1. 一種半導體裝置，包括：一通道層、一第一磊晶源極/汲極部件和一第二磊晶源極/汲極部件，設置於一基底上方，其中該通道層設置於該第一磊晶源極/汲極部件與該第二磊晶源極/汲極部件之間；一金屬閘極，設置於該第一磊晶源極/汲極部件與該第二磊晶源極/汲極部件之間，其中該金屬閘極設置於該通道層上方並物理接觸該通道層的至少兩面；一源極/汲極接點，設置於該第一磊晶源極/汲極部件上方；以及一摻雜晶體半導體層，設置於該第一磊晶源極/汲極部件與該源極/汲極接點之間，其中該摻雜晶體半導體層設置於該第一磊晶源極/汲極部件上方並物理接觸該第一磊晶源極/汲極部件的至少兩面，且其中該源極/汲極接點覆蓋該摻雜晶體半導體層的頂表面及側壁。
  2. 如請求項1之半導體裝置，其中該摻雜晶體半導體層為一鎵摻雜晶體鍺層。
  3. 如請求項1之半導體裝置，其中該摻雜晶體半導體層包含p型摻雜物，且不含碳。
  4. 如請求項1至3中任一項之半導體裝置，其中：該通道層為從該基底延伸的一半導體鰭的一通道區，且該金屬閘極圍繞該半導體鰭；該第一磊晶源極/汲極部件圍繞該半導體鰭的一第一源極/汲極區，且該第二磊晶源極/汲極部件圍繞該半導體鰭的一第二源極/汲極區；且該摻雜晶體半導體層圍繞該第一磊晶源極/汲極部件。
  5. 如請求項1至3中任一項之半導體裝置，其中：該通道層為從該基底延伸的一半導體鰭的一通道區，且該金屬閘極圍繞該半導體鰭；該第一磊晶源極/汲極部件設置於該半導體鰭的一第一源極/汲極區上方，且該第二磊晶源極/汲極部件設置於該半導體鰭的一第二源極/汲極區上方；且該摻雜晶體半導體層圍繞該第一磊晶源極/汲極部件。
  6. 如請求項1至3中任一項之半導體裝置，其中：該通道層為設置於該基底上方的一懸置半導體層的一通道區，其中該金屬閘極環繞該懸置半導體層的該通道區；該第一磊晶源極/汲極部件環繞該懸置半導體層的一第一源極/汲極區，且該第二磊晶源極/汲極部件環繞該懸置半導體層的一第二源極/汲極區；且該摻雜晶體半導體層圍繞該第一磊晶源極/汲極部件和該懸置半導體層的該第一源極/汲極區。
  7. 一種半導體裝置，包括：一n型通道層、一第一p型磊晶源極/汲極部件和一第二p型磊晶源極/汲極部件，設置於一基底上方，其中該n型通道層設置於該第一p型磊晶源極/汲極部件與該第二p型磊晶源極/汲極部件之間；一金屬閘極，設置於該第一p型磊晶源極/汲極部件與該第二p型磊晶源極/汲極部件之間，其中該金屬閘極設置於該n型通道層上方並物理接觸該n型通道層的至少兩面；一第一鎵摻雜晶體鍺層，設置於該第一p型磊晶源極/汲極部件上方並物理接觸該第一p型磊晶源極/汲極部件的至少兩面；以及 一第二鎵摻雜晶體鍺層，設置於該第二p型磊晶源極/汲極部件上方並物理接觸該第二p型磊晶源極/汲極部件的至少兩面，其中該第一鎵摻雜晶體鍺層將該第一p型磊晶源極/汲極部件與一第一源極/汲極接點隔開，且該第二鎵摻雜晶體鍺層將該第二p型磊晶源極/汲極部件與一第二源極/汲極接點隔開。
  8. 如請求項7之半導體裝置，其中：該第一p型磊晶源極/汲極部件和該第二p型磊晶源極/汲極部件各包含p型摻雜晶體鍺；且其中該第一鎵摻雜晶體鍺層和該第二鎵摻雜晶體鍺層中的鍺的一第一摻雜物濃度大於該第一p型磊晶源極/汲極部件和該第二p型磊晶源極/汲極部件中的p型摻雜物的一第二摻雜物濃度。
  9. 如請求項8之半導體裝置，其中：該第一p型磊晶源極/汲極部件設置於一鰭的一第一源極/汲極區上方，且該第二p型磊晶源極/汲極部件設置於該鰭的一第二源極/汲極區上方；且該鰭包含p型摻雜晶體矽或p型摻雜晶體鍺。
  10. 如請求項7至9中任一項之半導體裝置，其中該n型通道層包含n型摻雜晶體鍺或n型摻雜晶體矽。
  11. 一種半導體裝置的形成方法，包括：在一介電層中形成暴露一多閘極裝置的一源極/汲極部件的一源極/汲極接觸開口；進行一沉積製程，在該多閘極裝置上方形成一摻雜非晶半導體層，其中該摻雜非晶半導體層部分填充該源極/汲極接觸開口，並圍繞該多閘極裝置的該源極/汲極部件； 進行一退火製程，以將該摻雜非晶半導體層至少圍繞該源極/汲極部件的的部分結晶化，進而形成圍繞該多閘極裝置的該源極/汲極部件的一摻雜晶體半導體層；以及在該源極/汲極接觸開口的剩下部分中形成一源極/汲極接點。
  12. 如請求項11之半導體裝置的形成方法，其中沉積該摻雜非晶半導體層的步驟包含使用一鎵前驅物進行一原子層沉積製程。
  13. 如請求項11之半導體裝置的形成方法，其中沉積該摻雜非晶半導體層的步驟包含使用一鎵靶材進行一物理氣相沉積製程。
  14. 如請求項11至13中任一項之半導體裝置的形成方法，更包括在該源極/汲極接觸開口的剩下部分中形成該源極/汲極接點之前，從該多閘極裝置上方移除該摻雜非晶半導體層的剩下部分。
TW110118044A 2020-05-29 2021-05-19 半導體裝置及其形成方法 TWI801875B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063032389P 2020-05-29 2020-05-29
US63/032,389 2020-05-29
US17/162,994 2021-01-29
US17/162,994 US11594603B2 (en) 2020-05-29 2021-01-29 Multigate device having reduced contact resistivity

Publications (2)

Publication Number Publication Date
TW202147463A TW202147463A (zh) 2021-12-16
TWI801875B true TWI801875B (zh) 2023-05-11

Family

ID=77619631

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110118044A TWI801875B (zh) 2020-05-29 2021-05-19 半導體裝置及其形成方法

Country Status (5)

Country Link
US (2) US12080771B2 (zh)
KR (1) KR102571378B1 (zh)
CN (1) CN113394216B (zh)
DE (1) DE102021106114A1 (zh)
TW (1) TWI801875B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8785981B1 (en) * 2013-03-12 2014-07-22 International Business Machines Corporation Non-replacement gate nanomesh field effect transistor with pad regions
US20160204117A1 (en) * 2013-03-12 2016-07-14 Sandisk Technologies Inc. Vertical nand and method of making thereof using sequential stack etching and self-aligned landing pad
US20190326288A1 (en) * 2018-04-23 2019-10-24 International Business Machines Corporation Enhanced field resistive ram integrated with nanosheet technology

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140151638A1 (en) * 2012-12-03 2014-06-05 International Business Machines Corporation Hybrid nanomesh structures
US9754840B2 (en) * 2015-11-16 2017-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Horizontal gate-all-around device having wrapped-around source and drain
US9911849B2 (en) * 2015-12-03 2018-03-06 International Business Machines Corporation Transistor and method of forming same
US10249502B2 (en) * 2016-01-22 2019-04-02 International Business Machines Corporation Low resistance source drain contact formation with trench metastable alloys and laser annealing
US9917060B1 (en) * 2016-10-21 2018-03-13 International Business Machines Corporation Forming a contact for a semiconductor device
DE102018114209A1 (de) * 2017-07-31 2019-01-31 Taiwan Semiconductor Manufacturing Co., Ltd. Source -und-drain-struktur mit einem reduzierten kontaktwiderstand und einer verbesserten beweglichkeit
US10347720B2 (en) * 2017-10-30 2019-07-09 Taiwan Semiconductor Manufacturing Co., Ltd. Doping for semiconductor device with conductive feature
US10923595B2 (en) * 2017-11-30 2021-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having a SiGe epitaxial layer containing Ga
US10566445B2 (en) * 2018-04-03 2020-02-18 International Business Machines Corporation Gate spacer and inner spacer formation for nanosheet transistors having relatively small space between gates
US10529860B2 (en) * 2018-05-31 2020-01-07 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method for FinFET device with contact over dielectric gate
US10586872B2 (en) * 2018-07-03 2020-03-10 International Business Machines Corporation Formation of wrap-around-contact to reduce contact resistivity
KR102890369B1 (ko) * 2020-01-15 2025-11-24 삼성전자주식회사 반도체 소자
US11594603B2 (en) * 2020-05-29 2023-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Multigate device having reduced contact resistivity

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8785981B1 (en) * 2013-03-12 2014-07-22 International Business Machines Corporation Non-replacement gate nanomesh field effect transistor with pad regions
US20160204117A1 (en) * 2013-03-12 2016-07-14 Sandisk Technologies Inc. Vertical nand and method of making thereof using sequential stack etching and self-aligned landing pad
US20190326288A1 (en) * 2018-04-23 2019-10-24 International Business Machines Corporation Enhanced field resistive ram integrated with nanosheet technology

Also Published As

Publication number Publication date
KR102571378B1 (ko) 2023-08-25
CN113394216B (zh) 2024-12-24
US20230215928A1 (en) 2023-07-06
US20250015154A1 (en) 2025-01-09
US12490456B2 (en) 2025-12-02
TW202147463A (zh) 2021-12-16
DE102021106114A1 (de) 2021-12-02
CN113394216A (zh) 2021-09-14
KR20210148876A (ko) 2021-12-08
US12080771B2 (en) 2024-09-03

Similar Documents

Publication Publication Date Title
US12484254B2 (en) Integrated circuit structure with backside via rail
TWI675003B (zh) 奈米線基積體電路裝置及其製造方法
US12159924B2 (en) Structure and method for multigate devices with suppressed diffusion
US11594603B2 (en) Multigate device having reduced contact resistivity
US12484298B2 (en) Semiconductor structure with self-aligned backside power rail
TWI727505B (zh) 積體電路裝置及其製造方法
CN113675193B (zh) 多栅极器件及其制造方法
US11961763B2 (en) Self-aligned metal gate for multigate device and method of forming thereof
TWI837803B (zh) 半導體結構及其製造方法
US20250294810A1 (en) Method and Multi-Channel Devices with Anti-Punch-Through Features
US12532504B2 (en) Device structure with reduced leakage current
US12457770B2 (en) Source and drain engineering process for multigate devices
US20250359152A1 (en) Semiconductor structure with backside self-aligned contact and method for forming same
US20240379816A1 (en) Multi-Channel Devices and Method with Anti-Punch Through Process
TWI873507B (zh) 半導體結構及其製造方法
TWI801875B (zh) 半導體裝置及其形成方法
TWI801877B (zh) 半導體裝置及其製造方法
CN119517843A (zh) 半导体结构及其工艺方法