[go: up one dir, main page]

TWI801748B - 感測器配置及製造感測器配置之方法 - Google Patents

感測器配置及製造感測器配置之方法 Download PDF

Info

Publication number
TWI801748B
TWI801748B TW109126196A TW109126196A TWI801748B TW I801748 B TWI801748 B TW I801748B TW 109126196 A TW109126196 A TW 109126196A TW 109126196 A TW109126196 A TW 109126196A TW I801748 B TWI801748 B TW I801748B
Authority
TW
Taiwan
Prior art keywords
interposer
sensor
contact
sensor die
die
Prior art date
Application number
TW109126196A
Other languages
English (en)
Other versions
TW202120423A (zh
Inventor
威廉 弗瑞德里克 艾德里安紐斯 比斯林
辛古拉尼 安德森 皮爾斯
柯納德 康尼利斯 塔克
德 阿沃特 卡士柏 凡
Original Assignee
荷蘭商索賽恩斯私人有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 荷蘭商索賽恩斯私人有限責任公司 filed Critical 荷蘭商索賽恩斯私人有限責任公司
Publication of TW202120423A publication Critical patent/TW202120423A/zh
Application granted granted Critical
Publication of TWI801748B publication Critical patent/TWI801748B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L19/00—Details of, or accessories for, apparatus for measuring steady or quasi-steady pressure of a fluent medium insofar as such details or accessories are not special to particular types of pressure gauges
    • G01L19/14—Housings
    • G01L19/145—Housings with stress relieving means
    • G01L19/146—Housings with stress relieving means using flexible element between the transducer and the support
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0045—Packages or encapsulation for reducing stress inside of the package structure
    • B81B7/0048—Packages or encapsulation for reducing stress inside of the package structure between the MEMS die and the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00238—Joining a substrate with an electronic processing unit and a substrate with a micromechanical structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0264—Pressure sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/033—Thermal bonding
    • B81C2203/035—Soldering

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Child & Adolescent Psychology (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Pressure Sensors (AREA)
  • Treatment Of Fiber Materials (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
  • Measuring Fluid Pressure (AREA)

Abstract

一種感測器配置(10)，包含感測器晶粒(11)、中介層(12)以及支架(support)(13)。感測器晶粒(11)包含接觸區域(14)、懸浮區域(15)和位在懸浮區域中(15)的敏感元件(16)。中介層(12)包含將中介層(12)的第一側(46)連接到中介層(12)的第二側(47)之至少兩個貫孔(48、49)。支架(13)將感測器晶粒(11)的接觸區域(14)機械地且電性地連接到中介層(12)的第一側(46)，並且包含至少兩個接觸接頭(30至35)。

Description

感測器配置及製造感測器配置之方法
本專利申請主張歐洲專利申請第19191794.7的優先權，其公開內容通過引用結合於此。
本揭露是關於感測器配置、包含感測器配置的設備以及用於製造感測器配置的方法。
感測器配置包含具有敏感元件的感測器晶粒。敏感元件可包括像是薄膜、隔膜、懸臂或梁的機械元件。機械元件係一種機械性敏感的部件。感測器晶粒通常貼附在另一主體(body)。將其他主體貼附在感測器晶粒的過程或是在感測器配置操作期間的溫度變化可對感測器晶粒的敏感元件帶來機械性的影響。
本發明之目的係提供一種感測器配置、包含感測器配置的設備以及感測器配置的製造方法，以改善感測器晶粒內的應力解耦。
上述目的係藉由獨立請求項之專利標的來達成。進一步的發展與實施例係描述在附屬請求項中。
在實施例中，感測器配置包含感測器晶粒、中介層和支架(support)。感測器晶粒包含接觸區域、懸浮區域以及位於懸浮區域中的敏感元件。中介層包含將中介層之第一側連接到中介層之第二側的至少兩個貫孔。支架將感測器晶粒的接觸區域機械地且電性地連接到中介層的第一側，且包含至少兩個接觸接頭(joint)。
有利的是，因為只有感測器晶粒的接觸區域藉由支架與中介層耦合，所以懸浮區域中的機械應力可以保持在低。懸浮區域只藉由接觸區域和支架與其他主體連接，即連接至中介層。
在實施例中，至少兩個接觸接頭將感測器晶粒之連接線電性連接到中介層之至少兩個貫孔，例如，藉由直接連接或藉由中介層的傳導線的方式。
在實施例中，支架包括條狀物，條狀物的取向平行於通過至少兩個接觸接頭的假想線。條狀物將感測器晶粒的接觸區域連接到中介層的第一側。如此，條狀物係位在接觸接頭與懸浮區域之間。懸浮區域可實現為薄膜區域。薄膜區域係可包含至少敏感元件的區域，其中，敏感元件可包含薄膜。有利的是，條狀物作用如支架一般，降低懸浮區域中的應力，並避免底部填充材料(underfill)可到達薄膜區域。
在實施例中，支架包含保護環，保護環環繞著至少兩個接觸墊，支架將感測器晶粒之接觸區域連接到中介層的第一側。保護環可包含條狀物和另外的部件，像是例如另外的條狀物。在俯視圖中，保護環可具有矩形形狀。條狀物和保護環可無電子訊號。條狀物和保護環可以不是設計成用於訊號傳遞或 能量傳遞。有利的是，保護環防止濕氣或是粉塵接觸到至少兩個接觸接頭。
在實施例中，敏感元件包含為矩形形狀且具有主要薄膜方向的薄膜。如此，敏感元件可被組構成用於壓力感測。
在實施例中，主要薄膜方向平行於通過至少兩個接觸接頭的假想線。有利的是，與主要薄膜方向垂直於假想線的薄膜相比，上述薄膜的機械應力保持得較低。
在實施例中，感測器晶粒包含彼此平行的第一和第二邊緣。第一邊緣鄰接接觸區域，第二邊緣鄰接懸浮區域。第一邊緣和第二邊緣可平行於主要薄膜方向。有利的是，第一邊緣到第二邊緣的距離可使用此主要薄膜方向來最小化。
在實施例中，感測器晶粒可包含位在懸浮區域中之另外的敏感元件。另外的敏感元件包含另外的薄膜。另外的薄膜為矩形形狀。另外的薄膜的主要薄膜方向平行於上述薄膜的主要薄膜方向。另外的敏感元件可組構成用於壓力感測或是作為參考元件。
在實施例中，感測器晶粒和中介層的至少一者包含互補式金氧半導體(CMOS)積體電路，簡稱CMOS IC。有利的是，敏感元件的訊號和另外的敏感元件(如果此元件存在的話)的訊號可被CMOS IC評估。
在實施例中，感測器晶粒包含CMOS IC。CMOS IC連接至敏感元件。因此，壓力薄膜或多個壓力薄膜集成在CMOS讀出電路的頂部上。在此例子中，感測器晶粒也包含換能器元件，而中介層的用途只有應力解耦。CMOS IC可連接至另外的敏感元件，如果此元件存在的話。CMOS電路可與至少兩個接觸接頭連接。有利的是，敏感元件所提供的小訊號變化可藉晶片上訊號評估 (on-chip signal evaluation)來偵測。
在實施例中，中介層被實現為選自由下列所組成之群組的其中一者：互連載體、互連板和互連基板。中介層包含彼此平行的第一側和第二側。與中介層的第二側相比，中介層的第一側到感測器晶粒有更短的距離。中介層的第一側面向感測器晶粒的第一側。中介層的第二側可面向例如印刷電路板(簡稱PCB)、例如末端客戶PCB。中介層的第二側可向下取向，其中中介層接合墊(例如可實現為焊接墊)面向末端客戶PCB，然後中介層的接觸接頭向上取向並與一個或多個敏感MEMS元件面向感測器晶粒的接合墊。有利的是，中介層之第一側上的接觸接頭不必直接定位在中介層接合墊、焊球或中介層第二側上的其他接點上。
在實施例中，中介層係選自由下列組成之群組的其中一者：矽晶粒、印刷電路板、基於聚合物的層板以及陶瓷載體。矽晶粒可包含在一側或藉由矽通孔(簡稱TSV)連接的兩側上的互連。印刷電路板，簡稱PCB，可為具有貫孔的單層或多層印刷電路板。陶瓷載體可包含在一側或藉由貫孔來連接的兩側上的互連拉線。基於聚合物的層板可包含在一側或藉由貫孔來連接的兩側上的互連拉線。
在實施例中，至少兩個接觸接頭由金屬擴散接合或是共晶接合來製造。有利的是，感測器晶粒係藉由晶圓對晶圓接合製程而固定於中介層。
在實施例中，至少兩個接觸接頭包含選自由下列所組成之群組的材料：銅、金、鋁和鈦，或是選自由下列所組成之群組的材料組合：銦化金(AuIn)、錫銅(CuSn)、錫金(AuSn)、锗金(AuGe)、矽金(AuSi)以及鍺鋁(AlGe)。材料組合是合金。合金也可寫成AuxIny,CuxSny,AuxSny,AuxGey,AuxSiy及/或AlxGey。有利 的是，至少一種材料或是合金與CMOS技術相容。
在實施例中，敏感元件係選自由下列所組成之群組的其中一者：壓力感測器元件、加速度計元件、陀螺儀元件、超音波換能器(ultrasound transducer)、麥克風、揚聲器、微量加熱板、紅外光輻射探測器以及輻射熱測定器。輻射熱測定器可為紅外光輻射探測器的例子。另外的敏感元件也可為此群組的其中之一或是參考元件。敏感元件和另外的敏感元件可為這個群組中的相同元件或不同元件。
在實施例中，感測器配置使用晶片尺寸封裝製造技術(簡稱CSP方法)來製造。CSP方法可應用於CMOS電路上之電容式壓力感測器的製造，同時也可用於製造其他應力敏感的感測器，並且可使用底層充填材料焊接在末端客戶PCB上。這些感測器或感測器元件列於上面。
在實施例中，中介層包含在中介層之第二側上並且耦合至中介層之至少兩個貫孔的至少兩個中介層接合墊及/或傳導線。中介層接合墊可實現為焊球或是焊墊。有利的是，藉由中介層的貫孔和嵌入互連以及支撐層(即介於中介層的第一側上之另外的接合墊與感測器晶粒的接合墊之間的導電性材料)來將至少兩個中介層接合墊及/或傳導線電性連接到感測器晶粒。感測器配置可包含底層充填材料來使得感測器配置防水。中介層接合墊可利用底層填充材料例如覆蓋、環繞及/或封裝。
在實施例中，至少兩個中介層接合墊及/或傳導線係可操作以接觸PCB。因此，中介層接合墊定位成提供連接至PCB的接點。
在實施例中，感測器配置包含配置在中介層之第一側與感測器晶粒之第一側之間的電性絕緣間隔件。電性絕緣間隔件可將感測器晶粒的懸浮區 域耦合至中介層的第一側。有利的是，可避免感測器晶粒相對於於中介層的傾斜。
在實施例中，一種設備包含感測器配置。設備可實現為行動裝置、穿戴式裝置、車輛以及空調機的其中一者。
在本實施例中，一種用於製造感測器配置的方法包括
設置感測器晶粒，感測器晶粒包含接觸區域、懸浮區域以及位在懸浮區域中的敏感元件，
設置中介層，中介層包含導電層和將中介層之第一側連接到中介層第二側的至少兩個貫孔，以及
藉由支架將感測器晶粒連接到中介層，支架將感測器晶粒的接觸區機械性與電性連接到中介層的第一側並包含至少兩個接觸接頭。
有利的是，接觸區域和懸浮區域的分隔導致敏感元件有低機械應力。
製造感測器配置的方法可例如藉由依據上述定義的其中一個實施例來製造感測器配置而實施。
在實施例中，係藉由接合來實現感測器配置到中介層的連接。因此，支架藉由接合來製造。接合可實現為晶圓對晶圓接合，簡稱WTW接合。接合可為例如晶圓擴散接合或共晶接合。
在實施例中，至少兩個接觸接頭係藉由金屬擴散接合或共晶接合來製造。有利的是，感測器晶粒與中介層之間可實現穩定的機械連接。
在實施例中，感測器配置係使用中介層上跳板(diving board-on-interposer)應力解耦來實現用於CMOS集成電容式壓力感測器的防水晶片尺寸封 裝(簡稱CSP)。有利的是，CSP可防水，亦即可在水中操作而不會短路。感測器晶粒係組構為跳板。
在實施例中，接觸區域安置於感測器晶粒的一側上，其可降低懸浮區域中的機械應力。接觸區域和懸浮區域在感測器晶粒的第一側上彼此側向配置。接觸點(連接)的實際數目是最小兩個(例如，用於電容式或是壓敏電阻式感測器讀出的電性連接)，但可包含更多電性接觸點(例如，六個)，且除此之外，在電性接觸點周圍的機械支撐接觸點或線及/或保護環阻擋並防止水進入和電性接觸點的短路。接觸接頭係感測器晶粒到中介層的電性和機械性介面。中介層所包含的中介層接合墊位於接觸接頭的另一側，並且係為介接到末端客戶的PCB的介面。
在實施例中，感測器配置使用應力解耦、防水CSP的設計和製造方法，用於CMOS電路上的單片集成電容式壓力感測器。應力解耦係藉由感測器晶粒之所謂的跳板懸浮實現的，感測器晶粒包含壓力敏感薄膜並製造成為CMOS晶粒。跳板的一側係連接到可以是矽中介層的多功能中介層。
中介層的功能可包含
-支撐跳板，以允許將電性接點密封防水並且使用底層填充材料，而不會影響應力解耦效能。
-提供重新分佈層以避免焊接期間的墓碑效應，
-在處理拾取與放置期間的薄膜保護及/或
-來自PCB的機械及熱應力解耦。
感測器配置可藉WTW接合來實現，且可提供用於防水接點的解決方案。感測器配置可相對於接觸接頭的位置應用薄膜的預定取向，接觸接頭可 命名為固定接頭或接觸墊。
通常，由於CSP直接焊接於PCB，所以CSP固有地對應力敏感。此外，晶片尺寸封裝的目的是為了使CSP變薄，這將使其變得更易於發生機械變形，例如，在測試和校正期間或因為板彎曲。於本揭露中說明的跳板應力解耦方法與矩形薄膜幾何的結合，在熱誘導的應力觀點下，可得到良好的應力解耦表現。特別於焊接期間，由於矽晶粒相對於PCB材料巨大的CTE(熱膨脹係數)不匹配，所以應力狀態會大大地改變。有利的是，可以低成本與低製造複雜度製造感測器配置。
在實施例中，在沒有中介層的情況下，藉由覆晶技術將壓力敏感元件或CMOS集成壓力感測器晶粒焊接到PCB上可能會有若干缺點。不僅可能無法達到應力解耦的表現，也可能使得CSP焊接於PCB期間的焊料回流與壓力敏感薄膜接觸。除此之外，底部填充材料可能無法用來保護焊料接點抵抗腐蝕或浸水。有利的是，感測器配置避免在潮濕或冷凝條件下或甚至浸沒於水中期間的電性短路。這是藉由在跳板級圍繞電性接觸點的保護環(其可命名為屏蔽環)以及在將中介層焊接至PCB期間使用底層填充材料來實現的。
在實施例中，CSP包含支撐載體和具有一個或多個應變敏感元件的基板，其中這些部件在基板的一側上連接，以製造出具有跳板構造之自由懸掛(free-hanging)的懸浮區域。一元件可稱之為換能器。
在實施例中，跳板的支架位在晶粒的一側上，並且可作用為電性訊號的電性饋通件。
在實施例中，跳板的支架組構成環繞電性接觸點的保護環，用來保護電性饋通件不會短路。
在實施例中，懸浮區段包含應變敏感元件。
在實施例中，應變敏感元件包含壓力敏感薄膜。
在實施例中，壓力敏感薄膜直接集成在CMOS鈍化層上。
在實施例中，應變敏感元件係電容式壓力感測器。
在實施例中，一個或多個應變敏感元件具有矩形形狀，沿支撐層的方向取向，提供電性接觸點於晶粒之一側上。
在實施例中，載體和基板使用晶圓對晶圓接合技術來接合在一起。
在實施例中，晶圓對晶圓接合技術包含鋁/鍺(Al/Ge)共晶接合。
在實施例中，載體包含矽中介層，矽中介層具有矽通孔(簡稱TSV)以及在一側或兩側上的單或雙分佈層。
在實施例中，載體包含具有兩個金屬層互連的陶瓷和聚合材料。
在實施例中，載體可包含CMOS讀出晶粒。此例中，具有壓力敏感薄膜的的基板只含有微機電(MEMS)元件。
在實施例中，跳板之厚度(例如400μm)通常比載體(例如100μm)厚。
在實施例中，感測器晶粒之頂部上的接觸點係使用圖案化技術預先定義，以降低應變敏感元件上的應力。
有利的是，跳板應力解耦方法使用矽中介層以及WTW接合。防水CSP技術方案係利用共晶密封環來達成，用於CMOS電路上的集成電容式壓力感測器。
有利的是，感測器配置實現用於壓力感測器的晶片尺寸封裝技術 方案，其提供：
-一可達成小的形狀因子(足跡(footprint)以及封裝高度)
-壓力敏感薄膜係單片集成在讀出電路的頂部上，其避免外部的焊線接合以導致短路或電干擾雜訊(pickup noise)。
-因為跳板原理而達成良好的應力解耦。
-由於薄膜相對於焊球陣列的取向，經由焊球連接施加到壓力感測器的應變不會影響薄膜的撓曲。
-在機械負載和熱應力期間，圍繞電性接觸點的支撐條或密封環可減少垂直於薄膜主要方向的應力。
CSP將減少整體的組裝成本。在現今的地柵陣列組裝的壓力感測器中，組裝和封裝的成本可佔例如製造成本的50%。地柵陣列可簡稱為LGA。CSP技術方案可允許組裝成本下降例如，40-50%。防水封裝的壓力感測器賣的價格比不防水的版本高。感測器配置的CSP技術方案可實現更小的形狀因子，即從3mm‧3mm‧3mm減小至1mm‧1mm‧0.7mm，由於電容式讀出而使得功耗大大降低(例如，10倍)，明顯降低壓力噪聲(例如，5倍)，有高的輸出資料速率(例如，10倍)以允許運動追蹤，並且由於有良好的應力解耦特性而提高了相對和絕對精確度。感測器配置可用於例如穿戴式和行動應用。
10:感測器配置
11:感測器晶粒、壓力感測器晶粒、跳板
12:中介層、矽中介層、聚合物載體
13:支架
14:接觸區域
15:懸浮區域、跳板區段、部位、自由懸掛部位
16:敏感元件、壓力敏感元件
17:另外的敏感元件、壓力敏感元件
18:第一側
19:第二側、頂側
20:薄膜、壓力敏感薄膜、矩形薄膜、鎢薄膜
21:另外的薄膜、壓力敏感薄膜、矩形薄膜、鎢薄膜、薄膜
22:第一邊緣
23:第二邊緣、邊緣
30至35:接觸接頭、電性接觸點、電性連接、電性饋通件、電性接頭
36:假想線
37:保護環
38、39:主要薄膜方向
40至45:中介層接合墊、中介層球
46:第一側、側
47:第二側、側、底側、底部
48、49:貫孔、矽通孔
50:接合墊
51:另外的接合墊、接合墊
52:焊接接頭
53:金屬栓
54:絕緣層
55至58:傳導線
60:配置
61:印刷電路板、PCB
62:第一側、側
63:第二側、側
64、65、67至69:傳導線
66:底部填充材料
70:電性絕緣間隔件、間隔件
71:機械工具
72、73:銷或針
74:共晶接合材料
75:中介層基板、半導體基板
76:中介層金屬化堆疊
77:第一金屬化層
78:感測器基板
79:金屬化堆疊
81:頂部電極
82:底部電極
84:介電層
85:空腔
86:另外的介電層
92:第一金屬化層
93、94、97:貫孔
95:金屬層
96、98、99、100:部位
101:第一介電層
102:第二介電層
103、106:傳導貫孔層
104:絕緣貫孔層
105:開口
110:夾具
112:晶圓堆疊
115至117:接觸點
121:條狀物、支撐條
123:凹部
124:第一金屬層
125:光阻
127:第一金屬化層
128:第二金屬化層
129:另外的光阻
接下來對實施例的附圖的描述可進一步說明和解釋感測器配置的態樣以及用於製造感測器配置的方法。具有相同結構和相同效果的裝置和電路部件分別以相同的元件符號顯示。不同圖中就其功能方面來說彼此相對應的 裝置或電路部件，以下各圖將不再重複其描述。
圖1、2A、2B、3A、3B、4A、4B、5A以及5B顯示感測器配置的例子；
圖6A和6B顯示感測器晶粒之特性的例子；
圖7A和7B顯示感測器配置的例子；
圖8A至8C顯示感測器配置和其特性的例子；
圖9A和9B顯示用於製造感測器配置的材料的例子；以及
圖10顯示感測器配置的製造步驟的例子。
圖1顯示感測器配置10的例子。圖1的下方部分顯示感測器配置10的橫剖面圖。感測器配置10包含感測器晶粒11、中介層12以及支架13。支架13配置在感測器晶粒11與中介層12之間。感測器晶粒11藉由支架13耦合至中介層12。感測器晶粒11包含接觸區域14和懸浮區域15。感測器晶粒11的敏感元件16配置在懸浮區域15中。除此之外，感測器晶粒11的另外的敏感元件17也可配置在懸浮區域15中。感測器晶粒11具有第一和第二側18、19。敏感元件16和另外的敏感元件17定位在感測器晶粒11的第一側18上。感測器晶粒11的第一側18包含接觸區域14和懸浮區域15。第一側18只由一個接觸區域14和一個懸浮區域15組成。接觸區域14具有一個矩形的形狀。懸浮區域15具有一個矩形的形狀。
感測器晶粒11的第一側18與中介層12相對。感測器晶粒11的第一側18係藉由支架13連接到中介層12。感測器晶粒11的第二側19係沒有 任何接觸，即，不與另一主體有任何機械或電性接觸。因此，感測器晶粒11係藉由支架13而只連接到另一主體(即是中介層12)。
圖1的上方部分顯示支架13和感測器晶粒11的第一側18的視圖。敏感元件16包含薄膜20。薄膜20係一矩形。同樣地，另外的敏感元件17包含另外的薄膜21。另外的薄膜21係一矩形。薄膜20的主要薄膜方向38與另外的薄膜21的主要薄膜方向39平行。薄膜20具有第一和第二側邊長度L1、L2。第一側邊長度L1係於主要薄膜方向38上測量。第一和第二側邊長度L1、L2可具有下列關係：
L1>L2或L1>2．L2或L1>3．L2
另外的薄膜21具有第三和第四側邊長度L3、L4。第一和第三側邊長度L1、L3可具有相同的值。第二和第四側邊長度L2、L4可具有同樣的值。感測器晶粒11具有第一和第二邊緣22、23且兩者相互平行。第一邊緣22鄰接接觸區域14。第二邊緣23鄰接懸浮區域15。第一和第二邊緣22、23與薄膜20的主要薄膜方向38平行。
支架13包括第一和第二接觸接頭30、31。支架13包含第一數字N個接觸接頭30至35。因此，在圖1顯示之例子中，第一數字N為6。然而，第一數字N也可是2、3、4、5以及大於6。第一數字N可至少是2、至少是3或至少4。第一數字N個接觸接頭30至35配置在假想線36上。假想線36與薄膜20之主要薄膜方向38以及另外的薄膜21之主要薄膜方向39平行。第一與第二邊緣22、23與假想線36平行。X方向係從第一邊緣22指向第二邊緣23。Y方向垂直於X方向且與第一和第二邊緣22、23、假想線36以及薄膜20和另外的薄膜21之主要薄膜方向38、39平行。接觸接頭30至35被實現為電性接觸 點、接合墊、接觸墊、電性連接、固定接頭、接觸體積(contact volumes)及/或電性饋通(electrical feedthrough)。
支架13包含保護環37，環繞著第一和第二接觸接頭30、32。因此，保護環37環繞第一數字N個接觸接頭30至35。保護環37和第一數字N個接觸接頭30至35被實現為相同材料或相同的複數材料，舉例來說，相同金屬或相同的複數金屬。保護環37和第一數字N個接觸接頭30至35被實現為相同金屬層或相同的複數金屬層。在截面中，第一接觸接頭30介於保護環37的兩個條狀物之間。
中介層12包含第一和第二中介層接合墊40，40(顯示於圖1下方部分以及用虛線表示於圖1上方部分)。中介層接合墊40、41被實現為焊球或焊料凸塊。中介層12包含第二數字M個中介層接合墊40至45。第二數字M可為2、3、4、5、6或大於6。第二數字M可至少是2、至少是3或至少是4。中介層12包含第一和第二側46、47。第二數字M個中介層接合墊40至45配置在第二側47上，例如，中介層12之第二側47的邊緣。第二數字M個中介層接合墊40至45以規則方式配置，例如，成一矩陣。
中介層12的第一側46與感測器晶粒11的第一側18相對。在懸浮區域15和中介層12的第一側46之間有一間隙。中介層12包含第一和第二貫孔48、49(如圖1中橫剖面圖的圖解)。中介層12可包含第三數字L個貫孔48、49。第三數字L可為2、3、4、5、6或大於6。第三數字L可至少是2、至少是3或至少4。第三數字L個貫孔48、49連接中介層12之第一側46到第二側47。更進一步來說，第三數字L個貫孔48和49將接觸接頭30至35或配置在第一側46的傳導線電性連接到中介層接合墊40至45、配置在中介層12之第二側47 的傳導線或接合墊。因此，第三數字L個貫孔48和49之至少一些貫孔係連接到在一側上的第一數字N個接觸接頭30至35之數個或每一個。除此之外，第三數字L個貫孔48和49之至少一些貫孔係連接到第二數字M個中介層接合墊40至45之數個或每一個。在一種選擇中，可以有至少一個接觸接頭及/或至少一個貫孔及/或至少一個中介層接合墊，其具有例如只有機械功能而沒有電性功能。
在一個例子中，接觸接頭30至35之第一數字N可與貫孔48、49之第三數字L相同。貫孔48、49之第三數字L可與中介層接合墊40至45之第二數字M相同。
有利的是，感測器配置10被實現為晶片尺寸封裝，簡稱CSP，具有中介層和用於壓力敏感元件16、17的跳板構造(diving board construction)以及環繞電性接觸點30至35的保護環37，以預防浸於水中期間的電性短路。
有利的是，感測器配置10應用在用於集成在CMOS讀出電路上的電容式壓力感測器的防水CSP的設計。感測器配置10與減少應力相關的問題有關，該問題與在測試和校準階段期間的機械負載以及焊接感測器配置10到PCB 61(如圖2B所示)後的熱誘發應力有關。跳板構造在垂直於支架13的方向上給予了良好的應力解耦特性。感測器晶粒11的支架13包含了藉由接觸接頭30至35的電性饋通。感測器晶粒11被實施為跳板。
有利的是，應力解耦與客戶之PCB 61的厚度無關；底部充填材料的使用係可能的；PCB 61的熱特性係預定的且可匹配中介層12的熱特性。有利的是，大型薄膜20、21相對於感測器晶粒11的總區域既不影響脆性也不影響應力解耦特性。有利的是，可減輕程序控制問題。有利的是，可以進行前端製程發展(development)。
模擬顯示機械形變期間(例如，測試與校準階段期間)的應力解耦：施加在頂部封裝蓋中央的1N力不會使CMOS晶粒向下變形超過10μm：不會超過A1的降伏強度(yield strength)。除此之外，在熱誘發應力期間藉由焊接(即從220℃至室溫的裝置冷卻期間)實現應力解耦。在薄膜層中，於X方向的最大應力張量為0.017MN/m2。
有利的是，此處的安裝是極不對稱的，而常規的中介層安裝是對稱的。支架13不對稱地位在感測器晶粒11處。支架13也不對稱地位在中介層12處。中介層12被實施為互連載體、互連板及/或互連基板。因此，中介層接合墊40至45不在一直線上，而是分散在中介層12的第二側47上，例如，在全部四個邊界。第一數字N個接觸接頭30至35配置在中介層12之第一側46的線上。因此，中介層接合墊40至45並沒有直接位在第一數字N個接觸接頭30至35下方。中介層接合墊40至45到接觸接頭30至35的電性連接係藉由傳導線55至58以及貫孔48、49來達成。因此，中介層12給予高靈活性的中介層接合墊40至45的布局。
圖2A顯示感測器配置10的例子，其為圖1中顯示的感測器配置的進一步發展。感測器晶粒11被實現為互補式金屬氧化物半導體晶粒，簡稱CMOS晶粒。感測器晶粒11包含集成的壓力薄膜。薄膜20被實施為集成的壓力薄膜。另外的薄膜21也被實施為集成的壓力薄膜。支架13沒有保護環37。感測器晶粒11存在第一邊緣長度LS。第一邊緣長度LS係第一邊緣22與第二邊緣23之間的距離。中介層12存在第二邊緣長度LI。在剖面圖中，第一和第二邊緣長度LS、LI具有相同的值或近乎相同的值。同時，圖2A中顯示的垂直於橫剖面圖的感測器晶粒11之邊緣長度和中介層12之邊緣長度可相等或近乎相 等。
第一接觸接頭30藉由感測器晶粒11上的接合墊50、中介層12上另外的接合墊51以及焊接接頭52來實現。焊接接頭52在感測器晶粒11的接合墊50與中介層12的另外的接合墊51之間。其他接觸接頭31至35可如同第一接觸接頭30來實現。
或者，焊接接頭52可被取代，例如，藉由共晶接合取代，如下所解釋。
第一貫孔48包含金屬栓53(metal plug)以及絕緣層54。絕緣層54封閉金屬栓53的側壁，因此將金屬栓53與中介層12的其他部位絕緣。其他的貫孔49可如同第一貫孔48來實現。中介層12可由矽製成。第三數字L個貫孔48、49製造成集成的矽通孔，簡稱為集成TSV。中介層12包含第一傳導線55，配置在中介層12之第一側46上，並且導電地連接至第一貫孔48。可選擇地，第一傳導線55可連接至第一接觸接頭30。除此之外，中介層12包含第二傳導線56，配置在中介層12之第一側46上，並且導電地連接至第二貫孔49，可選擇地也連接到第二接觸接頭31。
除此之外，中介層12包含另外的第一傳導線57，其定位在中介層12的第二側47上，且將第一貫孔48連接至第一中介層接合墊40。因此，第一傳導線56藉由第一貫孔48以及另外的第一傳導線57連接至第一中介層接合墊40。同樣地，中介層12包含另外的第二傳導線58，其定位在中介層12的第二側47上，且將第二貫孔49連接至第二中介層接合墊41。
感測器晶粒11具有一厚度TS，中介層12具有一厚度TI。感測器配置10具有一厚度TA，其中，TA
Figure 109126196-A0202-12-0016-20
TS+TI。支架13可具有一厚度TU。厚 度TU是從感測器晶粒11之第一側18到中介層12之第一側46的距離。因此，TA=TS+TI+TU或TA
Figure 109126196-A0202-12-0017-21
TS+TI+TU。
中介層12可以沒有電路。因此，感測器晶粒11包含藉由CMOS技術實現的積體電路(簡稱IC)。因此，感測器晶粒11包含CMOS IC。第一數字N個接觸接頭30至35係電性連接至CMOS IC。IC執行敏感元件16與另外的敏感元件17所提供的感測器訊號的訊號評估。
或者，可以有第一數字N個接觸接頭30至35的接觸接頭沒有電性連接到CMOS IC。然而，接觸接頭30至35的至少兩個或至少三個連接至CMOS IC。
替代地，在未顯示的實施例中，支架13包含如圖1中所顯示的保護環37。
圖2B顯示具有感測器配置10之配置60的例子，其為圖1和2A所示之例子的進一步發展。配置60另外包含印刷電路板61(簡稱PCB)，其與感測器配置10連接。中介層12之第二側47與PCB 61之第一側62連接。因此，第二數字M個中介層接合墊40至45將中介層12耦合至PCB 61。PCB 61包含在第一側62的第一和第二傳導線64、65。中介層12經由中介層接合墊40至45連接至PCB 61的第一和第二傳導線64、65。PCB 61可包含在第二側63的另外的傳導線67至69。PCB 61可具有在兩側62、63上的傳導線63、64、67至69。
配置60包含底部填充材料66，其充填在中介層12與PCB 61之間的間隙。底部填充材料66也配置在中介層12之部分的側邊緣上。舉例來說，底部填充材料66可覆蓋中介層之大約一半的側表面。
在圖2B中，CSP帶有跳板11和矽中介層12，矽中介層12使用 底部填充材料66安裝在PCB 61上。在此例子中，晶圓對晶圓接合(簡稱WTW接合)係使用銲錫凸塊或是接合墊50、51上的焊接接頭52來執行的。中介層12可包含矽並具有在藉由矽通孔(簡稱TSV)48、49連接的兩側46、47上的重分佈層，如圖2A所顯示。有利的是，跳板應力解耦方法與中介層12結合使用。中介層12可使用底部填充材料66焊接及/或安裝在客戶之PCB 61上，以保護電性連接30至35在暴露於水中時不會電性短路。
圖3A顯示感測器配置10的另外的例子，其為圖1、2A和2B中所示之例子的進一步發展。第二邊緣長度LI與第一邊緣長度LS相比有更大的值。在垂直於圖3A所顯示的橫剖面圖的橫剖面圖中，感測器晶粒11的邊緣長度可相等、大約相等、較小或較大於中介層12的邊緣長度。感測器配置10包含定位於感測器晶粒11和中介層12之間的電性絕緣間隔件70。電性絕緣間隔件70定位在中介層12的懸浮區域15和第一側46之間。電性絕緣間隔件70定位在感測器晶粒11的第二邊緣23附近。電性絕緣間隔件70與薄膜20和另外的薄膜21沒有接觸。
如圖3A所顯示，機械工具71可被實現成能施加力在中介層12上，而不會施加力在感測器晶粒11上。假使機械工具71與中介層12接觸，感測器晶粒11係位在機械工具71的空腔內部而不會與機械工具71有機械性接觸。因此，中介層12的第二側53可例如藉由銷或針72、73而被接觸到。機械工具71將中介層12壓向銷或針72、73。有利的是，可在沒有施加任何接觸也因此沒有施加任何力或應力於感測器晶粒11上的狀況下執行電性量測，舉例來說，用於測試或校準目的。
圖3B顯示包含感測器配置10和PCB 61之配置60的另外的例 子，其為上述例子的進一步發展。配置60可無底部填充材料66。中介層12可包含兩個金屬層狀聚合物底的層板，其由例如FR4材料或陶瓷載體組成。本方法的優點是，中介層12可做的比感測器晶粒11還大。中介層12可命名為載體。這將使得校正時減輕機械性施加應力。在這特別的例子中，每個獨立封裝的槽的布局均設計成使測試銷(即彈簧針)的力經由載體傳遞到金屬支撐基底，而無須物理接觸感測器晶粒11或對感測器晶粒11推動。感測器晶粒11是覆晶CMOS晶粒。一個小缺點是，每個單獨的感測器晶粒11都被單獨拾取、放置並安裝在中介層12上。
在感測器晶粒11上或中介層12上的圖案化阻劑(patterned resist)或圖案化光阻(patterned photo resist)(像是例如圖案化SU8)或是在中介層12上或感測器晶粒11上的矽點膠微滴(silicone dispensed droplets)，都可用作為電性絕緣間隔件70。間隔件70實現在一側上的機械性支撐，因而藉此避免感測器晶粒11會傾斜(即所謂的墓碑效應)。感測器配置10實現一種裝置構造，其具有中介層12當作用於覆晶式感測器晶粒11的支撐載體。
如圖3B所顯示，CSP包含安裝在PCB 61上的跳板11以及兩個金屬層狀陶瓷或聚合物載體12覆晶。電性絕緣間隔件70分配在接觸接頭30至35的相對側上來防止傾斜。電性絕緣間隔件70可被實現為例如聚矽氧間隔件微滴(silicone spacer droplet)。
在替代、未顯示的實施例中，底部填充材料66填充於PCB 61與中介層12之間的空隙，且也可覆蓋在中介層12之部分的側表面上。
圖4A顯示感測器配置10另外的例子，其為上述例子的進一步發展的例子。感測器晶粒11製造成具有集成壓力薄膜20、21的CMOS晶粒。中 介層12實施為矽中介層。第三數字L個貫孔54、55可被實現為矽通孔，簡稱TSV。感測器晶粒11的第一邊緣長度LS係等於或近似等於中介層12的第一邊緣長度LI。同時，感測器晶粒11和中介層12的邊緣長度垂直於圖4A中所示的橫剖面圖，可相等或近似相等。
感測器配置10可藉WTW接合技術來實現。感測器配置10係藉由WTW堆疊的鋸切過程來實現。因此，感測器晶粒11的邊緣長度係等於中介層12的邊緣長度，例如，在俯視圖或仰視圖中。感測器晶粒11和中介層12在彼此沒有側向錯位(lateral misalignment)或側向延遲(lateral lag)之情形下配置。
因此，第一接觸接頭30包含接合墊50或感測器晶粒11之第一側18上的另一金屬層、另外的接合墊51或中介層12之第一側46上的另一金屬層以及在接合墊50和51之間(在金屬層之間)的共晶接合材料74。保護環37可藉由與第一數字N個接觸接頭30至35相同的結構來實現。
圖4B顯示配置60的另外的例子，其為上述例子的進一步發展例子。在圖4B中，示出防水的CSP，其中，共晶安裝的壓力感測器晶粒11以跳板組構安裝在矽中介層12上，矽中介層12具有TSV，TSV的所有焊料均通過底部填充材料66安裝在PCB 61上。
使用矽的好處係在於能使用WTW接合技術將中介層12附接到壓力感測器晶粒11。因為並非每個感測器晶粒11都必須單獨拾取、放置以及安裝在載體12上，所以這可以節省組裝成本。除此之外，因為在切割(singulation)之前兩個晶圓接合在一起，所以可以避免墓碑效應。並且，矽中介層12和CMOS壓力感測器晶粒11的熱膨脹係數(簡稱CTE)相同，其可減少熱誘導應力效應。還可以使用環繞接觸接頭30至35的保護環37以及中介層12之下的底部填充 材料66來形成完全可浸水的封裝。WTW接合可有利地使用共晶接合來進行。
圖5A顯示感測器配置10另外的例子，其為上述例子的進一步發展的例子。中介層12可被實現為IC。IC可被實現為在中介層12之第一側46上。中介層12使用CMOS技術製造。中介層12包含讀出IC，例如讀出特定應用積體電路，簡稱ASIC。中介層12可實現為特定應用積體電路晶粒。中介層12包含中介層基板75以及中介層金屬化堆疊76。中介層基板75可以是半導體基板，像是例如矽基板。
中介層金屬化堆疊76和中介層基板75形成為IC。相對於中介層12之第二側47，中介層金屬化堆疊76到中介層12之第一側46具有較小的距離。第三數字L個貫孔54、55連接傳導線可藉中介層金屬化堆疊76的第一金屬化層77來實現。第一金屬化層77的傳導線藉由第三數字L個貫孔而耦合至中介層12之第二側47上的傳導線，也因此耦合至第二數字M個中介層接合墊40至45。感測器配置10可使用共晶接合來製造。感測器晶粒11可沒有IC。
或者，感測器晶粒11包含IC。用於評估感測器訊號或多個訊號的某些功能係藉由感測器晶粒11的IC來實現，其他評估的功能則係藉由中介層12的IC來實現。
圖5B顯示配置60另外的例子，其為上述例子的進一步發展的例子。感測器晶粒11可被實現為壓力感測器晶粒、壓力感測器MEMS晶粒、MEMS晶粒、壓力敏感MEMS元件、MEMS壓力換能器(transducer)及/或電容式壓力換能器。微機電系統係簡稱為MEMS。中介層12係實施為一CMOS讀出ASIC。在圖5B中，示出防水的CSP，其包含共晶安裝的感測器晶粒11以跳板組構安裝在中介層12上，中介層12具有TSV，TSV的所有焊料均通過底部填充材料 66安裝在PCB 61上。
在實施例中，中介層12組構成CMOS讀出電路，而感測器晶粒11中沒有IC。感測器晶粒11附接在中介層12之頂部上。電性饋通件30至35現在用來將感測器晶粒11的頂部電極與底部電極(如圖7A所顯示)連接到中介層12所實現的讀出電路。其優點是CMOS的製造與MEMS的製造彼此可獨立執行。MEMS晶圓或MEMS晶粒可在WTW接合階段前做測試。
圖6A和6B顯示感測器晶粒12之特性的例子。在圖6A中，感測器晶粒11的應力SX在X方向上，在圖6B中，感測器晶粒11的應力SY在Y方向上。在圖6A和6B中，顯示在表面的應力張量。應力SX、SY係以MN/m2為單位量測。正值表示為拉伸應力，而負值表示為壓縮應力。最高的應力層級在接觸接頭30至35附近。應力SX在薄膜20以及另外的薄膜21中幾乎為零。此外，應力SY在薄膜20以及另外的薄膜21中係為零或非常小。因此，藉著使用懸浮區域15，在薄膜20以及另外的薄膜21中的應力SX、SY可保持非常低，且應力SX、SY集中在接觸區域14。
第二側長度L2可命名為薄膜20的寬度。第二側長度L2的值可以在165μm至185μm的範圍內或者是在100μm至300μm的範圍內。典型地，L2可以是175μm。第一側長度L1可命名為薄膜20的長度。第一側長度L1的值可以在500μm至1000μm的範圍內或者是在310μm至2000μm的範圍內。典型地，L1可以是700μm。第一長度L1可為，即感測器晶粒11的長度減掉100μm至200μm的邊緣排除(edge exclusion)。因此，藉由感測器元件16以及另外的敏感元件17所執行之量測的準確度係增加的。
感測器配置10係基於用於藉由跳板方法進行應力解耦的CSP解 決方案。壓力敏感元件16、17定位在跳板區段15中。跳板11之懸浮係在跳板11的其中一側上，並且包含到CSP的底部的電性連接30至35，CSP的底部稱為支撐基板或中介層12。具有或不具有集成的電子讀出的壓力感測器晶粒11的電性連接係藉由焊料連接或藉由共晶接合而發生。電性連接30至35係定位在感測器晶粒11之一側上，以製造出包圍壓力敏感薄膜20、21而自由地懸浮的部位15。
在實施例中，壓力敏感薄膜20、21係直接集成在CMOS讀出晶片之頂部上(見圖7A)。薄膜20、21可具有矩形形狀。在實施例中，使用的兩個薄膜20、21為矩形。接觸接頭30至35可取向在矩形薄膜20、21之長邊的方向上。這從應力解耦的觀點來看是有利的：在焊接應力作用時的主軸方向係在薄膜20、21的縱向方向上。應力的靈敏度在此方向上為最小。因為跳板構造，在垂直於主要薄膜方向38、39的方向上(即矩形最小邊之方向上)的應力，應力將是最小。因為薄膜彎曲主要受於垂直方向的應力變化影響，所以在此方向的應力變化要盡可能地小是很重要的(見圖6A和6B)。
在圖6A和6B中，顯示出由於CSP焊接至PCB 61而在基板介面處評估的平均機械應力。在圖6A中，在薄膜20位置的X方向(即，本圖的水平以及垂直於矩形薄膜20的長邊)上評估應力。對於400μm厚的感測器晶粒11和100μm厚的中介層12，平均應力係<0.006MN/m2(對於TS=TI=200μm，應力係0.017MN/m2，所以可以按比例縮放厚度而不會產生影響)。感測器晶粒11係CMOS晶粒。依據圖6B，因為焊接接頭之間的熱誘導變形，所以應力SY(即，本圖的垂直以及對準矩形薄膜20的長邊)大得多。由於感測器晶粒11懸掛在自由空間中而不在X方向上拉動，因此應力SX要低得多。由於矩形薄膜20、21 在X方向上更容易承受薄膜應力，因此當跳板支架13的縱向方向與矩形薄膜20、21相同時，跳板構造對於矩形薄膜特別地有益。
圖7A顯示感測器配置10的細節，其為上述例子的進一步發展的例子。感測器晶粒11可被實現為半導體主體，其可為CMOS半導體主體。敏感元件16包含頂部和底部電極81、82。頂部電極81可實施為頂部金屬電極。頂部電極81可包含鎢。頂部電極81可實現為包含至少兩層的金屬層堆疊。舉例來說，金屬層堆疊包含或由三或五層金屬層組成。金屬層堆的中間層係由鎢組成。舉例來說，金屬層堆疊係製造為鈦/氮化鈦/鎢/鈦/氮化鈦層堆疊。符號/表示層堆疊。底部電極82可實施為底部金屬電極。敏感元件16包含薄膜20。薄膜20包含頂部電極81。除此之外，薄膜20包含介電層84。介電層84可配置在頂部電極81的頂部上。介電層84可製造成為鈍化密封層。
敏感元件16包含空腔85。空腔85係介於頂部電極81與底部電極82之間。頂部電極81係介於空腔85與介電層84之間。敏感元件16可包含一另外的介電層86。另外的介電層86可被實現為一蝕刻停止層。另外的介電層86係配置在底部電極82與空腔85之間。空腔85係藉由蝕刻一犧性層(沒有顯示在圖7A)而製造出來。犧性層係透過頂部電極81的孔來蝕刻。移除犧牲層之後，孔藉由介電層84封閉起來。薄膜20的區域係由第一貫孔94定義。第一貫孔94環繞空腔85。
感測器晶粒11包含感測器基板78以及金屬化堆疊79。金屬化堆疊79包含第一介電層91以及第一金屬化層92，且可例如包含另外的金屬化層以及另外的介電層，沒顯示在圖7A。第一金屬化層92的部位96係藉由貫孔93而連接到底部電極82。頂部電極81藉由第一貫孔94而連接至金屬層95。金屬 層95藉由第二貫孔97而連接至第一金屬化層92另外的部位98。第一金屬化層92的附加部位100係位在底部電極82附近，且被實現為一屏蔽層。
第一金屬化層92的部位96、98係連接到IC。IC係實現為互補式金屬氧化物半導體電路，簡稱CMOS電路。IC係藉由感測器基板78以及金屬化堆疊79來實現。感測器晶粒11的接合墊50係連接至第一金屬化層92另外的部位99。
中介層12係由中介層晶圓實現。中介層12包含在第一側46的第一介電層101以及在第二側47的第二介電層102。中介層12的另外的接合墊51在第一介電層101上。第一貫孔48包含絕緣層54、傳導貫孔層103以及絕緣貫孔層104。絕緣貫孔層104將傳導貫孔層103從第一貫孔48之開口105絕緣。中介層12之第一傳導線55將中介層12之另外的接合墊51連接至第一貫孔48之傳導貫孔層103。另外的傳導貫孔層106沉積在傳導貫孔層103上。另外的貫孔49可被實現為如同第一貫孔48。
感測器晶粒11之接合墊50包含鋁。接合墊50可由鋁或鋁與其他材料(像是銅和矽)的化合物來製成。感測器晶粒11之接合墊50以及中介層12之另外的接合墊51係設計成用於實現共晶接合。接合墊50之鋁層具有一厚度介於5μm和10μm之間或介於2μm和20μm之間。共晶接合可製造成鋁/鍺共晶接合。中介層12之另外的接合墊51可由鍺或鍺與其他材料的化合物來製成。中介層12之第一傳導線55由鋁或鋁與其他材料(像是銅和矽)的化合物來製成。另外的接觸接頭31至35可實現為如同第一接觸接頭30。
另外的敏感元件17可實現為如同敏感元件16。感測器配置10係設計成用於例如行動裝置、行動電話或行動通訊裝置的壓力感測器，並且使用電 容技術。感測器晶粒11之接合墊50係組構成，例如，提供數位化壓力訊號。感測器配置10獲得低功率和高準確度。對電容讀出來說，介於ASIC晶粒與MEMS晶粒之間的接合導線不是所期望的(產生雜訊)。感測器晶粒11藉由MEMS結構與ASIC之單片集成(monolithic integration)來製成。鎢薄膜技術能使得壓力敏感薄膜20製造在可作為鈍化層的第一介電層91之頂部上。這帶來了具有集成在一個單獨感測器晶粒11中的具有讀出電路的壓力換能器的優點。在圖7A中，WTW接合係使用在升高溫度的鋁/鍺共晶接合來實現。
其上安裝有感測器晶粒11的中介層12可包含矽通孔48、49(TSV)以及在中介層12之第一和第二側46、47上之重分佈層。使用具有矽通孔48、49之中介層12的優點為，感測器配置10以及特別是中介層12可在不會影響應力解耦表現的情形下焊接和底部填充。在實施例中，其上定位有壓力敏感薄膜20、21的晶圓係藉由共晶接合而接合至中介層晶圓(見圖7A及7B)。鎢薄膜20、21係藉由單片集成在讀出ASIC之頂部上來製造。鎢薄膜20、21可應用在製造IC之鈍化層頂部上之電容式壓力感測器(ASIC以及MEMS在一個感測器晶粒11中)。
圖7B顯示感測器配置10另外的例子，其為上述例子的進一步發展的例子。在圖7B中，顯示在分割之前的感測器配置10之三個晶粒。感測器晶粒11能在CMOS晶圓上實現。感測器晶粒11係CMOS晶圓的一部分。包含三個感測器晶粒的晶圓藉由包含感測器晶粒11之晶圓與夾具110之間的負壓(under-pressure)被保持到夾具110。
此製造方法的優點為，不需要各別的晶圓放置(減少成本)，並且只在晶圓堆疊112的切割與分割期間才建立跳板11。有利的是，可在晶圓級(wafer level)測試並且甚至校正裝置，從測試成本的觀點來看，這帶來了更多好處。這允許藉由中介層12之底側47上的電性接觸來探測晶圓。可在不影響壓力讀數的情況下真空夾持晶圓。到壓力敏感薄膜20、21的通道係來自晶圓側(見圖7B)。WTW接合之後，從中介層側進行晶圓級(wafer level)測試是可行的。顯示的是在中介層球40、41上的探測，但是在測試墊上探測也是可能的。空氣通道係從晶圓側進入。晶圓的真空夾持係在CMOS側上，不會干擾環境壓力讀數。
圖8A顯示感測器配置10之特性的例子，其可被實現為上述其中一個實施例。感測器晶粒11可實現為CMOS晶粒。實現為單點力的單力施加在感測器晶粒11的中央。圖8A的左側顯示感測器配置10的組構。對於感測器晶粒11之厚度TS與中介層12之厚度TI為相等且具有200μm的值，確定圖8A中間顯示的特性。對於感測器晶粒11之厚度TS為400μm以及中介層12的厚度TI為100μm，模擬圖8A右側顯示的特性。從圖8A中可以看出，在感測器晶粒11的厚度較大且中介層12的厚度較小的情況下，薄膜20以及另外的薄膜21中的應力會較小。藉由將感測器晶粒11之厚度TS進行厚度最佳化為中介層12之厚度TI可減小應力。感測器晶粒11可包含位於感測器晶粒11之第二側19處的接觸點115。接觸點115被實現在感測器晶粒11之第二側19之上的延伸或升高。接觸點115的厚度可以大於5μm或20μm或100μm。
在圖8B中，如在圖8B的左側所示之感測器配置10中所示，針對具有一牛頓的力分給三個接觸點115至117來模擬應力。在圖8B之中間與右側，感測器晶粒11之厚度TS以及中介層12之厚度TI具有如圖8A中所顯示的值。應力是相等的，並且幾乎與感測器晶粒11之厚度TS以及中介層12之厚度TI的選擇無關。在圖8B的右側，薄膜20、21位於跳板的外部。感測器晶粒11 可包含位在感測器晶粒11之第二側19的至少一個接觸點115至117。舉例來說，感測器晶粒11可包含位在感測器晶粒11之第二側19的三個接觸點115至117。接觸點115至117之至少一個係位在接觸區域14之上。接觸點115至117之至少一個係位在懸浮區域15之上。每個接觸點115至117可位在薄膜20或是薄膜20、21之區域外面。
如圖8C所示，支架13包含介於第一數字N個接觸接頭30至35與懸浮區域15之間的條狀物121。條狀物121可命名為支架條(support bar)、支撐條(supporting bar)或是分隔條。因此，條狀物121形成接觸區域14的邊緣。條狀物121的製造步驟與第一數字N個接觸接頭30至35的相同。條狀物121就應力而言具有與保護環37相似的功能。條狀物121在俯視圖中為矩形。條狀物係介於第一數字N個接觸接頭30至35與薄膜20(或薄膜20、21)之間。條狀物121與通過第一數字N個接觸接頭30至35的假想線36平行。對於具有感測器晶粒11之較高厚度TS以及中介層12之較低厚度TI的組構，應力較低。從圖8A、8B、8C的比較可以看出，條狀物121造成應力下降。在圖8C中，提供了支撐條121、貫孔的重新定位以及底部接觸墊的重新配置。
在圖8A至8C中，說明接觸點115至117的位置對感測器晶粒11之X方向中的應力的影響。感測器晶粒11的厚度TS、相對於跳板支架13的薄膜位置以及接觸點115至117以及中介層接合墊40至45(可能是中介層12與PCB 61之間的焊接點)對於減少應力係重要的。在跳板11上使用三個接觸點115至117可將機械負載轉移到薄膜20或薄膜20、21的區域之外。在矩形薄膜20的縱向方向上的條狀物121幫助減少焊接墊30至35周遭的局部應力場。
條狀物121沿矩形薄膜20、21之方向配置。如果在接合墊30至 35周圍組構為保護環37，則接合墊30至35可被屏蔽且被保護以防止與水接觸。在這方面，使用共晶接合允許在一個步驟中構造出保護環37以及感測器晶粒11與中介層12之間的接合墊30至35。構造成保護環37的條狀物121還用於減小跳板11的外伸，並確保均勻的應力分佈。這在校正步驟期間是有利的，在該校正步驟中，將經由中介層12之底部47上的中介層球或中介層接合墊40至45來探測CSP封裝。CSP將被推向金屬支撐，取決於CSP將被推向哪個接觸點115至117，從而使得跳板11變形。
在圖8A至8C中，畫出和模型化(model)多個裝置組構來顯示校正期間機械應力的影響。在圖8A中，當在CSP封裝的中央以一牛頓力推動時，對於具有200μm的厚度TI之中介層12以及具有200μm的厚度TS之跳板11，在跳板11的薄膜級(membrane level)上沿X方向模型化應力。從圖中可明顯看出，應力在接觸點115下方的感測器晶粒的中央時最高。如果跳板11之厚度TS增加到400μm以及中介層12減少至100μm以維持整體封裝高度低於600μm，則圍繞接觸點115的應力場將明顯減小。
為了減小薄膜20、21在X方向上的應力，這裡建議至少要有三個接觸點115至117在CSP封裝的頂部上，其位於薄膜區域外面，如圖8B所示。此外，如圖8B中最右邊的圖所示，當應力朝著跳板11的自由懸掛部位15減小時，將薄膜20、21放置在離跳板11的邊緣23盡可能地遠是有利的。
將條狀物121放置在電性接頭30至35旁邊，有助於產生均勻應力場，也減少跳板11的彎曲，如圖8C左側所示。底部接觸接頭30至35相對於頂側19上的接觸點115至117的位置可引導力通過而不會使跳板11變形。
圖9A顯示可用於感測器晶粒11到中介層12的WTW接合的材 料的表。WTW接合可藉由金屬擴散技術來製造。例如，在感測器晶粒11之第一側18上的接合墊50的材料與在中介層12之第一側46上之另外的接合墊51的材料可為，例如，銅、金、鋁或鈦。因此，具有接觸接頭30至35的支架13由銅、金、鋁及鈦中的其中一種金屬來組成。可以藉由少量添加至金屬，舉例來說，可以將矽和/或銅加進鋁中以改善鋁的效能。表中也列出了金屬擴散接合技術的溫度範圍、必須施加到兩個晶圓上的力以及其他條件。
在圖9A中，描述了使用金屬擴散接合技術的WTW接合。細節如圖9A中的表所示。以金屬擴散接合來說，平滑及乾淨的金屬表面以及接合層的密切接觸是有利的。接合原理係基於固相交互擴散(solid phase inter diffusion)。使用高均勻力。乾淨介面(無氧)允許良好的接合特性。典型的接合溫度係例如300-480。
圖9B顯示材料以及用於WTW接合的另外的資訊，WTW接合可實現為金屬共晶合金接合(metal eutectic alloy bonding)。支架13可例如使用下述為合金的材料組合之其中一者來製造：金銦(AuIn)、銅錫(CuSn)、金錫(AuSn)、金鍺(AuGe)、金矽(AuSi)以及鋁鍺(AlGe)。更確切地，合金係AuxIny,CuxSny,AuxSny,AuxGey,AuxSiy和/或AlxGey。因此，感測器晶粒11的接合墊50可包含金層，然後中介層12的另外的接合墊51可包含銦層，或是反之亦然。因此，金/銦層堆疊係用於共晶接合。符號/表示層堆疊。在共晶接合製程之後，具有接觸接頭30至35的支架13包含由下列構成的群組之共晶合金：金銦共晶合金(AuIn)、銅錫共晶合金(CuSn)、金錫共晶合金(AuSn)、金鍺共晶合金(AuGe)、金矽共晶合金(AuSi)以及鋁鍺共晶合金(AlGe)。在共晶接合之後，支架13包含共晶合金(舉例來說，共晶合金Au-In)以及可能是剩餘的金屬層(例如，金或銦)，此剩餘的金 屬層在加熱過程期間尚未變成液態。
因此，接合墊50、另外的接合墊51、以及接合墊50和另外的接合墊51之間的金屬的材料可以例如從上述列出的材料組合中選擇。在圖9B所示的表中，也列出用以實現共晶化合物的組成物的重量百分比、共晶溫度、高於一般接合溫度的典型接合溫度、施加的力、製程的持續時間以及有關預處理的資訊。
金屬共晶合金接合允許在某些情況中能降低接合溫度，但可能需要良好的抗氧化保護。在高於共晶溫度20℃至30℃時，兩個金屬將熔化，並且彼此擴散而形成介金屬接合。採用的是均質溫度(+/-2℃)和壓力。
圖10顯示例如上述其中一個例子實現的感測器配置10的製造過程之例子。
在頂部中，說明了在包含中介層12的晶圓上執行的製程。在中介層12之第一側46上，例如鍺層之第一金屬層124係沉積在中介層基板75上。光阻125配置在第一金屬層124上。光阻125係藉由光阻旋塗製程、曝光製程以及顯影製程(development process)來製造而成。如中央所顯示，第一金屬層124中沒有被光阻125覆蓋的區域被蝕刻掉。執行該蝕刻，使得不單只有第一金屬層124的未覆蓋區域，還有中介層基板75的某些材料也被移除。因此，在中介層基板75中形成凹部123。中介層基板75可為半導體基板、陶瓷基板、玻璃基板或是聚合物基板。半導體基板75可以是例如矽基板。如上排右邊所顯示，光阻125係被移除。第一金屬層124位在中介層基板75的升起部位上。
在圖10的底部中，顯示感測器晶粒11的製造步驟。感測器晶粒11包含感測器基板78以及可以例如是鋁的第一金屬化層127。感測器晶粒11包 含可以例如是鍺的第二金屬化層128。第一金屬化層127係沉積在感測器基板78或是在感測器晶粒11之未顯示的金屬化堆疊79的頂部上。第二金屬化層128係沉積在第一金屬化層127上。為了圖案化第一和第二金屬化層127、128，藉由光阻旋塗製程、曝光製程以及顯影製程來實現一另外的光阻129。如圖中央所顯示，另外的光阻129係作為用於蝕刻第二以及第一金屬化層127、128的遮罩。如圖10下排右邊所顯示，另外的光阻129藉由剝膜製程來移除。因此，實現第一和第二金屬化層127、128的堆疊。
如圖10中間的右邊所顯示，包含感測器晶粒11的晶圓以及包含中介層12的晶圓兩者彼此接附而形成晶圓堆疊112。晶圓堆疊112加熱至接合溫度，然後施加一力於晶圓堆疊112。因此，第一金屬層124與第一和第二金屬化層127、128一起實現共晶接合材料74。共晶接合材料74是在共晶接合製程之後的合金。感測器晶粒11與中介層12之間的距離主要取決於共晶接合材料74的厚度以及中介層12之凹部123的厚度。此距離大約為支架13的厚度TU(如果中介層12的升起部分被視為支架13的一部分)。
通常，金屬沉積的厚度可能要比薄膜從表面出來的實際“突出高度”厚。可選地，可以在晶片從表面伸出的區域上沉積鋁及/或鋁/鍺並對其圖案化。
在未圖示的替代實施例中，省略實現凹部123的步驟。蝕刻步驟停止在中介層基板75的材料上。共晶接合可在沒有凹部123的情況下進行。
在未圖示的替代實施例中，感測器晶粒11與中介層12在圖10中可互換。因此，上排顯示感測器晶粒11的製造步驟，而圖10的下排顯示中介層11的製造步驟。第一金屬層124(例如，鍺)可沉積在感測器晶粒11上，而第一和 第二金屬化層(例如，鋁/鍺)可沉積在中介層12上。
在圖10中，說明使用金屬層鋁/鍺的共晶接合製程步驟，從而產生合金鋁鍺。鋁/鍺共晶接合的優點係低成本以及和CMOS相容絕妙的友好材料(見圖9B)。在一定的金屬寬度下，鋁/鍺具有比起其他金屬組合更高的氣密性。接合溫度係<450℃，非常適合在CMOS電路上進行MEMS處理而不會使金屬互連劣化。
如上所述，在圖1至10中所顯示之實施例代表改善之感測器配置的示範實施例；因此，根據改善的感測器配置，它們不構成所有實施例的完整列表。實際的感測器配置組構例如可以在電路部件、結構、形狀、尺寸以及材料方面與所示的實施例不同。
10:感測器配置
11:感測器晶粒、壓力感測器晶粒、跳板
12:中介層、矽中介層、聚合物載體
13:支架
14:接觸區域
15:懸浮區域、跳板區段、部位、自由懸掛部位
16:敏感元件、壓力敏感元件
17:另外的敏感元件、壓力敏感元件
18:第一側
19:第二側、頂側
20:薄膜、壓力敏感薄膜、矩形薄膜、鎢薄膜
21:另外的薄膜、壓力敏感薄膜、矩形薄膜、鎢薄膜、薄膜
22:第一邊緣
23:第二邊緣、邊緣
30至35:接觸接頭、電性接觸點、電性連接、電性饋通件、電性接頭
36:假想線
37:保護環
38、39:主要薄膜方向
40至45:中介層接合墊、中介層球
46:第一側、側
47:第二側、側、底側、底部
48、49:貫孔、矽通孔

Claims (16)

  1. 一種感測器配置，包括：感測器晶粒(11)，包括接觸區域(14)、懸浮區域(15)以及位在該懸浮區域(15)中的敏感元件(16)，中介層(12)，包括將該中介層(12)之第一側(46)連接到該中介層(12)之第二側(47)的至少兩個貫孔(48、49)，以及支架(13)，將該感測器晶粒(11)的該接觸區域(14)機械性與電性地連接到該中介層(12)的該第一側(46)，並且包括至少兩個接觸接頭(30至35)，其中，該支架(13)包括條狀物(121)，該條狀物(121)的取向與通過該至少兩個接觸接頭(30至35)之假想線(36)平行，且該支架(13)將該感測器晶粒(11)之該接觸區域(14)連接到該中介層(12)之該第一側(46)，其中，該條狀物(121)係位在該至少兩個接觸接頭(30至35)的第一數字N個與該懸浮區域(15)之間，其中，該敏感元件(16)包括薄膜(20)，該薄膜(20)為矩形且具有第一和第二側邊長度L1、L2和主要薄膜方向(38)，其中，L1>L2，其中，該第一側邊長度L1係於該主要薄膜方向(38)上測量，及其中，該主要薄膜方向(38)係平行於通過該至少兩個接觸接頭(30至35)之該假想線(36)。
  2. 如請求項1所述之感測器配置，其中，該支架(13)包括保護環(37)，該保護環(37)環繞該至少兩個接觸接頭(30至35)，且該支架(13)將該感測器晶粒(11)之該接觸區域(14)連接到該中介層(12)之該第一側(46)。
  3. 如請求項1所述之感測器配置，其中，該感測器晶粒(11)包括彼此平行的第一邊緣(22)和第二邊緣(23)，其中，該第一邊緣(23)係鄰接該接觸區域(14)，以及其中，該第二邊緣(24)係鄰接該懸浮區域(15)並且平行於該主要薄膜方向(38)。
  4. 如請求項1所述之感測器配置，其中，該感測器晶粒(11)包括另外的敏感元件(17)，該另外的敏感元件(17)位在該懸浮區域(15)並且包括另外的薄膜(21)，以及其中，該另外的薄膜(21)係矩形，並且該另外的薄膜(21)之主要薄膜方向(39)係平行於該薄膜(20)之該主要薄膜方向(38)。
  5. 如請求項1或2所述之感測器配置，其中，該感測器晶粒(11)和該中介層(12)之至少一者包括CMOS積體電路。
  6. 如請求項5所述之感測器配置，其中，該感測器晶粒(11)包括該CMOS積體電路，並且該CMOS積體電路係連接至該敏感元件(16)。
  7. 如請求項1或2所述之感測器配置，其中，該中介層(12)係實現為由下列所組成之群組的其中一者：互連載體、互連板以及互連基板。
  8. 如請求項1或2所述之感測器配置，其中，該至少兩個接觸接頭(30至35)包括選自由下列組成之群組的材料：銅(Cu)、金(Au)、鋁(Al)以及鈦(Ti)，或是選自由下列所組成之群組的材料組合：金銦(AuIn)、銅錫(CuSn)、金錫(AuSn)、金鍺(AuGe)、金矽(AuSi)以及鋁鍺(AlGe)。
  9. 如請求項1或2所述之感測器配置，其中，該敏感元件(16)係選自由下列所組成之群組的其中一者：壓力感測器元件、加速度計元件、陀螺儀元件、超音波換能器(ultrasound transducer)、麥克風、揚聲器、微量加熱板、紅外光輻射探測器以及輻射熱測定器。
  10. 如請求項1或2所述之感測器配置，其中，該中介層(12)包括在該中介層(12)之該第二側(47)上之至少兩個中介層接合墊(40至45)及/或傳導線(57、58)，以及其中，該至少兩個中介層接合墊(40至45)及/或傳導線(57、58)係耦合至該中介層(12)之該至少兩個貫孔(48、49)並且可操作以接觸印刷電路板(61)。
  11. 如請求項1或2所述之感測器配置，其中，該感測器配置(10)包括電性絕緣間隔件(70)，該電性絕緣間隔件(70)配置在該中介層(12)之該第一側(46)與該感測器晶粒(11)之該第一側(18)之間。
  12. 一種包括請求項1或2所述之該感測器配置(10)的設備，其中，該設備係實現為行動裝置、穿戴式裝置、車輛以及空調機之其中一者。
  13. 一種用於製造感測器配置的方法，包括：提供感測器晶粒(11)，該感測器晶粒(11)包括接觸區域(14)、懸浮區域(15)以及位在該懸浮區域(15)中之敏感元件(16)，提供中介層(12)，至少兩個貫孔(48、49)將該中介層(12)之第一側(46)連接到該中介層(12)之第二側(47)，以及藉由支架(13)將該感測器晶粒(11)連接到該中介層(12)，該支架(13)機械性與電性地將該感測器晶粒(11)之該接觸區域(14)連接到該中介層(12)之該第一側(46)，並且該支架(13)包括至少兩個接觸接頭(30至35)， 其中，該支架(13)包括條狀物(121)，該條狀物(121)的取向與通過該至少兩個接觸接頭(30至35)之假想線(36)平行，且該支架(13)將該感測器晶粒(11)之該接觸區域(14)連接到該中介層(12)之該第一側(46)，其中，該條狀物(121)係位在該至少兩個接觸接頭(30至35)的第一數字N個與該懸浮區域(15)之間，其中，該敏感元件(16)包括薄膜(20)，該薄膜(20)為矩形且具有第一和第二側邊長度L1、L2和主要薄膜方向(38)，其中，L1>L2，其中，該第一側邊長度L1係於該主要薄膜方向(38)上測量，及其中，該主要薄膜方向(38)係平行於通過該至少兩個接觸接頭(30至35)之該假想線(36)。
  14. 如請求項13所述之方法，其中，該支架(13)係藉由晶圓擴散接合來製造，其中，該至少兩個接觸接頭(30至35)包括選自由下列所組成之群組的材料：銅(Cu)、金(Au)、鋁(Al)以及鈦(Ti)，或是該支架(13)係藉由共晶接合來製造，其中，該至少兩個接觸接頭(30至35)包括選自由下列所組成之群組的材料組合：金銦(AuIn)、銅錫(CuSn)、金錫(AuSn)、金鍺(AuGe)、金矽(AuSi)以及鋁鍺(AlGe)。
  15. 一種感測器配置，包括：感測器晶粒(11)，包括接觸區域(14)、懸浮區域(15)以及位在該懸浮區域(15)中的敏感元件(16)，中介層(12)，包括將該中介層(12)之第一側(46)連接到該中介層(12)之第二側(47)的至少兩個貫孔(48、49)，以及 支架(13)，將該感測器晶粒(11)的該接觸區域(14)機械性與電性地連接到該中介層(12)的該第一側(46)，並且包括至少兩個接觸接頭(30至35)，其中，該支架(13)包括保護環(37)，該保護環(37)環繞該至少兩個接觸接頭(30至35)，且該支架(13)將該感測器晶粒(11)之該接觸區域(14)連接到該中介層(12)之該第一側(46)，其中，該保護環(37)及該至少兩個接觸接頭(30至35)的第一數字N個被實現為相同材料或相同之複數材料，其中，該敏感元件(16)包括薄膜(20)，該薄膜(20)為矩形且具有第一和第二側邊長度L1、L2和主要薄膜方向(38)，其中，L1>L2，其中，該第一側邊長度L1係於該主要薄膜方向(38)上測量，及其中，該主要薄膜方向(38)係平行於通過該至少兩個接觸接頭(30至35)之假想線(36)。
  16. 一種用於製造感測器配置的方法，包括：提供感測器晶粒(11)，該感測器晶粒(11)包括接觸區域(14)、懸浮區域(15)以及位在該懸浮區域(15)中之敏感元件(16)，提供中介層(12)，至少兩個貫孔(48、49)將該中介層(12)之第一側(46)連接到該中介層(12)之第二側(47)，以及藉由支架(13)將該感測器晶粒(11)連接到該中介層(12)，該支架(13)機械性與電性地將該感測器晶粒(11)之該接觸區域(14)連接到該中介層(12)之該第一側(46)，並且該支架(13)包括至少兩個接觸接頭(30至35)， 其中，該支架(13)包括保護環(37)，該保護環(37)環繞該至少兩個接觸接頭(30至35)，且該支架(13)將該感測器晶粒(11)之該接觸區域(14)連接到該中介層(12)之該第一側(46)，及其中，該保護環(37)及該至少兩個接觸接頭(30至35)的第一數字N個被實現為相同材料或相同之複數材料，其中，該敏感元件(16)包括薄膜(20)，該薄膜(20)為矩形且具有第一和第二側邊長度L1、L2和主要薄膜方向(38)，其中，L1>L2，其中，該第一側邊長度L1係於該主要薄膜方向(38)上測量，及其中，該主要薄膜方向(38)係平行於通過該至少兩個接觸接頭(30至35)之假想線(36)。
TW109126196A 2019-08-14 2020-08-03 感測器配置及製造感測器配置之方法 TWI801748B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP19191794.7 2019-08-14
EP19191794.7A EP3779391A1 (en) 2019-08-14 2019-08-14 Sensor arrangement and method for fabricating a sensor arrangement

Publications (2)

Publication Number Publication Date
TW202120423A TW202120423A (zh) 2021-06-01
TWI801748B true TWI801748B (zh) 2023-05-11

Family

ID=67658856

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109126196A TWI801748B (zh) 2019-08-14 2020-08-03 感測器配置及製造感測器配置之方法

Country Status (5)

Country Link
US (1) US20220260446A1 (zh)
EP (1) EP3779391A1 (zh)
CN (1) CN114270159B (zh)
TW (1) TWI801748B (zh)
WO (1) WO2021028172A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102023205803A1 (de) * 2023-06-21 2024-12-24 Robert Bosch Gesellschaft mit beschränkter Haftung Mikromechanisches Bauelement mit äußerer Kontaktierung

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050194685A1 (en) * 2004-03-04 2005-09-08 Kurt Weiblen Method for mounting semiconductor chips and corresponding semiconductor chip system
CN105102952A (zh) * 2012-10-02 2015-11-25 罗伯特·博世有限公司 Mems压力传感器组件
TW201630217A (zh) * 2014-09-02 2016-08-16 蘋果公司 使用晶圓層級支撐晶粒及氣隙技術之多種無應力感測器封裝
CN109642810A (zh) * 2016-06-21 2019-04-16 ams国际有限公司 传感器封装件和制造传感器封装件的方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070013014A1 (en) * 2005-05-03 2007-01-18 Shuwen Guo High temperature resistant solid state pressure sensor
DE102014224559B4 (de) * 2014-12-01 2025-12-31 Robert Bosch Gmbh Mikromechanische Sensorvorrichtung und entsprechendes Herstellungsverfahren
ITUB20153580A1 (it) * 2015-09-11 2017-03-11 St Microelectronics Srl Dispositivo sensore microelettromeccanico con ridotta sensibilita' agli stress e relativo procedimento di fabbricazione
US11548781B2 (en) * 2017-11-17 2023-01-10 Sciosense B.V. Attachment of stress sensitive integrated circuit dies
CN111149201A (zh) * 2017-12-29 2020-05-12 英特尔公司 微电子组件
US11984439B2 (en) * 2018-09-14 2024-05-14 Intel Corporation Microelectronic assemblies

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050194685A1 (en) * 2004-03-04 2005-09-08 Kurt Weiblen Method for mounting semiconductor chips and corresponding semiconductor chip system
CN105102952A (zh) * 2012-10-02 2015-11-25 罗伯特·博世有限公司 Mems压力传感器组件
TW201630217A (zh) * 2014-09-02 2016-08-16 蘋果公司 使用晶圓層級支撐晶粒及氣隙技術之多種無應力感測器封裝
CN109642810A (zh) * 2016-06-21 2019-04-16 ams国际有限公司 传感器封装件和制造传感器封装件的方法

Also Published As

Publication number Publication date
CN114270159B (zh) 2024-05-14
TW202120423A (zh) 2021-06-01
CN114270159A (zh) 2022-04-01
EP3779391A1 (en) 2021-02-17
WO2021028172A1 (en) 2021-02-18
US20220260446A1 (en) 2022-08-18

Similar Documents

Publication Publication Date Title
JP3186941B2 (ja) 半導体チップおよびマルチチップ半導体モジュール
KR101407773B1 (ko) 반도체 장치를 패키징하는 장치, 패지징된 반도체 구성 부품, 반도체 장치를 패키징하는 장치의 제조 방법 및 반도체 구성 부품을 제조하는 방법
TWI662670B (zh) 電子元件封裝體及其製造方法
CN105047629B (zh) 影像感测元件封装构件
JP5079493B2 (ja) マルチ・チップ・モジュールの製造方法
JP3845403B2 (ja) 半導体デバイス
EP2342747B1 (en) Integrated sensor including sensing and processing die mounted on opposite sides of package substrate
US9731961B2 (en) MEMS-CMOS-MEMS platform
US9972554B2 (en) Wafer level chip scale package having continuous through hole via configuration and fabrication method thereof
TW200830434A (en) Electronic devices, CMOS image sensor device chip scale packages and fabrication methods thereof
US7615405B2 (en) Method for precision assembly of integrated circuit chip packages
EP2388816A1 (en) Semiconductor sensor device, method of manufacturing semiconductor sensor device, package, method of manufacturing package, module, method of manufacturing module, and electronic device
WO2008054660A2 (en) Wafer-level fabrication of lidded chips with electrodeposited dielectric coating
CN102403325A (zh) 半导体封装和半导体封装的制造方法以及光学模块
CN102084480B (zh) 封装器件装置及封装件用基底构件
KR101597467B1 (ko) 쿨링 피처를 갖는 센서 패키지와 이를 제조하는 방법
CN106098645A (zh) 半导体器件的封装结构
TWI442535B (zh) 電子元件封裝體及其製作方法
JP2007036060A (ja) 半導体装置及びその製造方法
TWI801748B (zh) 感測器配置及製造感測器配置之方法
JP5026025B2 (ja) 半導体装置
US20080272488A1 (en) Semiconductor Device
CN115196583B (zh) 一种mems传感器芯片与asic芯片的扇出型封装结构及封装方法
JP4674622B2 (ja) センサモジュール及びその製造方法
CN101987719B (zh) 感测元件结构与制造方法