TWI899531B - 光電半導體元件 - Google Patents

Abstract

本揭露提供一種光電半導體元件，包括：基板；半導體疊層，位於該基板上，半導體疊層包含複數第一高台部及第二高台部；第一凹槽，沿半導體疊層周緣設置，第一凹槽環繞該些第一高台部；以及；第二凹槽，與第一凹槽彼此分離，且第二凹槽對應環繞第二高台部； 其中，於一剖面圖中，第一凹槽與第二凹槽分別具有一寬度，第一凹槽的寬度不等於第二凹槽的寬度。

Description

光電半導體元件

本揭露是關於一種光電半導體元件，且特別是關於一種具有不同凹槽寬度之光電半導體元件。

半導體元件的用途十分廣泛，相關材料的開發研究也持續進行。舉例來說，包含三族及五族元素的III-V族半導體材料可應用於各種光電半導體元件如發光晶片(例如：發光二極體或雷射二極體)、吸光晶片(光電偵測器或太陽能電池)或不發光晶片(例如：開關或整流器的功率元件)，能用於照明、醫療、顯示、通訊、感測、電源系統等領域。隨著科技的發展，現今對於半導體元件仍存在許多技術研發的需求。雖然現有的半導體元件大致上已經符合多種需求，但並非在各方面皆令人滿意，仍需要進一步改良。

本揭露的一些實施例提供一種光電半導體元件，包括：基板及半導體疊層，半導體疊層位於基板上且包含複數第一高 台部及第二高台部；第一凹槽，沿該半導體疊層周緣設置，第一凹槽環繞複數第一高台部；以及第二凹槽，與第一凹槽彼此分離，且第二凹槽對應環繞第二高台部；其中，於一剖面圖中，第一凹槽具有一寬度，第二凹槽具有一寬度，第一凹槽的寬度不等於第二凹槽的寬度。

本揭露的一些實施例提供一種光電半導體元件，包括：基板；半導體疊層，半導體疊層位於基板上且包含複數第一高台部、第二高台部及第三高台部，第三高台部位於複數第一高台部與第二高台部之間；第一凹槽，環繞複數第一高台部；以及第二凹槽，與第一凹槽彼此分離，且第二凹槽對應環繞第二高台部；其中，於一剖面圖中，第三高台部與第一高台部之間具有一第一間距，第三高台部與第二高台部之間具有一第二間距，第一間距不等於第二間距。

1:基板

2:半導體疊層

22:第一型半導體結構

24:主動結構

26:第二型半導體結構

28:氧化侷限區

3:絕緣結構

31:第一絕緣層

32:第二絕緣層

4:接觸金屬

5:第一電極

6:第二電極

61:開口

100、100A、100B、100C、100D:光電半導體元件

d1:第一間距

d2:第二間距

d3:第三間距

M1:第一高台部

M2:第二高台部

M3:第三高台部

M4:第四高台部

R1:區域

S1:第一凹槽

S2:第二凹槽

W1:第一寬度

W2:第二寬度

以下將配合所附圖式詳述本揭露實施例。應注意的是，依據在業界的標準做法，各種特徵並未按照比例繪製且僅用以說明例示。事實上，可能任意地放大或縮小元件的尺寸，以清楚地表現出本揭露實施例的特徵。

第1A圖係根據本揭露的一實施例，繪示出光電半導體元件的俯視圖。

第1B圖係根據本揭露的一實施例，繪示出沿著第1A圖中線段A-A的剖視圖。

第2A圖係根據本揭露的一實施例，繪示出光電半導體元件的部分俯視圖。

第2B圖係根據本揭露的一實施例，繪示出第2A圖中一區域的局部放大圖。

第2C圖係根據本揭露的一實施例，繪示出沿著第2B圖中線段B-B的剖視圖。

第3圖至第6圖係根據本揭露的另一實施例，繪示出光電半導體元件的部分俯視圖。

以下內容提供了許多不同的實施例或範例，用於實施本發明的不同部件。組件和配置的具體範例描述如下，以簡化本發明。當然，這些僅僅是範例，並非用以限定本揭露實施例。舉例來說，敘述中提及第一部件形成於第二部件之上，可包括形成第一和第二部件直接接觸的實施例，也可包括額外的部件形成於第一和第二部件之間，使得第一和第二部件不直接接觸的實施例。另外，本發明可在各種範例中重複元件符號及/或字母。這樣重複是為了簡化和清楚的目的，其本身並非主導所討論各種實施例及/或配置之間的關係。此外，為了簡化和清楚的目的，不同部件可被任意繪製在不同規格下。

再者，此處可使用空間上相關的用語，如「在...之下」、「下方的」、「低於」、「在...上方」、「上方的」、和類似用語 可用於此，以便描述如圖所示一元件或部件和其他元件或部件之間的關係。這些空間用語除了包括圖式繪示的方位外，也企圖包括使用或操作中的裝置的不同方位。舉例來說，如果圖中的裝置被反過來，原本被形容為「低於」或在其他元件或部件「下方」的元件，就會被轉為「高於」其他元件或部件。所以，例示性用語「下方」可同時具有「上方」和「下方」的方位。當裝置被轉至其他方位(旋轉90°或其他方位)，則在此所使用的空間相對描述可同樣依旋轉後的方位來解讀。

根據本揭露的一些實施例，藉由形成包含不同寬度的凹槽的半導體疊層，縮小光電半導體元件中各高台部之間的發光亮度差異，以提升光電半導體元件整體的光場均勻性。

光電半導體元件包含發光晶片(例如：發光二極體或雷射二極體)、吸光晶片(光電偵測器或太陽能電池)或不發光晶片(例如：開關或整流器的功率元件)。在一些實施例中，光電半導體元件100為雷射元件，例如面射型雷射二極體(vertical-cavity surface-emitting laser,VCSEL)。

第1A、1B圖係根據本揭露的一實施例，分別繪示出光電半導體元件100的俯視圖及剖視圖。請同時參閱第1A圖及第1B圖，光電半導體元件100包含基板1、半導體疊層2、絕緣結構3、複數接觸金屬4、第一電極5、以及第二電極6。基板1可包含絕緣材料、導電材料或兩者。絕緣材料可包含例如下列材料：藍寶石、金剛石、玻璃、石英、丙烯酸或AlN。導電材料可包含例如下列材料：砷化 鎵(Gallium Arsenide，GaAs)、磷化銦(Indium Phosphide，InP)、碳化矽(Siliconcarbide，SiC)、磷化鎵(GaP)、磷砷化鎵(GaAsP)、氧化鋅(ZnO)、硒化鋅(ZnSe)、氮化鎵(GaN)、氮化鋁(AlN)、鎵酸鋰(LiGaO₂)、鋁酸鋰(LiAlO₂)、鍺(Ge)或矽(Si)。

半導體疊層2位於基板1上，且包含複數第一高台部M1、複數第二高台部M2、第三高台部M3、第一凹槽S1、以及複數第二凹槽S2。半導體疊層2選擇性地包含第四高台部M4。複數第一高台部M1沿著基板1的周緣設置，第四高台部M4鄰近基板1的周緣，並環繞複數第一高台部M1；複數第二高台部M2被第三高台部M3環繞，而第三高台部M3則被複數第一高台部M1環繞。複數第一高台部M1被第一凹槽S1所環繞，複數第二高台部M2分別被第二凹槽S2所圍繞，第一凹槽S1與複數第二凹槽S2不相連，複數第二凹槽S2彼此也不相連。詳細地說，複數第一高台部M1及環繞複數第一高台部M1的第一凹槽S1同時位於第三高台部M3與第四高台部M4之間，第三高台部M3環繞的複數第二高台部M2的每一者皆被對應的一個第二凹槽S2環繞，也就是說，每個第二高台部M2與第三高台部M3之間具有一個第二凹槽S2。為清晰起見，第1A圖中的第一高台部M1及第二高台部M2的俯視輪廓以實線描繪。

如第1B圖所示，沿著A-A線段的剖視圖中，第一凹槽S1於第一高台部M1與第三高台部M3之間定義出一第一間距d1，第二凹槽S2於第二高台部M2與第三高台部M3之間定義出一第二間距d2，第一間距d1不等於第二間距d2。於本實施例中，第一間距d1 大於第二間距d2，d1/d2的比值範圍例如是2~10。

請繼續參照第1B圖，第一凹槽S1於第一高台部M1與第四高台部M4之間定義出一第三間距d3，第三間距d3不等於第二間距d2。於本實施例中，第三間距d3大於第二間距d2，d3/d2的比值範圍例如是2~10。於本實施例中，第三間距d3等於第一間距d1。在一些其它的實施例中，第三間距d3可以是大於或小於第一間距d1。關於複數第一高台部M1、複數第二高台部M2、第三高台部M3及第四高台部M4的相關說明，將於後描述。

在一些實施例中，每個第二高台部M2皆會被一個第二凹槽S2環繞，換言之，複數第二凹槽S2中的每一個對應環繞單一個複數第二高台部M2。也就是說，第二高台部M2的數量會與第二凹槽S2的數量相等。在第1A、1B圖的實施例中，第二高台部M2為複數個，在其它的實施例中，第二高台部M2也可以是單一個，如此，第二凹槽S2也會是單一個。

半導體疊層2包含第一型半導體結構22、主動結構24、第二型半導體結構26自基板1上依序堆疊。第一型半導體結構22、主動結構24及第二型半導體結構26包含III-V族化合物半導體材料，例如可以為AlGaInAs系列、AlGaInP系列、AlInGaN系列、AlAsSb系列、InGaAsP系列、InGaAsN系列、AlGaAsP系列等，例如AlGaInP、GaAs、InGaAs、AlGaAs、GaAsP、GaP、InGaP、AlInP、GaN、InGaN、AlGaN等化合物。在本揭露內容之實施例中，若無特別說明，上述化學表示式包含「符合化學劑量之化合物」 及「非符合化學劑量之化合物」，其中，「符合化學劑量之化合物」例如為三族元素的總元素劑量與五族元素的總元素劑量相同，反之，「非符合化學劑量之化合物」例如為三族元素的總元素劑量與五族元素的總元素劑量不同。舉例而言，化學表示式為AlGaInAs系列即代表包含三族元素鋁(Al)及/或鎵(Ga)及/或銦(In)，以及包含五族元素砷(As)，其中三族元素(鋁及/或鎵及/或銦)的總元素劑量可以與五族元素(砷)的總元素劑量相同或相異。

在一些實施例中，第一型半導體結構22及第二型半導體結構26分別包含由複數個III-V族化合物半導體層堆疊而成的第一反射鏡及第二反射鏡。詳細地說，第一型半導體結構22及第二型半導體結構26各自包含複數個不同折射率的膜層交互週期性的堆疊(例如，高鋁含量的AlGaAs層及低鋁含量的AlGaAs層之交互週期性堆疊)，以形成分散式布拉格反射鏡(Distributed Bragg Reflector，DBR)，藉此，自主動結構24發射的光可以在兩個反射鏡中反射以形成同調光。在一些實施例中，第一型半導體結構22及第二型半導體結構26包括Al_xGa_1-xAs及/或In_yGa_1-yP，且0≦x≦1，0≦y≦1。在一些實施例中，第一型半導體結構22及第二型半導體結構26具有不同的導電型，第一型半導體結構22例如為n型，第二型半導體結構26型例如為p型，以分別提供電子及電洞，或者，第一型半導體結構22例如為p型及第二型半導體結構26例如為n型。

主動結構24可用以發出光或接收光。主動結構24可以選擇為多重量子井結構(Multi Quantum Wells,MQWs)(未 繪示)。在一些實施例中，主動結構24可包含III-V族半導體材料，例如包含鋁(Al)、鎵(Ga)、砷(As)、磷(P)或銦(In)。視其材料不同，主動結構24可發出峰值波長(peak wavelength)介於700nm及1700nm的紅外光、峰值波長介於610nm及700nm之間的紅光、峰值波長介於530nm及570nm之間的黃光、峰值波長介於490nm及550nm之間的綠光、峰值波長介於400nm及490nm之間的藍光或深藍光、或是峰值波長介於250nm及400nm之間的紫外光。

絕緣結構3覆蓋半導體疊層2，詳細地說，絕緣結構3覆蓋複數第一高台部M1、複數第二高台部M2、第三高台部M3、及第四高台部M4，並同時延伸填入第一凹槽S1及複數第二凹槽S2，以於半導體疊層2上形成連續覆蓋狀態。絕緣結構3包含第一絕緣層31及第二絕緣層32，第一絕緣層31位於複數第一高台部M1、複數第二高台部M2、第三高台部M3、第四高台部M4上，但並未延伸填入第一凹槽S1及複數第二凹槽S2，第二絕緣層32位於第一絕緣層31上，並同時延伸填入第一凹槽S1及複數第二凹槽S2中。第一絕緣層31與第二絕緣層32使用絕緣材料，絕緣材料可包含氧化物絕緣材料、非氧化物絕緣材料、或前述之組合。舉例來說，氧化物絕緣材料可以包含氧化矽(SiO_x)、氧化鋁(AlOx)；非氧化物絕緣材料可以包含氮化矽(SiN_x)、氟化鈣(calciumfluoride，CaF₂)或氟化鎂(magnesium fluoride，MgF₂)。第一絕緣層31與第二絕緣層32可為相同材料或不同材料。

複數接觸金屬4位於半導體疊層2上，並與半導體疊層 2電性連接。更具體地說，複數接觸金屬4位於複數第一高台部M1及複數第二高台部M2上，且不位於於第三高台部M3及第四高台部M4上。位於複數第一高台部M1及複數第二高台部M2上的複數接觸金屬4夾設於半導體疊層2與絕緣結構3之間，並與半導體疊層2中的第二型半導體結構26電性連接。絕緣結構3包含複數開口用以使接觸金屬4可與後續形成的第二電極6電性連接。在其它的實施例中，也可以是絕緣結構3夾設於半導體疊層2與接觸金屬4之間，絕緣結構3則包含複數開口以使接觸金屬4與第二型半導體結構26電性連接。

接觸金屬4可選擇較易與第二型半導體結構26形成歐姆接觸的材料，如鍺(Ge)、鈹(Be)、鋅(Zn)、金(Au)、鉑(Pt)、鈦(Ti)、鋁(Al)、鎳(Ni)、銅(Cu)、前述材料之合金、或前述材料之組合。接觸金屬4可為單層或多層結構，於本實施例中，接觸金屬4為鈦、鉑、金(Ti/Pt/Au)依序堆疊而成。

第一電極5位於基板1與半導體疊層2相對的一側，並與半導體疊層2中的第一型半導體結構22電性連接，第二電極6位於絕緣結構3上，並利用絕緣結構3的複數開口，與接觸金屬4接觸，以與半導體疊層2中的第二型半導體結構26電性連接。在一些實施例中，第一電極5及第二電極6的材料可相同或不同，且可各自包含金屬氧化材料、金屬或合金。金屬氧化材料包含如氧化銦錫(ITO)、氧化銦(InO)、氧化錫(SnO)、氧化鎘錫(CTO)、氧化銻錫(ATO)、氧化鋁鋅(AZO)、氧化鋅錫(ZTO)、氧化鎵鋅(GZO)、氧化銦鎢(IWO)、氧化鋅(ZnO)或氧化銦鋅(IZO)。金屬可列舉如鍺(Ge)、鈹 (Be)、鋅(Zn)、金(Au)、鉑(Pt)、鈦(Ti)、鋁(Al)、鎳(Ni)、鎢(W)、或銅(Cu)。合金可包含選自由上述金屬所組成的群組中的至少兩者，例如鍺金鎳(GeAuNi)、鈹金(BeAu)、鍺金(GeAu)、鈦鎢(TiW)。第一電極5及第二電極6可為單層或多層結構，於本實施例中，第一電極5為鈦鎢及金堆疊而成(TiW/Au)，第二電極6為鍺金鎳、鎳、金(GeAuNi/Ni/Au)依序堆疊而成。

半導體疊層2選擇性地還包含一氧化侷限區28位於主動結構24與第二型半導體結構26之間，用以限制電流流通路徑。在其他實施例中，氧化侷限區28亦可選擇位於主動結構24與第一型半導體結構22之間。於本實施例中，複數第一高台部M1、複數第二高台部M2、第三高台部M3、以及第四高台部M4皆包含氧化侷限區28。氧化侷限區28位於各個高台部的外緣處，並自各個高台部與相鄰凹槽的交界處朝各個高台部內部延伸，延伸的範圍可依不同電性需求調整，調整的方式可藉由製程參數控制，例如溫度、濃度、時間等。

於光電半導體元件100施加電壓後，自第一電極5與第二電極6注入的電流可藉由接觸金屬4流通於複數第一高台部M1及複數第二高台部M2中，使第一型半導體結構22與第二型半導體結構26提供的電子電洞能在主動結構24結合而發出光線。未設置接觸金屬4的第三高台部M3及第四高台部M4並無電流流經其主動結構4，因此不會發出光線。於本實施例中，第二電極6包含複數開口61，位於第一高台部M1與第二高台部M2上，且複數開口61與氧化 侷限區28於垂直方向上不重疊。於本實施例中，光線自複數開口61發出。

第2A、2B、2C圖係根據本揭露的一實施例，分別繪示出的光電半導體元件100的部分俯視圖、區域R1的局部放大圖及剖視圖。於2A、2B、2C圖中，僅繪製基板1及半導體疊層2以清楚說明複數第一高台部M1、複數第二高台部M2、第三高台部M3及第四高台部的細節。其他元件(例如：絕緣結構3、接觸金屬4、第一電極5、第二電極6)可參考光電半導體元件100的相關段落，於此不再重複贅述。

請參照第2A圖，複數第一高台部M1及複數第二高台部M2以陣列方式排列於基板1上，排列的方式可為規則排列或不規則排列。複數第一高台部M1及複數第二高台部M2具有相同的形狀及尺寸，舉例來說，複數第一高台部M1與複數第二高台部M2的形狀皆為圓形，且具有實質上相同的直徑。如第2B圖及第2C圖所示，於一基準線上(例如B-B線段)，第一高台部M1的寬度W1與第二高台部M2的寬度W2實質上相等。在其它的實施例中，第一高台部M1與第二高台部M2的形狀也可以是非圓形，例如矩形或其它多邊形。當第一高台部M1與第二高台部M2具有相同的形狀及尺寸時，除了有簡化製程的優點外，也能維持較高的排版利用率。在一實施例中，根據不同應用的需求，第一高台部M1與第二高台部M2可具不同的形狀及/或尺寸，例如第一高台部M1與第二高台部M2皆為圓形且第一高台部M1寬度W1大於或小於第二高台部M2的寬度W2。

如第2A圖所示，第三高台部M3的俯視形狀大致上為一四邊形，與複數第一高台部M1及複數第二高台部M2的圓形不同，第三高台部M3的俯視形狀也可以是圓形或其它多邊形，只要第三高台部M3是位於第一高台部M1與第二高台部M2之間且環繞第二高台部M2即可。第四高台部M4的俯視形狀大致上為一四邊形，與複數第一高台部M1及複數第二高台部M2的形狀不同，第四高台部M4的俯視形狀也可以是圓形或其它多邊形，只要第四高台部M4是鄰近半導體疊層2的周緣且環繞複數第一高台部M1即可。

請參照第2B及第2C圖，於B-B線段的剖視圖中，第一間距d1即為第一高台部M1與第三高台部M3之間的第一凹槽S1的寬度，第二間距d2即為第二高台部M2與第三高台部M3之間的第二凹槽S2的寬度，第三間距d3即為第一高台部M1與第四高台部M4之間的第一凹槽S1的寬度。當第一凹槽S1與第二凹槽S2的寬度不相同時，第一凹槽S1與第二凹槽S2的深度也不會相同，也就是說，第一凹槽S1與第二凹槽S2具有不同的深度。第一凹槽S1與第二凹槽S2以自鄰近第二型半導體結構26一側朝基板1方向延伸至少超過主動結構24的位置，但不貫穿半導體疊層2。

一般而言，當凹槽的寬度增加時，元件電阻值會同時升高，進而使元件發光亮度下降。另外，當環繞複數高台部的凹槽具有相同寬度及深度時，高台部的亮度則會隨高台部與外部電流源的距離而變化，距離越遠，高台部接收到的電流密度越小，其發光亮度也跟著下降，因而於複數高台部之間產生亮度差異。進一步地 說，若想縮小元件中各高台部因位置而產生的亮度差異，可依各高台部位置分布變化凹槽寬度及深度，使元件中不同位置的高台部亮度調整至彼此相近的程度，而使元件整體能具有更均勻的出光表現。

第3~6圖係根據本揭露的一些實施例，分別繪示出的光電半導體元件100A~100D的部分俯視圖。為了便於比較與上述各實施方式之相異處並簡化說明，在下文之各實施例中使用相同的符號標注相同的元件，且主要針對各實施方式之相異處進行說明，而不再對重覆部分進行贅述。

在一些實施例中，第一凹槽S1的俯視形狀可以包含非直線線段，如第3圖所示，光電半導體元件100A的第一凹槽S1的俯視形狀包含弧形線段。

在一些實施例中，第二凹槽S2的俯視形狀可以與對應環繞的第二高台部M2的俯視形狀不同，如第4圖所示，光電半導體元件100B的第二凹槽S2的俯視形狀為矩形，與對應環繞的第二高台部M2的圓形俯視形狀不同。第二凹槽S2的俯視形狀也可以是橢圓形或是矩形以外的其它多邊形。

在一些實施例中，第二凹槽S2可以是非連續凹槽，如第5圖所示，光電半導體元件100C的第二凹槽S2包含複數個不相連的子凹槽。於本實施例中，單一個第二高台部M2被複數個不相連的子凹槽環繞，複數第二凹槽S2被第三高台部M3環繞；進一步地，第二高台部M2與第三高台部M3於複數個不相連的子凹槽之間相互連接。

在一些實施例中，第一凹槽S1可以是複數個不相連的子凹槽構成，如第6圖所示，光電半導體元件100D的第一凹槽S1包含複數個不相連的子凹槽，每個子凹槽對應環繞單一個第一高台部M1，子凹槽的俯視形狀可以與對應環繞的第一高台部M1的俯視形狀相同或不同。由於複數子凹槽互不相連且各自環繞對應的第一高台部M1，第三高台部M3可自第一高台部M1與第二高台部M2之間朝第一高台部M1方向延伸至環繞複數子凹槽。第一凹槽S1的子凹槽於第一高台部M1與第三高台部M3之間定義出的第一間距d1，與第二溝槽凹槽S2於第二高台部M2與第三高台部M3之間定義出的第二間距d2不相等。於本實施例中，第一間距d1大於第二間距d2，d1/d2的比值範圍例如是2~10。

綜上所述，本揭露的一些實施方式改變環繞高台部的凹槽寬度，藉此調整個別高台部的出光亮度，降低高台部之間的光強差異，以提升光電半導體元件整體的出光表現。此設計可改善以往在鄰近電極探針的高台部會因為接受到最大的電流密度，而具有相對較高的亮度及輸出功率，導致光電半導體元件整體的近場均勻性(Near field uniformity)較差的問題。

以上概述數個實施例之部件，以便在本發明所屬技術領域中具有通常知識者可更易理解本發明實施例的觀點。在本發明所屬技術領域中具有通常知識者應理解，他們能以本發明實施例為基礎，設計或修改其他製程和結構，以達到與在此介紹的實施例相同之目的及/或優勢。在本發明所屬技術領域中具有通常知識者也應 理解到，此類等效的製程和結構並無悖離本發明的精神與範圍，且他們能在不違背本發明之精神和範圍之下，做各式各樣的改變、取代和替換。

1:基板2:半導體疊層22:第一型半導體結構24:主動結構26:第二型半導體結構28:氧化侷限層3:絕緣結構31:第一絕緣層32:第二絕緣層4:接觸金屬5:第一電極6:第二電極61:開口S1:第一凹槽S2:第二凹槽M1:第一高台部M2:第二高台部M3:第三高台部M4:第四高台部d1:第一間距d2:第二間距d3:第三間距

Claims (10)

1. 一種光電半導體元件，包含：一基板；以及；一半導體疊層，位於該基板上，該半導體疊層包含：複數第一高台部及一第二高台部；一第一凹槽，沿該半導體疊層周緣設置；以及；一第二凹槽，與該第一凹槽彼此分離；其中，於一剖面圖中，該第一凹槽具有一寬度，該第二凹槽具有一寬度，該第一凹槽的該寬度不等於該第二凹槽的該寬度，且於一俯視圖中，該第一凹槽環繞該些第一高台部，該第二凹槽對應環繞該第二高台部。
2. 如請求項1所述之光電半導體元件，其中，第一凹槽的該寬度大於該第二凹槽的該寬度。
3. 如請求項1所述之光電半導體元件，其中，該些第一高台部的水平寬度與該第二高台部水平寬度實質上相同。
4. 如請求項1所述之光電半導體元件，其中，該光電半導體元件包含複數第二凹槽及複數第二高台部，該複數第二凹槽的數量與該複數第二高台部的數量相等，且該複數第二凹槽中的每一個對應環繞單一個該第二高台部。
5. 如請求項1所述之光電半導體元件，其中，該半導體疊層包含一第三高台部位於該些第一高台部和該第二高台部之間，且該第三高台部與該第二高台部具有不同俯視形狀。
6. 如請求項5所述之光電半導體元件，其中，該些第一高台部和該第二高台部會發光，該第三高台部不發光。
7. 如請求項5所述之光電半導體元件，其中，該第三高台部環繞該第二高台部及該第二凹槽 。
8. 如請求項5所述之光電半導體元件，更包含複數接觸金屬，分別位於該些第一高台部及該第二高台部上，且不位於該第三高台部上。
9. 如請求項1所述之光電半導體元件，其中，該第一凹槽及該第二凹槽具有不同的深度。
10. 一種光電半導體元件，包含：一基板；一半導體疊層，位於該基板上，該半導體疊層包含：複數第一高台部、一第二高台部、及一第三高台部，該第三高台部位於該些第一高台部與該第二高台部之間；一第一凹槽；以及一第二凹槽，與該第一凹槽彼此分離；其中，於一剖面圖中，該第三高台部與該些第一高台部之間具有一第一間距，該第三高台部與該第二高台部之間具有一第二間距，該第一間距不等於第二間距，且於一俯視圖中，該第一凹槽環繞該些第一高台部，該第二凹槽對應環繞該第二高台部。