TW202508091A

TW202508091A - 半導體元件

Info

Publication number: TW202508091A
Application number: TW112130342A
Authority: TW
Inventors: 馮子耘; 偉善楊; 詹燿寧; 郭融
Original assignee: 晶元光電股份有限公司
Priority date: 2023-08-11
Filing date: 2023-08-11
Publication date: 2025-02-16
Also published as: US20250056930A1

Abstract

本揭露提供一種半導體元件包括半導體疊層、絕緣結構、第一導電結構及第二導電結構。半導體疊層包含第一半導體結構、主動結構及第二半導體結構。絕緣結構連接第一半導體結構並具有第一開口及第二開口。第一導電結構位於第一開口內並接觸第一半導體結構，且第一導電結構包含金屬氧化物。第二導電結構位於第二開口內並接觸第一半導體結構，第二導電結構包含金屬。第一導電結構與第一半導體結構的接觸面定義為第一接觸面，第二導電結構與第一半導體結構的接觸面定義為第二接觸面，第一接觸面與第二接觸面彼此分離。

Description

半導體元件

本揭露係關於一種半導體元件，特別是一種具有多種導電結構的半導體元件。

半導體元件的用途十分廣泛，相關材料的開發研究也持續進行。舉例來說，包含三族及五族元素的III-V族半導體材料可用於各種半導體光電元件如發光二極體、雷射二極體(Laser diode，LD)、光偵測器(Photodiode，PD)或太陽能電池(Solar cell)等，或者可以是功率元件例如開關元件或整流器，而能應用於照明、醫療、顯示、通訊、感測、電源系統等領域。

發光二極體為半導體元件的主要應用之一，相較於傳統光源如鎢絲燈、白熾燈等，發光二極體具有高亮度、低能耗、體積小、反應速度快、工作壽命長等優點，因此大量被應用於顯示、照明及通訊等領域，而更低的功耗、更小的體積及更佳的光電轉換效率一直是業界研發的重點。

根據本揭露的一實施例，係提供一種半導體元件包括半導體疊層、絕緣結構、第一導電結構及第二導電結構。半導體疊層包含第一半導體結構、第二半導體結構及主動結構位於第一半導體結構及第二半導體結構之間。絕緣結構連接第一半導體結構並具有第一開口及第二開口。第一導電結構位於第一開口內並接觸第一半導體結構，且第一導電結構包含金屬氧化物。第二導電結構位於第二開口內並接觸第一半導體結構，第二導電結構包含金屬。第一導電結構與第一半導體結構的接觸面定義為第一接觸面，第二導電結構與第一半導體結構的接觸面定義為第二接觸面，第一接觸面與第二接觸面彼此分離。

為了使本發明之敘述更加詳盡與完備，以下將配合圖式詳細說明本發明，應注意的是，以下所示係用於例示本發明之半導體元件的實施例，並非將本發明限定於以下實施例。在圖式或說明中，相似或相同之構件將使用相似或相同之標號進行說明，並且若未特別說明，圖式中各元件之形狀或尺寸僅為例示，且各元件之間的大小比例及相對位置可能基於清楚說明之目的而有誇大之情形，實際上並不限於此。需特別注意的是，圖中未繪示或描述之元件，可以是熟習此技藝之人士所知之形式。

於本揭露內容中，一層或結構「由X所組成」之敘述表示上述層或結構的主要組成為X，但並不排除上述層或結構包含摻雜物(dopant)或不可避免的雜質(impurity)。在未特別說明的情況下，「第一部件(或層、結構等)位於第二部件(或層、結構等)上(或下)」的類似描述可包含第一部件與第二部件是直接接觸的實施例，亦可能包含第一部件與第二部件之間存在其他附加部件而彼此未直接接觸的實施例。同理，關於接合、連接之用語例如「連接」、「互連」等，除非特別定義，否則可指兩個結構係直接接觸，或者亦可指兩個結構並非直接接觸，其中有其它結構設於此兩個結構之間。另外，應理解各層(或結構)的上下位置關係等可能因由不同方位觀察而有所改變。

第1圖為本揭露一實施例的半導體元件100的上視透視示意圖。第2圖為第1圖的半導體元件100沿A-A’線段之剖面示意圖。第3A圖為第1圖的半導體元件100對B區域之放大上視示意圖。

如第2圖所示，半導體元件100包括一半導體疊層20、一絕緣結構30位於半導體疊層20的一側、一第一導電結構40位於絕緣結構30遠離半導體疊層20的一側，以及一第二導電結構45位於半導體疊層20及第一導電結構40之間。進一步，半導體元件100可選擇性地包括一基底10位於第一導電結構40遠離半導體疊層20的一側、一第一電極結構50位於半導體疊層20上、及一第二電極結構59位於第一導電結構40或基底10下。基底10提供支撐半導體元件100所需的機械強度。於本實施例中，基底10為支撐半導體疊層20的支撐基板。於其他實施例中，基底10可為供半導體疊層20生長的成長基板。

半導體疊層20包含有一第一半導體結構21、一第二半導體結構22以及一主動結構23位於第一半導體結構21及第二半導體結構22之間，且第一半導體結構21較第二半導體結構22靠近基底10。第一半導體結構21與第二半導體結構22具有相反的導電型態。例如，第一半導體結構21為p型半導體且第二半導體結構22為n型半導體；或者第一半導體結構21為n型半導體且第二半導體結構22為p型半導體。在本實施例中，半導體元件100為一發光元件，且第一半導體結構21及第二半導體結構22可分別提供電洞及電子(或電子及電洞)至主動結構23，電洞及電子可於主動結構23中復合以發出特定波長的光線。上述p型半導體例如為摻雜碳(C)、鋅(Zn) 、鈹(Be)或鎂(Mg)之半導體，n型半導體例如為摻雜矽(Si)、鍺(Ge)、錫(Sn)、硒(Se)或碲(Te)之半導體。於一實施例中，第一半導體結構21及第二半導體結構22的摻雜濃度可介於5x10 ¹⁶/cm ³至1x10 ²⁰/cm ³之間。

於一實施例中，第一半導體結構21與第二半導體結構22可分別為單層或多層的結構，且可包含侷限層(confinement layer)或/及披覆層(cladding layer)。半導體疊層20可以包含單異質結構(single heterostructure)、雙異質結構(double heterostructure，DH)及雙側雙異質結構 (double-side double heterostructure，DDH)或多層量子井(multiple quantum wells)結構。

於操作半導體元件100時，主動結構23可發出具有一峰值波長(peak wavelength)之光線，上述光線可為可見光或不可見光。峰值波長可取決於主動結構23之材料組成。舉例來說，當主動結構23之材料包含InGaN系列時，可發出峰值波長為400 nm至490 nm的藍光、深藍光，或是峰值波長為490 nm至550 nm的綠光或是峰值波長為560 nm至650 nm的紅光；當主動結構23之材料包含AlGaN系列時，可發出峰值波長為250 nm至400 nm的紫外光；當主動結構23之材料包含InGaAs系列、InGaAsP系列、AlGaAs系列或AlGaInAs系列時，可發出峰值波長為700至1700 nm的紅外光；當主動結構23之材料包含InGaP系列或AlGaInP系列時，可發出峰值波長為610 nm至700 nm的紅光、或是峰值波長為530 nm至600 nm的黃光。半導體疊層20具有一出光表面為主動結構23發出的光線向外部發射的界面，於本實施例中，第二半導體結構22遠離主動結構23一側的表面為出光表面，且出光表面可選擇性的粗化以增加半導體元件100的光取出效率。

在一些實施例中，半導體疊層20可選擇性包含一第一接觸結構24及一第二接觸結構25。第一接觸結構24位於第一半導體結構21面向基底10的一側。第二接觸結構25設置於第二半導體結構22與第一電極結構50之間。第一接觸結構24可圖案化，亦即一部分之第一半導體結構21的下表面未與第一接觸結構24接觸。第二接觸結構25可圖案化，亦即一部分之第二半導體結構22的上表面未與第二接觸結構25接觸。如第2圖所示，第一接觸結構24可包含複數個第一接觸部241。複數個第一接觸部241彼此物理性分離。

第一接觸結構24可包含半導體材料。於一實施例中，第一接觸結構24與第一半導體結構21具有相同的導電型態且第一接觸結構24的摻雜濃度比第一半導體結構21的摻雜濃度更高，例如可介於如1x10 ¹⁸/cm ³至1x10 ²⁰/cm ³之間。第一接觸結構24可以為單層或多層，當為多層時其每一層的材料可以為相同或不同。於一實施例中，第一接觸結構24的厚度介於5nm至100nm之間，例如可以為5 nm、 10 nm、 35 nm、 50 nm、 75 nm 或 100 nm。

請參閱第2圖，絕緣結構30位於半導體疊層20與基底10之間。絕緣結構30可圖案化且具有彼此分離的第一開口31及第二開口32。於一些實施例中，絕緣結構30可具有複數個第一開口31或/及複數個第二開口32。第一接觸結構24的第一接觸部241可設置於第一開口31及第二開口32中，換言之，第一接觸結構24的第一接觸部241與第一開口31或/及第二開口32對應。於第2圖的實施例中，複數個第一接觸部241以一對一方式設置於複數個第一開口31及複數個第二開口32中，且第一半導體結構21的下表面未與第一接觸部241接觸的部分與絕緣結構30直接接觸。換言之，第一接觸結構24與絕緣結構30可於水平方向上(沿X方向或Y方向)互相錯位。於一實施例中，絕緣結構30的折射率可小於第一接觸結構24(或第一半導體結構21)的折射率，增加主動結構23發出的光線在絕緣結構30與第一接觸結構24(或第一半導體結構21)的界面發生全反射的機率，有助於將主動結構23發出的光線集中由出光表面向外發出。

第一導電結構40設置於絕緣結構30與基底10之間，第二導電結構45設置於半導體疊層20與第一導電結構40之間，具體而言，第一導電結構40位於第一開口31或/及第二開口32中，第二導電結構45位於第二開口32中且未位於第一開口31中。如第2圖所示，第二導電結構45可包含複數個導電部46，複數個導電部46與複數個第二開口32為對應設置。換言之，導電部46設置於第二開口32中且導電部46的上視形狀與第二開口32實質上相同。於第二開口32中，導電部46直接接觸第一接觸部241。

詳言之，第二導電結構45的導電部46於第二開口32中接觸第一接觸部241，第一導電結構40於第一開口31中接觸第一接觸部241，並於第二開口32中接觸導電部46。在不具有第一接觸結構24的實施例中，第一導電結構40於第一開口31中接觸第一半導體結構21，導電部46於第二開口32中接觸第一半導體結構21。如上所述，第一導電結構40可於第一開口31直接地或於第二開口32間接地與第一接觸結構24(或第一半導體結構21)形成電性連接，電流可通過第一開口31及第二開口32流進或流出第一接觸結構24(或第一半導體結構21)。

第一導電結構40可促進電流於水平方向上(沿X方向或/及Y方向)分散均勻，搭配絕緣結構30中第一開口31及第二開口32的數量、大小及分布，可控制流入(或流出)半導體疊層20的電流分布，以調整半導體元件100的發光均勻度。第一接觸結構24可減少第一半導體結構21與第一導電結構40及第二導電結構45之間的接面阻抗，以降低半導體元件100的操作電壓。在一些實施例中，第一接觸結構24的第一接觸部241可選擇性設置於複數個第一開口31或/及複數個第二開口32中，例如，可不設置於第一開口31內，或僅設置於複數個第一開口31的一部份內，以對半導體疊層20的電流分布做更精細的調整。

參閱第3A圖之放大上視示意圖，由上視觀之，第一開口31及第二開口32分別具有第一寬度L1及第二寬度L2。第一寬度L1可大於或等於第二寬度L2。於一實施例中，第一寬度L1可為6 μm至15 μm之間，第二寬度L2可為4.5 μm至10 μm之間。進一步參閱第2圖，第二開口32具有靠近第一半導體結構21的第一端及靠近基底10的第二端，前述第二寬度L2係指第二開口32的第一端的寬度。導電部46位於第二開口32中並具有一面向第一導電結構40的第一表面461以及一與第一表面461不平行的側表面462。在本實施例中，絕緣結構30適形地覆蓋導電部46的側表面462及第一表面461的一部分以形成沿垂直方向(Z方向)凸起的階梯狀，藉此增加絕緣結構30與導電部46之間的接合效果以提升可靠度，並可增加絕緣結構30的面積，以增加對主動結構23發出的光線發生全反射的機率。於本實施例中，階梯狀的絕緣結構30使第二開口32第二端的寬度不同於第一端的第二寬度L2。在另一實施例中，第二開口32第二端的寬度與第一端的第二寬度L2可為相同。在一實施例中，在水平方向上(X方向或Y方向)，導電部46的寬度實質上等於第二開口32的第二寬度L2。

進一步，半導體疊層20與第一導電結構40及第二導電結構45的接觸面分別定義為第一接觸面401及第二接觸面451，詳言之，在本實施例中，第一接觸結構24(或第一半導體結構21)與在第一開口31中的第一導電結構40及在第二開口32中的第二導電結構45的接觸面分別定義為第一接觸面401及第二接觸面451。由上視觀之，第一接觸面401的位置對應第一開口31的位置，第二接觸面451的位置對應第二開口32的位置。藉此，第一接觸面401的數量對應於第一開口31的數量，第二接觸面451的數量對應於第二開口32的數量。在一實施例中，第二接觸面451的接面阻抗小於第一接觸面401的接面阻抗。

在一實施例中，於垂直方向上(沿Z方向)，絕緣結構30具有一第一厚度T1，第一導電結構40具有一第二厚度T2，第二導電結構45具有一第三厚度T3。第一厚度T1可小於或等於第二厚度T2。第一厚度T1可大於或等於第三厚度T3。於本實施例中，第一厚度T1小於第二厚度T2並大於第三厚度T3。於一實施例中，絕緣結構30的第一厚度T1介於20 nm至180 nm之間，第二導電結構45的第三厚度T3介於100 nm至500 nm之間。

同時參閱第1圖及第2圖，第一電極結構50設置於第二半導體結構22遠離主動結構23一側的表面上(即出光表面)，並與第二半導體結構22電性連接。第二電極結構59設置於基底10下並與第一半導體結構21電性連接，使半導體元件100形成具有垂直式結構的半導體元件。第一電極結構50具有電極墊51與連接電極墊51的延伸部52。延伸部52可為複數個以改善第二半導體結構22的電流均勻度。於本實施例中，由上視觀之，延伸部52具有自電極墊51延伸的第一延伸段521，以及複數個連接第一延伸段521或電極墊51且與第一延伸段521不平行的第二延伸段522a、522b、522c、522d、522e。於一實施例中，複數個第二延伸段522a、522b、522c、522d、522e彼此平行並分離。

如第2圖所示，第二接觸結構25可設置於第二半導體結構22與第一電極結構50之間，以減少第二半導體結構22與第一電極結構50之間的接面阻抗，降低半導體元件100的操作電壓。第二接觸結構25可具有複數個彼此分離的第二接觸部251。複數第二接觸部251可選擇性對應延伸部52的全部或一部分設置，以促進電流分散，例如，複數第二接觸部251可設置於第一延伸段521下方(圖未示)及第二延伸段522a~522e的下方，或僅設置於第二延伸段522a~522e的下方且未設置於第一延伸段521下方。於一實施例中，在水平方向(X方向)上，第二接觸部251的寬度可小於或等於任一第二延伸段522a~522e的寬度。

第二接觸結構25可包含半導體材料且第二接觸結構25與第二半導體結構22具有相同的導電型態。於一實施例中，第二接觸結構25之摻雜濃度比第二半導體結構22更高，例如可介於1x10 ¹⁸/cm ³至1x10 ²⁰/cm ³之間。於一實施例中，第二接觸結構25可以為單一層或多層(圖未示)。當第二接觸結構25為多層時，每一層的材料或/及摻雜濃度可以為相同或不同。

於一些實施例中，絕緣結構30可選擇性不設置在電極墊51下方，藉此提升元件可靠度。如第2圖所示，絕緣結構30更包含一第三開口33，第三開口33對應於電極墊51且具有一寬度大於電極墊51之寬度。進一步，第一接觸結構24可選擇性不設置在電極墊51下方，以避免電流集中由電極墊51下方的區域通過，亦即第一接觸結構24未設置於第三開口33中。類似地，第二接觸結構25亦可選擇性不設置在電極墊51下方以避免電流集中由電極墊51下方的區域通過。如上所述，換言之，絕緣結構30、第一接觸結構24及第二接觸結構25於垂直方向(沿Z方向) 上與電極墊51不重疊。

再參閱第1圖及第2圖，第一開口31與第二開口32(或第一接觸結構24或第二導電結構45)於垂直方向上(Z方向)與第一電極結構50不重疊。由於電流可通過第一開口31及第二開口32流進或流出第一接觸結構24(或第一半導體結構21)，藉由上述設置，可減少第一電極結構50對主動結構23發出的光的遮蔽效應，並提升電流分散的效果。具體來說，第一開口31與第二開口32可設置於任意二相鄰的第二延伸段522a-522e之間，例如設置於第二延伸段522a與第二延伸段522b之間，或/及第二延伸段522b與第二延伸段522c之間，或/及第二延伸段522c與第二延伸段522d之間，或/及第二延伸段522d與第二延伸段522e之間。

如第3A圖所示，複數個第二開口32設置於二相鄰的第二延伸段522a及第二延伸段522b之間的中央區域，而複數個第一開口31設置於複數個第二開口32與第二延伸段522a及第二延伸段522b之間。複數個第一開口31的一部分或全部比複數個第二開口32更靠近第二延伸段522a或第二延伸段522b。在本實施例中，定義任一第一開口31到最接近的任一第二延伸段522a~522e的距離為第一距離(第3A圖中，以第一開口31A至第二延伸段522a為例繪製第一距離D1)，任一第二開口32到任一最接近的任一第二延伸段522a~522e的距離為第二距離(第3A圖中，以第二開口32A至第二延伸段522a為例繪製第二距離D2)。第一距離可小於、等於或大於第二距離。在一實施例中，第一距離為5 μm至50 μm之間，第二距離為20 μm至100 μm之間。

在任意二相鄰的第二延伸段522a~522e之間，例如第3A圖所示的第二延伸段522a及第二延伸段522b之間，距離第二延伸段522a或第二延伸段522b越近的第一開口31因電流路徑較短而具有較小的阻值，因此在操作半導體元件100時，電流由鄰近第二延伸段522a或第二延伸段522b的區域往兩相鄰第二延伸段522a及第二延伸段522b之間的中央區域遞減，使主動結構23發出的光線集中在第二延伸段522a或第二延伸段522b周圍而易被其遮蔽，因此造成發光不均及光取出效率較差的問題。於本實施例中，因接面阻抗較小的第二接觸面451設置於靠近二相鄰的第二延伸段522a及522b的中央區域，可促進電流通過兩相鄰第二延伸段522a及522b的中央區域，以降低半導體元件100的操作電壓並提升整體的發光效率及均勻度。

複數個第一開口31及複數個第二開口32可以陣列型式排列，以提升電流散佈的均勻度。如第3A圖所示，複數第二開口32設置於第二延伸段522a及第二延伸段522b的中央區域，排列為單排並與第二延伸段522a及第二延伸段522b平行。複數第一開口31與複數第二開口32排列成陣列且複數個第二開口32設置於複數個第一開口31之間。於本實施例中，複數第二開口32中，每一第二開口32至第二延伸部522a及第二延伸段522b的距離不同(較接近第二延伸部522a)。在其他實施例中，複數第二開口32至第二延伸部522a及第二延伸段522b的距離可為相同(圖未示)，即複數第二開口32可位於第二延伸部522a及第二延伸段522b的正中央。

第一開口31及第二開口32的上視形狀可以依需求設計為圓形、任意多邊形或不規則形，且第一開口31及第二開口32的上視形狀可為相同或不同。當第一開口31或/及第二開口32為圓形時，第一開口31的第一寬度L1或/及第二開口32的第二寬度L2分別為其直徑。當第一開口31或/及第二開口32為多邊形時，第一寬度L1或/及第二寬度L2分別為其邊長。進一步，由上視觀之，第一開口31具有一第一面積A1，第二開口32的第一端具有一第二面積A2。第一面積A1可大於或等於第二面積A2。在一些實施例中，由於第一接觸面401及第二接觸面451分別對應第一開口31及第二開口32，第一接觸面401的面積實質上等於第一開口31的第一面積A1，第二接觸面451的面積實質上等於第二開口32的第二面積A2。於本實施例中，第一開口31及第二開口32的上視形狀同樣為圓形，第一寬度L1實質上等於第二寬度L2，且第一面積A1與第二面積A2實質上相等。當複數個第一開口31及複數個第二開口32排列為陣列時，相鄰的第一開口31之間具有一第三距離(第3A圖中，以第一開口31A至第一開口31B為例繪製第三距離D3)，而相鄰的第二開口32與第一開口31之間具有一第四距離(第3A圖中，以第一開口31B至第二開口32B為例繪製第三距離D4)。於一實施例中，第三距離D3為3 μm至30 μm之間，第四距離D4為3 μm至30 μm之間。於一實施例中，第四距離D4大於或等於第三距離D3。

複數個第一開口31及複數個第二開口32可具有不同的排列方式。請參閱第3B圖的實施例。由上視觀之，複數個第二開口32設置於二相鄰第二延伸段522a及第二延伸段522b的中央區域，且可以排列為多排，例如二排或三排或以上，以加強電流流至二相鄰第二延伸段522a及第二延伸段522b中央區域的效果，提升發光均勻度並降低操作電壓。在一實施例中，每一排之第二開口32與第二延伸段522a或/及第二延伸段522b平行。複數個第一開口31位於複數個第二開口32與第二延伸段522a及第二延伸段522b之間。在本實施例中，任意第一開口31到最接近的第二延伸段522a或第二延伸段522b的第一距離小於任意第二開口32到最接近的第二延伸段522a或第二延伸段522b的第二距離。於第3B圖中，以第一開口31A至第二延伸段522a的距離繪製為第一距離D1，且第二開口32A至第二延伸段522a的距離繪製第二距離D2及第二開口32C及至第二延伸段522b的距離亦繪製為第二距離D2。實施例中的其他層或結構之位置、組成及特性等內容與第3A圖的實施例相同，故於此不再撰述。

參閱第3C圖的實施例，由上視觀之，複數個第二開口32設置於二相鄰第二延伸段522a及第二延伸段522b的中央區域，且第二開口32的第二寬度L2小於第一開口31的第一寬度L1，換言之，第二開口32的第二面積A2小於第一開口的第一面積A1。於第3C圖中，以第一開口31A至第二延伸段522a的距離繪製為第一距離D1，且第二開口32A至第二延伸段522a的距離繪製第二距離D2。實施例中的其他層或結構之位置、組成及特性等內容與第3A圖的實施例相同，故於此不再撰述。第3A-3C圖所繪示的第一開口31及第二開口32的分佈，並非侷限於第二延伸段522a及522b之間，而可類推至任意二相鄰的第二延伸段522a~522e之間，例如第二延伸段522b及第二延伸段522c之間，或/及第二延伸段522c及第二延伸段522d之間，或/及第二延伸段522d及第二延伸段522e之間。

復請參閱第2圖，半導體元件100可選擇性包含反射結構60位於基底10及第一導電結構40之間，以及接合結構70位於基底10及反射結構60之間。反射結構60位於第一導電結構40下方並與第一導電結構40接觸。接合結構70用於將基底10與反射結構60接合在一起。反射結構60及接合結構70具有導電性，可在基底10與第一導電結構40之間形成電導通。

主動結構23發出的光線可穿透絕緣結構30或/及第一導電結構40，並被反射結構60反射朝向第二半導體結構22的出光表面向外發出，以提升半導體元件100的發光效率及方向性。於一實施例中，反射結構60對於主動結構23發出的光線具有80%以上的反射率。

第3A~3C圖係繪製第二開口32之第一端。第二導電結構45除了改善電流分佈之外，也可能遮蔽反射結構60反射的光線而降低半導體元件100整體的出光效率。於一實施例中，第二接觸面451的面積總和小於第一接觸面401的面積總和，以減少影響半導體元件100的光取出。進一步，減少第二接觸面451的面積總和可減少此遮蔽效應。例如，如第3C圖實施例所示，由於第二導電結構45的導電部46位於第二開口32中且導電部46的寬度實質上等於第二開口32的第二寬度L2，藉此，當縮小第二開口32的第二寬度L2時，可相對應地減少第二接觸面451的面積，因此可減少第二導電結構45的遮蔽效應。或者，減少第二開口32的數量，亦可減少第二接觸面451的面積總和，因此，第二導電結構45的遮蔽效應可被減少。於一實施例中，第二接觸面451的面積總和與第一接觸面401的面積總和的比值為介於0.1至0.6之間。

半導體元件100還可選擇性包括一保護層80位於半導體疊層20的表面以提升元件可靠度。詳言之，保護層80覆蓋半導體疊層20的出光表面以及第一電極結構50，防止外部物體誤觸第一電極結構50造成短路，並避免半導體疊層20與外部環境發生反應。保護層80對主動結構23發出的光線為透明，例如具有至少80%以上的穿透率。於一實施例中，保護層80具有對應電極墊51開設的第四開口81供外部導線連接電極墊51，且於水平方向上(X方向)，第四開口81的寬度小於電極墊51的寬度。

第4圖為本揭露另一實施例之半導體元件101的剖面結構示意圖，半導體元件101與半導體元件100具有類似的結構。於本實施例中，第一接觸結構24係位於第一半導體結構21與絕緣結構30之間，絕緣結構30直接接觸第一接觸結構24的下表面。第二導電結構45位於第二開口32中並接觸第一接觸結構24，第一導電結構40位於第一開口31中並接觸第一接觸結構24。換言之，第一接觸面401及第二接觸面451與第一接觸結構24的下表面實質上共平面。

於本實施例中，絕緣結構30僅覆蓋導電部46的側表面462而未覆蓋第一表面461，使絕緣結構30不具有前述的階梯狀。於本實施例中，第二開口32的第一端及第二端具有相同的開口寬度，也就是說，第一端及第二端的開口面積相同。

第一導電結構40可以為單層或多層，當為多層時，第一導電結構40包含有第一導電層41及第二導電層42。第一導電層41與第二導電層42的材料可為相同或不同。於本實施例中，第一導電層41設置於絕緣結構30及反射結構60之間，並位於第一開口31及第二開口32內以接觸第一接觸結構24(或第一半導體結構21)。第二導電層42設置於第一導電層41及反射結構60之間，以加強電流分散的效果及元件可靠度。第一導電層41於垂直方向上的厚度可大於或等於絕緣結構30的第一厚度T1。在本實施例中，第一導電層41的厚度大於第一厚度T1。本實施例中的其他層或結構之位置、組成及特性等內容已於先前實施例中進行了說明，故於此不再撰述。

第5圖為本揭露內容一實施例之封裝結構900示意圖。封裝結構900包含前述的半導體元件100、一封裝基板91、一載體93、一接合線95、一電連接結構96以及一封裝材料98。封裝基板91可包含陶瓷或玻璃材料。封裝基板91中具有多個通孔92。通孔92中可填充有導電性材料如金屬等而有助於導電或/且散熱。載體93位於封裝基板91一側的表面上，且亦包含導電性材料，如金屬。半導體元件100位於載體93上。電連接結構96位於封裝基板91另一側的表面上。在本實施例中，電連接結構96包含接觸墊96a、96b，且接觸墊96a、96b可藉由通孔92與載體93電性連接。在一實施例中，電連接結構96可進一步包含散熱墊(thermal pad)(未繪示)，例如位於接觸墊96a與接觸墊96b之間。在本實施例中，載體93包含第一部分93a及第二部分93b，半導體元件100設置於第一部分93a，並藉由接合線95而與第二部分93b電性連接。接合線95的材質可包含金屬，例如金、銀、銅、鋁或至少包含上述任一元素之合金。封裝材料98覆蓋於半導體元件100上，具有保護半導體元件100之效果。具體來說，封裝材料98可包含樹脂材料如環氧樹脂(epoxy)、矽氧烷樹脂(silicone)等。封裝材料98更可包含複數個波長轉換粒子(圖未示)以將半導體元件100所發出的光線由一第一峰值波長轉換為一第二峰值波長。第二峰值波長可大於第一峰值波長。在其他實施例中，上述封裝結構900中的半導體元件100可為本揭露內容任一實施例所述的半導體元件，例如第2圖所示的半導體元件100或第4圖所示的半導體元件101。或者，在一些實施例中，封裝結構900包含多個半導體元件100或/及101，且該些多個半導體元件100或/及101可以串聯、並聯或串並連接。上述半導體元件100、101或封裝結構900可應用於照明元件、背光元件、汽車照明元件、顯示模組及/或植物照明元件等範疇中。

在一些實施例中，基底10包含導電材料，導電材料例如砷化鎵(GaAs)、磷化銦(InP)、碳化矽(SiC)、磷化鎵(GaP) 、氧化鋅(ZnO)、氮化鎵(GaN)、氮化鋁(AlN)、鍺(Ge)或矽(Si)等。當半導體元件具有水平式結構時，基底10亦可以為絕緣材料，例如藍寶石(Sapphire)、玻璃、石英。

在一些實施例中，第一半導體結構21、第二半導體結構22、主動結構23、第一接觸結構24及第二接觸結構25可分別為三五族半導體材料，且可以為二元、三元或四元的三五族半導體材料，包括GaAs、InGaAs、AlGaAs、AlInGaAs、GaP、InGaP、AlInP、AlGaInP、GaN、InGaN、AlGaN、AlInGaN、AlAsSb、InGaAsP、InGaAsN、AlGaAsP等。

在一些實施例中，絕緣結構30包括絕緣材料，例如氮化矽(SiNx)、氧化鋁(AlOx)、氧化矽(SiOx)、氟化鎂(MgFx)、氧化鈦(TiOx)、氧化鈮(Nb ₂O ₅)或其組合。在一些實施例中，絕緣結構30可為布拉格反射結構(Distributed Bragg Reflector structure，DBR )，由至少兩種折射率不同的絕緣材料交錯堆疊形成，例如可以為TiO ₂/ Nb ₂O ₅的組合或SiO ₂/ Nb ₂O ₅的組合。

在一些實施例中，第一導電結構40可包含金屬氧化物，金屬氧化物包括氧化銦錫(ITO)、氧化銦(InO)、氧化錫(SnO)、氧化鎘錫(CTO)、氧化銻錫(ATO)、氧化鋁鋅(AZO)、氧化鋅錫(ZTO)、氧化鎵鋅(GZO)、氧化鋅(ZnO)、氧化銦鈰(ICO)、氧化銦鎢(IWO)、氧化銦鈦(ITiO)、氧化銦鋅(IZO)、氧化銦鎵(IGO)、或氧化鎵鋁鋅(GAZO)。

在一些實施例中，第二導電結構45可包含金屬或合金，金屬或合金，例如金(Au)、鈹金(BeAu)或鈦金(TiAu)。

在一些實施例中，第一電極結構50與第二電極結構59的材料可為金屬氧化材料、金屬材料或合金，且第一電極結構50及第二電極結構59的材料可為相同或不同。金屬氧化材料包含氧化銦錫(ITO)、氧化銦(InO)、氧化錫(SnO)、氧化鎘錫(CTO)、氧化銻錫(ATO)、氧化鋁鋅(AZO)、氧化鋅錫(ZTO)、氧化鎵鋅(GZO)、氧化銦鎢(IWO)、氧化鋅(ZnO)或氧化銦鋅(IZO) 等。金屬材料包括鍺(Ge)、鈹(Be)、鋅(Zn)、鈦(Ti)、鋁(Al)、鎳(Ni)、金(Au)、鉑(Pt)、錫(Sn)、銅(Cu)等。合金可包含選自上述金屬所組成之群組中的至少兩者，例如鍺金鎳(GeAuNi)、鈹金(BeAu)、鍺金(GeAu)或鋅金(ZnAu)等。

在一些實施例中，反射結構60可導電且包含金屬或合金。金屬包含銅(Cu)、鋁(Al)、錫(Sn)、金(Au)或銀(Ag) 等。合金可包含選自由上述金屬所組成之群組中的至少兩者。

在一些實施例中，接合結構70可為導電且可包含金屬氧化物、金屬或合金。金屬氧化物包含氧化銦錫(ITO)、氧化銦(InO)、氧化錫(SnO)、氧化鎘錫(CTO)、氧化銻錫(ATO)、氧化鋁鋅(AZO)、氧化鋅錫(ZTO)、氧化鎵鋅(GZO)、氧化鋅(ZnO)、磷化鎵(GaP)、氧化銦鈰(ICO)、氧化銦鎢(IWO)、氧化銦鈦(ITiO)、氧化銦鋅(IZO)、氧化銦鎵(IGO)、氧化鎵鋁鋅(GAZO)或上述材料之組合。金屬可包括鋁(Al)、鎳(Ni)、金(Au)、銀(Ag)、鈦(Ti)、鎢(W)、鉑(Pt)、錫(Sn) 、銦(In)、銅(Cu)等。合金可包含選自由上述金屬所組成之群組中的至少兩者。

在一些實施例中，保護層80的材料包含絕緣材料，例如可以為氧化鉭(TaOx)、氧化鋁(AlOx)、氧化矽(SiOx)、氧化鈦(TiOx)、氮化矽(SiNx)、氮氧化矽(SiOxNy)、氧化鈮(Nb ₂O ₅)或旋塗玻璃(SOG)。

雖然本發明已以實施例揭露如上，然在不脫離本發明之精神和範圍內可作些許之修飾或變更，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。上述實施例內容在適當的情況下可互相組合或替換，而非僅限於所描述之特定實施例。舉例而言，在一實施例中所揭露特定構件之相關參數或特定構件與其他構件的連接關係亦可應用於其他實施例中，且均落於本發明之權利保護範圍。

100、101:半導體元件 10:基底 20:半導體疊層 21:第一半導體結構 22:第二半導體結構 23:主動結構 24:第一接觸結構 241:第一接觸部 25:第二接觸結構 251:第二接觸部 30:絕緣結構 31:第一開口 32:第二開口 33:第三開口 40:第一導電結構 401:第一接觸面 41:第一導電層 42:第二導電層 45:第二導電結構 451:第二接觸面 46:導電部 461:第一表面 462:側表面 50:第一電極結構 51:電極墊 52:延伸部 521:第一延伸段 522a、522b、522c、522d、522e:第二延伸段 59:第二電極結構 60:反射結構 70:接合結構 80:保護層 81:第四開口 900:封裝結構 91:封裝基板 92:通孔 93:載體 93a:第一部分 93b:第二部分 95:接合線 96:電連接結構 96a,96b:接觸墊 98:封裝材料 A1:第一面積 A2:第二面積 D1:第一距離 D2:第二距離 D3:第三距離 D4:第四距離 L1:第一寬度 L2:第二寬度 T1:第一厚度 T2:第二厚度 T3:第三厚度

第1圖為本揭露一實施例之半導體元件的上視透視示意圖；

第2圖為第1圖沿A-A’線段的剖面示意圖；

第3A圖為第1圖B區域的放大上視示意圖；

第3B、3C圖為本揭露其他實施例的放大上視示意圖；

第4圖為本揭露另一實施例之半導體元件的剖面示意圖；

第5圖為本揭露一實施例之封裝結構的剖面示意圖。

無

100:半導體元件

10:基底

20:半導體疊層

21:第一半導體結構

22:第二半導體結構

23:主動結構

24:第一接觸結構

241:第一接觸部

25:第二接觸結構

251:第二接觸部

30:絕緣結構

31:第一開口

32:第二開口

33:第三開口

40:第一導電結構

401:第一接觸面

45:第二導電結構

451:第二接觸面

46:導電部

461:第一表面

462:側表面

50:第一電極結構

51:電極墊

52:延伸部

521:第一延伸段

522a、522b、522c、522d、522e:第二延伸段

59:第二電極結構

60:反射結構

70:接合結構

80:保護層

81:第四開口

T1:第一厚度

T2:第二厚度

T3:第三厚度

Claims

一種半導體元件，包含：一半導體疊層，包含一第一半導體結構、一第二半導體結構及一位於該第一半導體結構及該第二半導體結構之間的主動結構；一絕緣結構，連接該第一半導體結構並具有一第一開口及一第二開口；一第一導電結構，位於該第一開口內並接觸該第一半導體結構，且該第一導電結構包含金屬氧化物；一第二導電結構，位於該第二開口內並接觸該第一半導體結構，該第二導電結構包含金屬；其中，該第一導電結構與該第一半導體結構的接觸面定義為一第一接觸面，該第二導電結構與該第一半導體結構的接觸面定義為一第二接觸面，該第一接觸面與該第二接觸面彼此分離。
如請求項1所述之半導體元件，更包含一第一電極結構，設置於該第二半導體結構上，由上視觀之，該第一開口及該第二開口與該第一電極結構不重疊。
如請求項2所述之半導體元件，其中，該第一電極結構包含一電極墊及連接該電極墊的一第一延伸部及一第二延伸部，該第一延伸部及該第二延伸部彼此相鄰，該第一開口及該第二開口設置於該第一延伸部及該第二延伸部之間。
如請求項3所述之半導體元件，其中，該第一開口位於該第二開口與該第一延伸部之間或位於該第二開口與該第二延伸部之間。
如請求項3所述之半導體元件，其中，該第二開口與該第一延伸部及該第二延伸部之間的距離相等。
如請求項1所述之半導體元件，其中，該第二導電結構的厚度介於100 nm至500 nm 之間。
如請求項1所述之半導體元件，其中，該第一導電結構填入該第二開口並接觸該第二導電結構。
如請求項1所述之半導體元件，其中，該第一接觸面具有一第一接觸面積，該第二接觸面具有一第二接觸面積小於該第一接觸面積。
如請求項1所述之半導體元件，其中，由上視觀之，該第一開口具有一第一面積，該第二開口具有一第二面積小於或等於該第一面積。
如請求項1所述之半導體元件，其中，由剖面觀之，該第一接觸面與該第二接觸面實質上共平面。