TWI899291B

TWI899291B - 半導體元件

Info

Publication number: TWI899291B
Application number: TW110127032A
Authority: TW
Inventors: 潘柏舟; 李世昌; 薛惟仁; 郭勝豐
Original assignee: 晶元光電股份有限公司
Priority date: 2021-07-22
Filing date: 2021-07-22
Publication date: 2025-10-01
Also published as: CN115692558A; US20230027930A1; TW202305426A

Abstract

本發明內容提供一種半導體元件，其包括基底、第一光子晶體結構、第一介電結構、以及第二半導體結構。第一光子晶體結構位於基底上且包含第一半導體結構。第一半導體結構中具有呈週期性排列的多個第一孔洞。第一介電結構填充於多個第一孔洞的一個或多個中。第二半導體結構位於第一光子晶體結構上。其中，第一介電結構包含第一介電層及第二介電層，且第一介電層具有第一折射率，第二介電層具有第二折射率不同於第一折射率。

Description

半導體元件

本發明是關於半導體元件，特別是有關於具有光子晶體結構的半導體元件，例如半導體發光元件。

半導體元件的用途十分廣泛，相關材料的開發研究也持續進行。舉例來說，包含三族及五族元素的III-V族半導體材料可應用於各種光電半導體元件如發光二極體(Light emitting diode，LED)、雷射二極體(Laser diode，LD)、光電偵測器或太陽能電池(Solar cell)，或者可應用於如開關或整流器的功率元件(Power Device)，而能用於照明、醫療、顯示、通訊、感測、電源系統等領域。其中，發光二極體或雷射二極體均具有效率高以及壽命長等優點，因此被廣為應用。隨著科技的發展，對於各種半導體元件仍存在許多技術研發需求，例如，光子晶體(Photonic crystal)於半導體元件的應用在製程、結構或材料等方面尚需要進一步改良。

在本發明之一實施例中，第一介電結構包含交互堆疊的多個第一介電層及多個第二介電層。

在本發明之一實施例中，於半導體元件之一剖面中，第一介電層在平行於第一半導體結構之磊晶生長方向上具有第一寬度，在垂直於第一半導體結構之磊晶生長方向上具有第二寬度小於第一寬度。

在本發明之一實施例中，於半導體元件之一剖面中，第一介電層在平行於第一半導體結構之磊晶生長方向上具有第一寬度，在垂直於第一半導體結構之磊晶生長方向上具有第二寬度大於第一寬度。

在本發明之一實施例中，半導體元件更包含第二光子晶體結構，位於第二半導體結構上。

在本發明之一實施例中，第二光子晶體結構包含第三半導體結構。

在本發明之一實施例中，第三半導體結構中具有呈週期性排列的多個第二孔洞。

在本發明之一實施例中，更包括第二介電結構，填充於多個第二孔洞的一個或多個中。

在本發明之一實施例中，多個第一孔洞中相鄰的兩孔洞之間具有一第一間距。第一間距可在50nm至2μm之範圍內。

在本發明之一實施例中，各第一孔洞具有一第一高度。第一高度可在10nm至10μm之範圍內。

1、1’、2、3、4:半導體元件

10:第一半導體結構

20:第二半導體結構

30:第三半導體結構

40:第四半導體結構

50:第一電極

65、65‘、65”、65O、65A、65B、65C、65D、65O’、65A’、65B’、65C’、65D’、65E’、65F’、65A”、65B”、65C”、65D”、65E”、65F”、65Q、65G、65H、65I、65J、65Q’、65G’、65H’、65I’、65J’、65G”、65H”、65I”、65J”、65K”、65L”、65M”、65N”、65O”、65P”、67、68、68a、68b、68c、68d:孔洞

58:空隙

60:第二電極

60a:中空部分

100:基底

102:第一半導體層

102a:第一孔洞

102a1:側壁

104:罩幕層

106:光阻層

106a:凹孔

108:第二半導體層

110、110’:第一介電結構

112:第三半導體層

114:活性區

116:第四半導體層

118:第五半導體層

118a:第二孔洞

118a1:側壁

120:第六半導體層

122、122’:第二介電結構

500:氣體

502:第一介電層

504:第二介電層

600、600’、600”、600A、600B、600C:單元圖案

C、C’:空腔區域

d:距離

d1、d1’、d1”:第一間距

d2、d2’、d2”:第二間距

d3、d3’、d3”:第三間距

d4、d4’、d4”:第四間距

d5’:第五間距

d6’:第六間距

d7、d7’:第七間距

d8、d8’:第八間距

d9、d9’:第九間距

d10、d10’:第十間距

dc、dc’:最大長度

E1、E3:方向

G:群組

H1:第一高度

H2:第二高度

P1、P1’:第一光子晶體結構

P2、P2’:第二光子晶體結構

R1:週期性區域

R2:非週期性區域

S、S’、S”:邊界

SE:實線

S1、S2:虛線

w、w’:邊長

w1:第一寬度

w2:第二寬度

w3:第三寬度

w4:第四寬度

wx、wx”:長度

wa、wb、wy、wy”、dc、dc’:寬度

x、y、z:方向

第1A圖至第1K圖為根據本揭露一實施例之半導體元件的製造方法之剖面示意圖。

第2A圖至第2G圖為根據本揭露另一實施例之半導體元件的製造方法之剖面示意圖。

第3A圖為根據本揭露一實施例之半導體元件的剖面結構示意圖。

第3B圖為根據本揭露一實施例之半導體元件的剖面結構示意圖。

第3C圖為根據本揭露一實施例之半導體元件的剖面結構示意圖。

第4A圖為根據本揭露一實施例之半導體元件的上視示意圖。

第4B圖為根據本揭露一實施例之半導體元件的下視示意圖。

第5A圖至第5G圖分別為根據本揭露一實施例之半導體元件中的孔洞之剖面結構示意圖。

第6A圖及第6B圖、第6C圖及第6D圖、第6E圖及第6F圖、第6G圖及第6H圖、第6I圖、第6J圖、第6K圖及第6L圖分別為根據本揭露一實施例之半導體元件中的多個孔洞所排列成的圖案之上視示意圖。

以下實施例將伴隨著圖式說明本發明之概念，在圖式或說明中，相似或相同之構件將使用相似或相同之標號進行說明，並且若未特別說明，圖式中各元件之形狀或尺寸僅為例示，實際上並不限於此。需特別注意的是，圖中未繪示或描述之元件，可以是熟習此技藝之人士所知之形式。此外，在未特別說明之情況下，「第一層(或結構)位於第二層(或結構)上」的類似描述可包含第一層(或結構)與第二層(或結構)直接接觸的實施例，也可包含第一層(或結構)與第二層(或結構)之間具有其他結構而彼此未直接接觸的實施例。另外，應理解各層(或結構)的上下位置關係等可能因由不同方位觀察而有所改變。

本揭露內容的半導體元件例如是發光元件(例如：發光二極體(light-emitting diode)、雷射二極體(laser diode)如光子晶體面射型雷射器(photonic crystal surface emitting laser,PCSEL))、吸光元件(例如：光電二極體(photo-detector))或不發光元件。本揭露內容的半導體元件包含的各層組成及摻質(dopant)可用任何適合的方式分析而得，例如二次離子質譜儀(secondary ion mass spectrometer，SIMS)，而各層之厚度亦可用任何適合的方式分析而得，例如穿透式電子顯微鏡(transmission electron microscopy，TEM)或是掃描式電子顯微鏡(scanning electron microscope，SEM)等。

第1A圖至第1K圖為根據本揭露一實施例之半導體元件的製造方法之剖面示意圖。請參照第1A圖，首先，提供基底100。在基底100上形成第一半導體層102。基底100包含導電或絕緣材料。所述之導電材料例如砷化鎵(GaAs)、磷化銦(InP)、碳化矽(SiC)、磷化鎵(GaP)、氧化鋅(ZnO)、氮化鎵(GaN)、氮化鋁(AlN)、鍺(Ge)或矽(Si)等；所述之絕緣材料例如藍寶石(Sapphire)等。在一實施例中，基底100為一成長基板。在一些實施例中，基底100為一接合基板而非成長基板，其可藉由接合結構(未繪示)而與第一半導體層102相接。

第一半導體層102可包含III-V族的半導體材料。上述半導體材料可包含Al、Ga、As、P、N或In等元素，例如為砷化物或磷化物等。在一實施例中，第一半導體層102不包含N。於一實施例，第一半導體層102包含III-V族的二元、三元或四元化合物半導體(如GaAs、GaP、InP、InGaAs、AlGaAs、AlGaInP、InGaP或GaN)。

接下來，如第1B圖所示，於第一半導體層102上形成罩幕層(mask layer)104，且於罩幕層104上形成光阻層106。罩幕層104的材料可具有在1~3之間的折射率。於一實施例，罩幕層104包含氧化物(如TiO₂、Al₂O₃或SiO₂)或氮化物(如SiN_x)或氟化物(如MgF₂)。光阻層106的材料可包含氧化物(如SiO_x)、有機聚合物(如聚甲基丙烯酸甲酯(PMMA))或光硬化樹脂(如UV膠)。

請參照第1C圖，於光阻層106中形成多個凹孔106a。此些凹孔106a可定義出一圖案(pattern)。形成多個凹孔106a的方法例如是先提供具有與上述圖案互補的結構之母模(未繪示)，再以奈米壓印(nanoimprinting)方式將圖案轉印至光阻層106而形成多個凹孔106a。母模的材料可包含半導體材料(如矽(Si)、砷化鎵(GaAs)或磷化銦(InP))或有機聚合物(如聚二甲基矽氧烷(Polydimethylsiloxane，PDMS))。

如第1D圖所示，移除一部分的罩幕層104以及一部分的第一半導體層102，從而於第一半導體層102中形成多個第一孔洞102a。於一實施例，可藉由濕蝕刻方式或乾蝕刻方式(如感應耦合式電漿(Inductively Coupled Plasma，ICP)蝕刻等)來移除一部分的罩幕層104以及一部分的第一半導體層102。藉由此步驟，多個凹孔106a所定義的圖案可轉印至第一半導體層102中。多個第一孔洞102a可呈週期性排列。各第一孔洞102a具有開口。各第一孔洞102a可具有第一高度H1。於一實施例，第一高度H1可在10nm至10μm之範圍內。被移除的一部分的罩幕層104以及一部分的第一半導體層102在垂直方向上與凹孔106a(參照第1C圖)重疊。

根據另一實施例，也可先形成一金屬層(未繪示)覆蓋於罩幕層104之上表面，再於所述金屬層上形成光阻層106。然後，可藉由移除一部分的金屬層、一部分的罩幕層104、以及一部分的第一半導體層102而形成多個第一孔洞102a。於一些實施例，藉由於罩幕層104上形成金屬層再進行移除製程(如濕蝕刻或乾蝕刻)，可提升移除製程中材料的蝕刻選擇比(etching selectivity)，而有助於進一步改善製程操作性(process operability)。根據一實施例，金屬層的材料可包含鉻(Cr)。

參照第1E圖及第1F圖，移除剩餘的罩幕層104以及光阻層106，並且於具有多個第一孔洞102a的第一半導體層102上形成第二半導體層108。具體而言，可於第一半導體層102上進行磊晶的再生長(regrowth)以形成第二半導體層108。第一半導體層102與第二半導體層108可定義為第一半導體結構10。於第1F圖中，第一半導體結構10的磊晶生長方向以箭頭符號E1標示。於此實施例，第二半導體層108覆蓋於多個第一孔洞102a上且未填入孔洞102a內，且第二半導體層108將各第一孔洞102a的開口封閉。即，多個第一孔洞102a可嵌入且被封閉於第一半導體結構10中。在一實施例中，第二半導體層108可具有一部分填入孔洞102a內且未填滿孔洞102a。根據一些實施例，各第一孔洞102a中可填充有介電材料而形成多個第一介電結構110。可將第一介電結構110與第一半導體結構10定義為第一光子晶體結構P1。上述介電材料可為氣體或固體，亦即第一介電結構110可為氣體或固體。關於第一介電結構110的詳細說明，可參照後述實施例(請參照第5A圖至第5G圖及對應段落)。

第二半導體層108與第一半導體層102可包含相同或不同材料。具體來說，第二半導體層108可包含III-V族的半導體材料。上述半導體材料可包含Al、Ga、As、P、N或In等元素，例如為砷化物或磷化物等。於一實施例，第二半導體層108包含III-V族的二元化合物半導體(如GaAs、GaP或GaN)。在一實施例中，第二半導體層108可不包含N。於一實施例，當第二半導體層108與第一半導體層102具有相同材料時，第二半導體層108與第一半導體層102之間的介面例如在SEM或TEM分析下可能不明顯，即第二半導體層108與第一半導體層102整體呈現類似單一層的構造。

然後，請參照第1G圖，於第二半導體層108上形成第二半導體結構20。於此實施例，第二半導體結構20包含第三半導體層112、位於第三半導體層112上的第四半導體層116以及活性區114。活性區114位於第三半導體層112和第四半導體層116之間。根據一實施例，第三半導體層112及第四半導體層116的材料可分別包含二元、三元或四元的III-V族半導體材料，如InP、GaAs、InGaAs、InAlAs或InGaAsP。第三半導體層112及第四半導體層116可具有相同或不同的厚度。於一實施例，第三半導體層112及第四半導體層116可具有摻質(dopant)或未具有摻質，且可作為侷限層以將載子限制於活性區114中。活性區114可包含交互堆疊的多個井層(well layer)及多個阻障層(barrier layer)。活性區114的材料可包含三元或四元的III-V族半導體材料，如InP、GaAs、InGaAs、InAlAs或InGaAsP。具體來說，活性區114中的阻障層和第三半導體層112及第四半導體層116可包含相同材料。於一些實施例，在操作半導體元件時，活性區114例如可發出或吸收一輻射。上述輻射可為非同調光或同調光，且例如為可見光或不可見光。具體來說，上述輻射可具有介於400nm至2000nm之間的峰值波長(peak wavelength)，如：405nm、532nm、615nm、660nm、730nm、810nm、850nm、910nm、940nm、1050nm、1070nm、1100nm、1200nm、1300nm、1400nm、1450nm、1550nm、1600nm、1650nm、1700nm等。

接下來，如第1H圖所示，於第二半導體結構20上形成第五半導體層118。第五半導體層118可包含III-V族半導體材料。上述III-V族半導體材料可包含Al、Ga、As、P、N或In等元素，例如為砷化物或磷化物等。在一實施例中，第五半導體層118不包含N。於一實施例，第五半導體層118包含III-V族的二元、三元或四元化合物半導體(如GaAs、GaP、InP、InGaAs、AlGaAs、AlGaInP、InGaP或GaN)。於一實施例，第五半導體層118和第一半導體層102可包含相同材料。

然後，可重複進行如第1B圖至第1F圖中所述步驟，於第五半導體層118中形成多個第二孔洞118a，並且在具有多個第二孔洞118a的第五半導體層118上形成第六半導體層120，從而形成如第1I圖所示結構。具體而言，於此步驟中，可於第五半導體層118上進行磊晶的再生長(regrowth)以形成第六半導體層120。多個第二孔洞118a可呈週期性排列。各第二孔洞118a可具有第二高度H2。於一實施例，第二高度H2可在30nm至10μm之範圍內。第一高度H1與第二高度H2可相同或不同。第五半導體層118與第六半導體層120可定義為第三半導體結構30。於第1I圖中，第三半導體結構30的磊晶生長方向以箭頭符號E3標示。於此實施例，第六半導體層120覆蓋於多個第二孔洞118a上且未填入孔洞118a內，且第六半導體層120將各第二孔洞118a的開口封閉。即，多個第二孔洞118a可嵌入且被封閉於第三半導體結構30中。在一實施例中，第六半導體層120可具有一部分填入孔洞118a內且未填滿孔洞118a。各第二孔洞118a中可填充有介電材料而形成多個第二介電結構122。可將第二介電結構122與第三半導體結構30定義為第二光子晶體結構P2。關於第二介電結構122的詳細說明，亦可參照後述實施例(請參照第5A圖至第5G圖及對應段落)。

第六半導體層120與第五半導體層118可包含相同或不同材料。具體來說，第六半導體層120可包含III-V族的半導體材料。上述半導體材料可包含Al、Ga、As、P、N或In等元素，例如為砷化物或磷化物等。於一實施例，第六半導體層120包含III-V族的二元化合物半導體(如GaAs、GaP或GaN)。在一實施例中，第六半導體層120可不包含N。於一實施例，當第六半導體層120與第五半導體層118具有相同材料時，第六半導體層120與第五半導體層118之間的介面例如在SEM或TEM分析下可能不明顯，即第六半導體層120與第五半導體層118整體呈現類似單一層的構造。

如第1J圖所示，於第三半導體結構30上形成第四半導體結構40。最後，請參照第1K圖，於第四半導體結構40上形成第一電極50，並在基底100下方形成第二電極60，從而完成半導體元件1。於一些實施例中，在形成第一電極50及第二電極60之前可移除一部分的第一半導體層102、第二半導體層108、第二半導體結構20、第五半導體層118、第六半導體層120以及第四半導體結構40以定義活性區114的大小，因此，於第1K圖中，第一半導體層102、第二半導體層108、第二半導體結構20、第五半導體層118、第六半導體層120以及第四半導體結構40之寬度均小於基底100之寬度。如第1K圖所示，各第一孔洞102a可具有寬度wa，而各第二孔洞118a可具有寬度wb。寬度wa與寬度wb可相同或不同，例如分別落在100nm至2000nm之範圍內。於一實施例，活性區114中最靠近第一孔洞102a的井層和第一孔洞102a之間的距離落在200nm至1μm之間。於一實施例，活性區114中最靠近第二孔洞118a的井層和第二孔洞118a之間的距離落在200nm至1μm之間。於一些實施例，藉由將活性區114之井層與第一孔洞102a及/或第二孔洞118a之間的距離控制在上述範圍，有利於使活性區114所發的光於光子晶體結構中耦合(coupling)，達到操縱光特性的目的。

第四半導體結構40可包含單層或多層。第四半導體結構40的材料可包含二元、三元或四元的III-V族半導體材料，如InP、GaAs、InGaAs、InAlAs或InGaAsP。在一實施例中，第四半導體結構40可不包含N。

第一電極50及第二電極60可用於與一外部電源(未繪示)及活性區114電性連接。第一電極50及第二電極60的材料可包含金屬氧化材料、金屬或合金。金屬氧化材料包含如氧化銦錫(ITO)、氧化銦(InO)、氧化錫(SnO)、氧化鎘錫(CTO)、氧化銻錫(ATO)、氧化鋁鋅(AZO)、氧化鋅錫(ZTO)、氧化鎵鋅(GZO)、氧化銦鎢(IWO)、氧化鋅(ZnO)或氧化銦鋅(IZO)等。金屬可列舉如鍺(Ge)、鈹(Be)、鋅(Zn)、金(Au)、鉑(Pt)、鈦(Ti)、鋁(Al)、或鎳(Ni)、銅(Cu)等。合金可包含選自由上述金屬所組成之群組中的至少兩者，例如鍺金鎳(GeAuNi)、鈹金(BeAu)、鍺金(GeAu)、鋅金(ZnAu)等。對於第一電極50及第二電極60的型態，可參照後述實施例的說明(請參照第4A圖至第4B圖及對應段落)，於此不加詳述。

第2A圖至第2G圖為根據本揭露另一實施例之半導體元件1’的製造方法之剖面示意圖。如第2A圖及第2B圖所示，於此實施例中，同樣提供基底100，在基底100上形成第一半導體層102，並於第一半導體層102上形成罩幕層104，且於罩幕層104上形成光阻層106。在本實施例中，罩幕層104的厚度例如在30nm至10μm之範圍內。

請參照第2C圖，於光阻層106中形成多個凹孔106a而定義出一圖案。如第2D圖所示，對應光阻層106之圖案，移除一部分的罩幕層104後再移除光阻層106，從而於第一半導體層102上形成多個第一介電結構110’。即，此實施例中係直接利用罩幕層104形成多個第一介電結構110’且未移除第一半導體層102。

如第2E圖所示，可於多個第一介電結構110’上進行磊晶的再生長(regrowth)以形成第二半導體層108。同樣地，第一半導體層102與第二半導體層108可定義為第一半導體結構10。具體來說，第二半導體層108覆蓋於各第一介電結構110’的上表面以及側表面。於此實施例，多個第一介電結構110’嵌入且被封閉於第一半導體結構10中。可將多個第一介電結構110’與第一半導體結構10定義為第一光子晶體結構P1’。

如第2F圖所示，於第二半導體層108上形成包含第三半導體層112、活性區114以及第四半導體層116的第二半導體結構20，再於第二半導體結構20上形成第五半導體層118。然後，可重複進行如第2B圖至第2E圖中所述步驟，於第五半導體層118上形成罩幕層(未繪示)，移除一部分罩幕層後形成多個第二介電結構122’，並且在多個第二介電結構122’上進行磊晶再生長而形成第六半導體層120。同樣地，第五半導體層118與第六半導體層120可定義為第三半導體結構30。多個第二介電結構122’嵌入且被封閉於第三半導體結構30中。可將多個第二介電結構122’與第三半導體結構30定義為第二光子晶體結構P2’。

最後，於第三半導體結構30上形成第四半導體結構40，在第四半導體結構40上形成第一電極50，並在基底100下方形成第二電極60，從而完成如第2G圖所示的半導體元件1’。在本實施例中，以濕蝕刻或乾蝕刻方式將光阻圖案轉至罩幕層104，移除一部分罩幕層104，將留下的部分直接作為第一介電結構110’及/或第二介電結構122’，並進行後續的磊晶再生長，可省略先形成多個孔洞再填入介電材料的步驟，有利於簡化製程。

本實施例中第一介電結構110’及第二介電結構122’為固體，且其相關詳細說明，亦可參照後述實施例(請參照第5B圖至第5G圖及對應段落)。本實施例中的其他各層或結構之位置、相對關係及材料組成等內容及結構變化例均已於先前實施例中進行了詳盡之說明，於此不再贅述。

第3A圖為根據本揭露一實施例之半導體元件2的剖面結構示意圖。半導體元件2與半導體元件1具有類似的結構，主要差異在於：於半導體元件1中，第一光子晶體結構P1及第二光子晶體結構P2中的多個第一孔洞102a與多個第二孔洞118a在垂直方向(即，與第一半導體結構10或第三半導體結構30的磊晶生長方向平行之方向)上完全重疊，而於半導體元件2中，第一光子晶體結構P1及第二光子晶體結構P2中的多個第一孔洞102a與多個第二孔洞118a在垂直方向上並未完全重疊。如第3A圖所示，將最靠近元件邊緣的第一孔洞102a之側壁102a1與最靠近同一邊緣的第二孔洞118a之側壁118a1垂直投影於基底100表面時，兩者相隔一距離d。本實施例中的其他各層或結構之位置、相對關係及材料組成等內容及結構變化例均已於先前實施例中進行了詳盡之說明，於此不再贅述。

由上所述及前述實施例可知，第一光子晶體結構P1及第二光子晶體結構P2中的多個第一孔洞102a與多個第二孔洞118a在垂直方向上可具有完全重疊(如第1K圖所示)、一部分重疊且一部分不重疊(如第3A圖所示)或者完全未重疊(未繪示)的形態。類似地，在如第2G圖所示的半導體元件1’中，雖然第一光子晶體結構P1’及第二光子晶體結構P2’中的多個第一介電結構110’與多個第二介電結構122’在垂直方向上完全重疊，但也可具有一部分重疊且一部分不重疊、或者完全未重疊的變化形態。

第3B圖為根據本揭露一實施例之半導體元件3的剖面結構示意圖。半導體元件3與半導體元件1之主要差異在於：半導體元件3中僅包含第一光子晶體結構P1而無第二光子晶體結構P2。即，半導體元件3中只有一個光子晶體結構。具體來說，第一光子晶體結構P1位在包含活性區114的第二半導體結構20與基底100之間。類似地，如第2G圖所示的半導體元件1’也可具有僅包含第一光子晶體結構P1’而無第二光子晶體結構P2’之變化形態。本實施例中的其他各層或結構之位置、相對關係及材料組成等內容及結構變化例均已於先前實施例中進行了詳盡之說明，於此不再贅述。

第3C圖為根據本揭露一實施例之半導體元件4的剖面結構示意圖。半導體元件4與半導體元件1之主要差異在於：半導體元件4中僅包含第二光子晶體結構P2而無第一光子晶體結構P1，且包含活性區114的第二半導體結構20位在第二光子晶體結構P2與基底100之間，而第二光子晶體結構P2位在第二半導體結構20與第四半導體結構40之間。類似地，如第2G圖所示的半導體元件1’也可具有僅包含第二光子晶體結構P2’而無第一光子晶體結構P1’之變化形態。本實施例中的其他各層或結構之位置、相對關係及材料組成等內容及結構變化例均已於先前實施例中進行了詳盡之說明，於此不再贅述。

第4A圖為根據本揭露一實施例之半導體元件的上視示意圖。第4B圖為根據本揭露一實施例之半導體元件的下視示意圖。具體來說，第4A圖可表示前述半導體元件1、半導體元件1’、半導體元件2、半導體元件3或半導體元件4之上視示意圖，第4B圖可表示前述半導體元件1、半導體元件1’、半導體元件2、半導體元件3或半導體元件4之下視示意圖。於第4A圖及第4B圖中，虛線S1表示前述半導體元件中第一半導體結構10、第二半導體結構20、第三半導體結構30及/或第四半導體結構40沿垂直方向投影至基底100的上表面所構成的輪廓；虛線S2表示前述半導體元件中第一半導體結構10、第二半導體結構20、第三半導體結構30及/或第四半導體結構40沿垂直方向投影至基底100的下表面所構成的輪廓。從上方觀之，第一電極50的形狀可呈多邊形、圓形或橢圓形，例如矩形、三角形等。請參照第4A圖，於本實施例中，第一電極50的形狀大致呈圓形。於本實施例中，第二電極60與第一電極50在垂直方向上不重疊，藉此，於半導體元件作動時，可使元件中的電流分佈更為均勻。如第4B圖所示，第二電極60的形狀呈圓角矩形，且具有一呈圓形的中空部分60a。第二電極60的外圍輪廓被虛線S2圍繞，表示第二電極60沿垂直方向投影至基底100下表面的面積小於第一半導體結構10、第二半導體結構20、第三半導體結構30及/或第四半導體結構40沿垂直方向投影至基底100下表面的面積。於本實施例，第二電極60的中空部分60a之寬度大於第一電極50之寬度，藉此確保第一電極50和第二電極60在垂直方向上的位置相隔一距離，避免因在垂直方向上有重疊而導致電流局部集中的問題，且有利於電流擴散。本實施例中的其他各層或結構之位置、相對關係及材料組成等內容及結構變化例均已於先前實施例中進行了詳盡之說明，於此不再贅述。

第5A圖至第5G圖分別為根據本揭露一實施例之半導體元件中的一孔洞剖面結構示意圖。第5A圖至第5G圖繪示了在多個第一孔洞102a中填充介電材料所形成的多個第一介電結構110，然應理解的是，第5A圖至第5G圖所繪示的結構亦適用於表示在多個第二孔洞118a中填充介電材料所形成的多個第二介電結構122之各種型態。為了方便理解，第5A圖至第5G圖中是以第一介電結構110為例來說明，因此環繞第一孔洞102a的半導體層標示為第一半導體層102，位於第一孔洞102a上方的半導體層標示為第二半導體層108。具體來說，介電材料可為氣體或固體。於一些實施例，多個第一介電結構110及/或多個第二介電結構122中的每一個都具有相同的型態。於一些實施例，多個第一介電結構110及/或多個第二介電結構122中可具有兩種或三種以上的型態。如第5D圖至第5G圖所繪示的結構也可應用於由包含介電材料的罩幕層所形成的多個第一介電結構110’及/或多個第二介電結構122’。類似地，在多個第一介電結構110’及/或多個第二介電結構122’中亦可都具有相同的型態、或者具有兩種或三種以上的型態。

於一些實施例，第一半導體層102與第一介電結構110間可具有第一折射率差。第一折射率差可在大於0至小於等於3的範圍內。於一些實施例中，在第一介電結構110包含兩種以上介電材料時，可以其等效折射率計算上述第一折射率差。關於上述等效折射率之計算，可將第一介電結構110中各介電材料的折射率分別乘以其於第一介電結構110中所占體積比例(%)所得的值加總而得。例如，當第一介電結構110包含折射率為1.5且佔第一介電結構110總體積之40%的第一介電材料以及折射率為2且佔第一介電結構110總體積之60%第二介電材料時，其等效折射率為1.5*40%+2*60%=0.6+1.2=1.8。根據一實施例，第一介電結構110可具有在1~3之間的折射率或等效折射率。類似地，第五半導體層118與第二介電結構122間可具有第二折射率差。第二折射率差可在大於0至小於等於3的範圍內。根據一實施例，在第二介電結構122包含兩種以上介電材料時，可以其等效折射率計算上述第二折射率差。第二介電結構122可具有在1~3之間的折射率或等效折射率。

如第5A圖中所示，於第一孔洞102a中可填充有氣體而形成第一介電結構110。即，於此實施例中，第一介電結構110的材料為氣體，例如是空氣、氮氣、氦氣或氬氣。在此實施例中，當第一半導體層102為AlGaAs層(n=3.2)，第一介電結構110的材料為空氣(n=1.0)時，第一折射率差為2.2。

於第5B圖中，第一介電結構110為固體且僅包含一第一介電層502填充於第一孔洞102a中。在此實施例中，當第一半導體層102為AlGaAs層(n=3.2)，第一介電結構110的材料為SiO₂(例如n=1.4)時，第一折射率差為1.8。

第5C圖中，第一介電結構110包含固體和氣體。詳言之，第一介電層502填充於第一孔洞102a中，且在第一介電層502與上方的半導體層(例如前述實施例的第二半導體層108或第六半導體層120)之間具有一空隙(void)58。於一實施例，於空隙58中可存在氣體(如空氣、氮氣、氦氣或氬氣)。空隙58例如是於進行磊晶的再生長(regrowth)時所形成。於此實施例，同樣以各介電材料的折射率乘以其於第一介電結構110中所占體積比例(%)所得的值加總而獲得等效折射率。例如，當空隙包含空氣(n=1)且佔總體積5%，第一介電層502為SiO₂(例如n=1.4)佔總體積95%時，其等效折射率為1*5%+1.4*95%=0.05+1.33=1.38，而當第一半導體層102為AlGaAs層(n=3.2)時，第一折射率差為3.2-1.38=1.82。

於第5D圖中，第一介電結構110為固體且包含第一介電層502以及第二介電層504，並填充於第一孔洞102a中。詳言之，第一介電層502在垂直方向(例如前述磊晶生長方向E1或磊晶生長方向E3)上具有第一寬度w1，在水平方向上具有第二寬度w2小於第一寬度w1；第二介電層504在垂直方向上具有第三寬度w3，在水平方向上具有第四寬度w4小於第三寬度w3。於此實施例，第一寬度w1等於第三寬度w3。於第5D圖中，第一介電層502及第二介電層504沿水平方向相互平行地配置，第一介電層502及第二介電層504的上表面靠近第一孔洞102a的開口或後續形成於上的半導體層(例如第二半導體層108或第六半導體層120)。第一介電層502及第二介電層504可與上方的半導體層(例如第二半導體層108或第六半導體層120)直接接觸。藉由第5D圖實施例的配置，可增加活性區114所發的光在水平方向上的共振。在此實施例中，當第一半導體層102為AlGaAs層(n=3.2)，第一介電層502的材料為SiO₂(例如n=1.4)，第二介電層504的材料為SiN_x(例如n=2.0)時，等效折射率為1.4*50%+2*50%=0.7+1=1.7且第一折射率差為1.5。

於第5E圖中，第一介電結構110為固體且包含第一介電層502以及第二介電層504，並填充於第一孔洞102a中。詳言之，第二介電層504位於第一介電層502下方。於此實施例，第一介電層502及第二介電層504沿垂直方向相互平行地配置，第一介電層502較第二介電層504靠近第一孔洞102a的開口或後續形成於上的半導體層(例如第二半導體層108或第六半導體層120)。第一介電層502與上方的半導體層直接接觸而第二介電層504未與上方的半導體層直接接觸。於第5E圖中，第一介電層502的第一寬度w1小於第二寬度w2，且第二介電層504的第三寬度w3小於第四寬度w4。於此實施例，第二寬度w2等於第四寬度w4。藉由第5E圖實施例的配置，可增加活性區114所發的光在垂直方向上的共振，進一步提高發光品質(如提高光之Q值(Q-factor))。同樣地，在此實施例中，當第一半導體層102為AlGaAs層(n=3.2)，第一介電層502的材料為SiO₂(例如n=1.4)，第二介電層504的材料為SiN_x(例如n=2.0)時，等效折射率為1.4*50%+2*50%=0.7+1=1.7且第一折射率差為1.5。

於第5F圖及第5G圖中，第一介電結構110為固體且包含第一介電層502以及第二介電層504，並填充於第一孔洞102a中。詳言之，交互堆疊的多個第一介電層502及多個第二介電層504填充於第一孔洞102a中。於第5F圖中多個第一介電層502及多個第二介電層504沿水平方向堆疊，而於第5G圖中多個第一介電層502及多個第二介電層504沿垂直方向堆疊。於一些實施例，多個第一介電層502及多個第二介電層504沿水平方向堆疊有助於光在水平方向共振，當半導體元件為雷射二極體元件時，可加快雷射作用(lasing)的產生且降低產生雷射作用(lasing)的閾值(threshold)。類似地，多個第一介電層502及多個第二介電層504沿垂直方向堆疊亦有助於光在垂直方向共振，當半導體元件為雷射二極體元件時，亦可降低產生雷射作用(lasing)的閾值(threshold)。於第5F圖及第5G圖中，當第一半導體層102為AlGaAs層(n=3.2)，第一介電層502的材料為SiO₂(例如n=1.4)，第二介電層504的材料為SiN_x(例如n=2.0)時，等效折射率為1.4*0.6%+2*0.4%=0.84+0.8=1.64且第一折射率差為1.56。

基於上述，無論是增加光在水平或垂直方向的共振，都有助於雷射作用(lasing)的產生。於一些實施例，藉由上述結構的設置，可使原本應用於發光二極體(LED)的磊晶結構發出同調光，而可作為雷射元件使用。

根據一些實施例，第5C圖中的空隙58也可存在於如第5D圖至第5G圖中的第一介電層502及/或第二介電層504與後續形成於上的半導體層之間。

第一介電層502和第二介電層504之材料可依據活性區114欲產生或吸收之光的波長設計。第一介電層502可具有第一折射率n1，第二介電層504可具有不同於第一折射率n1的第二折射率n2。此外，雖於第5B圖至第5E圖中以直線繪示第一介電層502及第二介電層504之間的介面，實際上第一介電層502及第二介電層504之間可具有不平整的介面。第一介電層502與第二介電層504的材料可具有第三折射率差△n。第三折射率差△n例如是在大於0至小於1的範圍內。舉例而言，第一介電層502與第二介電層504的材料可分別包含氧化物(如TiO₂、Al₂O₃或SiO₂)或氮化物(如SiN_x)或氟化物(如MgF₂)或其組合。

如先前所述，第5D圖至第5G圖所繪示的第一介電層502及第二介電層504之結構組合例也可應用於由包含介電材料的罩幕層所形成的多個第一介電結構110’及/或多個第二介電結構122’。具體來說，可先形成包含如第5B圖、及第5D圖至第5G圖中任一者所繪示的第一介電層502或/及第二介電層504結構之罩幕層，再對罩幕層進行圖案化而形成第一介電結構110’及/或多個第二介電結構122’(參照如第2A圖至第2G圖所述的製造方法)。應注意的是，在第2G圖所示實施例中，第一介電結構110’為嵌入於第二半導體層108中，而第二介電結構122’則是嵌入於第六半導體層120中，故於該實施例中，第一折射率差應為第一介電結構110’與第二半導體層108間的折射率差，第二折射率差應為第二介電結構122’與第六半導體層120間的折射率差。同樣地，在第一介電結構110’(或第二介電結構122’)包含兩種以上介電材料時，可以先前所述的等效折射率計算方式先獲得第一介電結構110’(或第二介電結構122’)之等效折射率，再計算第一折射率差(或第二折射率差)。本實施例中的其他各層或結構之位置、相對關係及材料組成等內容及結構變化例均已於先前實施例中進行了詳盡之說明，於此不再贅述。

第6A圖為根據本揭露一實施例之半導體元件中的多個第一孔洞102a(或多個第二孔洞118a)所排列成的圖案之上視示意圖。為了方便理解，以第6A圖中的標號65表示多個第一孔洞來說明，其中特定的第一孔洞在圖中則以標號65O、65A、65B、65C、65D等來進行標示。具體來說，第6A圖所示圖案為由多個第一孔洞65沿x方向及y方向重複排列而成。

如第6A圖所示，第一孔洞65的上視形狀大致呈圓形，且每一行及每一列的第一孔洞位置在x方向及y方向均大致對齊。請參照第6A圖，在此種排列形態中，以第一孔洞65O為例，第一孔洞65O被其他孔洞所環繞且與其相鄰並最靠近的第一孔洞有4個，分別為第一孔洞65A、第一孔洞65B、第一孔洞65C及第一孔洞65D。在y方向上，第一孔洞65O與第一孔洞65A和第一孔洞65C相鄰；在x方向上，第一孔洞65O與第一孔洞65B和第一孔洞65D相鄰。第一孔洞65O與第一孔洞65A之間具有第一間距d1，第一孔洞65O與第一孔洞65B之間具有第二間距d2，第一孔洞65O與第一孔洞65C之間具有第三間距d3，而第一孔洞65O與第一孔洞65D之間具有第四間距d4。於此實施例，第一間距d1、第二間距d2、第三間距d3以及第四間距d4分別為第一孔洞65O與第一孔洞65A、第一孔洞65B、第一孔洞65C及第一孔洞65D之間的最小距離。第一間距d1、第二間距d2、第三間距d3以及第四間距d4可大致相等。於一實施例，第一間距d1、第二間距d2、第三間距d3以及第四間距d4分別在50nm至2μm的範圍內。例如，第一間距d1、第二間距d2、第三間距d3以及第四間距d4可分別大於等於100nm且小於等於1μm。

如第6A圖所示，藉由分別繪出通過第一間距d1、第二間距d2、第三間距d3以及第四間距d4的線段中點的垂直平分線，可定義出一單元圖案600。為了方便理解，單元圖案600的邊界以虛線S所表示，然所屬技術領域中具通常知識者應理解，實際上單元圖案600的邊界應不具有實體線段。單元圖案600的輪廓可呈多邊形。於此實施例，單元圖案600的輪廓呈矩形，且具有長度wx以及寬度wy。長度wx與寬度wy可大致相等，即單元圖案600的輪廓呈正方形。當半導體元件的活性區114所發出的光具有波長λ nm時，長度wx以及寬度wy可分別在0.1*λ nm至10*λ nm的範圍內，例如0.2*λ nm至0.5*λ nm。藉由將單元圖案600的長寬設定於上述範圍內，可有利於操縱活性區114所發的光之特性(例如改變發光角度等)。於一實施例中，類似地，第一間距d1、第二間距d2、第三間距d3或第四間距d4可分別在0.1*λ nm至10*λ nm的範圍內，例如0.2*λ nm至0.5*λ nm，亦可利於操縱活性區114所發的光之特性。

具體來說，第6A圖所呈現的圖案可視為由多個單元圖案600沿x方向及y方向重複排列所構成。第6B圖所示即為將第6A圖中的多個第一孔洞65依上述方式定義並描繪出多個單元圖案600邊界之結果。應注意的是，為方便理解，此處僅繪示出16個單元圖案，根據一些實施例，在半導體結構(如先前實施例中所述的第一半導體結構10或第三半導體結構30)中，單元圖案600的個數可達1000個以上，甚至10000個以上，且可在16000000個以下，例如8000000個以下。

第6B圖中的實線SE表示包含多個第一孔洞65的半導體結構(如第一半導體結構10或第三半導體結構30)沿z方向投影於xy平面上的輪廓。根據一實施例，所有單元圖案600的總面積佔包含多個第一孔洞65的半導體結構之垂直投影面積(即由實線SE所定義的區域面積)的比例不小於80%，例如為在90% 至100%的範圍內。此外，可藉由公式估算單元圖案600之等效折射率。舉例而言，當一單元圖案600的第一孔洞65中填充有折射率na的材料，且第一孔洞65沿z方向投影於xy平面上之面積為A，單元圖案600扣除第一孔洞65的面積為B，半導體結構(如先前實施例中所述的第一半導體結構10或第三半導體結構30)具有折射率nb，則單元圖案600之等效折射率等於。於一實施例，單元圖案600之等效折射率可在1~4的範圍內。於一實施例，第一孔洞65的面積A佔單元圖案600面積(A+B)之比例(即，A/(A+B))可在大於等於5%且小於等於90%之範圍內。

第6C圖為根據本揭露另一實施例之半導體元件中的多個第一孔洞102a(或多個第二孔洞118a)所排列成的圖案之上視示意圖。為了方便理解，以第6C圖中的標號65’表示多個第一孔洞來說明，其中特定的第一孔洞在圖中則分別以標號65O’、65A’、65B’、65C’、65D’、65E’、65F’等來進行標示。具體來說，第6C圖所示圖案為由多個第一孔洞65’沿x方向及y方向重複排列而成。

於第6C圖的實施例中，不同於第6A圖的實施例，每一行及每一列的孔洞位置會與相鄰行或列的孔洞位置錯開，即多個第一孔洞65’呈現交錯排列的形態。如第6C圖所示，在此種排列形態中，以第一孔洞65O’為例，第一孔洞65O’被其他孔洞環繞且其相鄰並最靠近的孔洞有6個，分別為第一孔洞65A’、第一孔洞65B’、第一孔洞65C’、第一孔洞65D’、第一孔洞65E’及第一孔洞65F’。第一孔洞65O’與第一孔洞65A’之間具有第一間距d1’，第一孔洞65O’與第一孔洞65B’之間具有第二間距d2’，第一孔洞65O’與第一孔洞65C’之間具有第三間距d3’，第一孔洞65O’與第一孔洞65D’之間具有第四間距d4’，第一孔洞65O’與第一孔洞65E’之間具有第五間距d5’，而第一孔洞65O’與第一孔洞65F’之間具有第六間距d6’。於一實施例，第一間距d1’、第二間距d2’、第三間距d3’、第四間距d4’、第五間距d5’以及第六間距d6’分別在50nm至2μm的範圍內。例如，第一間距d1’、第二間距d2’、第三間距d3’、第四間距d4’、第五間距d5’以及第六間距d6’可分別大於等於100nm且小於等於1μm。

如第6C圖所示，藉由分別繪出通過第一間距d1’、第二間距d2’、第三間距d3’、第四間距d4’、第五間距d5’以及第六間距d6’的線段中點的垂直平分線，可定義出一單元圖案600’。為了方便理解，單元圖案600’的邊界以虛線S’所表示，然所屬技術領域中具通常知識者應理解，實際上單元圖案600’的邊界應不具有實體線段。於此實施例，單元圖案600’的輪廓呈正六角形，且具有邊長w。當半導體元件的活性區114所發出的光具有波長λ nm時，邊長w可在0.1*λ nm至10*λ nm的範圍內，例如0.2*λ nm至0.5*λ nm。藉由將單元圖案600’的邊長設定於上述範圍內，可有利於操縱活性區114所發的光之特性。具體來說，第6C圖所呈現的圖案可視為由多個單元圖案600’沿x方向及y方向重複排列所構成。第6D圖所示即為將第6C圖中依上述方式定義並描繪出各單元圖案600’的邊界之結果。第6D圖與第6B圖之主要差異在於第6D圖中單元圖案的邊界呈正六角形，對於單元圖案的個數、面積比例、等效折射率等的說明均可參照上述實施例，於此不再贅述。

第6E圖為根據本揭露另一實施例之半導體元件中的多個第一孔洞102a(或多個第二孔洞118a)所排列成的圖案之上視示意圖。為了方便理解，以第6E圖中的標號65表示多個第一孔洞來說明，且其中特定的第一孔洞在圖中以標號65Q、65G、65H、65I、65J等來進行標示。於本實施例中，除了第一孔洞65，半導體元件還包含第三孔洞67。具體來說，第6E圖所示圖案為由第一孔洞65及第三孔洞67沿x方向及y方向重複排列而成。在此種排列形態中，可藉由第一孔洞65定義出一單元圖案600A，以第一孔洞65Q為例，第一孔洞65Q被其他孔洞所環繞且與其相鄰並最靠近的第一孔洞有4個(第一孔洞65G、65H、65I及65J)。如同先前實施例中對單元圖案之描述，先分別找出第一孔洞65Q與第一孔洞65G、65H、65I及65J之間的最小距離第七間距d7、第八間距d8、第九間距d9以及第十間距d10，再分別繪出通過第七間距d7、第八間距d8、第九間距d9以及第十間距d10的線段中點的垂直平分線，即可定義出一單元圖案600A。第七間距d7、第八間距d8、第九間距d9以及第十間距d10可大致相等且其長度可參考前述實施例中第一間距d1至第四間距d4之長度範圍。第6F圖所示即為將第6E圖中的第一孔洞65依上述方式定義並描繪出多個單元圖案600A邊界之結果。於此實施例，各單元圖案600A中包含一個第一孔洞65和一個第三孔洞67。類似地，若藉由第三孔洞定義出單元圖案600A，單元圖案600A亦包含一個第一孔洞與第三孔洞。

如第6F圖所示，於此實施例，第一孔洞65相對於單元圖案600A之幾何中心為對稱分布，而第三孔洞67相對於單元圖案600A之幾何中心為非對稱分布。單元圖案600A中的第三孔洞67與第一孔洞65彼此分離而不相連。第三孔洞67與第一孔洞65之上視面積可不同，如於此實施例中，第三孔洞67之上視面積小於第一孔洞65之上視面積。第三孔洞67的形狀可為矩形、圓形(或其一部分)、橢圓形(或其一部分)、或其他之多邊形(或其一部分)。於一實施例，第一孔洞65與第三孔洞67可具有不同的形狀。

單元圖案600A與單元圖案600之主要差異在於：單元圖案600A中除了第一孔洞65，還包含第三孔洞67。於單元圖案600A中的第三孔洞67相對於單元圖案600A之幾何中心而言為非對稱分布。

第6G圖及第6H圖亦為根據本揭露另一實施例之半導體元件中多個第一孔洞102a(或多個第二孔洞118a)所排列成的圖案之上視示意圖。為了方便理解，以第6G圖中的標號65”表示多個第一孔洞來說明，其中特定的第一孔洞在圖中以標號65Q’、65G’、65H’、65I’、65J’等來進行標示。在此種排列形態中，可藉由第一多個孔洞65’定義出一單元圖案600B，如同先前實施例中對單元圖案之描述，可分別找出第一孔洞65Q’與第一孔洞65G’、65H’、65I’及65J’之間的最小距離第七間距d7’、第八間距d8’、第九間距d9’以及第十間距d10’，再分別繪出通過第七間距d7’、第八間距d8’、第九間距d9’以及第十間距d10’的線段中點的垂直平分線，即可定義出一單元圖案600B。第七間距d7’、第八間距d8’、第九間距d9’以及第十間距d10’可大致相等，且其長度可參考前述實施例中第一間距d1至第四間距d4之長度範圍。第6H圖所示即為將第6G圖中依上述方式定義並描繪出各單元圖案600B的邊界之結果。

單元圖案600B與單元圖案600之主要差異在於：各單元圖案600中的第一孔洞65本身之形狀對稱(即，第一孔洞65的形狀為點對稱或線對稱)，而各單元圖案600B中的第一孔洞65”本身具有非點對稱或非線對稱的形狀，例如於此實施例中呈一非對稱多邊形。對於其他細節如單元圖案的個數、面積比例、等效折射率等的說明均可參照上述實施例，於此不再贅述。

如上所述，單元圖案與孔洞的形狀可相同或不同。除了圓形外，孔洞的形狀也可呈矩形(或其一部分)、橢圓形(或其一部分)、其他多邊形(或其一部分)。具體來說，單元圖案中可包含相對於單元圖案之幾何中心對稱或非對稱分布的單一或多個孔洞，或者包含本身具有對稱或非對稱形狀的單一或多個孔洞。根據一些實施例，當單元圖案中進一步包含相對於其幾何中心非對稱分布的單一或多個孔洞(如上述單元圖案600A中的第三孔洞67)、或者單元圖案中包含本身具有非對稱形狀的單一或多個孔洞(如上述單元圖案600B中的第一孔洞65”)時，可減少於xy平面上共振的光之間的破壞性干涉，而有助於進一步提升半導體元件之發光功率。

第6I圖為根據本揭露另一實施例之半導體元件中多個第一孔洞102a(或多個第二孔洞118a)所排列成圖案之上視示意圖。為了方便理解，以第6I圖中的標號68表示多個第一孔洞來說明，其中特定的第一孔洞在圖中以標號68a、68b、68c、68d等來進行標示。於此實施例中，包含係定義多個第一孔洞68為一群組G(圖中為10個第一孔洞)。如第6I圖所示，群組G中最左上的第一孔洞的為第一孔洞68a、最右上的為第一孔洞68b、最右下的為第一孔洞68c、最左下的為第一孔洞68d，上述第一孔洞68a在+y方向上與相鄰孔洞之間的最小距離為第一間距d1”、第一孔洞68b在+x方向上與相鄰孔洞之間的最小距離為第二間距d2”、第一孔洞68c在-y方向上與相鄰孔洞之間的最小距離為第三間距d3”，而第一孔洞68d在-x方向上與相鄰孔洞之間的最小距離為第四間距d4”。可藉由繪示出分別通過第一間距d1”、第二間距d2”、第三間距d3”及第四間距d4”的線段中點之垂直平分線而定義一單元圖案600C。第一間距d1”、第二間距d2”、第三間距d3”及第四間距d4”之長度可相同或不同。例如，第一間距d1”、第二間距d2”、第三間距d3”及第四間距d4”可分別大於等於100nm且小於等於1μm。具體來說，第6I圖所呈現的圖案可視為由多個單元圖案600C沿x方向及y方向重複排列所構成。第6J圖所示即為將第6I圖中依上述方式定義並描繪出各單元圖案600C的邊界之結果。第6I圖中單元圖案的邊界S”呈矩形，對於單元圖案的個數、面積比例、等效折射率等的說明均可參照上述實施例，於此不再贅述。

於此實施例，單元圖案600C具有長度wx”以及寬度wy”。長度wx”以及寬度wy”可相同或不同。當半導體元件的活性區114所發出的光具有波長λ nm時，長度wx”以及寬度wy”可分別在0.1*λ nm至10*λ nm的範圍內，例如0.2*λ nm至0.5*λ nm。藉由將單元圖案600C的長寬設定於上述範圍內，例如可減少於xy平面上共振的光之間的破壞性干涉，而有利於操縱活性區114所發的光之特性。

第6K圖為根據本揭露另一實施例之半導體元件中的多個第一孔洞102a(或多個第二孔洞118a)所排列成的圖案之上視示意圖。具體來說，第6K圖之實施例類似第6C圖之實施例，不同的是第6K圖中可包含一或多個空腔區域(cavity region)C，換言之，若依照前述描述定義單元圖案600”時，一或多個單元圖案600”不具有任何孔洞(例如：第一孔洞(或第二孔洞)及第三孔洞)。空腔區域C可作為光之共振腔(resonant cavity)，藉此調控活性區114所發的光之模態(mode)。於此實施例中，孔洞65A”至孔洞65F”環繞空腔區域C且最靠近空腔區域C。如第6K圖所示，空腔區域C可具有一最大長度dc大於各單元圖案600”之邊長w’。最大長度dc可視為共振腔之最大長度。具體來說，最大長度dc可定義為最靠近空腔區域C的多個孔洞(於此實施例中為孔洞65A”至孔洞65F”)中，相對於不具有任何孔洞之單元圖案600”之幾何中心為對稱的兩個孔洞之最大距離。於此實施例，最大長度dc大於各單元圖案600”之邊長w’的倍而小於邊長w’的3倍。此實施例之結構例如可應用於雷射元件。關於此實施例之其他細節，可參照上述實施例，於此不再贅述。

第6L圖為根據本揭露另一實施例之半導體元件中的多個第一孔洞102a(或多個第二孔洞118a)所排列成的圖案之上視示意圖。第6L圖中包含多個不具有任何孔洞(例如：第一孔洞(或第二孔洞)及第三孔洞)的單元圖案600”而具有空腔區域C’。具體來說，第6L圖中包含3個不具有任何孔洞的單元圖案600”。於此實施例中，多個不具有任何孔洞的單元圖案600”在平行於y方向上連續地排列，故空腔區域C’外觀大致呈一長條狀。於此實施例中，孔洞65G”至孔洞65P”(即孔洞65G”、65H”、65I”、65J”、65K”、65L”、65M”、65N”、65O”、65P”)環繞空腔區域C’且最靠近空腔區域C’。於一些實施例，當半導體元件中包含n個不具有孔洞且連續排列的單元圖案600”，空腔區域C’之最大長度dc’(即，共振腔之最大長度)大於單元圖案600”之邊長w’的n*倍且小於單元圖案600”之邊長w’的(n+2)*倍。此實施例之結構例如可作為波導(waveguide)，用於傳遞光訊號。關於此實施例之其他細節，可參照上述實施例，於此不再贅述。

以上所列舉的單元圖案態樣僅是例示，實際上並不限於此，且所屬技術領域中具通常知識者應理解，實際上孔洞會被包覆在半導體元件內部，因此第6A圖至第6L圖所繪示的是由上方透視的示意圖(或沿z軸垂直投影於xy平面的示意圖)。其他各結構之位置、相對關係及材料組成等內容及結構變化例均已於先前實施例中進行了詳盡之說明，於此不再贅述。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，所屬技術領域中具有通常知識者應理解，在不脫離本發明之精神和範圍內可作些許之修飾或變更，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。此外，上述實施例內容在適當的情況下可互相組合或替換，而非僅限於所描述之特定實施例。舉例而言，在一實施例中所揭露特定構件之相關參數或特定構件與其他構件的連接關係亦可應用於其他實施例中，且均落於本發明之權利保護範圍。

1:半導體元件