TWI898164B - 電子裝置 - Google Patents

Abstract

本揭露提供一種電子裝置，其特徵在於，包括：基板結構，具有導電通孔圖案及虛設通孔圖案；控制單元，電性連接至導電通孔圖案；第一電路結構，電性連接至導電通孔圖案 ；以及電子單元，透過第一電路結構電性連接至控制單元，其中虛設通孔圖案與第一電路結構電性絕緣。

Description

電子裝置

本發明是關於電子裝置，特別是關於包括虛設通孔圖案的電子裝置。

隨著電子裝置的應用持續的進步，顯示技術的發展也日新月異。然而，面對不同的製造技術條件，對於電子裝置的結構及品質的要求越來越高，使得電子裝置的製造面臨不同的挑戰。

在電子元件的封裝技術中，晶圓級扇出型封裝結構（fan-out wafer level package，FOWLP）與面板級扇出型封裝結構（fan-out panel level package，FOPLP）是將電子元件及重佈線層（redistribution layer）形成於晶圓級基板或面板級基板上，接著進行封裝與切割步驟以同時形成大量的封裝元件。然而，在這樣的封裝元件中，由於基板兩側的膜層厚度不同，容易導致基板因為應力不均勻而翹曲，影響電子元件的良率。

綜上所述，雖然現有的封裝結構可大致滿足它們原先預定的用途，但其仍未在各個方面皆徹底地符合需求。舉例而言，如何在製造出符合電性需求的封裝結構的同時防止應力不均勻，仍為目前業界致力研究的課題。因此，電子裝置的研發需要持續的更新與調整以解決電子裝置的製造所面臨的各種問題。

一種電子裝置，其特徵在於，包括：基板結構，具有導電通孔圖案及虛設通孔圖案；控制單元，電性連接至導電通孔圖案；第一電路結構，電性連接至導電通孔圖案 ；以及電子單元，透過第一電路結構電性連接至控制單元，其中虛設通孔圖案與第一電路結構電性絕緣。

一種電子裝置的形成方法，其特徵在於，包括：形成具有導電通孔圖案及虛設通孔圖案的基板結構；形成電性連接至導電通孔圖案的控制單元；形成電性連接至導電通孔圖案的第一電路結構；以及在第一電路結構上設置電子單元，且電子單元透過第一電路結構電性連接至控制單元，其中虛設通孔圖案與第一電路結構電性絕緣。

以下的揭示內容提供許多不同的實施例或範例，以展示本發明實施例的不同部件。以下將揭示本說明書各部件及其排列方式之特定範例，用以簡化本揭露敘述。當然，這些特定範例並非用於限定本揭露。例如，若是本說明書以下的發明內容敘述了將形成第一部件於第二部件之上或上方，即表示其包括了所形成之第一及第二部件是直接接觸的實施例，亦包括了尚可將附加的部件形成於上述第一及第二部件之間，則第一及第二部件為未直接接觸的實施例。此外，本揭露說明中的各式範例可能使用重複的參照符號及/或用字。這些重複符號或用字的目的在於簡化與清晰，並非用以限定各式實施例及/或所述配置之間的關係。

再者，為了方便描述圖式中一元件或部件與另一（些）元件或部件的關係，可使用空間相對用語，例如「在…之下」、「下方」、「下部」、「上方」、「上部」及諸如此類用語。除了圖式所繪示之方位外，空間相對用語亦涵蓋使用或操作中之裝置的不同方位。當裝置被轉向不同方位時（例如，旋轉90度或者其他方位），則其中所使用的空間相對形容詞亦將依轉向後的方位來解釋。

除非另外定義，在此使用的全部用語（包含技術及科學用語）具有與本揭露所屬技術領域的技術人員通常理解的相同涵義。能理解的是，這些用語例如在通常使用的字典中定義用語，應被解讀成具有與相關技術及本揭露的背景或上下文一致的意思，而不應以一理想化或過度正式的方式解讀，除非在本揭露實施例有特別定義。

在此，「約」、「大約」、「大抵」之用語通常表示在一給定值或範圍的20%之內，較佳是10%之內，且更佳是5%之內，或3%之內，或2%之內，或1%之內，或0.5%之內。應注意的是，說明書中所提供的數量為大約的數量，亦即在沒有特定說明「約」、「大約」、「大抵」的情況下，仍可隱含「約」、「大約」、「大抵」之含義。

應理解的是，以下所舉實施例可以在不脫離本揭露的精神下，將數個不同實施例中的特徵進行替換、組合、重組以完成其它實施例。各實施例間特徵只要不違背發明精神或相衝突，均可任意重組搭配使用。

以下敘述一些本發明實施例，在這些實施例中所述的多個階段之前、期間以及/或之後，可提供額外的步驟。一些所述階段在不同實施例中可被替換或刪去。半導體裝置結構可增加額外部件。一些所述部件在不同實施例中可被替換或刪去。儘管所討論的一些實施例以特定順序的步驟執行，這些步驟仍可以另一合乎邏輯的順序執行。

此處所使用的用語「實質上（substantially）」，表示一給定量的數值可基於目標半導體裝置相關的特定技術節點而改變。在一些實施例中，基於特定的技術節點，用語「實質上地」可表示一給定量的數值在例如目標（或期望）值之±10%的範圍。

應理解的是，本揭露的電子裝置可包括半導體裝置、半導體封裝裝置、顯示裝置、感測裝置、天線裝置、雷達裝置、光達裝置、觸控顯示裝置（touch display）、曲面顯示裝置（curved display）或非矩形顯示裝置（free shape display），但不限於此。電子裝置可為可彎折或可撓式電子裝置。電子裝置可例如包括發光二極體、液晶（liquid crystal）、螢光（fluorescence）、磷光（phosphor）、其它合適的顯示介質或前述之組合，但不限於此。發光二極體可例如包括有機發光二極體（organic light-emitting diode，OLED）、無機發光二極體（inorganic light-emitting diode，LED）、次毫米發光二極體（mini-light-emitting diode，mini LED）、微發光二極體（micro-light-emitting diode，micro-LED）、量子點（quantum dots，QDs）發光二極體（可例如為QLED、QDLED）、其他適合之材料或上述的任意排列組合，但不限於此。顯示裝置可例如包括拼接顯示裝置，但不限於此。本揭露的概念或原理也可應用在非自發光式的液晶顯示器（liquid crystal display，LCD），但不限於此。

天線裝置可例如是5G天線、Beyond-5G天線、6G天線、液晶天線、相控陣列天線、低軌道衛星天線或其他種類的天線類型，但不限於此。天線裝置可例如包括拼接天線裝置，但不限於此。需注意的是，電子裝置可為前述之任意排列組合，但不限於此。此外，電子裝置的外型可為矩形、圓形、多邊形、具有彎曲邊緣的形狀或其他適合的形狀。電子裝置可以具有驅動系統、控制系統、光源系統、層架系統等週邊系統以支援顯示裝置、天線裝置或拼接裝置。本揭露的電子裝置可例如是顯示裝置，但不限於此。

本揭露提供一種電子裝置及其形成方法，藉由在基板結構中形成虛設通孔圖案，可以防止基板結構因為應力不均勻而翹曲。相較於習知的電子裝置的封裝結構，本揭露的電子裝置能夠在不影響電性需求的情況下維持基板結構的穩定性，這樣的電子裝置所構成的封裝結構能夠透過通孔結構及控制單元提升電子單元的功能。此外，與電路結構電性絕緣的虛設通孔結構的形成可以被整合至導電通孔圖案的製造過程。因此，本揭露的形成方法能夠製造出具有較佳的電性及結構性能的電子裝置，或者不需要進行複雜的製造步驟，藉此節省製造成本。

第1圖是根據本揭露的一些實施例，繪示出電子裝置10的示意剖面圖。電子裝置10包括基板結構100、控制單元110、第一電路結構120、及電子單元130。基板結構100具有導電通孔圖案101及虛設通孔圖案102。控制單元110電性連接至導電通孔圖案101，第一電路結構120電性連接至導電通孔圖案101，且電子單元透過第一電路結構120電性連接至控制單元110。虛設通孔圖案102與第一電路結構120電性絕緣。根據一些實施例，電子裝置10可包含至少一個控制單元110及至少一個電子單元130，數量不以為限。

如第1圖所示，基板結構100可以包括基板材料100M以及設置於基板材料100M中的導電通孔圖案101及虛設通孔圖案102。基板材料100M可以包括硬質或軟質的材料，例如玻璃、陶瓷、聚醯亞胺（polyimide，PI）、聚對苯二甲酸（polyethylene terephthalate, PET）、鋼板、矽基板 （Silicon base）、其它適合的材料或上述材料的組合，但不限於此。

基板結構100可以包括透明材料或半透明材料。舉例而言，在一些實施例中，基板結構100具有貫通玻璃通孔（through-glass via，TGV）結構，其包括具有無機且非晶質的玻璃材料的基板材料100M，且在基板材料100M中設置有導電的通孔材料。舉例而言，包括透明材料或半透明材料的基板結構100可以用於從待加工元件的另一側進行加工，例如雷射加工，且有利於兩側的電路結構及元件的對準，但不以此為限。根據一些實施例，基板結構100可以包括不透明基板，可透過對位記號的設置得以進行另一側的加工。

在一些實施例中，導電通孔圖案101包括第一導電通孔101A及第二導電通孔101B。如第1圖所示，第一導電通孔101A可以透過第一電路結構120電性連接至控制單元110，且第二導電通孔101B可以透過第一電路結構120與控制單元110分隔的部分電性連接至電子單元130。然而，本揭露並非限定於此。在其他的實施例中，控制單元110及電子單元130可以透過第一電路結構120電性連接至共同的導電通孔。

藉由在基板結構100中設置虛設通孔圖案102，可以防止基板結構100因為應力不均勻而翹曲。相較於習知的電子裝置的封裝結構，包括虛設通孔圖案102的電子裝置10能夠在不影響導電通圖案101的電性需求的情況下維持基板結構100的穩定性。儘管在第1圖繪示出貫穿基板材料M的的虛設通孔圖案102，本揭露並非限定於此。在一些實施例中，虛設通孔圖案102被埋置於基板材料M內，且虛設通孔圖案102的頂表面或底表面被基板材料M覆蓋。應理解的是，本揭露並未特別限定虛設通孔圖案102所包括的通孔之數目、剖面形狀、及水平位置。舉例而言，導電通孔101可例如為電子裝置I/O （input/output point），當基板I/O數量不均勻時可能導致基板應力不均勻，進而造成翹曲，因此可透過彈性設置虛設通孔圖案102平衡應力，但不以此為限。

導電通孔圖案101的材料可以包括例如銅（Copper，Cu）、錫（Tin，Sn）、鎳（Nickel，Ni）、銀（Silver，Ag）、金（Gold，Au）、鈦（Titanium，Ti）、鉬（Molybdenum，Mo）、鎢（Tungsten，W）、鋁（Aluminum，Al）、其他適合的導電材料、或前述之組合，但不限於此。虛設通孔圖案102可以包括與導電通孔圖案101相同或類似的材料，但本揭露並非限定於此。在一些實施例中，至少一部分的虛設通孔圖案102包括絕緣材料。舉例而言，可減少寄生電容或減少對附近的導電通孔圖案101或電路結構造成的電性干擾，但不以此為限。

控制單元110可以是用於控制電子單元130的元件，例如包括電晶體的控制元件。在一些實施例中，控制單元110可以是薄膜電晶體（thin film transistor，TFT）元件。控制元件110可以包括半導體層112、閘極114、及源極/汲極116。應注意的是，在本揭露中並未限制控制單元110的態樣。舉例而言，控制單元110可以具有上閘極（top-gated）、下閘極（bottom-gated）、或其他適合的態樣，但不限於此。在一些實施例中，如第1圖所示，控制元件110可以位於基板結構100上方，且控制單元位於基板結構100與第一電路結構120之間。此外，半導體層112、閘極114、及源極/汲極116可以完全或部分嵌入第一絕緣層106、第二絕緣層108內。在一些實施例中，如第1圖所示，源極/汲極116的頂表面在第二絕緣層108上方露出。

半導體層112的材料可以包括非晶矽、多晶矽、氧化銦鎵鋅（indium gallium zinc oxide，IGZO）、其他適合的半導體材料、或前述之組合，但不限於此。閘極114的材料可以包括Al、Ti、Mo、W、其他適合的導電材料、或前述之組合，但不限於此。源極/汲極116的材料可以包括Al、Ti、Mo、W、其他適合的導電材料、或前述之組合，但不限於此。在一些實施例中，第一絕緣層106及第二絕緣層108可以包括相同或類似的材料。第一絕緣層106及第二絕緣層108的材料可以包括氮化矽（silicon nitride，SiN _x）、氧化矽（silicon oxide，SiO _x）、氮氧化矽（silicon oxynitride，SiO _xN _y）、氧化鋁（aluminum oxide，Al _xO _y）、其他適合的絕緣材料、或前述之組合，但不限於此。根據一些實施例，第一絕緣層106及第二絕緣層108的厚度大於等於500奈米（nanometer，nm）且小於等於5000奈米。

在一些實施例中，電子裝置10更包括設置於基板結構100與控制元件110之間的緩衝層104。如第1圖所示，緩衝層104可以覆蓋虛設通孔圖案102的頂表面。由於導電通孔圖案101中的材料（例如銅）可能會在高溫下擴散到控制元件110，藉由設置緩衝層104，可以在高溫的製程中實質上阻擋上述材料的擴散以避免控制元件110被汙染。在一些實施例中，緩衝層104具有約400奈米（nanometer，nm）及約1500奈米（nanometer，nm）之間的厚度以達到上述目的。在一些實施例中，如第1圖所示，第一電路結構120貫穿緩衝層104以電性連接至導電通孔圖案101。緩衝層104的材料可以包括氮化矽、氧化矽、氮氧化矽、氧化鋁、其他適合的絕緣材料、或前述之組合，但不限於此。

在一些實施例中，電子裝置10更包括設置於基板結構100上且位於基板結構100之與控制單元110相反的一側的應力調整層105。如第1圖所示，應力調整層105可以覆蓋虛設通孔圖案102的底表面。藉由在基板結構100上設置應力調整層105，可以在沉積基板結構100的另一側的部件（例如控制單元110、第一電路結構120、及電子單元130等）時進一步維持基板結構100的應力平衡以避免基板結構100產生翹曲。在一些實施例中，應力調整層105的熱膨脹係數與基板結構100的另一側的絕緣層接近，上述另一側的絕緣層包括例如緩衝層104、第一絕緣層106、及第二絕緣層108等。應力調整層105的材料可以包括氮化矽、氧化矽、氮氧化矽、氧化鋁、其他適合的絕緣材料、或前述之組合，但不限於此。應力調整層105的厚度可以介於800奈米（nanometer）及約3000奈米（nanometer）之間。

參照第1圖，第一電路結構120被第一介電層122圍繞。第一電路結構120的材料可以包括與導電通孔圖案101類似的材料，例如Cu、Sn、Ni、Ag、Au、Ti、Mo、W、其他適合的導電材料、或前述之組合，但不限於此。第一介電層122的材料可以包括聚醯亞胺（polyimide，PI）、聚苯噁唑（polybenzoxazole，PBO）、苯環丁烯（benzocyclobutene，BCB）、增層材料ABF （Ajinomoto Build-up Film）、環氧樹脂、其他適合的介電材料、或前述之組合，但不限於此。

在一些實施例中，電子裝置10更包括設置於第一電路結構120上且電性連接至電子單元130的對準部件124。如第1圖所示，對準部件124可以具有面向電子單元130的凹槽。對準部件124可以用於將電子單元130對準到第一電路結構120上方的指定的位置。此外，藉由提高電子單元130所能承受的側應力，對準部件124的凹槽可以用於強化第一電路結構120與電子單元130之間的接合強度。對準部件124可以包括與第一電路結構120類似的材料，但不限於此。根據一些實施例，對準部件124可例如為導電凸塊（under bump metallization，UBM），但不以此為限。

電子單元130與第一電路結構120之間可以透過接合材料134電性連接。在一些實施例中，如第1圖所示，在第一電路結構120上的對準部件124上設置接合材料134，且在接合材料134上設置具有電性連接部132的電子單元130。在一些實施例中，在電性連接部132與接合材料134之間具有擴散區136，且擴散區136包括來自電性連接部132與接合材料134的元素。

接合材料134的材料可以包括例如Au、Sn、Al、Cu、Ti、Ag、Ga、其他適合的金屬、或前述之組合，但不限於此。在一些實施例中，接合材料134的材料包括上述金屬的粒子與有機材料的混合物。電性連接部132的材料包括Cu、Sn、Ni、Ag、Au、Ti、Mo、W、其他適合的導電材料、或前述之組合，但不限於此。

取決於電子裝置10的應用，電子單元130可以是各種元件。舉例而言，電子單元130可以是晶片、晶粒、積體電路、二極體、電容、電阻、電感、感測元件、其他適合的元件、或前述之組合，但不限於此。電子裝置10更包括圍繞電子單元130的保護層140。舉例而言，保護層140可避免水氣影響電子單元130或電路結構。根據一些實施例，保護層140可至少接觸電子單元130的兩個側邊。根據一些實施例，電子單元130的至少一表面可暴露而不接觸保護層。保護層140的材料可以包括矽氧樹脂、環氧樹脂、壓克力膠、其他適合的材料、或前述之組合，但不限於此。

根據一些實施例，保護層140可接觸絕緣層122的一側面122SS。保護層140亦可接觸絕緣層108的一上表面108TS。透過上述設置，可提升不同膜層之間的接著能力，進而提升電子裝置的可靠度，但不以為限。

在一些實施例中，電子裝置10更包括設置於基板結構100上且與第一電路結構120相對的第二電路結構150。在一些實施例中，虛設通孔圖案102與第二電路結構150電性絕緣。如第1圖所示，舉例而言，虛設通孔圖案102與第二電路結構150可以被應力調整層105分隔。在一些實施例中，第二電路結構150貫穿應力調整層105以電性連接至導電通孔圖案101。在一些實施例中，第一電路結構120與第二電路結構150透過導電通孔圖案101電性連接。在一些實施例中，第二電路結構150被第二介電層152圍繞。第二介電層152可以包括與第一介電層122類似的材料，例如可以包括聚醯亞胺（PI）、聚苯噁唑（PBO）、苯環丁烯（BCB）、環氧樹脂、ABF、其他適合的介電材料、或前述之組合，但不限於此。

在一些實施例中，電子裝置10更包括設置於第二電路結構150上的對準部件154。如第1圖所示，對準部件154可以具有背對基板結構100的凹槽。對準部件154可以用於將電子裝置10對準到外部電路的指定的位置。此外，對準部件154的凹槽可以用於強化電子裝置10與外部電路之間的接合強度。對準部件154可以包括與對準部件124或第二電路結構150類似的材料，但不限於此。在一些實施例中，如第1圖所示，在第二電路結構150上的對準部件154上設置接合材料156，且接合材料156上能夠用於將電子裝置10接合到外部電路。上述外部電路可以包括印刷電路板（PCB，printed circuit board）、軟性印刷電路板（FPC，flexible printed circuit）。舉例而言，第一電路結構120與第二電路結構150可例如為重佈線結構（redistribution layer，RDL），透過重佈線結構的設計，可以彈性設計I/O或增加電路結構扇出範圍。根據一些實施例，對準部件124或對準部件154可具有凸面、平面、凹面或弧面但不以此為限。根據一些實施例，對準部件124的表面可與介質層122的表面共平面或不同平面。詳細而言，對準部件124的表面可高於介質層122的表面或對準部件124的表面可低於介質層122的表面。根據一些實施例，對準部件154的表面可與介質層152的表面共平面或不同平面。詳細而言，對準部件154的表面可高於介質層152表面或對準部件154的表面可低於介質層152表面。

第2圖是根據本揭露的一些實施例，繪示出電子裝置陣列20’的剖面圖。在第2圖中繪示出包括兩個電子裝置20的電子裝置陣列20’，且各個電子裝置20分別具有電子單元130及其對應的第一電路結構120、控制單元110、及第二電路結構150。實際上，本揭露並未限定電子裝置陣列20’中所包括的電子裝置20的數目以及各個電子裝置20的配置。舉例而言，電子裝置20可以具有與參照第1圖所描述的電子裝置10類似的配置，也可以具有控制單元110與電子單元130位於基板結構100的相異側的配置（如第3圖所示）。此外，取決於電子裝置陣列20’的設計需求，各個電子單元130可以是相同、類似、或不同種類的元件，本揭露並未限定。在一些實施例中，鄰近的電子裝置20的電路結構之間具有相連的導電線路。第1、2圖所示的類似元件是以相同或類似的參考數字表示且可以用相同或類似的材料及配置來形成，在此為了簡化起見而省略其詳細描述。

第3圖是根據本揭露的一些其他的實施例，繪示出電子裝置30的剖面圖。與第1圖所示的電子裝置10的差異在於，電子裝置30的控制單元110與電子單元130位於基板結構100的相異側。也就是，如第3圖所示，控制單元110位於基板結構100下方，且基板結構100位於控制單元110與第一電路結構120之間。舉例而言，透過上述設置，可避免控制單元110在運作時干擾電子單元130，但不以此為限。

此外，在第3圖所示的實施例中，由於緩衝層104是設置於基板結構100與控制元件110之間，緩衝層也位於基板結構100下方。應力調整層105可以被設置於基板結構100之與控制單元110相反的一側，使得應力調整層105位於基板結構100與電子單元130之間。第1、3圖所示的類似元件是以相同或類似的參考數字表示且可以用相同或類似的材料及配置來形成，在此為了簡化起見而省略其詳細描述。

第4圖是根據本揭露的一些其他的實施例，繪示出電子裝置40的剖面圖。與第1圖所示的電子裝置10的差異在於，電子裝置40的基板結構100與第一電路結構120之間設置有導電材料160。電子裝置40的基板結構100與第一電路結構120是透過導電材料160以電性連接。導電材料160可以包括與第一電路結構120及第二電路結構150類似的材料，但不限於此。除此之外，第1、4圖所示的類似元件是以相同或類似的參考數字表示且可以用相同或類似的材料及配置來形成，在此為了簡化起見而省略其詳細描述。藉由形成這樣的電子裝置40，能夠降低原先需要在基板結構100的上下側分別形成第一電路結構120與第二電路結構150的製程複雜度。

第5A~5F圖是根據本揭露的一些實施例，繪示出在電子裝置的製造過程中的各個階段的剖面圖。

參照第5A圖，首先形成具有導電通孔圖案101及虛設通孔圖案102的基板結構100。在一些實施例中，使用移除製程在基板材料100M中形成多個貫通孔，且接著在貫通孔內沉積用於導電通孔圖案101及虛設通孔圖案102的材料。

上述移除製程可以包括雷射加工、適合的蝕刻製程、或前述之組合，但不限於此。在基板材料100M的厚度較厚的實施例中，可以分別從基板材料100M的兩側進行雷射加工，以形成頂部和底部的直徑較大、中間直徑較小的貫通孔。在這樣的情況下，所形成的導電通孔圖案101及虛設通孔圖案102之頂部和底部的直徑較大、中間直徑較小，如第5A圖所示。

用於沉積導電通孔圖案101的製程可以包括例如物理氣相沉積（physical vapor deposition，PVD）、化學氣相沉積（chemical vapor deposition，CVD）、原子層沉積（atomic layer deposition，ALD）、電鍍、其他適合的製程、或前述之組合，但不限於此。在一些實施例中，導電通孔圖案101的形成包括先在貫通孔中沉積種子層（seed layer），接著在種子層上沉積導電材料。上述種子層的材料包括鈦（Ti）、銅（Cu）、其他適合的導電材料、或前述之組合，但不限於此。上述導電材料包括例如Cu、Sn、Ni、Ag、Au、Ti、Mo、W、其他適合的導電材料、或前述之組合，但不限於此。

用於沉積虛設通孔圖案102的製程可以包括例如物理氣相沉積（PVD）、化學氣相沉積（CVD）、原子層沉積（ALD）、電鍍、其他適合的製程、或前述之組合，但不限於此。在一些實施例中，導電通孔圖案101及虛設通孔圖案102是在一沉積製程中同時形成。實際上，也可以在與導電通孔圖案101不同的沉積製程中形成，且虛設通孔圖案102也可以包括與導電通孔圖案101不同的材料。

接著，如第5A圖所示，可以在形成控制單元之前在基板結構100上形成覆蓋虛設通孔圖案102的頂表面的緩衝層104。如此一來，可以在後續的高溫的製程中防止來自導電通孔圖案101的材料的擴散到控制元件110。再者，可以在基板結構100上且與緩衝層104相反的一側形成應力調整層105，其中應力調整層105的厚度大於緩衝層104。

用於沉積緩衝層104的製程可以包括例如物理氣相沉積（PVD）、化學氣相沉積（CVD）、原子層沉積（ALD）、其他適合的製程、或前述之組合，但不限於此。用於沉積應力調整層105的製程可以與沉積緩衝層104類似，包括例如物理氣相沉積（PVD）、化學氣相沉積（CVD）、原子層沉積（ALD）、其他適合的製程、或前述之組合，但不限於此。

接著形成電性連接至導電通孔圖案101的控制單元110。參照第5A、5B圖，首先可以在基板結構100上方，例如緩衝層104上，形成控制單元110的半導體層112。在控制單元110為電晶體的實施例中，半導體層112可以包括通道層。半導體層112的形成可以包括沉積製程及圖案化製程。沉積製程可以包括例如物理氣相沉積（PVD）、化學氣相沉積（CVD）、原子層沉積（ALD）、其他適合的製程、或前述之組合，但不限於此。圖案化製程包括適合的微影及/或蝕刻製程。微影製程可以包括光阻塗佈（例如，旋轉塗佈）、軟烤（soft baking）、遮罩對準、曝光、曝光後烘烤、光阻顯影、沖洗（rinsing）、乾燥（例如，旋轉乾燥（spin-drying）及/或硬烤（hard baking）、其他適合的微影技術、或前述之組合，但不限於此。蝕刻製程可以包括乾蝕刻（例如，RIE蝕刻）、濕蝕刻、其他蝕刻方法、或前述之組合，但不限於此。

接著，可以在半導體層112上形成第一絕緣層106。用於形成第一絕緣層106的製程可以包括例如物理氣相沉積（PVD）、化學氣相沉積（CVD）、原子層沉積（ALD）、其他適合的製程、或前述之組合，但不限於此。接著，可以在第一絕緣層106上形成閘極114及源極/汲極116。用於形成閘極114及源極/汲極116的製程可以包括例如物理氣相沉積（PVD）、化學氣相沉積（CVD）、原子層沉積（ALD）、電鍍、其他適合的製程、或前述之組合，但不限於此。在閘極114與源極/汲極116的形成之間，可以在第一絕緣層106及閘極114上形成第二絕緣層108。在一些實施例中，透過蝕刻製程移除一部分的第一絕緣層106及第二絕緣層108以露出半導體層112，接著在移除第一絕緣層106及第二絕緣層108所留下的開口中沉積用於源極/汲極116的導電材料。第二絕緣層108可以用與第一絕緣層106類似的沉積製程形成，在此為了簡化起見而並未詳細描述。

應理解的是，本揭露並未限定控制元件110的各個部分（例如半導體層112、閘極114、及源極/汲極116）以及各個絕緣層（例如第一絕緣層106及第二絕緣層108）的形成順序。技術領域中具有通常知識者可以根據製程的需求調整上述膜層的形成順序。此外，應理解的是，本揭露並未限定何時形成應力調整層105。技術領域中具有通常知識者可以根據製程的需求在控制單元110形成之前、期間、或之後形成應力調整層105。

接著參照第5C圖，可以形成電性連接至導電通孔圖案101的第一電路結構120，且虛設通孔圖案102與第一電路結構120電性絕緣。在第一電路結構120的形成之前、期間、或之後，可以沉積介電材料以形成圍繞第一電路結構120的第一介電層122。用於沉積第一電路結構120的製程可以包括例如物理氣相沉積（PVD）、化學氣相沉積（CVD）、原子層沉積（ALD）、電鍍、其他適合的製程、或前述之組合，但不限於此。用於形成第一介電層122的製程可以包括例如物理氣相沉積（PVD）、化學氣相沉積（CVD）、原子層沉積（ALD）、其他適合的製程、或前述之組合，但不限於此。

如第5C圖所示，為了在第一電路結構120上設置電子元件130，可以在第一電路結構120上形成具有背對第一電路結構120的凹槽的對準部件124。對準部件124可以藉由在第一介電層122上形成露出第一電路結構120的開口以及在開口中形成導電材料來形成。對準部件124的形成可以包括沉積製程及圖案化製程。

對準部件124的沉積製程可以包括例如物理氣相沉積（PVD）、化學氣相沉積（CVD）、原子層沉積（ALD）、其他適合的製程、或前述之組合，但不限於此。對準部件124的圖案化製程包括適合的微影及/或蝕刻製程。微影製程可以包括光阻塗佈（例如，旋轉塗佈）、軟烤（soft baking）、遮罩對準、曝光、曝光後烘烤、光阻顯影、沖洗（rinsing）、乾燥（例如，旋轉乾燥（spin-drying）及/或硬烤（hard baking）、其他適合的微影技術、或前述之組合，但不限於此。蝕刻製程可以包括乾蝕刻（例如，RIE蝕刻）、濕蝕刻、其他蝕刻方法、或前述之組合，但不限於此。在一些實施例中，所形成的對準部件124可以具有高於第一介電層122的頂表面的頂部。

接著參照第5D圖，在第一電路結構120上設置電子單元130，且電子單元130透過第一電路結構120電性連接至控制單元110。電子單元130的設置可以包括以對準部件124對準電子單元130的任意部分。舉例而言，在一些實施例中，以對準部件124對準電子單元130的電性連接部132。接著可以進行加熱步驟，透過接合材料134接合對準部件124及電性連接部132。在設置電子單元130之後，可以形成圍繞電子單元130的保護層140。用於形成保護層140的製程可以包括例如物理氣相沉積（PVD）、化學氣相沉積（CVD）、原子層沉積（ALD）、其他適合的製程、或前述之組合，但不限於此。

在一些實施例中，控制單元110是在形成電子單元130及保護層140之後形成。更具體而言，可以在尚未形成控制元件110的電子裝置中形成圍繞電子單元130的保護層140，接著翻轉整個電子裝置並在基板結構100的另一側形成控制元件110。如此一來，可以形成類似第3圖所示的電子裝置30，其中基板結構100位於電子元件130與控制單元110之間。透過上述設計，可避免控制單元110在運作時干擾電子單元130，但不以此為限。

在一些實施例中，在形成控制元件110、第一電路結構120、及電子單元130之前，先在基板結構100上形成與導電通孔圖案101電性連接的導電材料160。在這個情況中，可以先形成圍繞電子單元130的保護層140，之後再以導電材料160將第一電路結構120接合到基板結構100的導電通孔圖案101。如此一來，可以形成類似第4圖所示的包括導電材料160的電子裝置40。透過上述設計，可降低原先需要在基板結構100的上下側分別形成第一電路結構120與第二電路結構150的製程複雜度，但不以此為限。

接著參照第5E圖，電子裝置的形成可以更包括在基板結構100上形成與第一電路結構120相對的第二電路結構150，且虛設通孔圖案102與第二電路結構150電性絕緣。在第二電路結構150的形成之前、期間、或之後，可以沉積介電材料以形成圍繞第二電路結構150的第二介電層152。用於沉積第二電路結構150的製程可以與第一電路結構120類似，在此為了簡化起見而並未另外描述。用於沉積第二介電層152的製程可以與第一介電層122類似，在此為了簡化起見而並未另外描述。

如第5E圖所示，可以在第二電路結構150上形成具有背對第二電路結構150的凹槽的對準部件154。對準部件154可以藉由在第二介電層152上形成露出第二電路結構150的開口以及在開口中沉積導電材料來形成。用於沉積對準部件154的導電材料的製程可以與對準部件124類似，在此為了簡化起見而並未另外描述。

接著參照第5F圖，可以在對準部件154上形成接合材料156。藉由形成接合材料156，可以透過加熱將所形成的電子裝置接合到外部電路。在一些實施例中，在形成包括多個電子單元130的電子裝置陣列之後，以例如第5F圖中的切割線L對電子裝置陣列進行切割以形成多個電子裝置。取決於切割後的各個電子裝置的設計需求，各個電子單元130可以是相同、類似、或不同種類的元件，本揭露並未限定。

應理解的是，本揭露的各實施例間特徵只要不違背發明精神或相衝突，均可任意混合搭配使用。

綜上所述，本揭露提供一種電子裝置及其形成方法，藉由在基板結構中形成虛設通孔圖案，可以防止基板結構因為應力不均勻而翹曲。相較於習知的電子裝置的封裝結構，本揭露的電子裝置能夠在不影響電性需求的情況下維持基板結構的穩定性，這樣的電子裝置所構成的封裝結構能夠透過通孔結構及控制單元提升電子單元的功能。此外，與電路結構電性絕緣的虛設通孔結構的形成可以被整合至導電通孔圖案的製造過程。因此，本揭露的形成方法能夠製造出具有較佳的電性及結構性能的電子裝置，或者不需要進行複雜的製造步驟，藉此節省製造成本。

以上概述數個實施例之特徵，以使本發明所屬技術領域中具有通常知識者可更易理解本發明實施例的觀點。本發明所屬技術領域中具有通常知識者應理解，可輕易地以本發明實施例為基礎，設計或修改其他製程和結構，以達到與在此介紹的實施例相同之目的及/或優勢。在本發明所屬技術領域中具有通常知識者也應理解到，此類等效的製程和結構並無悖離本發明的精神與範圍，且可在不違背本發明之精神和範圍之下，做各式各樣的改變、取代和替換。

10,20,30,40:電子裝置 20’:電子裝置陣列 100:基板結構 100M:基板材料 101:導電通孔圖案 101A:第一導電通孔 101B:第二導電通孔 102:虛設通孔圖案 104:緩衝層 105:應力調整層 106:第一絕緣層 108:第二絕緣層 108TS:上表面 110:控制元件 112:半導體層 114:閘極 116:源極/汲極 120:第一電路結構 122:第一介電層 122SS:側面 124,154:對準部件 130:電子單元 132:電性連接部 134,156:接合材料 136:擴散區 140:保護層 150:第二電路結構 152:第二介電層 160:導電材料 L:切割線

以下將配合所附圖式詳述本發明實施例。應注意的是，依據在業界的標準做法，各種特徵並未按照比例繪製且僅用以說明例示。事實上，可任意地放大或縮小元件的尺寸，以清楚地表現出本發明實施例的特徵。 第1圖是根據本揭露的一些實施例，繪示出電子裝置的示意剖面圖。 第2圖是根據本揭露的一些實施例，繪示出電子裝置陣列的剖面圖。 第3圖是根據本揭露的一些其他的實施例，繪示出電子裝置的剖面圖。 第4圖是根據本揭露的一些其他的實施例，繪示出電子裝置的剖面圖。 第5A~5F圖是根據本揭露的一些實施例，繪示出在電子裝置的製造過程中的各個階段的剖面圖。

10:電子裝置

100:基板結構

100M:基板材料

101:導電通孔圖案

101A:第一導電通孔

101B:第二導電通孔

102:虛設通孔圖案

104:緩衝層

105:應力調整層

106:第一絕緣層

108:第二絕緣層

108TS:上表面

110:控制元件

112:半導體層

114:閘極

116:源極/汲極

120:第一電路結構

122:第一介電層

122SS:側面

124,154:對準部件

130:電子單元

132:電性連接部

134,156:接合材料

136:擴散區

140:保護層

150:第二電路結構

152:第二介電層

Claims (9)

1. 一種電子裝置，其特徵在於，包括： 一基板結構，具有一導電通孔圖案及一虛設通孔圖案； 一控制單元，電性連接至該導電通孔圖案； 一第一電路結構，電性連接至該導電通孔圖案；以及 一電子單元，透過該第一電路結構電性連接至該控制單元， 其中該虛設通孔圖案與該第一電路結構電性絕緣， 其中該導電通孔圖案包括一第一導電通孔，透過該第一電路結構電性連接至該控制單元，以及一第二導電通孔，透過該第一電路結構之與該控制單元分隔的部分電性連接至該電子單元。
2. 如請求項1之電子裝置，其特徵在於，更包括： 一第二電路結構，設置於該基板結構上，且與該第一電路結構相對， 其中該虛設通孔圖案與該第二電路結構電性絕緣。
3. 如請求項2之電子裝置，其特徵在於，其中該第一電路結構與該第二電路結構透過該導電通孔圖案電性連接。
4. 如請求項1之電子裝置，其特徵在於，更包括： 一應力調整層，設置於該基板結構上且位於該基板結構之與該控制單元相反的一側， 其中該應力調整層覆蓋該虛設通孔圖案的一底表面。
5. 如請求項1之電子裝置，其特徵在於，其中該控制單元位於該基板結構上方，且該控制單元位於該基板結構與該第一電路結構之間。
6. 如請求項1之電子裝置，其特徵在於，其中該控制單元位於該基板結構下方，且該基板結構位於該控制單元與該第一電路結構之間。
7. 如請求項1之電子裝置，其特徵在於，更包括圍繞該電子單元的一保護層。
8. 如請求項1之電子裝置，其特徵在於，其中該基板結構包括一透明材料。
9. 如請求項1之電子裝置，其特徵在於，其中該導電通孔圖案及該虛設通孔圖案包括相同的材料。