TWI896481B

TWI896481B - 半導體結構的製造方法

Info

Publication number: TWI896481B
Application number: TW114102848A
Authority: TW
Inventors: 高孟緯; 李書銘
Original assignee: 華邦電子股份有限公司
Priority date: 2025-01-22
Filing date: 2025-01-22
Publication date: 2025-09-01

Abstract

一種半導體結構的製造方法，包括以下步驟。提供基底。在基底上形成多個堆疊結構。多個堆疊結構彼此分離。在多個堆疊結構的側壁上形成多個第一間隙壁。在多個第一間隙壁上形成多個第二間隙壁。在多個第二間隙壁上形成多個間隙壁層。在多個間隙壁層上形成多個第一介電層。移除多個第二間隙壁的一部分與多個第一介電層的一部分，而在多個第二間隙壁的上方形成多個第一開口且在多個第一介電層的上方形成多個第二開口。形成多個頂蓋層。多個頂蓋層填入多個第一開口。

Description

半導體結構的製造方法

本發明是有關於一種半導體結構的製造方法，且特別是有關於一種可防止短路的半導體結構的製造方法。

在半導體元件中，會使用著陸墊作為電性連接的構件。然而，在形成著陸墊的製程中，常會導致在導電構件之間形成短路。舉例來說，在形成著陸墊的製程中，常會導致在相鄰兩個著陸墊之間形成短路。

本發明提供一種半導體結構的製造方法，其可防止在導電構件之間形成短路。

本發明提出一種半導體結構的製造方法，包括以下步驟。提供基底。在基底上形成多個堆疊結構。多個堆疊結構彼此分離。在多個堆疊結構的側壁上形成多個第一間隙壁。在多個第一間隙壁上形成多個第二間隙壁。在多個第二間隙壁上形成多個間隙壁層。在多個間隙壁層上形成多個第一介電層。移除多個第二間隙壁的一部分與多個第一介電層的一部分，而在多個第二間隙壁的上方形成多個第一開口且在多個第一介電層的上方形成多個第二開口。形成多個頂蓋層。多個頂蓋層填入多個第一開口。

基於上述，在本發明所提出的半導體結構的製造方法中，多個頂蓋層填入多個第一開口，因此多個頂蓋層至少可用以保護多個第二間隙壁。如此一來，在後續形成著陸墊的製程中，位在堆疊結構的側壁上的間隙壁結構可具有較平坦的表面輪廓以及較完整的結構。因此，在後續形成著陸墊的製程中，由於間隙壁結構可具有較平坦的表面輪廓，因此可有效地對用於形成著陸墊的材料層進行圖案化，而形成彼此分離的著陸墊，藉此可有效地防止在相鄰兩個著陸墊之間形成短路。此外，在後續形成著陸墊的製程中，由於間隙壁結構可具有較完整的結構，因此且可有效地進行其他導電構件之間(如，接觸窗與位元線之間)的隔離，以防止在其他導電構件之間(如，接觸窗與位元線之間)形成短路。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1A至圖1I為根據本發明的一些實施例的半導體結構的製造流程剖面圖。

請參照圖1A，提供基底100。基底100可為半導體基底，如矽基底。此外，可在基底100中形成隔離結構102。隔離結構102可為淺溝渠隔離結構。隔離結構102的材料例如是氧化矽。另外，在圖中雖未示出，但可在基底100中形成其他所需構件(如，摻雜區及/或埋入式字元線結構等)。

接著，在基底100上形成多個堆疊結構104。多個堆疊結構104彼此分離。多個堆疊結構104可包括多個位元線堆疊結構。堆疊結構104(如，位元線堆疊結構)可包括導電層106、位元線108與硬罩幕層110。導電層106位於基底100上，且具有與基底100接觸的部分。導電層106的與基底100接觸的部分可用以作為位元線接觸窗。導電層106的材料例如是摻雜多晶矽等導電材料。位元線108位於導電層106上。位元線108的材料例如是鎢等導電材料。硬罩幕層110位於位元線108上。硬罩幕層110可為單層結構或多層結構。硬罩幕層110的材料例如是氮化矽。堆疊結構104(如，位元線堆疊結構)更可包括阻障層112。阻障層112位於導電層106與位元線108之間。阻障層112的材料例如是鈦、氮化鈦或其組合。

堆疊結構104(如，位元線堆疊結構)更可包括介電層114。介電層114位於基底100上。介電層114可位於隔離結構102上。介電層114位於導電層106與基底100之間。介電層114可位於導電層106與隔離結構102之間。介電層114可為單層結構或多層結構。在本實施例中，介電層114可包括介電層122與介電層124。介電層122位於基底100上。介電層122的材料例如是氧化矽。介電層124位於介電層122上。介電層124的材料例如是氮化矽。

接著，在多個堆疊結構104的側壁上形成多個間隙壁128。間隙壁128可為單層結構或多層結構。在一些實施例中，在間隙壁128中可具有狹縫SL。間隙壁128的材料例如是碳氧化矽(SiCO)、氮化矽或其組合。然後，在多個間隙壁128上形成多個間隙壁130。間隙壁128的材料例如是氧化矽。接下來，可在多個間隙壁128、多個間隙壁130、多個堆疊結構104與基底100上形成間隙壁材料層132。間隙壁材料層132的材料例如是氮化矽。

隨後，可在間隙壁材料層132上形成多個介電層134。介電層134可位於相鄰兩個堆疊結構104之間。介電層134的材料例如是氧化矽。在一些實施例中，可在間隙壁材料層132與介電層134上形成介電層136。介電層136的材料例如是氧化矽。在一些實施例中，可在介電層136上形成介電層138。介電層138的材料例如是氮化矽。

請參照圖1B，進行回蝕刻製程，以移除部分間隙壁材料層132，而形成多個間隙壁層132a，且暴露出多個間隙壁130。藉此，可在多個間隙壁130上形成多個間隙壁層132a，且可在多個間隙壁層132a上形成多個介電層134。間隙壁層132a的剖面形狀可為U形。在上述回蝕刻製程中，可同時移除介電層138、介電層136、多個間隙壁128的一部分、多個間隙壁130的一部分、多個堆疊結構104的一部分(如，硬罩幕層110的一部分)與多個介電層134的一部分。回蝕刻製程例如是乾式蝕刻製程。

請參照圖1C，移除多個間隙壁130的一部分與多個介電層134的一部分，而在多個間隙壁130的上方形成多個開口OP1且在多個介電層134的上方形成多個開口OP2。多個開口OP1的深度D1可小於多個開口OP2的深度D2。多個間隙壁130的一部分與多個介電層134的一部分的移除方法例如是濕式蝕刻法。

請參照圖1D，在多個間隙壁128、多個間隙壁130、多個間隙壁層132a、多個堆疊結構104與多個介電層134上形成頂蓋材料層140。頂蓋材料層140可填入多個開口OP1中。頂蓋材料層140可共形地形成在多個開口OP2中。頂蓋材料層140的材料例如是氮化矽。頂蓋材料層140的形成方法例如是原子層沉積(atomic layer deposition，ALD)法。

請參照圖1E，對頂蓋材料層140進行回蝕刻製程，而形成多個頂蓋層140a。多個頂蓋層140a填入多個開口OP1。在本實施例中，多個頂蓋層140a可覆蓋多個堆疊結構104的頂面S1。回蝕刻製程例如是乾式蝕刻製程。

請參照圖1F，可移除多個介電層134。多個介電層134的移除方法例如是濕式蝕刻法。

請參照圖1G，可移除多個間隙壁層132a的一部分，而形成多個間隙壁132b，且使得多個開口OP2暴露出基底100。在一些實施例中，在移除多個間隙壁層132a的一部分的製程中，部分頂蓋層140a會被移除。多個間隙壁層132a的一部分的移除方法例如是乾式蝕刻法。接著，可移除部分基底100，而使得多個開口OP2延伸至基底100中。部分基底100的移除方法例如是乾式蝕刻法。

請參照圖1H，可在多個開口OP2中形成多個接觸窗142。接觸窗142的材料例如是摻雜多晶矽等導電材料。在一些實施例中，接觸窗142的形成方法可包括以下步驟。首先，形成填滿開口OP2的接觸窗材料層(未示出)。接著，移除部分接觸窗材料層，而形成多個接觸窗142。部分接觸窗材料層的移除方法例如是回蝕刻法(如，乾式蝕刻法)。

請參照圖1I，可在多個接觸窗142上形成多個著陸墊144。在著陸墊144的一側可具有開口OP3。著陸墊144可為單層結構或多層結構。在本實施例中，著陸墊144可包括導電層146與阻障層148。導電層146位於接觸窗142上。阻障層148位於導電層146與接觸窗142之間。導電層146的材料例如是鎢等導電材料。阻障層148的材料例如是鈦、氮化鈦或其組合。

在一些實施例中，導電層146、阻障層148與開口OP3的形成方法可包括以下步驟。首先，可依序形成用於形成阻障層148的材料層(未示出)以及用於形成導電層146的材料層(未示出)。接著，對用於形成導電層146的材料層以及用於形成阻障層148的材料層進行圖案化，而形成導電層146、阻障層148與開口OP3。在上述圖案化製程中，可藉由微影製程與蝕刻製程(如，乾式蝕刻製程)對用於形成導電層146的材料層以及用於形成阻障層148的材料層進行圖案化。

在後續製程中，可形成其他所需構件(如，電容器等)，以完成半導體元件(如，記憶體元件)的製作，於此省略其說明。

基於上述實施例可知，在半導體結構10的製造方法中，多個頂蓋層140a填入多個開口OP1，因此多個頂蓋層140a至少可用以保護多個間隙壁130。如此一來，在後續形成著陸墊144的製程中，位在堆疊結構104的側壁上的間隙壁結構(如，間隙壁128、間隙壁130與間隙壁132b)可具有較平坦的表面輪廓以及較完整的結構。因此，在後續形成著陸墊144的製程中，由於間隙壁結構(如，間隙壁128、間隙壁130與間隙壁132b)可具有較平坦的表面輪廓，因此可有效地對用於形成著陸墊144的材料層進行圖案化，而形成彼此分離的著陸墊144，藉此可有效地防止在相鄰兩個著陸墊144之間形成短路。此外，在後續形成著陸墊144的製程中，由於間隙壁結構(如，間隙壁128、間隙壁130與間隙壁132b)可具有較完整的結構，因此且可有效地進行其他導電構件之間(如，接觸窗142與位元線108之間)的隔離，以防止在其他導電構件之間(如，接觸窗142與位元線108之間)形成短路。

圖2A至圖2D為根據本發明的一些實施例的半導體結構的製造流程剖面圖。

請參照圖2A，提供如圖1D的結構。此外，圖1D的結構及其製造方法已於上述實施例進行詳盡地說明，於此不再說明。

請參照圖2B，對頂蓋材料層140進行氧化製程，而形成氧化物層140b與多個頂蓋層140c。在一些實施例中，部分間隙壁層132a會被氧化成氧化物層140b的一部分。多個頂蓋層140c填入多個開口OP1。在本實施例中，多個頂蓋層140c可不覆蓋多個堆疊結構104的頂面S1。

請參照圖2C，可移除氧化物層140b。在移除氧化物層140b的製程中，可同時移除多個介電層134。氧化物層140b與多個介電層134的移除方法例如是濕式蝕刻法。

請參照圖2D，可進行如同圖1G至圖1I的步驟，而形成圖2D的半導體結構20。此外，在圖2D的半導體結構20與圖1I的半導體結構10中，相同或相似的構件採用相同的符號表示，且省略其說明。

綜上所述，在上述實施例的半導體結構的製造方法中，可藉由頂蓋層來保護間隙壁。如此一來，在後續形成著陸墊的製程中，位在堆疊結構的側壁上的間隙壁結構可具有較平坦的表面輪廓以及較完整的結構。因此，在後續形成著陸墊的製程中，可有效地防止在相鄰兩個著陸墊之間形成短路以及在其他導電構件之間(如，接觸窗與位元線之間)形成短路。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

10, 20:半導體結構 100:基底 102:隔離結構 104:堆疊結構 106, 146:導電層 108:位元線 110:硬罩幕層 112, 148:阻障層 114, 122, 124, 134, 136, 138:介電層 128, 130, 132b:間隙壁 132:間隙壁材料層 132a:間隙壁層 140:頂蓋材料層 140a, 140c:頂蓋層 140b:氧化物層 142:接觸窗 144:著陸墊 D1, D2:深度 OP1, OP2, OP3:開口 S1:頂面 SL:狹縫

圖1A至圖1I為根據本發明的一些實施例的半導體結構的製造流程剖面圖。圖2A至圖2D為根據本發明的一些實施例的半導體結構的製造流程剖面圖。

10:半導體結構

100:基底

102:隔離結構

104:堆疊結構

106,146:導電層

108:位元線

110:硬罩幕層

112,148:阻障層

114,122,124:介電層

128,130,132b:間隙壁

140a:頂蓋層

142:接觸窗

144:著陸墊

OP1,OP2,OP3:開口

S1:頂面

SL:狹縫

Claims

一種半導體結構的製造方法，包括：提供基底；在所述基底上形成多個堆疊結構，其中多個所述堆疊結構彼此分離；在多個所述堆疊結構的側壁上形成多個第一間隙壁；在多個所述第一間隙壁上形成多個第二間隙壁；在多個所述第二間隙壁上形成多個間隙壁層；在多個所述間隙壁層上形成多個第一介電層；移除多個所述第二間隙壁的一部分與多個所述第一介電層的一部分，而在多個所述第二間隙壁的上方形成多個第一開口且在多個所述第一介電層的上方形成多個第二開口；以及形成多個頂蓋層，其中多個所述頂蓋層填入多個所述第一開口。
如請求項1所述的半導體結構的製造方法，其中多個所述第一開口的深度小於多個所述第二開口的深度。
如請求項1所述的半導體結構的製造方法，其中多個所述第二間隙壁的一部分與多個所述第一介電層的一部分的移除方法包括濕式蝕刻法。
如請求項1所述的半導體結構的製造方法，其中多個所述間隙壁層的形成方法包括：在多個所述第一間隙壁、多個所述第二間隙壁、多個所述堆疊結構與所述基底上形成間隙壁材料層；在所述間隙壁材料層上形成多個所述第一介電層；以及進行回蝕刻製程，以移除部分所述間隙壁材料層，而形成多個所述間隙壁層，且暴露出多個所述第二間隙壁。
如請求項4所述的半導體結構的製造方法，其中在所述回蝕刻製程中，同時移除多個所述第一間隙壁的一部分、多個所述第二間隙壁的一部分、多個所述堆疊結構的一部分與多個所述第一介電層的一部分。
如請求項4所述的半導體結構的製造方法，其中所述回蝕刻製程包括乾式蝕刻製程。
如請求項1所述的半導體結構的製造方法，其中多個所述頂蓋層的形成方法包括：在多個所述第一間隙壁、多個所述第二間隙壁、多個所述間隙壁層、多個所述堆疊結構與多個所述第一介電層上形成頂蓋材料層，其中所述頂蓋材料層填入多個所述第一開口中；以及對所述頂蓋材料層進行回蝕刻製程，而形成多個所述頂蓋層。
如請求項7所述的半導體結構的製造方法，其中多個所述頂蓋層覆蓋多個所述堆疊結構的頂面。
如請求項7所述的半導體結構的製造方法，其中所述回蝕刻製程包括乾式蝕刻製程。
如請求項1所述的半導體結構的製造方法，其中多個所述頂蓋層的形成方法包括：在多個所述第一間隙壁、多個所述第二間隙壁、多個所述間隙壁層、多個所述堆疊結構與多個所述第一介電層上形成頂蓋材料層，其中所述頂蓋材料層填入多個所述第一開口中；以及對所述頂蓋材料層進行氧化製程，而形成氧化物層與多個所述頂蓋層。
如請求項10所述的半導體結構的製造方法，更包括：移除所述氧化物層。
如請求項11所述的半導體結構的製造方法，其中在移除所述氧化物層的製程中，同時移除多個所述第一介電層。
如請求項12所述的半導體結構的製造方法，其中所述氧化物層與多個所述第一介電層的移除方法包括濕式蝕刻法。
如請求項10所述的半導體結構的製造方法，其中多個所述頂蓋層不覆蓋多個所述堆疊結構的頂面。
如請求項1所述的半導體結構的製造方法，更包括：移除多個所述第一介電層；移除多個所述間隙壁層的一部分，而形成多個第三間隙壁，且使得多個所述第二開口暴露出所述基底；以及在多個所述第二開口中形成多個接觸窗。
如請求項15所述的半導體結構的製造方法，更包括：在形成多個所述接觸窗之前，移除部分所述基底，而使得多個所述第二開口延伸至所述基底中。
如請求項15所述的半導體結構的製造方法，其中多個所述間隙壁層的一部分的移除方法包括乾式蝕刻法。
如請求項1所述的半導體結構的製造方法，其中多個所述堆疊結構包括多個位元線堆疊結構。
如請求項18所述的半導體結構的製造方法，其中所述位元線堆疊結構包括：導電層，位於所述基底上，且具有與所述基底接觸的部分；位元線，位於所述導電層上；以及硬罩幕層，位於所述位元線上。
如請求項19所述的半導體結構的製造方法，其中所述位元線堆疊結構更包括：第二介電層，位於所述導電層與所述基底之間。