TWI896269B - 記憶體電路、電阻式非揮發性記憶體及其操作方法 - Google Patents

Abstract

本發明提出一種電阻式非揮發性記憶體，其包含至少一電阻可變場效電晶體以及單極性源極/通道/汲極二極體。至少一電阻可變場效電晶體電性連接至少一位元線。單極性源極/通道/汲極二極體係由一無柵極電極的場效電晶體所構成，單極性源極/通道/汲極二極體的兩端分別電性連接一源線與至少一電阻可變場效電晶體。

Description

記憶體電路、電阻式非揮發性記憶體及其操作方法

本發明是有關於一種儲存電路及其操作方法，且特別是有關於一種記憶體電路、電阻式非揮發性記憶體及其操作方法。

隨著摩爾定律的進展速度，各種嵌入式記憶體已經在代工廠中量產。在許多應用領域中，半導體記憶體廣泛地運用在各類電子產品。

然而，傳統嵌入式記憶體形成在互補金屬氧化物半導體(CMOS)技術的前端製程和後端製程中，這使得增加了光罩和製造步驟的數量，導致成本居高不下。另外，傳統嵌入式記憶體的技術均採用三端主動元件作為控制電晶體，需要額外的字線和相關電路，導致功耗增加且面積過大。

本發明提出一種記憶體電路、電阻式非揮發性記憶 體及其操作方法，改善先前技術的問題。

在本發明的一些實施例中，本發明所提出的電阻式非揮發性記憶體包含至少一電阻可變場效電晶體以及單極性源極/通道/汲極二極體。至少一電阻可變場效電晶體電性連接至少一位元線。單極性源極/通道/汲極二極體係由一無柵極電極的場效電晶體所構成，單極性源極/通道/汲極二極體的兩端分別電性連接源線與至少一電阻可變場效電晶體。

在本發明的一些實施例中，至少一電阻可變場效電晶體的閘極電性連接至少一位元線，至少一電阻可變場效電晶體的第一端浮接，單極性源極/通道/汲極二極體的兩端分別電性連接源線與至少一電阻可變場效電晶體的第二端，單極性源極/通道/汲極二極體為npn型二極體或nin型二極體。

在本發明的一些實施例中，單極性源極/通道/汲極二極體包含浮接虛擬閘極、第一源極/汲極擴散區與一第二源極/汲極擴散區。第一源極/汲極擴散區與第二源極/汲極擴散區分別位於浮接虛擬閘極之相對兩側，第一源極/汲極擴散區接觸接觸插塞的一端，接觸插塞的另一端接觸源線。

在本發明的一些實施例中，單極性源極/通道/汲極二極體與至少一電阻可變場效電晶體共用第二源極/汲極擴散區，至少一電阻可變場效電晶體包含淺溝槽隔離。淺溝槽隔離直接接觸至少一電阻可變場效電晶體的閘極，淺溝槽隔離與第二源極/汲極擴散區分別位於至少一電阻可 變場效電晶體的閘極的相對兩側，淺溝槽隔離做為至少一電阻可變場效電晶體的第一端，第二源極/汲極擴散區做為至少一電阻可變場效電晶體的第二端。

在本發明的一些實施例中，單極性源極/通道/汲極二極體的兩端分別電性連接源線與至少一電阻可變場效電晶體的閘極，至少一電阻可變場效電晶體的第一端浮接，至少一電阻可變場效電晶體的第二端電性連接至少一位元線，單極性源極/通道/汲極二極體為pnp型二極體或pip型二極體。

在本發明的一些實施例中，單極性源極/通道/汲極二極體包含浮接虛擬閘極、第一源極/汲極擴散區與第二源極/汲極擴散區。第一源極/汲極擴散區與一第二源極/汲極擴散區分別位於浮接虛擬閘極之相對兩側。

在本發明的一些實施例中，電阻式非揮發性記憶體更包含第一導電層、第二導電層、第一接觸插塞、第二接觸插塞、第三接觸插塞以及第四接觸插塞。第一導電層與一第二導電層彼此電性隔離。第一接觸插塞的兩端分別接觸第一源極/汲極擴散區與第一導電層。第二接觸插塞的兩端分別接觸第一導電層與源線。第三接觸插塞的兩端分別接觸第二源極/汲極擴散區與第二導電層。第四接觸插塞的兩端分別接觸至少一電阻可變場效電晶體的閘極與第二導電層。

在本發明的一些實施例中，至少一電阻可變場效電晶體包含淺溝槽隔離以及第三源極/汲極擴散區。淺溝槽隔 離直接接觸至少一電阻可變場效電晶體的閘極，淺溝槽隔離做為至少一電阻可變場效電晶體的第一端。第三源極/汲極擴散區與淺溝槽隔離分別位於至少一電阻可變場效電晶體的閘極的相對兩側，第三源極/汲極擴散區做為至少一電阻可變場效電晶體的第二端。

在本發明的一些實施例中，電阻式非揮發性記憶體更包含第五接觸插塞。第五接觸插塞的兩端分別接觸第三源極/汲極擴散區與至少一位元線。

在本發明的一些實施例中，本發明所提出的記憶體電路包含複數個記憶體單元，排列成陣列。每一記憶體單元包含電阻式非揮發性記憶體，電阻式非揮發性記憶體包含至少一電阻可變場效電晶體以及單極性源極/通道/汲極二極體。至少一電阻可變場效電晶體電性連接至少一位元線。單極性源極/通道/汲極二極體係由一無柵極電極的場效電晶體所構成，單極性源極/通道/汲極二極體的兩端分別電性連接源線與至少一電阻可變場效電晶體。

在本發明的一些實施例中，每一記憶體單元包含另一電阻式非揮發性記憶體，另一電阻式非揮發性記憶體的一端電性連接電阻式非揮發性記憶體與至少一位元線，另一電阻式非揮發性記憶體的另一端電性連接另一源線。

在本發明的一些實施例中，每一記憶體單元包含另一電阻式非揮發性記憶體，另一電阻式非揮發性記憶體的一端電性連接電阻式非揮發性記憶體與源線，另一電阻式非揮發性記憶體的另一端電性連接至少一位元線。

在本發明的一些實施例中，至少一電阻可變場效電晶體的閘極電性連接至少一位元線，至少一電阻可變場效電晶體的一第一端浮接，單極性源極/通道/汲極二極體的兩端分別電性連接源線與至少一電阻可變場效電晶體的一第二端，每一記憶體單元包含一另一電阻式非揮發性記憶體，另一電阻式非揮發性記憶體包含另外至少一電阻可變場效電晶體以及另一單極性源極/通道/汲極二極體。另外至少一電阻可變場效電晶體，其閘極電性連接另外至少一位元線，另外至少一電阻可變場效電晶體的第一端浮接。另一單極性源極/通道/汲極二極體係由另一無柵極電極的場效電晶體所構成，另一單極性源極/通道/汲極二極體的兩端分別電性連接源線與另外至少一電阻可變場效電晶體的第二端。

在本發明的一些實施例中，單極性源極/通道/汲極二極體的兩端分別電性連接源線與至少一電阻可變場效電晶體的閘極，至少一電阻可變場效電晶體的第一端浮接，至少一電阻可變場效電晶體的第二端電性連接至少一位元線，每一記憶體單元包含另一電阻式非揮發性記憶體，另一電阻式非揮發性記憶體包含另外至少一電阻可變場效電晶體以及另一單極性源極/通道/汲極二極體。另外至少一電阻可變場效電晶體，其第一端浮接，另外至少一電阻可變場效電晶體的一第二端電性連接至少一位元線。另一單極性源極/通道/汲極二極體係由另一無柵極電極的場效電晶體所構成，另一單極性源極/通道/汲極二極體的兩端分 別電性連接另一源線與另外至少一電阻可變場效電晶體的一閘極。

在本發明的一些實施例中，本發明所提出的電阻式非揮發性記憶體的操作方法，電阻式非揮發性記憶體包含彼此連接的電阻可變場效電晶體與單極性源極/通道/汲極二極體，操作方法包含以下步驟：對位元線與源線中之一者施予零電壓，對位元線與源線中之另一者施予非零電壓，以運作電阻式非揮發性記憶體，其中電阻可變場效電晶體電性連接位元線，單極性源極/通道/汲極二極體係由一無柵極電極的場效電晶體所構成，單極性源極/通道/汲極二極體的兩端分別電性連接源線與電阻可變場效電晶體。

在本發明的一些實施例中，電阻可變場效電晶體的閘極電性連接位元線，電阻可變場效電晶體的第一端浮接，單極性源極/通道/汲極二極體的兩端分別電性連接源線與電阻可變場效電晶體的第二端，單極性源極/通道/汲極二極體為npn型二極體或nin型二極體。操作方法更包含：於啟動階段，當選擇電阻式非揮發性記憶體時，對位元線施予一啟動電壓，對源線施予零電壓；於設定階段，當選擇電阻式非揮發性記憶體時，對位元線施予一設定電壓，對源線施予零電壓，其中設定電壓的絕對值小於或等於啟動電壓的絕對值；於重設階段，當選擇電阻式非揮發性記憶體時，對位元線施予重設電壓，對源線施予零電壓，其中重設電壓的絕對值小於設定電壓的絕對值；於讀取階 段，當選擇電阻式非揮發性記憶體時，對位元線施予讀取電壓，對源線施予零電壓，其中讀取電壓的絕對值小於重設電壓的絕對值。

在本發明的一些實施例中，操作方法更包含：於啟動階段，當未選擇電阻式非揮發性記憶體時，對源線施予在啟動電壓的二分之一至五分之一之間的電壓，對位元線施予零電壓；於設定階段，當未選擇電阻式非揮發性記憶體時，對源線施予在設定電壓的二分之一至五分之一之間的電壓，對位元線施予零電壓；於重設階段，當未選擇電阻式非揮發性記憶體時，對源線施予在重設電壓的二分之一至五分之一之間的電壓，對位元線施予零電壓；於讀取階段，當未選擇電阻式非揮發性記憶體時，對源線施予在讀取電壓的二分之一至五分之一之間的電壓，對位元線施予零電壓。

在本發明的一些實施例中，單極性源極/通道/汲極二極體的兩端分別電性連接源線與電阻可變場效電晶體的一閘極，電阻可變場效電晶體的第一端浮接，電阻可變場效電晶體的第二端電性連接位元線，單極性源極/通道/汲極二極體為pnp型二極體或pip型二極體。操作方法更包含：於啟動階段，當選擇電阻式非揮發性記憶體時，對源線施予一啟動電壓，對位元線施予零電壓；於設定階段，當選擇電阻式非揮發性記憶體時，對源線施予設定電壓，對位元線施予零電壓，其中設定電壓的絕對值小於或等於啟動電壓的絕對值；於重設階段，當選擇電阻式非揮發性 記憶體時，對源線施予重設電壓，對位元線施予零電壓，其中重設電壓的絕對值小於設定電壓的絕對值；於讀取階段，當選擇電阻式非揮發性記憶體時，對源線施予讀取電壓，對位元線施予零電壓，其中讀取電壓的絕對值小於重設電壓的絕對值。

在本發明的一些實施例中，操作方法更包含：於啟動階段，當未選擇電阻式非揮發性記憶體時，對位元線施予在啟動電壓的二分之一至五分之一之間的電壓，對源線施予零電壓；於設定階段，當未選擇電阻式非揮發性記憶體時，對位元線施予在設定電壓的二分之一至五分之一之間的電壓，對源線施予零電壓；於重設階段，當未選擇電阻式非揮發性記憶體時，對位元線施予在重設電壓的二分之一至五分之一之間的電壓，對源線施予零電壓；於讀取階段，當未選擇電阻式非揮發性記憶體時，對位元線施予在讀取電壓的二分之一至五分之一之間的電壓，對源線施予零電壓。

綜上所述，本發明之技術方案與現有技術相比具有明顯的優點和有益效果。本發明的電阻式非揮發性記憶體無需額外的字線及其相關電路，實現超微縮晶片尺寸，有利於CMOS持續微縮以及更精簡的晶片配置佈置和更高的成本效率。

以下將以實施方式對上述之說明作詳細的描述，並對本發明之技術方案提供更進一步的解釋。

110、120、130、140:單極性源極/通道/汲極二極體

110a、110b:單極性源極/通道/汲極二極體

140a、140b:單極性源極/通道/汲極二極體

111、112、121、122、131、132、141、142:端

200:電氣特性

301~304:電阻式非揮發性記憶體

301a、301b:電阻式非揮發性記憶體

310、320、330、340:電阻可變場效電晶體

310a、310b:電阻可變場效電晶體

311、321、331、341:第一端

312、322、332、342:第二端

313、323、333、343:閘極

401~404:電阻式非揮發性記憶體

403a、403b:電阻式非揮發性記憶體

410、420、430、440:電阻可變場效電晶體

410_0~410_n:電阻可變場效電晶體

430a、430b:電阻可變場效電晶體

411、421、431、441:第一端

412、422、432、442:第二端

413、423、433、443:閘極

505、506、507:記憶體單元

501、502a、502b、503a、503b:電阻式非揮發性記憶體

511、512、521、522、531、532:電路

600:記憶體單元

601:閘介電層

602:閘電極層

611、612:擴散區

621、622:浮接虛擬閘極

630:通道區

640:閘極間隙壁

651、652:淺溝槽隔離

661:第一源極/汲極擴散區

662:第二源極/汲極擴散區

663:第三源極/汲極擴散區

670:接觸插塞

700:電阻式非揮發性記憶體

711:N型井區域

712:P型井區域

721:浮接虛擬閘極

751、752:淺溝槽隔離

761:第一源極/汲極擴散區

762:第二源極/汲極擴散區

763:第三源極/汲極擴散區

771:第一接觸插塞

772:第二接觸插塞

773:第三接觸插塞

774:第四接觸插塞

775:第五接觸插塞

781:第一導電層

782:第二導電層

800:記憶體單元

811、812:擴散區

821、822:浮接虛擬閘極

851、852:淺溝槽隔離

861~865:源極/汲極擴散區

870~877:接觸插塞

880~882:導電層

901、902:電阻式非揮發性記憶體

1001~1004:電阻式非揮發性記憶體

1101:電阻式非揮發性記憶體

1105:記憶體單元

1111、1112:電路

1200:電阻式非揮發性記憶體

1211、1212:主動區

1221:浮接虛擬閘極

1251、1252:淺溝槽隔離

1261~1266:源極/汲極擴散區

1270~1278:接觸插塞

1280~1283:導電層

1290~1293:接觸插塞

1300:電阻式非揮發性記憶體

1311、1312:主動區

1321:浮接虛擬閘極

1330:通道區

1351~1355:淺溝槽隔離

1360~1365:源極/汲極擴散區

1370~1378:接觸插塞

1380~1383:導電層

1390~1393:接觸插塞

BL、BL0~BLn、BLn+1~BLh、BLh+1~BLp、BLm-k-2~BLm:位元線

SL、SL0~SLn:源線

為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：第1A圖是依照本發明一些實施例之一種單極性源極/通道/汲極二極體的電路圖；第1B圖是依照本發明一些實施例之一種單極性源極/通道/汲極二極體的電路圖；第1C圖是依照本發明一些實施例之一種單極性源極/通道/汲極二極體的電路圖；第1D圖是依照本發明一些實施例之一種單極性源極/通道/汲極二極體的電路圖；第2圖繪示第1D圖的單極性源極/通道/汲極二極體的電氣特性；第3A圖是依照本發明一些實施例之一種電阻式非揮發性記憶體的電路圖；第3B圖是依照本發明一些實施例之一種電阻式非揮發性記憶體的電路圖；第3C圖是依照本發明一些實施例之一種電阻式非揮發性記憶體的電路圖；第3D圖是依照本發明一些實施例之一種電阻式非揮發性記憶體的電路圖；第4A圖是依照本發明一些實施例之一種電阻式非揮發性記憶體的電路圖；第4B圖是依照本發明一些實施例之一種電阻式非揮發性 記憶體的電路圖；第4C圖是依照本發明一些實施例之一種電阻式非揮發性記憶體的電路圖；第4D圖是依照本發明一些實施例之一種電阻式非揮發性記憶體的電路圖；第5A圖是依照本發明一些實施例之一種記憶體電路的電路圖；第5B圖是依照本發明一些實施例之一種記憶體電路的電路圖；第5C圖是依照本發明一些實施例之一種記憶體電路的電路圖；第6A圖是依照本發明一些實施例之一種記憶體單元的電路圖；第6B圖是依照本發明一些實施例之一種記憶體單元的佈局示意圖；第6C圖是依照本發明一些實施例之一種記憶體單元的剖面圖；第7A圖是依照本發明一些實施例之一種電阻式非揮發性記憶體的電路圖；第7B圖是依照本發明一些實施例之一種電阻式非揮發性記憶體的佈局示意圖；第7C圖是依照本發明一些實施例之一種電阻式非揮發性記憶體的剖面圖；第8A圖是依照本發明一些實施例之一種記憶體單元的 電路圖；第8B圖是依照本發明一些實施例之一種記憶體單元的佈局示意圖；第8C圖是依照本發明一些實施例之一種記憶體單元的剖面圖；第9A圖是依照本發明一些實施例之一種電阻式非揮發性記憶體的電路圖；第9B圖是依照本發明一些實施例之一種電阻式非揮發性記憶體的電路圖；第10A圖是依照本發明一些實施例之一種電阻式非揮發性記憶體的電路圖；第10B圖是依照本發明一些實施例之一種電阻式非揮發性記憶體的電路圖；第10C圖是依照本發明一些實施例之一種電阻式非揮發性記憶體的電路圖；第10D圖是依照本發明一些實施例之一種電阻式非揮發性記憶體的電路圖；第11圖是依照本發明一些實施例之一種記憶體電路的電路圖；第12A圖是依照本發明一些實施例之一種電阻式非揮發性記憶體的電路圖；第12B圖是依照本發明一些實施例之一種電阻式非揮發性記憶體的佈局示意圖；第12C圖是依照本發明一些實施例之一種電阻式非揮發 性記憶體的剖面圖；第13A圖是依照本發明一些實施例之一種電阻式非揮發性記憶體的電路圖；第13B圖是依照本發明一些實施例之一種電阻式非揮發性記憶體的佈局示意圖；以及第13C圖是依照本發明一些實施例之一種電阻式非揮發性記憶體的剖面圖。

為了使本發明之敘述更加詳盡與完備，可參照所附之圖式及以下所述各種實施例，圖式中相同之號碼代表相同或相似之元件。另一方面，眾所週知的元件與步驟並未描述於實施例中，以避免對本發明造成不必要的限制。

第1A圖是依照本發明一些實施例之一種單極性源極/通道/汲極二極體110的電路圖。如第1A圖所示，單極性源極/通道/汲極二極體110為npn型二極體，單極性源極/通道/汲極二極體110係由無柵極電極的場效電晶體所構成，以相容於半導體製程。舉例而言，單極性源極/通道/汲極二極體110的兩端111、112分別為源極和汲極。

第1B圖是依照本發明一些實施例之一種單極性源極/通道/汲極二極體120的電路圖。如第1B圖所示，單極性源極/通道/汲極二極體120為nin型二極體，單極性源極/通道/汲極二極體120係由無柵極電極的場效電晶體所構成，以相容於半導體製程。舉例而言，單極性源極/通道/ 汲極二極體120的兩端121、122分別為源極和汲極。

第1C圖是依照本發明一些實施例之一種單極性源極/通道/汲極二極體130的電路圖。如第1C圖所示，單極性源極/通道/汲極二極體130為pip型二極體，單極性源極/通道/汲極二極體130係由無柵極電極的場效電晶體所構成，以相容於半導體製程。舉例而言，單極性源極/通道/汲極二極體130的兩端131、132分別為源極和汲極。

第1D圖是依照本發明一些實施例之一種單極性源極/通道/汲極二極體140的電路圖。如第1D圖所示，單極性源極/通道/汲極二極體140為pnp型二極體，單極性源極/通道/汲極二極體140係由無柵極電極的場效電晶體所構成，以相容於半導體製程。舉例而言，單極性源極/通道/汲極二極體140的兩端141、142分別為源極和汲極。

第2圖繪示第1D圖的單極性源極/通道/汲極二極體140的電氣特性200。如第2圖所示，單極性源極/通道/汲極二極體140具單極整流特性。當單極性源極/通道/汲極二極體140的汲極至源極電壓大於零電壓時，汲極電流正向導通；當單極性源極/通道/汲極二極體140的汲極至源極電壓小於零電壓時，汲極電流反向飽和。

請參照第3A~3D、4A~4D圖，本發明之技術態樣是一種電阻式非揮發性記憶體301~304、401~404，其可應用在嵌入式電阻式非揮發性記憶體，或是廣泛地運用在相關之技術環節。本技術態樣之電阻式非揮發性記憶體301~304、401~404可達到相當的技術進步，並具有產 業上的廣泛利用價值。以下將搭配第3A~3D、4A~4D圖來分別說明電阻式非揮發性記憶體301~304、401~404之具體實施方式。

應瞭解到，電阻式非揮發性記憶體301~304、401~404的多種實施方式搭配第3A~3D、4A~4D圖進行描述。於以下描述中，為了便於解釋，進一步設定許多特定細節以提供一或多個實施方式的全面性闡述。然而，本技術可在沒有這些特定細節的情況下實施。於其他舉例中，為了有效描述這些實施方式，已知結構與裝置以方塊圖形式顯示。此處使用的「舉例而言」的用語，以表示「作為例子、實例或例證」的意思。此處描述的作為「舉例而言」的任何實施例，無須解讀為較佳或優於其他實施例。

第3A圖是依照本發明一些實施例之一種電阻式非揮發性記憶體301的電路圖。如第3A圖所示，電阻式非揮發性記憶體301包含電阻可變場效電晶體310以及單極性源極/通道/汲極二極體110。在結構上，電阻可變場效電晶體310電性連接位元線BL，單極性源極/通道/汲極二極體110的兩端111、112分別電性連接源線SL與電阻可變場效電晶體310。

在第3A圖中，電阻可變場效電晶體310的閘極313電性連接位元線BL，電阻可變場效電晶體310的第一端311浮接，單極性源極/通道/汲極二極體110的兩端111、112分別電性連接源線SL與電阻可變場效電晶體310的第二端312，單極性源極/通道/汲極二極體110為 npn型二極體，電阻可變場效電晶體310為npn型電阻可變場效電晶體。

需要說明的是，雖然這裡可以使用術語『第一』、『第二』…等來描述各種元件，但是這些元件不應受這些術語的限制。這些術語僅用於將一種元件與另一種元件區分開來。例如，在不脫離實施例的範圍的情況下，第一元件可被稱為第二元件，並且類似地，第二元件可被稱為第一元件。

第3B圖是依照本發明一些實施例之一種電阻式非揮發性記憶體302的電路圖。如第3B圖所示，電阻式非揮發性記憶體302包含電阻可變場效電晶體320以及單極性源極/通道/汲極二極體110。在結構上，電阻可變場效電晶體320電性連接位元線BL，單極性源極/通道/汲極二極體110的兩端111、112分別電性連接源線SL與電阻可變場效電晶體320。

在第3B圖中，電阻可變場效電晶體320的閘極323電性連接位元線BL，電阻可變場效電晶體320的第一端321浮接，單極性源極/通道/汲極二極體110的兩端111、112分別電性連接源線SL與電阻可變場效電晶體320的第二端322，單極性源極/通道/汲極二極體110為npn型二極體，電阻可變場效電晶體320為pnp型電阻可變場效電晶體。

第3C圖是依照本發明一些實施例之一種電阻式非揮發性記憶體303的電路圖。如第3C圖所示，電阻式非揮 發性記憶體303包含電阻可變場效電晶體330以及單極性源極/通道/汲極二極體120。在結構上，電阻可變場效電晶體330電性連接位元線BL，單極性源極/通道/汲極二極體120的兩端121、122分別電性連接源線SL與電阻可變場效電晶體330。

在第3C圖中，電阻可變場效電晶體330的閘極333電性連接位元線BL，電阻可變場效電晶體330的第一端331浮接，單極性源極/通道/汲極二極體120的兩端121、122分別電性連接源線SL與電阻可變場效電晶體330的第二端332，單極性源極/通道/汲極二極體120為nin型二極體，電阻可變場效電晶體330為nin型電阻可變場效電晶體。

第3D圖是依照本發明一些實施例之一種電阻式非揮發性記憶體304的電路圖。如第3D圖所示，電阻式非揮發性記憶體304包含電阻可變場效電晶體340以及單極性源極/通道/汲極二極體120。在結構上，電阻可變場效電晶體340電性連接位元線BL，單極性源極/通道/汲極二極體120的兩端121、122分別電性連接源線SL與電阻可變場效電晶體340。

在第3D圖中，電阻可變場效電晶體340的閘極343電性連接位元線BL，電阻可變場效電晶體340的第一端341浮接，單極性源極/通道/汲極二極體120的兩端121、122分別電性連接源線SL與電阻可變場效電晶體340的第二端342，單極性源極/通道/汲極二極體120為 nin型二極體，電阻可變場效電晶體330為pip型電阻可變場效電晶體。

在本發明的一些實施例中，電阻式非揮發性記憶體301~304的操作方法皆相同，為了簡化說明，以下以操作電阻式非揮發性記憶體301為例，對位元線BL與源線SL中之一者施予零電壓，對位元線BL與源線SL中之另一者施予非零電壓，以運作電阻式非揮發性記憶體301。

具體而言，於啟動(FORMing)階段，當選擇電阻式非揮發性記憶體301時，對位元線BL施予啟動電壓，對源線SL施予零電壓，使電阻可變場效電晶體310的閘極的閘介電層形成導電絲(conductive filament)；於設定階段，當選擇電阻式非揮發性記憶體301時，對位元線BL施予設定電壓，對源線SL施予零電壓，使電阻可變場效電晶體310的閘極的閘介電層為第一電阻狀態，其中設定電壓的絕對值小於或等於啟動電壓的絕對值；於重設階段，當選擇電阻式非揮發性記憶體301時，對位元線BL施予重設電壓，對源線SL施予零電壓，使電阻可變場效電晶體310的閘極的閘介電層為第二電阻狀態，其中重設電壓的絕對值小於設定電壓的絕對值；於讀取階段，當選擇電阻式非揮發性記憶體301時，對位元線BL施予讀取電壓，對源線SL施予零電壓，其中讀取電壓的絕對值小於重設電壓的絕對值。藉由讀取電路依據讀出電流的高低，來判斷電阻式非揮發性記憶體301為已設定或已重設。

另一方面，於啟動階段，當未選擇電阻式非揮發性 記憶體301時，對源線SL施予在啟動電壓的二分之一至五分之一之間的電壓，對位元線BL施予零電壓；於設定階段，當未選擇電阻式非揮發性記憶體301時，對源線SL施予在設定電壓的二分之一至五分之一之間的電壓，對位元線BL施予零電壓；於重設階段，當未選擇電阻式非揮發性記憶體301時，對源線SL施予在重設電壓的二分之一至五分之一之間的電壓，對位元線BL施予零電壓；於讀取階段，當未選擇電阻式非揮發性記憶體301時，對源線SL施予在讀取電壓的二分之一至五分之一之間的電壓，對位元線BL施予零電壓。

第4A圖是依照本發明一些實施例之一種電阻式非揮發性記憶體401的電路圖。如第4A圖所示，電阻式非揮發性記憶體401包含電阻可變場效電晶體410以及單極性源極/通道/汲極二極體140。在結構上，電阻可變場效電晶體410電性連接位元線BL，單極性源極/通道/汲極二極體140的兩端141、142分別電性連接源線SL與電阻可變場效電晶體410。

在第4A圖中，單極性源極/通道/汲極二極體140的兩端141、142分別電性連接源線SL與電阻可變場效電晶體410的閘極413，電阻可變場效電晶體410的第一端411浮接，電阻可變場效電晶體410的第二端412電性連接位元線BL，單極性源極/通道/汲極二極體140為pnp型二極體，電阻可變場效電晶體410為pnp型電阻可變場效電晶體。

第4B圖是依照本發明一些實施例之一種電阻式非揮發性記憶體402的電路圖。如第4B圖所示，電阻式非揮發性記憶體402包含電阻可變場效電晶體420以及單極性源極/通道/汲極二極體130。在結構上，電阻可變場效電晶體420電性連接位元線BL，單極性源極/通道/汲極二極體130的兩端131、132分別電性連接源線SL與電阻可變場效電晶體420。

在第4B圖中，單極性源極/通道/汲極二極體130的兩端131、132分別電性連接源線SL與電阻可變場效電晶體420的閘極423，電阻可變場效電晶體420的第一端421浮接，電阻可變場效電晶體420的第二端422電性連接位元線BL，單極性源極/通道/汲極二極體130為pip型二極體，電阻可變場效電晶體420為pip型電阻可變場效電晶體。

第4C圖是依照本發明一些實施例之一種電阻式非揮發性記憶體403的電路圖。如第4C圖所示，電阻式非揮發性記憶體403包含電阻可變場效電晶體430以及單極性源極/通道/汲極二極體140。在結構上，電阻可變場效電晶體430電性連接位元線BL，單極性源極/通道/汲極二極體140的兩端141、142分別電性連接源線SL與電阻可變場效電晶體430。

在第4C圖中，單極性源極/通道/汲極二極體140的兩端141、142分別電性連接源線SL與電阻可變場效電晶體430的閘極433，電阻可變場效電晶體430的第一端 431浮接，電阻可變場效電晶體430的第二端432電性連接位元線BL，單極性源極/通道/汲極二極體140為pnp型二極體，電阻可變場效電晶體430為npn型電阻可變場效電晶體。

第4D圖是依照本發明一些實施例之一種電阻式非揮發性記憶體404的電路圖。如第4D圖所示，電阻式非揮發性記憶體404包含電阻可變場效電晶體440以及單極性源極/通道/汲極二極體140。在結構上，電阻可變場效電晶體440電性連接位元線BL，單極性源極/通道/汲極二極體140的兩端141、142分別電性連接源線SL與電阻可變場效電晶體440。

在第4D圖中，單極性源極/通道/汲極二極體140的兩端141、142分別電性連接源線SL與電阻可變場效電晶體440的閘極443，電阻可變場效電晶體440的第一端441浮接，電阻可變場效電晶體440的第二端442電性連接位元線BL，單極性源極/通道/汲極二極體140為pnp型二極體，電阻可變場效電晶體440為nin型電阻可變場效電晶體。

在本發明的一些實施例中，電阻式非揮發性記憶體401~404的操作方法皆相同，為了簡化說明，以下以操作電阻式非揮發性記憶體403為例，對位元線BL與源線SL中之一者施予零電壓，對位元線BL與源線SL中之另一者施予非零電壓，以運作電阻式非揮發性記憶體403。

具體而言，於啟動階段，當選擇電阻式非揮發性記 憶體403時，對源線SL施予啟動電壓，對位元線BL施予零電壓，使電阻可變場效電晶體430的閘極的閘介電層形成導電絲；於設定階段，當選擇電阻式非揮發性記憶體403時，對源線SL施予設定電壓，對位元線BL施予零電壓，使電阻可變場效電晶體430的閘極的閘介電層為第一電阻狀態，其中設定電壓的絕對值小於或等於啟動電壓的絕對值；於重設階段，當選擇電阻式非揮發性記憶體403時，對源線SL施予重設電壓，對位元線BL施予零電壓，使電阻可變場效電晶體430的閘極的閘介電層為第二電阻狀態，其中重設電壓的絕對值小於設定電壓的絕對值；於讀取階段，當選擇電阻式非揮發性記憶體403時，對源線SL施予讀取電壓，對位元線BL施予零電壓，其中讀取電壓的絕對值小於重設電壓的絕對值。藉由讀取電路依據讀出電流的高低，來判斷電阻式非揮發性記憶體403為已設定或已重設。

另一方面，於啟動階段，當未選擇電阻式非揮發性記憶體403時，對位元線BL施予在啟動電壓的二分之一至五分之一之間的電壓，對源線SL施予零電壓；於設定階段，當未選擇電阻式非揮發性記憶體403時，對位元線BL施予在設定電壓的二分之一至五分之一之間的電壓，對源線SL施予零電壓；於重設階段，當未選擇電阻式非揮發性記憶體403時，對位元線BL施予在重設電壓的二分之一至五分之一之間的電壓，對源線SL施予零電壓；於讀取階段，當未選擇電阻式非揮發性記憶體403時，對位元線BL 施予在讀取電壓的二分之一至五分之一之間的電壓，對源線SL施予零電壓。

第5A圖是依照本發明一些實施例之一種記憶體電路的電路圖。如第5A圖所示，記憶體電路包含複數個記憶體單元505，排列成陣列。每一記憶體單元505包含電阻式非揮發性記憶體501。實作上，舉例而言，電阻式非揮發性記憶體501的架構可為上述電阻式非揮發性記憶體301~304、401~404中任一者。

在第5A圖中，電路511透過源線SL0~SLn分別電性連接對應的電阻式非揮發性記憶體501中的單極性源極/通道/汲極二極體的一端，電路512透過位元線BL1~BLn分別電性連接對應的電阻式非揮發性記憶體501中的電阻可變場效電晶體。實作上，舉例而言，電路511包含源線周邊電路與控制電路，電路512包含位元線周邊電路與控制電路，讀取電路可選擇性地設置於電路511或電路512。

第5B圖是依照本發明一些實施例之一種記憶體電路的電路圖。如第5B圖所示，記憶體電路包含複數個記憶體單元506，排列成陣列。每一記憶體單元506包含電阻式非揮發性記憶體502a、502b。實作上，舉例而言，電阻式非揮發性記憶體502a的架構可為上述電阻式非揮發性記憶體301~304、401~404中任一者；同理，電阻式非揮發性記憶體502b的架構可為上述電阻式非揮發性記憶體301~304、401~404中任一者。

以角落的記憶體單元506為例，電阻式非揮發性記 憶體502a、502b共用同一位元線BL1，電阻式非揮發性記憶體502b的一端電性連接電阻式非揮發性記憶體502a的一端與位元線BL1，電阻式非揮發性記憶體502b的另一端電性連接源線SL1，電阻式非揮發性記憶體502a的另一端電性連接源線SL0。

在第5B圖中，電路521透過源線SL0~SLn分別電性連接對應的電阻式非揮發性記憶體502a、502b中每一者的單極性源極/通道/汲極二極體的一端，電路522透過位元線BL1~BLn分別電性連接對應的電阻式非揮發性記憶體502a、502b中每一者的電阻可變場效電晶體。實作上，舉例而言，電路521包含源線周邊電路與控制電路，電路522包含位元線周邊電路與控制電路，讀取電路可選擇性地設置於電路521或電路522。

第5C圖是依照本發明一些實施例之一種記憶體電路的電路圖。如第5C圖所示，記憶體電路包含複數個記憶體單元507，排列成陣列。每一記憶體單元507包含電阻式非揮發性記憶體503a、503b。實作上，舉例而言，電阻式非揮發性記憶體503a的架構可為上述電阻式非揮發性記憶體301~304、401~404中任一者；同理，電阻式非揮發性記憶體503b的架構可為上述電阻式非揮發性記憶體301~304、401~404中任一者。

以角落的記憶體單元507為例，電阻式非揮發性記憶體503a、503b共用同一位元線BL1以及同一源線SL0，電阻式非揮發性記憶體503b的一端電性連接電阻式 非揮發性記憶體503a的一端與源線SL0，電阻式非揮發性記憶體503b的另一端電性連接位元線BL1，電阻式非揮發性記憶體503a的另一端電性連接位元線BL1。

在第5C圖中，電路531透過源線SL0~SLn分別電性連接對應的電阻式非揮發性記憶體503a、503b中每一者的單極性源極/通道/汲極二極體的一端，電路532透過位元線BL1~BLn分別電性連接對應的電阻式非揮發性記憶體503a、503b中每一者的電阻可變場效電晶體。實作上，舉例而言，電路531包含源線周邊電路與控制電路，電路532包含位元線周邊電路與控制電路，讀取電路可選擇性地設置於電路531或電路532。

第6A圖是依照本發明一些實施例之一種記憶體單元600的電路圖。如第6A圖所示，記憶體單元600包含電阻式非揮發性記憶體301a、301b，兩者結構實質上相同，彼此排列相互對稱。第6A圖的電阻式非揮發性記憶體301a、301b中每一者與實質上第3A圖的電阻式非揮發性記憶體301相同。

在第6A圖中，電阻可變場效電晶體310b的閘極313電性連接位元線BL1，電阻可變場效電晶體310b的第一端311浮接，單極性源極/通道/汲極二極體110b的兩端111、112分別電性連接源線SL1與電阻可變場效電晶體310b的第二端312。電阻可變場效電晶體310a的閘極313電性連接位元線BL0，電阻可變場效電晶體310a的第一端311浮接，單極性源極/通道/汲極二極體110a的兩端 111、112分別電性連接源線SL1與電阻可變場效電晶體310a的第二端312。

第6B圖是依照本發明一些實施例之一種記憶體單元600的佈局示意圖。如第6B圖所示，源線SL0位於擴散區612的上方，源線SL1位於擴散區611的上方。

第6C圖是依照本發明一些實施例之一種記憶體單元600的剖面圖。如第6C圖所示，單極性源極/通道/汲極二極體110b包含浮接虛擬閘極621、第一源極/汲極擴散區661與第二源極/汲極擴散區662。第一源極/汲極擴散區661與第二源極/汲極擴散區662分別位於浮接虛擬閘極621之相對兩側，第一源極/汲極擴散區661接觸接觸插塞670的一端，接觸插塞670的另一端接觸源線SL1。實作上，舉例而言，浮接虛擬閘極621無閘極電極，也未連接任何導線。第6C圖的第一源極/汲極擴散區661與第二源極/汲極擴散區662分別做為第6A圖的單極性源極/通道/汲極二極體110b的兩端111、112。

單極性源極/通道/汲極二極體110a、110b共用第一源極/汲極擴散區661。單極性源極/通道/汲極二極體110a1包含浮接虛擬閘極622、第一源極/汲極擴散區661與第三源極/汲極擴散區663。實作上，舉例而言，浮接虛擬閘極622無閘極電極，也未連接任何導線。第6C圖的第一源極/汲極擴散區661與第三源極/汲極擴散區663分別做為第6A圖的單極性源極/通道/汲極二極體110a的兩端111、112。

在第6C圖中，單極性源極/通道/汲極二極體110b與電阻可變場效電晶體310b共用第二源極/汲極擴散區662。電阻可變場效電晶體310b包含淺溝槽隔離651。淺溝槽隔離651直接接觸電阻可變場效電晶體310b的閘極313，淺溝槽隔離651與第二源極/汲極擴散區662分別位於電阻可變場效電晶體310b的閘極313的相對兩側，淺溝槽隔離651與第二源極/汲極擴散區662之間為通道區630。第6C圖的淺溝槽隔離651做為第6A圖的電阻可變場效電晶體310b的第一端311，第6C圖的第二源極/汲極擴散區662做為第6A圖的電阻可變場效電晶體310b的第二端312。

實作上，舉例而言，電阻可變場效電晶體310b的閘極313包含閘介電層601與閘電極層602。閘介電層601的外側連接閘極間隙壁640，閘介電層601的內側連接閘電極層602的外側，閘電極層602的內側連接位元線BL1。

單極性源極/通道/汲極二極體110a與電阻可變場效電晶體310a共用第三源極/汲極擴散區663。電阻可變場效電晶體310a包含淺溝槽隔離652。淺溝槽隔離652直接接觸電阻可變場效電晶體310a的閘極313，淺溝槽隔離652與第三源極/汲極擴散區663分別位於電阻可變場效電晶體310a的閘極313的相對兩側，淺溝槽隔離652與第三源極/汲極擴散區663之間為通道區。第6C圖的淺溝槽隔離652做為第6A圖的電阻可變場效電晶體310a的第一端311，第6C圖的第三源極/汲極擴散區663做為第6A圖的 電阻可變場效電晶體310a的第二端312。

於其他實施例中，第3A~3D圖的電阻式非揮發性記憶體301~304的電路均可適用於第6C圖的剖面結構，於此不再贅述之。

第7A圖是依照本發明一些實施例之一種電阻式非揮發性記憶體700的電路圖。第7A圖的電阻式非揮發性記憶體700的內部結構實質上與第4C圖的電阻式非揮發性記憶體403的內部結構相同。

第7B圖是依照本發明一些實施例之一種電阻式非揮發性記憶體700的佈局示意圖。第7B圖中呈現N型井區域711與P型井區域712。

第7C圖是依照本發明一些實施例之一種電阻式非揮發性記憶體700的剖面圖。如第7C圖所示，單極性源極/通道/汲極二極體140包含浮接虛擬閘極721、第一源極/汲極擴散區761與第二源極/汲極擴散區762。第一源極/汲極擴散區761與第二源極/汲極擴散區762分別位於浮接虛擬閘極721之相對兩側。

在第7C圖中，電阻式非揮發性記憶體700更包含第一導電層781、第二導電層782、第一接觸插塞771、第二接觸插塞772、第三接觸插塞773以及第四接觸插塞774。第一導電層781與第二導電層782彼此電性隔離。第一接觸插塞771的兩端分別接觸第一源極/汲極擴散區761與第一導電層781。第二接觸插塞772的兩端分別接觸第一導電層781與源線SL0。第三接觸插塞773的兩端分別接觸 第二源極/汲極擴散區762與第二導電層782。第四接觸插塞774的兩端分別接觸電阻可變場效電晶體430的閘極433與第二導電層782。

在第7C圖中，電阻可變場效電晶體430包含淺溝槽隔離751以及第三源極/汲極擴散區763。淺溝槽隔離751直接接觸電阻可變場效電晶體430的閘極433，第7C圖的淺溝槽隔離751做為第7A圖的電阻可變場效電晶體430的第一端431。第三源極/汲極擴散區763與淺溝槽隔離751分別位於電阻可變場效電晶體430的閘極433的相對兩側，第7C圖的第三源極/汲極擴散區763做為電阻可變場效電晶體430的第二端432。第三源極/汲極擴散區763旁設有淺溝槽隔離752。

在第7C圖中，電阻式非揮發性記憶體700更包含第五接觸插塞775。第五接觸插塞775的兩端分別接觸第三源極/汲極擴散區763與位元線BL0。

於其他實施例中，第4A~4D圖的電阻式非揮發性記憶體401~404的電路均可適用於第7C圖的剖面結構，於此不再贅述之。

第8A圖是依照本發明一些實施例之一種記憶體單元800的電路圖。記憶體單元800包含電阻式非揮發性記憶體403a、403b，兩者結構實質上相同，彼此排列相互對稱。第8A圖的電阻式非揮發性記憶體403a、403b中每一者與實質上第4C圖的電阻式非揮發性記憶體403相同。

第8B圖是依照本發明一些實施例之一種記憶體單 元800的佈局示意圖。如第8B圖所示，位元線BL0位於擴散區812的上方，位元線BL1位於擴散區811的上方。

第8C圖是依照本發明一些實施例之一種記憶體單元800的剖面圖。如第8C圖所示，單極性源極/通道/汲極二極體140a包含浮接虛擬閘極822、源極/汲極擴散區865與源極/汲極擴散區864。源極/汲極擴散區865與源極/汲極擴散區864分別位於浮接虛擬閘極822之相對兩側。接觸插塞877的兩端分別接觸源極/汲極擴散區865與源線SL1。

電阻可變場效電晶體430a包含閘極433、淺溝槽隔離852以及源極/汲極擴散區863。淺溝槽隔離852以及源極/汲極擴散區863分別位於電阻可變場效電晶體430a的閘極433之相對兩側。淺溝槽隔離852直接接觸電阻可變場效電晶體430a的閘極433。淺溝槽隔離852位於源極/汲極擴散區864旁側。接觸插塞875的兩端分別接觸源極/汲極擴散區864與導電層882，接觸插塞876的兩端分別接觸電阻可變場效電晶體430a的閘極433與導電層882。

接觸插塞870的兩端分別接觸源極/汲極擴散區863與導電層880。接觸插塞871的兩端分別接觸導電層880與位元線BL0。

單極性源極/通道/汲極二極體140b包含浮接虛擬閘極821、源極/汲極擴散區861與源極/汲極擴散區862。源極/汲極擴散區861與源極/汲極擴散區862分別位於浮接虛擬閘極821之相對兩側。接觸插塞874的兩端分別接觸 源極/汲極擴散區861與源線SL2。接觸插塞872的兩端分別接觸源極/汲極擴散區862與導電層881。

電阻可變場效電晶體430b包含閘極433、淺溝槽隔離851以及源極/汲極擴散區863。淺溝槽隔離851以及源極/汲極擴散區863分別位於電阻可變場效電晶體430b的閘極433之相對兩側。淺溝槽隔離851直接接觸電阻可變場效電晶體430b的閘極433。淺溝槽隔離851位於源極/汲極擴散區862旁側。接觸插塞873的兩端分別接觸電阻可變場效電晶體430b的閘極433與導電層881。

第9A圖是依照本發明一些實施例之一種電阻式非揮發性記憶體901的電路圖。第9A圖的電阻式非揮發性記憶體901為第3A圖的電阻式非揮發性記憶體301的延伸架構。如第9A圖所示，多個電阻可變場效電晶體310分別電性連接位元線BL0、BL1…BLn，單極性源極/通道/汲極二極體110的兩端分別電性連接源線SL與多個電阻可變場效電晶體310。

第9B圖是依照本發明一些實施例之一種電阻式非揮發性記憶體902的電路圖。第9B圖的電阻式非揮發性記憶體902為第3B圖的電阻式非揮發性記憶體302的延伸架構。如第9B圖所示，多個電阻可變場效電晶體320分別電性連接位元線BL0、BL1…BLn，單極性源極/通道/汲極二極體110的兩端分別電性連接源線SL與多個電阻可變場效電晶體320。

在本發明的一些實施例中，電阻式非揮發性記憶體 901~902的操作方法皆相同，為了簡化說明，以下以操作電阻式非揮發性記憶體901為例，對位元線BL0、BL1…BLn與源線SL中之一者施予零電壓，對位元線BL0、BL1…BLn與源線SL中之另一者施予非零電壓，以運作電阻式非揮發性記憶體901。

具體而言，於啟動階段，當選擇電阻式非揮發性記憶體901中連接位元線BL0的電阻可變場效電晶體310時，對位元線BL0施予啟動電壓，對位元線BL1…BLn施予在啟動電壓的二分之一至五分之一之間的電壓，對源線SL施予零電壓，使連接位元線BL0的電阻可變場效電晶體310的閘極的閘介電層形成導電絲；於設定階段，當選擇電阻式非揮發性記憶體901中連接位元線BL0的電阻可變場效電晶體310時，對位元線BL0施予設定電壓，對位元線BL1…BLn施予在設定電壓的二分之一至五分之一之間的電壓，對源線SL施予零電壓，使連接位元線BL0的電阻可變場效電晶體310的閘極的閘介電層為第一電阻狀態，其中設定電壓的絕對值小於或等於啟動電壓的絕對值；於重設階段，當選擇電阻式非揮發性記憶體901中連接位元線BL0的電阻可變場效電晶體310時，對位元線BL0施予重設電壓，對位元線BL1…BLn施予在重設電壓的二分之一至五分之一之間的電壓，對源線SL施予零電壓，使連接位元線BL0的電阻可變場效電晶體310的閘極的閘介電層為第二電阻狀態，其中重設電壓的絕對值小於設定電壓的絕對值；於讀取階段，當選擇電阻式非揮發性記憶體901 中連接位元線BL0的電阻可變場效電晶體310時，對位元線BL0施予讀取電壓，對位元線BL1…BLn施予在讀取電壓的二分之一至五分之一之間的電壓，對源線SL施予零電壓，其中讀取電壓的絕對值小於重設電壓的絕對值。藉由讀取電路依據讀出電流的高低，來判斷連接位元線BL0的電阻式非揮發性記憶體901為已設定或已重設。

另一方面，於啟動階段，當未選擇電阻式非揮發性記憶體901時，對源線SL施予在啟動電壓的二分之一至五分之一之間的電壓，對位元線BL0、BL1…BLn施予零電壓；於設定階段，當未選擇電阻式非揮發性記憶體901時，對源線SL施予在設定電壓的二分之一至五分之一之間的電壓，對位元線BL0、BL1…BLn施予零電壓；於重設階段，當未選擇電阻式非揮發性記憶體901時，對源線SL施予在重設電壓的二分之一至五分之一之間的電壓，對位元線BL0、BL1…BLn施予零電壓；於讀取階段，當未選擇電阻式非揮發性記憶體901時，對源線SL施予在讀取電壓的二分之一至五分之一之間的電壓，對位元線BL0、BL1…BLn施予零電壓。

第10A圖是依照本發明一些實施例之一種電阻式非揮發性記憶體1001的電路圖。第10A圖的電阻式非揮發性記憶體1001為第4A圖的電阻式非揮發性記憶體401的延伸架構。如第10A圖所示，多個電阻可變場效電晶體410分別電性連接位元線BL0、BL1…BLn，單極性源極/通道/汲極二極體140的兩端分別電性連接源線SL與多個電阻 可變場效電晶體410。

第10B圖是依照本發明一些實施例之一種電阻式非揮發性記憶體的電路圖。第10B圖的電阻式非揮發性記憶體1002為第4C圖的電阻式非揮發性記憶體403的延伸架構。如第10B圖所示，多個電阻可變場效電晶體430分別電性連接位元線BL0、BL1…BLn，單極性源極/通道/汲極二極體140的兩端分別電性連接源線SL與多個電阻可變場效電晶體430。

第10C圖是依照本發明一些實施例之一種電阻式非揮發性記憶體1003的電路圖。如第10C圖所示，多個電阻可變場效電晶體440分別電性連接位元線BL0、BL1…BLn，單極性源極/通道/汲極二極體130的兩端分別電性連接源線SL與多個電阻可變場效電晶體440。

第10D圖是依照本發明一些實施例之一種電阻式非揮發性記憶體1004的電路圖。第10D圖的電阻式非揮發性記憶體1004為第4B圖的電阻式非揮發性記憶體402的延伸架構。如第10D圖所示，多個電阻可變場效電晶體420分別電性連接位元線BL0、BL1…BLn，單極性源極/通道/汲極二極體130的兩端分別電性連接源線SL與多個電阻可變場效電晶體420。

在本發明的一些實施例中，電阻式非揮發性記憶體1001~1004的操作方法皆相同，與901~902的操作方法的電壓給予方式相反，故不再贅述之。

第11圖是依照本發明一些實施例之一種記憶體電 路的電路圖。如第11圖所示，記憶體電路包含複數個記憶體單元1105，排列成陣列。每一記憶體單元1105包含電阻式非揮發性記憶體1101。實作上，舉例而言，電阻式非揮發性記憶體1101的架構可為上述電阻式非揮發性記憶體901~902、1001~1004中任一者。

在第11圖中，電路1111透過源線SL0~SLn分別電性連接對應的電阻式非揮發性記憶體1101中的單極性源極/通道/汲極二極體的一端。另一方面，電路1112則是透過位元線BL0~BLn、BLn+1~BLh、BLh+1~BLp、BLm-k-2~BLm分別電性連接對應的電阻式非揮發性記憶體1101中的電阻可變場效電晶體。實作上，舉例而言，電路1111包含源線周邊電路與控制電路，電路1112包含位元線周邊電路與控制電路，讀取電路可選擇性地設置於電路1111或電路1112。

第12A圖是依照本發明一些實施例之一種電阻式非揮發性記憶體1200的電路圖。第12A圖的電阻式非揮發性記憶體1200的內部結構實質上與第10A圖的電阻式非揮發性記憶體1001的內部結構相同。電阻可變場效電晶體410_0~410_n中每一者的結構與電阻可變場效電晶體410的結構實質上相同。

第12B圖是依照本發明一些實施例之一種電阻式非揮發性記憶體1200的佈局示意圖。如第12B圖所示，源線SL0位於主動區1212的上方，源線SL1位於主動區1211的上方。

第12C圖是依照本發明一些實施例之一種電阻式非揮發性記憶體1200的剖面圖。如第12C圖所示，單極性源極/通道/汲極二極體140包含浮接虛擬閘極1221、源極/汲極擴散區1261與源極/汲極擴散區1262。源極/汲極擴散區1261與源極/汲極擴散區1262分別位於浮接虛擬閘極1221之相對兩側。接觸插塞1270的兩端分別接觸源極/汲極擴散區1261與導電層1280，接觸插塞1271的兩端分別接觸導電層1280與導電層1282，接觸插塞1272的兩端分別接觸導電層1282與源線SL0。接觸插塞1273的兩端分別接觸源極/汲極擴散區1262與導電層1281，接觸插塞1274的兩端分別接觸導電層1281與導電層1283。

電阻可變場效電晶體410_0包含閘極413、淺溝槽隔離1251以及源極/汲極擴散區1263。淺溝槽隔離1251以及源極/汲極擴散區1263分別位於電阻可變場效電晶體410_0的閘極413之相對兩側。淺溝槽隔離1251直接接觸電阻可變場效電晶體410_0的閘極413。淺溝槽隔離1251位於源極/汲極擴散區1262旁側。接觸插塞1275的兩端分別接觸電阻可變場效電晶體410_0的閘極413與導電層1283，接觸插塞1290的兩端分別接觸源極/汲極擴散區1263與位元線BL0。

電阻可變場效電晶體410_1包含閘極413、源極/汲極擴散區1263以及源極/汲極擴散區1264。源極/汲極擴散區1263以及源極/汲極擴散區1264分別位於電阻可變場效電晶體410_1的閘極413之相對兩側。接觸插塞 1276的兩端分別接觸電阻可變場效電晶體410_1的閘極413與導電層1283，接觸插塞1291的兩端分別接觸源極/汲極擴散區1264與位元線BL1。

電阻可變場效電晶體410_2包含閘極413、源極/汲極擴散區1264以及源極/汲極擴散區1265。源極/汲極擴散區1264以及源極/汲極擴散區1265分別位於電阻可變場效電晶體410_2的閘極413之相對兩側。接觸插塞1277的兩端分別接觸電阻可變場效電晶體410_2的閘極413與導電層1283，接觸插塞1292的兩端分別接觸源極/汲極擴散區1265與位元線BL2。

電阻可變場效電晶體410_3包含閘極413、源極/汲極擴散區1265以及源極/汲極擴散區1266。源極/汲極擴散區1265以及源極/汲極擴散區1266分別位於電阻可變場效電晶體410_3的閘極413之相對兩側。接觸插塞1278的兩端分別接觸電阻可變場效電晶體410_3的閘極413與導電層1283，接觸插塞1293的兩端分別接觸源極/汲極擴散區1266與位元線BL3。淺溝槽隔離1252位於源極/汲極擴散區1266旁側。

第13A圖是依照本發明一些實施例之一種電阻式非揮發性記憶體1300的電路圖。第13A圖的電阻式非揮發性記憶體1300的內部結構實質上與第10A圖的電阻式非揮發性記憶體1001的內部結構相同。

第13B圖是依照本發明一些實施例之一種電阻式非揮發性記憶體1300的佈局示意圖。如第13B圖所示，源 線SL0位於主動區1312的上方，源線SL1位於主動區1311的上方。

第13C圖是依照本發明一些實施例之一種電阻式非揮發性記憶體1300的剖面圖。如第13C圖所示，單極性源極/通道/汲極二極體140包含浮接虛擬閘極1321、源極/汲極擴散區1361與源極/汲極擴散區1360。源極/汲極擴散區1361與源極/汲極擴散區1360分別位於浮接虛擬閘極1321之相對兩側。接觸插塞1370的兩端分別接觸源極/汲極擴散區1361與導電層1380，接觸插塞1371的兩端分別接觸導電層1380與導電層1382，接觸插塞1372的兩端分別接觸導電層1382與源線SL0。接觸插塞1373的兩端分別接觸源極/汲極擴散區1360與導電層1381，接觸插塞1374的兩端分別接觸導電層1381與導電層1383。

電阻可變場效電晶體410_0包含閘極413、淺溝槽隔離1351以及源極/汲極擴散區1362。淺溝槽隔離1351以及源極/汲極擴散區1362分別位於電阻可變場效電晶體410_0的閘極413之相對兩側，淺溝槽隔離1351與源極/汲極擴散區1362之間為通道區1330。淺溝槽隔離1351直接接觸電阻可變場效電晶體410_0的閘極413。淺溝槽隔離1351位於源極/汲極擴散區1360旁側。接觸插塞1375的兩端分別接觸電阻可變場效電晶體410_0的閘極413與導電層1383，接觸插塞1390的兩端分別接觸源極/汲極擴散區1362與位元線BL0。

電阻可變場效電晶體410_1包含閘極413、淺溝槽 隔離1352以及源極/汲極擴散區1363。淺溝槽隔離1352以及源極/汲極擴散區1363分別位於電阻可變場效電晶體410_1的閘極413之相對兩側。淺溝槽隔離1352直接接觸電阻可變場效電晶體410_1的閘極413。淺溝槽隔離1352位於源極/汲極擴散區1362旁側。接觸插塞1376的兩端分別接觸電阻可變場效電晶體410_1的閘極413與導電層1383，接觸插塞1391的兩端分別接觸源極/汲極擴散區1363與位元線BL1。

電阻可變場效電晶體410_2包含閘極413、淺溝槽隔離1353以及源極/汲極擴散區1364。淺溝槽隔離1353以及源極/汲極擴散區1364分別位於電阻可變場效電晶體410_2的閘極413之相對兩側。淺溝槽隔離1353直接接觸電阻可變場效電晶體410_2的閘極413。淺溝槽隔離1353位於源極/汲極擴散區1363旁側。接觸插塞1377的兩端分別接觸電阻可變場效電晶體410_2的閘極413與導電層1383，接觸插塞1392的兩端分別接觸源極/汲極擴散區1364與位元線BL2。

電阻可變場效電晶體410_3包含閘極413、淺溝槽隔離1354以及源極/汲極擴散區1365。淺溝槽隔離1354以及源極/汲極擴散區1365分別位於電阻可變場效電晶體410_3的閘極413之相對兩側。淺溝槽隔離1354直接接觸電阻可變場效電晶體410_3的閘極413。淺溝槽隔離1354位於源極/汲極擴散區1364旁側。接觸插塞1378的兩端分別接觸電阻可變場效電晶體410_3的閘極413與導電層 1383，接觸插塞1393的兩端分別接觸源極/汲極擴散區1365與位元線BL3。

綜上所述，本發明之技術方案與現有技術相比具有明顯的優點和有益效果。本發明的電阻式非揮發性記憶體無需額外的字線及其相關電路，實現超微縮晶片尺寸，有利於CMOS持續微縮以及更精簡的晶片配置佈置和更高的成本效率。

雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

140:單極性源極/通道/汲極二極體 141、142:端 430:電阻可變場效電晶體 431:第一端 432:第二端 433:閘極 700:電阻式非揮發性記憶體 BL0:位元線 SL0:源線

Claims (19)

1. 一種電阻式非揮發性記憶體，包含： 至少一電阻可變場效電晶體，電性連接至少一位元線；以及 一單極性源極/通道/汲極二極體，其係由一無柵極電極的場效電晶體所構成，該單極性源極/通道/汲極二極體的兩端分別電性連接一源線與該至少一電阻可變場效電晶體。
2. 如請求項1所述之電阻式非揮發性記憶體，其中該至少一電阻可變場效電晶體的一閘極電性連接該至少一位元線，該至少一電阻可變場效電晶體的一第一端浮接，該單極性源極/通道/汲極二極體的兩端分別電性連接該源線與該至少一電阻可變場效電晶體的一第二端，該單極性源極/通道/汲極二極體為npn型二極體或nin型二極體。
3. 如請求項2所述之電阻式非揮發性記憶體，其中該單極性源極/通道/汲極二極體包含： 一浮接虛擬閘極；以及 一第一源極/汲極擴散區與一第二源極/汲極擴散區，分別位於該浮接虛擬閘極之相對兩側，該第一源極/汲極擴散區接觸一接觸插塞的一端，該接觸插塞的另一端接觸該源線。
4. 如請求項3所述之電阻式非揮發性記憶體，其中該單極性源極/通道/汲極二極體與該至少一電阻可變場效電晶體共用該第二源極/汲極擴散區，該至少一電阻可變場效電晶體包含： 一淺溝槽隔離，直接接觸該至少一電阻可變場效電晶體的該閘極，該淺溝槽隔離與該第二源極/汲極擴散區分別位於該至少一電阻可變場效電晶體的該閘極的相對兩側，該淺溝槽隔離做為該至少一電阻可變場效電晶體的該第一端，該第二源極/汲極擴散區做為該至少一電阻可變場效電晶體的該第二端。
5. 如請求項1所述之電阻式非揮發性記憶體，其中該單極性源極/通道/汲極二極體的兩端分別電性連接該源線與該至少一電阻可變場效電晶體的一閘極，該至少一電阻可變場效電晶體的一第一端浮接，該至少一電阻可變場效電晶體的一第二端電性連接該至少一位元線，該單極性源極/通道/汲極二極體為pnp型二極體或pip型二極體。
6. 如請求項5所述之電阻式非揮發性記憶體，其中該該單極性源極/通道/汲極二極體包含： 一浮接虛擬閘極；以及 一第一源極/汲極擴散區與一第二源極/汲極擴散區，分別位於該浮接虛擬閘極之相對兩側。
7. 如請求項6所述之電阻式非揮發性記憶體，更包含： 一第一導電層與一第二導電層，彼此電性隔離； 一第一接觸插塞，其兩端分別接觸該第一源極/汲極擴散區與該第一導電層； 一第二接觸插塞，其兩端分別接觸該第一導電層與該源線； 一第三接觸插塞，其兩端分別接觸該第二源極/汲極擴散區與該第二導電層；以及 一第四接觸插塞，其兩端分別接觸該至少一電阻可變場效電晶體的該閘極與該第二導電層。
8. 如請求項7所述之電阻式非揮發性記憶體，其中該至少一電阻可變場效電晶體包含： 一淺溝槽隔離，直接接觸該至少一電阻可變場效電晶體的該閘極，該淺溝槽隔離做為該至少一電阻可變場效電晶體的該第一端；以及 一第三源極/汲極擴散區，與該淺溝槽隔離分別位於該至少一電阻可變場效電晶體的該閘極的相對兩側，該第三源極/汲極擴散區做為該至少一電阻可變場效電晶體的該第二端。
9. 如請求項8所述之電阻式非揮發性記憶體，更包含： 一第五接觸插塞，其兩端分別接觸該第三源極/汲極擴散區與該至少一位元線。
10. 一種記憶體電路，包含： 複數個記憶體單元，排列成陣列，每一該記憶體單元包含一電阻式非揮發性記憶體，該電阻式非揮發性記憶體包含： 至少一電阻可變場效電晶體，電性連接至少一位元線；以及 一單極性源極/通道/汲極二極體，其係由一無柵極電極的場效電晶體所構成，該單極性源極/通道/汲極二極體的兩端分別電性連接一源線與該至少一電阻可變場效電晶體。
11. 如請求項10所述之記憶體電路，其中每一該記憶體單元包含一另一電阻式非揮發性記憶體，該另一電阻式非揮發性記憶體的一端電性連接該電阻式非揮發性記憶體與該至少一位元線，該另一電阻式非揮發性記憶體的另一端電性連接另一源線。
12. 如請求項10所述之記憶體電路，其中每一該記憶體單元包含一另一電阻式非揮發性記憶體，該另一電阻式非揮發性記憶體的一端電性連接該電阻式非揮發性記憶體與該源線，該另一電阻式非揮發性記憶體的另一端電性連接該至少一位元線。
13. 如請求項10所述之記憶體電路，其中該至少一電阻可變場效電晶體的一閘極電性連接該至少一位元線，該至少一電阻可變場效電晶體的一第一端浮接，該單極性源極/通道/汲極二極體的兩端分別電性連接該源線與該至少一電阻可變場效電晶體的一第二端，每一該記憶體單元包含一另一電阻式非揮發性記憶體，該另一電阻式非揮發性記憶體包含： 另外至少一電阻可變場效電晶體，其閘極電性連接另外至少一位元線，該另外至少一電阻可變場效電晶體的一第一端浮接；以及 另一單極性源極/通道/汲極二極體，其係由另一無柵極電極的場效電晶體所構成，該另一單極性源極/通道/汲極二極體的兩端分別電性連接該源線與該另外至少一電阻可變場效電晶體的一第二端。
14. 如請求項10所述之記憶體電路，其中該單極性源極/通道/汲極二極體的兩端分別電性連接該源線與該至少一電阻可變場效電晶體的一閘極，該至少一電阻可變場效電晶體的一第一端浮接，該至少一電阻可變場效電晶體的一第二端電性連接該至少一位元線，每一該記憶體單元包含一另一電阻式非揮發性記憶體，該另一電阻式非揮發性記憶體包含： 另外至少一電阻可變場效電晶體，其第一端浮接，該另外至少一電阻可變場效電晶體的一第二端電性連接該至少一位元線；以及 另一單極性源極/通道/汲極二極體，其係由另一無柵極電極的場效電晶體所構成，該另一單極性源極/通道/汲極二極體的兩端分別電性連接另一源線與該另外至少一電阻可變場效電晶體的一閘極。
15. 一種電阻式非揮發性記憶體的操作方法，該電阻式非揮發性記憶體包含彼此連接的一電阻可變場效電晶體與一單極性源極/通道/汲極二極體，該操作方法包含以下步驟： 對一位元線與一源線中之一者施予一零電壓，對該位元線與該源線中之另一者施予一非零電壓，以運作該電阻式非揮發性記憶體，其中該電阻可變場效電晶體電性連接該位元線，該單極性源極/通道/汲極二極體係由一無柵極電極的場效電晶體所構成，該單極性源極/通道/汲極二極體的兩端分別電性連接該源線與該電阻可變場效電晶體。
16. 如請求項15所述之操作方法，其中該電阻可變場效電晶體的一閘極電性連接該位元線，該電阻可變場效電晶體的一第一端浮接，該單極性源極/通道/汲極二極體的兩端分別電性連接該源線與該電阻可變場效電晶體的一第二端，該單極性源極/通道/汲極二極體為npn型二極體或nin型二極體，該操作方法更包含： 於一啟動階段，當選擇該電阻式非揮發性記憶體時，對該位元線施予一啟動電壓，對該源線施予該零電壓； 於一設定階段，當選擇該電阻式非揮發性記憶體時，對該位元線施予一設定電壓，對該源線施予該零電壓，其中該設定電壓的絕對值小於或等於該啟動電壓的絕對值； 於一重設階段，當選擇該電阻式非揮發性記憶體時，對該位元線施予一重設電壓，對該源線施予該零電壓，其中該重設電壓的絕對值小於該設定電壓的絕對值；以及 於一讀取階段，當選擇該電阻式非揮發性記憶體時，對該位元線施予一讀取電壓，對該源線施予該零電壓，其中該讀取電壓的絕對值小於該重設電壓的絕對值。
17. 如請求項16所述之操作方法，更包含： 於該啟動階段，當未選擇該電阻式非揮發性記憶體時，對該源線施予在該啟動電壓的二分之一至五分之一之間的電壓，對該位元線施予該零電壓； 於該設定階段，當未選擇該電阻式非揮發性記憶體時，對該源線施予在該設定電壓的二分之一至五分之一之間的電壓，對該位元線施予該零電壓； 於該重設階段，當未選擇該電阻式非揮發性記憶體時，對該源線施予在該重設電壓的二分之一至五分之一之間的電壓，對該位元線施予該零電壓；以及 於該讀取階段，當未選擇該電阻式非揮發性記憶體時，對該源線施予在該讀取電壓的二分之一至五分之一之間的電壓，對該位元線施予該零電壓。
18. 如請求項15所述之操作方法，其中該單極性源極/通道/汲極二極體的兩端分別電性連接該源線與該電阻可變場效電晶體的一閘極，該電阻可變場效電晶體的一第一端浮接，該電阻可變場效電晶體的一第二端電性連接該位元線，該單極性源極/通道/汲極二極體為pnp型二極體或pip型二極體，該操作方法更包含： 於一啟動階段，當選擇該電阻式非揮發性記憶體時，對該源線施予一啟動電壓，對該位元線施予該零電壓； 於一設定階段，當選擇該電阻式非揮發性記憶體時，對該源線施予一設定電壓，對該位元線施予該零電壓，其中該設定電壓的絕對值小於或等於該啟動電壓的絕對值； 於一重設階段，當選擇該電阻式非揮發性記憶體時，對該源線施予一重設電壓，對該位元線施予該零電壓，其中該重設電壓的絕對值小於該設定電壓的絕對值；以及 於一讀取階段，當選擇該電阻式非揮發性記憶體時，對該源線施予一讀取電壓，對該位元線施予該零電壓，其中該讀取電壓的絕對值小於該重設電壓的絕對值。
19. 如請求項18所述之操作方法，更包含： 於該啟動階段，當未選擇該電阻式非揮發性記憶體時，對該位元線施予在該啟動電壓的二分之一至五分之一之間的電壓，對該源線施予該零電壓； 於該設定階段，當未選擇該電阻式非揮發性記憶體時，對該位元線施予在該設定電壓的二分之一至五分之一之間的電壓，對該源線施予該零電壓； 於該重設階段，當未選擇該電阻式非揮發性記憶體時，對該位元線施予在該重設電壓的二分之一至五分之一之間的電壓，對該源線施予該零電壓；以及 於該讀取階段，當未選擇該電阻式非揮發性記憶體時，對該位元線施予在該讀取電壓的二分之一至五分之一之間的電壓，對該源線施予該零電壓。