[go: up one dir, main page]

TWI895631B - 用於對電漿中的離子能量分佈進行數位控制的方法和裝置 - Google Patents

用於對電漿中的離子能量分佈進行數位控制的方法和裝置

Info

Publication number
TWI895631B
TWI895631B TW111133650A TW111133650A TWI895631B TW I895631 B TWI895631 B TW I895631B TW 111133650 A TW111133650 A TW 111133650A TW 111133650 A TW111133650 A TW 111133650A TW I895631 B TWI895631 B TW I895631B
Authority
TW
Taiwan
Prior art keywords
capacitor
switch
waveform
voltage
coupled
Prior art date
Application number
TW111133650A
Other languages
English (en)
Other versions
TW202312640A (zh
Inventor
卡提克 拉馬斯瓦米
揚 楊
郭岳
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202312640A publication Critical patent/TW202312640A/zh
Application granted granted Critical
Publication of TWI895631B publication Critical patent/TWI895631B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32128—Radio frequency generated discharge using particular waveforms, e.g. polarised waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/004—Charge control of objects or beams
    • H01J2237/0048—Charging arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本文所提供的實施例大致包括用於產生波形以對處理腔室中的基板進行電漿處理的裝置、電漿處理系統和方法。本揭示內容的實施例包括用於產生偽階梯波形的裝置和方法，包括：在產生波形的第一階段期間，將第一電壓供應器與輸出節點耦合；在產生該波形的第二階段期間，將第一電容器耦合在該輸出節點與電接地節點之間；以及在產生該波形的第三階段期間，在該輸出節點與該電接地節點之間的串聯路徑中耦合該第一電容器和第二電容器。

Description

用於對電漿中的離子能量分佈進行數位控制的方法和裝置
本揭示內容的實施例大致與用於半導體設備製造的系統相關。更具體地說，本揭示內容的實施例與用於處理基板的電漿處理系統相關。
可靠地生產高縱橫比的特徵是下一代半導體設備的關鍵技術挑戰之一。形成高縱橫比特徵的一種方法使用電漿輔助蝕刻製程，其中在處理腔室中形成電漿，並將來自電漿的離子朝向基板的表面加速，以在設置在基板的表面上形成的掩膜層下方的材料層中形成開口。
在典型的電漿輔助蝕刻製程中，基板被定位在處理腔室中設置的基板支撐件上，在基板上方形成電漿，將離子從電漿朝向基板跨過電漿鞘（即在電漿與基板的表面之間形成的電子耗盡區域）加速。
人們發現，只向電漿處理腔室中的一個或多個電極輸送含有射頻（RF）訊號的正弦波的傳統射頻電漿輔助蝕刻製程，不能充分或理想地控制鞘的性質和所產生的離子能量，這導致了不理想的電漿處理結果。不理想的處理結果可能包括掩膜層的過度濺射和在高縱橫比特徵中產生側壁缺陷。
因此，本領域需要能夠提供理想的電漿輔助蝕刻製程結果的電漿處理和偏壓方法。
本文所提供的實施例大致包括用於產生電壓波形（例如偽階梯（pseudo-staircase）電壓波形）以對處理腔室中的基板進行電漿處理的裝置、電漿處理系統和方法。
一些實施例涉及一種波形產生器。該波形產生器一般包括：第一電壓供應器；第一開關，耦合在該第一電壓供應器與該波形產生器的輸出節點之間；第二開關；以及電容器陣列，其中該第二開關耦合在該輸出節點與該電容器陣列之間，其中該電容器陣列包括：第一電容器，與該第二開關耦合；第三開關，耦合在該第一電容器與電接地節點之間；第二電容器，選擇性地與該第一電容器與該第三開關之間的節點耦合；以及第四開關，耦合在該第二電容器與該電接地節點之間。
一些實施例涉及一種用於產生波形的方法。該方法一般包括以下步驟：在產生波形的第一階段期間，將第一電壓供應器與輸出節點耦合；在產生該波形的第二階段期間，將第一電容器耦合在該輸出節點與電接地節點之間；以及在產生該波形的第三階段期間，在該輸出節點與該電接地節點之間的串聯路徑中耦合該第一電容器和第二電容器。
一些實施例涉及一種用於產生波形的裝置。該裝置一般包括記憶體，以及與該記憶體耦合的一個或多個處理器。該記憶體和該一個或多個處理器被配置為：在產生波形的第一階段期間，將第一電壓供應器與輸出節點耦合；在產生該波形的第二階段期間，將第一電容器耦合在該輸出節點與電接地節點之間；以及在產生該波形的第三階段期間，在該輸出節點與該電接地節點之間的串聯路徑中耦合該第一電容器和第二電容器。
隨著技術節點向2奈米推進，具有較大縱橫比的較小特徵的製造涉及電漿處理的原子精度。對於電漿離子發揮重要作用的蝕刻製程，離子能量控制對半導體設備工業構成挑戰。傳統的射頻(RF)偏壓技術使用正弦波來激發電漿並加速與基板的表面相互作用的離子。
本揭示內容的一些實施例一般涉及用於產生偽階梯電壓波形以控制電漿中的離子能量分佈(IED)的技術。例如，本文所述的技術可以能夠使用產生偽階梯電壓波形的電容器(其例如位於積體電路外部)、開關和直流(DC)電源的網路，以在定位在電漿處理系統內的電極(例如靜電卡盤內的電極)上方的基板正在被來自電漿的正離子電流放電時，維持該電極上的負電壓，來對IED進行數位控制。當基板正在被正離子電流放電時，在電極上保持恆定負電壓的製程稱為電流補償。這些技術可以藉由藉由來自處理腔室控制器的數位命令創建多個離子能量峰，來對IED進行更精細的控制。
與傳統的離子能量控制方法相比，本文描述的技術提供了幾個優勢。例如，雖然一些傳統的方法允許創建單一的能量峰，但本文描述的技術能夠創建多個離子能量峰，這些能量峰可以被定制以滿足規格。此外，雖然一些傳統方法使用外部電流源來實現電流補償，但本揭示內容的實施例在不使用外部電流源的情況下實現了電流補償，減少了硬體面積消耗。本文描述的技術也允許以更大的選擇性蝕刻不同的材料，並沉積具有改進的薄膜性質的薄膜。此外，本文所述的技術可以允許藉由在週期性的暫態狀態下操作，在射頻（RF）電流回流不良的處理腔室中創建基板偏壓。 電漿處理系統的例子
圖1是配置為執行本文所闡述的一個或多個電漿處理方法的處理系統10的示意橫截面圖。在一些實施例中，處理系統10被配置為用於電漿輔助蝕刻製程，如反應性離子蝕刻（RIE）電漿處理。然而，應該注意的是，本文所述的實施例也可以與配置為用於其他電漿輔助製程（例如電漿增強沉積製程，例如電漿增強化學氣相沉積（PECVD）製程、電漿增強物理氣相沉積（PEPVD）製程、電漿增強原子層沉積（PEALD）製程、電漿處理或基於電漿的離子植入處理，例如，電漿摻雜（PLAD）處理）的處理系統一起使用。
如圖所示，處理系統10被配置為形成電容耦合電漿（CCP），其中處理腔室100包括設置在處理容積129中的上部電極（例如，腔室蓋123），該上部電極面向也設置在處理容積129中的下部電極（例如，基板支撐組件136）。在典型的電容耦合電漿（CCP）處理系統中，射頻（RF）源（例如，射頻產生器118）與上部電極或下部電極中的一者電性耦合，並輸送配置為點燃和維持電漿（例如，電漿101）的射頻訊號。在這種配置中，電漿被電容性地耦合到上部電極和下部電極中的每一者，並被設置在它們之間的處理區域中。通常，上部電極或下部電極中相對的一者被耦合到地線或第二射頻電源。基板支撐組件136的一個或多個部件（如支撐基部107）與包括射頻產生器118的電漿產生器組件163電性耦合，腔室蓋123與地線電性耦合。如圖所示，處理系統10包括處理腔室100、基板支撐組件136和系統控制器126。
處理腔室100通常包括腔室主體113，該腔室主體包括腔室蓋123、一個或多個側壁122和腔室基部124，它們共同界定了處理容積129。該一個或多個側壁122和腔室基部124通常包括尺寸和形狀被調整為為處理腔室100的元件形成結構支撐的材料，並且這些材料被配置為當電漿101在處理期間在處理腔室100的處理容積129中維持的真空環境內產生時，承受向這些材料施加的壓力和附加能量。在一個例子中，該一個或多個側壁122和腔室基部124由金屬形成，如鋁、鋁合金或不銹鋼合金。
藉由腔室蓋123設置的氣體入口128用於從與之流體連通的處理氣體源119向處理容積129輸送一種或多種處理氣體。基板103藉由該一個或多個側壁122中的一者中的開口（未示出）裝載到處理容積129中和從該處理容積移除，該開口在基板103的電漿處理期間用狹縫閥（未示出）密封。
系統控制器126（在本文也稱為處理腔室控制器）包括中央處理單元（CPU）133、記憶體134和支援電路135。系統控制器126用於控制用於處理基板103的製程序列，包括本文所述的基板偏壓方法。CPU 133是通用的電腦處理器，被配置為用於工業環境，以用於控制與其相關的處理腔室和子處理器。本文所述的一般為非易失性記憶體的記憶體134可以包括隨機存取記憶體、唯讀記憶體、軟碟或硬碟機，或其他合適形式的本端或遠端數位儲存器。支援電路135傳統上與CPU 133耦合，並包括快取記憶體、時脈電路、輸入/輸出子系統、電源等，以及它們的組合。軟體指令（程式）和資料可以被編碼並儲存在記憶體134內，以用於指示CPU 133內的處理器。系統控制器126中的CPU 133可讀取的軟體程式（或電腦指令）決定哪些任務是處理系統10中的部件可執行的。
通常，系統控制器126中的CPU 133可讀取的程式包括代碼，該代碼當由處理器（CPU 133）執行時，執行與本文所述電漿處理方案有關的任務。該程式可以包括用於控制處理系統10內的各種硬體和電氣部件，以執行用於實施本文所述方法的各種製程任務和各種製程序列的指令。在一個實施例中，該程式包括用於執行下面就圖4-7描述的操作中的一者或多者的指令。
處理系統可以包括電漿產生器組件163，用於在偏壓電極104處建立第一脈衝電壓（PV）波形的第一脈衝電壓源組件196，以及用於在邊緣控制電極115處建立第二脈衝電壓波形的第二脈衝電壓源組件197。第一脈衝電壓波形或第二脈衝電壓波形可以使用波形產生器產生，如本文就圖4、5和6的更詳細描述。在一些實施例中，電漿產生器組件163向支撐基部107（例如，電源電極或陰極）輸送射頻訊號，該訊號可以用於在設置在基板支撐組件136與腔室蓋123之間的處理區域中產生（維持和/或點燃）電漿101。在一些實施例中，射頻產生器118被配置為輸送射頻訊號，其頻率大於1百萬赫茲（MHz）或更大，或約2百萬赫茲或更大，如約13.56百萬赫茲或更大。
如上所述，在一些實施例中，包括射頻產生器118和射頻產生器組件160的電漿產生器組件163一般被配置為基於從系統控制器126提供的控制訊號，以期望的實質固定的正弦波形頻率向基板支撐組件136的支撐基部107輸送期望量的連續波（CW）或脈衝射頻電源。在處理期間，電漿產生器組件163被配置為向設置在基板支撐件105附近和基板支撐組件136內的支撐基部107輸送射頻電源（例如射頻訊號）。向支撐基部107輸送的射頻電源被配置為點燃和維持設置在處理容積129內的處理氣體的處理電漿101。
在一些實施例中，支撐基部107是射頻電極，該射頻電極經由射頻匹配電路162和第一濾波器組件161與射頻產生器118電性耦合，該射頻匹配電路和該第一濾波器組件都設置在射頻產生器組件160內。第一濾波器組件161包括一個或多個電氣元件，這些元件被配置為實質上防止由脈衝電壓波形產生器150的輸出產生的電流流經射頻電源輸送線167並損壞射頻產生器118。第一濾波器組件161對脈衝電壓波形產生器150內的脈衝電壓脈衝產生器PG1產生的脈衝電壓訊號起到高阻抗（例如，高Z）的作用，從而抑制電流流向射頻匹配電路162和射頻產生器118。
在一些實施例中，射頻產生器組件160和射頻產生器118用來使用設置在處理容積129中的處理氣體和由射頻產生器118輸送到支撐基部107的射頻電源（射頻訊號）產生的場，來點燃和維持處理電漿101。處理容積129藉由真空出口120與一個或多個專用真空泵流體耦合，使處理容積129保持在亞大氣壓條件下，並從中抽空處理和/或其他氣體。在一些實施例中，設置在處理容積129中的基板支撐組件136被設置在支撐軸桿138上，該軸桿被接地並通過腔室基部124延伸。然而，在一些實施例中，射頻產生器組件160被配置為向相對於支撐基部107設置在基板支撐件105中的偏壓電極104輸送射頻電源。
如上文所簡述的，基板支撐組件136一般包括基板支撐件105（例如，ESC基板支撐件）和支撐基部107。在一些實施例中，基板支撐組件136可以另外包括絕緣板111和接地板112，如下文進一步討論。支撐基部107藉由絕緣板111與腔室基部124電隔離，接地板112介於絕緣板111與腔室基部124之間。基板支撐件105與支撐基部107熱耦合並設置於其上。在一些實施例中，支撐基部107被配置為在基板處理期間調節基板支撐件105以及設置在基板支撐件105上的基板103的溫度。
一般而言，基板支撐件105是由介電質材料形成的，例如散裝燒結陶瓷材料，如耐腐蝕的金屬氧化物或金屬氮化物材料，例如，氧化鋁（Al 2O 3）、氮化鋁（AlN）、氧化鈦（TiO）、氮化鈦（TiN）、氧化釔（Y 2O 3）、其混合物或其組合。在本文的實施例中，基板支撐件105進一步包括嵌入其介電質材料中的偏壓電極104。在一些實施例中，藉由測量在偏壓電極104處建立的射頻波形來決定和/或監測用於將電漿101維持在偏壓電極104上方的處理區域中的射頻電源的一個或多個特性。
在一種配置中，偏壓電極104是卡緊極，用於將基板103固定（即卡緊）到基板支撐件105的基板支撐表面105A，並使用本文所述的一種或多種脈衝電壓偏壓方案，將基板103相對於處理電漿101偏壓。通常，偏壓電極104由一個或多個導電零件形成，如一個或多個金屬網、金屬箔、金屬板或其組合。
在一些實施例中，偏壓電極104與夾緊網路116電性耦合，該網路使用電導體（如同軸電源輸送線106（如同軸電纜））向其提供卡緊電壓，如約-5000伏特與約5000伏特之間的靜態直流電壓。正如下文將進一步討論的那樣，夾緊網路116包括偏壓補償電路元件116A、直流電源供應器155和偏壓補償模組阻斷電容器（在本文也稱為阻斷電容器C 5）。阻斷電容器C 5被設置在脈衝電壓（PV）波形產生器150的輸出與偏壓電極104之間。
基板支撐組件136可以進一步包括邊緣控制電極115，該電極定位在邊緣環114的下方，並包圍偏壓電極104和/或與偏壓電極104的中心有一定距離。一般來說，對於被配置為處理圓形基板的處理腔室100來說，邊緣控制電極115是環形的，由導電材料製成，並被配置為包圍偏壓電極104的至少一部分。在一些實施例中，如圖1所示，邊緣控制電極115被定位在基板支撐件105的一個區域內。在一些實施例中，如圖1所示，邊緣控制電極115包括導電的網、箔和/或板，它與基板支撐件105的基板支撐表面105A的距離（即Z方向）與偏壓電極104相似。在一些其他的實施例中，邊緣控制電極115包括導電的網、箔和/或板，它被定位在石英管110的一個區域上或內，該區域包圍偏壓電極104和/或基板支撐件105的至少一部分。或者，在一些其他的實施例中（未示出），邊緣控制電極115被定位在邊緣環114內或與之耦合，該邊緣環被設置在基板支撐件105上並與之相鄰。在這種配置中，邊緣環114是由半導體或介電質材料（如AlN等）形成的。
邊緣控制電極115可以藉由使用脈衝電壓波形產生器進行偏壓，該脈衝電壓波形產生器與用於對偏壓電極104進行偏壓的脈衝電壓波形產生器150不同。在一些實施例中，邊緣控制電極115可以藉由使用脈衝電壓波形產生器150來進行偏壓，該脈衝電壓波形產生器也被用於藉由將部分電源分給邊緣控制電極115，來對偏壓電極104進行偏壓。在一種配置中，第一脈衝電壓源組件196的第一脈衝電壓波形產生器150被配置為對偏壓電極104進行偏壓，而第二脈衝電壓源組件197的第二脈衝電壓波形產生器150被配置為對邊緣控制電極115進行偏壓。
電源輸送線157將第一脈衝電壓源組件196的脈衝電壓波形產生器150的輸出與可選的濾波器組件151和偏壓電極104電性連接。雖然下面的討論主要是討論用於將脈衝電壓波形產生器150與偏壓電極104耦合的第一脈衝電壓源組件196的電源輸送線157，但將脈衝電壓波形產生器150與邊緣控制電極115耦合的第二脈衝電壓源組件197的電源輸送線158也將包括相同或類似的部件。電源輸送線157的各種部分內的電導體可以包括：(a)一個同軸電纜或同軸電纜的組合，例如與剛性同軸電纜串聯連接的撓性同軸電纜；(b)絕緣的高電壓抗電暈安裝線（hookup wire）；(c)裸線；(d)金屬桿；(e)電連接器；或(f)(a)-(e)中的電氣元件的任何組合。可選的濾波器組件151包括一個或多個電氣元件，這些元件被配置為實質上防止由射頻產生器118的輸出產生的電流流經電源輸送線157並損壞脈衝電壓波形產生器150。可選的濾波器組件151對射頻產生器118產生的射頻訊號起著高阻抗（如高Z）的作用，從而抑制電源流向脈衝電壓波形產生器150。
第二脈衝電壓源組件197包括夾緊網路116，使得施加到邊緣控制電極115的偏壓可以類似於藉由耦合在第一脈衝電壓源組件196內的夾緊網路116施加到偏壓電極104的偏壓來配置。向偏壓電極104和邊緣控制電極115施加類似配置的脈衝電壓波形和夾緊電壓可以有助於改善處理期間整個基板表面上的電漿均勻性，從而改善電漿處理製程結果。
在一些實施例中，處理腔室100進一步包括石英管110，或項圈，它至少部分地圍束基板支撐組件136的一部分，以防止基板支撐件105和/或支撐基部107與腐蝕性處理氣體或電漿、清潔氣體或電漿或其副產品接觸。通常，石英管110、絕緣板111和接地板112被襯墊108所圍束。在一些實施例中，電漿屏109被定位在陰極襯墊108與側壁122之間，以防止電漿在襯墊108與該一個或多個側壁122之間的電漿屏109下面的容積中形成。
圖2A說明了可以在處理腔室的電極處建立的電壓波形。圖2B說明了由於不同的電壓波形（這些電壓波形與圖2A所示的電壓波形類似，並且是單獨在處理腔室內的電極（例如偏壓電極104）處建立的），在基板表面處建立的不同類型的電壓波形225和230的例子。如圖所示，這些波形包括兩個階段：離子電流階段205和鞘塌陷階段210。在離子電流階段205的開始，基板電壓的下降在基板上方形成高電壓鞘，將正離子向基板加速。在離子電流階段205期間轟擊基板表面的正離子在基板表面上沉積了正電荷，如果不加補償的話，在離子電流階段205期間會導致基板電壓逐漸正性增加，如圖2B中的電壓波形225所示。然而，基板表面上的正電荷不受控制的積累會不理想地逐漸使鞘和卡盤電容器放電，慢慢地減少鞘電壓降，使基板電位接近零，如電壓波形225所示。正電荷的積累導致了在基板表面處建立的電壓波形的電壓下降（例如，電壓變得更負）（圖2B）。然而，如圖2A所示，在離子電流階段205期間在電極處建立的具有負斜率的電壓波形可以產生，以便為建立的基板電壓波形建立方形區域（例如，接近零斜率），如圖2B中的電壓波形230所示。在離子電流階段205期間在電極處建立的波形中實施斜率可以稱為電流補償。離子電流階段205的開始與結束之間的電壓差決定了離子能量分佈函數（IEDF）的寬度。電壓差越大，IEDF的寬度就越寬。為了實現單能離子和更窄的IEDF寬度，在離子電流階段205中使用電流補償執行操作以使基板電壓波形變平。 用於產生波形的產生技術
本揭示內容的某些實施例一般涉及用於產生偽階梯電壓波形以控制電漿中的離子能量分佈（IED）的技術。例如，該技術可能涉及使用以週期性的暫態模式進行充電和放電的外部儲存電容器和開關的網路，以實現期望的脈衝波形，該脈衝波形在基板表面處形成期望的IED。
圖3A說明了使用單一射頻（RF）頻率激發波形時的典型IED。如圖所示，IED具有雙峰形狀，具有高能量峰306、低能量峰302和中等能量的離子（其例如與中等能量區域304相關聯）。從電漿蝕刻製程的角度來看，只有處於高能量峰或接近高能量峰的離子才具有能量和方向性，以克服在被蝕刻的材料中創建的離子產生的充電效應，並到達特徵的底部和實現蝕刻反應。具有中等能量的離子對蝕刻製程沒有好處，因為它們沒有方向性，會傾向於撞擊特徵的側壁，往往會導致不希望出現的IED誘發的特徵弓形輪廓。具有低能量的離子對蝕刻製程很重要，因為它們能清潔掩膜表面並維持掩膜層的形狀，防止孔的堵塞。本揭示內容的一些實施例提供的技術允許將IED從寬廣的IED操控成聚集在任何期望的值周圍的狹窄IED。
圖3B是說明依據本揭示內容的某些實施例，IED函數(IEDF)的曲線圖。IEDF包括多個高能量峰，如第一能量峰301、第二能量峰303和第三能量峰305。如圖所示，與第一能量峰301相關聯的能量略小於與第二能量峰303相關聯的能量，而與第二能量峰303相關聯的能量略小於與第三能量峰305相關聯的能量。狹窄的能量分佈和多個IED峰在基板表面上形成具有理想的原子精度的特徵方面是很有用的。與第三能量峰305(或高能量峰)相關聯的離子通常會被配置為具有能量和方向性，以達到正在蝕刻的高縱橫比特徵的底部，並實現蝕刻反應。從電漿蝕刻製程的角度來看，處於或接近高能量峰的離子通常也被配置為具有足夠的能量和方向性，以克服正在蝕刻的材料中所創建的離子產生的充電效應。第一能量峰301(低能量峰)和/或第二能量峰303內的離子可以產生，使其在蝕刻期間沒有足夠的能量到達特徵底部。然而，低能量和中等能量的離子在蝕刻製程中仍然可以是有用的，因為這些離子能量對蝕刻製程很重要，因為它們可以清潔掩膜表面並維持掩膜層的形狀，防止孔的堵塞。
IED可以基於波形產生器的不同開關(例如，波形產生器500的第二開關(S2)514、第七開關(S7) 524和/或第八開關(S8)526，如就圖5的更詳細描述)的操作/關閉來影響。本文描述的技術允許控制每個開關和每個開關關閉的持續時間，影響IED。藉由控制開關，圖3B所示的IED可以使用偽階梯電壓波形400來實現，如本文更詳細的描述。
圖4說明了依據本揭示內容的某些實施例，使用波形產生器(例如，圖5所示的波形產生器500)產生的偽階梯電壓波形400。在一些實施例中，波形產生器500至少形成第一脈衝電壓源組件196的脈衝波形產生器150的一部分和/或波形產生器500至少形成第二脈衝電壓源組件197的脈衝波形產生器150的一部分。偽階梯電壓波形400被應用於對晶圓進行偏壓以實現特定的IED。偽階梯電壓波形400的脈衝重複頻率可以從幾十千赫茲(kHz)到幾百千赫茲變化，如50千赫茲與800千赫茲之間，如100千赫茲與400千赫茲之間。偽階梯電壓波形400可以在一個脈衝波形循環內分為各種持續時間的多個步驟。
如圖所示，偽階梯電壓波形400包括波形區域401和405。波形區域401(其例如對應於圖2A的鞘塌陷階段210)包括直流(DC)訊號，波形區域405(其例如對應於圖2A的離子電流階段205)包括可以用於離子電流補償的電壓偽階梯。
在脈衝波形循環內的波形區域401的一部分期間，由於偽階梯電壓波形400的上升邊緣402，電漿主體電子（bulk electron）被吸引到基板的表面（例如，圖1的基板103的基板支撐表面105A），並且在電極處建立了正電壓（ ）。基板表面和電極（例如，圖1的偏壓電極104）形成電容元件（例如，靜電卡盤電容器（ ）），在這個階段期間，它將使電極上的等量正電荷（例如，與基板上的負電荷相比）抵消由主體電漿（bulk plasma）提供的電子積累所產生的場。
在偽階梯電壓波形400的下降邊緣403處，由於向電極施加偽階梯電壓波形400，離子被電子中和。負的電壓（- ）在電極處建立，負的直流鞘電位在基板表面上建立。這是較高能量峰的起源（例如，圖3B的IEDF的第三能量峰305）。直流鞘電位或更高的離子能量可以基於以下方程式使用下降邊緣403處的電壓降（ ）（例如 + ）和 與鞘電容（ ）之間的比率來近似： 因此，波形區域401的作用是維持腔室內的電漿，並為較高能量峰建立直流鞘電位。
由於進入的離子中和了基板表面上的電子，並且基板表面上積累了正電荷，如果沒有離子補償手段（也稱為電流補償），直流鞘電位就會下降。從而，由於直流鞘電位的變化，入射到基板表面上的離子將不會是單能的。為了補償在波形區域405內的離子電流階段期間基板上正電荷的收集，在一些實施例中，對電極施加電壓偽階梯以補償鞘電位的變化，從而維持恆定的鞘電位 （單能量峰）。在一些實施例中，在波形區域405中應用於電極的電壓偽階梯被分為多個子步驟，每個子步驟都有持續時間 ，該持續時間可以是恆定的或在子步驟之間變化。
在具有持續時間 的第一子步驟406中，總量為 的正電荷在基板表面上累積，其中離子電流（ ）可以基於電極電壓（ 的時間導數和鞘電容（ ）來計算為 ，因此直流鞘電位下降為 。為了補償直流鞘電位的這種變化，施加偽階梯電壓波形400的下降邊緣407處的電壓降（例如基於開關的關閉從電容器陣列的電容器網路向電極供應電子，這一點將就圖5更詳細地描述）。在電壓偽階梯的一個或多個子步驟期間施加的電壓降的量可以根據在電漿處理期間創建的已知或測得的離子電流 來決定，使得電壓偽階梯傾向於遵循期望的離子補償曲線413。
在第二子步驟408中，向電極施加-2V 0的電壓。電壓降（其例如與下降邊緣409相關聯）可以藉由在第二子步驟408的結束施加電壓來實施。在一個實施例中，在下降邊緣409處施加的電壓降與在下降邊緣407處施加的電壓降具有相同的幅度，如本文就圖5的更詳細描述。在下降邊緣409之後，第三子步驟410開始，在此期間對電極施加-3V 0的電壓。
在下降邊緣407和下降邊緣409期間，供應給電極的電子（其來自電容器陣列的一個或多個電容器）抵消了由進入的離子的正電荷引起的電子累積而產生的場，從而維持了直流鞘電位，這創建了-(V正+V 0)伏特左右的數位(取決於開關狀態)離子能量簇。應該注意的是，儘管圖4所示的例子在波形區域405中包括三個子步驟406、408、410，但在波形區域405中可以實施任何數量的子步驟。
圖5說明了依據本揭示內容的某些實施例，波形產生器500的示例實施方式。在一些實施例中，波形產生器500被配置為產生偽階梯電壓波形400(圖4)，它可以建立在電極(例如，圖1的偏壓電極104)或支撐基部(例如，圖1的支撐基部107)處。波形產生器500可以用於實施上面就圖1所描述的一個或多個波形產生器組件150。
波形產生器500包括電壓電源供應器，如第一電壓供應器502(例如，正直流電壓源)和第二電壓供應器504(例如，負直流電壓源)。
波形產生器500進一步包括電容器(也稱為脈衝電容元件)，如第一電容器(C1)506、第二電容器(C2)508和第三電容器(C3)510。第一電容器506、第二電容器508和第三電容器510可以用作電壓儲存元件，這些元件可以使用充電電路進行充電。
波形產生器500進一步包括開關(例如，電晶體)，例如第一開關(S1)512、第二開關(S2)514、第三開關(S3)516、第四開關(S4)518、第五開關（S5）520、第六開關（S6）522、第七開關（S7）524、第八開關（S8）526和第九開關（S9）528。這些開關可以是功率電晶體（例如，金屬氧化物半導體場效應電晶體（MOSFET））。這些開關可以是高電壓固態繼電器。這些開關可以用於選擇波形產生器500的電流路徑（也稱為輸出電流路徑）。
在一些態樣中，第一開關512、第五開關520、第六開關522和第九開關528以相同方式操作。例如，第一開關512、第五開關520、第六開關522和第九開關528同時被打開或關閉，如就圖6的更詳細描述。
第一開關512耦合在第一電壓供應器502與輸出節點534之間。第二開關514耦合在輸出節點534與電容器陣列之間。該電容器陣列至少包括第一電容器506和第二電容器508。第一電容器506與第二開關514耦合。第二電容器508選擇性地耦合到第一電容器506與第三開關516之間的節點517。第三開關516耦合在第一電容器506與電接地節點之間。第四開關518耦合在第二電容器508與電接地節點之間。
電容器陣列與充電電路連接。充電電路包括選擇性地與第一電容器506和第二電容器508中的每一者耦合的第二電壓供應器504。充電電路進一步包括耦合在第二電壓供應器504與第一電容器506之間的第五開關520，以及耦合在第五開關520與第二電容器508之間的第六開關522。第七開關524與第一電容器506與第三開關516之間的節點517以及第二電容器508與第六開關522之間的節點519耦合。第三電容器510選擇性地耦合到第二電容器508與第四開關518之間的節點521。第八開關526與第二電容器508與第四開關518之間的節點521以及第三電容器510與第九開關528之間的節點523耦合。
波形產生器500藉由輸出節點534與電漿處理腔室耦合。電漿處理腔室包括雜散電容器（C 雜散）530和靜電卡盤電容器（C esc）532。雜散電容器530代表電漿處理腔室的電極與電接地節點之間的電容。如上所述，靜電卡盤電容器532代表電極（例如圖1的偏壓電極104）與基板表面（例如圖1的基板支撐表面105A）之間的電容。靜電卡盤電容器532耦合在輸出節點（U out）534與電漿負載536（其可以是在電漿處理腔室中形成的電漿）之間。電漿負載536由鞘電容器（C 鞘）538（其代表離子補償電流和電漿鞘）和電漿電阻元件（R 電漿）540代表，該電漿電阻元件藉由一個或多個腔室部件（如腔室蓋）耦合到地線。
雖然圖5說明了包括用於形成電壓偽階梯的兩個電壓源、三個電容器和九個開關的配置，但這種配置並不旨在限制本文所提供的揭示內容的範圍，因為波形產生器500可以包括更多或更少數量的電壓源、電容器和開關，以類似的配置連接起來形成電壓偽階梯。正如下文將進一步討論的那樣，各種開關的打開和關閉的時序可以由從控制器（例如圖1的系統控制器126）發送的命令控制，這可以影響IED。就圖6更詳細地描述了用於產生圖4所示的偽階梯電壓波形400的波形產生器500的操作。
圖6是依據本揭示內容的某些實施例，說明開關狀態的時序圖600。雖然下面的討論主要揭露了一種開關定時過程，該過程在包括波形產生器（例如，圖5的波形產生器500）的系統上執行，以形成脈衝電壓波形（例如，圖4的偽階梯電壓波形400），但這種配置並不旨在限制本文所提供的揭示內容的範圍。
在波形循環（例如，偽階梯電壓波形400的循環）的第一階段（P1）中，基於來自控制器的命令，第一開關512（S1）、第五開關520（S5）、第六開關522（S6）和第九開關528（S9）被關閉。第二開關514（S2）被打開。第三開關516（S3）和第四開關518（S4）被關閉。
在第一階段（P1）期間，來自第一電壓供應器502的正直流電壓（ ）對雜散電容器530和靜電卡盤電容器532（其由晶圓表面和電極形成）進行充電。此外，在第一階段（P1）期間，開關516、518、520、522和528被關閉。因此，來自第二電壓供應器504的負直流電壓（-V 0）將第一電容器506（C1）、第二電容器508（C2）和第三電容器510（C3）充電至-V 0。
在波形循環的第二階段（P2）中，基於來自控制器的命令，第一開關512（S1）、第五開關520（S5）、第六開關522（S6）和第九開關528（S9）被打開。第二開關514（S2）和第三開關516（S3）被關閉。第七開關524（S7）、第四開關518（S4）和第八開關526（S8）被打開。因此，第一電容器506（C1）（其例如被充電到V 0）被耦合到輸出節點534，將負電壓-V 0施加到輸出節點534。
在第二階段（P2）期間，在從V 正到-V 0的脈衝步級的下降邊緣（例如，偽階梯電壓波形400的下降邊緣403）處，離子被來自第一電容器506的電漿主體電子中和。負電壓-V 0建立在電極（例如，靜電卡盤電容器532的不是面向電漿的一側）處，並且在晶圓表面上建立了負的直流鞘電位。由於進入的離子中和了晶圓表面上的電漿主體電子，如果沒有電流補償的手段，直流鞘電位就會下降。因此，由於直流鞘電位的變化（即脈衝波形下傾），入射到晶圓表面上的離子的能量將隨時間而變化。
為了實現電流補償，藉由向輸出節點534施加不同的負電壓幅度來產生偽階梯電壓波形400。例如，在波形循環的第三階段（P3）中，基於來自控制器的命令，第二開關514（S2）保持關閉。第一開關512（S1）、第五開關520（S5）、第六開關522（S6）和第九開關528（S9）被打開。第三開關516（S3）和第八開關526（S8）被打開。第七開關524（S7）和第四開關518（S4）被關閉。在第三階段期間，來自第一電容器506（C1）和第二電容器508（C2）的負電壓被施加在電極上（例如，施加到輸出節點534）。換句話說，藉由關閉第七開關524（S7）和第四開關518（S4），第一電容器506（C1）和第二電容器508（C2）（都充電到-V 0）被串聯起來。因此，電容器506、508的電壓之和（例如-2V 0）被施加到輸出節點534。
在波形循環的第四階段（P4）中，基於來自控制器的命令，第二開關514（S2）保持關閉。第一開關512（S1）、第五開關520（S5）、第六開關522（S6）和第九開關528（S9）保持打開。第三開關516（S3）保持打開。第四開關518（S4）被打開。第七開關524（S7）和第八開關526（S8）被關閉。在第四階段期間，來自第一電容器506（C1）、第二電容器508（C2）和第三電容器510（C3）中的每一者的負電壓（-V 0）（例如，偽階梯函數斜坡（pseudo-step function ramp）和暫態電壓的最負部分）被施加在輸出節點534上。換句話說，在第四階段（P4）期間，藉由關閉第七開關524（S7）和第八開關526（S8）並打開第四開關518（S4），電容器506、508、510（各自充電到-V 0）被串聯起來。因此，電容器506、508、510的電壓之和（例如-3V 0）被施加到輸出節點534。
波形循環的第四階段後，可以重複波形循環。偽階梯電壓波形400的多個階段和循環的應用可以使靜電卡盤電容器532的不是面向電漿的一側經受有效的上升，並在靜電卡盤電容器532的面向電漿的一側正在接受離子放電電流時創建若干直流偏壓實例。這些由所述的開關關閉導致的直流偏壓實例，創建了不同的能量峰（如圖3B所示）以控制電漿中的IED。
在一些態樣中，第一電容器506（C1）、第二電容器508（C2）和第三電容器510（C3）可以使用第二電壓供應器504充電到特定的電壓，這取決於正在實施的波形（例如，偽階梯電壓波形400）。在一些實施例中，第一電容器506（C1）、第二電容器508（C2）和第三電容器510（C3）可以被充電到更大或更小的電壓，以實施適合不同實施方式的波形的不同電壓位準。
在一些態樣中，波形產生器500在靜電卡盤電容器532的頂表面上維持期望的負電壓，因為靜電卡盤電容器532不斷被來自電漿負載536的正離子電流放電，如本文所述。例如，波形產生器500使用第一電容器506（C1）、第二電容器508（C2）和/或第三電容器510（C3）中儲存的電荷，藉由不斷地以暫態週期性的方式操作來維持靜電卡盤電容器532上的負電荷。
儘管在暫態條件下，跨靜電卡盤電容器532的瞬時電壓可能不會改變，但在一段時間內，在靜電卡盤電容器532的不是面向電漿的一側上持續單獨施加或持續結合施加來自第一電容器506（C1）、第二電容器508（C2）和/或第三電容器510（C3）的負電壓，將產生建立在電極和基板處的偽階梯電壓波形400。取決於波形產生器500中使用的電容器的數量、開關的時序和/或電壓供應器的數量，偽階梯電壓波形400的步級的數量（和持續時間）可能會有所不同。基於在靜電卡盤電容器532的不是面向電漿的一側上持續施加負電壓，靜電卡盤電容器532上的期望負電壓（即靜電卡盤電容器532的面向電漿的一側的直流偏壓）得以維持。
圖7是說明用於產生波形的方法700的流程圖。方法700可以由包括波形產生器（例如，圖5的波形產生器500）和/或系統控制器（例如，圖1的系統控制器126）的波形產生系統執行。
在活動702處，在產生波形（例如，圖4的偽階梯電壓波形400）的第一階段期間，波形產生系統將第一電壓供應器（例如，圖5的第一電壓供應器502）耦合到輸出節點（例如，輸出節點534）。輸出節點可以與設置在處理腔室（例如，圖1的處理腔室100）內的電極耦合。例如，輸出節點可以耦合到偏壓電極104或支撐基部107。第一電壓供應器向輸出節點供應正的直流電壓（例如， ）。
在第一階段期間，第一電容器（例如，圖1的第一電容器506）和第二電容器（例如，圖1的第二電容器508）被充電。例如，第一電容器和第二電容器被耦合到第二電壓供應器（例如，圖5的第二電壓供應器504）。第二電壓供應器將第一電容器和第二電容器充電到期望的電壓（例如，各自充電到負電壓-V 0）。
在活動704處，在產生波形的第二階段期間，波形產生系統將第一電容器耦合在輸出節點與電接地節點之間。在第二階段期間，輸出節點被提供來自第一電容器的負電壓（例如，-V 0）。
在活動706處，在產生波形的第三階段期間，波形產生系統在輸出節點與電接地節點之間的串聯路徑中耦合第一電容器和第二電容器。在第三階段期間，輸出節點被提供來自第一電容器和第二電容器的負電壓（例如，-2V 0）。波形循環的第三階段後，可以重複波形循環。
可選地，在活動708處，在產生波形的第四階段期間，波形產生系統在輸出節點與電接地節點之間的串聯路徑中耦合第一電容器、第二電容器和第三電容器。在第四階段期間，輸出節點被提供來自第一電容器、第二電容器和第三電容器的負電壓（例如，-3V 0）。波形循環的第四階段後，可以重複波形循環。
術語「耦合」在本文用來指兩個物體之間的直接或間接耦合。例如，如果物體A實體上觸碰到物體B，而物體B觸碰到物體C，那麼物體A和C仍然可以被認為是相互耦合的--即使物體A和C沒有直接實體上的相互觸碰。例如，第一物體可以與第二物體耦合，即使第一物體從未直接與第二物體發生實體接觸。
雖然上述內容是針對本揭示內容的實施例，但在不偏離其基本範圍的情況下，可以設計出本揭示內容的其他和進一步的實施例，並且其範圍是由後面的請求項決定的。
10:處理系統 100:處理腔室 101:電漿 103:基板 104:偏壓電極 105:基板支撐件 106:同軸電源輸送線 107:支撐基部 108:襯墊 109:電漿屏 110:石英管 111:絕緣板 112:接地板 113:腔室主體 114:邊緣環 115:邊緣控制電極 116:夾緊網路 118:射頻產生器 119:處理氣體源 120:真空出口 122:側壁 123:腔室蓋 124:腔室基部 126:系統控制器 128:氣體入口 129:處理容積 133:中央處理單元（CPU） 134:記憶體 135:支援電路 136:基板支撐組件 138:支撐軸桿 150:脈衝電壓（PV）波形產生器 151:濾波器組件 155:直流電源供應器 157:電源輸送線 158:電源輸送線 160:射頻產生器組件 161:第一濾波器組件 162:射頻匹配電路 163:電漿產生器組件 167:射頻電源輸送線 196:第一脈衝電壓源組件 197:第二脈衝電壓源組件 205:離子電流階段 210:鞘塌陷階段 225:電壓波形 230:電壓波形 301:第一能量峰 302:低能量峰 303:第二能量峰 304:中等能量區域 305:第三能量峰 306:高能量峰 400:偽階梯電壓波形 401:波形區域 402:上升邊緣 403:下降邊緣 405:波形區域 406:第一子步驟 407:下降邊緣 408:第二子步驟 409:下降邊緣 410:第三子步驟 413:離子補償曲線 500:波形產生器 502:第一電壓供應器 504:第二電壓供應器 506:第一電容器（C1） 508:第二電容器（C2） 510:第三電容器（C3） 512:第一開關（S1） 514:第二開關（S2） 516:第三開關（S3） 518:第四開關（S4） 520:第五開關（S5） 522:第六開關（S6） 524:第七開關（S7） 526:第八開關（S8） 528:第九開關（S9） 530:雜散電容器（C 雜散） 532:靜電卡盤電容器（C esc） 534:輸出節點（U out） 536:電漿負載 538:鞘電容器（C 鞘） 540:電漿電阻元件（R 電漿） 600:時序圖 700:方法 702:活動 704:活動 706:活動 708:活動 105A:基板支撐表面 116A:偏壓補償電路元件
為了能夠詳細理解本揭示內容的上述特徵，可以藉由參考實施例獲得上文簡要概述的本揭示內容的更詳細的描述，其中一些實施例在附圖中得到說明。然而，需要注意的是，附圖只說明示例性的實施例，因此不應被視為對該等實施例的範圍的限制，並且可以接受其他同等有效的實施例。
圖1是依據一個或多個實施例，處理系統的示意橫截面圖，該處理系統被配置為實行本文所闡述的方法。
圖2A示出依據一個或多個實施例，可以施加到處理腔室的電極的電壓波形。
圖2B示出由於施加到處理腔室的電極的電壓波形而在基板上建立的電壓波形。
圖3A說明了當使用單頻激發波形時的典型離子能量分佈（IED）。
圖3B是說明依據本揭示內容的某些態樣，IED函數(IEDF)的曲線圖。
圖4說明了依據本揭示內容的某些實施例，使用波形產生器來產生的偽階梯電壓波形。
圖5說明了依據本揭示內容的某些態樣，用於對IED進行數位控制的波形產生器的示例實施方式。
圖6是說明依據本揭示內容的某些態樣，圖5的波形產生器的開關的狀態的時序圖。
圖7是說明依據本揭示內容的某些態樣，用於產生波形的方法的流程圖。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
500:波形產生器
502:第一電壓供應器
504:第二電壓供應器
506:第一電容器(C1)
508:第二電容器(C2)
510:第三電容器(C3)
512:第一開關(S1)
514:第二開關(S2)
516:第三開關(S3)
518:第四開關(S4)
520:第五開關(S5)
522:第六開關(S6)
524:第七開關(S7)
526:第八開關(S8)
528:第九開關(S9)
530:雜散電容器(C雜散)
532:靜電卡盤電容器(Cesc)
534:輸出節點(Uout)
536:電漿負載
538:鞘電容器(C鞘)
540:電漿電阻元件(R電漿)

Claims (20)

  1. 一種波形產生器，包括： 一第一電壓供應器； 一第一開關，耦合在該第一電壓供應器與該波形產生器的一輸出節點之間； 一第二開關；以及 一電容器陣列，其中該第二開關耦合在該輸出節點與該電容器陣列之間，其中該電容器陣列包括： 一第一電容器，與該第二開關耦合； 一第三開關，耦合在該第一電容器與一電接地節點之間； 一第二電容器，選擇性地與該第一電容器與該第三開關之間的一節點耦合；以及 一第四開關，耦合在該第二電容器與該電接地節點之間。
  2. 如請求項1所述的波形產生器，進一步包括：一充電電路，與該電容器陣列耦合。
  3. 如請求項2所述的波形產生器，其中該充電電路包括一第二電壓供應器，該第二電壓供應器選擇性地與該第一電容器和該第二電容器中的每一者耦合。
  4. 如請求項3所述的波形產生器，其中該充電電路進一步包括： 一第五開關，耦合在該第二電壓供應器與該第一電容器之間；以及 一第六開關，耦合在該第五開關與該第二電容器之間。
  5. 如請求項4所述的波形產生器，其中該充電電路進一步包括一第七開關，該第七開關與該第一電容器與該第三開關之間的一節點以及該第二電容器與該第六開關之間的一節點耦合。
  6. 如請求項4所述的波形產生器，其中該第二電壓供應器選擇性地與一第三電容器耦合。
  7. 如請求項6所述的波形產生器，其中該充電電路進一步包括： 一第九開關，耦合在該第六開關與該第三電容器之間；以及 一第八開關，與該第二電容器與一第四開關之間的一節點以及該第三電容器與該第九開關之間的一節點耦合。
  8. 如請求項3所述的波形產生器，其中該第一電壓供應器和該第二電壓供應器各自包括一直流（DC）電壓源。
  9. 如請求項1所述的波形產生器，其中該第一開關、該第二開關、該第三開關和該第四開關各自包括一電晶體。
  10. 如請求項1所述的波形產生器，其中該波形產生器的該輸出節點與一處理腔室耦合。
  11. 一種用於波形產生器的方法，該方法包括以下步驟： 在產生一波形的一第一階段期間，將一第一電壓供應器與一輸出節點耦合； 在產生該波形的一第二階段期間，將一第一電容器耦合在該輸出節點與一電接地節點之間；以及 在產生該波形的一第三階段期間，在該輸出節點與該電接地節點之間的一串聯路徑中耦合該第一電容器和一第二電容器。
  12. 如請求項11所述的方法，進一步包括以下步驟：在該第一階段期間對該第一電容器和該第二電容器進行充電。
  13. 如請求項12所述的方法，其中對該第一電容器和該第二電容器進行充電之步驟包括以下步驟：將一第二電壓供應器與該第一電容器和該第二電容器耦合。
  14. 如請求項11所述的方法，進一步包括以下步驟：在該第二階段期間向該輸出節點提供儲存在該第一電容器上的一負電壓。
  15. 如請求項11所述的方法，進一步包括以下步驟：向該輸出節點提供一負電壓，該負電壓是儲存在該第一電容器和該第二電容器上的電壓的一總和。
  16. 一種用於波形產生的裝置，包括： 一記憶體；以及 一個或多個處理器，與該記憶體耦合，該記憶體和該一個或多個處理器被配置為： 在產生一波形的一第一階段期間，將一第一電壓供應器與一輸出節點耦合； 在產生該波形的一第二階段期間，將一第一電容器耦合在該輸出節點與一電接地節點之間；以及 在產生該波形的一第三階段期間，在該輸出節點與該電接地節點之間的一串聯路徑中耦合該第一電容器和一第二電容器。
  17. 如請求項16所述的裝置，其中該記憶體和該一個或多個處理器被進一步配置為：在該第一階段期間對該第一電容器和該第二電容器進行充電。
  18. 如請求項17所述的裝置，其中對該第一電容器和該第二電容器進行充電包括以下步驟：將一第二電壓供應器與該第一電容器和該第二電容器耦合。
  19. 如請求項16所述的裝置，其中該記憶體和該一個或多個處理器被進一步配置為：在該第二階段期間向該輸出節點提供儲存在該第一電容器上的一負電壓。
  20. 如請求項16所述的裝置，其中該記憶體和該一個或多個處理器被進一步配置為：向該輸出節點提供一負電壓，該負電壓是儲存在該第一電容器和該第二電容器上的電壓的一總和。
TW111133650A 2021-09-09 2022-09-06 用於對電漿中的離子能量分佈進行數位控制的方法和裝置 TWI895631B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202163242410P 2021-09-09 2021-09-09
US63/242,410 2021-09-09

Publications (2)

Publication Number Publication Date
TW202312640A TW202312640A (zh) 2023-03-16
TWI895631B true TWI895631B (zh) 2025-09-01

Family

ID=85385339

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111133650A TWI895631B (zh) 2021-09-09 2022-09-06 用於對電漿中的離子能量分佈進行數位控制的方法和裝置

Country Status (6)

Country Link
US (1) US12505982B2 (zh)
JP (1) JP7710606B2 (zh)
KR (1) KR20240045322A (zh)
CN (1) CN117751421A (zh)
TW (1) TWI895631B (zh)
WO (1) WO2023038773A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11848176B2 (en) 2020-07-31 2023-12-19 Applied Materials, Inc. Plasma processing using pulsed-voltage and radio-frequency power
WO2023038773A1 (en) * 2021-09-09 2023-03-16 Applied Materials, Inc. Method and apparatus for digital control of ion energy distribution in a plasma
US20240055228A1 (en) * 2022-08-10 2024-02-15 Mks Instruments, Inc. Plasma Process Control of Multi-Electrode Systems Equipped with Ion Energy Sensors
US12272524B2 (en) 2022-09-19 2025-04-08 Applied Materials, Inc. Wideband variable impedance load for high volume manufacturing qualification and on-site diagnostics
US12111341B2 (en) 2022-10-05 2024-10-08 Applied Materials, Inc. In-situ electric field detection method and apparatus
KR102850761B1 (ko) * 2023-08-09 2025-08-27 엠케이에스코리아 유한회사 멀티 스텝 펄스 dc 파형 발생 장치
WO2025187456A1 (ja) * 2024-03-07 2025-09-12 東京エレクトロン株式会社 プラズマ処理装置、バイアス電源システム、及びプラズマ処理方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109155618A (zh) * 2016-05-24 2019-01-04 Mks仪器有限公司 包括具有可切换粗调谐网络和可变电抗器细调谐网络的混合调谐网络的固态阻抗匹配系统
TW201931428A (zh) * 2017-12-29 2019-08-01 大陸商中微半導體設備（上海）股份有限公司 具有低頻射頻功率分佈調節功能的等離子反應器
US20210027990A1 (en) * 2017-08-25 2021-01-28 Eagle Harbor Technologies, Inc. Apparatus and Method of Generating a Waveform
EP2806553B1 (en) * 2013-05-23 2021-08-11 Shimadzu Corporation Circuit for generating a voltage waveform

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2844650B2 (ja) 1989-01-21 1999-01-06 日本電気株式会社 スイツチトキヤパシタ方式出力電圧制御回路
JP4219097B2 (ja) 1993-02-17 2009-02-04 セイコーインスツル株式会社 電子機器
EP1219934A1 (en) * 2000-11-28 2002-07-03 STMicroelectronics S.r.l. Method of reading a capacitive sensor and related integrated circuit
US7463362B2 (en) * 2004-04-13 2008-12-09 The Trustees Of Columbia University In The City Of New York Digital signal processor-based detection system, method, and apparatus for optical tomography
US20070092958A1 (en) * 2005-07-15 2007-04-26 Syed Naweed I Method and apparatus for guiding growth of neurons
JP4389858B2 (ja) 2005-09-26 2009-12-24 パナソニック電工株式会社 電源回路
EP2092547B1 (en) 2006-10-31 2014-01-22 MKS Instruments, Inc. Method and apparatus for preventing instabilities in radio-frequency plasma processing
EP2220754A4 (en) 2007-11-21 2012-10-03 Univ Arizona State CONTINUOUS / CONTINUOUS CONDENSER CONVERTERS SWITCHED ADAPTIVE ELEVATORS / ADAPTERS
US8916022B1 (en) * 2008-09-12 2014-12-23 Novellus Systems, Inc. Plasma generator systems and methods of forming plasma
JP5295833B2 (ja) 2008-09-24 2013-09-18 株式会社東芝 基板処理装置および基板処理方法
US9396908B2 (en) * 2011-11-22 2016-07-19 Lam Research Corporation Systems and methods for controlling a plasma edge region
JP5921964B2 (ja) 2012-06-11 2016-05-24 東京エレクトロン株式会社 プラズマ処理装置及びプローブ装置
US8824982B2 (en) * 2012-06-27 2014-09-02 Intel Corporation Time-variant antenna enabled by switched capacitor array on silicon
US9656094B2 (en) * 2013-06-14 2017-05-23 Cardiothrive, Inc. Biphasic or multiphasic pulse generator and method
US20150020848A1 (en) * 2013-07-19 2015-01-22 Lam Research Corporation Systems and Methods for In-Situ Wafer Edge and Backside Plasma Cleaning
US10222468B2 (en) * 2013-09-27 2019-03-05 William Marsh Rice University Miniaturized direct digital-to-impulse radar sensors in silicon
US9755496B2 (en) * 2013-11-21 2017-09-05 National Instruments Corporation Solid state wideband high impedance voltage converter
US9484214B2 (en) * 2014-02-19 2016-11-01 Lam Research Corporation Systems and methods for improving wafer etch non-uniformity when using transformer-coupled plasma
US10283330B2 (en) * 2016-07-25 2019-05-07 Lam Research Corporation Systems and methods for achieving a pre-determined factor associated with an edge region within a plasma chamber by synchronizing main and edge RF generators
US10236765B2 (en) * 2017-01-31 2019-03-19 Infineon Technologies Ag Switched-capacitor circuit and method of operating a switched-capacitor circuit
CN119030506A (zh) 2017-12-07 2024-11-26 朗姆研究公司 用于半导体rf等离子体处理的脉冲内的rf脉冲
US10840890B2 (en) * 2018-01-04 2020-11-17 University College Dublin Discrete time IIR filter with high stop band rejection
US11190167B2 (en) * 2018-01-21 2021-11-30 University College Dublin Discrete time charge sharing IIR bandpass filter incorporating clock phase reuse
CN110212762B (zh) 2018-02-28 2021-05-28 新动力等离子体株式会社 提高脉冲功能的高频功率发生装置
US12127779B2 (en) * 2018-09-04 2024-10-29 Inter Science Gmbh Methods, systems, and apparatuses for tissue ablation using a modulated exponential decay pulse
JP7066920B2 (ja) * 2018-09-28 2022-05-13 ラム リサーチ コーポレーション プラズマチャンバの電極への電力送出を最適化するシステムおよび方法
CN113169019A (zh) 2018-11-09 2021-07-23 浦卓科技有限公司 用于等离子体处理设备的电压波形发生器
WO2020154310A1 (en) * 2019-01-22 2020-07-30 Applied Materials, Inc. Feedback loop for controlling a pulsed voltage waveform
US10910196B1 (en) * 2019-07-24 2021-02-02 Tokyo Electron Limited Mode-switching plasma systems and methods of operating thereof
US11476090B1 (en) * 2021-08-24 2022-10-18 Applied Materials, Inc. Voltage pulse time-domain multiplexing
WO2023038773A1 (en) * 2021-09-09 2023-03-16 Applied Materials, Inc. Method and apparatus for digital control of ion energy distribution in a plasma

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2806553B1 (en) * 2013-05-23 2021-08-11 Shimadzu Corporation Circuit for generating a voltage waveform
CN109155618A (zh) * 2016-05-24 2019-01-04 Mks仪器有限公司 包括具有可切换粗调谐网络和可变电抗器细调谐网络的混合调谐网络的固态阻抗匹配系统
US20210027990A1 (en) * 2017-08-25 2021-01-28 Eagle Harbor Technologies, Inc. Apparatus and Method of Generating a Waveform
TW201931428A (zh) * 2017-12-29 2019-08-01 大陸商中微半導體設備（上海）股份有限公司 具有低頻射頻功率分佈調節功能的等離子反應器

Also Published As

Publication number Publication date
KR20240045322A (ko) 2024-04-05
US12505982B2 (en) 2025-12-23
JP2024534993A (ja) 2024-09-26
JP7710606B2 (ja) 2025-07-18
TW202312640A (zh) 2023-03-16
CN117751421A (zh) 2024-03-22
US20230071168A1 (en) 2023-03-09
WO2023038773A1 (en) 2023-03-16

Similar Documents

Publication Publication Date Title
TWI895631B (zh) 用於對電漿中的離子能量分佈進行數位控制的方法和裝置
TWI861505B (zh) 用於波形產生的設備及方法
CN116018665B (zh) 电压脉冲的时域复用
CN115868003B (zh) 用于基板处理的脉冲电压增压
JP7736820B2 (ja) イオン電流補償の装置及び方法
KR20240017919A (ko) 펄스식 dc 플라즈마 챔버에서의 플라즈마 균일성 제어
JP7705962B2 (ja) イオンエネルギー制御を伴うプラズマ励起