TWI893925B - 伽馬電壓產生器、資料驅動電路及伽馬電壓產生方法 - Google Patents

Abstract

本申請案涉及一種伽馬電壓產生器、資料驅動電路及伽馬電壓產生方法，伽馬電壓產生器包括至少一個主電阻串及至少一個取樣模組。主電阻串具有用於輸出互不相同的伽馬電壓的多個主分壓節點。部分主分壓節點還作為接收伽馬基準電壓的主基準電壓節點，且部分主分壓節點還作為主取樣節點。主取樣節點的數量小於主分壓節點數量。在任意兩個相鄰的主基準電壓節點之間設置有至少一個主取樣節點，同一個取樣模組的輸入端與輸出端電性連接至同一個主取樣節點。取樣模組對主取樣節點的電壓取樣得到取樣電壓並將主取樣節點的電壓鉗位在取樣電壓的準位。

Description

伽馬電壓產生器、資料驅動電路及伽馬電壓產生方法

本申請案涉及顯示技術領域，特別是涉及一種伽馬電壓產生器、資料驅動電路及伽馬電壓產生方法。

隨著電子技術的不斷發展，手機、可攜式電腦、個人數位助理(PDA)、平板電腦、媒體播放機等消費性電子產品大多都採用顯示器作為輸入輸出設備，以使產品具有更友善的人機對話模式。通常顯示器包括顯示面板和用於驅動顯示面板顯示圖像的驅動電路。顯示面板包括多個畫素單元。驅動電路包括時序控制電路、掃描驅動電路以及資料驅動電路。其中，資料驅動電路接收伽馬電壓(gamma voltage)產生器提供的多個不同的伽馬電壓，基於顯示資料選擇對應的伽馬電壓，根據選擇的伽馬電壓將顯示資料轉換為驅動電壓，再經由資料線將驅動電壓提供給對應的畫素單元。其中，伽馬電壓產生器包括至少一個電阻串。通常情況下，在電阻串中相鄰兩個電阻之間引出一個端子，用於輸出伽馬電壓。資料驅動電路中輸出緩衝電路的輸入端會根據端子提供的伽馬電壓執行充/放電操作。其中，充/放電操作的回應時間與電阻串上端子對應的等效電阻值相關。當伽馬電壓產生器提供的伽馬電壓的數量少於電阻串中電阻的數量時，即部分或全部端子對應的等效電阻值增加時，伽馬電壓受擾動後無法快速回復(recovery)，會導致輸出緩衝電路的充/放電操作回應過慢，進而影響資料驅動電路的輸出轉換速率(slew rate)。

本申請案的主要目的是提供一種伽馬電壓產生器、資料驅動電路及伽馬電壓產生方法，旨在解決現有技術中如何提高資料驅動電路的伽馬電壓回復速度及驅動電壓轉換速率的問題。

一種伽馬電壓產生器，包括： 至少一個主電阻串，具有用於輸出互不相同的伽馬電壓的多個主分壓節點；至少兩個主分壓節點還作為接收伽馬基準電壓的主基準電壓節點，至少一個主分壓節點還作為主取樣節點；其中，不同位置的主分壓節點分別作為主基準電壓節點以及主取樣節點，且主取樣節點的數量小於主分壓節點數量；在任意兩個相鄰的主基準電壓節點之間設置有至少一個主取樣節點；以及 至少一個取樣模組，與至少一個主取樣節點對應，且與對應的主取樣節點電性連接；其中，同一個取樣模組的輸入端與輸出端電性連接至對應的同一個主取樣節點；取樣模組用於對對應的主取樣節點的電壓取樣得到取樣電壓並將主取樣節點的電壓鉗位在取樣電壓的準位。

此外，為了實現上述目的，本申請案還提出一種資料驅動電路，包括多個資料驅動器以及一個伽馬電壓產生器，每個資料驅動器用於根據輸出自伽馬電壓產生器的伽馬電壓輸出驅動電壓給對應的資料線；伽馬電壓產生器包括： 至少一個主電阻串具有用於輸出互不相同的伽馬電壓的多個主分壓節點；至少兩個主分壓節點還作為接收伽馬基準電壓的主基準電壓節點，至少一個主分壓節點還作為主取樣節點；其中，不同位置的主分壓節點分別作為主基準電壓節點以及主取樣節點，且主取樣節點的數量小於主分壓節點數量；在任意兩個相鄰的主基準電壓節點之間設置有至少一個主取樣節點；以及 至少一個取樣模組，與至少一個主取樣節點對應，且與對應的主取樣節點電性連接；其中，同一個取樣模組的輸入端與輸出端電性連接至對應的同一個主取樣節點；取樣模組用於對對應的主取樣節點的電壓取樣得到取樣電壓並將主取樣節點的電壓鉗位在取樣電壓的準位。

此外，為了實現上述目的，本申請案還提出一種伽馬電壓產生方法，應用於資料驅動電路；資料驅動電路包括多個資料驅動器以及一個伽馬電壓產生器；伽馬電壓產生方法包括如下步驟： 提供至少一個主電阻串以及與主電阻串電性連接的至少一個取樣模組； 在主電阻串上設置至少兩個主基準電壓節點以及至少一個主取樣節點； 藉由至少兩個主基準電壓節點接收對應的至少兩個伽馬基準電壓； 將每個取樣模組的輸入端和輸出端與主電阻串上對應的同一個主取樣節點電性連接； 藉由電壓分割方式，至少兩個主基準電壓節點接收的至少兩個伽馬基準電壓在主電阻串上形成互不相同的多個伽馬電壓，並將多個伽馬電壓輸出至多個資料驅動器； 在一個顯示週期內，當取樣模組工作在取樣階段時，取樣模組對電性連接的主取樣節點的電壓進行取樣，以獲得對應的主取樣節點的取樣電壓； 在同一個顯示週期內，當取樣模組工作在保持階段時，取樣模組將取樣電壓輸出給對應的主取樣節點，以將主取樣節點的電壓鉗位在取樣電壓的準位。

本申請案的伽馬電壓產生器、資料驅動電路及伽馬電壓產生方法，藉由設置主取樣節點以及取樣模組，可在取樣階段的取樣操作以及在保持階段將對應的主取樣節點的電壓鉗位在取樣階段得到的取樣電壓，可防止系統內其他電路（例如資料驅動器內的電路）擾動主取樣節點的電壓，使資料驅動器內部的回復速度有明顯提升，可更快的達到目標電壓。同時，取樣模組對主電阻串上的主取樣節點進行取樣，可減少伽馬電壓產生器在資料驅動電路中的佔用面積，且降低伽馬基準電壓的數量，進而減少伽馬電壓產生器的佈線空間。

為了使本技術領域的人員更好地理解本申請案之方案，下面將結合本申請案實施例中的附圖，對本申請案實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本申請案一部分的實施例，而不是全部的實施例。

本申請案的說明書及上述附圖中的術語「第一」、「第二」和「第三」等是用於區別不同物件，而非用於描述特定順序。

除非另有定義，本文所使用的所有的技術和科學術語與本案所屬技術領域的技術人員通常理解的含義相同。本文中在本申請案的說明書中所使用的術語只是為了描述具體的實施方式的目的，不是旨在於限制本申請案。本文所使用的術語「及／或」包括一個或複數個相關的所列項目的任意的和所有的組合。

下面結合附圖對本申請案的伽馬電壓產生器、資料驅動電路及伽馬電壓產生方法的具體實施方式進行說明。

請參閱圖1，其為顯示裝置1的模組示意圖。在本申請案的至少一個實施方式中，顯示裝置1可以為液晶顯示器，也可以為具有自發光結構的有機發光二極體(OLED：organic light emitting diode)顯示器。顯示裝置1設置有顯示區域101以及圍繞顯示區域101設置的非顯示區域103。顯示區域101內包括多條掃描線S1-Sn以及多條資料線D1-Dm。其中，n，m為正整數。多條掃描線S1-Sn沿第一方向X延伸且相互平行設置，多條資料線D1-Dm沿第二方向Y延伸且相互平行設置，多條掃描線S1-Sn與多條資料線D1-Dm相互絕緣並呈網格交叉設置，定義出多個呈矩陣排列的畫素單元20。在本申請案的至少一個實施例中，第一方向X與第二方向Y垂直設置。在其他實施方式中，第一方向X與第二方向Y可呈其他角度交叉設置。

顯示裝置1包括設置於非顯示區域103內的資料驅動電路100、掃描驅動電路200以及時序控制電路300。每一行畫素單元20藉由一條資料線Dm與資料驅動電路100電性連接，每一列畫素單元20藉由一條掃描線Sn與掃描驅動電路200電性連接。時序控制電路300分別與資料驅動電路100以及掃描驅動電路200電性連接。時序控制電路300根據接收的輸入控制信號CONT產生第一同步控制信號CONT1給資料驅動電路100並產生第二同步控制信號CONT2給掃描驅動電路200，根據接收的圖像IMAGE產生圖像資料DATA給資料驅動電路100。同步控制信號可包括週期性的同步控制信號和非週期性的同步控制信號。同步控制信號包括垂直同步訊號(Vertical synchronization, Vsync)、水準同步信號(Horizontal synchronization, Hsync)以及資料使能信號（Data Enable, DE）。

請一併參閱圖2，其為資料驅動電路100的模組示意圖。在本申請案的至少一個實施方式中，資料驅動電路100包括多個資料驅動器110以及一個伽馬電壓產生器120。

每個資料驅動器110與伽馬電壓產生器120電性連接。每個資料驅動器110接收來自時序控制電路300的圖像資料DATA，在一個顯示週期Td內接收伽馬電壓產生器120輸出的多個伽馬電壓VGR(1)~VGR(k)，並根據圖像資料DATA選擇伽馬電壓VGR(1)~VGR(k)其中一者對圖像資料DATA進行轉換並處理後產生驅動電壓Sout，並根據時序控制電路300的同步控制信號藉由對應的資料線D(i)提供驅動電壓Sout給對應的畫素單元20，以使得對應的畫素單元20顯示圖像。其中，i，k為小於等於m的正整數。其中，在一個顯示週期Td內，資料驅動器110依次經過非驅動階段T1以及驅動階段T2。在非驅動階段T1，資料驅動器110未執行驅動操作；在驅動階段T2，資料驅動器110執行驅動操作並輸出對應的驅動電壓Sout給對應的資料線D(i)。每個資料驅動器110包括移位暫存模組111、資料鎖存模組112、電位平移模組113、數位類比轉換模組114以及輸出緩衝模組115。

移位暫存模組111與資料鎖存模組112電性連接，用於產生取樣脈衝信號給資料鎖存模組112。

資料鎖存模組112與移位暫存模組111以及電位平移模組113電性連接，用於對資料信號DATA進行暫存。

電位平移模組113與資料鎖存模組112以及數位類比轉換模組114電性連接，用於對信號進行電位的平移。

數位類比轉換模組114與伽馬電壓產生器120、電位平移模組113以及輸出緩衝模組115電性連接，用於根據調製後的取樣信號選擇伽馬電壓VGR(1)~VGR(k)其中一者作為目標伽馬電壓VGR(target)並輸出給輸出緩衝模組115。

輸出緩衝模組115與數位類比轉換模組114以及對應的資料線D(i)電性連接，用於接收目標伽馬電壓VGR(target)並根據目標伽馬電壓VGR(target)將驅動電壓Sout提供給對應的資料線D(i)。

伽馬電壓產生器120與資料驅動器110電性連接。伽馬電壓產生器120用於根據接收的多個伽馬基準電壓VGMA(1)~VGMA(j)，且藉由電壓分割方式輸出多個互不相同的伽馬電壓VGR(1)~VGR(k)給資料驅動器110。需注意，在本申請案的不同實施方式中，伽馬基準電壓VGMA(1)~VGMA(j)可以由資料驅動電路100外部的電源電路提供，也可以由資料驅動電路100的內部模組提供，且這些實施方式皆能減少伽馬基準電壓VGMA(1)~VGMA(j)的佈線數量，尤其前者還可減少資料驅動電路100內的銲墊（pad）數量。伽馬電壓產生器120內設置有多個用於接收伽馬基準電壓VGMA(1)~VGMA(j)的主基準電壓節點Ngama_m(1)~Ngama_m(j)以及多個主取樣節點Nsample_m(1)~Nsample_m(h)。其中，j，h為小於k的正整數。即，主取樣節點Nsample_m(1)~Nsample_m(h)的數量小於伽馬電壓VGR(1)~VGR(k)的數量。伽馬電壓產生器120還用於在一個顯示週期Td內依次工作在取樣階段Ts和保持階段Th。其中，在取樣階段Ts，伽馬電壓產生器120對主取樣節點Nsample_m(1)~Nsample_m(h)執行取樣操作，以得到每個主取樣節點Nsample_m(1)~Nsample_m(h)對應的取樣電壓，並在保持階段Th將主取樣節點Nsample_m(1)~Nsample_m(h)的電壓鉗位在取樣操作中獲得的取樣電壓準位。顯示週期Td的時間長度等於取樣階段Ts和保持階段Th的時間長度之和。在本發明的至少一個實施方式中，非驅動階段T1的時間長度小於取樣階段Ts的時間長度，驅動階段T2的時間長度大於保持階段Th的時間長度。即，在資料驅動器110由非驅動階段T1切換至驅動階段T2時，伽馬電壓產生器120維持在取樣階段Ts，並在經過延遲時間Tc後切換至保持階段Th。在其他實施方式中，非驅動階段T1的時間長度等於取樣階段Ts的時間長度，驅動階段T2的時間長度等於保持階段Th的時間長度。

伽馬電壓產生器120包括至少一個主電阻串121以及至少一個取樣模組123。在本申請案的至少一個實施方式中，伽馬電壓產生器120包括一個主電阻串121。在其他實施方式中，伽馬電壓產生器120可包括兩個主電阻串121，其中一個主電阻串121用於提供正極性的多個伽馬電壓VGR(1)~VGR(k)，另一個主電阻串121用於提供負極性的多個伽馬電壓(圖未顯示)。主電阻串121根據所接收之伽馬基準電壓VGMA(1)~VGMA(j)藉由電壓分割方式輸出多個互不相同的伽馬電壓VGR(1)~VGR(k)。

主電阻串121包括多個串聯連接的電阻，且形成多個主分壓節點N_m(1)~N_m(k)。多個主分壓節點N_m(1)~N_m(k)用於輸出伽馬電壓VGR(1)~VGR(k)。同時，如圖3至圖5所示，多個主分壓節點N_m(1)~N_m(k)中的一部分還可作為主基準電壓節點Ngama_m(1)~Ngama_m(j)，多個主分壓節點N_m(1)~N_m(k)中的另一部分還可作為主取樣節點Nsample_m(1)~Nsample_m(h)。主基準電壓節點Ngama_m(1)~Ngama_m(j)接收對應的伽馬基準電壓VGMA(1)~VGMA(j)。每個主取樣節點Nsample_m(1)~Nsample_m(h)對應設置一個取樣模組123。其中，在主電阻串121上的主取樣節點Nsample_m(1)~Nsample_m(h)的位置與主基準電壓節點Ngama_m(1)~Ngama_m(j)的位置皆不重複。另外，如圖3至圖5所示，多個主取樣節點Nsample_m(1)~Nsample_m(h)和多個主基準電壓節點Ngama_m(1)~Ngama_m(j)中任意相鄰二者之間設置有預定數量的電阻，且這些預定數量可相同，也可不同，皆依實際需求而決定。其中，預定數量可以為1個，也可以為多個。在圖3中，主取樣節點Nsample_m(1)與主基準電壓節點Ngama_m(1)相鄰設置，且二者之間設置有預定數量的電阻，主取樣節點Nsample_m(1)還與主基準電壓節點Ngama_m(2)相鄰設置，且二者之間設置有預定數量的電阻。舉例而言，若圖3中的p=41且q=81，則表示主取樣節點Nsample_m(1)與相鄰的主基準電壓節點Ngama_m(1)之間設置有40個電阻，且主取樣節點Nsample_m(1)與相鄰的主基準電壓節點Ngama_m(2)之間同樣設置有40個電阻。另一例子，若圖3中的p=31且q=81，則表示主取樣節點Nsample_m(1)與相鄰的主基準電壓節點Ngama_m(1)之間設置有30個電阻，而主取樣節點Nsample_m(1)與相鄰的主基準電壓節點Ngama_m(2)之間設置有50個電阻。在圖4中，主取樣節點Nsample_m(2)與主取樣節點Nsample_m(1)相鄰設置，且二者之間設置有預定數量的電阻；主取樣節點Nsample_m(2)與主取樣節點Nsample_m(3)相鄰設置，且二者之間設置有預定數量的電阻。舉例而言，若圖4中的o=21、p=51且q=81，則表示主取樣節點Nsample_m(2)與相鄰的主取樣節點Nsample_m(1)之間設置有30個電阻，且主取樣節點Nsample_m(2)與相鄰的主取樣節點Nsample_m(3)之間同樣設置有30個電阻。另一例子，若圖4中的o=21、p=41且q=81，則表示主取樣節點Nsample_m(2)與相鄰的主取樣節點Nsample_m(1)之間設置有20個電阻，而主取樣節點Nsample_m(2)與相鄰的主取樣節點Nsample_m(3)之間設置有40個電阻。在圖5中，主取樣節點Nsample_m(1)與主基準電壓節點Ngama_m(1)相鄰設置，且二者之間設置有預定數量的電阻，主取樣節點Nsample_m(1)與主取樣節點Nsample_m(2)相鄰設置，且二者之間設置有預定數量的電阻。舉例而言，若圖5中的p=41且q=81，則表示主取樣節點Nsample_m(1)與相鄰的主基準電壓節點Ngama_m(1)之間設置有40個電阻，且主取樣節點Nsample_m(1)與相鄰的主取樣節點Nsample_m(2)之間同樣設置有40個電阻。另一例子，若圖5中的p=31且q=81，則表示主取樣節點Nsample_m(1)與相鄰的主基準電壓節點Ngama_m(1)之間設置有30個電阻，而主取樣節點Nsample_m(1)與相鄰的主取樣節點Nsample_m(2)之間設置有50個電阻。同理，上述關於電阻數量的決定方式亦可適用在圖3至圖5的其餘主取樣節點Nsample_m(1)~Nsample_m(h)及主基準電壓節點Ngama_m(1)~Ngama_m(j)，故不再贅述。

此外，主電阻串121上的每個電阻的電阻值亦可根據需求進行調整。例如，主電阻串121上的每個電阻的電阻值之間可以互不相同，也可以部分相同，還可以全部相同。在實際應用中，伽馬電壓產生器120接收的伽馬基準電壓VGMA(1)~VGMA(j)的數量是可調整的，但在伽馬基準電壓VGMA(1)~VGMA(j)的數量較少的情況下，可能導致相鄰的兩個伽馬基準電壓VGMA(1)~VGMA(j)之間的總電阻值變大，進而在資料驅動器110執行充/放電操作時，伽馬電壓VGR(1)~VGR(k)的電壓回復速度變慢，導致資料驅動電路100的輸出轉換速率降低，故本申請案提出各種實施方式來克服此問題。如圖3所示，其為第一實施方式的伽馬電壓產生器120a的電路示意圖。其中，j等於4，k等於256，h等於3。即，伽馬電壓產生器120a藉由四個主基準電壓節點Ngama_m(1)~Ngama_m(4)分別接收第一伽馬基準電壓VGMA(1)、第二伽馬基準電壓VGMA(2)、第三伽馬基準電壓VGMA(3)以及第四伽馬基準電壓VGMA(4)。其中，在主電阻串121a上，多個主取樣節點Nsample_m(1)~Nsample_m(3)中的一個可設置在多個主基準電壓節點Ngama_m(1)~Ngama_m(j)中任意相鄰兩者之間。即，在主基準電壓節點Ngama_m(1)~Ngama_m(2)之間設置有一個主取樣節點Nsample_m(1)，在主基準電壓節點Ngama_m(2)~Ngama_m(3)之間設置有一個主取樣節點Nsample_m(2)，在主基準電壓節點Ngama_m(3)~Ngama_m(4)之間設置有一個主取樣節點Nsample_m(3)。在主電阻串121a上，主基準電壓節點Ngama_m(1)也可作為用於輸出伽馬電壓VGR(1)的節點，主基準電壓節點Ngama_m(2)也可作為用於輸出伽馬電壓VGR(q)的節點，主基準電壓節點Ngama_m(3)也可作為用於輸出伽馬電壓VGR(s)的節點，主基準電壓節點Ngama_m(4)也可作為用於輸出伽馬電壓VGR(256)的節點。同樣地，在主電阻串121a上，主取樣節點Nsample_m(1)可同時作為用於輸出伽馬電壓VGR(p)的節點，主取樣節點Nsample_m(2)可同時作為用於輸出伽馬電壓VGR(r)的節點，主取樣節點Nsample_m(3)可同時作為用於輸出伽馬電壓VGR(t)的節點。

如圖4所示，其為第二實施方式的伽馬電壓產生器120b的電路示意圖。其中，j等於4，k等於256，h等於9。即，伽馬電壓產生器120b藉由四個主基準電壓節點Ngama_m(1)~Ngama_m(4)分別接收第一伽馬基準電壓VGMA(1)、第二伽馬基準電壓VGMA(2)、第三伽馬基準電壓VGMA(3)以及第四伽馬基準電壓VGMA(4)。在主電阻串121b上，多個主基準電壓節點Ngama_m(1)~Ngama_m(j)中任意相鄰的兩者之間均設置有三個主取樣節點Nsample_m(1)~Nsample_m(h)。即，在主基準電壓節點Ngama_m(1)~Ngama_m(2)之間設置有主取樣節點Nsample_m(1)~Nsample_m(3)，在主基準電壓節點Ngama_m(2)~Ngama_m(3)之間設置有主取樣節點Nsample_m(4)~Nsample_m(6)，在主基準電壓節點Ngama_m(3)~Ngama_m(4)之間設置有主取樣節點Nsample_m(7)~Nsample_m(9)。在主電阻串121b上，主基準電壓節點Ngama_m(1)也可作為用於輸出伽馬電壓VGR(1)的節點，主基準電壓節點Ngama_m(2)也可作為用於輸出伽馬電壓VGR(q+1)的節點，主基準電壓節點Ngama_m(3)也可作為用於輸出伽馬電壓VGR(t+1)的節點，主基準電壓節點Ngama_m(4)也可作為用於輸出伽馬電壓VGR(256)的節點。同樣地，在主電阻串121b上，主取樣節點Nsample_m(1)可同時作為用於輸出伽馬電壓VGR(o)的節點，主取樣節點Nsample_m(2)可同時作為用於輸出伽馬電壓VGR(p)的節點，主取樣節點Nsample_m(3)可同時作為用於輸出伽馬電壓VGR(q)的節點，主取樣節點Nsample_m(4)可同時作為用於輸出伽馬電壓VGR(q+2)的節點，主取樣節點Nsample_m(5)可同時作為用於輸出伽馬電壓VGR(s+1)的節點，主取樣節點Nsample_m(6)可同時作為用於輸出伽馬電壓VGR(t)的節點，主取樣節點Nsample_m(7)可同時作為用於輸出伽馬電壓VGR(t+2)的節點，主取樣節點Nsample_m(8)可同時作為用於輸出伽馬電壓VGR(u+1)的節點，主取樣節點Nsample_m(9)可同時作為用於輸出伽馬電壓VGR(v)的節點。

如圖5所示，其為第三實施方式的伽馬電壓產生器120c的電路示意圖。其中，j等於2，k等於256，h等於5。即，伽馬電壓產生器120c藉由兩個主基準電壓節點Ngama_m(1)~Ngama_m(2)分別接收第一伽馬基準電壓VGMA(1)以及第二伽馬基準電壓VGMA(2)。在主電阻串121c上，二個主基準電壓節點Ngama_m(1)~Ngama_m(2)之間設置有多個主取樣節點Nsample_m(1)~Nsample_m(h)。即，在主基準電壓節點Ngama_m(1)~Ngama_m(2)之間設置有五個主取樣節點Nsample_m(1)~Nsample_m(5)。主電阻串121c上的主基準電壓節點Ngama_m(1)也可作為用於輸出伽馬電壓VGR(1)的節點，主電阻串121c上的主基準電壓節點Ngama_m(2)也可作為用於輸出伽馬電壓VGR(256)的節點。同樣地，在主電阻串121c上，主取樣節點Nsample_m(1)可同時作為用於輸出伽馬電壓VGR(p)的節點，主取樣節點Nsample_m(2)可同時作為用於輸出伽馬電壓VGR(q)的節點，主取樣節點Nsample_m(3)可同時作為用於輸出伽馬電壓VGR(r)的節點，主取樣節點Nsample_m(4)可同時作為用於輸出伽馬電壓VGR(s)的節點，主取樣節點Nsample_m(5)可同時作為用於輸出伽馬電壓VGR(t)的節點。

在其他實施方式中，在主電阻串121上，多個主基準電壓節點Ngama_m(1)~Ngama_m(j)中任意相鄰兩者之間插設的主取樣節點Nsample_m(1)~Nsample_m(h)的數量可以互不相同，也可以部分相同，可根據實際需求進行設定。以圖5所示的主電阻串121c為例，在主基準電壓節點Ngama_m(1)~Ngama_m(2)之間可設置的主取樣節點Nsample_m(1)~Nsample_m(h)的數量可以調整為小於k的任意數值。例如，在主基準電壓節點Ngama_m(1)~Ngama_m(2)之間可設置一個主取樣節點Nsample_m(1)、十個主取樣節點Nsample_m(1)~Nsample_m(10)、一百個主取樣節點Nsample_m(1)~Nsample_m(100)、或二百個主取樣節點Nsample_m(1)~Nsample_m(200)。此外，以圖4所示的主電阻串121b為例，多個主基準電壓節點Ngama_m(1)~Ngama_m(j)中任意相鄰的兩者之間所設置的主取樣節點Nsample_m(1)~Nsample_m(h)的數量也可根據需求進行調整。例如，在主基準電壓節點Ngama_m(1)~Ngama_m(2)之間可設置一個主取樣節點Nsample_m(1)，在主基準電壓節點Ngama_m(2)~Ngama_m(3)之間可設置二個主取樣節點Nsample_m(2)~Nsample_m(3)，在主基準電壓節點Ngama_m(3)~Ngama_m(4)之間可設置四個主取樣節點Nsample_m(4)~Nsample_m(7)。另一方面，主取樣節點Nsample_m(1)~Nsample_m(3)的位置可根據需求進行調整。以圖3所示的主電阻串121a為例，主取樣節點Nsample_m(1)設置於主基準電壓節點Ngama_m(1)~Ngama_m(2)之間的中間位置。即，主取樣節點Nsample_m(1)與主基準電壓節點Ngama_m(1)之間的電阻數量等於主取樣節點Nsample_m(1)與主基準電壓節點Ngama_m(2)之間的電阻數量。或者，主取樣節點Nsample_m(1)也可以靠近主基準電壓節點Ngama_m(1)設置。即，主取樣節點Nsample_m(1)與主基準電壓節點Ngama_m(1)之間的電阻數量小於主取樣節點Nsample_m(1)與主基準電壓節點Ngama_m(2)之間的電阻數量。或者，主取樣節點Nsample_m(1)也可以靠近主基準電壓節點Ngama_m(2)設置。即，主取樣節點Nsample_m(1)與主基準電壓節點Ngama_m(1)之間的電阻數量大於主取樣節點Nsample_m(1)與主基準電壓節點Ngama_m(2)之間的電阻數量。

在例如圖3至圖5的實施方式中，各個主取樣節點Nsample_m(1)~Nsample_m(h)之處皆對應設置一個取樣模組123a，且同一個取樣模組123a的輸入端和輸出端電性連接至主電阻串121上的同一個主取樣節點Nsample_m(h)。取樣模組123a的輸入端用於在取樣階段Ts對主取樣節點Nsample_m(h)進行取樣以得到取樣電壓，取樣模組123a的輸出端用於在保持階段Th輸出取樣電壓給主取樣節點Nsample_m(h)，以將主取樣節點Nsample_m(h)的電壓鉗位在取樣電壓的準位。換句話說，在圖3至圖5的實施方式中，取樣模組123a對同一個主取樣節點Nsample_m(h)執行取樣操作和保持操作，使得對應的主取樣節點Nsample_m(h)上的電壓在受到干擾時（例如驅動階段時）可快速回復至對應的取樣電壓的準位。

請一併參閱圖6及圖7，其分別為取樣模組123a在取樣階段Ts以及在保持階段Th的電路示意圖。其中，取樣模組123a與對應的主取樣節點Nsample_m(1)電性連接，且主取樣節點Nsample_m(1)也可作為用於輸出伽馬電壓VGR(p)的節點。其中，p為小於等於k的正整數。在一個顯示週期Td內，取樣模組123a依次工作在取樣階段Ts和保持階段Th。在取樣階段Ts，取樣模組123a對主取樣節點Nsample_m(1)上的電壓進行取樣，以得到對應的取樣電壓；在保持階段Th，取樣模組123a將對應的主取樣節點Nsample_m(1)上的電壓鉗位在取樣電壓的準位。

取樣模組123a包括運算放大器OP1、第一電晶體Q1、第二電晶體Q2、第三電晶體Q3、第四電晶體Q4以及保持電容C。第一電晶體Q1的控制端接收第一控制信號HSPB，第一電晶體Q1的第一連接端與運算放大器OP1的輸出端電性連接，第一電晶體Q1的第二連接端與對應的主取樣節點Nsample_m(1)電性連接。第二電晶體Q2的控制端接收第二控制信號HSP，第二電晶體Q2的第一連接端與運算放大器OP1的輸出端電性連接，第二電晶體Q2的第二連接端與對應的主取樣節點Nsample_m(1)電性連接。第三電晶體Q3的控制端接收第一控制信號HSPB，第三電晶體Q3的第一連接端與運算放大器OP1的正向輸入端電性連接，第三電晶體Q3的第二連接端與對應的主取樣節點Nsample_m(1)電性連接。第四電晶體Q4的控制端接收第二控制信號HSP，第四電晶體Q4的第一連接端與運算放大器OP1的正向輸入端電性連接，第四電晶體Q4的第二連接端與對應的主取樣節點Nsample_m(1)電性連接。亦即，第一電晶體Q1和第二電晶體Q2並聯連接做為第一開關元件，第三電晶體Q3和第四電晶體Q4並聯連接做為第二開關元件。保持電容C的一端與運算放大器OP1的正向輸入端電性連接，另一端接地。保持電容C用於在取樣階段Ts進行充電/放電以保存取樣電壓，並在保持階段Th將運算放大器OP1的正向輸入端的電壓保持在取樣電壓的準位。運算放大器OP1的反向輸入端與運算放大器OP1的輸出端電性連接。基於運算放大器OP1的連接方式，運算放大器OP1的正向輸入端與反向輸入端之間存在虛短路（Virtual short）特性，使得運算放大器OP1的正向輸入端、反向輸入端以及輸出端三者的電壓相同。即，在運算放大器OP1的正向輸入端、反向輸入端以及輸出端的電壓與保持電容C的取樣電壓相同。其中，第一控制信號HSPB和第二控制信號HSP為時序控制電路300輸出的信號，且互為反向信號。在任意時刻，第一控制信號HSPB與第二控制信號HSP的電位狀態相反。即，在第一控制信號HSPB為高電位時，第二控制信號HSP為低電位；在第一控制信號HSPB為低電位時，第二控制信號HSP為高電位。在本申請案的至少一個實施方式中，第一電晶體Q1和第四電晶體Q4為N型場效應電晶體(NMOS)；第二電晶體Q2和第三電晶體Q3為P型場效應電晶體(PMOS)；其中，控制端為閘極，第一連接端為源極，第二連接端為汲極。

請一併參閱圖8，圖8為顯示驅動信號LD、伽馬電壓VGR(p)、目標伽馬電壓VGR(target)、輸出緩衝模組115輸出的驅動電壓Sout、第一控制信號HSPB的時序示意圖。其中，取樣模組123a的輸入端和輸出端均與主取樣節點Nsample_m(1)電性連接，且主取樣節點Nsample_m(1)也可作為用於輸出伽馬電壓VGR(p)的節點。即，取樣模組123a的輸入端和輸出端均與主電阻串121上的主分壓節點N_m(p)電性連接。圖8的虛線波形為現有技術中伽馬電壓VGR(p)、目標伽馬電壓VGR(target)以及輸出緩衝模組115輸出的驅動電壓Sout的電壓變化曲線。資料驅動電路100的工作原理具體描述如下：

在非驅動階段T1，顯示驅動信號LD處於低電位，主取樣節點Nsample_m(1)的電壓為伽馬電壓VGR(p)，且伽馬電壓VGR(p)為參考電壓Va1，對應目標伽馬電壓VGR(target)上的電壓處於第一低電壓Vb2，輸出緩衝模組115輸出的驅動電壓Sout處於第二低電壓Vc2。此時，第一控制信號HSPB處於低電位，第一電晶體Q1和第二電晶體Q2截止，第三電晶體Q3和第四電晶體Q4導通，使得取樣模組123a工作在取樣階段Ts並執行取樣操作。此時，信號路徑如圖6的箭頭所示，主取樣節點Nsample_m(1)上的電流由主取樣節點Nsample_m(1)經過並聯連接的第三電晶體Q3和第四電晶體Q4流至運算放大器OP1的正向輸入端，並對保持電容C進行充電。輸出緩衝模組115輸出的驅動電壓Sout處於第二低電壓Vc2。在本申請案的至少一個實施方式中，第一低電壓Vb2和第二低電壓Vc2相同，第一低電壓Vb2和第二低電壓Vc2可以為0V，也可以為其他數值。

在由非驅動階段T1切換至驅動階段T2，且未超過延遲時間Tc時，顯示驅動信號LD處於高電位，資料驅動器110開始驅動。此時，第一控制信號HSPB維持處於低電位，取樣模組123a維持在取樣階段Ts。第一電晶體Q1和第二電晶體Q2維持截止，第三電晶體Q3和第四電晶體Q4維持導通。主取樣節點Nsample_m(1)的伽馬電壓VGR(p)維持在參考電壓Va1，對應目標伽馬電壓VGR(target)上的電壓維持處於第一低電壓Vb2，輸出緩衝模組115輸出的驅動電壓Sout維持處於第二低電壓Vc2。

在經過延遲時間Tc後，第一控制信號HSPB切換至高電位，取樣模組123a切換至保持階段Th。此時，使得第一電晶體Q1和第二電晶體Q2導通，第三電晶體Q3和第四電晶體Q4截止。在受到干擾的情況下（例如資料驅動器110在驅動階段T2從伽馬電壓產生器120抽取電流），主取樣節點Nsample_m(1)的伽馬電壓VGR(p)產生暫態擾動。即，伽馬電壓VGR(p)由參考電壓Va1往暫態電壓Va2變化。在圖8的例子中，暫態電壓Va2小於參考電壓Va1，但在其他的情況下，暫態電壓Va2也可能大於參考電壓Va1。在保持電容C和運算放大器OP1的共同作用下，主取樣節點Nsample_m(1)上的伽馬電壓VGR(p)由暫態電壓Va2快速回復至參考電壓Va1。此時，信號路徑如圖7的箭頭所示，電壓由運算放大器OP1的正向輸入端經過並聯連接的第一電晶體Q1和第二電晶體Q2提供給主取樣節點Nsample_m(1)，以使主取樣節點Nsample_m(1)的伽馬電壓VGR(p)能快速回復。對應目標伽馬電壓VGR(target)上的電壓由第一低電壓Vb2上升至第一高電壓Vb1，輸出緩衝模組115輸出的驅動電壓Sout由第二低電壓Vc2上升至第二高電壓Vc1。在本申請案的至少一個實施方式中，參考電壓Va1、第一高電壓Vb1以及第二高電壓Vc1相同。

在上述資料驅動電路100中，相較於現有技術（圖8中虛線波形）而言，藉由取樣模組123a在取樣階段Ts的取樣操作以及在保持階段Th將主取樣節點Nsample_m(1)~Nsample_m(h)的電壓鉗位在取樣階段Ts得到的取樣電壓的準位，可防止系統內其他電路（例如資料驅動器110內的電路）擾動主取樣節點Nsample_m(1)~Nsample_m(h)的電壓，使資料驅動器110內部電壓的回復速度有明顯提升，進而提高驅動電壓Sout的轉換速率，可更快的達到目標電壓準位。另外，伽馬電壓產生器120藉由設置取樣模組123a的數量小於伽馬電壓VGR(1)~VGR(k)的數量的設計方式，可減少伽馬電壓產生器120a在資料驅動電路100中的佔用面積。同時，取樣模組123a對主電阻串121上的主取樣節點Nsample_m(1)~Nsample_m(h)進行取樣及保持的方式，可降低伽馬基準電壓VGMA(1)~VGMA(j)的數量，進而減少伽馬電壓產生器120a的佈線空間。

換言之，前述本案第一至第三實施方式能在減小伽馬電壓產生器120a的電路面積及減少伽馬基準電壓VGMA(1)~VGMA(j)的佈線數量之情況下，改善資料驅動電路100內的伽馬電壓VGR(1)~VGR(k)的回復速度及資料驅動電路100輸出的驅動電壓Sout的轉換速率。

請參閱圖9及圖10，圖9為本案第四實施方式的資料驅動電路100的模組示意圖，圖10為本案第四實施方式的伽馬電壓產生器120d的電路示意圖。第四實施方式的伽馬電壓產生器120d與第一實施方式中的伽馬電壓產生器120a的電路結構大致相同。也就是說，第一實施方式描述的伽馬電壓產生器120a的描述基本上均可以適用於第四實施方式的伽馬電壓產生器120d，二者的主要差別在於：伽馬電壓產生器120d還包括前級電阻串122以及取樣模組123b的電路結構。其中，前級電阻串122具有與主電阻串121相同的結構，二者並聯連接。主電阻串121和前級電阻串122具有相同數量的電阻，且相同位置上的對應電阻的阻值相同或大致相同。即，前級電阻串122具有多個前級分壓節點N_f(1)~N_f(k)。同時，前級電阻串122上的多個前級分壓節點N_f(1)~N_f(k)中的一部分可作為前級基準電壓節點Ngama_f(1)~Ngama_f(j)，且這些節點分別與主電阻串121上對應的主基準電壓節點Ngama_m(1)~Ngama_m(j)電性連接，用於接收伽馬基準電壓VGMA(1)~VGMA(j)。舉例而言，如圖10所示，前級電阻串122上的前級基準電壓節點Ngama_f(1)與主電阻串121上的主基準電壓節點Ngama_m(1)電性連接，並用於接收伽馬基準電壓VGMA(1)。此外，前級電阻串122上的多個前級分壓節點N_f(1)~N_f(k)中的另一部分可作為前級取樣節點Nsample_f(1)~Nsample_f(h)，且這些節點分別與主電阻串121上對應的主取樣節點Nsample_m(1)~Nsample_m(h)的位置相同，且相同位置的前級取樣節點Nsample_f(1)~Nsample_f(h)進一步作為取樣模組123b的輸入。換而言之，各個取樣模組123b的兩端分別電性連接在前級電阻串122的前級取樣節點Nsample_f(1)~Nsample_f(h)和主電阻串121上對應的主取樣節點Nsample_m(1)~Nsample_m(h)之間。

舉例而言，如圖10所示，前級電阻串122上的前級取樣節點Nsample_f(1)與主電阻串121上的主取樣節點Nsample_m(1)之間設置一個取樣模組123b，且該取樣模組123b的輸入端與前級取樣節點Nsample_f(1)電性連接，該取樣模組123b的輸出端與主取樣節點Nsample_m(1)電性連接。

請一併參閱圖11至圖13，圖11為取樣模組123b處於取樣階段Ts時的電路示意圖，圖12為取樣模組123b處於保持階段Th時的電路示意圖，圖13為顯示驅動信號LD、伽馬電壓VGR(p)、目標伽馬電壓VGR(target)、輸出緩衝模組115輸出的驅動電壓Sout、第一控制信號HSPB的時序示意圖。圖13中虛線波形為現有技術中伽馬電壓VGR(p)、目標伽馬電壓VGR(target)以及輸出緩衝模組115輸出的驅動電壓Sout的電壓變化曲線。其中，取樣模組123b的輸入端與前級電阻串122上的前級取樣節點Nsample_f(1)電性連接，取樣模組123b的輸出端與主電阻串121上的主取樣節點Nsample_m(1)電性連接。即，取樣模組123b的輸入端與前級電阻串122上的作為前級取樣節點Nsample_f(1)的前級分壓節點N_f(p)電性連接，取樣模組123b的輸出端與主電阻串121上的主分壓節點N_m(p)電性連接。相較於前述實施例的取樣模組123a，取樣模組123b不具有第三電晶體Q3、第四電晶體Q4以及保持電容C，且運算放大器OP1的正向輸入端直接電性連接至前級電阻串122的前級取樣節點Nsample_f(1)。在取樣階段Ts和保持階段Th，取樣模組123b持續執行取樣操作，以將前級電阻串122上的前級取樣節點Nsample_f(1)的電壓，即前級伽馬電壓（圖未標示），作為取樣電壓提供給運算放大器OP1的正向輸入端。另外，前級電阻串122上的多個前級取樣節點Nsample_f(1)~Nsample_f(h)的位置與對應的主電阻串121上的多個主取樣節點Nsample_m(1)~Nsample_m(h)的位置相同。即，多個前級伽馬電壓與主電阻串121上的對應的VGR(1)~VGR(k)大致相同。在切換至驅動階段T2時，如前文所述，主取樣節點Nsample_m(1)的伽馬電壓VGR(p)可能受到干擾而由參考電壓Va1往暫態電壓Va2變化。同時，根據前級電阻串122的前級取樣節點Nsample_f(1)提供的取樣電壓，主電阻串121上的主取樣節點Nsample_m(1)的伽馬電壓VGR(p)能由暫態電壓Va2快速回復至參考電壓Va1。

在上述資料驅動電路100中，相較於現有技術（圖13中虛線波形）而言，藉由取樣模組123b在取樣階段Ts和保持階段Th持續取樣操作以及在保持階段Th將主取樣節點Nsample_m(1)~Nsample_m(h)的電壓鉗位在取樣階段Ts得到的取樣電壓的準位，可防止系統內其他電路（例如資料驅動器110內的電路）擾動主取樣節點Nsample_m(1)~Nsample_m(h)的電壓，使資料驅動器110內部電壓的回復速度有明顯提升，進而提高驅動電壓Sout的轉換速率，可更快的達到目標電壓準位。同時，在一個顯示週期Td內，取樣模組123b即時對前級電阻串122上的前級取樣節點Nsample_f(1)~Nsample_f(h)進行取樣，且僅在保持階段Th對主取樣節點Nsample_m(1)~Nsample_m(h)的電壓進行鉗制，可降低伽馬基準電壓VGMA(1)~VGMA(j)的數量，進而減少伽馬電壓產生器120的佈線空間。另外，伽馬電壓產生器120d藉由設置取樣模組123b的數量小於伽馬電壓VGR(1)~VGR(k)的數量的設計方式，可減少伽馬電壓產生器120d在資料驅動電路100中的佔用面積。

另一方面，藉由增加前級電阻串122的方式，簡化了取樣模組123的電路結構，使得運算放大器OP1可直接藉由前級電阻串122上的分壓直接將主取樣節點Nsample_m(1)~Nsample_m(h)鉗位在取樣電壓，可減少取樣模組123中的電子元件數量（即，省略第三電晶體Q3、第四電晶體Q4以及保持電容C），可適用於不同結構的伽馬電壓產生器120中。

另外，需要說明的是，在本實施方式中，伽馬電壓產生器120d的主電阻串121及對應的前級電阻串122的節點配置方式可如上述其他實施例中主電阻串121a、121b、121c一樣存在多種變化的實施例，例如改變伽馬基準電壓VGMA(1)~VGMA(j)的數量、改變取樣模組123b的數量以及設置位置。

請參閱圖14，其為第一實施方式的伽馬電壓產生方法的流程圖。本實施例中，伽馬電壓產生方法可應用於資料驅動電路100中。資料驅動電路100可以包括比圖1至圖7更多或更少的硬體或者軟體，或者不同的部件設置方式。可以理解地，伽馬電壓產生方法的實施方式不限於應用於圖1至圖7所示的資料驅動電路100，僅為了方便說明而配合圖式進行說明。伽馬電壓產生方法包括如下步驟：

S1401，提供至少一個主電阻串121以及與主電阻串121電性連接的至少一個取樣模組123a。

主電阻串121包括多個串聯連接的電阻，且形成多個主分壓節點N_m(1)~N_m(k)。多個主分壓節點N_m(1)~N_m(k)用於輸出互不相同的伽馬電壓VGR(1)~VGR(k)。

S1402，在主電阻串121上設置至少兩個主基準電壓節點Ngama_m(1)~Ngama_m(j)以及至少一個主取樣節點Nsample_m(1)~Nsample_m(h)。

如圖3至圖5所示，多個主分壓節點N_m(1)~N_m(k)中的一部分還可作為主基準電壓節點Ngama_m(1)~Ngama_m(j)，多個主分壓節點N_m(1)~N_m(k)中的另一部分還可作為主取樣節點Nsample_m(1)~Nsample_m(h)。主基準電壓節點Ngama_m(1)~Ngama_m(j)接收對應的伽馬基準電壓VGMA(1)~VGMA(j)。

在其他實施方式中，在主電阻串121上，多個主基準電壓節點Ngama_m(1)~Ngama_m(j)中任意相鄰兩者之間插設的主取樣節點Nsample_m(1)~Nsample_m(h)的數量可以互不相同，也可以部分相同，可根據實際需求進行設定。以圖5所示的主電阻串121c為例，在主基準電壓節點Ngama_m(1)~Ngama_m(2)之間可設置的主取樣節點Nsample_m(1)~Nsample_m(h)的數量可以調整為小於k的任意數值。例如，在主基準電壓節點Ngama_m(1)~Ngama_m(2)之間可設置一個主取樣節點Nsample_m(1)、十個主取樣節點Nsample_m(1)~Nsample_m(10)、一百個主取樣節點Nsample_m(1)~Nsample_m(100)、或二百個主取樣節點Nsample_m(1)~Nsample_m(200)。此外，以圖4所示的主電阻串121b為例，多個主基準電壓節點Ngama_m(1)~Ngama_m(j)中任意相鄰的兩者之間所設置之主取樣節點Nsample_m(1)~Nsample_m(h)的數量也可根據需求進行調整。例如，在主基準電壓節點Ngama_m(1)~Ngama_m(2)之間可設置一個主取樣節點Nsample_m(1)，在主基準電壓節點Ngama_m(2)~Ngama_m(3)之間可設置二個主取樣節點Nsample_m(2)~Nsample_m(3)，在主基準電壓節點Ngama_m(3)~Ngama_m(4)之間可設置四個主取樣節點Nsample_m(4)~Nsample_m(7)。另一方面，主取樣節點Nsample_m(1)~Nsample_m(3)的位置可根據需求進行調整。以圖3所示的主電阻串121a為例，主取樣節點Nsample_m(1)~Nsample_m(3)的位置可根據需求進行調整。例如，主取樣節點Nsample_m(1)設置於主基準電壓節點Ngama_m(1)~Ngama_m(2)之間的中間位置。即，主取樣節點Nsample_m(1)與主基準電壓節點Ngama_m(1)之間的電阻數量等於主取樣節點Nsample_m(1)與主基準電壓節點Ngama_m(2)之間的電阻數量。或者，主取樣節點Nsample_m(1)也可以靠近主基準電壓節點Ngama_m(1)設置。即，主取樣節點Nsample_m(1)與主基準電壓節點Ngama_m(1)之間的電阻數量小於主取樣節點Nsample_m(1)與主基準電壓節點Ngama_m(2)之間的電阻數量。或者，主取樣節點Nsample_m(1)也可以靠近主基準電壓節點Ngama_m(2)設置。即，主取樣節點Nsample_m(1)與主基準電壓節點Ngama_m(1)之間的電阻數量大於主取樣節點Nsample_m(1)與主基準電壓節點Ngama_m(2)之間的電阻數量。

S1403，藉由至少兩個主基準電壓節點Ngama_m(1)~Ngama_m(j)接收的至少兩個伽馬基準電壓VGMA(1)~VGMA(j)。

具體而言，如圖3所示之實施例，主電阻串121a上設置有4個主基準電壓節點Ngama_m(1)~Ngama_m(4)，且主基準電壓節點Ngama_m(1)~Ngama_m(4)可用於分別接收對應的伽馬基準電壓VGMA(1)~VGMA(4)。

S1404，將每個取樣模組123a的輸入端和輸出端與主電阻串121上對應的主取樣節點Nsample_m(1)~Nsample_m(g)電性連接。

具體而言，如圖3所示之實施例，主電阻串121a上設置有3個主取樣節點Nsample_m(1)~Nsample_m(3)，且主取樣節點Nsample_m(1)~Nsample_m(3)上分別對應設置一個取樣模組123a。其中，各個取樣模組123a的輸入端和輸出端皆電性連接至對應的主取樣節點。

S1405，藉由電壓分割方式，使主基準電壓節點Ngama_m(1)~Ngama_m(j)接收的至少兩個伽馬基準電壓VGMA(1)~VGMA(j)在主電阻串121上產生互不相同的多個伽馬電壓VGR(1)~VGR(k)，並將多個伽馬電壓VGR(1)~VGR(k)輸出至多個資料驅動器110。

具體而言，如圖3所示之實施例，主電阻串121a上設置有256個主分壓節點N_m(1)~N_m(256)，並藉由主分壓節點N_m(1)~N_m(256)分別提供對應的伽馬電壓VGR(1)~VGR(256)。

S1406，在一個顯示週期Td內，當取樣模組123a工作在取樣階段Ts時，取樣模組123a對電性連接的主取樣節點Nsample_m(1)~Nsample_m(h)的電壓進行取樣，以獲得對應的主取樣節點Nsample_m(1)~Nsample_m(h)的取樣電壓。

S1407，在同一個顯示週期Td內，當取樣模組123a工作在保持階段Th時，取樣模組123a將取樣電壓輸出給對應的主取樣節點Nsample_m(1)~Nsample_m(h)，以將主取樣節點Nsample_m(1)~Nsample_m(h)的電壓鉗位在取樣電壓的準位。

在本申請案的至少一個實施方式中，一個顯示週期Td的時間長度等於取樣階段Ts和保持階段Th的時間長度之和。

S1408，在同一個顯示週期Td內，資料驅動電路100在驅動階段T2輸出驅動電壓Sout給對應的資料線D1-Dm。

在本發明的至少一個實施方式中，在同一個顯示週期Td內可依次工作在非驅動階段T1和驅動階段T2。非驅動階段T1的時間長度小於取樣階段Ts的時間長度。即，在資料驅動器110由非驅動階段T1切換至驅動階段T2時，伽馬電壓產生器120維持在取樣階段Ts，並在經過延遲時間Tc後切換至保持階段Th。在其他實施方式中，非驅動階段T1的時間長度等於取樣階段Ts的時間長度。

在上述伽馬電壓產生方法中，藉由取樣模組123a在取樣階段Ts的取樣操作以及在保持階段Th將對應的主取樣節點Nsample_m(1)~Nsample_m(h)的電壓鉗位在取樣階段Ts得到的取樣電壓的準位，可防止系統內其他電路（例如資料驅動器110內的電路）擾動伽馬電壓VGR(1)~VGR(k)的電壓，提高了資料驅動器110內部電壓的回復速度，可更快的達到目標電壓準位。同時，取樣模組123a對主電阻串121上的主取樣節點Nsample_m(1)~Nsample_m(h)進行取樣/保持的方式，可降低伽馬基準電壓VGMA(1)~VGMA(j)的數量，進而減少伽馬電壓產生器120的佈線空間。另外，伽馬電壓產生器120藉由設置取樣模組123a的數量小於伽馬電壓VGR(1)~VGR(k)的數量的設計方式，可進一步減少伽馬電壓產生器120在資料驅動電路100中的佔用面積。

請參閱圖15，其為第二實施方式的伽馬電壓產生方法的流程圖。本實施例中，伽馬電壓產生方法可應用於資料驅動電路100中。資料驅動電路100可以包括比圖9至圖12更多或更少的硬體或者軟體，或者不同的部件設置方式。可以理解地，伽馬電壓產生方法的實施方式不限於應用於圖9至圖12所示的資料驅動電路100，僅為了方便說明而配合圖式進行說明。伽馬電壓產生方法包括如下步驟：

S1501，提供至少一個主電阻串121、至少一個前級電阻串122以及至少一個取樣模組123b。

主電阻串121包括多個串聯連接的電阻，且形成多個主分壓節點N_m(1)~N_m(k)。多個主分壓節點用於輸出伽馬電壓VGR(1)~VGR(k)。前級電阻串122包括多個串聯連接的電阻，且形成多個前級分壓節點N_f(1)~N_f(k)。具體而言，如圖10所示之實施例，主電阻串121與前級電阻串122二者具有對應的節點配置方式，例如：主電阻串121的主分壓節點N_m(1)對應前級電阻串122的前級分壓節點N_f(1)，主電阻串121的主分壓節點N_m(p)對應前級電阻串122的前級分壓節點N_f(p)。

S1502，在主電阻串121上設置至少兩個主基準電壓節點Ngama_m(1)~Ngama_m(j)以及至少一個主取樣節點Nsample_m(1)~Nsample_m(h)，且在前級電阻串122上對應設置至少兩個前級基準電壓節點Ngama_f(1)~Ngama_f(j)以及至少一個前級取樣節點Nsample_f(1)~Nsample_f(h)。

如圖10所示，多個主分壓節點N_m(1)~N_m(k)中的一部分還可作為主基準電壓節點Ngama_m(1)~Ngama_m(j)，多個主分壓節點N_m(1)~N_m(k)中的另一部分還可作為主取樣節點Nsample_m(1)~Nsample_m(h)。主基準電壓節點Ngama_m(1)~Ngama_m(j)接收對應的伽馬基準電壓VGMA(1)~VGMA(j)。

多個前級分壓節點N_f(1)~N_f(k)中的一部分還可作為前級基準電壓節點Ngama_f(1)~Ngama_f(j)，多個前級分壓節點N_f(1)~N_f(k)中的另一部分還可作為前級取樣節點Nsample_f(1)~Nsample_f(h)。前級基準電壓節點Ngama_f(1)~Ngama_f(j)接收對應的伽馬基準電壓VGMA(1)~VGMA(j)。前級取樣節點Nsample_f(1)~Nsample_f(h)用於提供對應的取樣電壓給對應的取樣模組123b。

S1503，藉由主電阻串121的至少兩個主基準電壓節點Ngama_m(1)~Ngama_m(j)和前級電阻串122的至少兩個前級基準電壓節點Ngama_f(1)~Ngama_f(j)接收對應的伽馬基準電壓VGMA(1)~VGMA(j)。

具體而言，如圖10所示之實施例，主電阻串121上設置有4個主基準電壓節點Ngama_m(1)~Ngama_m(4)，前級電阻串122上設置有4個前級基準電壓節點Ngama_f(1)~Ngama_f(4)，且主基準電壓節點Ngama_m(1)~Ngama_m(4)分別與對應的前級基準電壓節點Ngama_f(1)~Ngama_f(4)電性連接，並用於分別接收對應的伽馬基準電壓VGMA(1)~VGMA(4)。

S1504，將取樣模組123b的輸入端與前級電阻串122上的前級取樣節點Nsample_f(1)~Nsample_f(g)電性連接，並將取樣模組123b的輸出端與主電阻串121上對應的主取樣節點Nsample_m(1)~Nsample_m(g)電性連接。

具體而言，如圖10所示之實施例，主電阻串121上設置有3個主取樣節點Nsample_m(1)~Nsample_m(3)，前級電阻串122上設置有3個前級取樣節點Nsample_f(1)~Nsample_f(3)，且主取樣節點Nsample_m(1)~Nsample_m(3)與對應的前級取樣節點Nsample_f(1)~Nsample_f(3)之間分別設置一個取樣模組123b。其中，這些取樣模組123b的輸入端分別與對應的前級取樣節點Nsample_f(1)~Nsample_f(3)電性連接，且這些取樣模組123b的輸出端分別與對應的主取樣節點Nsample_m(1)~Nsample_m(3)電性連接。

S1505，藉由電壓分割方式，使主基準電壓節點Ngama_m(1)~Ngama_m(j)接收的至少兩個伽馬基準電壓VGMA(1)~VGMA(j)在主電阻串121上產生互不相同的多個伽馬電壓VGR(1)~VGR(k)，並將多個伽馬電壓VGR(1)~VGR(k)輸出至多個資料驅動器110。

具體而言，如圖10所示之實施例，主電阻串121上設置有256個主分壓節點N_m(1)~N_m(256)，並藉由主分壓節點N_m(1)~N_m(256)分別提供對應的伽馬電壓VGR(1)~VGR(256)。

S1506，在一個顯示週期Td內，在取樣模組123b工作在取樣階段Ts時，取樣模組123b對電性連接的前級取樣節點Nsample_f(1)~Nsample_f(h)的電壓進行取樣，以獲得對應的前級取樣節點Nsample_f(1)~Nsample_f(h)的取樣電壓。

S1507，在同一個顯示週期Td內，在取樣模組123b工作在保持階段Th時，取樣模組123b維持對前級取樣節點Nsample_f(1)~Nsample_f(h)進行取樣，並將前級取樣節點Nsample_f(1)~Nsample_f(h)的取樣電壓輸出給對應的主取樣節點Nsample_m(1)~Nsample_m(h)，以將主取樣節點Nsample_m(1)~Nsample_m(h)的電壓鉗位在前級取樣節點Nsample_f(1)~Nsample_f(h)的取樣電壓的準位。

在本申請案的至少一個實施方式中，一個顯示週期Td的時間長度等於取樣階段Ts和保持階段Th的時間長度之和。

S1508，在同一個顯示週期Td內，資料驅動電路100輸出驅動電壓Sout至資料線D1-Dm。

在本發明的至少一個實施方式中，在同一個顯示週期Td內，資料驅動電路100可依次工作在非驅動階段T1和驅動階段T2。非驅動階段T1的時間長度小於取樣階段Ts的時間長度。即，在資料驅動電路100由非驅動階段T1切換至驅動階段T2時，伽馬電壓產生器120維持在取樣階段Ts，並在經過延遲時間Tc後切換至保持階段Th。在其他實施方式中，非驅動階段T1的時間長度等於取樣階段Ts的時間長度。

在上述伽馬電壓產生方法中，藉由取樣模組123b在取樣階段Ts和保持階段Th持續執行取樣操作以及在保持階段Th將對應的主取樣節點Nsample_m(1)~Nsample_m(h)的電壓鉗位在取樣階段Ts得到的取樣電壓的準位，可防止系統內其他電路（例如資料驅動器110內的電路）擾動主取樣節點Nsample_m(1)~Nsample_m(h)的電壓，提高了資料驅動器110內部電壓的回復速度，可更快的達到目標電壓準位。同時，在一個顯示週期Td內，取樣模組123b即時對前級電阻串122上的前級取樣節點Nsample_f(1)~Nsample_f(h)進行取樣，且在保持階段Th對主取樣節點Nsample_m(1)~Nsample_m(h)的電壓進行鉗制，可降低伽馬基準電壓VGMA(1)~VGMA(j)的數量，進而減少伽馬電壓產生器120的佈線空間。另外，伽馬電壓產生器120藉由設置取樣模組123b的數量小於伽馬基準電壓節點VGMA(1)~VGMA(j)的數量的設計方式，可進一步減少伽馬電壓產生器120d在資料驅動電路100中的佔用面積。最後，藉由增加前級電阻串122的方式，簡化了取樣模組123b的電路結構，使得取樣模組123b可直接藉由前級電阻串122上的分壓直接將主取樣節點Nsample_m(1)~Nsample_m(h)鉗位在取樣電壓，可減少取樣模組123b中的電子元件數量（即，省略第三電晶體Q3、第四電晶體Q4以及保持電容C），可適用於不同結構的伽馬電壓產生器120中。

以上所述，以上實施例僅用以說明本申請案的技術方案，而非對其限制；儘管參照前述實施例對本申請案進行了詳細的說明，本領域的普通技術人員應當理解：其依然可以對前述各實施例所記載的技術方案進行修改，或者對其中部分技術特徵進行等同替換；而這些修改或者替換，並不使相應技術方案的本質脫離本申請案各實施例技術方案的範圍。

綜上所述，本申請案符合申請專利要件，爰依法提出專利申請。惟，以上所述者僅為本申請案之較佳實施方式，舉凡熟悉本案技藝之人士，在爰依本案創作精神所作之等效修飾或變化，皆應包含於以下之申請專利範圍內。

1:顯示裝置 101:顯示區域 103:非顯示區域 100:資料驅動電路 200:掃描驅動電路 300:時序控制電路 S1-Sn:掃描線 D1-Dn:資料線 20:畫素單元 DATA:圖像資料 110:資料驅動器 120、120a、120b、120c、120d:伽馬電壓產生器 111:移位暫存模組 112:資料鎖存模組 113:電位平移模組 114:數位類比轉換模組 115:輸出緩衝模組 VGR(1)~VGR(k):伽馬電壓 N_m(1)~N_m(k):主分壓節點 Nsample_m(1)~Nsample_m(h):主取樣節點 VGMA(1)~VGMA(j):伽馬基準電壓 Ngama_m(1)~Ngama_m(j):主基準電壓節點 Ngama_f(1)~Ngama_f(j):前級主基準電壓節點 N_f(1)~N_f(k):前級分壓節點 Nsample_f(1)~Nsample_f(h):前級取樣節點 VGR(target):目標伽馬電壓 Sout:驅動電壓 121、121a、121b、121c、121d:主電阻串 122:前級電阻串 123a、123b:取樣模組 OP1:運算放大器 Q1:第一電晶體 Q2:第二電晶體 Q3:第三電晶體 Q4:第四電晶體 C:保持電容 HSPB:第一控制信號 HSP:第二控制信號 Td:顯示週期 T1:非驅動階段 T2:驅動階段 Ts:取樣階段 Th:保持階段 Tc:延遲時間 S1401-S1408、S1501-S1508:步驟

圖1為本申請案較佳實施方式的顯示裝置的模組示意圖。

圖2為圖1中資料驅動電路的模組示意圖。

圖3為圖2中第一實施方式的伽馬電壓產生器的模組示意圖。

圖4為圖2中第二實施方式的伽馬電壓產生器的模組示意圖。

圖5為圖2中第三實施方式的伽馬電壓產生器的模組示意圖。

圖6為圖3至圖5中取樣模組處於取樣階段時的電路示意圖。

圖7為圖3至圖5中取樣模組處於保持階段時的電路示意圖。

圖8為圖2中顯示驅動信號、主取樣節點、數位類比轉換模組的輸出端、輸出緩衝模組的輸出端以及第一控制信號的時序示意圖。

圖9為圖1中第四實施方式的資料驅動電路的模組示意圖。

圖10為圖9中伽馬電壓產生器的電路示意圖。

圖11為圖10中取樣模組處於取樣階段時的電路示意圖。

圖12為圖10中取樣模組處於保持階段時的電路示意圖。

圖13為圖9中顯示驅動信號、主取樣節點、數位類比轉換模組的輸出端、輸出緩衝模組的輸出端以及第一控制信號的時序示意圖。

圖14為第一實施方式的伽馬電壓產生方法的流程圖。

圖15為第二實施方式的伽馬電壓產生方法的流程圖。

120:伽馬電壓產生器

123a:取樣模組

110:資料驅動器

111:移位暫存模組

112:資料鎖存模組

113:電位平移模組

114:數位類比轉換模組

115:輸出緩衝模組

121:主電阻串

VGMA(1)~VGMA(j):伽馬基準電壓

N_m(1)~N_m(k):主分壓節點

VGR(1)~VGR(k):伽馬電壓

VGR(target):目標伽馬電壓

Sout:驅動電壓

Di:資料線

DATA:圖像資料

Claims (14)

1. 一種伽馬電壓產生器，所述伽馬電壓產生器包括： 至少一個主電阻串，具有用於輸出互不相同的伽馬電壓的多個主分壓節點；至少兩個所述主分壓節點還作為接收伽馬基準電壓的主基準電壓節點，至少一個所述主分壓節點還作為主取樣節點；其中，不同位置的所述主分壓節點分別作為所述主基準電壓節點以及所述主取樣節點，且所述主取樣節點的數量小於所述主分壓節點數量；在任意兩個相鄰的所述主基準電壓節點之間設置有至少一個所述主取樣節點；以及 至少一個取樣模組，與所述至少一個主取樣節點對應，且與對應的所述主取樣節點電性連接；其中，同一個所述取樣模組的輸入端與輸出端電性連接至對應的同一個所述主取樣節點；所述取樣模組用於對對應的所述主取樣節點的電壓進行取樣得到取樣電壓並將所述主取樣節點的電壓鉗位在所述取樣電壓的準位。
2. 如請求項1所述的伽馬電壓產生器，其中，在一個顯示週期內，所述取樣模組依次工作在取樣階段和保持階段；在所述取樣階段，所述取樣模組將對應的所述主取樣節點的電壓進行取樣得到取樣電壓並將所述取樣電壓存儲於內；在所述保持階段，所述取樣模組將存儲的所述取樣電壓提供給對應的所述主取樣節點，以將對應的所述主取樣節點的電壓鉗位在所述取樣電壓的準位。
3. 如請求項2所述的伽馬電壓產生器，其中，在一個所述顯示週期內，與所述伽馬電壓產生器電性連接的資料驅動器依次工作在非驅動階段和驅動階段；其中，所述非驅動階段的時間長度小於等於所述取樣階段的時間長度。
4. 如請求項2所述的伽馬電壓產生器，其中，所述取樣模組包括運算放大器、第一電晶體、第二電晶體、第三電晶體、第四電晶體以及保持電容；所述第一電晶體的控制端接收第一控制信號，所述第一電晶體的第一連接端與所述運算放大器的輸出端電性連接，所述第一電晶體的第二連接端與對應的所述主取樣節點電性連接；所述第二電晶體的控制端接收第二控制信號，所述第二電晶體的第一連接端與所述運算放大器的輸出端電性連接，所述第二電晶體的第二連接端與對應的所述主取樣節點電性連接；所述第三電晶體的控制端接收所述第一控制信號，所述第三電晶體的第一連接端與所述運算放大器的正向輸入端電性連接，所述第三電晶體的第二連接端與對應的所述主取樣節點電性連接；所述第四電晶體的控制端接收所述第二控制信號，所述第四電晶體的第一連接端與所述運算放大器的正向輸入端電性連接，所述第四電晶體的第二連接端與對應的所述主取樣節點電性連接；所述保持電容的一端與所述運算放大器的正向輸入端電性連接，另一端接地；所述運算放大器的反向輸入端與所述運算放大器的輸出端電性連接。
5. 如請求項4所述的伽馬電壓產生器，其中，所述第一控制信號用於控制所述第一電晶體和所述第三電晶體的截止與導通，所述第二控制信號用於控制所述第二電晶體和所述第四電晶體的截止與導通，且所述第一控制信號和所述第二控制信號互為反向信號； 在所述取樣階段，所述第一電晶體和所述第二電晶體截止，所述第三電晶體和所述第四電晶體導通，以建立所述主取樣節點與所述運算放大器的正向輸入端以及所述保持電容之間的信號路徑；所述保持電容存儲所述取樣電壓； 在所述保持階段，所述第一電晶體和所述第二電晶體導通，所述第三電晶體和所述第四電晶體截止，以建立所述主取樣節點與所述運算放大器的輸出端之間的信號路徑；所述保持電容上存儲的所述取樣電壓藉由所述運算放大器的輸出端提供給所述主取樣節點，以將所述主取樣節點的電壓鉗位在所述取樣電壓的準位。
6. 如請求項1所述的伽馬電壓產生器，其中，任意兩個相鄰的所述主基準電壓節點之間設置有相同數量的所述主取樣節點以及與每個所述主取樣節點電性連接的對應所述取樣模組。
7. 如請求項1所述的伽馬電壓產生器，其中，多個所述主取樣節點和多個所述主基準電壓節點中任意相鄰二者之間設置有預定數量的電阻。
8. 一種資料驅動電路，包括多個資料驅動器以及一個伽馬電壓產生器；每個所述資料驅動器用於根據輸出自所述伽馬電壓產生器的伽馬電壓輸出驅動電壓給對應的資料線；其中，所述伽馬電壓產生器採用如請求項1至7中任意一項所述的伽馬電壓產生器。
9. 一種伽馬電壓產生方法，應用於資料驅動電路；所述資料驅動電路包括多個資料驅動器以及一個伽馬電壓產生器；所述伽馬電壓產生方法包括如下步驟： 提供至少一個主電阻串以及與所述主電阻串電性連接的至少一個取樣模組； 在所述主電阻串上設置至少兩個主基準電壓節點以及至少一個主取樣節點； 藉由所述至少兩個主基準電壓節點接收對應的至少兩個伽馬基準電壓； 將每個所述取樣模組的輸入端和輸出端與所述主電阻串上對應的同一個所述主取樣節點電性連接； 藉由電壓分割方式，使所述至少兩個主基準電壓節點接收的至少兩個伽馬基準電壓在所述主電阻串上產生互不相同的多個伽馬電壓，並將所述多個伽馬電壓輸出至所述多個資料驅動器； 在一個顯示週期內，當所述取樣模組工作在取樣階段時，所述取樣模組對電性連接的所述主取樣節點的電壓進行取樣，以獲得對應的所述主取樣節點的取樣電壓；以及 在同一個所述顯示週期內，當所述取樣模組工作在保持階段時，所述取樣模組將所述取樣電壓輸出給對應的所述主取樣節點，以將所述主取樣節點的電壓鉗位在所述取樣電壓的準位。
10. 如請求項9所述的伽馬電壓產生方法，其中，所述伽馬電壓產生方法還包括： 在同一個所述顯示週期內，所述資料驅動器依次工作在非驅動階段和驅動階段；所述非驅動階段的時間長度小於等於所述取樣階段的時間長度。
11. 如請求項9所述的伽馬電壓產生方法，其中，所述取樣模組包括運算放大器、第一電晶體、第二電晶體、第三電晶體、第四電晶體以及保持電容；所述第一電晶體的控制端接收第一控制信號，所述第一電晶體的第一連接端與所述運算放大器的輸出端電性連接，所述第一電晶體的第二連接端與對應的所述主取樣節點電性連接；所述第二電晶體的控制端接收第二控制信號，所述第二電晶體的第一連接端與所述運算放大器的輸出端電性連接，所述第二電晶體的第二連接端與對應的所述主取樣節點電性連接；所述第三電晶體的控制端接收所述第一控制信號，所述第三電晶體的第一連接端與所述運算放大器的正向輸入端電性連接，所述第三電晶體的第二連接端與對應的所述主取樣節點電性連接；所述第四電晶體的控制端接收所述第二控制信號，所述第四電晶體的第一連接端與所述運算放大器的正向輸入端電性連接，所述第四電晶體的第二連接端與對應的所述主取樣節點電性連接；所述保持電容的一端與所述運算放大器的正向輸入端電性連接，另一端接地；所述運算放大器的反向輸入端與所述運算放大器的輸出端電性連接。
12. 如請求項11所述的伽馬電壓產生方法，其中，所述第一控制信號用於控制所述第一電晶體和所述第三電晶體的截止與導通，所述第二控制信號用於控制所述第二電晶體和所述第四電晶體的截止與導通，且所述第一控制信號和所述第二控制信號互為反向信號； 在所述取樣階段，所述第一電晶體和所述第二電晶體截止，所述第三電晶體和所述第四電晶體導通，以建立所述主取樣節點與所述運算放大器的正向輸入端以及所述保持電容之間的信號路徑；所述保持電容存儲所述取樣電壓；以及 在所述保持階段，所述第一電晶體和所述第二電晶體導通，所述第三電晶體和所述第四電晶體截止，以建立所述主取樣節點與所述運算放大器的輸出端之間的信號路徑；所述保持電容上存儲的所述取樣電壓藉由所述運算放大器的輸出端提供給所述主取樣節點，以將所述主取樣節點的電壓鉗位在所述取樣電壓的準位。
13. 如請求項9所述的伽馬電壓產生方法，其中，任意兩個相鄰的所述主基準電壓節點之間設置有相同數量的所述主取樣節點以及與每個所述主取樣節點電性連接的對應所述取樣模組。
14. 如請求項9所述的伽馬電壓產生方法，其中，多個所述主取樣節點和多個所述主基準電壓節點中任意相鄰二者之間設置有預定數量的電阻。