[go: up one dir, main page]

TWI893150B - 一次性可程式化反熔絲物理不可複製功能 - Google Patents

一次性可程式化反熔絲物理不可複製功能

Info

Publication number
TWI893150B
TWI893150B TW110123202A TW110123202A TWI893150B TW I893150 B TWI893150 B TW I893150B TW 110123202 A TW110123202 A TW 110123202A TW 110123202 A TW110123202 A TW 110123202A TW I893150 B TWI893150 B TW I893150B
Authority
TW
Taiwan
Prior art keywords
otp
antifuse
programmed
memory cell
puf
Prior art date
Application number
TW110123202A
Other languages
English (en)
Other versions
TW202223891A (zh
Inventor
曉軍 路
Original Assignee
美商賽諾西斯公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商賽諾西斯公司 filed Critical 美商賽諾西斯公司
Publication of TW202223891A publication Critical patent/TW202223891A/zh
Application granted granted Critical
Publication of TWI893150B publication Critical patent/TWI893150B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/20—Address safety or protection circuits, i.e. arrangements for preventing unauthorized or accidental access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本發明揭示一種方法，其包含：對一經程式化第一一次性可程式化(OTP)反熔絲之一記憶體胞元執行一第一讀取操作，以基於一第一參數位準判定該記憶體胞元之一狀態；對該經程式化第一OTP反熔絲之該記憶體胞元執行一第二讀取操作，以基於一第二參數位準判定該記憶體胞元之該狀態；當在該第一讀取操作期間判定之該狀態與在該第二讀取操作期間判定之該狀態不同時，將該第一OTP反熔絲之該記憶體胞元識別為一不確定位元；及基於該第一OTP反熔絲之該經識別不確定位元之一位元位置來程式化一第二OTP反熔絲之一或多個記憶體胞元。

Description

一次性可程式化反熔絲物理不可複製功能
本發明大體上係關於一種一次性可程式化系統。特定言之，本發明係關於一種一次性可程式化反熔絲物理不可複製功能。
一物理不可複製功能(PUF)係一物理定義之關鍵字，其用作諸如一微處理器之一半導體裝置之一獨有識別符。PUF係在一物理結構中體現之一物理實體。PUF係基於在半導體製造或後處理期間自然發生之獨有物理變動。PUF通常在積體電路中實施，且通常用於具有高安全性要求之應用(更具體言之，密碼學)中。
在一個態樣中，一種方法包含：對一經程式化第一一次性可程式化(OTP)反熔絲之一記憶體胞元執行一第一讀取操作，以基於一第一參數位準判定該記憶體胞元之一狀態；對該經程式化第一OTP反熔絲之該記憶體胞元執行一第二讀取操作，以基於一第二參數位準判定該記憶體胞元之該狀態；當在該第一讀取操作期間判定之該狀態及在該第二讀取操作期間判定之該狀態不同時，將該經程式化第一OTP反熔絲之該記憶體胞元識別為一不確定位元；及基於該經程式化第一OTP反熔絲之該經識別不確定位元之一位元位置來程式化一第二OTP反熔絲之一或多個記憶體胞元。
在一個態樣中，一種方法包含：對一第一一次性可程式化(OTP)反熔絲之記憶體胞元執行一第一讀取操作；對一第二OTP反熔絲之記憶體胞元執行一第二讀取操作以判定該第二OTP反熔絲之該等記憶體胞元之一經程式化/未經程式化狀態；及基於該第二讀取操作遮蔽該第一OTP反熔絲之該等記憶體胞元之一部分，其中該等經遮蔽記憶體胞元對應於該第一OTP反熔絲之不確定位元。
在一個態樣中，一種系統包含儲存指令之一記憶體，及與該記憶體耦合且執行指令之一處理器。該等指令在被執行時引起該處理器執行操作，該等操作包含：對一經程式化第一OTP反熔絲之一記憶體胞元執行一第一讀取操作，以基於一第一參數位準判定該記憶體胞元之一狀態；對該經程式化第一OTP反熔絲之該記憶體胞元執行一第二讀取操作，以基於一第二參數位準判定該記憶體胞元之該狀態；當在該第一讀取操作期間判定之該狀態及在該第二讀取操作期間判定之該狀態不同時，將該經程式化第一OTP反熔絲之該記憶體胞元識別為一不確定位元；及基於該第一OTP反熔絲之該經識別不確定位元之一位元位置來程式化一第二OTP反熔絲之一或多個記憶體胞元。
下文參考隨附圖式詳細描述本發明之進一步特徵以及各種實施例之結構及操作。應注意，本發明不限於本文中描述之特定實施例。本文中僅出於闡釋性目的呈現此等實施例。基於本文中所含之教示，額外實施例對於熟習此項技術者而言將為顯而易見的。
本發明之態樣係關於一種一次性可程式化(OTP)反熔絲物理不可複製功能(PUF)。
為了在物理上不可複製，PUF金鑰包含以下性質：矽晶粒之物理檢測(例如，成像及逆向工程)不曝露金鑰資訊，且當開啟晶粒電源時，金鑰在物理上可用。在晶粒電源開啟期間具有其他保護技術之情況下，一對手(adversary)可能無法擷取金鑰。
PUF金鑰可用一次性可程式化(OTP)反熔絲來實施。一OTP反熔絲係一類型之非揮發性記憶體(NVM)。通常，將一相對較高程式化電壓(例如，從約5 V至約10 V)施加至OTP反熔絲以使反熔絲胞元電晶體之閘極氧化物崩潰，以在閘極與通道之間產生一導電通道用於資料寫入。此類型之閘極氧化物崩潰係一永久性不可逆物理損壞。OTP反熔絲具有小面積、低功率、高可靠性及快速讀取之優點。
一OTP反熔絲記憶體產品可產生具有崩潰電晶體閘極氧化物之經程式化胞元，該崩潰閘極氧化物展示穩定且足夠高之導電率而可用於區分經程式化胞元與未經程式化胞元。良好程式化之OTP胞元之導電率可用通常展示一常態分佈之經程式化胞元電流來表示。歸因於矽及矽製造之性質，崩潰電晶體閘極氧化物之相對較低或較高導電率隨機地發生在各胞元位置上。另外，可用經程式化OTP胞元產生一PUF關鍵字，此係因為無法藉由物理檢測來偵測崩潰電晶體閘極之低或高導電率。在PUF關鍵字中，一低導電性胞元可表示二進位0 (或低狀態)，且一高導電性胞元可表示二進位1 (或高狀態)，或反之亦然。
經程式化OTP反熔絲胞元之導電率遭受晶粒間處理、電力供應、溫度、老化及類似者之變動。此等變動可能影響一OTP PUF字之穩定性。因此，期望改良OTP PUF穩定性。本文中描述之OTP反熔絲PUF方案提供高穩定性效能。
本文中描述之方法提供藉由使用具有不同讀取條件之多個讀取操作來產生具有一全胞元經程式化之OTP PUF關鍵字(OTP反熔絲)及一部分胞元經程式化之OTP PUF配對字的一PUF金鑰，以定義具有二進位0及1之PUF，以及遮蔽OTP PUF關鍵字上之所有不確定位元的一方案。運用OTP字之良好發展之設計及程式化/讀取方法論，所要導電率位準經定義以增加PUF金鑰之應用讀取之邊限，如下文將進一步描述。運用增加的邊限，本文中描述之OTP反熔絲PUF方案可在所有矽及操作變動(諸如晶粒間變動、供應功率變動、溫度變動及類似者)上達成PUF金鑰之經改良穩定性，如一般技術者將理解。
在一項實施例中，藉由透過對OTP字之胞元電晶體之閘極施加一相對較高程式化電壓且在電晶體通道處施加一相對較低電壓以使閘極氧化物崩潰，來首先程式化一OTP反熔絲或字之所有胞元或位元，而產生一PUF關鍵字。在程式化之後，OTP字上之各胞元展示一定程度之導電性。因此，運用胞元閘極上之一所要讀取電壓及一所要讀取時間長度，所有經程式化胞元在其等與一相對較低導電率位準L0進行比較時被讀出為高或二進位1。例如，所要讀取時間長度可在從約10 ns至約1000 ns之一範圍內。未經程式化胞元在與低導電率位準L0進行比較時被讀出為低或二進位0。如上文論述，藉由矽及矽製造之性質，具有崩潰閘極氧化物之各經程式化胞元在OTP字上之不同胞元位置處隨機地展示不同導電率位準。
此外，對經程式化OTP字執行兩次讀取操作。在一第一讀取操作期間，比較所有經程式化胞元與一高導電率位準L1，高導電率位準L1被選擇為高於L0。因此，具有相對較低導電率之經程式化胞元被讀出為低狀態或二進位0，且具有相對較高導電率之胞元被讀出為高狀態或二進位1。在第一讀取期間被讀出為二進位0之胞元被視為PUF關鍵字之0。在第二讀取操作期間，比較所有經程式化胞元與另一高導電率位準L3，高導電率位準L3被選擇為大於L1。因此，具有相對較高導電率之經程式化胞元被讀出為高狀態或二進位1，且具有相對較低導電率之胞元被讀出為低狀態或二進位0。在第二讀取操作期間被讀出為二進位1之胞元被視為PUF關鍵字之1。在第一讀取期間被讀出為1且在第二次讀取期間被讀出為0之所有胞元被視為需要在PUF關鍵字之應用讀取期間遮蔽之不確定位元。因此，在兩次讀取操作之後，OTP字上之所有經程式化胞元可被分成三個群組，一個群組具有低導電率，一個群組具有中等導電率，且一個群組具有高導電率。為了產生PUF關鍵字，將具有低導電率之胞元指派為PUF關鍵字之0，將具有高導電率之胞元指派為PUF關鍵字之1。同時，具有中等導電率之胞元被指派為不確定位元，且其等在OTP字上之各自胞元位置被記錄並用於PUF關鍵字應用讀取遮蔽。一經程式化OTP字被稱為一OTP PUF關鍵字。
為了能夠遮蔽OTP PUF關鍵字之不確定位元，將一第二OTP字程式化為在第一步驟中程式化之OTP PUF關鍵字之一配對字。在該配對字上，在與OTP PUF關鍵字之不確定位元相同之胞元位置處的所有胞元經程式化，而所有其他胞元未被程式化。在一項實施例中，在與OTP PUF關鍵字之不確定位元相同之胞元位置處的所有胞元未經程式化，而所有其他胞元經程式化。如上文介紹，當與低導電率位準L0進行比較時，配對OTP字上之所有經程式化胞元被讀出為高狀態或二進位1，且所有未經程式化胞元被讀出為低狀態或二進位0。因此，在PUF關鍵字應用讀取期間，可藉由用導電率位準L0讀取配對OTP字而識別OTP PUF關鍵字之所有不確定位元之位元位置。因此，可遮蔽OTP PUF關鍵字之所有不確定位元。因此，一個PUF金鑰包含兩個OTP字(OTP反熔絲)，一第一OTP字表示一OTP PUF關鍵字且一第二OTP字表示一OTP PUF配對字。
在PUF字之應用讀取期間，執行兩次讀取操作以讀出PUF關鍵字。在第一讀取操作期間，比較OTP PUF關鍵字上之所有胞元與一預定高導電率位準L2，高導電率位準L2被選擇為高於導電率位準L1但低於導電率位準L3。在L1與L2之間以及L2與L3之間具有良好邊限的情況下，OTP PUF關鍵字上之PUF金鑰之所有0被讀出為二進位0，且OTP PUF關鍵字上之PUF金鑰之所有1被讀出為二進位1。例如，一讀取邊限改良可從約10%至約30%。同時，OTP PUF關鍵字之不確定位元被讀出為二進位0抑或1。基於對OTP PUF配對字執行一第二讀取操作而遮蔽所有此等不確定位元。在第二讀取操作期間，比較OTP PUF配對字上之所有胞元與低導電率位準L0，低導電率位準L0被選擇為低於導電率位準L1。在第二讀取操作之後，使用OTP PUF配對字上之所有1之位元位置資訊來遮蔽OTP PUF關鍵字之所有不確定位元。在一項實施例中，在OTP PUF關鍵字之前讀取OTP PUF配對字。
圖1繪示根據本發明之一實施例之一物理不可複製功能金鑰。在一項實施例中，可藉由兩個OTP字產生一PUF金鑰100。一第一字可被稱為含有PUF金鑰之所有0及1之一OTP PUF關鍵字102，且一第二字被稱為用於遮蔽OTP PUF關鍵字上之不確定位元之一OTP PUF配對字104。OTP PUF關鍵字102之所有胞元經程式化。OTP PUF關鍵字102上之具有相對較低導電率之經程式化胞元被指定為PUF金鑰之0，而OTP PUF關鍵字102上之具有相對較高導電率之經程式化胞元被指定為PUF金鑰之1，如本文中先前描述。具有中等導電率之經程式化胞元被指定為不確定位元，且藉由程式化來將OTP PUF關鍵字102上之不確定位元之胞元位置記錄在OTP PUF配對字104上。為了程式化OTP PUF配對字104，程式化具有與OTP PUF關鍵字102之不確定位元相同之胞元位置的所有胞元。在PUF金鑰100之應用讀取期間，可自OTP PUF關鍵字102讀出PUF金鑰資訊，且藉由自OTP PUF配對字104上之經程式化位元讀出之胞元位置資訊來遮蔽OTP PUF關鍵字102之不確定位元。在本文中描述之OTP PUF方案中，藉由引入OTP PUF配對字104以遮蔽OTP PUF關鍵字102上之具有中等導電率之經程式化胞元，OTP PUF關鍵字之穩定性得以改良。
在以下描述中，使用一正規化經程式化胞元電流I cell作為一實例以表示OTP經程式化胞元之導電率以及OTP讀取操作之臨限值。熟習此項技術者將理解，在OTP PUF字之讀取操作中，亦可利用其他OTP讀取參數，諸如讀取電壓位準或讀取脈衝時間長度或所有組合。
圖2繪示根據本發明之一實施例之一正規化經程式化胞元電流分佈函數(NDF)之一例示性圖表200。一OTP反熔絲記憶體產品可產生具有穩定且相對較高之胞元電流之經程式化胞元。良好程式化之OTP胞元之胞元電流通常具有一常態分佈，如藉由波形202展示。經程式化胞元電流位準跨OTP字上或OTP記憶體陣列中之胞元位置隨機地發生。
圖3描繪根據本發明之一實施例之用於產生一PUF金鑰之一程序300之一流程圖。
在302，基於藉由對OTP字之胞元電晶體之閘極施加一相對較高程式化電壓且在電晶體通道處施加一相對較低電壓以使閘極氧化物崩潰，來程式化一OTP字(一第一OTP反熔絲)之所有胞元(記憶體胞元)或位元，而產生一PUF關鍵字。在一項實施例中，若經程式化胞元之胞元電流低於L0，則OTP字之一或多個經程式化胞元可讀取為未經程式化。
圖4繪示根據本發明之一實施例之一OTP PUF關鍵字之正規化經程式化胞元電流之一實例。歸因於矽及矽製造之性質，胞元電流位準隨機地發生在各胞元位置上。表400展示OTP PUF關鍵字電流位準402及對應胞元位置404。
在304，讀取PUF關鍵字之所有經程式化胞元。本系統執行各經程式化胞元之一參數值與一第一參數位準之一第一比較。參數值可為與記憶體胞元之一導電率相關聯之一參數。第一參數位準可包含一第一導電率位準或表示第一導電率位準之一電流位準。例如，比較各經程式化胞元之電流位準與一第一電流位準I cell_1。
在306，再次讀取PUF關鍵字之所有經程式化胞元。本系統執行各經程式化胞元之一參數值與一第二參數位準之一第二比較。例如，比較電流位準與一第二電流位準I cell_3。在此實例中，I cell_1等於0.55且I cell_3等於0.75。兩者皆為正規化電流數字。I cell_1及I cell_3如圖2中所展示。
在308，基於第一比較及第二比較使一狀態與PUF金鑰之各胞元相關聯。例如，將具有低於第一電流位準I cell_1之一胞元電流之經程式化胞元指定為PUF金鑰之二進位0，且將具有高於第二電流位準I cell_3之一胞元電流的經程式化胞元指定為PUF金鑰之二進位1。將具有在第一電流位準I cell_1與第二電流位準I cell_3之間之胞元電流的胞元指定為不確定位元或0/1。圖5繪示根據本發明之一實施例之在程式化期間之一OTP PUF關鍵字之一讀出。表500展示OTP PUF關鍵字狀態502及胞元位置504。
在310，將一第二OTP反熔絲(即，一OTP PUF配對字)程式化為經程式化OTP PUF關鍵字之OTP PUF配對字。程式化具有與指定為OTP PUF關鍵字上之不確定位元相同之胞元位置之OTP PUF配對字的所有胞元。
圖6繪示根據本發明之一實施例之在程式化期間之一OTP PUF配對字之一讀出。表600展示OTP PUF配對字602及胞元位置604。具有與OTP PUF關鍵字之不確定位元相同之胞元位置的胞元經程式化，如藉由圖6中之「P」指示。所有其他胞元未被程式化，如藉由圖6中之「U」指示。如圖2中展示，OTP PUF配對字上之經程式化胞元及未經程式化胞元可藉由比較其等各自胞元電流與低於I cell_1之一第三電流位準而被區分及讀出。在一項實施例中，第三電流位準係I cell_0。
在應用期間，如下文描述般執行PUF金鑰之讀取。PUF金鑰包含兩個經程式化OTP字，一個作為OTP PUF關鍵字，且另一個作為OTP PUF配對字。
圖7描繪根據本發明之一實施例之用於讀取一PUF金鑰之一程序700之一流程圖。
在702，讀取OTP PUF關鍵字(即，第一OTP反熔絲)上之所有胞元且將其等與一第四電流位準I cell_2進行比較。第四電流位準I cell_2可如圖2中所展示，其中I cell_2在此實例中等於0.65。
在704，讀取OTP PUF配對字(即，第二OTP反熔絲)上之所有胞元且將其等與如圖2中指示之第三電流位準I cell_0進行比較。圖8繪示根據本發明之一實施例之在應用讀取期間之OTP PUF關鍵字及OTP PUF配對字之一讀出。表800展示OTP PUF關鍵字802之讀出及OTP PUF配對字804之讀出。對於OTP PUF關鍵字802，具有作為二進位0之OTP PUF關鍵字狀態502之所有胞元位置被讀取為二進位0，具有作為二進位1之OTP PUF關鍵字狀態502之胞元被讀取為二進位1，且具有作為二進位0/1之OTP PUF關鍵字狀態502之胞元被讀取為二進位0抑或1。對於OTP PUF配對字804，所有未經程式化胞元被讀取為二進位0且所有經程式化胞元被讀取為二進位1，如從圖6預期。
在706，基於OTP PUF配對字之讀出來遮蔽OTP PUF關鍵字上之不確定位元。圖9繪示根據本發明之一實施例之在應用讀取期間之PUF金鑰之一讀出。表900展示OTP PUF關鍵字902及胞元位置904。表900係從表800導出。例如，對於胞元位置cell 0，OTP PUF關鍵字被讀取為二進位1且對應OTP PUF配對字被讀取為二進位0 (根據表800)。因此，OTP PUF配對字之二進位0指示胞元位置cell 0處之OTP PUF關鍵字未被遮蔽。對於胞元位置cell 3，OTP PUF關鍵字被讀取為二進位1且對應OTP PUF配對字被讀取為二進位1。OTP PUF配對字之二進位1指示胞元位置cell 3被遮蔽，如圖9中展示。
如上文論述，經程式化OTP反熔絲胞元之胞元電流可能在使用者使用壽命內偏移，且隨著電力供應及環境溫度變化而變化。參考I cell電流亦可具有晶粒間處理、電力供應、溫度、老化及類似者之變動，如一般技術者將理解。然而，運用I cell_1與I cell_2之間的邊限以及I cell_3與I cell_2之間的邊限，本OTP PUF關鍵字之總體穩定性得以改良。
在一項實施例中，如一般技術者將理解，PUF金鑰可需要0及1的一平衡。在一項實施例中，可藉由在一個OTP PUF關鍵字上產生超過所需數量之PUF位元，且接著藉由利用與OTP PUF關鍵字相關聯之OTP配對字來遮蔽不平衡位元(非所要胞元)而輕易地達成平衡。不平衡位元或非所要胞元對應於超過0及1之平衡之記憶體胞元。若需要，可使用多個OTP PUF關鍵字及其等OTP配對字來產生一個PUF金鑰。例如，為產生256位元PUF金鑰，程式化多個OTP PUF關鍵字上之所有胞元以獲得超過128個PUF 0及超過128個PUF 1。在此多個OTP PUF關鍵字之OTP配對字上，僅具有與任何128個PUF 0及任何128個PUF 1相同之胞元位置的256個胞元未經程式化，而所有其他胞元經程式化。因此，OTP配對字上之經程式化胞元不僅表示OTP PUF關鍵字之不確定位元，而且表示非所要之PUF金鑰位元。因此，可平衡地產生一個PUF金鑰之0及1之數量。
在一項實施例中，將兩個或更多個OTP配對字指派給一單一OTP PUF關鍵字，以改良OTP PUF配對字之讀出穩定性。例如，可在步驟310程式化一第三OTP反熔絲。在PUF金鑰之讀取期間，兩個或更多個OTP PUF配對字可在一起用於識別OTP PUF關鍵字之不確定位元。
在一項實施例中，記憶體胞元可具有一資料儲存元件，該資料儲存元件圍繞諸如一閘極氧化物之一超薄介電質構造，且用於藉由加應力於超薄介電質使其崩潰以設定記憶體胞元之洩漏電流位準而儲存資訊。藉由感測由胞元汲取之電流而讀取記憶體胞元。
本文中描述之OTP反熔絲可為一記憶體積體電路之一部分，該記憶體積體電路包含許多其他熟知元件，諸如感測放大器、上拉電路、字線放大器、解碼器、電壓放大器及類似者。
併有OTP反熔絲之記憶體較佳地使用製造n型閘控裝置、p型閘控裝置或兩種類型裝置之任何先進程序來製造。
圖10繪示一電腦系統1000之一例示性機器，可在電腦系統1000內執行用於引起機器執行本文中論述之方法論之任一或多者的一指令集。在替代實施方案中，機器可連接(例如，網路連結)至一區域網路(LAN)、一內部網路、一外部網路及/或網際網路中之其他機器。機器可以一伺服器或一用戶端機器之身份在用戶端-伺服器網路環境中操作、作為一同級間(或分散式)網路環境中之一同級機器，或作為一雲端運算基礎設施或環境中之一伺服器或一用戶端機器。
機器可為一個人電腦(PC)、一平板PC、一機上盒(STB)、一個人數位助理(PDA)、一蜂巢式電話、一網路器具、一伺服器、一網路路由器、一交換機或橋接器，或能夠執行指定待藉由該機器採取之動作之一指令集(循序或以其他方式)的任何機器。此外，雖然繪示一單一機器，但術語「機器」亦應被視為包含個別地或聯合地執行一(或多個)指令集以執行本文中論述之方法論之任一或多者的任何機器集合。
例示性電腦系統1000包含一處理裝置1002、一主記憶體1004 (例如，唯讀記憶體(ROM)、快閃記憶體、動態隨機存取記憶體(DRAM)，諸如同步DRAM (SDRAM))、一靜態記憶體1006 (例如，快閃記憶體、靜態隨機存取記憶體(SRAM)等)及一資料儲存裝置1018，其等經由一匯流排1030彼此通信。
處理裝置1002表示一或多個處理器，諸如一微處理器、一中央處理單元或類似者。更特定言之，處理裝置可為複雜指令集運算(CISC)微處理器、精簡指令集運算(RISC)微處理器、超長指令字(VLIW)微處理器，或實施其他指令集之一處理器或實施指令集之一組合之多個處理器。處理裝置1002亦可為一或多個專用處理裝置，諸如一特定應用積體電路(ASIC)、一場可程式化閘陣列(FPGA)、一數位信號處理器(DSP)、網路處理器或類似者。處理裝置1002可經組態以執行用於執行本文中描述之操作及步驟之指令1026。
電腦系統1000可進一步包含一網路介面裝置1008以經由網路1020進行通信。電腦系統1000亦可包含一視訊顯示單元1010 (例如，一液晶顯示器(LCD)或一陰極射線管(CRT))、一文數字輸入裝置1012 (例如，一鍵盤)、一游標控制裝置1014 (例如，一滑鼠)、一圖形處理單元1022、一信號產生裝置1016 (例如，一揚聲器)、圖形處理單元1022、視訊處理單元1028及音訊處理單元1032。
資料儲存裝置1018可包含一機器可讀儲存媒體1024 (亦被稱為一非暫時性電腦可讀媒體)，其上儲存體現本文中描述之方法論或功能之任一或多者之一或多個指令1026集或軟體。指令1026亦可在其等藉由電腦系統1000執行期間完全或至少部分駐留於主記憶體1004及/或處理裝置1002內，主記憶體1004及處理裝置1002亦構成機器可讀儲存媒體。
在一些實施方案中，指令1026包含用於實施對應於本發明之功能性之指令。雖然機器可讀儲存媒體1024在一例示性實施方案中被展示為一單一媒體，但術語「機器可讀儲存媒體」應被視為包含儲存一或多個指令集之一單一媒體或多個媒體(例如，一集中式或分散式資料庫及/或相關聯快取區及伺服器)。術語「機器可讀儲存媒體」亦應被視為包含能夠儲存或編碼一指令集以供機器執行且引起機器及處理裝置1002執行本發明之方法論之任一或多者的任何媒體。因此，術語「機器可讀儲存媒體」應被視為包含但不限於固態記憶體、光學媒體及磁性媒體。
已在對一電腦記憶體內之資料位元進行之操作之演算法及符號表示方面呈現前述[實施方式]之一些部分。此等演算法描述及表示係熟習資料處理技術者最有效地傳達其等工作之實質給其他熟習此項技術者所使用之方式。一演算法可為導致一所要結果之一操作序列。操作係需要物理量之物理操縱之操作。此等量可採取能夠被儲存、組合、比較及以其他方式操縱之電或磁信號之形式。此等信號可被稱為位元、值、元件、符號、字元、項、數字或類似者。
然而，應記住，所有此等及類似術語應與適當物理量相關聯且僅為應用於此等量之便捷標籤。除非另有明確規定，否則如從本發明顯而易見，應瞭解，在整個描述中，特定術語指代一電腦系統或類似電子運算裝置之動作及程序，該電腦系統或類似電子運算裝置將表示為電腦系統之暫存器及記憶體內之物理(電子)量之資料操縱及變換為類似地表示為電腦系統記憶體或暫存器或其他此等資訊儲存裝置內之物理量的其他資料。
本發明亦係關於一種用於執行本文中之操作之設備。此設備可出於預期目的而專門構造，或其可包含由儲存於電腦中之一電腦程式選擇性地啟動或重新組態之一電腦。此一電腦程式可儲存於一電腦可讀儲存媒體中，諸如但不限於任何類型之磁碟(包含軟碟、光碟、CD-ROM及磁光碟)、唯讀記憶體(ROM)、隨機存取記憶體(RAM)、EPROM、EEPROM、磁或光卡，或適於儲存電子指令之任何類型之媒體，其等各自耦合至一電腦系統匯流排。
本文中所呈現之演算法及顯示器並非固有地與任何特定電腦或其他設備有關。各種其他系統可與根據本文中之教示之程式一起使用，或可證實構造更專門設備以執行方法係方便的。另外，未關於任何特定程式設計語言描述本發明。將瞭解，多種程式設計語言可用於實施如本文中描述之本發明之教示。
本發明可被提供為可包含將指令儲存於其上之一機器可讀媒體之一電腦程式產品或軟體，該等指令可用於程式化一電腦系統(或其他電子裝置)以執行根據本發明之一程序。一機器可讀媒體包含用於儲存呈可由一機器(例如，一電腦)讀取之一形式之資訊的任何機構。例如，一機器可讀(例如，電腦可讀)媒體包含一機器(例如，一電腦)可讀儲存媒體，諸如一唯讀記憶體(「ROM」)、隨機存取記憶體(「RAM」)、磁碟儲存媒體、光學儲存媒體、快閃記憶體裝置等。
在前述揭示內容中，已參考本發明之特定例示性實施方案描述本發明之實施方案。將顯而易見，在不脫離如下文隨附發明申請專利範圍中所闡述之本發明之實施方案之範疇的情況下，可對其進行各種修改。在本發明以單數形式提及一些元件之情況下，可在圖中描繪一個以上元件且相同元件用相同元件符號標記。因此，本發明及圖式應被視為闡釋性意義而非限制性意義。
100:物理不可複製功能(PUF)金鑰 102:一次性可程式化(OTP)物理不可複製功能(PUF)關鍵字 104:一次性可程式化(OTP)物理不可複製功能(PUF)配對字 200:圖表 202:波形 300:程序 302:基於藉由對OTP字之胞元電晶體之閘極施加相對較高程式化電壓且在電晶體通道處施加相對較低電壓以使閘極氧化物崩潰，來程式化OTP字之所有胞元或位元，而產生PUF關鍵字 304:讀取PUF關鍵字之所有經程式化胞元 306:再次讀取PUF關鍵字之所有經程式化胞元 308:基於第一比較及第二比較使狀態與PUF金鑰之各胞元相關聯 310:將第二OTP反熔絲程式化為經程式化OTP PUF關鍵字之OTP PUF配對字/步驟 400:表 402:一次性可程式化(OTP)物理不可複製功能(PUF)關鍵字電流位準 404:胞元位置 500:表 502:一次性可程式化(OTP)物理不可複製功能(PUF)關鍵字狀態 504:胞元位置 600:表 602:一次性可程式化(OTP)物理不可複製功能(PUF)配對字 604:胞元位置 700:程序 702:讀取OTP PUF關鍵字上之所有胞元且將其等與第四電流位準I cell_2進行比較 704:讀取OTP PUF配對字上之所有胞元且將其等與如圖2中指示之第三電流位準I cell_0進行比較 706:基於OTP PUF配對字之讀出來遮蔽OTP PUF關鍵字上之不確定位元 800:表 802:一次性可程式化(OTP)物理不可複製功能(PUF)關鍵字 804:一次性可程式化(OTP)物理不可複製功能(PUF)配對字 900:表 902:一次性可程式化(OTP)物理不可複製功能(PUF)關鍵字 904:胞元位置 1000:電腦系統 1002:處理裝置 1004:主記憶體 1006:靜態記憶體 1008:網路介面裝置 1010:視訊顯示單元 1012:文數字輸入裝置 1014:游標控制裝置 1016:信號產生裝置 1018:資料儲存裝置 1020:網路 1022:圖形處理單元 1024:機器可讀儲存媒體 1026:指令 1028:視訊處理單元 1030:匯流排 1032:音訊處理單元
將從下文給出之[實施方式]及本發明之實施例之附圖更充分理解本發明。圖用於提供本發明之實施例之知識及理解且未將本發明之範疇限於此等特定實施例。此外，圖不一定按比例繪製。
圖1繪示根據本發明之一實施例之一物理不可複製功能(PUF)金鑰。
圖2繪示根據本發明之一實施例之一正規化經程式化胞元電流分佈函數之一例示性圖表。
圖3描繪根據本發明之一實施例之用於產生PUF金鑰之一程序之一流程圖。
圖4繪示根據本發明之一實施例之一次性可程式化(OTP) PUF關鍵字之正規化經程式化胞元電流之一實例。
圖5繪示根據本發明之一實施例之在程式化期間之一OTP PUF關鍵字之一讀出。
圖6繪示根據本發明之一實施例之在程式化期間之一OTP PUF配對字之一讀出。
圖7描繪根據本發明之一實施例之用於讀取一PUF金鑰之一程序之一流程圖。
圖8繪示根據本發明之一實施例之在應用讀取期間之OTP PUF關鍵字及OTP PUF配對字之一讀出。
圖9繪示根據本發明之一實施例之在應用讀取期間之PUF金鑰之一讀出。
圖10描繪本發明之實施例可在其中操作之一例示性電腦系統之一抽象圖。
300:程序
302:基於藉由對OTP字之胞元電晶體之閘極施加相對較高程式化電壓且在電晶體通道處施加相對較低電壓以使閘極氧化物崩潰，來程式化OTP字之所有胞元或位元，而產生PUF關鍵字
304:讀取PUF關鍵字之所有經程式化胞元
306:再次讀取PUF關鍵字之所有經程式化胞元
308:基於第一比較及第二比較使狀態與PUF金鑰之各胞元相關聯
310:將第二OTP反熔絲程式化為經程式化OTP PUF關鍵字之OTP PUF配對字/步驟

Claims (20)

  1. 一種用於操作一一次性可程式化系統之方法，其包括： 藉由一或多個電腦裝置對一經程式化第一一次性可程式化(OTP)反熔絲之一記憶體胞元執行一第一讀取操作以基於一第一參數位準判定該記憶體胞元之一第一狀態； 藉由該一或多個電腦裝置對該經程式化第一OTP反熔絲之該記憶體胞元執行一第二讀取操作以基於一第二參數位準判定該記憶體胞元之一第二狀態； 當在該第一讀取操作期間判定之該第一狀態與在該第二讀取操作期間判定之該第二狀態不同時，藉由該一或多個電腦裝置將該經程式化第一OTP反熔絲之該記憶體胞元識別為一不確定位元；及 藉由該一或多個電腦裝置基於該第一OTP反熔絲之該經識別不確定位元之一位元位置來程式化一第二OTP反熔絲之一或多個記憶體胞元。
  2. 如請求項1之方法，其中被識別為該不確定位元之該記憶體胞元之一參數值係在該第一參數位準與該第二參數位準之間。
  3. 如請求項2之方法，其中該參數值對應於該記憶體胞元之一導電率，該第一參數位準包括一第一導電率位準，且該第二參數位準包括一第二導電率位準。
  4. 如請求項2之方法，其中該第一參數位準包括一第一電壓位準且該第二參數位準包括一第二電壓位準。
  5. 如請求項2之方法，其中該第一參數位準及該第二參數位準係基於該經程式化第一OTP反熔絲之記憶體胞元之一正規化記憶體胞元電流分佈選擇之臨限電流位準。
  6. 如請求項1之方法，其中該第二OTP反熔絲之一經程式化記憶體胞元在該第二OTP反熔絲中具有與該第一OTP反熔絲中之該不確定位元相同之一位元位置。
  7. 如請求項1之方法，其中該經程式化第一OTP反熔絲之經程式化記憶體胞元之一數量大於一物理不可複製(PUF)金鑰中之位元之一所需數量。
  8. 如請求項7之方法，其進一步包括： 程式化對應於非所要記憶體胞元之該第二OTP反熔絲之複數個記憶體胞元，該等非所要記憶體胞元對應於基於位元之該所需數量超過該第一OTP反熔絲之高狀態與低狀態記憶體胞元之間的一平衡之記憶體胞元。
  9. 如請求項1之方法，其進一步包括： 基於該第一OTP反熔絲之該經識別不確定位元之一位元位置來程式化一第三OTP反熔絲之一或多個胞元。
  10. 一種用於操作一一次性可程式化系統之方法，其包括： 藉由一或多個電腦裝置對一第一一次性可程式化(OTP)反熔絲之記憶體胞元執行一第一讀取操作； 藉由該一或多個電腦裝置對一第二OTP反熔絲之記憶體胞元執行一第二讀取操作以判定該第二OTP反熔絲之該等記憶體胞元之一程式化狀態；及 藉由該一或多個電腦裝置基於該第二讀取操作遮蔽該第一OTP反熔絲之該等記憶體胞元之一部分，其中該等經遮蔽記憶體胞元係基於該第二OTP反熔絲之該等記憶體胞元之該程式化狀態。
  11. 如請求項10之方法，其中執行該第一讀取操作包括： 當一參數值低於一第一參數位準時，使一低狀態與該第一OTP反熔絲之一記憶體胞元相關聯。
  12. 如請求項11之方法，其中該參數值對應於該記憶體胞元之一導電率且該第一參數位準包括一第一導電率位準。
  13. 如請求項12方法，其中該第一導電率位準大於一第二導電率位準且低於一第三導電率位準，其中該第二導電率位準及該第三導電率位準係基於該第一OTP反熔絲之一正規化記憶體胞元電流分佈。
  14. 如請求項13之方法，其中執行該第二讀取操作包括： 當該第二OTP反熔絲之一記憶體胞元之一導電率大於該第二導電率位準時，使一高狀態與該第二OTP反熔絲之該記憶體胞元相關聯；及 將該第一OTP反熔絲之不確定位元識別為在該第一OTP反熔絲中具有與具有高狀態之該第二OTP反熔絲之該等記憶體胞元相同之一位置的該等記憶體胞元。
  15. 如請求項10之方法，其進一步包括： 對一第三OTP反熔絲之記憶體胞元執行一第三讀取操作，其中該第一OTP反熔絲之該等記憶體胞元之該部分之該遮蔽係進一步基於該第三讀取操作。
  16. 一種一次性可程式化系統，其包括： 一記憶體，其儲存指令； 一第一一次性可程式化(OTP)反熔絲； 一第二OTP反熔絲；及 一處理器，其與該記憶體耦合且經組態以執行該等指令，該等指令在被執行時引起該處理器執行操作，該等操作包括： 程式化該第一OTP反熔絲之一記憶體胞元以提供一經程式化第一OTP反熔絲； 對該經程式化第一OTP反熔絲之該記憶體胞元執行一第一讀取操作以基於一第一參數位準判定該記憶體胞元之一第一狀態， 對該經程式化第一OTP反熔絲之該記憶體胞元執行一第二讀取操作以基於一第二參數位準判定該記憶體胞元之一第二狀態， 當在該第一讀取操作期間判定之該第一狀態與在該第二讀取操作期間判定之該第二狀態不同時，將該經程式化第一OTP反熔絲之該記憶體胞元識別為一不確定位元，及 基於該經程式化第一OTP反熔絲之該經識別不確定位元之一位元位置來程式化該第二OTP反熔絲之一或多個記憶體胞元。
  17. 如請求項16之系統，其中被識別為該不確定位元之該記憶體胞元之一參數值係在該第一參數位準與該第二參數位準之間。
  18. 如請求項16之系統，其中該第二OTP反熔絲之一經程式化記憶體胞元在該第二OTP反熔絲中具有與該第一OTP反熔絲中之該不確定位元相同之一位元位置。
  19. 如請求項16之系統，其中該處理器進一步經組態以執行操作，該等操作包括： 程式化對應於非所要記憶體胞元之該第二OTP反熔絲之複數個記憶體胞元，該等非所要記憶體胞元對應於超過該第一OTP反熔絲之高狀態與低狀態記憶體胞元之間的一平衡之記憶體胞元。
  20. 如請求項16之系統，其中該處理器進一步經組態以執行操作，該等操作包括： 基於該第一OTP反熔絲之該經識別不確定位元之一位元位置來程式化一第三OTP反熔絲之一或多個胞元。
TW110123202A 2020-08-06 2021-06-24 一次性可程式化反熔絲物理不可複製功能 TWI893150B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/986,957 US11145344B1 (en) 2020-08-06 2020-08-06 One time programmable anti-fuse physical unclonable function
US16/986,957 2020-08-06

Publications (2)

Publication Number Publication Date
TW202223891A TW202223891A (zh) 2022-06-16
TWI893150B true TWI893150B (zh) 2025-08-11

Family

ID=76959106

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110123202A TWI893150B (zh) 2020-08-06 2021-06-24 一次性可程式化反熔絲物理不可複製功能

Country Status (6)

Country Link
US (1) US11145344B1 (zh)
EP (1) EP4107906B1 (zh)
KR (1) KR20230044983A (zh)
CN (1) CN115606149B (zh)
TW (1) TWI893150B (zh)
WO (1) WO2022031378A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11456040B2 (en) * 2021-02-25 2022-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and error correction method in memory device
US20250105173A1 (en) * 2023-09-21 2025-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. One-time-programmable memory devices and methods of manufacturing thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8261011B2 (en) * 2009-10-29 2012-09-04 Freescale Semiconductor, Inc. One-time programmable memory device and methods thereof
TWI489471B (zh) * 2009-02-06 2015-06-21 Sidense Corp 高可靠度一次可編程（ｏｔｐ）記憶體
US9455015B2 (en) * 2014-10-10 2016-09-27 Everspin Technologies, Inc. High temperature data retention in magnetoresistive random access memory
US9496048B2 (en) * 2015-03-12 2016-11-15 Qualcomm Incorporated Differential one-time-programmable (OTP) memory array
EP3396673A1 (en) * 2017-04-27 2018-10-31 eMemory Technology Inc. Random code generator with antifuse differential cell and associated sensing method
US20200105356A1 (en) * 2018-09-28 2020-04-02 Intel Corporation Hot carrier injection fuse memory

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6570795B1 (en) * 2002-04-10 2003-05-27 Hewlett-Packard Development Company, L.P. Defective memory component of a memory device used to represent a data bit in a bit sequence
US7609579B2 (en) * 2007-11-21 2009-10-27 Etron Technology Inc. Memory module with failed memory cell repair function and method thereof
US10127998B2 (en) * 2013-09-26 2018-11-13 Nxp Usa, Inc. Memory having one time programmable (OTP) elements and a method of programming the memory
KR20170016108A (ko) * 2015-08-03 2017-02-13 삼성전자주식회사 오티피 메모리 장치의 프로그램 방법 및 이를 포함하는 반도체 집적 회로의 테스트 방법
US10877531B2 (en) * 2015-08-03 2020-12-29 Texas Instruments Incorporated Methods and apparatus to create a physically unclonable function
US10623192B2 (en) * 2017-08-25 2020-04-14 Synopsys, Inc. Gate oxide breakdown in OTP memory cells for physical unclonable function (PUF) security
US10541031B2 (en) * 2018-06-15 2020-01-21 Sandisk Technologies Llc Single pulse SLC programming scheme

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI489471B (zh) * 2009-02-06 2015-06-21 Sidense Corp 高可靠度一次可編程（ｏｔｐ）記憶體
US8261011B2 (en) * 2009-10-29 2012-09-04 Freescale Semiconductor, Inc. One-time programmable memory device and methods thereof
EP2494450B1 (en) * 2009-10-29 2019-01-30 NXP USA, Inc. One-time programmable memory device and methods thereof
US9455015B2 (en) * 2014-10-10 2016-09-27 Everspin Technologies, Inc. High temperature data retention in magnetoresistive random access memory
US9496048B2 (en) * 2015-03-12 2016-11-15 Qualcomm Incorporated Differential one-time-programmable (OTP) memory array
EP3396673A1 (en) * 2017-04-27 2018-10-31 eMemory Technology Inc. Random code generator with antifuse differential cell and associated sensing method
US20200105356A1 (en) * 2018-09-28 2020-04-02 Intel Corporation Hot carrier injection fuse memory

Also Published As

Publication number Publication date
CN115606149A (zh) 2023-01-13
US11145344B1 (en) 2021-10-12
CN115606149B (zh) 2025-08-22
KR20230044983A (ko) 2023-04-04
EP4107906A1 (en) 2022-12-28
WO2022031378A1 (en) 2022-02-10
EP4107906B1 (en) 2025-08-27
TW202223891A (zh) 2022-06-16

Similar Documents

Publication Publication Date Title
US12068038B2 (en) Method and apparatus for PUF generator characterization
US11190365B2 (en) Method and apparatus for PUF generator characterization
EP2643750B1 (en) Physical unclonable function
US9093128B2 (en) Electronic device with a plurality of memory cells and with physically unclonable function
CN107944301B (zh) 反熔丝物理不可复制电路以及相关控制方法
JP2016105278A (ja) 耐タンパ性を有する不揮発性メモリ装置、および集積回路カード
Almurib et al. Design and evaluation of a memristor‐based look‐up table for non‐volatile field programmable gate arrays
US10657294B2 (en) Non-volatile memory with physical unclonable function
CN108733350B (zh) 随机数生成装置及其控制方法
TWI893150B (zh) 一次性可程式化反熔絲物理不可複製功能
Yeh et al. Self-convergent trimming SRAM true random number generation with in-cell storage
Brackmann et al. Improved arithmetic performance by combining stateful and non‐stateful logic in resistive random access memory 1T–1R crossbars
WO2019043551A1 (en) NON-RELIABLE BIT DETECTION IN TRANSISTOR CIRCUITRY
US10999083B2 (en) Detecting unreliable bits in transistor circuitry
US10438022B2 (en) Logic encryption using on-chip memory cells
US12417141B2 (en) Generating a target data based on a function associated with a physical variation of a device
Oh et al. Implementation and characterization of flash‐based hardware security primitives for cryptographic key generation
Gao et al. R $^ 3$ PUF: A highly reliable memristive device based reconfigurable PUF
Lai et al. Using both Stable and Unstable SRAM Bits for the Physical Unclonable Function
KR20230140467A (ko) 핫 캐리어 주입 프로그래밍 및 보안
CN115310146A (zh) 用于生成识别码的储存装置及识别码生成方法