TWI892731B - 增加高介電係數膜的偶極矩的方法 - Google Patents

Abstract

一種增加高介電係數膜的偶極矩的方法，用以增加形成於CMOS影像感測器的深溝槽隔離結構上的高介電係數膜的偶極矩。包含：將一基板提供於一處理腔室內，該基板係包含一深溝槽隔離結構，且在該深溝槽隔離結構的至少一部分的側壁上形成有一高介電係數膜；及提供且維持一超臨界流體於該處理腔室內，使該超臨界流體與該高介電係數膜進行反應而增加該高介電係數膜的偶極矩。藉此可以促使電洞積聚於該深溝槽隔離結構的該側壁，進而達成降低CMOS影像感測器的暗電流之功效。

Description

增加高介電係數膜的偶極矩的方法

本發明係關於增加高介電係數膜的偶極矩的方法，尤其是使用超臨界流體來增加高介電係數膜的偶極矩的方法。

CMOS影像感測器(CMOS Image Sensor，CIS)是一種可以將光訊號轉換為電訊號的感光元件。近年來，CMOS影像感測器廣泛應用在手機鏡頭、倒車用影像輔助系統，甚至在醫療領域中亦具有逐漸擴大的應用價值。

在CMOS影像感測器的製造過程中，金屬汙染及電漿蝕刻對矽基板造成的損傷會在CMOS影像感測器中造成缺陷，進而導致感測器產生漏電(即，產生暗電流)及雜訊增加。

目前已知，在例如矽基板等半導體基板上形成背側深溝槽隔離(Backside Deep Trench Isolation，BDTI)結構來隔離CMOS影像感測器的各像素，同時在該深溝槽隔離結構的表面沉積高介電係數膜，可以進行表面鈍化，並可以利用該高介電係數膜的偶極矩，使電洞積聚在該深溝槽隔離結構的側壁，藉此，暗狀態(Dark state)下產生的電子會與該些電洞結合，因而可以降低暗電流的產生。惟，深溝槽隔離結構形成後已進入半導體後段製程(Back End of Line，BEOL)，不宜使用高溫(例如，高於400℃)進行處 理。因此，若欲進一步提升高介電係數膜的偶極矩，則會受到製程溫度的限制。

有鑑於此，有必要開發一種增加高介電係數膜的偶極矩的方法，能夠在適用於半導體後段製程的溫度下有效增加高介電係數膜的偶極矩。

為解決上述問題，本發明的主要目的在於提供一種增加高介電係數膜的偶極矩的方法，能夠在適用於半導體後段製程的溫度下有效增加高介電係數膜的偶極矩。

本發明全文所述方向性或其近似用語，例如「前」、「後」、「左」、「右」、「上(頂)」、「下(底)」、「內」、「外」、「側面」等，主要係參考附加圖式的方向，各方向性或其近似用語僅用以輔助說明及理解本發明的各實施例，非用以限制本發明。

本發明全文所記載的元件及構件使用「一」或「一個」之量詞，僅是為了方便使用且提供本發明範圍的通常意義；於本發明中應被解讀為包括一個或至少一個，且單一的概念也包括複數的情況，除非其明顯意指其他意思。

本發明的增加高介電係數膜的偶極矩的方法係包含：將一基板提供於一處理腔室內，該基板係包含至少一深溝槽隔離結構，且在該深溝槽隔離結構的至少一部分的側壁上形成有一高介電係數膜；及提供且維持一超臨界流體於該處理腔室內，使該超臨界流體與該高介電係數膜進行反應而增加該高介電係數膜的偶極矩，而促使更多電洞積聚於該深溝槽隔離結構的該側壁，及減少該高介電係數膜與該深溝槽隔離結構之介面處的缺陷。

據此，本發明的增加高介電係數膜的偶極矩的方法，係可以藉 由超臨界流體的高穿透度及高反應性來減少該高介電係數膜與該深溝槽隔離結構之介面處的缺陷，並且可以增加該高介電係數膜的偶極矩，促使更多電洞積聚於該深溝槽隔離結構的側壁，藉此降低暗電流的產生，為本發明之功效。

其中，該超臨界流體與該高介電係數膜的反應壓力係可以介於1~220atm之間。如此，在該處理腔室內的該超臨界流體係可以被微調黏度、密度及擴散係數等特性，而具有依據實際需求而改變超臨界流體特性的功效。

其中，該超臨界流體與該高介電係數膜的反應溫度係可以介於室溫~400℃之間。如此，本發明的增加高介電係數膜的偶極矩的方法係可以達成在適合半導體後段製程的溫度，甚至在室溫下有效增加高介電係數膜的偶極矩的功效。

其中，該超臨界流體與該高介電係數膜的反應時間係可以介於1~180分鐘之間。如此，藉由將本發明的增加高介電係數膜的偶極矩的方法執行上述時間，係可以達成更有效增加高介電係數膜的偶極矩的功效。

其中，該超臨界流體係可以選自由處於超臨界態的二氧化碳、四氟化碳、氮氣、氬、氫及水構成之群組中的至少一者。如此，藉由選取上述的超臨界流體，係可以達成更有效增加高介電係數膜的偶極矩的功效。

其中，該高介電係數膜之材料係可以選自由氧化鋁、氧化鉿、氧化鋯、氧化鈦、二氧化矽、氧化鍺、氧化鑭及氧化釔構成之群組中的至少一者。如此，藉由選取上述的高介電係數膜材料，係可以達成與超臨界流體具有更佳的相互作用，而更有效增加高介電係數膜的偶極矩的功效。

1:基板

11:深溝槽隔離結構

11a:側壁

11b:底面

12:高介電係數膜

2:處理腔室

21:基座

3:超臨界流體源

S:超臨界流體

〔第1圖〕本發明的增加高介電係數膜的偶極矩的方法的實施示意圖。

為讓本發明之上述及其他目的、特徵及優點能更明顯易懂，下文特舉本發明之較佳實施例，並配合所附圖式作詳細說明。

本發明所述之「超臨界流體」係指一流體在高於其臨界溫度及臨界壓力下的狀態。舉例而言，若所提及的超臨界流體為處於超臨界態的二氧化碳，則意味著環境壓力係高於約72.9atm，而環境溫度係高於約31.3℃，其他流體則依此類推。另外，本發明並不限制形成超臨界流體的方法。

請參照第1圖所示，其為本發明之利用超臨界流體增加高介電係數膜的偶極矩的方法實施例的使用示意圖。在第1圖中，一基板1係被提供在一處理腔室2內的一基座21上。該基板1可以係一半導體基板，例如矽基板。該基板1具有至少一深溝槽隔離(Deep Trench Isolation，DTI)結構11，各深溝槽隔離結構11係包含一側壁11a及一底面11b。該深溝槽隔離結構11係可以藉由本發明所屬技術領域中具有通常知識者所習知的任何合適方法加以形成，本發明對此不予以限制。一高介電係數膜12係形成在該深溝槽隔離結構11的至少一部份的該側壁11a上，該高介電係數膜12亦可以完全覆蓋該側壁11a，該高介電係數膜12亦可以完全覆蓋該側壁11a及該底面11b。該高介電係數膜12之材料係可以為氧化鋁、氧化鉿、氧化鋯、氧化鈦、二氧化矽、氧化鍺、氧化鑭、氧化釔或其組合。該高介電係數膜12例如可以藉由化學沉積或原子層沉積等方法形成於該深溝槽隔離結構11的表面上，但不限於此。

請繼續參照第1圖，一超臨界流體S係可以從一超臨界流體源3被提供至該處理腔室2中。該超臨界流體S可以是處於超臨界態的二氧化 碳、四氟化碳、氮氣、氬、氫、水或其任意組合。在一實施例中，使用超臨界的二氧化碳作為該超臨界流體S。應注意到，該處理腔室2的壓力及溫度係取決於所使用的超臨界流體的組成而改變，從而使該超臨界流體S在進入該處理腔室2後仍保持超臨界態。該超臨界流體S與該高介電係數膜12進行反應之條件，係可以在介於1~220atm之間的壓力進行，並可以在介於室溫~400℃之間的溫度進行，或可以在介於100~350℃之間的溫度進行，或可以在介於150~250之間的溫度進行。此外，該超臨界流體S與該高介電係數膜12的反應時間係可以介於1~180分鐘之間。藉此，該超臨界流體S係可以在適用於後段製程的溫度(例如，400℃以下)對該高介電係數膜12進行改質，以增加該高介電係數膜12的偶極矩，而促使更多電洞積聚於該深溝槽隔離結構11的該側壁11a，從而降低暗電流的產生。

另外，由於超臨界流體之黏度、密度、及擴散係數等特性係介於液體與氣體之間，相較於氣體及液體，超臨界流體係可以兼具高穿透度及高反應性，而有助於減少該高介電係數膜12與該深溝槽隔離結構11之介面處的缺陷，進一步達到降低暗電流產生的作用，因而有效減少CMOS影像感測器的雜訊。

在一實施例中，使該超臨界流體S與該高介電係數膜12進行反應時，該處理腔室2內可以更包含一水蒸氣。藉此，更有助於減少該高介電係數膜12與該深溝槽隔離結構11之介面處的缺陷。應注意到，此時該處理腔室2的壓力及溫度除了須使該超臨界流體S保持超臨界態，亦須使該水蒸氣保持氣態，且該超臨界流體S不包含處於超臨界態的水。

在一實施例中，使該超臨界流體S與該高介電係數膜12反應完成後，可以將該處理腔室2的壓力、溫度調整為常壓、常溫，並將經反應後的基板1從該處理腔室2取出。

綜上所述，本發明的增加高介電係數膜的偶極矩的方法，係可以藉由超臨界流體的高穿透度及高反應性來減少該高介電係數膜與該深溝槽隔離結構之介面處的缺陷，並且可以增加該高介電係數膜的偶極矩，促使更多電洞積聚於該深溝槽隔離結構的側壁，藉此降低暗電流的產生，為本發明之功效。

雖然本發明已利用上述較佳實施例揭示，然其並非用以限定本發明，任何熟習此技藝者在不脫離本發明之精神和範圍之內，相對上述實施例進行各種更動與修改仍屬本發明所保護之技術範疇，因此本發明之保護範圍當包含後附之申請專利範圍所記載的文義及均等範圍內之所有變更。

1:基板

11:深溝槽隔離結構

11a:側壁

11b:底面

12:高介電係數膜

2:處理腔室

21:基座

3:超臨界流體源

S:超臨界流體

Claims (6)

1. 一種增加高介電係數膜的偶極矩的方法，包含：將一基板提供於一處理腔室內，該基板係包含至少一深溝槽隔離結構，且在該深溝槽隔離結構的至少一部分的側壁上形成有一高介電係數膜；及 提供且維持一超臨界流體於該處理腔室內，使該超臨界流體與該高介電係數膜進行反應而增加該高介電係數膜的偶極矩，而促使更多電洞積聚於該深溝槽隔離結構的該側壁，及減少該高介電係數膜與該深溝槽隔離結構之介面處的缺陷。
2. 如請求項1之增加高介電係數膜的偶極矩的方法，其中，該超臨界流體與該高介電係數膜的反應壓力係介於1～220 atm之間。
3. 如請求項1之增加高介電係數膜的偶極矩的方法，其中，該超臨界流體與該高介電係數膜的反應溫度係介於室溫～400℃之間。
4. 如請求項1之增加高介電係數膜的偶極矩的方法，其中，該超臨界流體與該高介電係數膜的反應時間係介於1～180分鐘之間。
5. 如請求項1之增加高介電係數膜的偶極矩的方法，其中，該超臨界流體係選自由處於超臨界態的二氧化碳、四氟化碳、氮氣、氬、氫及水構成之群組中的至少一者。
6. 如請求項1之增加高介電係數膜的偶極矩的方法，其中，該高介電係數膜之材料係選自由氧化鋁、氧化鉿、氧化鋯、氧化鈦、二氧化矽、氧化鍺、氧化鑭及氧化釔構成之群組中的至少一者。