TWI892133B - 發光元件 - Google Patents

Abstract

一種發光元件其包括基板以及半導體疊層。基板的上側具有第一區以及第二區。第一區設置有突起結構，第二區圍繞第一區且不具有突起結構。第一區包含覆蓋部以及暴露部。半導體疊層覆蓋第一區的覆蓋部而不覆蓋暴露部。

Description

發光元件

本申請案係關於一種發光元件，特別是一種具有絕緣反射結構的發光元件。

固態半導體元件諸如發光二極體(Light-Emitting Diode, LED)，因半導體構成材料的特性，使其具有功耗低，產生的熱能低，工作壽命長，防震，體積小，反應速度快和具有良好的光電特性，例如穩定的發光波長等優點。因此發光二極體被廣泛應用於家用電器，設備指示燈，及光電產品等。

本申請案揭露一種發光元件其包括基板以及半導體疊層。基板之上側具有第一區以及第二區。第一區設置有突起結構，第二區圍繞第一區且不具有突起結構。第一區包含覆蓋部以及暴露部。半導體疊層覆蓋第一區的覆蓋部而不覆蓋暴露部。

以下實施例將伴隨著圖式說明，在圖式或說明中，相似或相同之部分係使用相同之標號，並且在圖式中，元件之形狀或厚度可擴大或縮小。需特別注意的是，圖中未繪示或說明書未描述之元件，可以是本技術領域習知技藝者所知之形式。並且，在一些圖式中可能省略部分元件和/或符號。在圖式中，以類似的符號來指示類似的元件。下述內容和所附圖式只是提供用於說明，並不意欲造成限制。可以預期的是，一實施例中的元件和特徵，能夠被有利地納入於另一實施例中，無須進一步的闡述。此外，在以下實施例中可以併入其他層/結構或步驟。 例如，「在第一層/結構上形成第二層/結構」的描述可以包含第一層/結構直接接觸第二層/結構的實施例，或者包含第一層/結構間接接觸第二層/結構的實施例，亦即有其他層/結構存在於第一個層/結構和第二個層/結構之間。此外，第一層/結構和第二層/結構間的空間相對關係可以根據裝置的操作或使用而改變，第一層/結構本身不限於單一層或單一結構，第一層中可包含複數子層，第一結構可包含複數子結構。

另外，針對本申請案中所提及的空間相關的敘述詞彙，例如：「在...之下」、「低」、「下」、「上方」、「之上」、「頂」、「底」和類似詞彙時，為便於敘述，其用法均在於描述圖式中一個元件或特徵與另一個元件或特徵的相對關係。除了圖式中所顯示的擺向外，這些空間相關詞彙也用來描述發光元件在使用中以及操作時的可能擺向。隨著半導體元件的擺向的不同（旋轉90度或其它方位），用以描述其擺向的空間相關敘述亦應透過類似的方式予以解釋。

在本申請案中，如果沒有特別的說明，通式AlGaN系列代表Al _aGa _(1-a)N，其中0≤a≤1；通式InGaN系列代表In _bGa _(1–b)N，其中0≤b≤1；通式AlInGaN系列代表Al _cIn _dGa _{(1 - c-d)}N，其中0≤c≤1，0≤d≤1。調整元素的含量可以達到不同的目的，例如但不限於，調整能階或是調整發光元件的主發光波長。

本申請案所揭露的發光元件所包含的每一層之組成以及摻雜物可用任何適合的方式分析，例如二次離子質譜儀(secondary ion mass spectrometer, SIMS)。

本申請案所揭露的發光元件所包含的每一層之厚度可用任何適合的方式分析，例如穿透式電子顯微鏡(transmission electron microscopy, TEM)或是掃描式電子顯微鏡(scanning electron microscope, SEM)，藉以配合例如於SIMS圖譜上的各層深度位置。

圖1顯示本申請案一實施例之發光元件之俯視示意圖，圖2顯示沿著圖1之A-A線之剖視示意圖，圖3顯示圖2之A區域之放大示意圖。請參照圖1至圖3，本申請案一實施例之發光元件100可包含基板101以及半導體疊層102。基板101包含上側S。上側S具有第一區101a以及第二區101b。第一區101a包含覆蓋部101c以及暴露部101d。半導體疊層102覆蓋第一區101a的覆蓋部101c而不覆蓋暴露部101d。第一區101a設置有突起結構P，第二區101b圍繞第一區101a且不具有突起結構P。

圖5顯示沿著圖1之X-X’線之剖面示意圖。為了圖面的簡潔，圖2之基板101之突起結構P予以省略。如圖1、圖2及圖5所示，半導體疊層102包含一第一型半導體層106以及一半導體台面102m位於第一型半導體層106上。半導體台面102m包含一第二型半導體層108及一主動區域107。半導體疊層102包含一外側區域2011及一內側區域2010。位於外側區域2011之第一型半導體層106包含一第一型半導體層第一表面106t1(如圖2及圖5所示)。位於內側區域2010之第一型半導體層201包含一第一型半導體層第二表面106t2(如圖5所示)。第一型半導體層第一表面106t1和第一型半導體層第二表面106t2都沒有被第二型半導體層108及主動區域107覆蓋。外側區域2011係環繞包含第二型半導體層108及主動區域107的半導體台面102m。如圖2所示，覆蓋部101c被半導體疊層102覆蓋，其中覆蓋部101c鄰近暴露部101d的部分被外側區域2011的第一型半導體層106覆蓋。在一剖視圖中，暴露部具有一寬度W。在一實施例中，寬度W可大於或小於外側區域2011的寬度。在一實施例中，寬度W介於0.5μm至2.5μm之間。

如圖2及圖3所示，在一實施例中，發光元件100更包括絕緣反射結構103。絕緣反射結構103可覆蓋半導體疊層102、暴露部101d及第二區101b。絕緣反射結構103可反射半導體疊層102發出射向絕緣反射結構103的光線，使光線往基板101之方向摘出，從而增進發光元件100整體之外部量子效率。在一實施例中，絕緣反射結構103也可作為其下的半導體疊層102的保護結構，例如可提供電性上的保護，隔絕不同電性疊層或電極之間的電性接觸以避免短路，或保護疊層或電極以避免斷路。此外，絕緣反射結構103也可隔絕外界對元件內部的損害，例如隔絕水氣侵入，或外來物汙染。在一實施例中，絕緣反射結構103可為單層或多層結構。在另一實施例中，對應半導體疊層102用以發出的光線可為分布式布拉格反射鏡(DBR)結構或全方向反射結構(ODR)。當絕緣反射結構103為分布式布拉格反射鏡結構時，可以包含不同折射率的兩種以上之材料交替堆疊的多層結構，以選擇性地反射特定波長之光。例如，可藉由絕緣材料層疊SiO ₂/TiO ₂或SiO ₂/Nb ₂O ₅等層來形成高反射率的絕緣反射結構。當SiO ₂/TiO ₂或SiO ₂/Nb ₂O ₅形成分布式布拉格反射鏡結構時，分布式布拉格反射鏡結構的每一個層被設計成主動區域107發出的光的波長的四分之一的光學厚度的一或整數倍。分布式布拉格反射鏡結構的每一個層的厚度在λ/4的一或整數倍的基礎上可具有±30%的偏差。由於分布式布拉格反射鏡結構的的每一個層的厚度會影響到反射率，因此其形成方式可包括電子束蒸鍍(E-beam evaporation)或濺鍍(Sputtering)等方式來形成絕緣反射結構103以穩定的控制分布式布拉格反射鏡結構的每一個層的厚度。當絕緣反射結構103為全方向反射結構時，可包含由單層或多層絕緣材料層疊，例如前述分布式布拉格反射鏡結構之一組或多組疊層結構，以及一或多層之金屬結構層與其相疊加而構成全方向反射結構。金屬結構層可包含銀(Ag)、鋁(Al)、銠(Rh)、金(Au)、銅(Cu)或任意組合之疊層。

圖4顯示對應圖3之實作照片，如圖2至圖4所示，在一實施例中，突起結構P包含複數個凸部P1。基板101的上側S具有一第一基準面S1及一第二基準面S2。凸部P1相對一第一基準面S1突出。第二區101b可完全平坦或具有不明顯的粗糙度。例如在圖3中，第二區101b可具有相對第二基準面S2凸出之複數個微凸部P2。凸部P1相對第一基準面S1具有平均凸出高度H1，微凸部P2相對第二基準面S2具有平均凸出高度H2。在一實施例中，H2/H1可介於0至0.1之間。藉由第二區101b相較第一區101a來得平坦，使得絕緣反射結構103披覆於第二區101b上各處的絕緣膜層的厚度均勻性一致，進而使其反射率可以提升。在發光元件100中的光線於基板101內部反射並射向第二區101b時，藉由高反射率的絕緣反射結構103將光線加以反射摘出。在一實施例中，絕緣反射結構103與第二區101b的介面可大致平坦。在一實施例中，任兩相鄰凸部P1之間的頂部之間具有一間距d1，可介於2微米至4微米之間，任兩相鄰微凸部P2的頂部之間具有一間距d2，可介於 2微米至4微米之間。於一實施例，間距d1可相等於間距d2。於一實施例，間距d1可不等於間距d2。在一實施例中，可藉由對一基板晶圓片的上表面進行乾蝕刻及/或濕蝕刻之製程而形成突出基板101之上側S的凸部P1，接著形成半導體疊層102，並定義出前述之第一區101a及第二區101b，接著再對第二區101b進行乾蝕刻及/或濕蝕刻，以將第二區101b之凸部P1的縮減為尺寸較小之微凸部P2。在一實施例中，可先對基板晶圓片的上表面定義出第一區101a及第二區101b，例如將預定要形成第二區101b的區域加以遮蔽，再以乾蝕刻及/或濕蝕刻之製程使第一區101a形成凸部P1，第二區101b處沒有凸部P1，從而在形成半導體疊層102之前，基板101的上側S定義有第一區101a及第二區101b。

在圖1之俯視圖中，基板101之外周緣圍繞成之一平面係定義一第一面積即第一區101a和第二區101b的總面積，第二區101b包含第二面積。在一實施例中，第二面積可佔第一面積的6%至15%之間。例如，相較於第二區101b也具有突起結構P的一個比較例，當第二面積佔第一面積的9%至12%時，本實施例可提升大約1%至2%的亮度。

在一實施例中，複數個凸部P1可包含基底P1b及設於基底P1b上的頂部P1t。基底p1b及微凸部P2可與基板101為相同材料，頂部P1t的材料可相異於基底P1b。基底P1b包含與基板101相同的材料，例如砷化鎵(GaAs)、藍寶石(Al ₂O ₃)、氮化鎵(GaN)、碳化矽(SiC)、或氮化鋁(AlN)。頂部P1t包含絕緣材料，例如氧化矽、氮化矽、或氮氧化矽。自發光元件100的側面觀之，凸部P1可包含半球形狀、炮彈形狀或錐形狀。凸部P1的最頂端可以是曲面或尖點。於另一實施例中，凸部P1之整體與基板101也可為相同材料，即基底p1b、頂部p1t與基板101可為相同材料。

如圖1、圖2及圖5所示，在一實施例中，發光元件100可更包含絕緣層109。絕緣層109覆蓋半導體疊層102及第二區101b且被絕緣反射結構103所覆蓋。絕緣層109覆蓋半導體台面102m且延伸覆蓋外側區域2011的第一型半導體層106，絕緣層109可具有複數第一開口114位於第一型半導體層第一表面106t1上以暴露出第一型半導體層106。絕緣層109可另具有一或複數個第二開口H位於第一型半導體層106第二表面106t2上，以在內側區域2010暴露出第一型半導體層106。發光元件100可更包含設於第二型半導體層108上之接觸結構115。在半導體台面102m上，絕緣層109可具有第三開口104以暴露出接觸結構115。

如圖1及圖5所示，在一實施例中，發光元件100可更包含設於絕緣層109上之第一電極119及第二電極122。第一電極119包含複數個連接區110，分別設於第一型半導體層第一表面106t1及第一型半導體層第二表面106t2上，第一電極119經由其複數個連接區110，再透過第一開口114及第二開口H延伸電性連接於第一型半導體層106。於一實施例中，第一電極119的複數個連接區110與第一型半導體層第一表面106t1及第一型半導體層第二表面106t2之間分別可更包含一接觸結構(圖未示)以提昇第一電極119與第一型半導體層106之電連接特性，例如降低第一型半導體層106與第一電極119之間的接觸電阻。第二電極122透過第三開口104電性連接於接觸結構115，從而電性連接於第二型半導體層108。第一電極119可覆蓋絕緣層109的大部分表面且包圍第二電極122。第一電極119與第二電極122彼此具有一間距。絕緣反射結構103覆蓋第一電極119及第二電極122並暴露出第一電極119與第二電極122之部分區域。發光元件100可更包含第一電極墊112及第二電極墊111。第一電極墊112與第二電極墊111透過絕緣反射結構103之暴露區域分別電性連接於第一電極119及第二電極122。

在一實施例中，絕緣層109可以為一單層結構，包含金屬氧化物或金屬氮化物，例如可使用選自由Si、Ti、Zr、Nb、Ta、Al構成的組中的至少一種氧化物或氮化物。在一實施例中，絕緣層109亦可為多層結構，例如相似於前述絕緣反射結構103為多層結構時之分散式布拉格反射鏡結構，或是一或多層絕緣層搭配一反射金屬層構成之全方向反射結構。

如圖2及圖5所示，在一實施例中，接觸結構115可包含設於第二型半導體層108上之透明導電層116以及設於透明導電層116上之反射層117。接觸結構115可選擇性設置阻障層118於反射層117之上。透明導電層116之材料包含對於主動區域107所發出的光線為透明的材料，例如透明導電氧化物或薄金屬層。透明導電氧化物包含氧化銦錫(ITO)或氧化銦鋅(IZO)。薄金屬層包含例如厚度小於500埃之鎳(Ni)或金(Au)。反射層117的材料包含具有反射性的金屬，例如鋁(Al)、銀(Ag)、銠(Rh)、或鉑(Pt)等金屬或上述材料之合金。反射層117係用來反射主動區域107所發出的光線，且使經反射的光線朝向基板101而向外射出。阻障層118可覆蓋反射層117以避免反射層117氧化而劣化其反射率。阻障層118之材料包含金屬材料，例如鈦(Ti)、鎢(W)、鋁(Al)、銦(In)、錫(Sn)、鎳(Ni)、鉻(Cr)、鉑(Pt)等金屬或上述材料之合金。

在一實施例中，第一電極119、第二電極122、連接區110、第一電極墊112及第二電極墊111包含金屬材料，例如鉻(Cr)、鈦(Ti)、鎢(W)、金(Au)、鋁(Al)、銦(In)、錫(Sn)、鎳(Ni)、鉑(Pt)、銀(Ag)等金屬、或上述材料之疊層或合金。例如，第一電極119、第二電極122、連接區110、第一電極墊112及第二電極墊111可包含Al/Pt層、Ti/Au層、Ti/Pt/Au層、Cr/Au層、Cr/Pt/Au層、Ni/Au層、Ni/Pt/Au層、Cr/Al/Ti/Pt層、Ti/Al/Ti/Pt/Ni/Pt層、Cr/Al/Ti/Al/Ni/Pt/Au層、Cr/Al/Cr/Ni/Au層或Ag/NiTi/TiW/Pt層。第一電極墊112及第二電極墊111可做為外部電源供電至第一型半導體層106及第二型半導體層108之電流路徑。第一電極119、第二電極122、連接區110、第一電極墊112及第二電極墊111可各包含一厚度介於1μm~100μm之間，較佳為1.2μm~60μm之間，更佳為1.5μm~6μm之間。

於一實施例中，基板101可以為一成長基板以沉積或磊晶方式形成半導體疊層102。基板101包括用以磊晶成長磷化鋁鎵銦(AlGaInP)之砷化鎵(GaAs)晶圓，或用以成長氮化鎵(GaN)、氮化銦鎵(InGaN) 、或氮化鋁鎵(AlGaN)之藍寶石(Al ₂O ₃)晶圓、氮化鎵(GaN)晶圓、碳化矽(SiC)晶圓、或氮化鋁(AlN)晶圓。於一實施例中，藉由金屬有機化學氣相沉積法(MOCVD)、分子束磊晶(MBE)、氫化物氣相沉積法(HVPE)、物理氣相沉積法(PVD) 、或離子電鍍方法以於基板101上形成具有光電特性之半導體疊層102，例如發光(light-emitting)疊層，其中物理氣象沉積法包含濺鍍 (Sputtering)或蒸鍍(Evaporation)法。於一實施例中，基板101可以為一承載基板。具體地，半導體疊層102係先以磊晶成長的方式成長於例如前述的成長基板，可經由基板轉移方式透過一接合層將半導體疊層102連接於基板101，最後移除成長基板。於一實施例中，接合層對於主動區域107所發出的光線具有大於60%之透光率。具體來說，接合層可包含絕緣材料，例如：絕緣氧化物、絕緣氮化物、絕緣高分子。氧化物包含但不限於氧化鈦（TiO ₂）、氧化鈮（Nb ₂O ₅）、氧化矽（SiO ₂）、氧化鋁（Al ₂O ₃）、氧化鉭（Ta ₂O ₅）；氮化物包含但不限於氮化矽（SiN）；高分子包含BCB（Benzocyclobutene）等。在其他實施例中，接合結構30包含導電氧化物材料，例如氧化銦錫(ITO)、氧化銦(InO)、氧化錫(SnO)、氧化鎘錫(CTO)、氧化銻錫(ATO)、氧化鋁鋅(AZO)、氧化鋅錫(ZTO)、氧化鎵鋅(GZO)、氧化鋅(ZnO)、氧化銦鈰(ICO)、氧化銦鎢(IWO)、氧化銦鈦(ITiO)、氧化銦鋅(IZO)、氧化銦鎵(IGO)、氧化鎵鋁鋅(GAZO)或上述材料之組合。

藉由改變半導體疊層102中一層或多層的物理及化學組成以調整發光元件1發出光線的波長。半導體疊層102之材料包含Ⅲ-Ⅴ族半導體材料，例如Al _xIn _yGa _(1-x-y)N或Al _xIn _yGa _(1-x-y)P，其中0≦x，y≦1；(x+y)≦1。當半導體疊層102之材料為AlInGaP系列材料時，可發出波長介於610 nm及650 nm之間的紅光。當半導體疊層102之材料為InGaN系列材料時，可發出波長介於400 nm及490 nm之間的藍光，或波長介於530 nm及570 nm之間的綠光。當半導體疊層102之材料為AlGaN系列或AlInGaN系列材料時，可發出波長介於250 nm及400 nm之間的紫外光。

第一型半導體層106和第二型半導體層108可為包覆層(cladding layer)或侷限層(confinement layer)，兩者具有不同的導電型態、電性、極性，或依摻雜的元素以提供電子或電洞，例如第一型半導體層106為n型電性的半導體，第二型半導體層108為p型電性的半導體。主動區域107形成在第一型半導體層106和第二型半導體層108之間，電子與電洞於一電流驅動下在主動區域107複合，將電能轉換成光能，以發出一光線。主動區域107可為單異質結構(single heterostructure, SH)，雙異質結構(double heterostructure, DH)，雙側雙異質結構(double-side double heterostructure, DDH)，或是多層量子井結構(multi-quantum well, MQW)。主動區域107之材料可為中性、p型或n型電性的半導體。第一型半導體層106、第二型半導體層108、或主動區域107可為一單層或包含複數子層的結構。

圖6顯示本申請案另一實施例之發光元件100a之俯視示意圖，圖7顯示沿著圖6之B-B’線之剖視示意圖。請參照圖6及圖7並配合參照圖2和圖3，本實施例類似於圖1至圖5之實施例，不同處主要在於發光元件100a的第一區包括被第二區101b’隔開之第一子區101e及第二子區101f。第二區101b’包括環繞第一子區101e及第二子區101f外圍的環繞部101g、及位於第一子區101e及第二子區101f之間的走道101h。半導體疊層102包含分別設於第一子區101e之第一半導體單元102a、及設於第二子區101f之第二半導體單元102b。第一半導體單元102a及第二半導體單元102b皆包含第一型半導體層106以及一半導體台面102m位於第一型半導體層106上，且半導體台面102m包含第二型半導體層108及主動區域107。發光元件100a可更包括電性連接於第一半導體單元102a及第二半導體單元102b之間的至少一跨橋結構105。第一半導體單元102a及第二半導體單元102b可分別電性連接有至少一第一延伸電極105a及至少一第二延伸電極105c。跨橋電極105b可連接於第一延伸電極105a及第二延伸電極105c之間，從而形成跨橋結構105。如圖6所示，在本實施例中，跨橋結構105的數量有兩條且分別靠近發光元件100a的相對兩側。具體地，第一延伸電極105a電性連接於第一半導體單元102a之第一型半導體層106，第二延伸電極105c電性連接於第二半導體單元102b之第二型半導體層108，跨橋電極105b連接於第一延伸電極105a與第二延伸電極105c之間，使第一半導體單元102a串聯連接於第二半導體單元102b。

如圖7所示，跨橋結構105順應地覆蓋第一半導體單元102a、走道101h及第二半導體單元102b。第一延伸電極105a與第一半導體單元102a之間、及第二延伸電極105c與第二半導體單元102b之間可設有電性保護層113。電性保護層113亦可一體延伸到走道101h上，從而也設於跨橋電極105b與對應走道101h之基板101之間。絕緣反射結構103順應地覆蓋在跨橋結構105上。絕緣反射結構103可覆蓋走道101h未設置跨橋電極105b之區域，以在走道101h反射第一半導體單元102a及第二半導體單元102b所發出之光線。走道101h具有大致平坦的表面，因此電性保護層113、跨橋電極105b及絕緣反射結構103可大致平坦地覆蓋在走道101h上，減少因走道101h高低差造成其上的電性保護層113披覆性不好產生縫隙造成元件信賴性問題，或者減少跨橋結構105因走道101h高低差造成電線等電性問題，或者減少絕緣反射結構103因走道101h高低差造成反射率降低或者披覆性不好而產生元件信賴性的問題。在一實施例中，電性保護層113可以為一單層結構，包含金屬氧化物或金屬氮化物，例如可使用選自由Si、Ti、Zr、Nb、Ta、Al構成的組中的至少一種氧化物或氮化物。在一實施例中，電性保護層113亦可為多層結構，例如相似於前述絕緣反射結構103為多層結構時之分散式布拉格反射鏡結構，或是一或多層絕緣層搭配一反射金屬層構成之全方向反射結構。

如圖6及圖7所示，如圖6所示之灰階部分，絕緣反射結構103覆蓋第一半導體單元102a、第二半導體單元102b及第二區101b’。發光元件100a更包含設於第一半導體單元102a上的第三電極墊123及設於第二半導體單元102b上的第四電極墊124。在一實施例中，第三電極墊123和第四電極墊124可覆蓋在絕緣反射結構103上。第三電極墊123可位於第一半導體單元102a之半導體台面102m上，第四電極墊124可位於第二半導體單元102b的半導體台面102m上。參考圖1至圖5及圖6，類似發光元件100，於發光元件100a中，半導體疊層102可包含位於外側區域2011的第一型半導體層第一表面106t1，以及位於內側區域2010之第一型半導體層第二表面106t2。絕緣反射結構103包含多個開口分別暴露出接觸結構115、第一型半導體層第一表面106t1以及第一型半導體層第二表面106t2。第三電極墊123經由其下方一或複數個穿過絕緣反射結構103開口之導電通道T，以使第三電極墊123電性連接於第一半導體單元102a之第二型半導體層108。第四電極墊124覆蓋第二半導體單元102b的半導體台面102m。於一實施例中，第四電極墊124可延伸到半導體台面102m外之第一型半導體層106上方。在第四電極墊124下方可具有複數個穿過絕緣反射結構103開口及半導體台面102m之導電通道T 其電性連接至第二半導體單元102b之第一型半導體層106。於一實施例中，第四電極墊124下方的導電通道T可包含內導電通道及外導電通道。內導電通道係穿過絕緣反射結構103及半導體台面102m以電性連接第一型半導體層第二表面106t2，外導電通道係在半導體台面102m之外側穿過絕緣反射結構103及半導體台面102m以電性連接第一型半導體層第一表面106t1。內導電通道及外導電通道係將第四電極墊124電性連接至第二半導體單元102b之第一型半導體層106。內導電通道及外導電通道皆電性絕緣於半導體台面102m。

圖8A至圖8C顯示本申請案一實施例之發光元件之製法流程示意圖。本實施例之製法實際上是實施在晶圓基板上，惟為了便於說明，僅示例性地繪示其中一個單元。請參照圖8A至圖8C，首先，如圖8A所示，提供基板101及覆蓋基板101部分區域的半導體疊層102。基板101之上側S整體具有突起結構P。藉由將磊晶成長於基板101上側S之半導體結構進行電性區隔，可定義出複數個獨立的半導體疊層102。基板101之上側S未被半導體疊層102覆蓋的部分為用於區隔製程中相鄰發光元件中半導體疊層102之溝渠。基板101可為透明絕緣材料，例如藍寶石(Al ₂O ₃)晶圓、碳化矽(SiC) 晶圓或氮化鎵(GaN) 晶圓。在一實施例中，可在半導體疊層102被定義後，在半導體疊層102及半導體疊層102周圍的基板101上形成阻層120，以將基板101定義出被阻層120覆蓋之第一區101a及未被阻層120覆蓋而裸露之第二區101b。第一區101a包含被半導體疊層102覆蓋之覆蓋部101c以及不被半導體疊層102覆蓋之暴露部101d。阻層120可為二氧化矽(SiO ₂)，藉由例如蒸鍍、沉積而形成。

如圖8B所示，將第二區101b平坦化。可藉由濕式蝕刻或乾式蝕刻移除第二區101b上之突起結構P。

當突起結構P為單晶材料構成，例如砷化鎵、藍寶石、氮化鎵、碳化矽、或氮化鋁材料時，可藉由例如酸蝕刻或乾蝕刻方式去除突起結構P。用於酸蝕刻的蝕刻液包含氫氟酸(HF)、磷酸(HPO3)、硫酸(H2SO4)等。例如當基板101與突起結構P的材料為藍寶石時，可將硫酸液與磷酸液以適合比例進行混合，以對第二區101b進行平坦化。在平坦化的過程中，阻層120可將蝕刻液隔離於半導體疊層102。

當突起結構P為絕緣材料，例如氧化矽、氮化矽、或氮氧化矽構成時，可藉由針對絕緣材料之酸蝕刻或乾蝕刻方式去除突起結構P。用於酸蝕刻的蝕刻液包含緩衝氧化蝕刻液(BOE)或氫氟酸(HF)。

請配合參照圖3，當突起結構P的每一凸部P1包含與基板101同質之單晶材料的基底P1b和為絕緣材料的頂部p1t時，可藉由對應絕緣材料之酸蝕刻或乾蝕刻方式去除突起結構P，再藉由對應基底P1b之材料的酸蝕刻或乾蝕刻方式將第二區101b之基底p1b加以消除或縮減為微凸部p2。在一實施例中，於圖8A之前的狀態，阻層120亦覆蓋第二區101b，可藉由蝕刻顯影等製程移除第二區101b上的阻層120。當阻層120的材料與頂部p1t的材料相同或近似時，可在移除第二區101b上的阻層120時一起移除頂部p1t，進而簡化平坦化製程。因此在一些情況下，突起結構P整體為單晶材料時之平坦化製程可相同於突起結構P包括單晶材料與絕緣材料時之平坦化製程。

為了避免蝕刻液由阻層120之下方滲入半導體疊層102，而對半導體疊層102造成損傷，阻層120可更延伸至暴露部101d。暴露部101d環繞半導體疊層102的周圍，並具有足夠的寬度W，例如可大致介於0.5μm至2.5μm，以使覆蓋暴露部101d的阻層120可有效地防止蝕刻液接觸到半導體疊層102。配合參照圖2及圖3，平坦化後的第二區101b的第二基準面S2略低於第一區101a之第一基準面S1。第二區101b的表面可接近完全平坦，然而也可具有突起結構P被蝕刻後的殘留結構而具有微凸部P2。理論上平坦化的蝕刻時間越長，微凸部P2越不明顯，然而蝕刻液穿透阻層120與暴露部101d之介面的風險也會增加。在圖3中，當微凸部P2的高度低於凸部P1的1/10時，第二區101b可視為實質平坦。

如圖8C所示，移除主要在半導體疊層102上的阻層120，即完成對於基板101之平坦化製程。接著可對半導體疊層102進行後續必要的製程及對基板101進行晶圓切割程序，以完成例如圖1之發光元件100或圖5之發光元件100a。

圖9係為依本申請案一實施例之發光裝置200之示意圖。將前述實施例中的發光元件100(或100a)以倒裝晶片之形式安裝於封裝基板51之第一墊片511及第二墊片512上。第一墊片511及第二墊片512之間藉由一包含絕緣材料之絕緣部53做電性絕緣。倒裝晶片安裝係將與電極墊形成面相對之成長基板側向上設為主要的光取出面，例如發光元件100之基板101係為發光元件100之主要的光取出面。為了增加發光裝置200之光取出效率，可於發光元件100之周圍設置一反射結構54。

圖10顯示一顯示器背光單元300的截面圖，顯示器背光單元300包含前述實施例之發光元件100(或100a)。顯示器背光單元300包含殼體45，殼體300中容納了如圖9所示的發光裝置200，光學膜312設置於發光裝置200上方，其中光學膜312例如為光擴散片(light diffuser)。於本實施例中，背光單元300為直下式背光單元。發光裝置200包含載板301，以及依本申請案任一實施例之發光元件100(或100a)安裝排列在載板301上。於另一實施例中(圖未示)，發光裝置200包含載板301和安裝排列在其上表面上的複數個發光元件封裝體，發光元件封裝體內封有前述實施例之發光元件100(或100a)，以覆晶的方式安裝在載板301的上表面上。一般來說，倘若發光元件的出光光型不對稱，會使得包含此發光元件的顯示器背光單元整體光源亮度不均勻。依本申請案實施例之發光元件，由於具有較高亮度及對稱光型，可以使顯示器背光單元300改善上述問題，提升顯示器的畫質。

需注意的是，本申請案所列舉之各實施例僅用以說明本申請案，並非用以限制本申請案之範圍。任何人對本申請案所作顯而易見的修飾或變更皆不脫離本申請案之精神與範圍。不同實施例中相同或相似的構件，或者不同實施例中具相同標號的構件皆具有相同的物理或化學特性。此外，本申請案中上述之實施例在適當的情況下，是可互相組合或替換，而非僅限於所描述之特定實施例。在一實施例中詳細描述之特定構件與其他構件的連接關係亦可以應用於其他實施例中，且均落於如後所述之本申請案之權利保護範圍的範疇中。

100、100a:發光元件 101:基板 101a:第一區 101b、101b’:第二區 101c:覆蓋部 101d:暴露部 101e:第一子區 101f:第二子區 101g:環繞部 101h:走道 102:半導體疊層 102a:第一半導體單元 102b:第二半導體單元 102m:半導體台面 103:絕緣反射結構 104:第三開口 105:跨橋結構 105a:第一延伸電極 105b:跨橋電極 105c:第二延伸電極 106:第一型半導體層 106t1:第一型半導體層第一表面 106t2:第一型半導體層第二表面 107:主動區域 108:第二型半導體層 109:絕緣層 110:連接區 111:第二電極墊 112:第一電極墊 113:電性保護層 114:第一開口 115:接觸結構 116:透明導電層 117:反射層 118:阻障層 119:第一電極 120:阻層 122:第二電極 123:第三電極墊 124:第四電極墊 200:發光裝置 2010:內側區域 2011:外側區域 300:顯示器背光單元 301:載板 312:光學膜 45:殼體 51:封裝基板 511:第一墊片 512:第二墊片 53:絕緣部 54:反射結構 A:區域 A-A’、B-B’、X-X’:剖面線 H:第二開口 P:突起結構 P1:凸部 P1t:頂部 P1b:基底 P2:微凸部 S:上側 S1:第一基準面 S2:第二基準面 T:導電通道 W:寬度

﹝圖1﹞顯示本申請案一實施例之發光元件之俯視示意圖。 ﹝圖2﹞顯示沿著圖1之A-A’線之剖視示意圖。 ﹝圖3﹞顯示圖2之A區域之放大示意圖。 ﹝圖4﹞顯示對應圖3之實作照片。 ﹝圖5﹞顯示沿著圖1之X-X’線之剖視示意圖。 ﹝圖6﹞顯示本申請案另一實施例之發光元件之俯視示意圖。 ﹝圖7﹞顯示沿著圖6之B-B’線之剖視示意圖 ﹝圖8A﹞至﹝圖8C﹞顯示本申請案一實施例之發光元件之製法流程示意圖。 ﹝圖9﹞顯示本申請案一實施例之發光封裝體的剖視示意圖。 ﹝圖10﹞顯示一顯示器背光單元，其包含本申請案一實施例之發光元件。

100:發光元件

101:基板

101a:第一區

101b:第二區

101c:覆蓋部

101d:暴露部

102:半導體疊層

102m:半導體台面

103:絕緣反射結構

106:第一型半導體層

106t1:第一型半導體層第一表面

107:主動區域

108:第二型半導體層

109:絕緣層

110:連接區

114:第一開口

115:接觸結構

116:透明導電層

117:反射層

118:阻障層

2010:內側區域

2011:外側區域

A:區域

P:突起結構

P1:凸部

S:上側

W:寬度

Claims (10)

1. 一種發光元件，包括：一基板，包含一上側，該上側具有一第一區設置有一突起結構、以及一第二區圍繞該第一區；以及一半導體疊層，覆蓋該第一區而不覆蓋該第二區；其中該第一區具有一第一基準面，該第二區具有一第二基準面，該突起結構相對該第一基準面突起，該第二基準面低於該第一基準面之一延伸面。
2. 如請求項1所述之發光元件，更包括一絕緣反射結構，該絕緣反射結構覆蓋該半導體疊層及該第二區，且該絕緣反射結構包含一布拉格反射結構或一全方向反射結構。
3. 如請求項2所述之發光元件，更包含一絕緣層，該絕緣層覆蓋該半導體疊層及該第二區，且該絕緣層包含一末端位於該第二區上。
4. 如請求項1所述之發光元件，其中該第一區包含一覆蓋部及一暴露部，該半導體疊層不覆蓋該暴露部。
5. 如請求項1所述之發光元件，其中該第二區具有複數個微凸部相對該第二基準面凸出。
6. 一種發光元件，包括：一基板，包含一上側，該上側具有一第一區設置有一凸部、以及一第二區圍繞該第一區且具有一微凸部；以及一半導體疊層，覆蓋該第一區而不覆蓋該第二區；其中，該凸部包括一基底，該基底具有一第一上表面且該微凸部具有一第二上表面低於該第一上表面。
7. 如請求項6所述之發光元件，其中該凸部更包括一頂部位於該第一上表面上，且該基底及該微凸部與該基板為相同材料，該頂部的材料相異於該基底。
8. 一種發光元件，包括：一基板，包含一上側，該上側具有一第一區設置有一突起結構、以及一第二區圍繞該第一區，該第一區包含一覆蓋部以及一暴露部；一半導體疊層，覆蓋該第一區的該覆蓋部而不覆蓋該暴露部；以及一跨橋電極，電性連接於兩個半導體單元，其中該第一區包括被該第二區隔開之兩個子區，該半導體疊層包含該兩個半導體單元分別設於該兩個子區。
9. 如請求項8所述之發光元件，其中該第二區包括環繞該兩個子區的一環繞部及位於該兩個子區之間的一走道。
10. 如請求項1至9中任一項所述之發光元件，其中，在一俯視圖中，該基板之外周緣圍繞成之一平面定義一第一面積，該第二區包含一第二面積，該第二面積佔該第一面積的6%至15%之間。