TW202427834A - 發光元件及其製造方法 - Google Patents

Abstract

一種發光元件製造方法，包含：形成半導體疊層；形成電極於半導體疊層上，包含第一上表面；形成絕緣材料疊層於半導體疊層及電極上，包含複數第一折射率子層及複數第二折射率子層交互堆疊；移除部分絕緣材料疊層，使第一上表面暴露，留下的另一部份絕緣材料疊層具有第二上表面圍繞第一上表面，且第二上表面低於或等高於第一上表面；以及形成電極墊於絕緣材料疊層上並接觸第一上表面。

Description

發光元件及其製造方法

本申請案是有關於一種發光元件及其製造方法，特別是有關於一種具有絕緣反射結構的發光元件及其製造方法。

固態發光元件中的發光二極體(LEDs)具有低功率消耗、高亮度、高演色性、及體積小等優點，已廣泛用於各式照明及顯示裝置。舉例而言，發光元件作為顯示裝置的畫素，可以取代傳統液晶顯示裝置，並實現更高畫質的顯示效果。當發光元件應用於不同領域，其尺寸也隨之縮小，如何維持發光元件的光電特性並提升製造良率，為本技術領域人員所研究開發的目標之一。

一種發光元件製造方法，包含：形成半導體疊層；形成電極於半導體疊層上，包含第一上表面；形成絕緣材料疊層於半導體疊層及電極上，包含複數第一折射率子層及複數第二折射率子層交互堆疊；移除部分絕緣材料疊層，使第一上表面暴露，留下的另一部份絕緣材料疊層具有第二上表面圍繞第一上表面，且第二上表面低於或等高於第一上表面；以及形成電極墊於絕緣材料疊層上並接觸第一上表面。

一種發光元件，包含：半導體疊層；電極，位於半導體疊層上，包含第一上表面及側表面；絕緣材料疊層，覆蓋半導體疊層及側表面，包含複數第一折射率子層及複數第二折射率子層交互堆疊；以及電極墊，位於絕緣材料疊層及電極上，連接第一上表面；其中絕緣材料疊層包含第二上表面圍繞第一上表面，且低於或等高於第一上表面。

下文中，將參照圖示詳細地描述本發明之示例性實施例，已使得本發明領域技術人員能夠充分地理解本發明之精神。本發明並不限於以下之實施例，而是可以以其他形式實施。在本說明書中，有一些相同的符號，其表示具有相同或是類似之結構、功能、原理的元件，且為業界具有一般知識能力者可以依據本說明書之教導而推知。為說明書之簡潔度考量，相同之符號的元件將不再重述。

圖1A至圖1G顯示依本申請案一實施例之發光元件1製造方法。首先參考圖1A，在基底10的上表面10a形成半導體層疊12及透明導電層18。半導體疊層12由下往上依序包含第一半導體層121、活性區123和第二半導體層122。接著移除部分的活性區123和第二半導體層122，形成多個高台結構M，並露出其周圍的第一半導體層121的上表面121a。接著，在多個高台結構M的第二半導體層122上形成透明導電層18。於另一實施例中，在基底上表面10a形成半導體層疊10及透明導電層18後，再同時移除部分的活性區123、第二半導體層122及透明導電層18，露出第一半導體層121的上表面121a，形成上述之多個高台結構M及形成於其上的透明導電層18。於另一實施例(圖未示)中，可以不形成透明導電層18。

基底10可以是一成長基板，包括用於生長磷化鎵銦(AlGaInP)系列化合物之基板，例如砷化鎵(GaAs)基板或磷化鎵(GaP)基板，或用於生長氮化銦鎵(InGaN)或氮化鋁鎵(AlGaN)系列化合物之基板，例如藍寶石(Al ₂O ₃)基板，氮化鎵(GaN)基板，碳化矽(SiC)基板、及氮化鋁(AlN)基板。於一實施例中，基底10可以是一圖案化基板，即，基底10之上表面10a具有圖案化結構(圖未示)。於一實施例中，從半導體疊層12發射的光可以被基底10的圖案化結構所折射、反射或散射，從而提高發光元件的光取出效率。此外，圖案化結構減緩或抑制了基底10與半導體疊層12之間因晶格不匹配而導致的錯位，從而改善半導體疊層12的磊晶品質。圖案化結構與基底10包含相同或包含不同的材料。其中圖案化結構包含不同的材料，例如為絕緣材料，例如氧化矽、氮化矽或氮氧化矽等。

在本申請案的一實施例中，在基底10上形成半導體疊層12的方法包含有機金屬化學氣相沉積(MOCVD)、分子束磊晶法(MBE)、氫化物氣相磊晶(HVPE)或離子鍍，例如濺鍍或蒸鍍等。

於一實施例中，半導體疊層12包含緩衝結構(圖未示)位於第一半導體層121與基底10之間。緩衝結構可減小上述的晶格不匹配並抑制錯位，從而改善磊晶品質。緩衝結構的材料包括GaN、AlGaN或AlN。在一實施例中，緩衝結構包括多個子層(圖未示)，所述之子層包括相同材料或不同材料。在一實施例中，緩衝結構包括兩個子層，其中第一子層的形成方式不同於第二子層的形成方式，例如第一子層的形成方式為濺鍍；第二子層的形成方式為MOCVD。在一實施例中，緩衝結構更包含第三子層，其中第三子層的形成方式為MOCVD，第二子層的生長溫度不同於第三子層的生長溫度。於一實施例中，第一、第二及第三子層包括相同的材料，例如AlN。於一實施例中，第一半導體層121和第二半導體層122為包覆層(cladding layer)或侷限層(confinement layer)。於一實施例中，第一半導體層121和第二半導體層122具有不同的導電型態、電性、極性或用於提供電子或電洞的摻雜元素，例如，第一半導體層121包含n型半導體，以及第二半導體層122包含p型半導體。活性區123形成於第一半導體層121與第二半導體層122之間。電子與電洞在電流驅動下在活性區123中結合，將電能轉換成光能以發光。可藉由改變半導體疊層12中之一或多層的物理特性和化學組成，來調整發光元件1或半導體疊層12所發出的光之波長。

半導體疊層12的材料包括III-V族半導體化合物材料，例如Al _xIn _yGa _(1-x-y)N(AlInGaN系列)或Al _xIn _yGa _(1-x-y)P(AlInGaP系列)，其中0≤x、y≤1；0≤x+y≤1。根據活性區的材料，當半導體疊層12的材料是AlInGaP系列時，可以發出波長介於610nm和650nm之間的紅光或波長介於550nm和570nm之間的黃光。當半導體疊層12的材料是AlInGaN系列時，可以發出峰波長介於400nm和490nm之間的藍光或深藍光、峰波長介於490nm和550nm之間的綠光、或峰波長介於400nm和250nm之間的UV光。活性區123包含單異質結構(single heterostructure; SH)、雙異質結構(double heterostructure; DH)、雙面雙異質結構(double-side double heterostructure; DDH)、多重量子井(multi-quantum well; MQW)。活性區123的材料可以是i型、p型或n型半導體。

透明導電層18用以擴散電流並與第二半導體層122形成良好的電性接觸，例如歐姆接觸；透明導電層18對於活性區123所發出的光線為透明，例如具有80%以上的穿透率。透明導電層18的材料可以是金屬或是透明導電材料，其中金屬材料包含金(Au)、鎳金(Ni/Au)等，透明導電材料包含石墨烯、銦錫氧化物(ITO)、氧化鋁鋅(AZO)、氧化鎵鋅(GZO)、氧化鋅(ZnO)或銦鋅氧化物(IZO)等。

接著參照圖1B，在多個高台結構M及其周圍的第一半導體層上表面121a上形成第一接觸層201、第二接觸層 301、保護層40、第一電極20及第二電極30。第一接觸層201及第二接觸層301分別形成於第一半導體層121及透明導電層18上，其材料包含金屬，例如鉻(Cr)、鈦(Ti)、鎢(W)、金(Au)、鋁(Al)、銠(Rh)、銦(In)、錫(Sn)、鈹(Be)、鍺(Ge)、鎳(Ni)、鉑(Pt)、銀(Ag)等金屬、或上述材料之疊層或合金。於一實施例中，第一接觸層201及第二接觸層301可包含相同材料疊層以及實質上相同的厚度。於另一實施例中，不形成透明導電層18，第二接觸層301可直接形成在第二半導體層122上。第一接觸層201及第二接觸層301可以包含相同的金屬材料疊層或不同的金屬材料疊層。保護層40覆蓋半導體疊層12、透明導電層18及第一接觸層201和第二接觸層301，包含開口401露出第一接觸層201以及開口402露出第二接觸層301。保護層40可以是多層結構或單層結構，其材料包含絕緣材料，例如氧化矽、氮化矽、氧氮化矽、氧化鈮、氧化鉿、氧化鈦、氟化鎂、氧化鋁等。於一實施例中，保護層40包含一緻密層，其厚度介於50 Å~2000 Å之間，較佳介於100 Å~1500 Å之間，可由原子層沉積法(Atomic Layer Deposition；ALD)所形成。於一實施例中，由原子層沉積法所形成之緻密層可共形覆蓋於半導體疊層12上，藉由其階梯覆蓋能力(step coverage)佳的膜質特性可提供半導體疊層12保護作用，例如避免水氣進入半導體疊層12。第一電極20與第二電極30形成於保護層40上，第一電極20填入開口401與第一接觸層201接觸，並與第一半導體層121形成電性連接。第二電極30填入開口402與第二接觸層301接觸，並與第二半導體層122形成電性連接。部分的第一電極20更位於第二半導體層122上。第一電極20及第二電極30包含金屬材料，例如鉻(Cr)、鈦(Ti)、鎢(W)、金(Au)、鋁(Al)、銦(In)、錫(Sn)、鎳(Ni)、鉑(Pt)、銀(Ag)等金屬、或上述材料之疊層或合金。於一實施例中，第一電極20及第二電極30可包含相同材料疊層及實質上相同的厚度。

於另一實施例中，可不形成第一接觸層201，保護層40的開口401露出第一半導體層121；及/或不形成第二接觸層301，開口402露出透明導電層18。

接著參照圖1C，在半導體疊層12上形成絕緣材料疊層50。絕緣材料疊層50覆蓋保護層40、第一電極20及第二電極30。圖2A及圖2B分別顯示絕緣材料疊層50於不同實施例的細部結構。如圖2A圖所示，絕緣材料疊層50包含第一組材料疊層50A，其中，第一組材料疊層50A包含一或多對由第一子層50a及第二子層50b所組成之絕緣材料對堆疊而成。第一組材料疊層50A包含絕緣材料，一第一子層50a及一第二子層50b組成一所述之絕緣材料對。第一子層50a的材料與第二子層50b不同，且相較於第二子層50b具有較高的折射率。於一實施例中，第一子層50a相較於第二子層50b具有較小的厚度。第一子層50a及第二子層50b包含絕緣材料，例如氧化矽、氮化矽、氧氮化矽、氧化鈮、氧化鉿、氧化鈦、氟化鎂、氧化鋁等。絕緣材料疊層50藉由不同折射率材料的選擇搭配其厚度設計，反射特定波長範圍及/或特定入射角範圍的光線，因此可作為絕緣反射結構。於一實施例中，絕緣材料疊層50例如為一分佈式布拉格反射器(distributed Bragg reflector；DBR)。例如，絕緣材料疊層50對於發光元件1之主波長及/或峰值波長具有60%以上的反射率。

於一實施例中，絕緣材料疊層50更可包含第一子層50a及第二子層50b以外的其他層。例如，絕緣材料疊層50更包含一底層(圖未示)位於第一組材料疊層50A與半導體疊層12之間，也就是說，於半導體疊層12上先形成所述之底層，接著再形成第一子層50a及第二子層50b於所述之底層上。於一實施例中，所述之底層包含絕緣材料，其材料可以和第一子層50a及第二子層50b其中之一相同或是和第一子層50a及第二子層50b皆不同。底層的厚度大於第一子層50a及第二子層50b的厚度。於一實施例中，所述之底層之形成方式與第一子層50a及第二子層50b不同，例如，所述之底層之形成方式為化學汽相沉積(Chemical Vapor Deposition，CVD)，更佳地，藉由電漿輔助化學氣相沉積(plasma enhanced chemical vapor deposition，PECVD)來形成。第一子層50a及第二子層50b之形成方式為濺鍍或蒸鍍。於一實施例中，所述之底層可提供保護發光元件或保護半導體疊層的功能，例如阻擋外界水氣進入發光元件。

於另一實施例中，絕緣材料疊層50更可包含一上層(圖未示)位於第一組材料疊層50A上，相對第二半導體層122之另一側，也就是說，於半導體疊層12上先形成第一子層50a及第二子層50b，接著再形成所述之上層。所述之上層包含絕緣材料，其材料可以和第一子層50a及第二子層50b其中之一相同或是和第一子層50a及第二子層50b皆不同。上層的其厚度大於第一子層50a及第二子層50b的厚度。於一實施例中，所述之上層之形成方式與第一子層50a及第二子層50b不同，例如，所述之上層之形成方式為化學汽相沉積(CVD)，更佳地，藉由電漿輔助化學氣相沉積(PECVD)來形成。第一子層50a及第二子層50b之形成方式為濺鍍或蒸鍍。於一實施例中，所述之上層可增加整體絕緣材料疊層50的強度，例如當絕緣材料疊層50受到外力時，所述之上層可使絕緣材料疊層50不至於因外力而破裂損傷。

於另一實施例中，如圖2B所示，絕緣材料疊層50包含複數組材料疊層，例如包含第一組材料疊層50A以及第二組材料疊層50B，其中第二組材料疊層50B含一或多對由第三子層50c及第四子層50d所組成之絕緣材料對堆疊而成。第二組材料疊層50B例如包含絕緣材料，一第三子層50c及一第四子層50d組成一絕緣材料對。第三子層50c的材料與第四子層50d不同，且相較於第四子層50d具有較高的折射率，於一實施例中，第三子層50c相較於第四子層50d具有較小的厚度。第三子層50c與第一子層50a具有不同厚度，第三子層50c與第一子層50a可以是相同材料或不同材料。第四子層50d與第二子層50b具有不同厚度，第四子層50d與第二子層50b可以是相同材料或不同材料。於另一實施例中，絕緣材料疊層50包含複數組材料疊層與所述之底層及/或所述之上層。

絕緣材料疊層50之厚度t1介於0.2-5 μm，於一實施例中，介於0.2-3 μm。於一實施例中，絕緣材料疊層50之厚度t1大於或等於第一電極20及第二電極30的厚度。

接著參照圖1D，形成犧牲層60覆蓋絕緣材料疊層50，並將犧牲層60平坦化使犧牲層60實質上形成一平坦上表面60a。平坦上表面60a係指犧牲層60上表面相對於XY平面實質上具有一致或相近的高度。形成犧牲層60的方式包含旋轉塗佈(spin coating)、化學汽相沉積、物理汽相沉積等。犧牲層60的材料包含有機材料或無機材料。有機材料包含例如光阻、聚亞醯胺(PI)、苯并環丁烯(BCB)、過氟環丁烷(PFCB)、Su8、環氧樹脂(Epoxy)、丙烯酸樹脂(Acrylic Resin)、矽氧烷聚合物等。無機材料包含旋塗玻璃(SOG)、硼磷矽玻璃(BPSG)、絕緣氧化物材料，例如氧化矽、氮化矽、氧氮化矽、氧化鈮、氧化鉿、氧化鈦、氟化鎂、氧化鋁等。於一實施例中，犧牲層60以旋轉塗佈形成，藉由控制旋塗的製程條件，犧牲層60形成後實質上即具有平坦上表面60a。於另一實施例中，犧牲層60以旋轉塗佈、化學汽相沉積或物理汽相沉積等方式形成，接著再利用研磨等方式，例如化學機械研磨法(chemical-mechanical planarization；CMP)往下移除部分犧牲層60，平坦化犧牲層60的上表面，最後形成平坦上表面60a。於另一實施例中，犧牲層60以旋轉塗佈形成後，接著再利用機械式壓平犧牲層60的表面，使犧牲層60形成平坦上表面60a。

接著參照圖1E，由平坦上表面60a往下移除部分犧牲層60及部分絕緣材料疊層50，直到露出第一電極20的上表面S1及第二電極30的上表面S2。具體而言，露出第一電極20位於第二半導體層122上的上表面S1。移除犧牲層60及絕緣材料疊層50的方法包含蝕刻。於一實施例中，犧牲層60及絕緣材料疊層50中被移除的部分包含相同的材料。於另一實施例中，犧牲層60及絕緣材料疊層50中被移除的部分包含不同的材料，例如包含蝕刻率相近或相同的不同材料。例如，絕緣材料疊層50包含如前述之上層，其中上層的材料包含二氧化矽，犧牲層60可選用二氧化矽或旋塗玻璃，絕緣材料疊層50中部分的上層和犧牲層60在此製程步驟中被移除。

如圖1E所示，於此步驟完成後，留下的絕緣材料疊層50具有一上表面S3位於第一電極上表面S1周圍、第二電極上表面S2周圍、以及S1與S2之間，且上表面S3實質上平行於XY平面、S1及/或S2。第一電極上表面S1與絕緣材料疊層上表面S3具有相近的高度。絕緣材料疊層50包含第一部份位於第二半導體層上表面122a上及第一電極20與第二電極30之間、第二部分位於第一半導體層上表面121a上、以及第三部分覆蓋第一電極20。第一部份具有厚度t2，第二部份具有厚度t3，其中t3大於t2。於一實施例中，t3實質上與t1相等，參考圖1C及圖1D，t1為移除部分犧牲層60及部分絕緣材料疊層50之步驟前的絕緣材料疊層厚度t1。於一實施例中，絕緣材料疊層50的第三部分的厚度等於或小於t1。於一實施例中，上表面S1與S3實質上等高。於另一實施例中，S3的高度略低於S1的高度，且S1與S3的高度差小於 0.5 μm，因此第一電極20的部分側表面可被暴露。於一實施例中，第二接觸層301的厚度甚小於第一電極20及第二電極30，使得第一電極上表面S1與第二電極上表面S2具有相近或實質上相等的高度，兩者的高度差小於0.5 μm，且上表面S2與S3實質上等高或S2與S3的高度差小於 0.5 μm。於一實施例中，上表面S3略低於S2，因此第二電極30的部分側表面可被暴露。於另一實施例中，不形成第二接觸層301，第二電極30填入開口402接觸透明導電層18，第一電極上表面S1及第二電極上表面S2實質上等高或其間的高度差小於 0.5 μm。於一實施例中，由平坦上表面60a往下移除部分犧牲層60及部分絕緣材料疊層50的過程中，可能會些微損傷電極20或30的上表面，使得圖1E所示的第一電極上表面S1略低於圖1D所示的第一電極上表面S1(或圖1E所示的第二電極上表面S2略低於圖1D所示的第二電極上表面S2)。

接著參照圖1F，形成隔離區ISO。隔離區ISO用以分隔基底10上的半導體疊層12，並於後續製程中，定義出複數發光元件1。如圖1F所示，形成隔離區ISO的方式包含移除部分第一半導體疊層121、保護層40、絕緣材料疊層50及犧牲層60，使基底上表面10a露出。於另一實施例(圖未示)中，形成隔離區ISO的方式可經由移除絕緣材料疊層50、犧牲層60、保護層40及部分第一半導體疊層121，並保留基底上表面10a上的第一半導體疊層121，使得隔離區ISO露出第一半導體疊層121的另一上表面。

接著參照圖1G，形成第一電極墊20A、第二電極墊30A及分割基底10以形成獨立的發光元件1。於各發光元件1中，第一電極墊20A及第二電極墊30A分別形成在第一電極20及第二電極30上，第一電極墊20A接觸第一電極上表面S1，第二電極墊30A接觸第二電極上表面S2。第一電極墊20A及第二電極墊30A更可形成在絕緣材料疊層上表面S3上，接觸絕緣材料疊層上表面S3。於另一實施例中，可以先形成第一電極墊20A、第二電極墊30A，再形成如圖1F所示隔離區ISO。

第一電極墊20A及第二電極墊30A包含金屬材料，例如鉻(Cr)、鈦(Ti)、鎢(W)、金(Au)、鋁(Al)、銦(In)、錫(Sn)、鎳(Ni)、鉑(Pt)、銀(Ag)等金屬、或上述材料之疊層或合金。例如，第一電極墊20A及第二電極墊30A可包含Al/Pt層、Ti/Au層、Ti/Pt/Au層、Cr/Au層、Cr/Pt/Au層、Ni/Au層、Ni/Pt/Au層、Cr/Al/Ti/Pt層、Ti/Al/Ti/Pt/Ni/Pt層、Cr/Al/Ti/Al/Ni/Pt/Au層、Cr/Al/Cr/Ni/Au層或Ag/NiTi/TiW/Pt層。於一實施例中，發光元件1係以覆晶的方式將第一電極墊20A與第二電極墊30A接合於一電路載板(圖未示)，透過電路載板上的電路和外部電子元件或外部電源連接。第一電極墊20A及第二電極墊30A做為外部電源供電至第一半導體層121及第二半導體層122之電流路徑。電極墊20A和30A的尺寸及形狀可以分別和其所接觸的第一電極20及第二電極30相同或不同。當電極墊20A和30A的尺寸大於和其所接觸的第一電極20及第二電極30的尺寸時，發光元件1與上述電路載板之間可以具有較大的接合面積，提升接合良率。

於另一實施例 (圖未示)中，在形成電極墊20A及30A以及隔離區ISO後，不分割基底10，而將電極墊20A及30A之一側接合至一第一暫時載板，再將基底10與半導體疊層12分離移除，露出半導體疊層12的下表面121b。於另一實施例(圖未示)中，如上述將基底10移除後，將半導體疊層12所露出的下表面121b接合至一第二暫時載板，再移除第一暫時載板，使第一暫時載板與電極墊20A及30A分離，露出電極墊20A及30A。移除基底10及移除第一、第二暫時載板的方法包含但不限於蝕刻及雷射移除；接合電極墊與暫時載板或接合半導體疊層12與暫時載板之方法包含但不限於膠材黏合。

依本申請案實施例所製造之發光元件1，如圖1G及圖1H所示，圖1H顯示發光元件1之上視圖。發光元件1包含半導體疊層12、第一接觸層201位於第一半導體層121上並與之電性連接、第二接觸層301位於第二半導體層122上並與之電性連接、保護層40覆蓋半導體疊層12及接觸層201及301，包含開口401露出第一接觸層201以及開口402露出第二接觸層301、第一電極20及第二電極20位於保護層40上，分別填入開口401及開口402以分別電性連接第一接觸層201及第二接觸層301，其中第一電極20包含第一上表面S1以及第二電極30包含第二上表面S2、絕緣材料疊層50覆蓋半導體疊層，包含第三上表面S3實質上平行於第一上表面S1及第二上表面S2，第三上表面S3於上視中位於第一上表面S1及第二上表面S2周圍、第一電極墊20A位於絕緣材料疊層50及第一電極20上，與第一上表面S1連接、以及第二電極墊30A位於絕緣材料疊層50及第二電極20上，與第二上表面S2連接，其中第一上表面S1與第三上表面S3具有相近的高度或者實質上等高，兩者之高度差小於0.5 μm。第一電極墊20A及第二電極墊30A更可接觸第三上表面S3。於一實施例中，發光元件1不包含接觸層201及301，上表面S1、S2及S3具有相近的高度或實質上等高，其中任兩者之高度差小於0.5 μm。絕緣材料疊層50包含第一部份位於第二半導體層上表面122a上及電極20與30之間，以及第二部分位於第一半導體層上表面121a上。第一部份具有厚度t2，第二部份具有厚度t3。於一實施例中，t3大於t2。

於本申請案的其他實施例中，半導體疊層12可以用不同的方法形成於基底10上。例如，如圖3A所示，半導體疊層12係以磊晶成長方式形成於一成長基板(圖未示)上後，以一接合層16將半導體疊層12由第二半導體層122的表面122b’接合於基底10，再將成長基板移除，露出第一半導體層121的表面121a’。之後，再移除部分的第一半導體層121及活性區123，以露出第二半導體層上表面122a’。接著，參考圖3B所示，類似前述實施例之發光元件1製造方法，形成接觸層201及301、電極20及30、保護層40、絕緣材料疊層50、犧牲層60、電極墊20A及30A，並形成隔離區ISO等，完成如圖3B所示之發光元件1’。發光元件1’的結構與發光元件1類似，差別在於發光元件1’的半導體疊層12與基底10之間具有接合層16，因此形成隔離區ISO時可進一步移除接合層16，使基底上表面10a露出。此外，發光元件1’中第一半導體層121、活性區123及第二半導體層122之堆疊順序和發光元件1相反，與各半導體疊層12對應電性連接的接觸層201及301、電極20及30以及電極墊20A及30A也和發光元件1相反。於另一實施例(圖未示)中，半導體疊層12係以磊晶成長方式形成於成長基板上後，經由第一次接合步驟將半導體疊層12接合至第一暫時載板，並將成長基板移除。接著，將成長基板移除後所露出的半導體疊層12表面經由第二次接合步驟接合至基底10，再移除第一暫時載板。接著，類似前述實施例之發光元件1製造方法，形成接觸層201及301、電極20及30、保護層40、絕緣材料疊層50、犧牲層60、電極墊20A及30A，並形成隔離區ISO等。其中接合步驟可利用前述接合層16進行。如此一來，發光元件1’包含基底10、以及依序位於基底10上的接合層16、第一半導體層121、活性區123及第二半導體層122。

接合層16相對於半導體疊層12所發之光為透明，其材料可為絕緣材料及/或導電材料。絕緣材料包含有機材料及無機材料，其中有機材料例如為聚亞醯胺(PI)、苯并環丁烯(BCB)、過氟環丁烷(PFCB)、Su8、環氧樹脂(Epoxy)、丙烯酸樹脂(Acrylic Resin)、環烯烴聚合物(COC)、聚甲基丙烯酸甲酯(PMMA)、聚對苯二甲酸乙二酯(PET)、聚碳酸酯(PC)、聚醚醯亞胺(Polyetherimide)及氟碳聚合物(Fluorocarbon Polymer)等。其中無機材料例如為玻璃(Glass)、氧化鋁(Al ₂O ₃)、氧化矽(SiO _x)、氧化鈦(TiO ₂)、氮化矽(SiN _x)、氧化鎂(MgO)、或旋塗玻璃(SOG)等。導電材料包含但不限於氧化銦錫(ITO)、氧化銦(In ₂O ₃)、氧化錫(SnO)、氧化鎘錫(CTO)、氧化銻錫(ATO)、氧化鋁鋅(AZO)、氧化鋅錫(ZTO)、氧化鋅(ZnO)、氧化銦鋅(IZO)、氧化鉭(Ta ₂O ₅)、類鑽碳薄膜(DLC)或氧化鎵鋅(GZO)等。

圖4A至圖4C顯示依本申請案另一實施例之發光元件2製造方法。發光元件2及本申請案所揭露的各元件之具體結構例如材料、厚度等，如未在此實施例具體描述且與發光元件1具有相同名稱及標號，可參考發光元件1之描述，因此不加以贅述。參照圖4A，如同前述實施例，形成半導體層疊12、透明導電層18、接觸層201及301、保護層40、電極20及30、絕緣材料疊層50及犧牲層60，其中犧牲層60具有平坦上表面60a。與圖1D的差別在於，圖4A中的絕緣材料疊層50的厚度t1小於電極20及30的厚度，順應形成於其下方疊層結構上。接著，參照圖4B，如同前述圖1E所示實施例，由平坦上表面60a往下移除部分犧牲層60及部分絕緣材料疊層50，使第一電極20的上表面S1及第二電極30的上表面S2露出。圖4B與圖1E的差別在於，留下來的犧牲層60覆蓋第一電極20及絕緣材料疊層50，並包含一第四上表面S4，位於第一電極上表面S1周圍、第二電極上表面S2周圍、以及第三上表面S3周圍，且第四上表面S4實質上平行XY平面。第一電極上表面S1與第四上表面S4具有相近的高度。於一實施例中，上表面S1與S4實質上等高。於另一實施例中，第四上表面S4的高度略低於第一電極上表面S1的高度，且上表面S1與S4的高度差小於 0.5 μm。於另一實施例中，第四上表面S4更與第三上表面S3具有相近或實質上相等的高度。於另一實施例中，上表面S1、S3與S4中任兩者的高度差小於 0.5 μm。

接著，參照圖4C，如同前述圖1G所示實施例，形成第一電極墊20A、第二電極墊30A及隔離ISO。同樣地，分割基底10以形成獨立的發光元件2。此外，於其他實施例中，發光元件2之製造方法如同前述發光元件1，可以不分割基底10，而進行接合至第一暫時載板或進行接合至第一及第二暫時載板之製程。

依本申請案實施例所製造之發光元件2，如圖4C所示，在製程中留下來的犧牲層60形成一覆蓋層，在本說明書中將以同樣代號表示犧牲層及覆蓋層。發光元件2和發光元件1的差別是，覆蓋層60包含第四上表面S4，位於第一電極上表面S1周圍、第二電極上表面S2周圍、以及第三上表面S3周圍，且第四上表面S4實質上平行於S1至S2。於一實施例中，第四上表面S4與第一電極上表面S1具有相近或實質上相等的高度。於另一實施例中，第四上表面S4更與第三上表面S3具有相近或實質上相等的高度。於另一實施例中，S4與S3的高度差及/或S4與S1的高度差小於 0.5 μm。第一電極墊20A及第二電極墊30A位於覆蓋層60上，其中第一電極墊20A及/或第二電極墊30A更可接觸第四上表面S4。

圖5A至圖5C顯示依本申請案另一實施例之發光元件3製造方法。參考圖5A，在基底上表面10a形成半導體層疊12及透明導電層18，並形成隔離區ISO以分隔基底10上的半導體疊層12，並於後續製程中，定義出複數發光元件3。接著參照圖5B，形成接觸層201及301、保護層40、電極20及30。類似前述之實施例，隔離區ISO可露出基底上表面10a，或是保留部分第一半導體層121。與圖1B所示之實施例差別在於，本實施例的保護層40更覆蓋隔離區ISO，意即，保護層40更延伸覆蓋第一半導體層121的側壁及基底上表面10a。於另一實施例中，保護層40可以延伸覆蓋第一半導體層121的側壁但不覆蓋基底上表面10a。接著參照圖5C，形成絕緣材料疊層50，其中絕緣材料疊層50覆蓋隔離區ISO中的保護層40，因此也覆蓋第一半導體層121的側壁。接著參照圖5D，形成犧牲層60，犧牲層60可進一步填入隔離區ISO。接著，如圖5E及圖5F所示，如同前述發光元件1之製造方法，由平坦上表面60a往下移除部分犧牲層60及部分絕緣材料疊層50，使第一電極20的上表面S1及第二電極30的上表面S2露出，並形成絕緣材料疊層50的第三上表面S3及犧牲層60的第四上表面S4。最後，如圖5F所示，形成第一電極墊20A及第二電極墊30A。於一實施例中，更可沿著隔離ISO分割基底10以形成獨立的發光元件3。於其他實施例中，發光元件3之製造方法如同前述發光元件1，可以不分割基底10，而進行接合至第一暫時載板或進行接合至第一及第二暫時載板之製程。

依本申請案實施例所製造之發光元件3，如圖5F所示，在製程中留下來的犧牲層60形成一覆蓋層。發光元件3和發光元件1的差別是，保護層40及絕緣材料疊層50覆蓋第一半導體層121的側表面，具體而言，覆蓋第一半導體層上表面121a以下的側表面121s。如此一來，可以在增加光在側表面121s上的反射，進而提升亮度。覆蓋層60覆蓋絕緣材料疊層50的側表面，且覆蓋層60之第四上表面S4更與第三上表面S3實質上等高。於另一實施例中，上表面S4與S3的高度差及/或上表面S4與S1的高度差小於 0.5 μm。於一實施例中，覆蓋層60位於發光元件3的周圍，可用以保護提供發光元件3。於另一實施例(圖未示)中，發光元件3的絕緣材料疊層厚度t1可小於電極20及30的厚度，如同圖4C所示發光元件2，發光元件3的第一電極墊20A及/或第二電極墊30A可形成於覆蓋層60的第四上表面S4上。

圖6A至圖6C顯示依本申請案另一實施例之發光元件4製造方法。參考圖6A，在基底上表面10a形成半導體層疊12、高台結構M及透明導電層18後，和前述發光元件1之差別在於，可不另形成第一接觸層201、第二接觸層 301和保護層40，而直接形成第一電極20、第二電極30、絕緣材料疊層50及犧牲層60。於另一實施例中，接觸層(圖未示)可和電極同一步驟形成。例如於黃光顯影製程中，以同一光罩形成第一接觸層和第一電極，或以同一光罩形成第二接觸層和第二電極。第一電極20及第二電極30可包含不同的金屬材料疊層及不同厚度，於一實施例中，第一電極20的厚度t4介於0.8 - 4 μm。於一實施例中，第一電極20的厚度t4大於高台結構M的高度h及透明導電層18的厚度總和。於另一實施例中，可不形成透明導電層18，第一電極20的厚度t4大於高度h。於一實施例中，第一電極20的厚度t4相近或實質上等於高台結構M的高度h、透明導電層18的厚度及第二電極30的厚度總和。於一實施例中，第一電極20的上表面S1及第二電極30的上表面S2具有相近或實質上相同的高度，例如，S1與S2的高度差小於 0.5 μm。接著，參照圖6B，由犧牲層60的平坦上表面60a往下移除部分犧牲層60及部分絕緣材料疊層50，使第一電極20的上表面S1及第二電極30的上表面S2露出。但本實施例並不限於此，第一電極20接近上表面S1的部分側表面及/或第二電極30接近上表面S2的部分側表面亦可被暴露。形成犧牲層60的平坦上表面60a的方法，及移除部分犧牲層60及部分絕緣材料疊層50的方法可參照前述實施例，在此不加以贅述。

於此步驟完成後，留下的絕緣材料疊層50具有上表面S3，留下來的犧牲層60具有上表面S4。在一上視圖中，S3圍繞S1及S2，S3可以等高於或是低於S1及S2。S4可以等高於或是低於S3。於一實施例中，移除部分犧牲層60及部分絕緣材料疊層50的方法包含蝕刻，犧牲層60及絕緣材料疊層50包含不同的材料，犧牲層60的材料蝕刻率大於絕緣材料疊層50，所形成的上表面S3相對於XY平面可為傾斜，例如最靠近S1及S2的部分具有最高的高度，較遠離S1及S2的部分具有較低的高度。上表面S3的最高點的高度可以等於或低於上表面S1及上表面S2的高度。於一實施例中，上表面S3的最高點和上表面S1及/或上表面S2的高度差小於1 μm。於另一實施例中，可選擇蝕刻率相同或相近的材料作為犧牲層60及絕緣材料疊層50，所形成的上表面S3可實質上平行於XY平面。

接著，參照圖6C，可將犧牲層60移除，並在第一電極20及第二電極30上方分別形成第一電極墊20A及第二電極墊30A，以及隔離區ISO。第一電極墊20A及第二電極墊30A分別接觸上表面S1及上表面S2，且可更覆蓋絕緣材料疊層50的上表面S3。於一實施例中，絕緣材料疊層50由複數個第一子層50a及第二子層50b交互堆疊而成，第一子層50a及第二子層50b的斷面組成上表面S3，如圖6C中局部區域R的放大圖所示。

於其他實施例(圖未示)中發光元件4的製造方法，可以不形成犧牲層60或形成犧牲層60，在絕緣材料疊層50形成後，利用研磨等方式，例如CMP，自絕緣材料疊層50的外側往下，例如沿負Z方向研磨，使第一電極20的上表面S1及第二電極30的上表面S2露出。在不形成犧牲層60的實施例中，絕緣材料疊層50的上表面S3可實質上平行於XY平面，且上表面S1、S2及S3實質上等高或其中任兩者的高低差小於0.5 μm。在形成犧牲層60的實施例中，犧牲層60及絕緣材料疊層50包含不同的材料，犧牲層60的材料移除率大於絕緣材料疊層50，所形成的上表面S3相對於XY平面可為傾斜，例如最靠近S1及S2的部分具有最高的高度，較遠離S1及S2的部分具有較低的高度。上表面S3的最高點的高度可以等於或低於上表面S1及上表面S2的高度。於一實施例中，上表面S3的最高點和上表面S1及/或上表面S2的高度差小於1 μm。於另一實施例中，可選擇材料移除率相同或相近的材料作為犧牲層60及絕緣材料疊層50，所形成的上表面S3可實質上平行於XY平面。

圖7顯示依本申請案另一實施例之發光元件5的截面圖。發光元件5與圖6C所示發光元件4相似，差別在於，於其製造方法中，犧牲層60沒有被移除而在最後元件中做為覆蓋層60，第一電極墊20A及第二電極墊30A可形成於覆蓋層60上。於一實施例中，第一電極墊20A及/或第二電極墊30A可接觸覆蓋層60的上表面S4。

圖8A至圖8C顯示依本申請案另一實施例之發光元件6製造方法。發光元件6製造方法與發光元件4相似，差別在於絕緣材料疊層50的厚度大於第二電極30的厚度。犧牲層60的厚度可大於、等於或小於絕緣材料疊層50的厚度。藉由較厚的絕緣材料疊層50進行初步的縮小絕緣材料疊層50表面的高低差。參考圖8B，在移除部分犧牲層60及部分絕緣材料疊層50之後，絕緣材料疊層50上方大部分的犧牲層60已被移除，相較於圖6B，圖8B所示絕緣材料疊層50的上表面S3可形成較大面積的連續平坦面。於一實施例中，上表面S3可實質上平行於XY平面。接著，如圖8C所示，第一電極墊20A及第二電極墊30A可形成於上表面S3上，如此一來，可以減少第一電極墊20A及第二電極墊30A整體的高低差。

圖9A至圖9C顯示依本申請案另一實施例之發光元件7製造方法。發光元件7製造方法與發光元件4相似，差別在於，可在不形成第一電極20的步驟下，實施本申請案之方法。參照圖9A，在形成第二電極30後，形成絕緣材料疊層50及犧牲層60。接著，參照圖9B，由犧牲層60的平坦上表面60a往下移除部分犧牲層60及部分絕緣材料疊層50，使第二電極30的上表面S2露出並形成絕緣材料疊層50的上表面S3。接著，參照圖9C，移除犧牲層60後，在絕緣材料疊層50形成開口501，開口501露出第一半導體層121的上表面121a。最後，形成第一電極墊20A、第二電極墊30A及隔離區ISO，第一電極墊20A經由開口501電性連接第一半導體層121。

圖10A至圖10C顯示依本申請案另一實施例之發光元件9製造方法。發光元件9製造方法與發光元件4相似，差別在於，可在不形成第二電極30的步驟下，實施本申請案之方法。參照圖10A，在形成第一電極30後，形成絕緣材料疊層50，並在絕緣材料疊層50形成開口502，開口502露出第二半導體層122的上表面122a或是透明導電層18。接著，在絕緣材料疊層50上形成犧牲層60，於一實施例中，犧牲層60可填入開口502。接著，參照圖10B，由犧牲層60的平坦上表面60a往下移除部分犧牲層60及部分絕緣材料疊層50，使第一電極30的上表面S1露出並形成絕緣材料疊層50的上表面S3。接著，參照圖10C，移除犧牲層60後，形成第一電極墊20A、第二電極墊30A及隔離區ISO，第二電極墊30A經由開口502電性連接第二半導體層122。

於其他實施例中，本申請案所揭露的任一發光元件製造方法，可以參照圖5A至圖5B所示的方式，先形成隔離區ISO，再形成絕緣材料疊層50。

於其他實施例中，本申請案所揭露的任一發光元件的半導體疊層12可以利用如圖3A所示的方式，利用接合層16接合至基底10，其製程可參照前述發光元件1之製造方法，在此不加以贅述。

於其他實施例中，本申請案所揭露的任一發光元件之製造方法如同前述發光元件1，可以不分割基底10，而進行接合至第一暫時載板或進行接合至第一及第二暫時載板之製程。

在習知技術中，為了使位在絕緣材料疊層上的電極墊與絕緣材料疊層下的半導體疊層電性連接，需要在絕緣材料疊層中形成開口，並使電極墊填入絕緣材料疊層的開口。一般來說，絕緣材料疊層具有越多絕緣材料對對數可以達到較高的反射率，但同時也使得絕緣材料疊層整體厚度增加，增加形成絕緣材料疊層開口的難度。當發光元件尺寸縮小且電極墊尺寸、絕緣材料疊層的開口尺寸也隨之縮小時，對於製程中的對位精準度要求相對提高。此外，電極墊填入絕緣材料疊層的開口，電極墊的上表面也會因絕緣材料疊層的厚度造成一高度差，使後續將發光元件的電極墊接合至電路載板的良率降低。依本申請案實施例製造方法所形成之發光元件，可以藉由絕緣材料疊層50提升發光元件亮度並可以改善上述問題。絕緣材料疊層上表面S3與第一電極上表面S1、第二電極上表面S2具有相近的高度或實質上等高，任兩者之間高度差小於 0.5 μm，因此其上方的第一電極墊20A及第二電極墊30A可形成在一平坦面上。此外，電極墊20A及30A可以不受絕緣材料疊層的厚度，以及第一半導體層上表面121a和第二半導體層上表面122a之間的高度差所影響，得以提升後續發光元件接合至電路載板或其他電路時的製程良率。再者，相較於上述習知技術，依本申請案實施例發之光元件製造方法可以避免或減少製造過程中以黃光顯影定義絕緣材料疊層開口，及避免絕緣材料疊層開口與下方電極及/或其上方電極墊的對位偏移問題。

圖11顯示依據本申請案一實施例之發光模組100。發光模組100包含載板101，載板101設置有電路接合墊8a及8b以形成電路載板，發光元件1以覆晶(flip-chip)的方式，將第一電極墊20A及第二電極墊30A分別經由導電接合層80接合至電路接合墊8a及8b。於一實施例中，接合的方法包含但不限於共晶接合、焊接接合或黏合，其中導電接合層80例如為共金金屬、焊料金屬、或導電膠等。如此一來，半導體疊層12所發出的光，主要經由基底10的下表面10b以及側表面10c向外摘出。於另一實施例中，發光元件1可以不具有基底10，其發出的光線光經由半導體疊層之下表面121b及側表面摘出。於一實施例中，發光模組100更可包含一透明膠材(圖未示)位於載板101上，包覆及保護發光元件1。所述之透明膠材包含矽氧樹脂(Silicone)、環氧樹脂(Epoxy)、壓克力或其混和物等。於一實施例中，發光元件1更包含一反射結構(圖未示)設置於基底10的下表面10b，用以反射半導體疊層12所發出的光，使光主要由基底10的側表面10c向外摘出。所述之反射結構之具體細節可以如前述各實施例之絕緣材料疊層50。

於一實施例中，發光模組100可作為一顯示面板模組，複數個發光元件1設置於載板101上。載板101設置有電路(圖未示)，電路包含主動式電子元件，例如電晶體等，且電路與複數個電路接合墊8a及8b電性連接，用以驅動發光元件1。各發光元件1可做為一子畫素(sub-pixel)，並設置波長轉換元件，使各子畫素發出不同色光，相鄰的子畫素組成一畫素單元(pixel)。其中波長轉換元件包含量子點、螢光粉、彩色濾光片(color filter)等。於另一實施中，各發光元件1可使用不同材料的半導體疊層12，使各發光元件1發出不同色光。

依本申請案任一實施例之發光元件，同樣可適用於圖11之實施例，將各實施例之發光元件取代圖11之發元元件1，並使各實施例之發光元件對應之第一電極墊20A及第二電極墊30A分別經由導電接合層80接合至電路接合墊8a及8b，形成發光模組100及形成顯示面板模組。於一實施例中，發光模組100包含複數個發光元件，其中複數個發光元件同時包含本申請案不同實施例之發光元件，且依本申請案不同實施例之發光元件發出不同色光。例如，發光模組100包含發光元件1及發光元件1’， 其中發光元件1發出藍光或綠光，發光元件1’發出紅光。

惟上述實施例僅為例示性說明本申請案之原理及其功效，而非用於限制本申請案。任何本申請案所屬技術領域中具有通常知識者均可在不違背本申請案之技術原理及精神的情況下，對上述實施例進行修改及變化。舉凡依本申請案申請專利範圍所述之形狀、構造、特徵及精神所為之均等變化與修飾，均應包括於本申請案之申請專利範圍內。

1、1’、2、3、4、4’、5、6、7 、9:發光元件 8a、8b:電路接合墊 10:基底 10a:基底上表面 10b:基底下表面 10c:基底側表面 100:發光模組 101:載板 12:半導體疊層 121:第一半導體層 121a:第一半導體層上表面 121a’:第一半導體層表面 121b:半導體疊層下表面 122:第二半導體層 122a、122a’:第二半導體層上表面 122b、122b’:第二半導體層表面 123:活性區 16:接合層 18:透明導電層 20:第一電極 30:第二電極 20A:第一電極墊 30A:第二電極墊 201:第一接觸層 301:第二接觸層 40:保護層 401、402:開口 50:絕緣材料疊層 501、502:開口 50A:第一組材料疊層 50a:第一子層 50b:第二子層 50B:第二組材料疊層 50c:第三子層 50d:第四子層 60:犧牲層、覆蓋層 60a:平坦上表面 80:導電接合層 81、83:電極 ISO:隔離區 M:高台結構 S1、S2、S3、S4:上表面 t1、t2、t3、t4:厚度 h:高度

﹝圖1A至圖1H﹞顯示依本申請案一實施例之發光元件1製造方法。 ﹝圖2A及圖2B﹞分別顯示依本申請案不同實施例中絕緣材料疊層的細部結構。 ﹝圖3A及圖3B﹞顯示依據本申請案一實施例之發光元件1’製造方法。 ﹝圖4A至圖4C﹞顯示依本申請案另一實施例之發光元件2製造方法。 ﹝圖5A至圖5F﹞顯示依本申請案另一實施例之發光元件3製造方法。 ﹝圖6A至圖6C﹞顯示依本申請案另一實施例之發光元件4製造方法。 ﹝圖7﹞顯示依本申請案另一實施例之發光元件5之截面圖。 ﹝圖8A至圖8C﹞顯示依本申請案另一實施例之發光元件6製造方法。 ﹝圖9A至圖9C﹞顯示依本申請案另一實施例之發光元件7製造方法。 ﹝圖10A至圖10C﹞顯示依本申請案另一實施例之發光元件9製造方法。 ﹝圖11﹞顯示依本申請案一實施例之發光模組100。

1:發光元件

10:基底

10a:基底上表面

12:半導體疊層

121:第一半導體層

121a:第一半導體層上表面

121b:半導體疊層下表面

122:第二半導體層

123:活性區

18:透明導電層

20:第一電極

30:第二電極

20A:第一電極墊

30A:第二電極墊

201:第一接觸層

301:第二接觸層

40:保護層

401、402:開口

50:絕緣材料疊層

60:犧牲層、覆蓋層

ISO:隔離區

S1、S2、S3:上表面

t2、t3:厚度

Claims (20)

1. 一種發光元件製造方法，包含： 形成一半導體疊層； 形成一電極於該半導體疊層上，包含一第一上表面； 形成一絕緣材料疊層於該半導體疊層及該電極上，包含複數第一折射率子層及複數第二折射率子層交互堆疊； 移除部分該絕緣材料疊層，使該第一上表面暴露，留下的另一部份該絕緣材料疊層具有一第二上表面圍繞該第一上表面，且該第二上表面低於或等高於該第一上表面；以及 形成一電極墊於該絕緣材料疊層上並接觸該第一上表面。
2. 如請求項1之製造方法，更包含： 形成一犧牲層於該絕緣材料疊層上；以及 移除部分該犧牲層以及該部分的該絕緣材料疊層，使該第一上表面暴露。
3. 如請求項2之製造方法，其中： 移除該部分該犧牲層以及該部分該絕緣材料疊層後，留下的另一部份該犧牲層具有一第三上表面，該第三上表面低於或等高於該第二上表面。
4. 如請求項2之製造方法，其中在移除部分該犧牲層以及該部分的該絕緣材料疊層之前，更包含研磨該犧牲層，使該犧牲層具有一平坦上表面。
5. 如請求項2之製造方法，在暴露該第一上表面之後，更包含移除該犧牲層之剩餘部分。
6. 如請求項1之製造方法，更包含移除部分該半導體疊層及部分該絕緣材料疊層以形成複數個該發光元件。
7. 如請求項1之製造方法，於形成該電極之前更包含： 形成一保護層覆蓋該半導體疊層；以及 形成一開口於該保護層中； 其中該電極填入該開口以電性連接該半導體疊層。
8. 如請求項7之製造方法更包含：形成一接觸層於該半導體疊層上，其中該保護層覆蓋該接觸層，且該開口暴露該接觸層。
9. 如請求項1之製造方法，其中該第一上表面及該第二上表面的高度差小於1 μm。
10. 一種發光元件，包含： 一半導體疊層； 一電極，位於該半導體疊層上，包含一第一上表面及一側表面； 一絕緣材料疊層，覆蓋該半導體疊層及該側表面，包含複數第一折射率子層及複數第二折射率子層交互堆疊；以及 一電極墊，位於該絕緣材料疊層及該電極上，連接該第一上表面； 其中該絕緣材料疊層包含一第二上表面圍繞該第一上表面，且低於或等高於該第一上表面。
11. 如請求項10之發光元件，其中該第一上表面與該第二上表面之高度差小於 0.5 μm。
12. 如請求項10之發光元件，其中該半導體疊層包含一第一半導體層以及高台結構位於該第一半導體層上，該高台結構包含一第二半導體層，其中該第一半導體層包含一暴露區不被該高台結構覆蓋； 其中該電極位於該暴露區，且具有一厚度大於該高台結構的一高度。
13. 如請求項10之發光元件，其中該半導體疊層包含一第一半導體層以及高台結構位於該第一半導體層上，該高台結構包含一第二半導體層，其中該第一半導體層包含一暴露區不被該高台結構覆蓋； 其中該電極包含一第一電極位於該暴露區以及一第二電極位於該高台結構上，該第一電極的厚度大於該第二電極的厚度。
14. 如請求項13之發光元件，其中該第一電極及該第二電極之間的高度差小於0.5 μm。
15. 如請求項10之發光元件，更包含一保護層覆蓋該半導體疊層，該保護層包含一開口；其中該電極填入該開口並電性連接該半導體疊層。
16. 如請求項15之發光元件，更包含一接觸層位於該保護層下方，該開口位於該接觸層上，且該電極連接該接觸層。
17. 如請求項10之發光元件，更包含一覆蓋層位於該絕緣材料疊層上，其包含一第三上表面，其中該第三上表面低於或等高於該第二上表面。
18. 如請求項10之發光元件，其中該電極墊位於該第三上表面。
19. 如請求項10之發光元件，其中該電極墊更覆蓋且接觸該第二上表面。
20. 如請求項10之發光元件，其中該些第一折射率子層及該些第二折射率子層分別包含一斷面，該第二上表面包含該些斷面。

Images