[go: up one dir, main page]

TWI891776B - 發光元件 - Google Patents

發光元件

Info

Publication number
TWI891776B
TWI891776B TW110114808A TW110114808A TWI891776B TW I891776 B TWI891776 B TW I891776B TW 110114808 A TW110114808 A TW 110114808A TW 110114808 A TW110114808 A TW 110114808A TW I891776 B TWI891776 B TW I891776B
Authority
TW
Taiwan
Prior art keywords
layer
light
substrate
semiconductor
semiconductor stack
Prior art date
Application number
TW110114808A
Other languages
English (en)
Other versions
TW202143507A (zh
Inventor
王心盈
陳之皓
廖健智
陳昭興
駱武聰
柯淙凱
歐震
Original Assignee
晶元光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 晶元光電股份有限公司 filed Critical 晶元光電股份有限公司
Publication of TW202143507A publication Critical patent/TW202143507A/zh
Application granted granted Critical
Publication of TWI891776B publication Critical patent/TWI891776B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/855—Optical field-shaping means, e.g. lenses
    • H10H20/856—Reflecting means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/813—Bodies having a plurality of light-emitting regions, e.g. multi-junction LEDs or light-emitting devices having photoluminescent regions within the bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/816—Bodies having carrier transport control structures, e.g. highly-doped semiconductor layers or current-blocking structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/82—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • H10H20/841—Reflective coatings, e.g. dielectric Bragg reflectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/852—Encapsulations
    • H10H20/853—Encapsulations characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/852—Encapsulations
    • H10H20/854—Encapsulations characterised by their material, e.g. epoxy or silicone resins
    • H10P54/00—

Landscapes

  • Led Devices (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

一發光元件，包含一基板，包含一上表面及一側邊；一半導體疊層，位於基板之上表面上，包含一第一半導體層、一活性層及一第二半導體層；一切割道，環繞半導體疊層並露出基板之上表面；一保護層，覆蓋半導體疊層及切割道；一反射層，包含一分布式布拉格反射鏡結構，並覆蓋保護層；以及一包覆層，覆蓋反射層，其中，反射層包含一不均勻部鄰近基板之側邊，且不均勻部包含一不均勻的厚度。

Description

發光元件
本發明係關於一種發光元件，且特別係關於一種包含反射鏡結構的覆晶式發光元件。
發光二極體(Light-Emitting Diode,LED)為固態半導體發光元件，其優點為功耗低，產生的熱能低，工作壽命長，防震，體積小，反應速度快和具有良好的光電特性，例如穩定的發光波長。因此發光二極體被廣泛應用於家用電器，設備指示燈，及光電產品等。
本發明之一目的為提供一發光元件以提高發光元件之光取出效率。
本發明之一目的為提供一發光元件以提高發光元件之結構的可靠性。
本發明之一目的為提供一發光元件以降低絕緣層破損而使元件失效的機率，提高電絕緣的可靠性。
為達成上述至少一目的，根據本發明之一實施例揭露一發光元件，包含一基板，包含一上表面及一側邊；一半導體疊層，位於基板之上表面上，包含一第一半導體層、一活性層及一第二半導體層；一切割道，環繞半導體疊層並露出基板之上表面；一保護層，覆蓋半導體疊層及切割道；一反射層，包含一分布式布拉格反射鏡結構，覆蓋保護層；以及一包覆層，覆蓋反射層，其中，反射層包含一不均勻部鄰近基板之側邊，且不均勻部包含一不均勻的厚度。
1，1g:發光元件
10:基板
10d:切割道
10S:側邊
100:上表面
101:傾斜面
103:第一粗化部
104:第二粗化部
105:下表面
1000:孔隙
1000s:阻斷面
1000v:凹部
1001:切割區域
11:凸部
20:半導體疊層
20S:側邊
20ts:表面
211:第一半導體層
211a:台面
211b:第一電性接觸區
212:活性層
213:第二半導體層
30:導電層
41:第一接觸電極
41b:底部
41t:頂部
410:第一凹部
410S:側壁
411:第一接合層
412:第一導電層
42:第二接觸電極
42b:底部
42t:頂部
420:第二接觸部
420S:側壁
421:第二連接部
422:第二延伸部
423:第二接合層
424:第二導電層
425:第二凹部
50:保護層
500:絕緣反射結構
501:第一絕緣反射結構開口
501d:間距
501S:側壁
502:第二絕緣反射結構開口
502d:間距
502S:側壁
51:反射層
510:第一墊片
511:不均勻部
512:第二墊片
513:封裝基板
515:斷裂面
53:絕緣部
54:緻密層
58:反射結構
61:第一電極墊
62:第二電極墊
602:燈罩
604:反射鏡
606:承載部
608:發光體
610:發光模組
612:燈座
614:散熱片
616:連接部
618:電連接元件
d1，d2，d3，d4:露出的基板寬度
E:長度
E1:第一側
E2:第二側
E3:第三側
E4:第四側
H1，H2:階差
L1，L2:距離
P:連接部
P1，P3:側面
S:距離
S1，S2，S3，S4:側邊
W1，W2:寬度
第1圖係本發明一實施例所揭示之一發光元件1的上視圖。
第2圖係沿著第1圖之切線A-A’的發光元件1的剖面圖。
第3圖係第1圖之發光元件1的位置C的部分剖面圖。
第4圖係第1圖之發光元件1的位置C的SEM照片圖。
第5A圖~第5F圖係本發明一實施例所揭示之發光元件1的製造方法。
第6圖係第1圖之位置D的SEM照片圖。
第7圖係本發明一實施例所揭示之一發光元件1g的上視圖。
第8圖係沿著第7圖之切線Y-Y’的發光元件1g的剖面圖。
第9A圖係本發明之一實施例所揭示之自第7圖的X軸觀之的發光元件1g的側視圖。
第9B圖係本發明之一實施例所揭示之自第7圖的Y軸觀之的發光元件1g的側視圖。
第9C圖係本發明之另一實施例所揭示之自第7圖的X軸觀之的發光元件1g的側視圖。
第9D圖係本發明之另一實施例所揭示之自第7圖的Y軸觀之的發光元件1g的側視圖。
第10圖係第8圖之發光元件1g的位置Ⅰ的部分剖面圖。
第11圖係第8圖之發光元件1g的位置Ⅰ的SEM照片圖。
第12圖係第8圖之發光元件1g的位置Ⅱ的部分剖面圖。
第13圖係第8圖之發光元件1g的位置Ⅱ的SEM照片圖。
第14圖係為依本發明一實施例之發光裝置2之示意圖。
第15圖係為依本發明一實施例之發光裝置3之示意圖。
為了使本發明之敘述更加詳盡與完備，請參照下列實施例之描述並配合相關圖示。惟，以下所示之實施例係用於例示本發明之發光元件，並非將本發明限定於以下之實施例。又，本說明書記載於實施例中的構成零件之尺寸、材質、形狀、相對配置等在沒有限定之記載下，本發明之範圍並非限定於此，而僅是單純之說明而已。且各圖示所示構件之大小或位置關係等，會由於為了明確說明有加以誇大之情形。更且，於以下之描述中，為了適切省略詳細說明，對於同一或同性質之構件用同一名稱、符號顯示。
第1圖係本發明一實施例所揭示之包含多個發光元件1之一晶圓片的上視圖。第2圖係沿著第1圖之切線A-A’的發光元件1的剖面圖。
如第2圖所示，一發光元件1，包含一基板10，包含一上表面100及一側邊10S；一半導體疊層20位於基板10之上表面100上，包含一第一半導體層211、一活性層212及一第二半導體層213；一切割道10d，環繞半導體疊層20並露出基板10之上表面100；一保護層50覆蓋半導體疊層20及切割道10d；一反射層51，包含一分布式布拉格反射鏡結構，位於保護層50之上；以及一包覆層52覆蓋反射層51，其中，反射層51包含一不均勻部511鄰近基板10之側邊10S，且不均勻部511包含一不均勻的厚度。
基板10可以為一成長基板以磊晶成長半導體疊層20。基板10包括用以磊晶成長磷化鋁鎵銦(AlGaInP)之砷化鎵(GaAs)晶圓，或用以成長氮化鎵(GaN)、氮化銦鎵(InGaN)或氮化鋁鎵(AlGaN)之藍寶石(Al2O3)晶圓、氮化鎵(GaN)晶圓、碳化矽(SiC)晶圓、或氮化鋁(AlN)晶圓。
基板10與半導體疊層20相接的一面可以為粗糙化的表面。粗糙化的表面可以為具有不規則形態的表面或具有規則形態的表面。例如，相對於上表面100，基板10包含一或複數個凸部11凸出於上表面100，或是包含一或複數個凹部(圖未示)凹陷於上表面100。於一剖面圖下，凸部11或凹部(圖未示)可以為半球形狀或者多邊錐形狀。為了增加發光元件的出光效率，基板10之凸部11包含一第一層及一第二層(圖未示)。第一層包含與構成基板10相同的材料，例如砷化鎵(GaAs)、藍寶石(Al2O3)、氮化鎵(GaN)、碳化矽(SiC)、或氮化鋁(AlN)。第二層包含與構成第一層、基板10不同的材料。第二層的材料包含絕緣材料，例如氧化矽、氮化矽或氮氧化矽。於一實施例中，第二層選擇的材料折射率介於基板10和半導體疊層20的折射率之間。於一實施例中，切割道10d不包含凸部11或凹部。於一實施例，於形成切割道10d時，基板10表面的凸部11或凹部可經由蝕刻去除， 使得後續形成於切割道10d上的保護層50、反射層51、以及包覆層52覆蓋反射層51能有較佳的披覆。蝕刻方式包含當凸部11材料為和基板10相同為磊晶成長基板的材料時，可以乾蝕刻或濕蝕刻方式去除凸部11。當凸部11材料為絕緣材料時，可以乾蝕刻或濕蝕刻方式去除凸部11。乾蝕刻包含例如電漿蝕刻、激發態離子蝕刻、電感耦合等離子蝕刻或是增強型電容耦合等離子蝕刻。
於本發明之一實施例中，藉由金屬有機化學氣相沉積法(MOCVD)、分子束磊晶(MBE)、氫化物氣相沉積法(HVPE)、物理氣相沉積法(PVD)或離子電鍍方法以於基板10上形成具有光電特性之半導體疊層20，例如發光(light-emitting)疊層，其中物理氣象沉積法包含濺鍍(Sputtering)或蒸鍍(Evaporation)法。
半導體疊層20包含第一半導體層211、第二半導體層213以及形成在第一半導體層211和第二半導體層213之間的活性層212。藉由改變半導體疊層20中一層或多層的物理及化學組成以調整發光元件1發出光線的波長。半導體疊層20之材料包含Ⅲ-V族半導體材料，例如AlxInyGa(1-x-y)N或AlxInyGa(1-x-y)P，其中0≦x，y≦1；(x+y)≦1。當半導體疊層20之材料為AlInGaP系列材料時，可發出波長介於610nm及650nm之間的紅光，或波長介於530nm及570nm之間的綠光。當半導體疊層20之材料為InGaN系列材料時，可發出波長介於400nm及490nm之間的藍光，或波長介於530nm及570nm之間的綠光。當半導體疊層20之材料為AlGaN系列或AlInGaN系列材料時，可發出波長介於250nm及400nm之間的紫外光。
第一半導體層211和第二半導體層213可為包覆層(cladding layer)，兩者具有不同的導電型態、電性、極性，或依摻雜的元素以提供電子或電洞，例如第一半導體層211為n型電性的半導體，第二半導體層213為p型電性的半導 體。活性層212形成在第一半導體層211和第二半導體層213之間，電子與電洞於一電流驅動下在活性層212複合，將電能轉換成光能，以發出一光線。活性層212可為單異質結構(single heterostructure,SH)，雙異質結構(double heterostructure,DH)，雙側雙異質結構(double-side double heterostructure,DDH)，或是多層量子井結構(multi-quantum well,MQW)。活性層212之材料可為中性、p型或n型電性的半導體。第一半導體層211、第二半導體層213、或活性層212可為一單層或包含複數子層的結構。
於本發明之一實施例中，半導體疊層20還可包含一緩衝層(圖未示)位於第一半導體層211和基板10之間，用以釋放基板10和半導體疊層20之間因材料晶格不匹配而產生的應力，以減少差排及晶格缺陷，進而提升磊晶品質。緩衝層可為一單層或包含複數子層的結構。於一實施例中，可選用PVD氮化鋁(AlN)做為緩衝層，形成於半導體疊層20及基板10之間，用以改善半導體疊層20的磊晶品質。在一實施例中，用以形成PVD氮化鋁(AlN)的靶材係由氮化鋁所組成。在另一實施例中，可使用由鋁組成的靶材，於氮源的環境下與鋁靶材反應性地形成氮化鋁。
於本發明之一實施例中，發光元件1包含一第一接觸電極41及一第二接觸電極42形成於半導體疊層20之同一側。發光元件1可以為倒裝晶片(flip chip)結構或是正裝的水平晶片(lateral chip)結構。
於本實施例中，藉由移除部分的第二半導體層213及活性層212以露出第一半導體層211，形成一台面211a以及一或複數個第一電性接觸區211b。被蝕刻而露出的第二半導體層213及活性層212的側面相對於露出的第一半導體層211是傾斜面。第一接觸電極41形成於第一電性接觸區211b上以接觸第一半導 體層211，並和第一半導體層211形成電連接。第二接觸電極42形成於第二半導體層213上，並和第二半導體層213形成電連接。
於本發明之一實施例中，為了減少接觸電阻並提高電流擴散的效率，發光元件1包含一導電層30位於第二半導體層213和第二接觸電極42之間。導電層30之材料包含對於活性層212所發出的光線為透明的材料，例如具有小於500埃(Å)厚度的金屬材料或透明導電氧化物。透明導電氧化物包含氧化銦錫(ITO)或氧化銦鋅(IZO)。
於本發明之一實施例中，發光元件1包含一或複數個電流侷限層(圖未示)位於第二半導體層213與導電層30之間，並位於第二接觸電極42之下方。電流侷限層係為非導電材料所形成，包含氧化鋁(Al2O3)、氮化矽(SiNx)、氧化矽(SiOx)、氧化鈦(TiOx)，或氟化鎂(MgFx)。於一變化例中，電流侷限層可以包括分布式布拉格反射器(DBR)，其中分布式布拉格反射器係由不同折射率的絕缘材料堆疊而成。為了增加發光元件之光取出效率，電流侷限層對於活性層212所發出的光線具有80%以上的光反射率。
一絕緣反射結構500覆蓋半導體疊層20、第一接觸電極41及第二接觸電極42，以將來自活性層212的光反射至基板10之一側，例如基板10之下表面105。於本實施例中，為了減少金屬反射膜對光線的吸收，絕緣反射結構500包含絕緣性材料。絕緣反射結構500可形成為單層或是多層，但優選為多層結構。具體而言，絕緣反射結構500之結構係由保護層50，反射層51及/或包覆層52依序堆疊而成，其中反射層51包含分布式布拉格反射鏡(Distributed Bragg Reflector，DBR)結構。
於發明之一變化例中，保護層50，反射層51及包覆層52中的一個以上可以被省略。換言之，絕緣反射結構500之結構可包含保護層50，反射層51及包覆層52中的任一層或是任二層。
於發明之一變化例中，保護層50及包覆層52中的一個以上可以包含多層膜。優選的，包覆層52包含一氧化矽膜與反射層51相接，以及一氮化矽膜位於氧化矽膜之上。
絕緣反射結構500包含一第一絕緣反射結構開口501以露出第一接觸電極41，以及一第二絕緣反射結構開口502以露出第二接觸電極42。一第一電極墊61覆蓋第一絕緣反射結構開口501以接觸第一接觸電極41，並與第一半導體層211形成電性連接。一第二電極墊62覆蓋第二絕緣反射結構開口502以接觸第二接觸電極42，並與第二半導體層213形成電性連接。
於發明之一變化例中，第一接觸電極41及第二接觸電極42中的一個以上可以被省略。第一絕緣反射結構開口501露出第一半導體層211及/或第二絕緣反射結構開口502露出導電層30。第一電極墊61覆蓋第一絕緣反射結構開口501以接觸第一半導體層211，及/或第二電極墊62覆蓋第二絕緣反射結構開口502以接觸導電層30。
第一接觸電極41，第二接觸電極42，第一電極墊61及第二電極墊62包含金屬材料，例如鉻(Cr)、鈦(Ti)、鎢(W)、金(Au)、鋁(Al)、銦(In)、錫(Sn)、鎳(Ni)、鉑(Pt)、銀(Ag)等金屬或上述材料之合金。第一電極墊61及第二電極墊62可由單個層或是多個層所組成。例如，第一電極墊61或第二電極墊62可包括Al/Pt層、Ti/Au層、Ti/Pt/Au層、Cr/Au層、Cr/Pt/Au層、Ni/Au層、Ni/Pt/Au層、Cr/Al/Ti/Pt層、Ti/Al/Ti/Pt/Ni/Pt層、Cr/Al/Ti/Al/Ni/Pt/Au層、Cr/Al/Cr/Ni/Au層或Ag/NiTi/TiW/Pt 層。第一電極墊61及第二電極墊62可做為外部電源供電至第一半導體層211及第二半導體層213之電流路徑。於第一電極墊61及第二電極墊62包含多個層的實施例中，第一電極墊61及第二電極墊62與外部電源相接的金屬結構可以由金(Au)和錫(Sn)或錫(Sn)和銀(Ag)多層交疊而成，或是由金(Au)作為第一電極墊61及第二電極墊62的最外層金屬層，其中金(Au)或銀(Ag)的厚度或組成比是錫(Sn)的0.25%~2.25%。第一接觸電極41，第二接觸電極42，第一電極墊61及/或第二電極墊62包含一厚度介於1~100μm之間，較佳為1.2~60μm之間，更佳為1.5~6μm之間。於一實施例中，第一電極墊61及/或第二電極墊62包含錫(Sn)的金屬層具有一厚度介於3.5~8.5μm之間。於一實施例中，第一電極墊61及/或第二電極墊62包含錫銀(SnAg)的金屬層具有一厚度介於8~10μm之間。
如上所述，因絕緣反射結構500覆蓋於半導體疊層20、第一接觸電極41及第二接觸電極42等凹凸結構上，半導體疊層20、第一接觸電極41及第二接觸電極42之間的高度差會影響絕緣反射結構500的鍍膜品質。例如，當絕緣反射結構500覆蓋於半導體疊層20上時，於半導體疊層20的側表面與基板10的上表面100的相接處，一斷裂面(圖未示)容易形成於絕緣反射結構500中，外部水氣易沿著斷裂面侵入半導體疊層20而降低元件的可靠性。
為了改善上述斷裂面的問題，於本實施例中，利用化學氣相沉積(CVD)具有較佳披覆性的鍍膜特性，優選地，藉由化學氣相沉積(chemical vapor deposition，CVD)，更佳地，藉由電漿輔助化學氣相沉積(plasma enhanced chemical vapor deposition，PECVD)來形成保護層50及包覆層52。
於發明之一變化例中，保護層50及包覆層52之其中一個以上可藉由原子氣相沉積形成。
保護層50的材料包含氧化矽，優選的具有0.2μm~2μm的厚度。如果保護層50的厚度小於0.2μm，保護層50無法完全包覆第一接觸電極41及第二接觸電極42。如果保護層50的厚度大於2μm，於形成第一絕緣反射結構開口501及第二絕緣反射結構開口502時，會增加製程的時間與成本。
包覆層52的材料包含金屬氧化物，例如Al2O3，或是氮化物、氧化物、氮氧化物，例如SiN，SiOx或SiOxNy。於發明之一變化例，包覆層52可藉由上述材料形成單層結構或藉由上述材料的組合而形成多層結構。包覆層52優選的具有0.5μm~2.5μm的厚度。
反射層51形成在保護層50及包覆層52之間。反射層51包含不同折射率的兩種以上之材料交替堆疊以形成一分布式布拉格反射鏡(DBR)結構，選擇性地反射特定波長之光。例如，可通過層疊SiO2/TiO2或SiO2/Nb2O5等層來形成高反射率的絕緣反射結構。當SiO2/TiO2或SiO2/Nb2O5形成分布式布拉格反射鏡(DBR)結構時，分布式布拉格反射鏡(DBR)結構的每一個層被設計成活性層212發出的光的波長的四分之一的光學厚度的一或整數倍。分布式布拉格反射鏡(DBR)結構的每一個層的厚度在λ/4的一或整數倍的基礎上可具有±30%的偏差。由於分布式布拉格反射鏡(DBR)結構的每一個層的厚度會影響到反射率，因此優選地利用電子束蒸鍍(E-beam evaporation)來形成反射層51以穩定的控制分布式布拉格反射鏡(DBR)結構的每一個層的厚度。
第1圖為形成有多個發光元件1之晶圓片的示意圖。藉由雷射及/或刀具劃割切割區域1001，將形成有多個發光元件1的晶圓片分離成單獨的發光元件1時，雷射及/或刀具劃割的物理性衝擊力容易在發光元件1邊緣的絕緣反射 結構500中產生裂痕，特別是反射層51。並且，一旦裂痕擴散到半導體疊層20，外部水氣易沿著裂痕侵入半導體疊層20內部而降低元件的可靠性。
為了解決上述的問題，發光元件1包含切割道10d，切割道10d是晶圓片切割時的切割區域1001的一部份。切割道10d是切割區域1001在晶圓切割製程後，於發光元件1上保留下來的區域。切割道10d位於基板10之側邊10S與半導體疊層20之一側邊20S之間，且切割道10d包含一寬度介於0.1μm~50μm之間，較佳小於30μm，更佳小於15μm。切割道10d露出基板10之上表面100，並位於發光元件1之周圍以環繞半導體疊層20。於本實施例中，位於切割道10d之基板10更包含一傾斜面101連接至基板10之上表面100。相較於傾斜面101，上表面100大致為一水平面。自發光元件1之一上視圖觀之，切割道10d包含一第一表面積，半導體疊層20包含一第二表面積，且第一表面積與第二表面積之一比值係介於10~50%之間。自發光元件1之側視圖觀之，如第2圖所示，位於切割道10d上的絕緣反射結構500係直接接觸基板10之上表面100。
於一變化例中，為了使台面211a保留較多的面積，用以放置第一電極墊61及第二電極墊62，半導體疊層20之側邊20S與基板10之上表面100之間包含一角度介於70度~110度之間，較佳介於80度~100度之間，更佳介於85度~95度之間。
於一變化例中，為了改善反射層51披覆於半導體疊層20之側邊20S的膜質，避免反射層51產生龜裂的缺陷，半導體疊層20之側邊20S與基板10之上表面100之間包含一角度介於10度~50度之間，較佳介於20度~40度之間，更佳介於25度~35度之間。於另一變化例中，側邊20S可由具有不同斜率的斜面所構成。靠近基板10之上表面100的斜面比遠離基板10之上表面100的斜面陡峭。例如，直 接接觸基板10之上表面100的斜面與基板10之上表面100之間包含一角度介於50度~70度之間。較遠離於基板10之上表面100的斜面與平行於上表面100之一水平面之間包含一角度介於30度~50度。
於本實施例中，如第2圖所示，保護層50覆蓋基板10之傾斜面101。反射層51包含不均勻部511。不均勻部511係全部或部分覆蓋基板10之傾斜面101。不均勻部511包含複數個膜層，且複數個膜層之一的末端包含一楔形。複數個膜層之一的末端包含一厚度於朝向基板10之一方向上係漸減。保護層50及/或包覆層52之一末端包含一楔形，保護層50及/或包覆層52之一末端的一厚度於朝向基板10之一方向上係漸減。
第3圖係第1圖之發光元件1的位置C的部分剖面圖。第4圖係第1圖之發光元件1的位置C及第3圖的SEM照片圖。如第2圖、第3圖及第4圖所示，基板包含一第一粗化部103位於基板10之複數個側邊10S上。基板可選擇性包含一第二粗化部104位於基板10之傾斜面101上，並遠離第一粗化部103。
於發明之一實施例中，如第2圖及第3圖所示，於形成絕緣反射結構500之前，藉由原子氣相沉積法於基板10之上表面100及半導體疊層20之一表面20ts上形成一緻密層54以直接披覆基板10之上表面100及半導體疊層20之表面20ts。緻密層54的材料包含氧化矽、氧化鋁、氧化鉿、氧化鋯、氧化釔、氧化鑭、氧化鉭、氮化矽、氮化鋁或氮氧化矽。於本實施例中，緻密層54與半導體疊層20相接之介面包含金屬元素及氧，其中金屬元素包含鋁、鉿、鋯、釔、鑭或鉭。緻密層54包含一厚度介於400Å~2000Å之間，較佳介於800Å~1600Å之間，更佳介於1000Å~1400Å之間。
原子氣相沉積法(atomic layer deposition)形成的膜具有良好的階梯覆蓋性和厚度均勻性，並且具有較高的緻密度。利用此特性於基板10及半導體疊層20上共形的形成一無針孔的緻密層54。利用原子氣相沉積法(atomic layer deposition)形成的緻密層54可以防止水氣沿著基板10及半導體疊層20之間的間隙，或是半導體疊層20表面上的孔隙而侵入半導體疊層20。
於發明之一變化例中(圖未示)，緻密層54及保護層50可成對地疊層多次之後，再藉由保護層50與反射層51相接。
第5A圖~第5F圖係本發明一實施例所揭示之發光元件1的製造方法。以下為方便說明，第5A圖~第5F圖係以沿著第1圖之切線A-A’上的結構及位置D來說明，部分視圖會適當省略。如第5A圖所示，提供一基板10，其包含一上表面100、一下表面105及複數個凸部11凸出於上表面100。在基板10上形成緩衝層(圖未示)以及半導體疊層20，其中半導體疊層20包含第一半導體層211、第二半導體層213、以及形成在第一半導體層211和第二半導體層213之間的活性層212。
如第5B圖所示，蝕刻移除半導體疊層20周邊的部分第一半導體層211、第二半導體層213以及活性層212，形成一台面211a與一第一電性接觸區211b以露出第一半導體層211，以及形成一切割區域1001以露出基板10。於本實施例中，於一上視圖觀之，如第1圖所示，切割區域1001將半導體疊層20劃分成複數個發光區域。台面211a連續地環繞各複數個發光區域之半導體疊層20之周邊，且大致為一四邊形。為了將複數個發光區域分離而形成單獨的發光元件，切割區域1001需要一定的寬度以確保不會損傷到發光元件，同時保留足夠的發光面積，較佳為介於1μm~150μm之間，更佳為介於5μm~50μm之間。
如第5C圖所示，在第一電性接觸區211b上形成第一接觸電極41。在第二半導體層213上形成導電層30及/或第二接觸電極42。
如第5D圖所示，藉由雷射劃切及/或蝕刻製程在切割區域1001之基板10上形成具有一傾斜面101之凹部1000v。於一側視圖中，凹部1000v包含三角形、多邊形或是不規則的形狀。於一實施例中，藉由雷射劃切及/或蝕刻製程在切割區域1001之基板10上形成具有傾斜面101之凹部1000v之步驟，可提前至第一接觸電極41及第二接觸電極42形成步驟之前。
於發明之一實施例中，於形成凹部1000v之步驟前，先形成絕緣反射結構500。當基板10為藍寶石基板時，可藉由包含UV波長範圍內的雷射，例如，266奈米、343奈米、或355奈米，在切割區域1001上切割熔融絕緣反射結構500及基板10，形成具有傾斜面101之凹部1000v。經熔融後的基板10可能產生有殘留物，殘留物可能包含鋁(Al)、氧(O)、矽(Si)、鈦(Ti)及/或碳(C)。於一實施例中，殘留物附著於傾斜面101上。於本實施例中，經過雷射熔融的傾斜面101包含一粗化表面。於通過雷射劃切形成凹部1000v之一例中，第二粗化部104形成於基板10之傾斜面101上。於一實施例中，殘留物附著於具有第二粗化部104的傾斜面101上。
於發明之一實施例中，蝕刻製程可以通過濕蝕刻來實施，蝕刻液包含鹽酸(HCl)、硝酸(HNO3)、氫氧化鉀(KOH)、硫酸(H2SO4)、磷酸(H3PO4)或上述溶液之組合。蝕刻製程的溫度約為200~300℃。於發明之另一實施例中，蝕刻製程可以通過乾蝕刻來實施，例如電漿蝕刻、激發態離子蝕刻、電感耦合等離子蝕刻或是增強型電容耦合等離子蝕刻。於通過蝕刻形成凹部1000v之一例中，第二粗化部104形成於基板10之傾斜面101上。
接著在半導體疊層20、切割區域1001及凹部1000v上形成保護層50。保護層50之材料包含氧化鋁(Al2O3)、氮化矽(SiNx)、氧化矽(SiOx)或氮氧化矽(SiOxNy)。保護層50優選地具有0.2μm~2μm之間的厚度。如果保護層50的厚度小於0.2μm，則其不足以完全覆蓋半導體疊層20及凹部1000v上具有高度差的結構。如果保護層50的厚度大於2μm，則可能增加後續圖案化蝕刻製程的時間。化學氣相沉積(CVD)比電子束蒸鍍(E-beam evaporation)或物理氣相沉積(physical vapor deposition)更容易覆蓋具有高度差的結構。為了完全覆蓋半導體疊層20及凹部1000v上具有高度差的結構，保護層50優選地藉由化學氣相沉積(chemical vapor deposition)來形成，更佳地藉由電漿輔助化學氣相沉積(PECVD)來形成。
如第5E圖所示，在保護層50上形成反射層51。於本實施例中，反射層51包含不同折射率的兩種以上之材料交替堆疊以形成一分布式布拉格反射鏡(DBR)結構，選擇性地反射特定波長之光。例如，可通過層疊SiO2/TiO2或SiO2/Nb2O5等層來形成高反射率的絕緣反射結構。當SiO2/TiO2或SiO2/Nb2O5形成分布式布拉格反射鏡(DBR)結構時，分布式布拉格反射鏡(DBR)結構的至少一個層被設計成具有特定波長的四分之一的一或整數倍的光學厚度、大於特定波長的四分之一的一或整數倍、或小於特定波長的四分之一的一或整數倍的光學厚度，並且SiO2/TiO2或SiO2/Nb2O5的對數優選地在4~30對之間。如果SiO2/TiO2或SiO2/Nb2O5的對數小於此範圍，則分布式布拉格反射鏡(DBR)結構的反射率會不佳；如果SiO2/TiO2或SiO2/Nb2O5的對數大於此範圍，則分布式布拉格反射鏡(DBR)結構的厚度會變得過厚。為了準確地控制分布式布拉格反射鏡(DBR)結構的每一層的厚度，優選地，藉由電子束蒸鍍(E-beam evaporation)來形成反射層51。於發 明之一實施例中，反射層51優選地具有1μm~6μm之間的厚度，更佳具有2μm~4μm之間的厚度，例如3.5μm。
如第5E圖所示，由於電子束蒸鍍(E-beam evaporation)對於具有高度差的結構的覆蓋性不佳，當反射層51藉由電子束蒸鍍(E-beam evaporation)形成於切割區域1001上時，反射層51無法完全覆蓋凹部1000v，因而在凹部1000v中形成一孔隙1000，以及沿線段X-X’剖面的一阻斷面1000s形成於孔隙1000上方的反射層51中。
為了保護反射層51之分布式布拉格反射鏡(DBR)結構，並增加分布式布拉格反射鏡(DBR)結構的反射率，在反射層51上形成包覆層52。為了實現增加反射率之效果，包覆層52之厚度優選地大於0.5μm，更佳地，包覆層52之厚度係介於0.1~2.5μm之間，較佳介於0.2~2μm之間，更佳介於0.5~1.5μm之間。為了完全覆蓋反射層51的表面，包覆層52優選地藉由化學氣相沉積(chemical vapor deposition)來形成，更佳地藉由電漿輔助化學氣相沉積(PECVD)來形成。
將形成有多個發光元件的晶圓片分離成單獨的各個發光元件時，可以使用雷射及/或刀具劃割，也可以單獨以化學蝕刻製程來完成或同時輔助雷射及/或刀具劃割。當使用雷射來劃割晶圓片時，可以使用隱形雷射切割，從基板10內部來劃割晶圓，從而避免碎屑、半導體材料損失的問題。例如，於入射基板10之下表面105之一方向上，將雷射的焦點聚焦於基板10的上表面100與下表面105之間，在基板10內沿著多個切割區域1001形成複數個損傷區域，但是不損壞基板10的上表面100與下表面105。接著利用一物理衝擊力，沿著複數個損傷區域，向基板上、下表面之一延伸方向形成劈裂面。藉由延伸的劈裂面以及反射層51的阻斷面，將形成有多個發光元件1的晶圓片分離成單獨的各個發光元件1。 於分離後的發光元件側邊10S上，複數個損傷區域處構成第一粗化部103。相較於直接用刀具劃割，隱形雷射切割減少切割道所需的寬度。
如第5E圖所示，藉由微影、蝕刻製程在保護層50、反射層51及包覆層52上形成第一絕緣反射結構開口501以露出第一接觸電極41，及第二絕緣反射結構開口502以露出一第二接觸電極42。接續地，在第一絕緣反射結構開口501上形成第一電極墊61，以及在第二絕緣反射結構開口502上形成第二電極墊62。
第6圖係第1圖之位置D及第5E圖之位置D所示結構的SEM照片圖。如第6圖所示，基板包含一或複數個凸部11突出於基板10之上表面100。絕緣反射結構500，包含保護層50，反射層51及包覆層52。保護層50，反射層51及/或包覆層52包含一表面輪廓對應於基板10之複數個凸部11。由於凸部11與基板10之上表面100之間的高度差，保護層50，反射層51及/或包覆層52，包含一斷裂面515對應於基板10之凸部11之一與基板10之上表面100之間的一連接部P。
如第5E圖所示，沿著基板10之損傷區域，例如第一粗化部103，及沿線段X-X’的反射層51的阻斷面1000s，利用物理衝擊力以劃分基板10及絕緣反射結構500，形成第5F圖所示的複數個發光元件1。如第5F圖所示，保護層50覆蓋基板10之傾斜面101。反射層51包含不均勻部511。不均勻部511係全部或部分覆蓋基板10之傾斜面101。不均勻部511包含複數個膜層，且複數個膜層之一的末端包含一楔形。複數個膜層之一的末端包含一厚度於朝向基板10之一方向上係漸減。保護層50及/或包覆層52之一末端包含一楔形，保護層50及/或包覆層52之一末端的一厚度於朝向基板10之一方向上係漸減。
第7圖係本發明一實施例所揭示之一發光元件1g的上視圖。第8圖係沿著第7圖之切線Y-Y’的發光元件1g的剖面圖。於本實施例中，發光元件1g 與第1圖~第6圖之發光元件1具有相同名稱、標號之構造，表示為相同之結構、具有相同之材料、或具有相同之功能，在此會適當省略說明或是不再贅述。
一發光元件1g，包含基板10，包含上表面100及側邊10S；半導體疊層20位於基板10之上表面100上，包含第一半導體層211、活性層212及第二半導體層213；切割道10d，環繞半導體疊層20並露出基板10之上表面100；導電層30位於第二半導體層213上；一電流阻擋層31位於導電層30及第二半導體層213之間；一絕緣反射結構500覆蓋半導體疊層20及切割道10d，包含第一絕緣反射結構開口501以及第二絕緣反射結構開口502；第一電極墊61覆蓋第一絕緣反射結構開口501以電連接至第一半導體層211；以及第二電極墊62覆蓋第二絕緣反射結構開口502以電連接至第二半導體層213。
發光元件1g可以是如第7圖所示正方形或是具有一長邊及一短邊的長方形。發光元件1g的任一邊至少大於50μm，但不超過260μm。於發光元件1g的最長邊小於200μm之一例中，第一電極墊61及第二電極墊62之間的間距至少大於10μm，但不超過45μm。於發光元件1g的最長邊大於200μm之一例中，第一電極墊61及第二電極墊62之間的間距至少大於50μm，但不超過150μm。
於發光元件1g的最長邊大於200μm之一例中，發光元件1g更包含第一接觸電極41位於第一半導體層211上，以及第二接觸電極42位於導電層30上。於發光元件1g的最長邊小於200μm之一例中，發光元件1g可以不包含第一接觸電極41以及第二接觸電極42。
第二接觸電極42包含一第二接觸部420，一第二連接部421，以及一或複數個第二延伸部422自第二連接部421朝遠離於第二接觸部420之方向延 伸。第二連接部421之一寬度W1大於或等於第二延伸部422之一寬度W2。複數個第二延伸部422之尾端相隔一最短距離S。
第二連接部421之一長度E與最短距離S的比值為0.05~0.12。自發光元件1g的上視觀之，第二連接部421與第二電極墊62之一最短距離L1可以小於或等於與第二連接部421與第一電極墊61之一最短距離L2。
發光元件1g的厚度可介於50μm~110μm之間，較佳為70μm~90μm之間。如第7圖所示，在橫向方向(X軸)上露出的基板寬度d3或d4與在縱向方向(Y軸)上露出的基板寬度d1或d2可以相同或不同。露出的基板寬度d1，d2，d3或d4至少大於4μm，但不超過10μm。
第9A圖係本發明之一實施例所揭示之自第7圖的X軸觀之的發光元件1g的側視圖。第9B圖係本發明之一實施例所揭示之自第7圖的Y軸觀之的發光元件1g的側視圖。於一實施例中，如第7圖及第9A圖所示，第一電極墊61及第二電極墊62分別靠近發光元件1g的第一側E1及第二側E2。自發光元件1g的第三側E3或第四側E4觀之，基板10之側面P3的兩側邊S1，S2相對於基板10的下表面105是傾斜的。如第7圖及第9B圖所示，自發光元件1g的第一側E1或第二側E2觀之，基板10之側面P1的兩側S3，S4大致垂直於基板10的下表面105。側面P1的晶格面可以是R面，側面P3的晶格面可以是M面或A面。露出的基板寬度d1或d2大於露出的基板寬度d3或d4。由於R面是比較容易裂開的面，所以側面P1可以僅包含一個第一粗化部103。由於M面或A面是比較不容易裂開的面，所以側面P3可以包含多個第一粗化部103。亦即藉由多次不同深度的隱形雷射切割改善切割良率，對應多次不同深度的隱形雷射切割形成多個第一粗化部103。
第9C圖係本發明之另一實施例所揭示之自第7圖的X軸觀之的發光元件1g的側視圖。第9D圖係本發明之另一實施例所揭示之自第7圖的Y軸觀之的發光元件1g的側視圖。於另一實施例中，如第7圖及第9C圖所示，自發光元件1g的第三側E3或第四側E4觀之，基板10之側面P3的兩側邊S1，S2大致垂直於基板10的下表面105。如第7圖及第9D圖所示，自發光元件1g的第一側E1或第二側E2觀之，基板10之側面P1的兩側邊S3，S4相對於基板10的下表面105是傾斜的。側面P1的晶格面可以是M面或A面，側面P3的晶格面可以是R面。露出的基板寬度d1或d2小於露出的基板寬度d3或d4。由於R面是比較容易裂開的面，所以側面P3可以僅包含一個第一粗化部103。由於M面或A面是比較不容易裂開的面，所以側面P1可以包含多個第一粗化部103。
於發明之一實施例中，發光元件1g的任一長邊與任一短邊的長度比值超過2時，例如，第三側E3為長邊，第一側E1為短邊，第三側E3與第一側E1的E3/E1長度比值大於2時，基板10的第三側E3所露出來的晶格面是R面，基板10的第一側E1所露出來的晶格面是M面或A面。
第10圖係第8圖之發光元件1g的位置Ⅰ的部分剖面圖。第11圖係第8圖之發光元件1g的位置Ⅰ的SEM照片圖。為了提高絕緣反射結構500，例如SiO2膜與第一接觸電極41的黏合性，第一接觸電極41包含一第一接合層411以及一第一導電層412。於蝕刻形成第一絕緣反射結構開口501時，部分的第一接觸電極41會被移除而形成一第一凹部410。於一實施例中，第一凹部410係形成於第一接合層411中。第一凹部410的一底部41b與第一接觸電極41的一頂部41t之間具有一階差H1。階差H1係介於20nm~200nm之間，優選的介於50nm~150nm之間，更佳為介於80nm~100nm之間。絕緣反射結構500之一側壁501S與第一凹部410之一側壁 410S之間可以是連續性地相連接或是具有一最小間距501d。最小間距501d係介於5nm~100nm之間，優選的介於10nm~50nm之間，更佳為介於20nm~30nm之間。
第12圖係第8圖之發光元件1g的位置Ⅱ的部分剖面圖。第13圖係第8圖之發光元件1g的位置Ⅱ的SEM照片圖。為了提高絕緣反射結構500，例如SiO2膜與第二接觸電極42的黏著合性，第二接觸電極42包含一第二接合層423以及一第二導電層424。於蝕刻形成第二絕緣反射結構開口502時，部分的第二接觸電極42會被移除而形成一第二凹部425。於一實施例中，第二凹部425係形成於第二接合層423中。第二凹部425的一底部42b與第二接觸電極42的一頂部42t之間具有一階差H2。階差H2係介於20nm~200nm之間，優選的介於50nm~150nm之間，更佳為介於80nm~100nm之間。絕緣反射結構500之一側壁502S與第二凹部425之一側壁420S之間可以是連續性地相連接或是具有一最小間距502d。最小間距502d係介於5nm~100nm之間，優選的介於10nm~50nm之間，更佳為介於20nm~30nm之間。
第一接合層411及第二接合層423包含鈦(Ti)、金(Au)、鎳(Ni)、鉑(Pt)等金屬或上述材料之合金。第一導電層412及第二導電層424包含鉻(Cr)、鈦(Ti)、鎢(W)、金(Au)、鋁(Al)、銦(In)、錫(Sn)、鉑(Pt)、鎳(Ni)、銀(Ag)等金屬或上述材料之合金。
第14圖係為依本發明一實施例之發光裝置2之示意圖。將前述實施例中的發光元件1或1g以倒裝晶片之形式安裝於封裝基板513之第一墊片510、第二墊片512上。第一墊片510、第二墊片512之間藉由一包含絕緣材料之絕緣部53做電性絕緣。倒裝晶片安裝係將與電極墊形成面相對之成長基板側向上設為主 要的光取出面。為了增加發光裝置2之光取出效率，可於發光元件1或1g之周圍設置一反射結構58。
第15圖係為依本發明一實施例之發光裝置3之示意圖。發光裝置3為一球泡燈包括一燈罩602、一反射鏡604、一發光模組610、一燈座612、一散熱片614、一連接部616以及一電連接元件618。發光模組610包含一承載部606，以及複數個發光單元608位於承載部606上，其中複數個發光體608可為前述實施例中的發光元件1、1g或發光裝置2。
本發明所列舉之各實施例僅用以說明本發明，並非用以限制本發明之範圍。任何人對本發明所作之任何顯而易知之修飾或變更皆不脫離本發明之精神與範圍。
1:發光元件
10:基板
10d:切割道
10S:側邊
100:上表面
101:傾斜面
103:第一粗化部
104:第二粗化部
11:凸部
20:半導體疊層
20S:側邊
20ts:表面
211:第一半導體層
211a:台面
211b:第一電性接觸區
212:活性層
213:第二半導體層
30:導電層
41:第一接觸電極
42:第二接觸電極
50:保護層
500:絕緣反射結構
501:第一絕緣反射結構開口
502:第二絕緣反射結構開口
51:反射層
511:不均勻部
52:包覆層
54:緻密層
61:第一電極墊
62:第二電極墊

Claims (10)

  1. 一發光元件，包含：一基板，包含一上表面及一側邊；一半導體疊層位於該基板之該上表面上，該半導體疊層包含一第一半導體層、一活性層及一第二半導體層；一切割道環繞該半導體疊層，並位於該基板之該上表面上；一絕緣反射結構覆蓋該半導體疊層，包含一第一絕緣反射結構開口以及一第二絕緣反射結構開口；一第一接觸電極，位於該第一絕緣反射結構開口下，包含一第一接合層以及一第一導電層；以及一第二接觸電極，位於該第二絕緣反射結構開口下，包含一第二接合層以及一第二導電層，其中，該絕緣反射結構包含一保護層以覆蓋該半導體疊層及該切割道，一反射層，包含一分布式布拉格反射鏡結構，位於該保護層之上，以及一包覆層以覆蓋該反射層，其中，該第一絕緣反射結構開口以及該第二絕緣反射結構開口穿過該保護層、該反射層以及該包覆層，以及其中，該第一接合層包含一第一凹部，該第一凹部的一底部與該第一接觸電極的一頂部之間具有一階差小於該第一接合層所包含之一厚度。
  2. 如申請專利範圍第1項所述的發光元件，其中該反射層包含具有不均勻厚度之一不均勻部，該均勻部包含複數個膜層，且該複數個膜層之複數個末端包含一楔形。
  3. 如申請專利範圍第2項所述的發光元件，其中該複數個膜層之該複數個末端的一厚度於朝向該基板之一方向上係漸減。
  4. 如申請專利範圍第1項所述的發光元件，其中該包覆層之一末端包含一楔形。
  5. 如申請專利範圍第1項所述的發光元件，其中該包覆層之一末端的一厚度於一方向上係漸減。
  6. 如申請專利範圍第2項所述的發光元件，其中該基板之該上表面包含一水平面，以及一傾斜面連接至該水平面。
  7. 如申請專利範圍第6項所述的發光元件，其中該保護層覆蓋該基板之該傾斜面。
  8. 如申請專利範圍第6項所述的發光元件，其中該反射層之該不均勻部係全部或部分覆蓋該基板之該傾斜面。
  9. 如申請專利範圍第1項所述的發光元件，其中該基板更包含一第一粗化部位於該基板之該側邊上。
  10. 如申請專利範圍第6項所述的發光元件，其中該基板包含一第二粗化部位於該基板之該傾斜面，且該第二粗化部位於該基板之該側邊上。
TW110114808A 2020-05-04 2021-04-23 發光元件 TWI891776B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202063019948P 2020-05-04 2020-05-04
US63/019,948 2020-05-04

Publications (2)

Publication Number Publication Date
TW202143507A TW202143507A (zh) 2021-11-16
TWI891776B true TWI891776B (zh) 2025-08-01

Family

ID=78267682

Family Applications (3)

Application Number Title Priority Date Filing Date
TW114124118A TW202541666A (zh) 2020-05-04 2021-04-23 發光元件
TW110114806A TWI891775B (zh) 2020-05-04 2021-04-23 發光元件
TW110114808A TWI891776B (zh) 2020-05-04 2021-04-23 發光元件

Family Applications Before (2)

Application Number Title Priority Date Filing Date
TW114124118A TW202541666A (zh) 2020-05-04 2021-04-23 發光元件
TW110114806A TWI891775B (zh) 2020-05-04 2021-04-23 發光元件

Country Status (6)

Country Link
US (5) US11757077B2 (zh)
JP (1) JP2021177548A (zh)
KR (2) KR20210135424A (zh)
CN (2) CN113611784A (zh)
DE (1) DE102021111355A1 (zh)
TW (3) TW202541666A (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202541666A (zh) * 2020-05-04 2025-10-16 晶元光電股份有限公司 發光元件
US12243966B2 (en) * 2020-06-24 2025-03-04 Epistar Corporation Light-emitting device
US20220320369A1 (en) * 2021-03-31 2022-10-06 Nichia Corporation Method of manufacturing light-emitting element and light-emitting element
CN115458647B (zh) * 2022-10-31 2025-08-19 天津三安光电有限公司 一种垂直led芯片结构及其制造方法及发光装置
CN115663079A (zh) * 2022-11-01 2023-01-31 厦门三安光电有限公司 一种发光二极管及其制备方法
CN116995175B (zh) * 2023-09-21 2024-02-06 南昌凯捷半导体科技有限公司 一种Ag微棱镜反光结构同侧电极LED及其制作方法
CN118538845A (zh) * 2024-06-05 2024-08-23 厦门三安光电有限公司 一种发光二极管、高压发光二极管及发光装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160013361A1 (en) * 2014-07-11 2016-01-14 Epistar Corporation Light-emitting device and manufacturing method thereof
CN110870065A (zh) * 2017-11-27 2020-03-06 首尔伟傲世有限公司 用于显示器的led单元以及具有该led单元的显示设备

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5994205A (en) * 1997-02-03 1999-11-30 Kabushiki Kaisha Toshiba Method of separating semiconductor devices
JP4550457B2 (ja) * 2004-03-26 2010-09-22 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP4609983B2 (ja) * 2004-04-30 2011-01-12 ルネサスエレクトロニクス株式会社 電極パッドを備える素子
US20110140081A1 (en) * 2008-08-19 2011-06-16 Lattice Power (Jiangxi) Corporation Method for fabricating semiconductor light-emitting device with double-sided passivation
JP2011129765A (ja) * 2009-12-18 2011-06-30 Showa Denko Kk 半導体発光素子の製造方法
JP2012151261A (ja) * 2011-01-19 2012-08-09 Mitsubishi Heavy Ind Ltd 半導体発光素子、半導体発光素子の保護膜及びその作製方法
JP2013021175A (ja) * 2011-07-12 2013-01-31 Toshiba Corp 半導体発光素子
US8558247B2 (en) * 2011-09-06 2013-10-15 Toshiba Techno Center Inc. GaN LEDs with improved area and method for making the same
WO2013085731A2 (en) * 2011-12-06 2013-06-13 Cooledge Lighting, Inc. Formation of uniform phosphor regions for broad-area lighting systems
JP5865695B2 (ja) * 2011-12-19 2016-02-17 昭和電工株式会社 発光ダイオード及びその製造方法
JP6221926B2 (ja) * 2013-05-17 2017-11-01 日亜化学工業株式会社 半導体発光素子およびその製造方法
US9847457B2 (en) * 2013-07-29 2017-12-19 Seoul Viosys Co., Ltd. Light emitting diode, method of fabricating the same and LED module having the same
CN104377287B (zh) * 2013-08-14 2017-04-26 展晶科技(深圳)有限公司 发光二极管及其制造方法
DE102015112538B4 (de) * 2015-07-30 2023-08-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement und ein Verfahren zur Herstellung eines optoelektronischen Bauelements
US10497835B2 (en) * 2015-09-25 2019-12-03 Lg Innotek Co., Ltd. Light emitting device, light emitting element package, and light emitting device
US9851056B2 (en) * 2015-10-16 2017-12-26 Seoul Viosys Co., Ltd. Compact light emitting diode chip and light emitting device having a slim structure with secured durability
CN109920899B (zh) * 2015-10-16 2021-08-06 首尔伟傲世有限公司 发光二极管芯片以及发光装置
JP6683003B2 (ja) * 2016-05-11 2020-04-15 日亜化学工業株式会社 半導体素子、半導体装置及び半導体素子の製造方法
TWI720053B (zh) * 2016-11-09 2021-03-01 晶元光電股份有限公司 發光元件及其製造方法
KR102601417B1 (ko) * 2017-09-28 2023-11-14 서울바이오시스 주식회사 발광 다이오드 칩
KR102697974B1 (ko) * 2018-11-21 2024-08-22 서울바이오시스 주식회사 발광 소자 및 이를 포함하는 발광 모듈
MX2021009299A (es) * 2019-01-31 2022-01-24 Seoul Viosys Co Ltd Diodo emisor de luz.
US11380788B2 (en) * 2020-03-23 2022-07-05 Semiconductor Components Industries, Llc Structures and methods for source-down vertical semiconductor device
TW202541666A (zh) * 2020-05-04 2025-10-16 晶元光電股份有限公司 發光元件

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160013361A1 (en) * 2014-07-11 2016-01-14 Epistar Corporation Light-emitting device and manufacturing method thereof
CN110870065A (zh) * 2017-11-27 2020-03-06 首尔伟傲世有限公司 用于显示器的led单元以及具有该led单元的显示设备

Also Published As

Publication number Publication date
US11705545B2 (en) 2023-07-18
US11990575B2 (en) 2024-05-21
JP2021177548A (ja) 2021-11-11
KR20210135426A (ko) 2021-11-15
US20240274766A1 (en) 2024-08-15
TWI891775B (zh) 2025-08-01
CN113611783A (zh) 2021-11-05
US20210343913A1 (en) 2021-11-04
KR20210135424A (ko) 2021-11-15
US20230317898A1 (en) 2023-10-05
TW202143511A (zh) 2021-11-16
US20210343906A1 (en) 2021-11-04
TW202541666A (zh) 2025-10-16
DE102021111355A1 (de) 2021-11-04
US20230395765A1 (en) 2023-12-07
US11757077B2 (en) 2023-09-12
TW202143507A (zh) 2021-11-16
CN113611784A (zh) 2021-11-05
US12155019B2 (en) 2024-11-26

Similar Documents

Publication Publication Date Title
TWI891776B (zh) 發光元件
CN110224050B (zh) 半导体发光装置
TWI789293B (zh) 發光元件
TWI870379B (zh) 發光元件及其製造方法
CN110223999A (zh) 半导体发光装置及其制造方法
WO2023093446A1 (zh) 一种发光二极管芯片、发光装置
US20220384687A1 (en) Light-emitting device
CN118053959A (zh) 发光元件
TW202541667A (zh) 發光元件
TWI847869B (zh) 發光元件
TWI825465B (zh) 發光元件
TWI846638B (zh) 發光元件
TWI818265B (zh) 發光元件
JP5682427B2 (ja) 発光素子
JP2007165609A (ja) 発光素子及びその製造方法並びに照明装置
TW202349746A (zh) 發光元件