TWI891689B - 使用有晶粒區域分裂之熱傳導封裝基板的積體電路封裝與相關製造方法 - Google Patents

Abstract

在此揭露使用具有晶粒區域分裂的熱傳導半導體封裝基板之積體電路封裝與相關製造方法。封裝基板包含晶粒分裂，在積體電路晶粒下封裝基板的一或多個介電層的金屬接點比在介電層中(例如在週邊晶粒區域)其他金屬接點厚(例如在核心晶粒區域)。這從積體電路晶粒通過在封裝基板中較厚金屬接點產生較高熱逸散。封裝基板的串音屏蔽不可被犧牲，是因為封裝基板帶有高速訊令之較薄金屬接點可具有比較薄金屬接點小的厚度，而提供較高的熱散逸。封裝基板中介電層亦可包含具有不同熱傳導性介電材料，以更促進熱散逸及/或想要的電力特徵或機械特徵。

Description

使用有晶粒區域分裂之熱傳導封裝基板的積體電路封裝與相關製造方法

本專利申請請求享有於2020年2月4日提交的標題為“INTEGRATED CIRCUIT(IC)PACKAGES EMPLOYING A THERMAL CONDUCTIVE PACKAGE SUBSTRATE WITH晶粒區域分裂，AND RELATED FABRICATION METHODS”的美國臨時申請案第62/969,706號的優先權，由此明確地通過引用的方式併入本文。

本揭露書之領域相關於包含在晶片封裝內的多個封裝基板，以提供積體電路晶片與電路板之間的電連結，更具體的是相關於從積體電路晶片通過該封裝基板的熱散逸。

積體電路是電子裝置的基石。積體電路被封裝於積體電路封裝內，亦被稱為“半導體封裝”或“晶片封裝”。當積體電路被掛載並電耦接於一封裝基板時，該積體電路封裝包含一或多個半導體晶粒，以提供實體支持及電介面給該些半導體晶粒。該封裝基板可為一內嵌跡線基板(ETS)，舉例來說，其包 含內嵌電跡線於一或多個介電層與多個將該些電跡線耦接在一起的垂直互連，以在該些半導體晶粒之間提供電介面。該些半導體晶粒被掛載並電耦接至曝露於該封裝基板之一頂層的多個互連，以電耦接該些半導體晶粒至該封裝基板之該些電跡線。該些半導體晶粒與封裝基板被封裝在一封裝材料中，例如一模塑料中，以形成該積體電路封裝。該積體電路封裝亦可包含電耦接至多個互連的外部焊接球，該些互連曝露於該封裝基板之一底層，以將該些焊接球電耦接至該封裝基板中之該些電跡線。該些焊接球提供外部電介面給該積體電路封裝中的該些半導體晶粒。當該積體電路封裝被掛載於印刷電路板(PCB)時，該些焊接球被電耦接在該印刷電路板上的多個金屬接點，以藉由該積體電路封裝中之該封裝基板來提供在該印刷電路板之多個電跡線之間的電介面。

矽積體電路在電效能上的進步，造就了更加縮小的積體電路晶粒。然而，當積體電路晶粒的面積更加縮小時，晶粒上的電消耗增加了，也因而造成晶粒的電密度增加。晶粒上的電密度增加，直接導致晶粒所產生的熱量增加。當半導體接合溫度增加時，載體活動性減弱，並造成該積體電路中電晶體與其他電組件的降級。舉例來說，積體電路晶粒持續升高的溫度會增加半導體接合溫度，並導致該積體電路之生命週期的實質削減。再者，增加之積體電路晶粒溫度對於使用者在使用特定型態電子裝置時的角度來說，是有問題的。例如，手持消費者裝置(例如行動電話、筆記型電腦、平板電腦、電子讀取器、智能型電話等)沿著其可被使用者所觸摸的表面不可以超過特定溫度，以確保使用者不會被燙傷。

因此，積體電路中的熱消散已變成預防積體電路晶粒不被操作於可能會影響積體電路的效能與可靠度之被提升溫度的重要考量。散熱片可用來散熱，但散熱片對於小尺寸的積體電路封裝來說，會因為尺寸大小上的限制成為 實際問題。圖1圖示了一倒裝晶片積體電路封裝100(“積體電路封裝100”)的剖面示意圖，倒裝晶片積體電路封裝100不包含散熱片。積體電路封裝100包含一半導體晶粒102(“積體電路晶粒102”)，其具有一前表面104(亦即有效表面)，其經由一裸晶吸附(die attach)及/或一底部填充膠108來耦接至一封裝基板106。環氧樹脂(epoxy)及/或樹脂成形聚合物110亦可用於穩定與保護積體電路晶粒102。多個焊點凸塊112形成在封裝基板106的底表面114上，以在積體電路封裝100加掛於印刷電路板時，提供積體電路晶粒102一電介面。積體電路晶粒102可具有片上熱感器與控制邏輯，以使用動態熱管理技術來幫助控制積體電路封裝100的電消耗與所產生的熱116。然而，這些熱管理技術可能會為了保持積體電路晶粒102的冷度而限制了積體電路晶粒102的操作頻率，並因此犧牲積體電路封裝100的效能。熱管理技術可影響積體電路封裝100的生命週期，而溫度改變可引起積體電路晶粒102膨脹、接觸、並引起積體電路晶粒102的熱應力。因此，需要改進積體電路封裝中充分逸散積體電路所產生之熱的被動熱管理系統、方法、裝置等，而不致負面的影響該積體電路的效能。

在此接露之面向包含多個積體電路封裝，其使用具有晶粒區域分裂的熱傳導半導體封裝基板。相關的晶片封裝與製造該具有晶粒區域分裂的熱傳導半導體封裝基板之方法也會被揭露。一積體電路封裝被提供以包含一或多個掛載於一封裝基板之半導體晶粒，亦即積體電路晶粒。該半導體晶粒之一底表面上的多個晶粒互連(例如多個核心焊點凸塊)被電耦接至多個基板互連，該些基板互連曝露於一封裝基板之一頂表面上，以電耦接該積體電路晶粒的該些積體電路至該封裝基板中的該些電跡線。該封裝基板包含一或多個介電層，其包 含電跡線的一或多個繞線層，其可藉由多個垂直互連來電耦接至鄰接介電層的電跡線，例如垂直存取點(通孔)。該些電跡線被耦接至多個基板互連，該些基板互連曝露於該封裝基板之一底表面，該底表面電耦接至多個電接點(例如焊接球)，該些電接點曝露於該封裝材料，該封裝材料封裝該些積體電路晶粒與該封裝基板，以作為該積體電路封裝的一部份，該封裝材料並在掛載於一印刷電路板時，提供一外部電介面至該些積體電路晶粒。

該積體電路封裝之該封裝基板中的該些電跡線不只提供電介面至該些積體電路晶粒，也做出行動來在被啟動而進行運作時，逸散該些積體電路晶粒所產生的熱。該些積體電路晶粒包含一核心晶粒區域，其中形成多個核心積體電路(“核心電路”)。多個核心電路可包含硬電路巨集，例如中央處理單元(CPU)、圖像處理單元(GPU)、記憶體、數據機、及/或多個核心電源分配軌。該些積體電路晶粒亦包含一週邊晶粒區域，該週邊晶粒區域位於一非核心或週邊區域的該核心晶粒區域之外，該非核心或週邊區域包含多個週邊電路，例如多個輸入/輸出電路及電路由跡線，以提供介面至該些核心電路。該些核心電路通常比該些週邊電路產生更多的熱。在這考量之下，為了促進由該些積體電路晶粒中該些核心電路的散熱改善，在此所述的多個例示方面，該封裝基板的至少一個介電層包含一晶粒區域分裂於其多個金屬接點之間以為了多個電跡線。位於該些積體電路晶粒之下之一介電層之多個電跡線的一或多個金屬接點在一高度方向(即Z軸方向)係比同一介電層之電跡線的其他金屬接點在該高度方向上更厚。如此一來，在一個例子中，該積體電路封裝可具有更有效率的熱逸散，其藉由該封裝基板中該些介電層的電跡線之該些較厚的金屬接點，逸散該些積體電路晶粒所產生之熱。舉例來說，這可以抵消所減少的熱逸散，其若碰到該積體電路封裝與其封裝 基板在高度上縮減的情況會發生，並因此減少該封裝基板中多個電跡線之該些金屬接點的體積，以促進該積體電路封裝之高度縮減。

在一個非限制的例子中，該些積體電路晶粒中該核心晶粒區域之下的一介電層中多個電跡線的一或多個金屬接點可被製造為在該高度方向上更高於該些積體電路晶粒中該核心晶粒區域之下該同一介電層中多個電跡線的多個金屬接點。如此一來，在一例子中，該積體電路封裝可具有更有效率的熱逸散，以通過該封裝基板中多個介電層之該核心晶粒區域的多個電跡線中該較厚之多個金屬接點來逸散該些積體電路晶粒中該核心電路所產生之熱。藉由在該封裝基板提供該晶粒核心分裂，該封裝基板中該介電層之該週邊晶粒區域的多個電跡線的多個金屬接點可仍然在尺寸上具有較該介電層之該核心晶粒區域較小的厚度，舉例來說，以促進串音屏蔽。因此，通過該封裝基板之該核心晶粒區域，該些積體電路晶粒的熱逸散不會被犧牲，而仍然促進該封裝基板之該週邊晶粒區域的串音屏蔽。

為了更加促進該積體電路封裝中該些積體電路晶粒的熱逸散，該封裝基板中一介電層包含多個電跡線的多個較厚金屬接點，該介電層亦可包含一介電材料，該介電材料具有較高熱傳導性(例如以每單位公尺乘以凱氏溫度的瓦特數為單位)於該介電層中佈置鄰接於或圍繞該些較短金屬接點之介電材料。舉例來說，該封裝基板之一介電層，其在一核心晶粒區域之多個電跡線中包含多個相較其週邊晶粒區域更厚的金屬接點，該些更厚金屬接點亦可包含一介電材料，該介電材料在其核心晶粒區域具有更高之熱傳導性於其週邊晶粒區域之一介電材料的熱傳導性。具有較高熱傳導性之介電材料會促進熱轉移的增加，相較於具有低熱傳導性的介電材料而言。在一個例子中，該介電層之該週邊晶粒區域 中的介電材料可為相異於該介電層之該核心晶粒區域的介電材料，且可基於想要的電特徵來被選擇，例如對熱應力較小的感受性。在這個考量下，在一例示方面，係提供一積體電路封裝。該積體電路封裝包含一基板，其佈置於一水平平面，該基板包含具有一第一熱傳導性之一第一介電材料、具有一第二熱傳導性(低於該第一熱傳導性)之一第二介電材料、及一繞線層。該繞線層包含一或多個第一金屬接點，其鄰接於該第一介電材料，每一該一或多個第一金屬接點在一高度方向上具有一第一高度，該高度方向正交於該水平平面。該繞線層更進一步包含一或多個第二金屬接點，其佈置鄰接於該第二介電材料，每一該一或多個第二金屬接點在該高度方向上具有一第二高度，且該第二高度低於該第一高度。

在另一面向，提供為了一積體電路封裝製造一封裝基板的方法。該方法包含形成一基板，其佈置於一水平平面。該方法另包含形成一介電層，其包含形成具有一第一熱傳導性之一第一介電材料、形成具有一第二熱傳導性之一第二介電材料，及一繞線層，該第二熱傳導性低於該第一熱傳導性。形成該繞線層之該方法另包含形成一或多個第一金屬接點，其鄰接於該第一介電材料，每一該一或多個第一金屬接點在一高度方向上具有一第一高度，該高度方向正交於該水平平面，以及形成一或多個第二金屬接點，其鄰接於該第二介電材料，每一該一或多個第二金屬接點在該高度方向上具有一第二高度，該第二高度小於該第一高度。

100:積體電路封裝

102:積體電路晶粒

104:前表面

106:封裝基板

108:底部填充膠

110:環氧樹脂及/或樹脂成形聚合物

112:焊點凸塊

114:底表面

116:熱

200:積體電路晶粒

202:積體電路封裝

204:核心晶粒區域

206:核心電路

208:週邊晶粒區域

210:週邊電路

212:電跡線

214:封裝基板

216:前表面

218:環氧樹脂及/或樹脂成形聚合物

220:焊點凸塊

222:底表面

224:電跡線

226:介電層

228:晶粒互連

230:箭頭

300:積體電路晶粒

302:積體電路封裝

304:晶粒區域

305(1)、305(2):晶粒區域

306:核心電路

308:晶粒區域

310:週邊電路

314、414:封裝基板

320:外部互連

322:底表面

324C(1)、324C(2)、324C(3)、324P(1)、324P(2)、324P(3):金屬接點

326(1)、326(2)、326(3):介電層

328C、328P:晶粒互連

330C(1)、330P(1):介電材料

332:頂表面

334(1)、334(2)、334(3):互連層

336C、336P:基板互連

338C、338P:樣式

340(1)、340(2)、340(3):繞線層

342C(1)、342C(2)、342C(3)、342P(1)、342P(2)、342P(3):垂直互連

344C、344P:基板互連

346C、346P:樣式

500:流程圖

502、504、506、508、510、512、514、516、518、520:方塊

600(A)、600(B)、600(C)、600(D)、600(E)、600(F)、600(G)、600(H)、600(I)、600(J)、600(K)、600(L)、600(M)、600(N)、600(O)、600(P)、600(Q)、600(R)、600(S)、600(T):製造階段

602:銅種子層

604:載體

605(1)、605(2):晶粒區域

606:光阻層

608:繞線層樣式

609(1)、609(2):開口

612:接觸層

614:非導通黏貼層

613:金屬材料

616:橋

618、620:成層層

624C(1)、624P(1)、624C(2)、624P(2):金屬接點

625:垂直互連型樣

626(1)、626(2)、626(3)、626(4):介電層

628:繞線層

632:垂直互連型樣

634:封裝

635(2):底互連層

636C:基板互連

638P:聯合型樣

640(1)、640(3):繞線層

642P(1)、642C(1)、642P(2):垂直互連

644(1)、644(2):晶粒接觸層

646C、646P:型樣

650:中央區域

652:積體電路晶粒

654:晶粒

656:填充不足層

658:封裝

659:半導體晶粒

660:電接點

662:填充不足層

700:系統

702:積體電路封裝

704:積體電路

706:單晶片系統

708:中央處理器

710:處理器

712:快取記憶體

714:系統匯流排

716:記憶體控制器

718:記憶體陣列

720:記憶體系統

722:輸入裝置

724:輸出裝置

726:網路介面裝置

728:顯示器控制器

730:網路

732:顯示器

734:視訊處理器

800:無線通訊裝置

802:積體電路

803:積體電路封裝

804:收發器

806:資料處理器

808:發送器

810:接收器

812(1)、812(2):數位至類比轉換器

814(1)、814(2):低通濾波器

816(1)、816(2):放大器

818:上變頻器

820(1)、820(2):混合器

824:向上變頻訊號

826:濾波器

828:功率放大器

830:雙工器或開關

832:天線

834:低噪音放大器

836:濾波器

838(1)、838(2):降頻混合器

840:接收端本地震盪器訊號產生器

842(1)、842(2):放大器

844(1)、844(2):低通濾波器

846(1)、846(2):類比至數位轉換器

848:發送端鎖相迴路電路

850:接收端鎖相迴路電路

圖1係為一例示倒裝晶片積體電路封裝的側視圖，該倒裝晶片積體電路封裝包含一封裝半導體晶粒，其掛載於並電耦接至一封裝基板； 圖2A圖示一例示積體電路晶粒之俯視圖；圖2B圖示一例示積體電路封裝的剖面側視圖，該積體電路封裝包含圖2A所示之該積體電路晶粒，其掛載於並電耦接至一封裝基板，該封裝基板逸散該積體電路晶粒所產生之熱；圖3A圖示一例示積體電路封裝的側視圖，該積體電路封裝包含一封裝基板，其藉由包含一介電層來促進該積體電路晶粒的熱逸散，該介電層包含一晶粒區域分裂，該晶粒區域分裂具有該積體電路晶粒中核心晶粒區域之下多個電跡線之一或多個金屬接點，該一或多個金屬接點在一高度方向較厚於該積體電路晶粒之該週邊晶粒區域之下的該介電層之中多個電跡線的多個金屬接點，且其中該介電層之該核心晶粒區域亦包含一介電材料，其具有相較於該週邊晶粒區域之一介電材料更高的熱傳導性；圖3B圖示了圖3A中積體電路封裝之該封裝基板更為詳盡的側視圖；圖4是另一例示二層封裝基板，其藉由包含一介電層促進該積體電路晶粒的熱逸散，該介電層包含一晶粒區域分裂，該晶粒區域分裂具有該積體電路晶粒之一核心晶粒區域之下多個電跡線的一或多個金屬接點，該一或多個金屬接點在一高度方向上厚於該些積體電路晶粒之該週邊晶粒區域之下的該介電層中多個電跡線的多個金屬接點，且其中該介電層之該核心晶粒區域亦包含一介電材料，該介電材料具有一較高熱傳導性於該週邊晶粒區域之一介電材料；圖5圖示製造一封裝基板之一例示製程的流程圖，該封裝基板包含一晶粒區域分裂，且該封裝基板包含圖3A-3B與圖4所述之該些封裝基板； 圖6A-6T係根據圖5所示之例示製程，圖示一封裝基板之製造的多個例示製造階段，該封裝基板包含一晶粒區域分裂；圖7係為一例示基於處理器之系統的功能方塊圖，該基於處理器之系統可被提供於一或多個積體電路晶粒，該一或多個積體電路晶粒可被各自提供於多個積體電路封裝，該些積體電路封裝包含多個封裝基板，該些封裝基板包含一晶粒區域分裂，該晶粒區域分裂包含但不限於圖3A-3B與圖4所述之該些封裝基板；及圖8圖示了一例示無線通訊裝置之一功能方塊圖，該無線通訊裝置包含多個射頻組件，該些射頻組件由一或多個積體電路晶粒所形成，該一或多個積體電路晶粒可被各自提供於多個積體電路封裝，該些積體電路封裝包含多個封裝基板，該些封裝基板包含一晶粒區域分裂，且該些封裝基板包含但不限於圖3A-3B與圖4所述之該些封裝基板。

藉由參照圖示，本揭露書的多個例示面向在此被描述。“例示”一字在此被使用以指稱“作為一個例子、實例、或例證”。任何在此描述為”例示”的面向，都不需要被臆測為相較其他面向為較佳的或者較有利的。

在此揭露的面向包含多個積體電路封裝，其使用具有晶粒區域分裂之一熱傳導半導體封裝基板。相關的晶片封裝與製造該具有晶粒區域分裂之熱傳導半導體封裝基板的方法亦被揭露。一積體電路封裝被提供以包含一或多個半導體晶粒，亦被指稱為掛載於一封裝基板的“積體電路晶粒”。位於該些半導體晶粒上之一底表面的多個晶粒互連(例如多個核心焊點凸塊)電耦接至曝露 於一封裝基板之一頂表面的多個基板互連以電耦接該積體電路晶粒中之該些積體電路至該封裝基板中的多個電跡線。該封裝基板包含一或多個介電層，其包含多個電跡線之一繞線層，該繞線層可藉由多個垂直互連被電耦接至一鄰近介電層之多個電跡線，例如多個垂直互連存取點(通孔)。該些電跡線被耦接至曝露於該封裝基板之一底表面上的多個基板互連，其電耦接至多個電接點(例如多個焊接球)，該些電接點曝露於該封裝材料，該封裝材料封裝該些積體電路晶粒與封裝基板作為該積體電路封裝的一部份，並在掛載於一印刷電路板時，提供一外部電介面至該些積體電路晶粒。

該積體電路封裝之該封裝基板中的該些電跡線不只是提供電介面至該些積體電路晶粒，更在被啟動而進行操作時採取行動來逸散該些積體電路晶粒所產生的熱。該些積體電路晶粒包含一核心晶粒區域，其中多個核心積體電路(多個“核心電路”)被形成。多個核心電路包含硬電路巨集，例如一中央處理單元、圖像處理單元、記憶體、數據機、及/或多個核心電源分配軌。該些積體電路晶粒亦包含位於一非核心或週邊區域之該核心晶粒區域之外的一週邊晶粒區域，其包含多個週邊電路，例如多個輸入/輸出電路及多個電路由跡線，以提供介面至該些核心電路。該些核心電路通常產相較該些週邊電路更多的熱。在這個考量下，去促進該些積體電路晶粒之該些核心電路的熱逸散，以在此揭露的多個例示面相來說，該封裝基板的至少一個介電層包含一晶粒區域分裂，其位於多個電跡線中其多個金屬接點之間。在這個考量下，在一高度方向(例如Z軸方向)上、在該些積體電路晶粒之下之一介電層中的多個電跡線之一或多個金屬接點，係相較同一介電層中多個電跡線之其他多個金屬接點來的厚。如此一來，在一個例子中，該積體電路封裝可通過該封裝基板中該些介電層的多個電跡線之 該些較厚金屬接點，對該些積體電路晶粒所產生之熱有著具有更加具效率的熱逸散。舉例來說，這可以抵銷本來若該該積體電路封裝與其封裝基板在高度被縮減、並因此縮減該封裝基板之多個電跡線的該些金屬接點的體積所減少的熱逸散，以促進該積體電路封裝的高度縮減。

在一個非限制性例子中，該些積體電路晶粒之該核心晶粒區域之下的一介電層中多個電跡線的一或多個金屬接點可被製造的在該高度方向上更高於該些積體電路晶粒之該週邊晶粒區域之下的同一介電層之多個電跡線的多個金屬接點。如此一來，在一個例子中，該積體電路封裝可通過該封裝基板之該些介電層的該核心晶粒區域中多個電跡線的該些較厚金屬接點，對該些積體電路晶粒中該些核心電路所產生的熱具有更加具效率的熱逸散。藉由在該封裝基板中提供該晶粒核心分裂，該封裝基板中該介電層之該週邊晶粒區域的多個電跡線之多個金屬接點可仍然被調整以具有相較該介電層之該核心晶粒區域更小的尺寸，來促進串音屏蔽，舉例來說。因此，通過該封裝基板之該核心晶粒區域的來自該些積體電路晶粒的熱逸散可不被犧牲，而仍促進該封裝基板之該週邊晶粒區域的串音屏蔽。

為了在該積體電路封裝中更加促進由該些積體電路晶粒而來的熱逸散，該封裝基板之一介電層(其包含較厚的多個電跡線之多個金屬接點)亦可包含具有較高熱傳導性(例如單位是每單位公尺乘以凱氏溫度的瓦特數)之一介電材料於該介電層中多個佈置鄰接於及/或圍繞該些較短金屬接點的一介電材料。舉例來說，該封裝基板中一介電層(其包含在一核心晶粒區域中多個電跡線之多個較厚金屬接點於其週邊晶粒區域)亦可包含一介電材料，該介電材料在其核心晶粒區域中具有較高熱傳導性於其週邊晶粒區域之一介電材料的熱傳導性。具 有較高熱傳導性之一介電材料相較具有較低熱傳導性的一介電材料促進了增加的熱轉換。在一個例子中，該介電層之該週邊晶粒區域中的介電材料，可以與該介電層之該核心晶粒區域的介電材料相異，且可基於想要的電特徵來選擇，例如訊令速度、及/或機械特徵，例如對熱應力的較小感受性。

在從圖3A開始討論多個積體電路封裝的例子之前，該些積體電路封裝使用具有晶粒區域分裂(例如一核心晶粒區域分裂)之一熱傳導性半導體封裝基板，圖2A與圖2B會首先討論不使用晶粒區域分裂之一積體電路封裝。

圖2A圖示一例示積體電路晶粒200的俯視圖(在X-Y平面)，積體電路晶粒200被包含在圖2B所示之積體電路封裝202，且積體電路封裝202未使用具有晶粒區域分裂之一熱傳導半導體封裝基板。如圖2A所示，積體電路晶粒200係為一半導體晶粒，該半導體晶粒包含一核心晶粒區域204，核心晶粒區域204包含多個核心積體電路206(“多個核心電路206”)，多個核心電路206形成於積體電路晶粒200內。多個核心電路206可包含多個電路，該些電路實施積體電路晶粒200的核心操作，例如中央處理單元、圖像處理單元、記憶體、及/或數據機，作為非限定例子。積體電路晶粒200亦包含一週邊晶粒區域208，其位於圖2A所示核心晶粒區域204之外。積體電路晶粒200之週邊晶粒區域208包含多個週邊電路210(例如多個輸入/輸出電路)，週邊電路210包含多個電路由跡線212(“多個電跡線212”)，以提供多個介面至多個核心電路206。當積體電路晶粒200與多個核心電路206被施加電力、且當多個週邊電路210在運作中時，多個核心電路206及多個週邊電路210產生熱。多個核心電路206及多個週邊電路210產生的熱會通過圖2B所示之積體電路封裝202逸散。將積體電路晶粒200所產生的熱加以逸散是重要的，因為溫度會限制積體電路晶粒200的 操作頻率。圍繞著積體電路晶粒200的大幅溫度變化也會引起積體電路晶粒102的膨脹與收縮，其可引起積體電路晶粒102的熱應力，並最終縮減積體電路晶粒200的生命週期。

積體電路封裝202可通過積體電路晶粒200之一封裝基板214來提供對積體電路晶粒102所產生之熱的熱逸散。圖2B圖示了積體電路封裝202之積體電路晶粒200沿著A-A’切面線的側視圖。舉例來說，圖2B之積體電路封裝202是不包含散熱片的倒裝晶片積體電路封裝。積體電路晶粒200具有一前表面216(亦即活躍表面)，其藉由裸晶吸附及/或底部填充膠來耦接至封裝基板214。環氧樹脂(epoxy)及/或樹脂成形聚合物218亦可用於穩定與保護積體電路晶粒200。多個焊點凸塊220形成在封裝基板214的底表面222上，以在積體電路封裝202加掛於印刷電路板時，提供積體電路晶粒200一電介面。封裝基板214可為一內嵌跡線基板(ETS)，其包含一或多個介電層226，一或多個介電層226包含多個內嵌電跡線224(例如銅金屬跡線)，以在多個焊接球220與多個晶粒互連228之間提供電信號路由。多個金屬接點(例如銅接點)係形成於封裝基板214，封裝基板214接觸於多個電跡線224，以提供一接觸墊來耦接至多個晶粒互連228、多個焊接球220、及/或多個垂直互連，其提供封裝基板214中不同介電層226之間的互連。因此，積體電路晶粒200所產生的熱會通過多個箭頭230所指之從多個晶粒互連228與多個電跡線224至多個焊接球220的導通路徑來更迅速的逸散，相較於通過成形聚合物218來的快，舉例來說。

矽積體電路之電效能中的改進可導致如圖2A與圖2B所示在該高度方向上(例如Z軸方向所示)縮減積體電路晶粒200的需求。然而，當積體電路晶粒200的面積逐漸縮小時，積體電路晶粒200的電消耗增加了，也導致積體 電路晶粒200的電密度增加了。積體電路晶粒200增加的電密度直接轉換為積體電路晶粒200所產生的熱量之增加。然而，可能想要或需要亦在該高度方向(圖示為Z軸)減少圖2B所示積體電路封裝202的高度H₁。一種減少圖2B中積體電路封裝202之高度H₁的方法是減少封裝基板214之高度H₂。這可以具有減少多個介電層226及多個金屬接點之高度與厚度的效果，該些金屬接點連接至封裝基板214中多個電跡線224。減少多個電跡線224及/或多個連接到多個電跡線224之金屬接點的高度或厚度會降低多個介電層226之金屬材料的體積，並導致積體電路晶粒200所產生之熱較低的熱逸散。減少多個電跡線224及/或多個連接到該封裝基板214之該些電跡線之金屬接點的高度或厚度導致了多個介電層226中金屬較小的體積，且減小積體電路晶粒200中來自多個週邊電路210的多個電跡線224所帶有的高速訊號之間的串音，舉例來說，並因此提供串音屏蔽技術。然而，這帶來的影響是較低的熱逸散，這對積體電路晶粒200與積體電路封裝202可能是不想要或不可行的。

圖3A圖示了一例示積體電路封裝302的側視圖，積體電路封裝302包含一積體電路晶粒300與一封裝基板314，封裝基板314促進由積體電路晶粒300更高的熱逸散。圖3B圖示了圖3A所示體電路封裝302中封裝基板314的更為詳盡之側視圖，其與圖3A的討論相關聯。如以下更為詳盡的討論，圖3A與圖3B所示之封裝基板314包含一第一介電層326(1)，其包含一晶粒區域分裂，該晶粒區域分裂具有積體電路晶粒300之一第一晶粒區域304之下多個電跡線的一或多個第一金屬接點324C(1)。多個積體電路晶粒300之一第一晶粒區域304之下多個電跡線的一或多個第一金屬接點324C(1)與介電層326(1)之一第一晶粒區域305(1)具有高度H₃(如Z軸方向所示)，其高於多個第二金屬接 點324P(1)至介電層326(1)之一第二晶粒區域305(2)中積體電路晶粒300的第二晶粒區域308之下的介電層326(1)中的多個電跡線。因此，在這個例子中，介電層326(1)中的多個第一金屬接點324C(1)與多個第二金屬接點324P(1)在高度上是不均勻的，使得其各自的體積不均勻。如此一來，介電層326(1)之第一晶粒區域305(1)中多個第一金屬接點324C(1)的體積會大於介電層326(1)之第二晶粒區域305(2)中多個第二金屬接點324P(1)的體積，以通過封裝基板314之第一晶粒區域305(1)來促使積體電路晶粒300之第一晶粒區域304較高的熱逸散。

在一個例子中，介電層326(1)之第二晶粒區域305(2)中多個第二金屬接點324P(1)的高度H₄可被選擇，以減少介電層326(1)之第二晶粒區域305(2)中該些電跡線所搭載之積體電路晶粒300而來的多個高速訊號間的串音，以作為串音屏蔽技術。舉例來說，第二晶粒區域305(2)中多個第二金屬接點324P(1)的高度H₄可為10微米，而第一晶粒區域305(1)之多個第一金屬接點324C(1)的高度H₃可為高度H₄的1.5倍至3.0倍，也就是在這個例子中約為15微米至30微米之間。然而第二晶粒區域305(2)中多個第二金屬接點324P(1)的高度H₄可變成通過介電層326(1)之第二晶粒區域305(2)的較低熱逸散的懲罰，但若積體電路晶粒300之第二晶粒區域308並未產生無法透過介電層326(1)之第二晶粒區域305(2)所足以散逸的熱，這可能不會造成損害或後果。

也在圖3A與圖3B所示積體電路封裝302的例子中，介電層326(1)可包含至少二種相異介電材料330C(1)與介電材料330P(1)，二者佈置鄰接於及/或各自圍繞多個第一金屬接點324C(1)與多個第二金屬接點324P(1)，且多個第一金屬接點324C(1)與多個第二金屬接點324P(1)中的每一個金屬接點具有相異之熱傳導性。這促使了通過封裝基板314之介電層326(1)的第一晶粒區域305(1)， 來自積體電路晶粒300之第一晶粒區域304的更進一步提升之熱逸散。佈置於介電層326(1)之第一晶粒區域305(1)的第一介電材料330C(1)被選擇以具有相較於佈置於介電層326(1)之第二晶粒區域305(2)更高的熱傳導性。如此一來，佈置於介電層326(1)之第一晶粒區域305(1)的第一介電材料330C(1)促進了更高的熱逸散，舉例來說，為了在積體電路晶粒300在介電層326(1)之第一晶粒區域305(1)上方的其第一晶粒區域304產生更多的熱時。佈置於介電層326(1)之第二晶粒區域305(2)中的第二介電材料330P(1)可被選擇以提供想要的電特徵及/或想要的機械特徵於介電層326(1)之第二晶粒區域305(2)。舉例來說，第二介電材料330P(1)具有較低熱傳導性，且第二介電材料330P(1)可提供更多絕緣至介電層326(1)之第二晶粒區域305(2)中的多個電跡線以減小串音。第二介電材料330P(1)具有較低熱傳導性，第二介電材料330P(1)亦可較不脆弱，以使得介電層326(1)整體對崩裂較不易感，否則崩裂會引發介電層326(1)之第二晶粒區域305(2)中該些電跡線的短路。

參照圖3A，積體電路封裝302包含佈置於一水平平面之封裝基板314，該水平平面在本例子中是X-Y軸平面。在一個例子中，封裝基板314可由成層之第一介電層326(1)與第二介電層326(2)中的陶瓷材料所製造。封裝基板314包含底表面322與頂表面332，頂表面332位於底表面322之上，如圖3B中的方向所示。需注意的是，在此使用“頂”或“底”等詞，係僅為相關用語，並非用來限制或暗示在使用“頂”參考元件時，將其視為嚴格方向指稱為位於”底”參考元件的上方，反之亦然。封裝基板314包含一頂互連層334(1)，頂互連層334(1)包含多個第一基板互連336C及多個第二基板互連336P，二者形成於樣式338C與338P，其通過圖3B所示之頂表面332而曝露。在頂互連層334(1)中 的多個第一基板互連336C及多個第二基板互連336P允許封裝基板314的各自電連結至圖3A所示多個第一晶粒互連328C與多個第二晶粒互連328P。替換地，多個第一基板互連336C及多個第二基板互連336P可各自為多個第一金屬接點324C(1)及多個第二金屬接點324P(1)。頂互連層334(1)可為一焊接層，而多個第一基板互連336C及多個第二基板互連336P則為多個焊點凸塊，作為非限定之例子。

在圖3B所示的這個例子中，封裝基板314包含二個介電層326(1)、326(2)。介電層326(1)包含一繞線層340(1)，其各自包含如前所述之多個第一金屬接點324C(1)及多個第二金屬接點324P(1)於多個第一晶粒區域305(1)與多個第二晶粒區域305(2)，且多個第一金屬接點324C(1)及多個第二金屬接點324P(1)各自在該高度方向(Z軸)的高度為H₃與H₄，該高度方向正交於封裝基板314之該平面。多個第一金屬接點324C(1)及多個第二金屬接點324P(1)接觸於繞線層340(1)中被導引之多個電跡線。多個第一金屬接點324C(1)及多個第二金屬接點324P(1)各自電耦接至多個第一晶粒互連328C與多個第二晶粒互連328P，以由多個第一晶粒互連328C與多個第二晶粒互連328P提供導電途徑來藉由封裝基板314耦接至圖3A中的積體電路晶粒300。

繼續參照圖3B，在這個例子中的封裝基板314包含第二介電層326(2)。第二介電層326(2)包含一第二繞線層340(2)，其包含多個第三金屬接點324C(2)及多個第四金屬接點324P(2)各自亦於多個第一晶粒區域305(1)與多個第二晶粒區域305(2)，且各自在該高度方向(Z軸)上具有高度H₆，該高度方向正交於封裝基板314之該平面上。多個第三金屬接點324C(2)及多個第四金屬接點324P(2)接觸於第二繞線層340(2)中被導引之多個電跡線。多個第三金屬接點 324C(2)及多個第四金屬接點324P(2)各藉由多個垂直互連342C(1)與342P(1)來自電耦接至多個第一金屬接點324C(1)及多個第二金屬接點324P(1)，例如多個垂直互連存取點(通孔)，舉例來說，以提供由多個第一晶粒互連328C與多個第二晶粒互連328P耦接至圖3A所示之積體電路晶粒300及多個第三金屬接點324C(2)及多個第四金屬接點324P(2)的導電路徑。舉例來說，在這個例子中，多個垂直互連342P(1)具有H₅，其可為35微米至45微米。在這個例子中，封裝基板314亦包含一第三介電層326(3)，其包含一第三繞線層340(3)，第三繞線層340(3)包含多個第五金屬接點324C(3)及多個第六金屬接點324P(3)亦各自位於多個第一晶粒區域305(1)及多個第二晶粒區域305(2)，且各自在該高度方向(Z軸)上具有高度H₈，該高度方向正交於封裝基板314之該平面。多個第五金屬接點324C(3)及多個第六金屬接點324P(3)接觸於介電層326(3)所導引之多個電跡線。多個第五金屬接點324C(3)及多個第六金屬接點324P(3)藉由多個具有高度H₇的垂直互連342C(2)與342P(2)來電耦接至多個第三金屬接點324C(2)及多個第四金屬接點324P(2)，以提供由耦接於圖3A所示積體電路晶粒300的多個第一晶粒互連328C與多個第二晶粒互連328P至具有高度H₈的多個第五金屬接點324C(3)及多個第六金屬接點324P(3)之導電路徑。封裝基板314亦包含一底互連層334(2)，其包含多個第三基板互連344C與多個第四基板互連344P，二者形成於樣式346C與346P，且樣式346C與346P穿過圖3B所示之底表面322而曝露。底互連層334(2)中的多個第三基板互連344C與多個第四基板互連允許封裝基板314電耦接至印刷電路板上的多個接觸點，以提供該些印刷電路板接觸點與圖3A所示積體電路晶粒300的多個晶粒互連328C與328P之間的導電路徑。底互連層 334(2)可為一焊接層，其中多個第三基板互連344C與多個第四基板互連344P係為多個焊點凸塊，作為非限制用之例子。

如以上所討論，第一介電層326(1)中多個第一金屬接點324C(1)的高度H₃比多個第二金屬接點324P(1)之積體電路晶粒300高度H₄來的高，以通過第一介電層326(1)之第一晶粒區域305(1)來對第一晶粒區域304之積體電路晶粒300所產生的熱提供較佳的熱逸散。舉例來說，多個第一金屬接點324C(1)的高度H₃可在15微米與30微米之間，而多個第二金屬接點324P(1)的高度H₄可在5微米與10微米之間。多個第一金屬接點324C(1)之高度H₃對多個第二金屬接點324P(1)之高度H₄的比率可至少為1.5，也可在1.5至3.0之間，並非限制用之例子。在這個例子，在第二介電層326(2)中多個第一晶粒區域305(1)與多個第二晶粒區域305(2)之多個第三金屬接點324C(2)及多個第四金屬接點324P(2)的高度H₆可能與第一介電層326(1)中第二晶粒區域305(2)的多個第二金屬接點324P(1)的高度H₄相同。然而，雖然未圖示於圖3A與圖3B的例子中，第二介電層326(2)中多個第三金屬接點324C(2)亦可被製造為與第一金屬接點324C(1)一樣更高的高度，以同樣地增加通過第二介電層326(2)的熱逸散。相似地在這個例子中，多個第一晶粒區域305(1)與多個第二晶粒區域305(2)中多個第五金屬接點324C(3)及多個第六金屬接點324P(3)的高度H₈可能與第一介電層326(1)中第二晶粒區域305(2)的第二金屬接點324P(1)具有相同的高度H₄。然而，雖然並未圖示於圖3A與圖3B的例子中，第三介電層326(3)的多個金屬接點324C(3)亦可被製造為比如同第一金屬接點324C(1)之高度來的高，以增加通過第二介電層326(2)的熱逸散。

為了更加提升通過封裝基板314之介電層326(1)之第一晶粒區域305(1)的熱逸散，第一介電材料330C(1)之熱傳導性可為至少0.6每單位公尺乘以凱氏溫度的瓦特數(W/mK)且在0.6W/mK至0.9W/mK之間，在一個例子中。第二介電材料330P(1)之熱傳導性可為0.3W/mK至0.5W/mK之間，在一個例子中。第一介電材料330C(1)之熱傳導性可為至少比第二介電材料330P(1)之熱傳導性高過0.1W/mK，在一個例子中。第一介電材料330C(1)的熱傳導性對第二介電材料330P(1)之熱傳導性的比率可為至少1.2，在一個例子中。第一介電材料330C(1)的介電常數可介於3.7與3.9之間，且第一介電材料330C(1)的介電常數相關於其介電常數，且第二介電材料330P(1)的介電常數可介於3.7與3.9之間，在多個例子中。若第二介電材料330P(1)被選擇以提供額外的電利益及/或機械利益，第二介電材料330P(1)的介電常數可在3.3.與4.2之間，在一個例子中。第二介電層326(2)可包含單一型態的介電材料，其具有一給定平均熱傳導性。在圖3A所示之例子中，封裝基板314之積體電路晶粒300的第一晶粒區域304可被考慮為包含多個核心電路306之一核心晶粒區域304，如同圖2A與圖2B所描述積體電路晶粒200中的多個核心電路206一般。積體電路晶粒300之第二晶粒區域308可為一週邊晶粒區域305(2)，其包含多個週邊電路310，如同圖2A與圖2B所描述積體電路晶粒200中的多個週邊電210一般。如此一來，封裝基板314之介電層326(1)的第一晶粒區域305(1)係為一核心晶粒區域304，且封裝基板314之介電層326(1)的第二晶粒區域305(2)係為週邊晶粒區域305(2)。因此，介電層326(1)之繞線層340(1)中的第一金屬接點324C(1)係為封裝基板314之介電層326(1)的核心晶粒區域305(1)中多個基板核心金屬接點324C(1)。介電層326(1)之繞線層340(1)中第二金屬接點324P(1)係為封裝基板314之介電層 326(1)的週邊晶粒區域305(2)中多個基板週邊金屬接點324P(1)。多個第一金屬接點324C(1)與多個第二金屬接點324P(1)被組態以電耦接至積體電路晶粒300之多個第一晶粒互連328C與多個第二晶粒互連328P作為多個核心及週邊晶粒互連328C與328P。多個第一金屬接點324C(1)與多個第二金屬接點324P(1)藉由多個第一基板互連336C與多個第二基板互連336P電耦接至核心及週邊晶粒互連328C與328P，來作為多個核心及週邊晶粒互連336C與336P。

如此一來，介電層326(1)之核心晶粒區域305(1)中多基板核心金屬接點324C(1)個的體積係大於介電層326(1)之週邊晶粒區域305(2)中多個基板週邊金屬接點324P(1)的體積，以通過封裝基板314之核心晶粒區域305(1)來促進來自積體電路晶粒300之核心晶粒區域304的較高熱逸散。在一個例子中，多個基板核心金屬接點324C(1)被佈置鄰接於第一介電材料330C(1)，且多個基板週邊金屬接點324P(1)被佈置鄰接於第二介電材330P(1)。第一介電材料330C(1)可鄰接於並圍繞多個基板核心金屬接點324C(1)，且在另一個例子中，第二介電材330P(1)可鄰接於並圍繞多個基板週邊金屬接點324P(1)。如以上所討論的，具有較高熱傳導性之第一介電材料330C(1)通過封裝基板314之第一介電層326(1)之核心晶粒區域305(1)促進了來自積體電路晶粒300之核心晶粒區域304的較高熱逸散。佈置於介電層326(1)之週邊晶粒區域305(2)的第二介電材料330P(1)可被選擇以提供想要的電特徵及/或機械特徵於介電層326(1)之週邊晶粒區域305(2)中。

相似地，第二介電層326(2)中的多個第三金屬接點324C(2)可被考慮為封裝基板314之介電層326(1)的核心晶粒區域305(1)中多個基板核心金屬接點。第二介電層326(2)中多個第四金屬接點324P(2)可被考慮為封裝基板 314之第一介電層326(1)的週邊晶粒區域305(2)中多個基板週邊金屬接點324P(2)。在本例子中，一第三介電層326(3)被提供於第二介電層326(2)之下，並包含多個第五金屬接點324C(3)與多個第六金屬接點324P(3)，以提供第二介電層326(2)中該些電跡線與多個具有焊接球外型之外部互連320之間的導電性。

需注意的是，在這個例子中，第一介電層326(1)包含第一繞線層340(1)。第二介電層326(2)包含第二繞線層340(2)。第三介電層326(3)包含第三繞線層340(3)。第一介電層326(1)中的第一介電材料330C(1)被佈置鄰接於並圍繞第一繞線層340(1)中的多個基板核心金屬接點324C(1)，並因此，第一介電材料330C(1)可被想成被包含於第一繞線層340(1)。第一介電層326(1)中的第二介電材料330P(1)被佈置鄰接於並圍繞第一繞線層340(1)中多個基板核心金屬接點324C(1)，並因此，第二介電材料330P(1)被想成被包含於第一繞線層340(1)。第二介電層326(2)與第三介電層326(3)中的介電材料亦可被想為被各自包含於第二繞線層340(2)與第三繞線層340(3)。

圖4圖示了封裝基板414的另一個例子，封裝基板414只具有圖3A與圖3B所示封裝基板314之多個介電層中的二個介電層。圖4所示之封裝基板414可被使用於一積體電路封裝，例如圖3A中的積體電路封裝302。在圖4中，封裝基板414在封裝基板314中包含多個第一介電層326(1)與多個第三介電層326(3)，且並不包含中間的第二介電層326(2)。在這個考量下，圖4的封裝基板414並不包含多個第三金屬接點324C(2)及多個第四金屬接點324P(2)以及它們相關的多個電跡線。第一介電層326(1)中的多個第一金屬接點324C(1)與多個第二金屬接點324P(1)係藉由多個垂直互連342C(1)與342P(1)來直接耦接於第三介電層326(3)之多個第五金屬接點324C(3)與多個第六金屬接點324P(3)。 圖4的封裝基板414與圖3A及圖3B之封裝基板314之間其他共通特徵係以共同元件編號圖示，且不再另行贅述。

圖5是製造包含晶粒區域分裂之封裝基板的例示性製程之流程圖，晶粒區域分裂包含圖3A、圖3B、圖4所示的封裝基板314與414。圖3A、圖3B、圖4所示的封裝基板314與414在本例示性製程被參照。該製程包含形成封裝基板314與414，其被佈置於一水平平面(X-Y)，亦即圖5所示之方塊502。封裝基板314與414包含頂表面332與底表面322。該製程亦包含形成一互連層334(1)，如圖5之方塊504所示。形成頂互連層334(1)之製程包含形成一或多個基板互連336C與336P，其通過基板314與414之頂表面332而曝露，如圖5所示之方塊506與方塊508。舉例來說，形成頂互連層334(1)的製程包含形成一或多個第一基板互連336C，其通過基板314與414之頂表面332而曝露，如圖5之方塊506所示。同樣舉例來說，形成頂互連層334(1)的製程亦包含形成一或多個第二基板互連336P，其通過基板314與414之頂表面332而曝露，如圖5之方塊508所示。該製程包含形成一第一介電層326(1)，如圖5之方塊510所示。

形成介電層326(1)之製程包含形成具有第一熱傳導性之第一介電材料330C(1)，如圖5之方塊512所示。形成介電層326(1)之製程包含形成具有第二熱傳導性之第二介電材料330P(1)，該第二熱傳導性低於該第一熱傳導性，如圖5之方塊514所示。形成介電層326(1)之製程也包含形成繞線層340(1)，如圖5之方塊516所示。在一個例子中，形成繞線層340(1)包含形成一或多個第一金屬接點324C(1)，其佈置鄰接於第一介電材料330C(1)，其中每一該些一或多個第一金屬接點324C(1)在一高度方向具有第一高度H₃，該高度方向正交於 水平平面(X-Y)，且其中至少一個該些一或多個第一金屬接點324C(1)電耦接至該些一或多個第一基板互連336C中至少一個第一基板互連336C，如圖5之方塊518所示。形成介電層326(1)之製程亦包含形成該些一或多個第二金屬接點324P(1)，其佈置鄰接於第二介電材料330C(1)，其中每一該些一或多個第二金屬接點324P(1)在該高度方向上具有第二高度H₄，第二高度H₄小於第一高度H₃，且其中至少一個該些一或多個第二金屬接點324P(1)電耦接至一或多個第二基板週邊互連336P中至少一個第二基板互連336P，如圖5之方塊520所示。

圖6A至圖6T圖根據圖5之例示製程，圖示了製造封裝基板之多個例示製造階段，該封裝基板包含一晶粒區域分裂。如圖6A之例示製造階段600(A)所示，該例示部分製程起始於應用一銅種子層602至一載體604，例如一銅載體。如圖6B之例示製造階段600(B)所示，該製程繼續於應用一光阻層606於銅種子層602。如圖6C之例示製造階段600(C)所示，一個平版製程被應用以形成一繞線層樣式608於光阻層606中。繞線層樣式608包含多個第一開口609(1)，其具有一第一高度以形成具有第一高度H₃之多個金屬接點624C(1)及位於一第二高度的多個第二開口609(2)，以形成具有第二高度H₄之多個金屬接點624P(1)。如圖6D之例示製造階段600(D)所示，一銅電鍍製程被應用以在繞線層樣式608中形成一第一繞線層640(1)，以形成多個第一金屬接點624C(1)與多個第二金屬接點624P(1)。金屬材料613(例如銅)被佈置於多個第一開口609(1)與多個第二開口609(2)以形成多個金屬接點624C(1)與624P(1)。需注意的是，多個第一金屬接點624C(1)在Z軸或該高度方向上的高度比多個第二金屬接點624P(1)來的高。如圖6E之例示製造階段600(E)所示，光阻層606被剝落，使得 繞線層640(1)曝露，繞線層640(1)包含一第一接觸層612以提供多個基板互連636C。

如圖6F之例示製造階段600(F)所示，該製程繼續應用非導通黏貼層614於第一接觸層612上，以將一積體電路晶粒(例如圖3A之積體電路晶粒300)附加於第一接觸層612上。如圖6G之例示製造階段600(G)所示，該製程繼續將第一接觸層612之橋616耦接至非導通粘接層614上之第一接觸層612，已將該晶粒鍵接於第一接觸層612上之多個基板互連636C。橋616可為矽或有機，且橋616具有用於晶粒之精細型樣設計於晶粒連結。橋616可具有亞微米設計能力(矽)或具有最小2微米的精細型樣設計能力(有機)。如圖6H之例示製造階段600(H)所示，該製程繼續應用一第一成層層618與一第二成層層620。如圖6I之例示製造階段600(I)所示，第一成層層618與第二成層層620形成第一介電層626(1)。

如圖6J之例示製造階段600(J)所示，該製程繼續於蝕刻一第一垂直互連型樣625至橋616的每一側，並通過第一介電層626(1)延伸至第一繞線層640(1)。如圖6K之例示製造階段600(K)所示，該製程繼續於應第一垂直互連型樣625中的銅來形成多個第一垂直互連642C(1)與642P(1)以及在第一介電層626(1)上形成第二繞線層628。如圖6L之例示製造階段600(L)所示，第二介電層626(2)形成於第一介電層626(1)之上，且選擇性製程被應用以形成第二垂直互連型樣632。如圖6M之例示製造階段600(M)所示，該製程繼續使用第二垂直互連型樣632中的銅來形成多個第二垂直互連642C(2)與642P(2)與在第二介電層626(2)上形成第三繞線層640(3)。如圖6N之例示製造階段600(N)所示，應用第三介電層626(3)於第二介電層626(2)之上與通過第三介電層626(3)至繞線層 640(3)來蝕刻多個型樣646C與646P。如圖6O之例示製造階段600(O)所示，在本製造階段所形成的封裝634被重新導向，但應被理解的是，這僅是為了圖示用途，且封裝634可在剩餘的製造製程中停留在其原來方向上。在圖6O中，該製程繼續以移除銅載體604與銅種子層602。

如圖6P之例示製造階段600(P)所示，該製程繼續以應用第四介電層626(4)於第一介電層626(1)，並蝕刻第四介電層626(4)以形成聯合型樣638P與空中央區域650於第二晶粒接觸層644(2)之上。如圖6Q之例示製造階段600(Q)所示，該製程繼續以形成底互連層635(2)於第一晶粒接觸層644(1)之上，以及在形成第一晶粒接觸層644(1)之後在中央區域650形成第一繞線層640(1)的一部分。該製程繼續以將第一積體電路晶粒652耦接至第一晶粒接觸層644(1)的一部分、並將第二晶粒654耦接至第一晶粒接觸層644(1)的另一個鄰近第一積體電路晶粒652的部分、並在應用第一填充不足層656之後被水平間隔。

如圖6R之例示製造階段600(R)所示，該製程繼續附加第一封裝658，第一封裝658具有一第三半導體晶粒659(可為記憶體、半導體晶粒、或積體邏輯晶片)，並使用多個第二電接點660(例如焊接)耦接至第一繞線層640(1)，多個第二電接點660形成於第二聯合型樣638P，第二聯合型樣638P將第一封裝658電耦接至第一繞線層640(1)。如圖6S之例示製造階段600(S)所示，該製程繼續應用第二填充不足層662於封裝658與第四介電層626(4)之間。如圖6T之例示製造階段600(T)所示，該製程作結於形成焊接球形狀的多個第一外部互連620於多個型樣646C與646P中，多個型樣646C與646P將第三繞線層640(3)電耦接至多個外部互連620。

應理解的是，雖然上列敘述提到矽橋、銅電鍍、以及鉛焊接材料、仍可使用替代材料來取代上述材料。該些替代材料可包含上述材料的合金、或展現與上述材料類似性質的材料。亦須注意的是，在此使用的”頂”或”底”係為相對用語，且並不用來限制或暗示嚴格的方向是以”頂”參考元件必須總是在”底”參考元件的上方來解釋，反之亦然。

多個積體電路封裝包含多個封裝基板，該些封裝基板包含一晶粒區域分裂，該晶粒區域分裂具有位於該些積體電路晶粒之下的多個電跡線之一或多個金屬接點，其在一高度方向上係厚於該介電層之多個電跡線的其他金屬接點，且其中該介電層亦包含一第一介電材料，該第一介電材料具有比一第二介電材料更高的熱傳導性，包含但不限於圖3A、圖3B、圖4之多個封裝基板，且根據在此所揭露的任何面向，可被提供或整合於任何基於處理器的裝置。多個例子但不受限，包含一機上盒、一娛樂單元、一導航裝置、一通訊裝置、一固定位置資料單元、一行動位置資料單元、一全球定位系統裝置、一行動電話、一蜂巢式電話、一智慧型電話、一會話啟動協定電話、一平板電腦、一平板手機、一伺服器、一電腦、一可攜式電腦、一行動計算裝置、一可穿戴式計算裝置(例如一智慧型手表、一健康或體適能追蹤器、一眼鏡等)、一桌上型電腦、一個人數位助理、一顯示器、一電腦顯示器、一電視、一選台器、一無線電、一衛星無線電、一音樂播放器、一數位音樂播放器、一可攜式音樂播放器、一數位視訊播放器、一視訊播放器、一數位視訊光碟播放器、一可攜式數位視訊播放器、一自動車、一車輛組件、多個航空電子系統、一無人機、一多軸飛行器。

在這個考量下，圖7圖示了基於處理器之系統700的例子，基於處理器之系統700包含了電路，該電路可被提供於一積體電路封裝702，積體電 路封裝702包含一晶粒區域分裂，該晶粒區域分裂具有在該些積體電路晶粒之下多個電跡線的一或多個金屬接點，其在一高度方向厚於該介電層之多個電跡線的其他金屬接點，且其中該介電層亦包含一第一介電材料，該第一介電材料具有比一第二介電材料更高的熱傳導性，包含但不限定於圖3A、圖3B、圖4中該些封裝基板，且根據任何在此揭露的面向。在這個例子中，基於處理器之系統700可形成為積體電路封裝702內之積體電路704與單晶片系統706。基於處理器之系統700包含一中央處理器708，中央處理器708包含一或多個處理器710，一或多個處理器710亦可被指為多個中央處理器核心或多個處理器核心。中央處理器708亦可包含快取記憶體712，快取記憶體712耦接於中央處理器708以快速存取暫存資料。中央處理器708耦接於一系統匯流排714，且可與基於處理器之系統700所包含之多個主裝置與從裝置相互耦接。如眾所周知，中央處理器708可藉由在系統匯流排714上交換位址、控制、與資料資訊來與該些其他裝置溝通。舉例來說，中央處理器708可與作為從裝置之例子的記憶體控制器716溝通匯流排交換請求。儘管並未圖示於圖7，多個系統匯流排714可輩提供，其中每一系統匯流排714組成相異的構造。

其他主裝置與從裝置可被連接至系統匯流排714。如圖7所示，該些裝置可包含一記憶體系統720，記憶體系統720包含記憶體控制器716與一或多個記憶體陣列718、一或多個輸入裝置722、一或多個輸出裝置724、一或多個網路介面裝置726、及一或多個顯示器控制器728，作為例子。每一記憶體系統720、一或多個輸入裝置722、一或多個輸出裝置724、一或多個網路介面裝置726、及一或多個顯示器控制器728可被提供於同一或相異之多個積體電路封裝702。一或多個輸入裝置722可提供任何型態的輸入裝置，包含但不限於 輸入鑰匙、開關、音訊處理器等。一或多個輸出裝置724可包含任何形態之輸出裝置，包含但不限於，音訊、視訊、其他視覺指引器等。一或多個網路介面裝置726可為任何組態以允許與一網路730來回交換資料的裝置。網路730可為任何型態的網路，包含但不限於，有線或無線網路、私人或公開網路、區域網路、無線區域網路、廣域網路、藍芽網路、與網際網路。一或多個網路介面裝置726可被組態以支援任何型態所想要的通訊協定。

中央處理器708亦可被組態以存取位於系統匯流排714上的一或多個顯示器控制器728，以控制送至一或多個顯示器732的資訊。一或多個顯示器控制器728發送資訊至一或多個顯示器732以通過一或多個視訊處理器734來顯示，一或多個視訊處理器734處理將被顯示之該資訊至適合一或多個顯示器732的格式。一或多個顯示器控制器728與一或多個視訊處理器734可被包含為多個積體電路，該些積體電路在同樣或相異的多個積體電路封裝702內，且在一個例子中該些積體電路封裝702包含中央處理器708。一或多個顯示器732可包含任何型態的顯示器，包含但不限於，陰極射線管、液晶顯示器、電漿顯示器、發光二極體顯示器等。

圖8顯示一例示無線通訊裝置800，其包含一或多個積體電路802所形成的多個射頻組件，其中任一積體電路可被包含於一積體電路封裝803，積體電路封裝803包含一晶粒區域分裂，該晶粒區域分裂具有一或多個積體電路晶粒之下多個電跡線的一或多個金屬接點，其在一高度方向厚於該介電層之多個電跡線的其他金屬接點，且其中該介電層亦包含一第一介電材料，該第一介電材料具有較一第二介電材料更高的熱傳導性，包含但不限於圖3A、圖3B、圖4所示之該些封裝基板，且根據在此所揭露的任何面向。

在多個例子中，無線通訊裝置800可包含或被提供於任何上述參照的裝置。如圖8所示，無線通訊裝置800包含一收發器804與一資料處理器806。資料處理器806可包含一記憶體來處存資料與程式碼。收發器804包含一發送器808與一接收器810來支援雙向通訊。一般來說，無線通訊裝置800可包含任意數量的發送器808及/或接收器810，以因應任何數量的通訊系統與頻帶。收發器804的所有或一部份可實施於一或多個類比積體電路、射頻積體電路、混合訊號積體電路等。

發送器808或接收器810可與一超外差架構或一直接轉換架構實施。在超外差架構中，訊號可被頻率轉換於多個階段的射頻與基頻之間，例如為了接收器810，在一個階段中由射頻轉換至中頻，接著在另一個階段中由中頻轉換為基頻。在直接轉換架構中，訊號被頻率轉換於一階段的射頻與基頻之間。超外差架構或直接轉換架構可使用相異的電路方塊及/或具有不同的需求。在圖8所示之無線通訊裝置800中，發送器808與接收器810是以直接轉換架構來實施。

在傳輸路徑中，資料處理器806處理將被傳輸的資料，並提供I與Q類比訊號至發送器808。在例示無線通訊裝置800中，資料處理器806包含數位至類比轉換器(Digital-to-Analog Converter，DAC)812(1)與812(2)，以將資料處理器806產生的數位訊號轉換為I與Q類比輸出訊號，例如I與Q輸出電流，以作為進一步處理之用。

發送器808之內，低通濾波器814(1)與814(2)各自過濾I與Q類比輸出訊號，以移除先前數位至類比轉化中引起的不需要訊號。放大器(Amplifier，AMP)816(1)與816(2)放大低通濾波器814(1)與814(2)各自發出的訊號，並提供I 與Q基頻訊號。上變頻器818藉由通過混合器820(1)與820(2)並來自發送本地震盪器訊號產生器(TX Local Oscillator，TX LO)822的I與Q發送本地震盪器，來向上變頻I與Q基頻訊號，以提供向上變頻訊號824。濾波器826過濾向上變頻訊號824，以移除頻率向上轉換及所接收頻帶中之噪音所引起的不需要訊號。功率放大器(Power Amplifier，PA)828放大來自濾波器826的向上變頻訊號824，以得到想要的輸出功率等級，並提供一發送射頻訊號。該發送射頻訊號通過一雙工器或開關830而被導向、並藉由天線832而被發送。

在接收路徑中，天線832接收由基地台傳輸的訊號，並提供所接收的射頻訊號，該射頻訊號通過該雙工器或開關830而被導引、並被提供至一低噪音放大器(Low noise amplifier，LNA)834。該雙工器或開關830被設計為操作於特定接收端至發送端多工器分頻，使得接收端訊號被隔離於發送端訊號。所接收的射頻訊號被低噪音放大器834所放大，並被濾波器836所過濾，以得到想要的射頻輸入訊號。降頻混合器838(1)與838(2)混合濾波器836的輸出與來自接收端本地震盪器(RX Local Oscillator，RX LO)訊號產生器840的I與Q接收端本地震盪器訊號(即LO_I與LO_Q)，以產生I與Q基頻訊號。該I與Q基頻訊號被放大器(Amplifier，AMP)842(1)與842(2)所放大，並進一步地被低通濾波器844(1)與844(2)所過濾，以得到I與Q輸入訊號，該I與Q輸入訊號被提供至資料處理器806。在這個例子中，資料處理器806包含類比至數位轉換器(Analog-to-Digital Converter，ADC)846(1)與846(2)，以將類比輸入訊號轉換為數位訊號，以被資料處理器806所進一步處理。

在圖8所示之無線通訊裝置800中，發送端本地震盪器訊號產生器822產生I與Q發送端本地震盪訊號，以用於向上變頻轉換，而接收端本地震 盪器訊號產生器840產生I與Q接收端本地震盪器訊號，以用於向下變頻轉換。每一本地震盪器訊號係為一個週期性訊號，並具有特定的基本頻率。發送端鎖相迴路電路(TX Phase-locked loop，TX PLL)848由接收資料處理器806而來的時間資訊，並產生控制訊號用來調整頻率及/或由發送端本地震盪器訊號產生器822而來之發送端本地震盪器訊號的相位。相似地，接收端鎖相迴路電路(RX Phase-locked loop，RX PLL)850由資料處理器806接收時間資訊，並產生控制訊號用來調整頻率及/或由接收端本地震盪器訊號產生器840而來的接收端本地震盪器訊號之相位。

本領域具知識技術者將理解的是，與在此揭露之面向有關而描述的多種圖示之邏輯方塊、模組、電路、演算法，可使用電子硬體、記憶體中儲存的指令或另一電腦可讀取式媒體來實施，且可由處理器或其他處理裝置、或輛者之組合來執行。在多個例子中，在此所述之主裝置與從裝置可使用於任何電路、硬體組件、積體電路、或積體電路晶片。在此揭露的記憶體可為任何型態與尺寸的記憶體，且可組態以儲存想要之任何型態的資訊。為了清楚地圖示可替換性，多種圖示組件、方塊、模組、電路、與步驟已在前面被敘述其一般用語中的功能。這些功能如何被實施，是端看特定應用、設計選擇及/或施加於整體系統的設計限制。具技術者可以多種方法實施上述被描述之功能於每一特定應用，但這樣的實施決定不應被解讀為致使脫離本揭露書之範圍。

在此描述與在此揭露之多個面相相關之多種圖示之邏輯方塊、模組、電路可使用處理器、數位訊號處理器、積體電路、特殊應用積體電路、場域可程式化閘陣列或其他可編程之邏輯裝置、離散閘或電晶體邏輯、離散硬體組件、或該些選項的任意組合來被實施或實現，以被設計來實現在此所述的功能。 處理器可為微處理器，但替換來說，處理器可為任何傳統處理器、控制器、微控制器、或狀態機器。處理器亦可被實施為多個計算裝置的組合(例如數位訊號處理器、微處理器、多個微處理器、一或多個與數位訊號處理器核心相連接之微處理器、或任意此種組態。)。

在此揭露之多個面向可體現在硬體與指令中，該指令被儲存於硬體，該些面向可位於，舉例來說，隨機存取記憶體、快閃記憶體、唯讀記憶體、電子可編程唯讀記憶體、電子可抹除可編程唯讀記憶體、暫存器、硬碟、可移除碟片、唯讀記憶光碟，或本領域所知任意其他形式的電腦可讀取媒體。例示儲存媒體被耦接於處理器，使得處理器可由儲存媒體讀取資訊或將資訊寫入儲存媒體。替代來說，儲存媒體可整合於處理器中。處理器與儲存媒體可位於特殊應用積體電路內。特殊應用積體電路可存在於遠端站內。替代來說，處理器與儲存媒體可位於遠端站、基地台、或伺服器內的離散組件。

需注意的是，在此所述任何例示面向之操作性步驟，係被描述以提供例子與討論。被描述之操作可實現於多個相異於被圖示序列之其他序列。再者，單一操作步驟中被描述之操作可實際上被實現於多個相異步驟。除此以外，在例示面向中被討論之一或多個操作步驟可被組合。可被理解的是，在流程圖中被圖示之該些操作步驟可應對於多種相異變更而對本領域具知識技術者係為立即明顯的變更。本領域具知識技術者亦將理解，資訊與訊號可使用任何多種的相異技術與技巧來呈現。舉例來說，資料、指令、命令、資訊、訊號、位元、符號、以及晶片可在上述整體敘述中被參照，並藉由電壓、電流、電磁波、磁場或粒子、光學場或粒子、或上述各項之任意組合來呈現。

本揭露書之先前敘述被提供以使得任何本領域具知識技術者得以製造或使用本揭露書。多種對本揭露書的變更將對本領域具知識技術者係為立即明顯的變更，且在此所定義的一般性原則可應用於其他變體。因此，本揭露書並非意圖限制在此所述的各個例子與設計，而是為了符合在此所揭露之法則與新穎特徵之最廣範圍。

305(1)、305(2):晶粒區域

324C(1)、324P(1):金屬接點

326(1)、326(2)、326(3):介電層

330C(1)、330P(1):介電材料

332:頂表面

334(1)、334(3):互連層

336C、336P:基板互連

338C、338P:樣式

340(1)、340(2)、340(3):繞線層

342C(2)、342P(1)、342P(2)、342P(3):垂直互連

344C、344P:基板互連

346C、346P:樣式

Claims (29)

1. 一種積體電路封裝，包含： 一基板，佈置於一水平平面，該基板包含： 一第一介電材料，具有一第一熱傳導性； 一第二介電材料，具有一第二熱傳導性，其低於該第一熱傳導性；及 一繞線層，包含： 一或多個第一金屬接觸墊，佈置鄰接於該第一介電材料，每一該一或多個第一金屬接觸墊於正交於該水平平面之一高度方向具有一第一高度；及 一或多個第二金屬接觸墊，佈置鄰接於該第二介電材料，每一該一或多個第二金屬接觸墊於該高度方向具有一第二高度，該第二高度小於該第一高度。
2. 如請求項1所述之積體電路封裝，其中該基板另包含一互連層，其包含一或多個基板互連； 該一或多個第一金屬接觸墊之至少其中之一電耦接至該一或多個基板互連中至少一個第一基板互連；及 該一或多個 第二金屬接觸墊的至少其中之一電耦接至該一或多個基板互連中至少一個第二基板互連。
3. 如請求項1所述之積體電路封裝，其中該基板包含： 一核心晶粒區域，包含： 該第一介電材料，具有該第一熱傳導性；及 位於該繞線層之該一或多個第一金屬接觸墊，包含在該繞線層、並鄰接於該第一介電材料之一或多個基板核心金屬接觸墊，每一該一或多個基板核心金屬接觸墊在該高度方向具有該第一高度；及 一週邊晶粒區域，佈置於該核心晶粒區域之外側並鄰接於該核心晶粒區域， 該週邊晶粒區域包含： 該第二介電材料，具有該第二熱傳導性，其低於該第一熱傳導性；及 該一或多個第二金屬接觸墊，包含在該繞線層中並鄰接於該第二介電材料之一或多個基板週邊金屬接觸墊，每一該一或多個基板週邊金屬接觸墊在該高度方向具有該第二高度，且該第二高度小於該 第一高度。
4. 如請求項3所述之積體電路封裝，其中該基板另包含： 一第二繞線層，佈置鄰接於該繞線層； 一第二核心晶粒區域，在該高度方向佈置對準於該核心晶粒區域，該第二核心晶粒區域包含： 一第三介電材料，具有一第三熱傳導性；及 一或多個第二基板核心金屬接觸墊，位於該第二繞線層並佈置鄰接於該第三介電材料，每一該一或多個第二基板核心金屬接觸墊在該高度方向具有一第三高度；及 一第二週邊晶粒區域，在該高度方向佈置對準於該週邊晶粒區域，該第二 週邊晶粒區域包含： 一第四介電材料，具有一第四熱傳導性；及 一或多個第二基板週邊金屬接觸墊，位於該第二繞線層並佈置鄰接於 該第四介電材料，每一該一或多個第二基板週邊金屬接觸墊在該高度方向具有一第四高度。
5. 如請求項3所述之積體電路封裝，另包含： 一積體電路晶粒，包含： 該核心晶粒區域，包含： 一或多個核心電路；及 一或多個核心晶粒互連，電耦接至該一或多個核心電路及該一或多個基板核心金屬接觸墊的至少其中之一；及 該週邊晶粒區域，佈置於該核心晶粒區域之外、並鄰接於該核心晶粒區域，該週邊晶粒區域包含： 一或多個週邊電路；及 一或多個週邊晶粒互連，電耦接至該一或多個週邊電路及該一或多個基板週邊金屬接觸墊的至少其中之一。
6. 如請求項1所述之積體電路封裝，其中該第一高度在15微米至 30微米之間，且該第二高度在5微米至10微米之間。
7. 如請求項1所述之積體電路封裝，其中該第一高度對該第二高度之比率至少為1.5。
8. 如請求項1所述之積體電路封裝，其中該第一熱傳導性至少為每單位公尺乘以凱氏溫度0.6瓦特(W/mK)。
9. 如請求項1所述之積體電路封裝，其中該第一熱傳導性至少比該第二熱傳導性高了每單位公尺乘以凱氏溫度0.1瓦特(W/mK)。
10. 如請求項1所述之積體電路封裝，其中該第一熱傳導性在每單位公尺乘以凱氏溫度0.6瓦特至0.9瓦特(W/mK)之間，且該第二熱傳導性在每單位公尺乘以凱氏溫度0.3瓦特至0.5瓦特(W/mK)之間。
11. 如請求項1所述之積體電路封裝，其中該第一熱傳導性對該第二熱傳導性之比率至少為1.2。
12. 如請求項1所述之積體電路封裝，其中該基板另包含： 一第三介電材料，具有一第三熱傳導性； 一第四介電材料，具有一第四熱傳導性；及 一第二繞線層，包含： 一或多個第三金屬接觸墊，佈置鄰接於該第三介電材料，每一該一或多個第三金屬接觸墊在該高度方向具有一第三高度；及 一或多個第四金屬接觸墊，佈置鄰接於該第四介電材料，每一該一或多個 第四金屬接觸墊在該高度方向具有一第四高度。
13. 如請求項12所述之積體電路封裝，其中該第三高度與該第四高度係為相同高度。
14. 如請求項12所述之積體電路封裝，其中該第三高度與該第四高度係為相異高度。
15. 如請求項12所述之積體電路封裝，其中該第三高度相等於該第一高度，且該第四高度相等於該第二高度。
16. 如請求項12所述之積體電路封裝，其中該第三介電材料與該第四介電材料係為相同之介電材料，且該第三熱傳導性係相等於該第四熱傳導性。
17. 如請求項12所述之積體電路封裝，其中該第三熱傳導性係大於該第四熱傳導性。
18. 如請求項1所述之積體電路封裝，其中該繞線層另包含： 一或多個第一垂直互連，每一第一垂直互連接觸於該一或多個第一金屬接觸墊中一第一金屬接觸墊；及 一或多個第二垂直互連，每一第二垂直互連接觸於該一或多個第二金屬接觸墊中一第二金屬接觸墊。
19. 如請求項2所述之積體電路封裝，其中： 該基板包含一頂表面及一底表面； 在該互連層之該一或多個基板互連，包含： 一或多個第一基板互連，穿過該基板之該頂表面而曝露；及 一或多個第二基板互連，穿過該基板之該頂表面而曝露； 該一或多個第一金屬接觸墊的該至少其中之一電耦接至該一或多個第一基板互連的至少其中之一；及 該一或多個第二金屬接觸墊的該至少其中之一電耦接至該一或多個第二基板互連的至少其中之一。
20. 如請求項2所述之積體電路封裝，其中該基板另包含一底互連層，其包含： 一或多個第三基板互連，該一或多個第三基板互連的至少其中之一電耦接至該一或多個第一金屬接觸墊的至少其中之一；及 一或多個第四基板互連，該一或多個第四基板互連的至少其中之一電耦接至該一或多個第二金屬接觸墊的至少其中之一。
21. 如請求項1所述之積體電路封裝，另包含： 一積體電路晶粒，包含： 一或多個電路；及 一或多個晶粒互連； 該一或多個晶粒互連的至少其中之一電耦接至該一或多個電路的至少其中之一及該一或多個第一金屬接觸墊與該一或多個第二金屬接觸墊中至少一個金屬接觸墊。
22. 如請求項1所述之積體電路封裝，其整合於以下群組中所選出之一裝置，該群組包含：一機上盒；一娛樂單元；一導航裝置；一通訊裝置；一固定位置資料單元；一行動位置資料單元；一全球定位系統裝置；一行動電話；一蜂巢式電話；一智慧型電話；一會話啟動協定電話；一平板電腦；一平板手機；一伺服器；一電腦；一可攜式電腦；一行動計算裝置；一可穿戴式計算裝置；一桌上型電腦；一個人數位助理；一顯示器；一電腦顯示器；一電視；一選台器；一無線電；一衛星無線電；一音樂播放器；一數位音樂播放器；一可攜式音樂播放器；一數位視訊播放器；一視訊播放器；一數位視訊光碟播放器；一可攜式數位視訊播放器；一自動車；一車輛組件；多個航空電子系統；一無人機；及一多軸飛行器。
23. 一種製造用於一積體電路封裝之一封裝基板的方法，包含形成佈置於一水平平面之一基板，包含： 形成一介電層，包含： 形成一第一介電材料，其具有一第一熱傳導性； 形成一第二介電材料，其具有小於該第一熱傳導性之一第二熱傳導性；及 形成一繞線層，包含： 形成一或多個第一金屬接觸墊，其鄰接於該第一介電材料，每一該一或多個第一金屬接觸墊在一高度方向具有一第一高度，該高度方向正交於該水平平面；及 形成一或多個第二金屬接觸墊，其鄰接於該第二介電材料，每一該一或多個第二金屬接觸墊在該高度方向具有一第二高度，該第二高度小於該第一高度。
24. 如請求項23所述之方法，其中形成該基板另包含形成一互連層，包含： 形成一或多個基板互連，其包含一或多個基板核心互連及一或多個基板週邊互連；及 另包含: 電耦接該一或多個第一金屬接觸墊的至少其中之一至該一或多個基板互連中至少一個第一基板互連；及 電耦接該一或多個第二金屬接觸墊的至少其中之一至該一或多個基板互連中至少一個第二基板互連。
25. 如請求項23所述之方法，其中： 形成該第一介電材料另包含在一核心晶粒區域中形成該第一介電材料； 形成該第二介電材料另包含形成該第二介電材料於一週邊晶粒區域，該週邊晶粒區域佈置於核心晶粒區域之外、並鄰接於該核心晶粒區域； 形成該一或多個第一金屬接觸墊包含形成鄰接於該第一介電材料之一或多個基板核心金屬接觸墊，每一該一或多個基板核心金屬接觸墊在該高度方向具有該第一高度，該高度方向正交於該水平平面；及 形成該一或多個第二金屬接觸墊包含形成鄰接於該第二介電材料之一或多個基板週邊金屬接觸墊，每一該一或多個基板週邊金屬接觸墊在該高度方向具有該第二高度，該第二高度小於該第一高度。
26. 如請求項25所述之方法，另包含形成一積體電路晶粒，包含： 形成一或多個核心電路於該核心晶粒區域； 形成一或多個核心晶粒互連，其電耦接至該一或多個核心電路與該核心晶粒區域中該一或多個基板核心金屬接觸墊的至少其中一個； 形成一或多個週邊電路於該週邊晶粒區域，該週邊晶粒區域佈置於該核心晶粒區域之外、並鄰接於該核心晶粒區域；及 形成一或多個週邊晶粒互連，其電耦接至該一或多個週邊電路及該週邊晶粒區域中該一或多個基板週邊金屬接觸墊的至少其中之一。
27. 如請求項23所述之方法，其中形成該繞線層另包含： 在該繞線層中形成一繞線層樣式包含該第一高度之一或多個第一開口及該第二高度之一或多個第二開口； 佈置一金屬材料於該一或多個第一開口，以形成該第一高度之該一或多個第一金屬接觸墊；及 佈置一金屬材料於該一或多個第二開口，以形成該第二高度之該一或多個第二金屬接觸墊。
28. 如請求項23所述之方法，其中形成該繞線層另包含： 形成一或多個第一垂直互連，每一該一或多個第一垂直互連接觸於該一或多個第一金屬接觸墊中一第一金屬接觸墊；及 形成一或多個第二垂直互連，每一該一或多個第二垂直互連接觸於該一或多個第二金屬接觸墊中一第二金屬接觸墊。
29. 如請求項23所述之方法，另包含形成一積體電路晶粒，包含： 形成一或多個電路； 形成一或多個晶粒互連，其電耦接至該一或多個電路及該一或多個第一金屬接觸墊的至少其中之一；及 形成一或多個 晶粒互連，其電耦接至該一或多個電路及該一或多個第二金屬接觸墊至少其中之一。