[go: up one dir, main page]

TWI891645B - 半導體裝置和相關方法 - Google Patents

半導體裝置和相關方法

Info

Publication number
TWI891645B
TWI891645B TW109122255A TW109122255A TWI891645B TW I891645 B TWI891645 B TW I891645B TW 109122255 A TW109122255 A TW 109122255A TW 109122255 A TW109122255 A TW 109122255A TW I891645 B TWI891645 B TW I891645B
Authority
TW
Taiwan
Prior art keywords
substrate
top side
assembly
component
interconnect
Prior art date
Application number
TW109122255A
Other languages
English (en)
Other versions
TW202116661A (zh
Inventor
歐宋杰
Original Assignee
新加坡商安靠科技新加坡控股私人有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新加坡商安靠科技新加坡控股私人有限公司 filed Critical 新加坡商安靠科技新加坡控股私人有限公司
Publication of TW202116661A publication Critical patent/TW202116661A/zh
Application granted granted Critical
Publication of TWI891645B publication Critical patent/TWI891645B/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/0023—Packaging together an electronic processing unit die and a micromechanical structure die
    • H10W70/614—
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0009—Structural features, others than packages, for protecting a device against environmental influences
    • B81B7/0025—Protection against chemical alteration
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00865—Multistep processes for the separation of wafers into individual elements
    • B81C1/0088—Separation allowing recovery of the substrate or a part of the substrate, e.g. epitaxial lift-off
    • H10W20/435—
    • H10W70/611—
    • H10W70/65—
    • H10W72/013—
    • H10W72/30—
    • H10W74/01—
    • H10W74/131—
    • H10W74/141—
    • H10W90/00—
    • H10W95/00—
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/096—Feed-through, via through the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/097—Interconnects arranged on the substrate or the lid, and covered by the package seal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/03—Processes for manufacturing substrate-free structures
    • B81C2201/034—Moulding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0109—Bonding an individual cap on the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0154—Moulding a cap over the MEMS device
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0785—Transfer and j oin technology, i.e. forming the electronic processing unit and the micromechanical structure on separate substrates and joining the substrates
    • B81C2203/0792—Forming interconnections between the electronic processing unit and the micromechanical structure
    • H10W70/681—
    • H10W72/0198—
    • H10W72/075—
    • H10W74/00—
    • H10W90/754—

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Geometry (AREA)
  • Micromachines (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

在一個實例中，一種電子裝置可包括：（a）第一基板，其包括從所述第一基板底側延伸到所述第一基板頂側的第一囊封物及從所述基板底側延伸到所述基板頂側且被所述第一囊封物塗佈的第一基板互連件，（b）第一電子組件，其嵌入在所述第一基板中且包括被所述第一囊封物塗佈的第一組件側壁，（c）第二電子組件，其耦合到所述第一基板頂側，（d）第一內部互連件，其將所述第二電子組件耦合到所述第一基板互連件，以及（e）罩蓋結構，其在所述第一基板上且罩蓋所述第二組件側壁和所述第一內部互連件。本文中還揭示內容了其它實例和相關方法。

Description

半導體裝置和相關方法
本揭示內容大體上涉及電子裝置，且更明確地說，涉及半導體裝置和製造半導體裝置的方法。
先前的半導體封裝和形成半導體封裝的方法是不適當的，例如，導致成本過大、可靠性降低、性能相對較低或封裝尺寸過大。通過比較此類方法與本揭示內容並參考圖式，所屬領域的技術人員將清楚常規和傳統方法的其它限制和缺點。
本發明的一態樣為一種電子裝置，其包括：第一基板，其包括：第一基板頂側；第一基板底側；第一基板側壁；第一囊封物，其從所述第一基板底側延伸到所述第一基板頂側；以及第一基板互連件，其從所述基板底側延伸到所述基板頂側且被所述第一囊封物塗佈；第一電子組件，其嵌入在所述第一基板中且包括：第一組件頂側；第一組件底側；以及第一組件側壁，其被所述第一囊封物塗佈；第二電子組件，其在所述第一基板上且包括：第二組件頂側，其包括第二組件端子和第二作用區域；第二組件底側，其耦合到所述第一基板頂側；以及第二組件側壁；第一內部互連件，其將所述第二組件端子耦合到所述第一基板 互連件；以及罩蓋結構，其在所述第一基板上且罩蓋所述第二組件側壁和所述第一內部互連件。
根據本發明的一態樣所述的電子裝置包括：頂蓋，其附接到所述第二組件頂側上；以及所述第二作用區域和所述頂蓋之間的間隙；其中所述罩蓋結構包括塗佈所述第二組件側壁和所述頂蓋的側壁的第二囊封物。
在根據本發明的一態樣所述的電子裝置中，所述第二囊封物塗佈所述第一基板頂側、所述第一組件頂側和所述第一內部互連件；且所述頂蓋的頂側從所述第二囊封物暴露。
在根據本發明的一態樣所述的電子裝置中，所述第一囊封物包括第一模製層，所述罩蓋結構包括塗佈所述第一模製層和所述第二組件側壁的第二模製層。
根據本發明的一態樣所述的電子裝置包括第二內部互連件，其中：所述基板包括從所述基板底側延伸到所述基板頂側且被所述第一囊封物塗佈的第二基板互連件；所述第二作用區域包括微機電系統(MEMS)；所述第一組件頂側包括第一組件端子和用於處理來自所述微機電系統的信號的處理電路；所述第二電子組件與所述第一電子組件重疊，但是使所述第一組件端子暴露；且所述第二內部互連件將所述第一組件端子耦合到所述第二基板互連件。
在根據本發明的一態樣所述的電子裝置中，所述第一組件底側包括：第一作用區域，其在所述第一基板底側處從所述第一囊封物暴露且背對所述第二作用區域。
根據本發明的一態樣所述的電子裝置包括：第二基板，其包括：第二基板頂側，其耦合到所述第一基板底側；第二基板底側；第二基板電介質結構；以及第二基板導電結構，其包括：第一導體，其在所述第二基板頂側處從所述第二基板電介質結構暴露；以及第二導體，其在所述第二基板頂側處從所述第 二基板電介質結構暴露；以及外部互連件，其耦合到所述第二基板底側；其中：所述第一組件底側包括在所述第一基板底側處從所述第一基板的所述第一囊封物暴露的第一組件端子；所述第一組件端子耦合到所述第二基板的所述第一導體；且所述第一基板互連件耦合到所述第二基板的所述第二導體。
在根據本發明的一態樣所述的電子裝置中，所述第二基板是RDL基板，其中所述第二基板電介質結構是與所述第一基板底側保形。
在根據本發明的一態樣所述的電子裝置中，所述第一基板包括在所述第一組件頂側上且在所述第一組件和所述第二組件之間的第一黏合劑；所述第一黏合劑的頂側從所述第一囊封物暴露；且所述第一囊封物塗佈所述第一黏合劑的底側的一部分。
在根據本發明的一態樣所述的電子裝置中，所述第一基板互連件包括：導電垂直通孔；以及電介質罩殼，其圍繞所述導電垂直通孔且被所述第一囊封物塗佈。
根據本發明的一態樣所述的電子裝置包括第二內部互連件，其中：所述第一基板包括穿過所述第一囊封物從所述第一基板頂側到所述第一基板底側的開口；所述第二電子組件的所述第二作用區域包括微機電系統(MEMS)；所述第一組件頂側包括用於處理來自所述微機電系統的信號的處理電路；所述第二電子組件位於所述第一基板的所述開口上方，其中所述微機電系統暴露於所述開口；所述罩蓋結構界定含有所述第二電子組件的隔室；且所述第二內部互連件將所述第二電子組件耦合到所述第一電子組件。
根據本發明的一態樣所述的電子裝置包括黏合劑，其在所述第二組件底側和所述第一組件頂側之間；其中：所述罩蓋結構包括第二囊封物；且所述第二囊封物塗佈所述第二組件側壁、所述第一基板頂側以及所述黏合劑的頂側中延伸超出所述第二電子組件的覆蓋區的部分。
根據本發明的另一態樣為一種電子裝置，其包括：第一基板，其包括：第一基板頂側；第一基板底側；第一基板側壁；第一囊封物，其從所述第一基板底側延伸到所述第一基板頂側；第一基板互連件，其從所述基板底側延伸到所述基板頂側且被所述第一囊封物塗佈；以及第二基板互連件，其從所述基板底側延伸到所述基板頂側且被所述第一囊封物塗佈；第一電子組件，其耦合到所述第一基板且包括：第一組件頂側，其從所述第一囊封物暴露且包括第一組件端子和第一作用區域；第一組件底側；以及第一組件側壁，其被所述第一囊封物塗佈；第二電子組件，其耦合到所述第一基板且包括：第二組件頂側，其從所述第一囊封物暴露且包括第二組件端子和第二作用區域；第二組件底側；以及第二組件側壁，其被所述第一囊封物塗佈；第一內部互連件，其將所述第一組件端子耦合到所述第一基板互連件；第二內部互連件，其將所述第二組件端子耦合到所述第二基板互連件；以及罩蓋結構，其在所述第一基板上。
在根據本發明的另一態樣所述的電子裝置中，所述第一組件底側從所述第一囊封物暴露；且所述第二組件底側從所述第一囊封物暴露。
在根據本發明的另一態樣所述的電子裝置中，所述罩蓋結構包括分隔壁，其在所述第一基板上方將第一隔室與第二隔室分隔開來；所述第一隔室在所述第一電子組件上方且包括穿過所述罩蓋結構的頂側的第一孔口；且所述第二隔室在所述第二電子組件上方且包括穿過所述罩蓋結構的所述頂側的第二孔口。
在根據本發明的另一態樣所述的電子裝置中，所述第一組件的所述第一作用區域包括配置成發射輻射脈衝的輻射發射器；且所述第二組件的所述第二作用區域包括配置成檢測所述輻射脈衝的反射的反射感測器。
根據本發明的另一態樣所述的電子裝置包括：第一保護層，其在所述第一電子組件上方；第二保護層，其在所述第二電子組件上方；其中：所述 罩蓋結構包括所述第一保護層和所述第二保護層之間的分隔壁；所述第一保護層和所述第二保護層是透光的；且所述分隔壁是不透明的。
根據本發明的又一態樣為一種方法，其包括：提供第一基板，所述第一基板包括：第一囊封物，其從第一基板底側延伸到第一基板頂側；以及第一基板互連件，其從所述基板底側延伸到所述基板頂側；提供第一電子組件，所述第一電子組件耦合到所述第一基板且包括：第一組件頂側，其從所述基板頂側暴露；第一組件底側；第一作用區域；以及第一組件側壁，其在所述第一組件頂側和所述第一組件底側之間；提供第二電子組件，所述第二電子組件耦合到所述第一基板且包括：第二組件頂側，其從所述基板頂側暴露；第二組件底側；第二作用區域；以及第二組件側壁，其在所述第二組件頂側和所述第二組件底側之間；提供將所述第二電子組件耦合到所述第一基板互連件的第一內部互連件；以及在所述第一基板上提供罩蓋結構；其中提供所述第一基板包括：提供塗佈所述第一組件側壁和所述第一基板互連件的所述第一囊封物。
在根據本發明的又一態樣所述的方法中，提供所述第一基板包括：提供塗佈所述第二組件側壁的所述第一囊封物；提供所述罩蓋結構包括：提供在所述第一基板上方將第一隔室與第二隔室分隔開來的分隔壁，所述第一隔室在所述第一電子組件上方且包括穿過所述罩蓋結構的頂側的第一孔口；且所述第二隔室在所述第二電子組件上方且包括穿過所述罩蓋結構的所述頂側的第二孔口。
在根據本發明的又一態樣所述的方法中，提供所述第一基板包括：提供載體；將所述第一電子組件附接到所述載體上；以及將所述第一囊封物模製為第一模製層，所述第一模製層塗佈所述第一組件側壁，但是使所述第一組件頂側暴露；提供所述第二電子組件包括：將所述第二電子組件附接到所述第一基板頂側上；且提供所述罩蓋結構包括：將第二囊封物模製為塗佈所述第一基板 頂側和所述第二組件側壁的第二模製層。
100:半導體裝置
101:載體
102:臨時接合層
103:導電層
110:基板
112:基板互連件
115:囊封物
116:開口
117:感光膜
119:開口/孔口
120:電子組件
121:端子
130:電子組件
131:端子
132:微機電系統(MEMS)區域
140:頂蓋
150:罩蓋結構
160:外部互連件
170A:黏合劑
170B:黏合劑
180:內部互連件
180A:內部互連件
180B:內部互連件
180C:內部互連件
190:半導體封裝
200:半導體裝置
201:載體
202:臨時接合層
210:基板
211:導電結構
212:電介質結構
270:黏合劑
280:介面膜
280A:開口
290:半導體封裝
300:半導體裝置
320:電子組件
321:端子
322:MEMS區域
330:電子組件
331:端子
332:電子組件
350:罩蓋結構
351:隔室
352:隔室
355:分隔壁
370A:保護層
370B:保護層
390A:孔口
390B:孔口
400:半導體裝置
430:電子組件
431:端子
432:MEMS區域
450:罩蓋結構
451:隔室
490:半導體封裝
[圖1]示出示例半導體裝置的橫截面圖。
[圖2]示出用於製造示例半導體裝置的示例方法的透視圖。
[圖3A和3B]示出用於製造示例半導體裝置的示例方法的透視圖和橫截面圖。
[圖4A和4B]示出用於製造示例半導體裝置的示例方法的透視圖和橫截面圖。
[圖5A、5B、5C和5D]示出用於製造示例半導體裝置的示例方法的透視圖、橫截面圖、頂部平面圖和放大橫截面圖。
[圖6A、6B和6C]示出用於製造示例半導體裝置的示例方法的透視圖、橫截面圖和放大橫截面圖。
[圖7A、7B和7C]示出用於製造示例半導體裝置的示例方法的透視圖、橫截面圖和放大橫截面圖。
[圖8A、8B和8C]示出用於製造示例半導體裝置的示例方法的透視圖、橫截面圖和放大橫截面圖。
[圖9A和9B]示出用於製造示例半導體裝置的示例方法的透視圖和橫截面圖。
[圖10A和10B]示出用於製造示例半導體裝置的示例方法的透視圖和橫截面圖。
[圖11]示出用於製造示例半導體裝置的示例方法的橫截面圖。
[圖12]示出用於製造示例半導體裝置的示例方法的橫截面圖。
[圖13]示出用於製造示例半導體裝置的示例方法的橫截面圖。
[圖14]示出用於製造示例半導體裝置的示例方法的橫截面圖。
[圖15]示出用於製造示例半導體裝置的示例方法的橫截面圖。
[圖16]示出示例半導體裝置的橫截面圖。
[圖17]示出用於製造示例半導體裝置的示例方法的透視圖。
[圖18A和18B]示出用於製造示例半導體裝置的示例方法的透視圖和橫截面圖。
[圖19A和19B]示出用於製造示例半導體裝置的示例方法的透視圖和橫截面圖。
[圖20A和20B]示出用於製造示例半導體裝置的示例方法的透視圖和橫截面圖。
[圖21A和21B]示出用於製造示例半導體裝置的示例方法的透視圖和橫截面圖。
[圖22A和22B]示出用於製造示例半導體裝置的示例方法的透視圖和橫截面圖。
[圖23A和23B]示出用於製造示例半導體裝置的示例方法的透視圖和橫截面圖。
[圖24A和24B]示出用於製造示例半導體裝置的示例方法的透視圖和橫截面圖。
[圖25A和25B]示出用於製造示例半導體裝置的示例方法的透視圖和橫截面圖。
[圖26A和26B]示出用於製造示例半導體裝置的示例方法的頂部平面圖和橫截面圖。
[圖27A和27B]示出用於製造示例半導體裝置的示例方法的頂部平面圖和橫截面圖。
[圖28]示出用於製造示例半導體裝置的示例方法的橫截面圖。
[圖29]示出用於製造示例半導體裝置的示例方法的橫截面圖。
[圖30]示出用於製造示例半導體裝置的示例方法的橫截面圖。
[圖31]示出示例半導體裝置的橫截面圖。
[圖32A和32B]示出用於製造示例半導體裝置的示例方法的透視圖和橫截面圖。
[圖33A和33B]示出用於製造示例半導體裝置的示例方法的透視圖和橫截面圖。
[圖34A、34B和34C]示出用於製造示例半導體裝置的示例方法的透視圖、橫截面圖和頂部平面圖。
[圖35A和35B]示出用於製造示例半導體裝置的示例方法的透視圖和橫截面圖。
[圖36A和36B]示出用於製造示例半導體裝置的示例方法的透視圖和橫截面圖。
[圖37A和37B]示出用於製造示例半導體裝置的示例方法的透視圖和橫截面圖。
[圖38A和38B]示出用於製造示例半導體裝置的示例方法的頂部平面圖和橫截面圖。
[圖39A和39B]示出用於製造示例半導體裝置的示例方法的頂部平面圖和橫截面圖。
[圖40A和40B]示出用於製造示例半導體裝置的示例方法的頂部平面圖和橫截面圖。
[圖41]示出用於製造示例半導體裝置的示例方法的橫截面圖。
[圖42]示出用於製造示例半導體裝置的示例方法的橫截面圖。
[圖43]示出用於製造示例半導體裝置的示例方法的橫截面圖。
[圖44]示出用於製造示例半導體裝置的示例方法的橫截面圖。
[圖45]示出示例半導體裝置的橫截面圖。
[圖46A、46B、46C和46D]示出用於製造示例半導體裝置的示例方法的透視圖、頂部平面圖、橫截面圖和放大橫截面圖。
[圖47A、47B和47C]示出用於製造示例半導體裝置的示例方法的透視圖、橫截面圖和放大橫截面圖。
[圖48A、48B和48C]示出用於製造示例半導體裝置的示例方法的透視圖、橫截面圖和放大橫截面圖。
[圖49A、49B、49C和49D]示出用於製造示例半導體裝置的示例方法的透視圖、橫截面圖、頂部平面圖和放大橫截面圖。
[圖50A和50B]示出用於製造示例半導體裝置的示例方法的透視圖和橫截面圖。
[圖51A和51B]示出用於製造示例半導體裝置的示例方法的透視圖和橫截面圖。
[圖52A和52B]示出用於製造示例半導體裝置的示例方法的透視圖和橫截面圖。
[圖53]示出用於製造示例半導體裝置的示例方法的橫截面圖。
[圖54]示出用於製造示例半導體裝置的示例方法的橫截面圖。
[圖55]示出用於製造示例半導體裝置的示例方法的橫截面圖。
[圖56]示出用於製造示例半導體裝置的示例方法的橫截面圖。
以下論述提供半導體裝置和製造半導體裝置的方法的各種實例。 此類實例是非限制性的，且所附申請專利範圍的範疇不應限於揭示內容的特定實例。在以下論述中，術語“實例”和“例如”是非限制性的。
各圖示出一般構造方式，並且可能省略熟知特徵和技術的描述和細節以免對本揭示內容產生不必要的混淆。另外，圖式中的組件未必按比例繪製。例如，各圖中的一些組件的尺寸可能相對於其它組件放大，以幫助改進對本揭示內容中論述的實例的理解。不同圖中的相同附圖標記表示相同組件。
術語“或”表示由“或”連接的列表中的任何一個或多個項。作為實例，“x或y”表示三元素集合{(x),(y),(x,y)}中的任一元素。作為另一實例，“x、y或z”表示七元素集合{(x),(y),(z),(x，y),(x,z),(y,z),(x,y,z)}中的任一元素。
術語“包括(comprises/comprising)”和/或“包含(includes/including)”為“開放”術語，且指定所陳述特徵的存在，但不排除一個或多個其它特徵的存在或添加。
術語“共平面”可以描述在製造容差內沿著或鄰近同一平面延伸的表面。在一些實例中，當表面在大約10微米範圍內鄰近相同平面彼此大體上平行地延伸時，它們可以是共平面的。
術語“第一”、“第二”等可以在本文中用於描述各種元件，且這些元件不應受這些術語限制。這些術語僅用於將一個元件與另一元件區分開來。因此，例如，在不脫離本揭示內容的教示的情況下，可以將本揭示內容中論述的第一元件稱為第二元件。
除非另外指定，否則術語“耦合”可以用於描述彼此直接接觸的兩個元件或描述通過一個或多個其它元件間接連接的兩個元件。例如，如果元件A耦合到元件B，那麼元件A可以直接接觸元件B或通過介入元件C間接連接到元件B。類似地，術語“在......上方”或“在......上”可用於描述彼此直接接觸的兩個元件或描述通過一個或多個其它元件間接連接的兩個元件。
在一個實例中，一種電子裝置可包括：(a)第一基板，其包括第一基板頂側、第一基板底側、第一基板側壁、從所述第一基板底側延伸到所述第一基板頂側的第一囊封物及從所述基板底側延伸到所述基板頂側且被所述第一囊封物塗佈的第一基板互連件，(b)第一電子組件，其嵌入在所述第一基板中且包括第一組件頂側、第一組件底側和被所述第一囊封物塗佈的第一組件側壁，(c)第二電子組件，其在所述第一基板上且包括包含第二組件端子和第二作用區域的第二組件頂側、耦合到所述第一基板頂側的第二組件底側及第二組件側壁，(d)第一內部互連件，其將所述第二組件端子耦合到所述第一基板互連件，以及(e)罩蓋結構，其在所述第一基板上且罩蓋所述第二組件側壁和所述第一內部互連件。
在一個實例中，一種電子裝置可包括：(a)第一基板，其包括第一基板頂側、第一基板底側、第一基板側壁、從所述第一基板底側延伸到所述第一基板頂側的第一囊封物、從所述基板底側延伸到所述基板頂側且被所述第一囊封物塗佈的第一基板互連件及從所述基板底側延伸到所述基板頂側且被所述第一囊封物塗佈的第二基板互連件，(b)第一電子組件，其耦合到所述第一基板且包括從所述第一囊封物暴露並包括第一組件端子和第一作用區域的第一組件頂側、第一組件底側及被所述第一囊封物塗佈的第一組件側壁，(c)第二電子組件，其耦合到所述第一基板且包括從所述第一囊封物暴露並包括第二組件端子和第二作用區域的第二組件頂側、第二組件底側及被所述第一囊封物塗佈的第二組件側壁，(d)第一內部互連件，其將所述第一組件端子耦合到所述第一基板互連件，(e)第二內部互連件，其將所述第二組件端子耦合到所述第二基板互連件，以及(f)罩蓋結構，其在所述第一基板上。
在一個實例中，一種方法可包括：(a)提供第一基板，所述第一基板包括從第一基板底側延伸到第一基板頂側的第一囊封物和從所述基板底側 延伸到所述基板頂側的第一基板互連件，(b)提供第一電子組件，所述第一電子組件耦合到所述第一基板且包括從所述基板頂側暴露的第一組件頂側、第一組件底側、第一作用區域和在所述第一組件頂側及所述第一組件底側之間的第一組件側壁，(c)提供第二電子組件，所述第二電子組件耦合到所述第一基板且包括從所述基板頂側暴露的第二組件頂側、第二組件底側、第二作用區域及在所述第二組件頂側和所述第二組件底側之間的第二組件側壁，(d)提供第一內部互連件，所述第一內部互連件將所述第二電子組件耦合到所述第一基板互連件，以及(e)在所述第一基板上提供罩蓋結構；其中提供所述第一基板可包括提供塗佈所述第一組件側壁和所述第一基板互連件的所述第一囊封物。
其它實例包含於本揭示內容中。在附圖、申請專利範圍和/或本揭示的描述內容中可以找到此類實例。
圖1示出示例半導體裝置100的橫截面圖。在圖1中所示的實例中，半導體裝置100可包括基板110、電子組件120和130、140、罩蓋結構150、外部互連件160、黏合劑170A和170B以及內部互連件180A和180B。
基板110可包括囊封物115和基板互連件112。電子組件120可包括端子121。電子組件130可包括端子131和微機電系統(MEMS)區域132。
基板110、頂蓋140、罩蓋結構150、外部互連件160、黏合劑170A和170B以及內部互連件180A和180B可稱為半導體封裝190，並且可以向電子組件120和130提供保護，使其不受外部因素和/或環境暴露的影響。另外，半導體封裝190可提供外部組件和外部互連件160之間的電耦合。
圖2到15示出用於製造半導體裝置100的示例方法的各個圖式。圖2示出處於製造早期的用於製造示例半導體裝置100的示例方法的透視圖。
在圖2所示的實例中，可以製備大體上平坦的載體101。載體101可稱為板材、板、晶片、面板或帶材。載體101可包含例如但不限於鋼、不銹鋼、 鋁、銅、玻璃或晶片。載體101可具有在大約500微米(μm)到大約1500μm範圍內的厚度。載體101可允許在附接電子組件120和130、囊封、在囊封物115中形成開口及鍍覆和/或形成互連件期間以整合方式處理多個組件。載體101通常可應用於本揭示內容的不同實例。
可以在載體101的表面上形成臨時接合層102。臨時接合層102可使用以下在載體101的表面上形成：塗佈工藝，例如旋塗、刮漿刀、澆鑄、塗刷、噴塗、狹縫式塗佈(slot die coating)、淋幕式塗佈(curtain coating)、斜板式塗佈(slide coating)或刀口塗佈(knife over edge coating)；印刷工藝，例如絲網印刷、移印、凹版印刷、柔性凸版塗佈或平版印刷；噴墨印刷工藝，其特徵介於塗佈和印刷之間；或者膠黏膜或膠帶的直接附接。臨時接合層102可稱為臨時膠黏膜或臨時膠帶。臨時接合層102可以是例如可熱釋放帶(膜)或可UV釋放帶(膜)，和/或可以減弱其接合強度或通過熱或UV輻射去除。在一些實例中，臨時接合層102可具有減弱的接合強度，或者可以通過物理和/或化學外力去除。臨時接合層102可具有在大約50μm到大約150μm範圍內的厚度。臨時接合層102可以允許載體101分離以形成外部互連件160。臨時接合層102通常可應用於本揭示內容的不同實例。
可以在臨時接合層102的表面上形成導電層103。導電層103可稱為晶種層或基礎層。在一些實例中，導電層103可以由(但不限於)鈦、鎢、鈦/鎢、銅、金、銀、鈀或鎳製成。在一些實例中，導電層103可以使用(但不限於)以下形成：濺鍍、化學鍍、電鍍、物理氣相沉積(PVD)、化學氣相沉積(CVD)、金屬有機化學氣相沉積(MOCVD)、原子層沉積(ALD)、低壓化學氣相沉積(LPCVD)或等離子體增強化學氣相沉積(PECVD)。導電層103可具有在大約500Å到大約3000Å範圍內的厚度。導電層103可促進處於製造後期形成基板互連件112。導電層103通常可應用於本揭示內容的不同實例。
圖3A和3B示出處於製造後期的半導體裝置100的透視圖和橫截面圖。在圖3A和3B所示的實例中，電子組件120可以黏附到設置在載體101上的導電層103。在一些實例中，電子組件120可以具有行和/或列的矩陣配置佈置在導電層103上或黏附到導電層103。在一些實例中，電子組件120可以使用黏合劑、膠黏膜或膠帶黏附到導電層103。電子組件120可具有頂側、與頂側相對的底側以及連接頂側和底側的側壁。在一些實例中，頂側可具有作用區域，且底側可具有非作用區域。電子組件120的底側可以黏附到載體101的導電層103。電子組件120的頂側可包括至少一個端子121。在一些實例中，端子121可包括或被稱作晶粒墊、接合墊或焊料凸塊或導柱凸塊。端子121可具有在大約2μm到大約80μm範圍內的寬度。電子組件120可稱為半導體晶粒或半導體晶片。在一些實例中，電子組件120的作用區域可包括用於處理從電子組件130接收的電信號的處理電路。在一些實例中，電子組件120作用區域可包括特定應用積體電路、邏輯晶粒、微控制單元、記憶體、數位訊號處理器、模/數轉換器、網路處理器、電源管理單元、音訊處理器、RF電路或無線基帶晶片上系統處理器。電子組件120可具有在大約50μm到大約200μm範圍內的厚度。
圖4A和4B示出處於製造後期的半導體裝置100的透視圖和橫截面圖。在圖4A和4B所示的實例中，囊封物115可以在導電層103和電子組件120的表面上形成，使得電子組件120嵌入在基板110中。在一些實例中，囊封物115可以塗佈或與電子組件120的側壁接觸。另外，囊封物115可以與導電層103中不與電子組件120的底側重疊的表面接觸。在一些實例中，電子組件120的頂側可以與囊封物115的頂側大體上共平面，且電子組件120的頂側可以通過囊封物115的頂側暴露。在一些實例中，電子組件120的底側可以與囊封物115的底側大體上共平面，且電子組件120的底側可以通過囊封物115的底側暴露。
在一些實例中，囊封物115可包括或被稱作環氧模製化合物、模 製層或密封劑。在一些實例中，囊封物115可包括有機樹脂、無機填充劑、固化劑、催化劑、耦合劑、著色劑和/或阻燃劑。基於囊封物115的模製可以通過各種工藝中的任一種形成。在一些實例中，囊封物115可以通過(但不限於)以下形成：膜幫助模製、壓縮模製、傳遞模製、液相囊封物模製、真空層壓或漿料印刷。囊封物115可具有在大約50μm到大約200μm範圍內的厚度。囊封物115可保護電子組件120不受外部因素和/或環境暴露的影響。在一些實例中，囊封物115可包括或被稱作基板110的主體，使得電子組件120可以被認為嵌入在基板110中。
圖5A、5B、5C和5D示出處於製造後期的半導體裝置100的透視圖、橫截面圖、頂部平面圖和放大橫截面圖。在圖5A、5B、5C和5D所示的實例中，開口116可以在囊封物115中形成。在一些實例中，開口116可以在與電子組件120的側壁間隔開的區域中形成，同時通過囊封物115。在一些實例中，開口116可包含圍繞電子組件120形成的多個開口。導電層103的表面可以通過開口116暴露。開口116可稱為穿透孔或通孔，例如貫穿模具通孔(TMV)。在一些實例中，開口116可以通過(但不限於)雷射鑽孔、機械鑽孔或/和化學蝕刻工藝形成。開口116可具有在大約5μm到大約20μm範圍內的寬度。開口116可允許基板互連件112形成。
圖6A、6B和6C示出處於製造後期的半導體裝置100的透視圖、橫截面圖和放大橫截面圖。在圖6A、6B和6C所示的實例中，感光膜117可以在電子組件120和囊封物115的頂側上層壓。在一些實例中，感光膜117可以在電子組件120和囊封物115的頂側上通過旋塗、刮漿刀、澆鑄、塗刷、噴塗、狹縫式塗佈、淋幕式塗佈或刀口塗佈來形成。在一些實例中，感光膜117可罩蓋在囊封物115中形成的開口116。在一些實例中，感光膜117中可因為圖案化以暴露開口116而形成開口。因此，感光膜117的開口可以與囊封物115的開口116連接。感光膜117可稱為乾膜、乾膜抗蝕劑(dry film resist)、光阻或光阻膜。感光膜117可在形成基 板互連件112期間阻止基板互連件112在電子組件120和/或囊封物115的頂側上形成，這將隨後描述。
圖7A、7B和7C示出處於製造後期的半導體裝置100的透視圖、橫截面圖和放大橫截面圖。在圖7A、7B和7C所示的實例中，基板互連件112可以在囊封物115的開口116中形成。在一些實例中，基板互連件112可以填充在囊封物115的開口116中。在一些實例中，基板互連件112可以通過電鍍穿過導電層103以逐步增加基板互連件112的高度和/或厚度來形成。在電鍍結束階段，基板互連件112的厚度或高度可與囊封物115的厚度或高度類似或相同。在一些實例中，作為電鍍的補充和/或代替，基板互連件112可以通過濺鍍、化學鍍、PVD、CVD、MOCVD、ALD、LPCVD或PECVD形成。在一些實例中，基板互連件112可以由銅、金、銀、鈀或鎳製成。基板互連件112可稱為導柱、柱、通孔、TMV、垂直路徑或導電路徑。基板互連件112可具有在大約5μm到大約20μm範圍內的寬度及在大約50μm到大約200μm範圍內的厚度。如隨後將描述，基板互連件112可以將內部互連件180A和180B與外部互連件160彼此電性地和機械地連接。在一些實例中，囊封物115和基板互連件112可以被視為基板110的組件。
圖8A、8B和8C示出處於製造後期的半導體裝置100的透視圖、橫截面圖和放大橫截面圖。在圖8A、8B和8C所示的實例中，感光膜117可以從囊封物115和/或電子組件120的頂側去除。在一些實例中，感光膜117可以通過熱、光、化學溶液和/或物理外力去除。基板互連件112的頂側可以與電子組件120和/或囊封物115的頂側大體上共平面。在一些實例中，基板互連件112的頂側可以通過囊封物115的頂側暴露，或基板互連件112的側壁可以被囊封物115塗佈。在一些實例中，基板互連件112可從基板110的底側延伸到頂側。
基板110可包含囊封物115和基板互連件112，並且可配置成使得電子組件120嵌入在囊封物115和/或基板110中，從而使半導體裝置100的厚度減 小。囊封物115從基板110的底側延伸到頂側。
圖9A和9B示出處於製造後期的半導體裝置100的透視圖和橫截面圖。在圖9A和9B所示的實例中，電子組件130可以附接到基板110或嵌入在基板110中的電子組件120上。在一些實例中，電子組件120可具有大於電子組件130的寬度。在此類實例中，電子組件130的底側可以使用黏合劑(圖1的170A)黏附到電子組件120的頂側或基板110的頂側。在一些實例中，電子組件120可具有小於電子組件130的寬度。在此類實例中，電子組件130的底側的一部分可以使用黏合劑170A黏附到電子組件120的頂側，且電子組件130的底側的另一部分可以使用黏合劑170A黏附到囊封物115的頂側。電子組件130的頂側可包括端子131。在一些實例中，端子131可包括或被稱作晶粒墊、接合墊、焊料凸塊或導柱凸塊。端子131可具有在大約2μm到大約80μm範圍內的寬度。電子組件130可包括或被稱作MEMS裝置、半導體晶粒或半導體晶片。電子組件130可具有在大約200μm到大約300μm範圍內的厚度。在一些實例中，電子組件130可包括位於其頂側上的作用區域，例如其頂側上的MEMS或微機電組件。在一些實例中，電子組件130可進一步包括頂蓋140，所述頂蓋140使用黏合劑(圖1的170B)附接到其頂側上以保護MEMS區域132。可以在頂蓋140的底側和電子組件130的頂側或作用區域之間設置間隙或空間。頂蓋140可具有小於電子組件130的寬度，並且可以附接而不與電子組件130的端子131重疊。頂蓋140可稱為罩蓋或蓋。頂蓋140可以由矽、玻璃、金屬或樹脂製成。頂蓋140可以是透光的，不管是透明的還是半透明的，和/或可具有在大約200μm到大約250μm範圍內的厚度。
圖10A和10B示出處於製造後期的半導體裝置100的透視圖和橫截面圖。在圖10A和10B所示的實例中，內部互連件180A可電連接電子組件120的端子121與基板互連件112，且內部互連件180B可電連接電子組件130的端子131與基板互連件112。在一些實例中，內部互連件180A和180B可將電子組件120 和電子組件130彼此電連接。在一些實例中，內部互連件180A和180B可稱為導線或接合線。在一些實例中，內部互連件180A和180B可具有在大約30μm到大約70μm範圍內的弧高(loop height)以及在大約15到大約25μm範圍內的直徑。在一些實例中，內部互連件180A和180B可以由金、銅或鋁製成。在一些實例中，內部互連件180A可電連接電子組件120和基板互連件112以允許電子組件120電連接到外部組件。在一些實例中，內部互連件180B可電連接電子組件130和基板互連件112以允許電子組件130電連接到外部組件。在一些實例中，內部互連件180A或180B可將電子組件120和電子組件130彼此電連接，從而從/向彼此接收和傳輸電信號。
圖11示出處於製造後期的半導體裝置100的橫截面圖。在圖11所示的實例中，罩蓋結構150可罩蓋或塗佈定位在基板110上的電子組件120或130以及內部互連件180A和180B。在一些實例中，罩蓋結構150包括罩蓋囊封物或罩蓋模製層，且基板囊封物包括基板模製層，其中罩蓋模製層塗佈基板模製層。在一些實例中，罩蓋結構150塗佈電子組件130的側壁。在一些實例中，罩蓋結構150罩蓋頂蓋140的側壁，但是會使頂蓋140的頂側暴露。在一些實例中，罩蓋結構150至少部分地塗佈電子組件120的頂側和電子組件130的頂側。在一些實例中，罩蓋結構150可以與基板囊封物115和基板互連件112接觸。另外，在一些實例中，罩蓋結構150可囊封電子組件120和130的側壁和頂側，但是不囊封電子組件120和130的底側，並且可囊封內部互連件180A和180B。在一些實例中，罩蓋結構150可以不囊封頂蓋140的頂側。此處，頂蓋140的頂側可相應地通過罩蓋結構150暴露。在一些實例中黏合劑170A可以位於電子組件130的底側和基板110的頂側或電子組件120的頂側之間，如圖1中可見，且罩蓋結構150包括塗佈黏合劑170B的側壁及黏合劑170A的頂側中延伸超出電子組件130的覆蓋區的部分的囊封物。
罩蓋結構150可具有在大約450μm到大約500μm範圍內的厚度。 罩蓋結構150可以向電子組件120和130及內部互連件180A和180提供保護，使其不受外部因素和/或環境暴露的影響。在一些實例中，罩蓋結構150可以使用與針對基板110的囊封物115描述的那些類似的囊封材料或工藝來形成。
圖12示出處於製造後期的半導體裝置100的橫截面圖。在圖12所示的實例中，載體101可以與導電層103分隔開。在一些實例中，臨時接合層102在它附接到載體101上的狀態中可以與導電層103分隔開。在一些實例中，可以提供熱、光、化學溶液和/或物理外力，由此去除或減小臨時接合層102的接合強度。因此，導電層103可能會暴露。
圖13示出處於製造後期的半導體裝置100的橫截面圖。在圖13所示的實例中，可以去除導電層103。在一些實例中，導電層103可以通過機械打磨和/或化學蝕刻去除。因此，電子組件120、基板互連件112和基板囊封物115的底側可能會暴露。在一些實例中，電子組件120、基板互連件112和基板囊封物115的底側可以是大體上共平面的。在一些實例中，電子組件120和基板互連件112的底側可以通過囊封物115的底側暴露。
圖14示出處於製造後期的半導體裝置100的橫截面圖。在圖14所示的實例中，外部互連件160可以設置在基板互連件112的底側處。外部互連件160可包括或通過低熔點材料連接到基板互連件112。在一些實例中，外部互連件160可包括或被稱作焊料球、焊盤或墊鍍層。在一些實例中，外部互連件160可以由(但不限於)Sn、Ag、Pb、Cu、Sn-Pb、Sn37-Pb、Sn95-Pb、Sn-Pb-Ag、Sn-Cu、Sn-Ag、Sn-Au、Sn-Bi或Sn-Ag-Cu製成。外部互連件160可具有在大約50μm到大約150μm範圍內的厚度。外部互連件160可允許半導體封裝190安裝到外部裝置上。
圖15示出處於製造後期的半導體裝置100的橫截面圖。在圖15所示的實例中，半導體裝置100可以單粒化成離散半導體裝置。在一些實例中，半 導體裝置100可以通過金剛石刀片或雷射光束單粒化成離散半導體裝置。在一些實例中，基板囊封物115和罩蓋結構150的側壁可以是大體上共平面的。
在單粒化時，半導體裝置100可對應於圖1所示的描繪。從中可以瞭解，基板互連件112表示為從基板110的頂部延伸到底部的導電垂直通孔，它的側壁被囊封物115塗佈或與其直接接觸。在一些實例中，基板互連件112可以用作包括導電通孔和圍繞導電通孔的側壁的電介質罩殼的通孔結構，其中電介質罩殼的側壁可被基板110的囊封物115塗佈。在一些實例中，此類通孔結構可包括PCB插入件，其中電介質罩殼由具有例如無機或玻璃纖維股線的一個或多個層壓體層界定。在一些實例中，此類通孔結構可包括預模製插入件，其中電介質罩殼由不同於囊封物115的模製化合物界定。
具有減小尺寸的半導體裝置100可通過所描述的製造方法來實現。在一些實例中，因為半導體裝置100的厚度和寬度可以通過此類製造方法減小，所以半導體裝置100可以適當地應用於可穿戴裝置。
圖16示出示例半導體裝置200的橫截面圖。在圖16所示的實例中，半導體裝置200可包括基板110和210、電子組件120和130、頂蓋140、罩蓋結構150、外部互連件160、黏合劑170A和170B以及內部互連件180。另外，半導體裝置200可包括黏合劑270和/或介面膜280。
基板210可包括導電結構211和電介質結構212。黏合劑270可以插入在電子組件120和電子組件130之間。介面膜280可以插入在基板110和罩蓋結構150之間。
基板110和210、頂蓋140、罩蓋結構150、外部互連件160、黏合劑170A、170B和270、內部互連件180和介面膜280可以統稱為半導體封裝290，和/或可以向電子組件120和130提供保護，使其不受外部因素和/或環境暴露的影響。另外，半導體封裝290可提供外部組件和外部互連件160之間的電耦合。
圖17到30示出用於製造半導體裝置200的示例方法的各個圖式。圖17示出處於製造早期的用於製造半導體裝置200的示例方法的透視圖。
在圖17所示的實例中，可以製備大體上平坦的載體101。另外，介面膜280可以在載體101的表面上形成。介面膜280可以使用以下在載體101的表面上形成：塗佈工藝，例如旋塗、刮漿刀、澆鑄、塗刷、噴塗、狹縫式塗佈、淋幕式塗佈、斜板式塗佈或刀口塗佈；印刷工藝，例如絲網印刷、移印、凹版印刷、柔性凸版塗佈或平版印刷；噴墨印刷工藝，其特徵介於塗佈和印刷之間；或膠黏膜或膠帶的直接附接。介面膜280可具有在大約50μm到大約150μm範圍內的厚度。介面膜280可以在半導體裝置200的製造期間去除。或者，如上文所描述，介面膜280可以插入在基板110和罩蓋結構150之間，並且可以保持在基板110和罩蓋結構150之間。導電層103可以進一步在介面膜280的表面上形成。
圖18A和18B示出處於製造後期的半導體裝置200的透視圖和橫截面圖。在圖18A和18B所示的實例中，基板互連件112可以在設置於載體101的頂部表面上的導電層103上形成。在一些實例中，基板互連件112可以具有行和/或列的矩陣配置在導電層103上形成。在一些實例中，基板互連件112可以通過(但不限於)以下形成：電鍍、化學鍍、濺鍍、PVD、CVD、MOCVD、ALD、LPCVD或PECVD。在一些實例中，基板互連件112可以由銅、金、銀、鈀或鎳製成。基板互連件112可稱為導柱、柱、通孔或導電路徑。在一些實例中，基板互連件112可以將隨後描述的內部互連件180和基板210彼此電性和機械地連接。
圖19A和19B示出處於製造後期的半導體裝置200的透視圖和橫截面圖。在圖18A和18B所示的實例中，可以去除不與基板互連件112重疊的區域的導電層103。導電層103的去除可使用基板互連件112作為遮罩通過(例如但不限於)軟蝕刻來執行。因此，與基板互連件112重疊的區域的導電層103可保留。在一些實例中，電子組件120可以黏附到基板互連件112之間的空區域上方的介 面膜280上。在一些實例中，電子組件120可以使用黏合劑270黏附到介面膜280。電子組件120的底側可以使用黏合劑270黏附到介面膜280。
圖20A和20B示出處於製造後期的半導體裝置200的透視圖和橫截面圖。在圖20A和20B所示的實例中，囊封物115可以在基板互連件112和電子組件120的側壁上形成。在一些實例中，囊封物115可以與基板互連件112和電子組件120的側壁接觸。另外，囊封物115可以與介面膜280中不與基板互連件112和電子組件120的底側重疊的表面接觸。另外，基板互連件112和電子組件120的頂側可以與囊封物115的頂側大體上共平面。基板互連件112和電子組件120的頂側可以通過囊封物115的頂側暴露。在一些實例中，基板110可包括嵌入的電子組件120和基板互連件112。
圖21A和21B示出處於製造後期的半導體裝置200的透視圖和橫截面圖。在圖21A和21B所示的實例中，基板210可以在基板110和電子組件120的頂側上形成。在一些實例中，基板210可包括導電結構211和電介質結構212。導電結構211可包括一個或多個導電層或路徑。導電結構211可以電連接到電子組件120的端子121和/或基板110的基板互連件112。電介質結構212可包括一個或多個電介質層。電介質結構212可罩蓋導電結構211，由此保護導電結構211不受外部因素的影響。
在一些實例中，導電結構211可稱為重新分佈層(RDL)、佈線圖案或電路圖案。在一些實例中，導電結構211可以由(例如但不限於)銅、鋁、金、銀或鎳製成。導電結構211可以通過(例如但不限於)濺鍍、化學鍍、電鍍、PVD、CVD、MODVD、ALD、LPCVD或PECVD形成。導電結構211可具有在大約2μm到大約10μm範圍內的厚度和寬度。導電結構211中的一些可以電連接到電子組件120的端子121。導電結構211中的一些可以電連接到基板互連件112。導電結構211中的一些可以電連接到電子組件120的端子121和基板互連件112，由 此將電子組件120的端子121和基板互連件112彼此電連接。在一些實例中，電介質結構212可包括或被稱作鈍化層、絕緣層或保護層。電介質結構212可以由(例如但不限於)Si3N4、SiO2、SiON、PI、BCB、PBO、BT、環氧樹脂、酚醛樹脂、矽樹脂或丙烯酸酯聚合物製成。另外，電介質結構212可以通過(例如但不限於)PVD、CVD、MOCVD、ALD、LPCVD、PECVD、印刷、旋塗、噴塗、燒結或熱氧化來形成。在一些實例中，電介質結構212可罩蓋電子組件120、基板囊封物115和基板互連件112的頂側，但是電子組件120的端子121和基板互連件112可通過圖案化暴露。電介質結構212可具有在大約10μm到大約15μm範圍內的厚度。在一些實例中，導電結構211的一些區域可通過電介質結構212暴露。
基板210在此處呈現為重新分佈層(“RDL”)基板。RDL基板可包括一個或多個導電重新分佈層和一個或多個電介質層，它們(a)可以在將與RDL基板電耦合的電子裝置上方逐層形成，或(b)可以在載體上方逐層形成，所述載體在電子裝置和RDL基板耦合在一起之後可以完全去除或至少部分地去除。RDL基板可以在晶圓級工藝中作為圓形晶圓上的晶圓級基板逐層製造，和/或在面板級工藝中作為矩形或方形面板載體上的面板級基板製造。RDL基板可以在加成堆積過程中形成，所述加成堆積過程可包含一個或多個電介質層與一個或多個導電層交替堆疊，從而定義相應的導電重布圖案或軌跡，所述導電重布圖案或跡線配置成共同地(a)在電子裝置的覆蓋區之外扇出電跡線，和/或(b)在電子裝置的覆蓋區內扇入電跡線。導電圖案可以使用鍍覆工藝形成，例如電鍍工藝或化學鍍工藝。導電圖案可包括導電材料，例如銅或其它可鍍覆金屬。導電圖案的位置可以使用光微影工藝等光圖案化工藝和光阻材料形成光微影遮罩來形成。RDL基板的電介質層可以利用光圖案化工藝進行圖案化，所述光圖案化工藝可包含光暴露於光圖案所要特徵所藉著的光微影遮罩，所述特徵例如是電介質層中的通孔。因此，電介質層可以由光可定義有機電介質材料製成，例如聚醯 亞胺(PI)、苯並環丁烯(BCB)或聚苯並噁唑(PBO)。此類電介質材料可以液體形式自旋或以其它方式塗佈，而不是作為預成型膜附接。為了使所要光定義特徵能夠適當地形成，此類光可定義電介質材料可以省略結構加強劑或者可以是無填充物的，且不具有可能會干擾來自光圖案化工藝的光的股線、編織線或其它顆粒。在一些實例中，無填充物電介質材料的這種無填充物特徵可使得所得電介質層的厚度減小。儘管上文所描述的光可定義電介質材料可以是有機材料，但是在其它實例中，RDL基板的電介質材料可包括一個或多個無機電介質層。無機電介質層的一些實例可包括氮化矽(Si3N4)、氧化矽(SiO2)和/或SiON。無機電介質層可以通過使用氧化或氮化工藝生長無機電介質層來形成，而不是使用光定義有機電介質材料形成。此類無機電介質層可以是無填充物的，且不具有股線、編織線或其它不相似的無機顆粒。在一些實例中，RDL基板可以省略永久性核心結構或載體，例如包括雙馬來醯亞胺三嗪(BT)或FR4的電介質材料，並且這些類型的RDL基板可稱為無核心基板。在本揭示內容的其它實例中，基板還可包括RDL基板。
在其它實例中，基板210可以是預成型基板。預成型基板可以在附接到電子裝置之前製造，並且可包括在相應導電層之間的電介質層。導電層可包括銅，並且可使用電鍍工藝形成。電介質層可以是相對較粗的非光可定義的層，它們可以作為預成型膜而不是液體附接，並且可包含具有股線、編織線和/或其它無機顆粒等填充物的樹脂，用於剛性和/或結構支撐。因為電介質層是非光可定義的，所以通孔或開口等特徵可以通過使用鑽孔或雷射來形成。在一些實例中，電介質層可包括預浸漬材料或味之素堆積膜(ABF)。預成型基板可包含永久性核心結構或載體，例如包括雙馬來醯亞胺三嗪(BT)或FR4的電介質材料，並且電介質層和導電層可以在永久性核心結構上形成。在其它實例中，預成型基板可以是省略了永久性核心結構的無核心基板，並且電介質層和導電層可以在 犧牲載體上形成，所述犧牲載體在形成電介質層和導電層之後且在附接到電子裝置之前去除。預成型基板可以重新稱為印刷電路板(PCB)或層壓基板。此類預成型基板可以通過半加成或改良型半加成工藝形成。在本揭示內容的其它實例中，基板還可包括預成型基板。
圖22A和22B示出處於製造後期的半導體裝置200的透視圖和橫截面圖。在圖22A和22B所示的實例中，外部互連件160可以在基板210上形成。在一些實例中，外部互連件160可以在通過基板210的電介質結構212暴露的導電結構211上形成。在一些實例中，凸塊下金屬化物(UBM)可以在通過電介質結構212暴露的導電結構211上形成，且外部互連件160可以在UBM上形成。
圖23A和23B示出處於製造後期的半導體裝置200的透視圖和橫截面圖。在圖23A和23B所示的實例中，載體201可以附接到基板210和外部互連件160上。在一些實例中，臨時接合層202可以附接到載體201的底側上，還可附接到基板210和外部互連件160上。臨時接合層202可環繞外部互連件160，並且可臨時附接到基板210的不與外部互連件160和/或導電結構211重疊的電介質結構212上。臨時接合層202在後續階段可以通過熱、光、化學溶液和/或物理外力與基板210和外部互連件160分隔開。載體201可具有在大約500μm到大約1500μm範圍內的厚度，且臨時接合層202可具有在大約50μm到大約150μm範圍內的厚度。在一些實例中，載體201和臨時接合層202的形狀、材料和/或製造方法可與上文所描述的載體101和臨時接合層102的那些類似或相同。
圖24A和24B示出處於製造後期的半導體裝置200的透視圖和橫截面圖。在圖24A和24B所示的實例中，載體101可以與介面膜280分隔開。在一些實例中，介面膜280可以保留，且只有載體101可以去除。在一些實例中，介面膜280可以保持處於它黏附到囊封物115、導電層103和黏附層270的狀態。因此，導電層103和黏附層270仍然受保護，而不會在半導體裝置200的製造期間暴露。 在一些實例中，介面膜280可去除。
圖25A和25B示出處於製造後期的半導體裝置200的透視圖和橫截面圖。組合件的定向已從先前階段翻轉。在圖25A和25B所示的實例中，開口280A可以在介面膜280中形成。開口280A可以在介面膜280中對應於基板互連件112的區域中形成。因此，基板互連件112的頂側可通過介面膜280的開口280A暴露。開口280A可以通過雷射鑽孔、機械鑽孔或/和化學蝕刻工藝來形成。
圖26A和26B示出處於製造後期的半導體裝置200的頂部平面圖和橫截面圖。在一些實例中，電子組件130可以附接到基板110上。電子組件130可包括頂蓋140，如先前描述(圖9)。在一些實例中，電子組件130可以使用黏合劑(圖16的黏合劑170A)附接。在一些實例中，電子組件130可以使用黏合劑170A附接到介面膜280中對應於電子組件120的區域上。在一些實例中，電子組件130可具有小於電子組件120的寬度。在一些實例中，電子組件130可具有大於電子組件120的寬度。在一些實例中，附接電子組件130，使得它的作用區域面朝上。在一些實例中，電子組件120的作用區域可向下朝向基板210。
圖27A和27B示出處於製造後期的半導體裝置200的頂部平面圖和橫截面圖。在圖27A和27B所示的實例中，內部互連件180可電連接電子組件130和基板互連件112。在一些實例中，內部互連件180可稱為導線或接合線。在一些實例中，內部互連件180可具有在大約30μm到大約70μm範圍內的弧高以及在大約15μm到大約25μm範圍內的直徑。在一些實例中，內部互連件180可以由金、銅或鋁製成。在一些實例中，內部互連件180可允許電子組件130電連接到外部組件。
圖28示出處於製造後期的半導體裝置200的橫截面圖。在圖28所示的實例中，罩蓋結構150可囊封定位在介面膜280上的電子組件130和內部互連件180。在一些實例中，罩蓋結構150可以與介面膜280和基板互連件112接觸。另 外，在一些實例中，罩蓋結構150可囊封電子組件130的側壁和頂側，但是不囊封電子組件130的底側，並且可囊封內部互連件180。在一些實例中，罩蓋結構150可以不囊封頂蓋140的頂側。頂蓋140的頂側可通過罩蓋結構150暴露。
圖29示出處於製造後期的半導體裝置200的橫截面圖。在圖29所示的實例中，載體201可以與基板210和外部互連件160分隔開以暴露。在一些實例中，臨時接合層202可以在附接到載體201上的同時與基板210和外部互連件160分隔開。在一些實例中，可以提供熱、光、化學溶液和/或物理外力，由此去除或減小臨時接合層202的接合強度。
圖30示出處於製造後期的半導體裝置200的橫截面圖。在圖30所示的實例中，半導體裝置200可以單粒化成離散半導體裝置。在一些實例中，半導體裝置200可以通過金剛石刀片或雷射光束分離成離散半導體裝置。由於鋸切或單粒化，基板囊封物115、基板導電結構211、電介質結構212或罩蓋結構150的側壁可以是大體上共平面的。
在單粒化時，半導體裝置200可對應於圖16中所示的描繪。從中可以瞭解，基板210的頂側耦合到基板110的底側，且外部互連件160耦合到基板210的底側。導電結構211包括導體(跡線、通孔、墊)，所述導體在電介質結構212的一個或多個層之間延伸或延伸穿過所述一個或多個層以在基板210的頂側到底側之間界定導電路徑。在一些實例中，導電結構211的導體可以在基板210的頂側處暴露，並且可耦合到電子組件120的端子121，其中端子121在基板110的底側處從囊封物115暴露。在一些實例中，導電結構211的導體可以在基板210的頂側處暴露，並且可耦合到基板互連件112，其中基板互連件112在基板110的底側處從囊封物115暴露。在一些實例中，基板210可以是RDL基板，其中電介質結構212的頂側或頂部電介質層可以與基板110的底側的輪廓保形。在一些實例中，基板110包括在電子組件120的頂側上在電子組件120和電子組件130之間的黏合劑 270。在一些實例中，黏合劑270的頂側可以從基板110的囊封物115暴露。在一些實例中，基板110的囊封物115可塗佈黏合劑270的側壁或者黏合劑270的底側中延伸超出電子組件120的覆蓋區的部分。
具有減小尺寸的半導體裝置200可通過所描述的製造方法來實現。在一些實例中，因為半導體裝置200的厚度和寬度可以通過此類製造方法減小，所以半導體裝置200可以適當地應用於可穿戴裝置。
圖31示出半導體裝置的橫截面圖。在圖31所示的實例中，半導體裝置300可包括基板110、電子組件320和330、罩蓋結構350，以及保護層370A和370B。
關於半導體裝置300呈現的基板110可類似於如先前關於半導體裝置100和200描述的基板110，但是包括嵌入式電子組件320和332。電子組件320可包括端子321和MEMS區域322。電子組件330可包括端子331。罩蓋結構350可包括隔室351和352及孔口390A和390B。
圖32到44示出用於製造半導體裝置300的示例方法的各個圖式。圖32A和32B示出處於製造早期的半導體裝置300的透視圖和橫截面圖。
在圖32A和32B所示的實例中，一對電子組件320和330可以平行黏附到設置在載體101中的導電層103。在一些實例中，多對電子組件320和330可以具有行和/或列的矩陣配置佈置在導電層103上或黏附到導電層103。在一些實例中，電子組件320和330可以使用黏合劑、膠黏膜或膠帶黏附到導電層103。電子組件320和330中的每一個可具有頂側、與頂側相對的底側及連接頂側和底側的側壁。在一些實例中，頂側可具有作用區域，且底側可具有非作用區域。電子組件320和330的底側可以黏附到載體101的導電層103。電子組件320和330中的每一個的頂側可包括至少一個端子321、331。端子321和331可包括或被稱作晶粒墊、接合墊、焊料凸塊或導柱凸塊。端子321和331中的每一個可具有在大約2μm 到大約80μm範圍內的寬度。電子組件320和330可稱為半導體晶粒或半導體晶片。另外，在一些實例中，電子組件320和/或330中的每一個可包括以下中的至少一個：MEMS組件、發光二極體或雷射等輻射發射組件、光學感測器、光檢測器或其它反射感測器等感測器或接收器組件、特定應用積體電路、邏輯晶粒、微控制單元、記憶體、數位訊號處理器、網路處理器、電源管理單元、音訊處理器、RF電路或無線基帶晶片上系統處理器。在實例中，電子組件320可以是光學感測器，且電子組件330可以是發光二極體。在實例中，對於光檢測與測距(LIDAR)系統來說，電子組件320可包括發射器，例如雷射，且電子組件330可包括反射感測器，例如光檢測器。電子組件320和330可具有在大約50μm到大約200μm範圍內的厚度。
圖33A和33B示出處於製造後期的半導體裝置300的透視圖和橫截面圖。在圖33A和33B所示的實例中，囊封物115可以在導電層103與電子組件320和330的表面上形成。在一些實例中，囊封物115可以與電子組件320和330的側壁接觸。另外，囊封物115可以與導電層103中不與電子組件320和330的底側重疊的表面接觸。另外，電子組件320和330的頂側可以與囊封物115的頂側大體上共平面。電子組件320和330可以水準地嵌入在囊封物115中，並且電子組件320和330的頂側可通過囊封物115的頂側暴露。
圖34A、34B和34C示出處於製造後期的半導體裝置300的透視圖、橫截面圖和頂部平面圖。在圖34A和34B所示的實例中，開口116可以在囊封物115中形成。在一些實例中，開口116可以在與電子組件320和330中的每一個的側壁間隔開的區域中形成，同時通過囊封物115。在一些實例中，開口116可包含圍繞電子組件320和330形成的多個開口。
圖35A和35B示出處於製造後期的半導體裝置300的透視圖和橫截面圖。在圖35A和35B所示的實例中，感光膜117可以在電子組件320和330及囊 封物115的頂側上層壓，然後進行圖案化。在一些實例中，感光膜117可封閉在囊封物115中形成的開口116，但是開口116可通過圖案化工藝打開。因此，感光膜117的開口可以與囊封物115的開口116連接。
圖36A和36B示出處於製造後期的半導體裝置300的透視圖和橫截面圖。在圖36A和36B所示的實例中，基板互連件112可以在囊封物115的開口116中形成。在一些實例中，基板互連件112可以填充在囊封物115的開口116中。
圖37A和37B示出處於製造後期的半導體裝置300的透視圖和橫截面圖。在圖37A和37B所示的實例中，感光膜117可以從囊封物115和/或電子組件320和330的頂側去除。在一些實例中，基板互連件112的頂側可以與電子組件320和330及囊封物115的頂側大體上共平面。在一些實例中，基板互連件112的頂側可通過囊封物115的頂側暴露。
基板110可包含囊封物115和基板互連件112，並且可配置成使得多對電子組件320和330平行嵌入在囊封物115和/或基板110中，從而為半導體裝置300提供減小的厚度。
圖38A和38B示出處於製造後期的半導體裝置300的頂部平面圖和橫截面圖。在圖38A和38B所示的實例中，內部互連件180A可電連接電子組件320的端子321和鄰近的基板互連件112，且內部互連件180B可電連接電子組件330的端子331和鄰近的基板互連件112。在一些實例中，內部互連件180A可允許電子組件320電連接到外部組件。在一些實例中，內部互連件180B可允許電子組件330電連接到外部組件。
圖39A和39B示出處於製造後期的半導體裝置300的頂部平面圖和橫截面圖。在圖39A和39B所示的實例中，保護層370A和370B可罩蓋電子組件320和330。在一些實例中，保護層370A和370B可罩蓋電子組件320和330的整個頂側，還可罩蓋電子組件320和330周圍的囊封物115的一些區域和內部互連件 180A和180B的一些區域。在一些實例中，內部互連件180A和180B的一些區域可從保護層370A和370B暴露。保護層370A和370B可以由透光材料製成，透光材料是對例如光的輻射透明或半透明的材料。在一些實例中，保護層370A和370B中的每一個可包括或被稱作絕緣體、電介質、保護層、透光層或線包覆膜(Film Over Wire/Film On Wire，FOW)。
在一些實例中，保護層370A和370B可以從液相絕緣體得到。在一些實例中，可將恆定數量的液相絕緣體施加到電子組件320和330中的每一個的頂側。此處，液相絕緣體可罩蓋內部互連件180A和180B的一些區域。液相絕緣體在它處於包裝材料中時可以液相存在。但是，一旦液相絕緣體施加到電子組件320和330的頂側，就像在本揭示內容中，它就可以變成固相絕緣體。在一些實例中，在施加到電子組件320和330的頂側之後，液相絕緣體可在室溫下處於液相，並且在它加熱到高於參考溫度的溫度然後冷卻時可以變成固相絕緣體。保護層370A和370B中的每一個可具有圓形區段(例如，上邊界)，這一圓形區段由於製造特徵而具有曲率半徑。保護層370A和370B可具有在大約50μm到大約100μm範圍內的厚度。保護層370A和370B可阻止電子組件320和330的頂側被腐蝕或損壞。
圖40A和40B示出處於製造後期的半導體裝置300的頂部平面圖和橫截面圖。在圖40A和40B所示的實例中，罩蓋結構350可以附接到基板110上。
罩蓋結構350可包括在電子組件320和內部互連件180A上方且環繞它們的隔室351。隔室351包括孔口390A，此孔口延伸穿過罩蓋結構350的頂側且允許光或輻射入射到電子組件320上。罩蓋結構350可包括在電子組件330和內部互連件180B上方且環繞它們的隔室352。隔室352包括孔口390B，此孔口延伸穿過罩蓋結構350的頂側且允許例如光的輻射從電子組件330發射。在一些實例中，孔口390A或390B可包括透光材料，或者透光材料可以位於孔口390A或390B 上或位於孔口390A或390B下。在一些實例中，孔口390A和390B中的每一個可以成形為圓形，或者可具有在大約400μm到大約600μm範圍內的直徑或廣度。罩蓋結構350可包括分隔壁355，其將隔室351和隔室352彼此分隔開來，並且可以阻止隔室352處的電子組件330的輻射直接入射到電子組件320或隔室351上。罩蓋結構350可稱為蓋、頂蓋或罩蓋。在一些實例中，罩蓋結構350可以使用金屬、塑膠、層壓基板或陶瓷預製，並且可以接合或黏附到基板110的囊封物115。罩蓋結構350可具有在大約400μm到大約600μm範圍內的高度。罩蓋結構350大體上可保護電子組件320和330及內部互連件180A和180B不受外部因素和/或環境暴露的影響。另外，罩蓋結構350的隔室351和352可阻止從例如電子組件330發射的輻射入射到鄰近的電子組件320中。
圖41示出處於製造後期的半導體裝置300的橫截面圖。在圖41所示的實例中，載體101可以與導電層103分隔開。在一些實例中，臨時接合層102可以在附接到載體101上的同時與導電層103分隔開。在一些實例中，可以提供熱、光、化學溶液和/或物理外力，由此去除或減小臨時接合層102的接合強度。因此，導電層103可能會暴露。
圖42示出處於製造後期的半導體裝置300的橫截面圖。在圖42所示的實例中，可以去除導電層103。在一些實例中，導電層103可以通過機械打磨和/或化學蝕刻去除。因此，電子組件320和330、基板互連件112及基板囊封物115的底側可能會暴露。在一些實例中，電子組件320和330、基板互連件112及基板囊封物115的底側可以是大體上共平面的。在一些實例中，電子組件320和330的底側與基板互連件112的底側可通過囊封物115的底側暴露。
圖43示出處於製造後期的半導體裝置300的橫截面圖。在圖43所示的實例中，外部互連件160可以設置在基板互連件112的底側上。外部互連件160可包括或通過低熔點材料連接到基板互連件112。外部互連件160可允許半導 體裝置300安裝到外部裝置上。
圖44示出處於製造後期的半導體裝置300的橫截面圖。在圖44所示的實例中，半導體裝置300可以單粒化成離散半導體裝置。在一些實例中，半導體裝置300可以通過金剛石刀片或雷射光束單粒化成離散半導體裝置。在一些實例中，基板囊封物115和罩蓋結構350的側壁可以是大體上共平面的。
在單粒化時，半導體裝置300可對應於圖31中所示的描繪。從中可以瞭解，電子組件320和電子組件330耦合到基板110或嵌入在基板110中，其中它們的側壁被囊封物115塗佈，且它們的頂側從囊封物115暴露。在一些實例中，電子組件320或電子組件330的底側可在基板110的底側處從囊封物115暴露。在一些實例中，電子裝置320的頂側包括作用區域和端子321。在一些實例中，電子裝置330的頂側包括作用區域和端子321。內部互連件180A將端子321耦合到基板110的基板互連件112，且內部互連件180B將端子331耦合到基板110的另一基板互連件112。電子裝置320和330通過基板110的囊封物115的一部分彼此分隔開。罩蓋結構350包括分隔壁355，其將隔室351和352分隔開來且位於隔開電子組件320與電子組件330的囊封物115的所述部分上方。在一些實例中，電子組件320可包括通過隔室352的孔口390B發射輻射的輻射發射組件。在一些實例中，電子組件330可包括通過隔室351的孔口390A感測或檢測由電子組件320發射的輻射的反射的輻射接收器組件。在一些實例中，保護層370A和370B相對於由電子組件330發射的輻射可以是半透明的，從而准許此類輻射從電子裝置330發射且電子裝置320能夠檢測此類輻射的反射。在一些實例中，分隔壁355或隔室351相對於由電子組件330發射的輻射可以是不透明的，從而阻止此類輻射進入隔室351並直接入射在電子組件320上而沒有通過孔口390A。
具有減小尺寸的半導體裝置300可通過所描述的製造方法來實現。在一些實例中，因為半導體裝置300的厚度和寬度可以通過此類製造方法減 小，所以半導體裝置300可以適當地應用於可穿戴裝置。
圖45示出示例半導體裝置400的橫截面圖。在圖45所示的實例中，半導體裝置400可包括基板110、電子組件120和430及罩蓋結構450。
相比於在本揭示內容的其它實例中的基板，基板110可進一步包括開口或孔口119。電子組件430可包括端子431和MEMS區域432。罩蓋結構450可包括隔室451。
基板110、罩蓋結構450、外部互連件160和內部互連件180A、180B和180C可稱為半導體封裝490，它可以向電子組件120和430提供保護，使其不受外部因素和/或環境暴露的影響。另外，半導體封裝490可提供外部組件和外部互連件160之間的電耦合。
圖46到56示出用於製造半導體裝置400的示例方法的各個圖式。
圖46A、46B、46C和46D示出處於製造早期的半導體裝置400的透視圖、頂部平面圖、橫截面圖和放大橫截面圖。在圖46A和46B所示的實例中，可以在囊封物115中形成至少兩個類型的開口116和119。定位成鄰近於電子組件120的開口(孔口)119可具有相對較大的直徑，並且可通過囊封物115和導電層103。開口116可以圍繞電子組件120和430及開口119的側面形成，並且可通過囊封物115。此處，可以形成具有相對較大的直徑或廣度的開口119以准許例如壓力信號的外部信號到達電子組件430。可以形成多個具有相對較小的直徑的開口116以提供去往基板互連件112的路徑。
開口119的形成可類似於本文關於其它實例所描述的開口116的形成。開口119可具有在大約400μm到大約500μm範圍內的直徑，且開口116可具有在大約5μm到大約20μm範圍內的直徑。
圖47A、47B和47C示出處於製造後期的半導體裝置400的透視圖、橫截面圖和放大橫截面圖。在圖47A和47B所示的實例中，感光膜117可以在電子 組件120和430及囊封物115的頂側上層壓，然後進行圖案化。感光膜117可封閉在囊封物115中形成的開口116和119，但是只有開口116可以通過圖案化工藝打開。在一些實例中，感光膜117中可由於圖案化而形成開口。因此，感光膜117的開口可與囊封物115的開口116連接。此處，開口119可仍然處於閉合狀態中。
圖48A、48B和48C示出處於製造後期的半導體裝置400的透視圖、橫截面圖和放大橫截面圖。在圖48A和48B所示的實例中，基板互連件112可以在囊封物115的開口116中形成。在一些實例中，基板互連件112可以填充在囊封物115的開口116中。在一些實例中，因為基板110的開口119仍然被感光膜117封閉，所以開口119中沒有形成任何互連件。
圖49A、49B、49C和49D示出處於製造後期的半導體裝置400的透視圖、橫截面圖、頂部平面圖和放大橫截面圖。在圖49A和49B所示的實例中，感光膜117可以從囊封物115和/或電子組件120的頂側去除。基板互連件112的頂側可以與電子組件120和囊封物115的頂側大體上共平面。在一些實例中，基板互連件112的頂側可通過囊封物115的頂側暴露。另外，開口119和安置在開口119的內側的臨時接合層102可通過囊封物115暴露。
基板110可包含囊封物115、基板互連件112和開口119，並且可配置成使得電子組件120嵌入在囊封物115中。在一些實例中，電子組件120可以嵌入在基板110中，且開口119可以在基板110中形成，從而使半導體裝置400具有減小的厚度和提高的效率。
圖50A和50B示出處於製造後期的半導體裝置400的透視圖和橫截面圖。在圖50A和50B所示的實例中，電子組件430可以附接到基板110的囊封物115上。在一些實例中，電子組件430可以設置在對應於在囊封物115中形成的開口119(與其重疊)的區域上方。在一些實例中，囊封物115的開口119可被電子組件430封閉。因此，外部信號(例如，壓力、聲音等)可以通過基板110的開 口119傳輸到電子組件430。在一些實例中，電子組件430可以使用黏合劑黏附到基板110的囊封物115。在一些實例中，電子組件430可包括端子431和暴露於開口119的MEMS區域(例如，隔膜區域)432。電子組件430可包括或被稱作MEMS、半導體晶粒或半導體晶片。電子組件430可具有在大約150μm到大約250μm範圍內的厚度。電子組件430可用作麥克風或壓力感測器。
圖51A和51B示出處於製造後期的半導體裝置400的透視圖和橫截面圖。在圖51A和51B所示的實例中，內部互連件180A可電連接電子組件120和基板互連件112，內部互連件180B可電連接電子組件430和基板互連件112，且內部互連件180C可電連接電子組件120和電子組件430。在一些實例中，電子組件120的作用區域可包括用於處理來自電子組件430的MEMS的信號的處理電路。在一些實例中，內部互連件180A可允許電子組件120電連接到外部組件，且內部互連件180B可允許電子組件430電連接到外部組件。
圖52A和52B示出處於製造後期的半導體裝置400的透視圖和橫截面圖。在圖52A和52B所示的實例中，罩蓋結構450可以黏附到基板110。罩蓋結構450可以罩蓋電子組件120和430，並且可以界定環繞內部互連件180A、180B和180C的隔室451。罩蓋結構450可大體上保護電子組件120和430及內部互連件180A、180B和180C不受外部因素和/或環境暴露的影響。
圖53示出處於製造後期的半導體裝置400的橫截面圖。在圖53所示的實例中，載體101可以與導電層103分隔開。在一些實例中，臨時接合層102可以在附接到載體101上的同時與導電層103分隔開。因此，導電層103可能會暴露。另外，在一些實例中，開口119也可能會暴露。
圖54示出處於製造後期的半導體裝置400的橫截面圖。在圖54所示的實例中，可以去除導電層103。在一些實例中，導電層103可以通過機械打磨和/或化學蝕刻去除。電子組件430、基板互連件112和囊封物115的底側可能會暴 露。在一些實例中，定位成對應於電子組件430的開口119可通過囊封物115暴露。
圖55示出處於製造後期的半導體裝置400的橫截面圖。在圖55所示的實例中，外部互連件160可以設置在基板互連件112的底側上。通過這種方式，通過基板110和嵌入在基板110中的電子組件120的開口119可以在外部互連件160之間定位/暴露。
圖56示出處於製造後期的半導體裝置400的橫截面圖。在圖56所示的實例中，半導體裝置400可以單粒化成離散半導體裝置。在一些實例中，半導體裝置400可以通過金剛石刀片或雷射光束單粒化成離散半導體裝置。囊封物115和罩蓋結構450的側壁可以是大體上共平面的。
具有減小尺寸的半導體裝置400可通過所描述的製造方法來實現。在一些實例中，因為半導體裝置400的厚度和寬度可以通過此類製造方法減小，所以半導體裝置400可以適當地應用於可穿戴裝置。
本揭示內容包含對某些實例的引用，然而，所屬領域的技術人員應理解，在不脫離本揭示內容的範圍的情況下，可以做出各種改變並且可以取代等同物。另外，在不脫離本揭示內容的範圍的情況下可以對揭示內容的實例進行修改。因此，希望本揭示內容不限於揭示的實例，而是本揭示內容將包含屬於所附申請專利範圍的範疇內的所有實例。
100:半導體裝置
110:基板
112:基板互連件
115:囊封物
120:電子組件
121:端子
130:電子組件
131:端子
132:微機電系統(MEMS)區域
140:頂蓋
150:罩蓋結構
160:外部互連件
170A:黏合劑
170B:黏合劑
180A:內部互連件
180B:內部互連件
190:半導體封裝

Claims (16)

  1. 一種電子裝置，其包括：第一基板，其包括：第一基板頂側；第一基板底側；第一基板側壁；第一囊封物，其從所述第一基板底側延伸到所述第一基板頂側，其中所述第一囊封物包括第一模製層；以及第一基板互連件，其從所述第一基板底側延伸到所述第一基板頂側且被所述第一囊封物塗佈；第一電子組件，其嵌入在所述第一基板中且包括：第一組件頂側；第一組件底側；以及第一組件側壁，其被所述第一囊封物塗佈；第二電子組件，其在所述第一基板上且包括：第二組件頂側，其包括第二組件端子和第二作用區域；第二組件底側，其耦合到所述第一基板頂側；以及第二組件側壁；第一內部互連件，其將所述第二組件端子耦合到所述第一基板互連件；以及罩蓋結構，其在所述第一基板上且罩蓋所述第二組件側壁和所述第一內部互連件，其中所述罩蓋結構包括塗佈所述第一模製層和所述第二組件側壁的第二模製層。
  2. 根據請求項1所述的電子裝置，其包括：頂蓋，其附接到所述第二組件頂側上；以及 所述第二作用區域和所述頂蓋之間的間隙；其中所述罩蓋結構包括塗佈所述第二組件側壁和所述頂蓋的側壁的第二囊封物。
  3. 根據請求項2所述的電子裝置，其中：所述第二囊封物塗佈所述第一基板頂側、所述第一組件頂側和所述第一內部互連件；且所述頂蓋的頂側從所述第二囊封物暴露。
  4. 根據請求項1所述的電子裝置，其包括：第二內部互連件；其中：所述第一基板包括從所述第一基板底側延伸到所述第一基板頂側且被所述第一囊封物塗佈的第二基板互連件；所述第二作用區域包括微機電系統(MEMS)；所述第一組件頂側包括第一組件端子和用於處理來自所述微機電系統的信號的處理電路；所述第二電子組件與所述第一電子組件重疊，但是使所述第一組件端子暴露；且所述第二內部互連件將所述第一組件端子耦合到所述第二基板互連件。
  5. 根據請求項1所述的電子裝置，其中：所述第一基板包括在所述第一組件頂側上且在所述第一電子組件和所述第二電子組件之間的第一黏合劑；所述第一黏合劑的頂側從所述第一囊封物暴露；且所述第一囊封物塗佈所述第一黏合劑的底側的一部分。
  6. 根據請求項1所述的電子裝置，其中：所述第一基板互連件包括：導電垂直通孔；以及電介質罩殼，其圍繞所述導電垂直通孔且被所述第一囊封物塗佈。
  7. 根據請求項1所述的電子裝置，其包括：第二內部互連件；其中：所述第一基板包括穿過所述第一囊封物從所述第一基板頂側到所述第一基板底側的開口；所述第二電子組件的所述第二作用區域包括微機電系統(MEMS)；所述第一組件頂側包括用於處理來自所述微機電系統的信號的處理電路；所述第二電子組件位於所述第一基板的所述開口上方，其中所述微機電系統暴露於所述開口；所述罩蓋結構界定含有所述第二電子組件的隔室；且所述第二內部互連件將所述第二電子組件耦合到所述第一電子組件。
  8. 根據請求項1所述的電子裝置，其包括：黏合劑，其在所述第二組件底側和所述第一組件頂側之間；其中：所述罩蓋結構包括第二囊封物；且所述第二囊封物塗佈所述第二組件側壁、所述第一基板頂側以及所述黏合劑的頂側中延伸超出所述第二電子組件的覆蓋區的部分。
  9. 一種電子裝置，其包括：第一基板，其包括： 第一基板頂側；第一基板底側；第一基板側壁；第一囊封物，其從所述第一基板底側延伸到所述第一基板頂側；以及第一基板互連件，其從所述第一基板底側延伸到所述第一基板頂側且被所述第一囊封物塗佈；第一電子組件，其嵌入在所述第一基板中且包括：第一組件頂側；第一組件底側，其中所述第一組件底側包括第一作用區域；以及第一組件側壁，其被所述第一囊封物塗佈；第二電子組件，其在所述第一基板上且包括：第二組件頂側，其包括第二組件端子和第二作用區域；第二組件底側，其耦合到所述第一基板頂側；以及第二組件側壁；第一內部互連件，其將所述第二組件端子耦合到所述第一基板互連件；以及罩蓋結構，其在所述第一基板上且罩蓋所述第二組件側壁和所述第一內部互連件；以及其中所述第一作用區域在所述第一基板底側處從所述第一囊封物暴露且背對所述第二作用區域。
  10. 根據請求項9所述的電子裝置，其包括：第二基板，其包括：第二基板頂側，其耦合到所述第一基板底側；第二基板底側；第二基板電介質結構；以及 第二基板導電結構，其包括：第一導體，其在所述第二基板頂側處從所述第二基板電介質結構暴露；以及第二導體，其在所述第二基板頂側處從所述第二基板電介質結構暴露；以及外部互連件，其耦合到所述第二基板底側；其中：所述第一組件底側包括在所述第一基板底側處從所述第一基板的所述第一囊封物暴露的第一組件端子；所述第一組件端子耦合到所述第二基板的所述第一導體；且所述第一基板互連件耦合到所述第二基板的所述第二導體。
  11. 根據請求項10所述的電子裝置，其中：所述第二基板是重新分佈層基板，其中所述第二基板電介質結構是與所述第一基板底側保形(conformal)。
  12. 一種電子裝置，其包括：第一基板，其包括：第一基板頂側；第一基板底側；第一基板側壁；第一囊封物，其從所述第一基板底側延伸到所述第一基板頂側；第一基板互連件，其從所述第一基板底側延伸到所述第一基板頂側且被所述第一囊封物塗佈；以及第二基板互連件，其從所述第一基板底側延伸到所述第一基板頂側且 被所述第一囊封物塗佈；第一電子組件，其耦合到所述第一基板且包括：第一組件頂側，其從所述第一囊封物暴露且包括第一組件端子和第一作用區域；第一組件底側；以及第一組件側壁，其被所述第一囊封物塗佈，其中所述第一組件底側從所述第一囊封物暴露；第二電子組件，其耦合到所述第一基板且包括：第二組件頂側，其從所述第一囊封物暴露且包括第二組件端子和第二作用區域；第二組件底側；以及第二組件側壁，其被所述第一囊封物塗佈，其中所述第二組件底側從所述第一囊封物暴露；第一內部互連件，其將所述第一組件端子耦合到所述第一基板互連件；第二內部互連件，其將所述第二組件端子耦合到所述第二基板互連件；以及罩蓋結構，其在所述第一基板上。
  13. 根據請求項12所述的電子裝置，其中：所述罩蓋結構包括分隔壁，其在所述第一基板上方將第一隔室與第二隔室分隔開來；所述第一隔室在所述第一電子組件上方且包括穿過所述罩蓋結構的頂側的第一孔口；且所述第二隔室在所述第二電子組件上方且包括穿過所述罩蓋結構的所述頂側的第二孔口。
  14. 根據請求項12所述的電子裝置，其中： 所述第一電子組件的所述第一作用區域包括配置成發射輻射脈衝的輻射發射器；且所述第二電子組件的所述第二作用區域包括配置成檢測所述輻射脈衝的反射的反射感測器。
  15. 根據請求項12所述的電子裝置，其包括：第一保護層，其在所述第一電子組件上方；第二保護層，其在所述第二電子組件上方；其中：所述罩蓋結構包括所述第一保護層和所述第二保護層之間的分隔壁；所述第一保護層和所述第二保護層是透光的；且所述分隔壁是不透明的。
  16. 一種製造電子裝置的方法，其包括：提供第一基板，所述第一基板包括：第一囊封物，其從第一基板底側延伸到第一基板頂側；以及第一基板互連件，其從所述第一基板底側延伸到所述第一基板頂側；提供第一電子組件，所述第一電子組件耦合到所述第一基板且包括：第一組件頂側，其從所述第一基板頂側暴露；第一組件底側；第一作用區域；以及第一組件側壁，其在所述第一組件頂側和所述第一組件底側之間；提供第二電子組件，所述第二電子組件耦合到所述第一基板且包括：第二組件頂側，其從所述第一基板頂側暴露；第二組件底側；第二作用區域；以及 第二組件側壁，其在所述第二組件頂側和所述第二組件底側之間；提供將所述第二電子組件耦合到所述第一基板互連件的第一內部互連件；以及在所述第一基板上提供罩蓋結構；其中提供所述第一基板包括：提供載體；將所述第一電子組件附接到所述載體上；以及將所述第一囊封物模製為第一模製層，所述第一模製層塗佈所述第一組件側壁和所述第一基板互連件，但是使所述第一組件頂側暴露；其中提供所述第二電子組件包括將所述第二電子組件附接到所述第一基板頂側上；且其中提供所述罩蓋結構包括將第二囊封物模製為塗佈所述第一基板頂側和所述第二組件側壁的第二模製層。
TW109122255A 2019-07-09 2020-07-01 半導體裝置和相關方法 TWI891645B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/505,957 US11383970B2 (en) 2019-07-09 2019-07-09 Semiconductor devices and related methods
US16/505,957 2019-07-09

Publications (2)

Publication Number Publication Date
TW202116661A TW202116661A (zh) 2021-05-01
TWI891645B true TWI891645B (zh) 2025-08-01

Family

ID=74058733

Family Applications (2)

Application Number Title Priority Date Filing Date
TW109122255A TWI891645B (zh) 2019-07-09 2020-07-01 半導體裝置和相關方法
TW114125500A TW202539981A (zh) 2019-07-09 2020-07-01 半導體裝置和相關方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW114125500A TW202539981A (zh) 2019-07-09 2020-07-01 半導體裝置和相關方法

Country Status (4)

Country Link
US (3) US11383970B2 (zh)
KR (2) KR102858683B1 (zh)
CN (1) CN112216682A (zh)
TW (2) TWI891645B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110316130A1 (en) * 2010-06-23 2011-12-29 Freescale Semiconductor, Inc. Thin semiconductor package and method for manufacturing same
US9461018B1 (en) * 2015-04-17 2016-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out PoP structure with inconsecutive polymer layer
TW201903907A (zh) * 2017-03-23 2019-01-16 美商艾馬克科技公司 具分層柱的半導體裝置及其製造方法
US20190164909A1 (en) * 2017-11-27 2019-05-30 Powertech Technology Inc. Package structure and manufacturing method thereof

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5258647A (en) * 1989-07-03 1993-11-02 General Electric Company Electronic systems disposed in a high force environment
JP2006128647A (ja) * 2004-09-28 2006-05-18 Dainippon Printing Co Ltd センサーチップおよびその製造方法
TWI301823B (en) * 2006-08-29 2008-10-11 Ind Tech Res Inst Package structure and packaging method of mems microphone
JP2009081289A (ja) * 2007-09-26 2009-04-16 Denso Corp 半導体装置、その固定構造、及びその異物除去方法
US20090134481A1 (en) * 2007-11-28 2009-05-28 Analog Devices, Inc. Molded Sensor Package and Assembly Method
US7843021B2 (en) * 2008-02-28 2010-11-30 Shandong Gettop Acoustic Co. Ltd. Double-side mountable MEMS package
US8359927B2 (en) * 2009-08-12 2013-01-29 Freescale Semiconductor, Inc. Molded differential PRT pressure sensor
KR101855294B1 (ko) * 2010-06-10 2018-05-08 삼성전자주식회사 반도체 패키지
US9818734B2 (en) * 2012-09-14 2017-11-14 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming build-up interconnect structures over a temporary substrate
US9508674B2 (en) * 2012-11-14 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Warpage control of semiconductor die package
US20140264808A1 (en) * 2013-03-15 2014-09-18 Andreas Wolter Chip arrangements, chip packages, and a method for manufacturing a chip arrangement
US9082681B2 (en) * 2013-03-29 2015-07-14 Stmicroelectronics Pte Ltd. Adhesive bonding technique for use with capacitive micro-sensors
KR101538541B1 (ko) 2013-07-16 2015-07-22 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
WO2015031711A1 (en) * 2013-08-29 2015-03-05 Robert Bosch Gmbh Molded lead frame package with embedded die
EP2881753B1 (en) * 2013-12-05 2019-03-06 ams AG Optical sensor arrangement and method of producing an optical sensor arrangement
EP3018092A1 (en) * 2014-11-10 2016-05-11 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft MEMS package
EP3218303B1 (de) * 2014-11-10 2021-07-07 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Mems package
US9666502B2 (en) * 2015-04-17 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Discrete polymer in fan-out packages
US9679801B2 (en) * 2015-06-03 2017-06-13 Apple Inc. Dual molded stack TSV package
KR101809521B1 (ko) * 2015-09-04 2017-12-18 주식회사 네패스 반도체 패키지 및 그 제조방법
ITUA20162959A1 (it) * 2016-04-28 2017-10-28 St Microelectronics Srl Modulo di trasduzione multi-camera, apparecchiatura includente il modulo di trasduzione multi-camera e metodo di fabbricazione del modulo di trasduzione multi-camera
US10068853B2 (en) 2016-05-05 2018-09-04 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method of fabricating the same
US9793427B1 (en) * 2016-07-25 2017-10-17 Stmicroelectronics Pte Ltd Air venting on proximity sensor
CN109716509A (zh) * 2016-09-30 2019-05-03 英特尔公司 内插器封装上的嵌入式管芯
US10937772B2 (en) * 2019-05-29 2021-03-02 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package and method for manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110316130A1 (en) * 2010-06-23 2011-12-29 Freescale Semiconductor, Inc. Thin semiconductor package and method for manufacturing same
US9461018B1 (en) * 2015-04-17 2016-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out PoP structure with inconsecutive polymer layer
TW201903907A (zh) * 2017-03-23 2019-01-16 美商艾馬克科技公司 具分層柱的半導體裝置及其製造方法
US20190164909A1 (en) * 2017-11-27 2019-05-30 Powertech Technology Inc. Package structure and manufacturing method thereof

Also Published As

Publication number Publication date
TW202116661A (zh) 2021-05-01
US11383970B2 (en) 2022-07-12
KR20210006849A (ko) 2021-01-19
US20230002217A1 (en) 2023-01-05
US20250326632A1 (en) 2025-10-23
KR102858683B1 (ko) 2025-09-12
US12421105B2 (en) 2025-09-23
KR20250135759A (ko) 2025-09-15
TW202539981A (zh) 2025-10-16
US20210009406A1 (en) 2021-01-14
CN112216682A (zh) 2021-01-12

Similar Documents

Publication Publication Date Title
US7923295B2 (en) Semiconductor device and method of forming the device using sacrificial carrier
TWI870417B (zh) 半導體裝置及製造半導體裝置的方法
KR20180027304A (ko) 반도체 장치 및 이의 제조 방법
US11626337B2 (en) Semiconductor devices and methods of manufacturing semiconductor devices
US20240395725A1 (en) Semiconductor devices and methods of manufacturing semiconductor devices
CN120545254A (zh) 半导体装置和制造半导体装置的方法
TW202512448A (zh) 電子裝置及製造電子裝置的方法
CN119208268A (zh) 电子装置以及制造电子装置的方法
TW202416469A (zh) 電子裝置及製造電子裝置的方法
US20250338680A1 (en) Semiconductor devices and methods of manufacturing semiconductor devices
US11830860B2 (en) Semiconductor devices and methods of manufacturing semiconductor devices
TWI891645B (zh) 半導體裝置和相關方法
TWI866990B (zh) 半導體裝置及製造半導體裝置的方法
US20240112975A1 (en) Electronic devices and methods of manufacturing electronic devices
TW202518735A (zh) 電子裝置及製造電子裝置的方法
TW202445816A (zh) 電子裝置及製造電子裝置的方法
KR20250167501A (ko) 전자 장치 및 전자 장치 제조 방법
TW202533400A (zh) 電子裝置及製造電子裝置的方法
TW202601907A (zh) 半導體裝置及製造半導體裝置的方法
CN120895556A (zh) 电子装置及制造电子装置的方法