TWI891215B - 電容器結構以及包括其的半導體裝置 - Google Patents

Abstract

本發明提供一種電容器結構以及半導體裝置。電容器結構包含：下部電極，位於基底上；支撐層，位於下部電極的側壁上，支撐層包含絕緣材料；介面結構，具有：第一介面圖案，位於下部電極的側壁上，第一介面圖案包含第一金屬，以及第二介面圖案，包含第一介面圖案的外側壁上的第一部分及支撐層的表面上的第二部分，第二介面圖案包含第二金屬的氧化物；介電圖案，位於介面結構上；以及上部電極，位於介電圖案上，其中第二介面圖案的第二部分更包含第一金屬。

Description

電容器結構以及包括其的半導體裝置

本揭露的實例實施例是關於一種電容器結構及包含其的半導體裝置。

[相關申請案的交叉參考]

本申請案主張在韓國智慧財產局於2023年3月6日申請的韓國專利申請案第10-2023-0028947號及2023年9月11日申請的申請案第10-2023-0120300號的優先權，其揭露內容以全文引用的方式併入本文中。

包含於動態隨機存取記憶體(dynamic random access memory；DRAM)裝置中的電容器結構可包含：電容器，具有依序堆疊的下部電極、介電層以及上部電極；以及支撐層，其中各者可接觸下部電極的表面且在豎直方向上彼此間隔開。可為導電的介面層可另外安置於下部電極與介電層之間。

根據實例實施例，提供一種電容器結構。電容器結構可包 含：下部電極，位於基底上；支撐層，位於下部電極的側壁上，支撐層包含絕緣材料；介面結構，位於下部電極上；介電圖案，位於介面結構上；以及上部電極，位於介電圖案上。介面結構可包含：第一介面圖案，位於下部電極的側壁上，第一介面圖案包含第一金屬；以及第二介面圖案，位於第一介面圖案上且包含第二金屬的氧化物，第二介面圖案包含第一介面圖案的外側壁上的第一部分及沿著支撐層的表面自第一部分延伸的第二部分，且第二部分包含第一金屬。

根據實例實施例，提供一種電容器結構。電容器結構可包含：下部電極，位於基底上；支撐層，位於下部電極的側壁上，支撐層包含絕緣材料；介面結構，位於下部電極上；介電圖案，位於介面結構上；以及上部電極，位於介電圖案上。介面結構可包含：第一介面圖案，位於下部電極的側壁上，第一介面圖案包含第一金屬的氧化物；以及第二介面圖案，位於第一介面圖案上且包含第二金屬的氧化物，第二介面圖案包含第一介面圖案的外側壁上的第一部分及沿著支撐層的表面自第一部分延伸的第二部分，其中第二介面圖案的第二部分在豎直方向上的厚度大於第二介面圖案的第一部分在水平方向上的厚度，豎直方向實質上垂直於基底的上部表面，且水平方向實質上平行於基底的上部表面。

根據實例實施例，提供一種半導體裝置。半導體裝置可包含：主動圖案，位於基底上；閘極結構，位於主動圖案的上部部分中，閘極結構在實質上平行於基底的上部表面的第一方向上延伸；位元線結構，位於主動圖案的中間部分上，位元線結構在實質上平行於基底的上部表面且與第一方向交叉的第二方向上延伸；接觸 插塞結構，位於主動圖案的相對末端中的各者上；以及電容器結構，位於接觸插塞結構上。電容器結構可包含：下部電極，位於基底上；支撐層，位於下部電極的側壁上，支撐層包含絕緣材料；介面結構；介電圖案，位於介面結構上；以及上部電極，位於介電圖案上。介面結構可包含：第一介面圖案，位於下部電極的側壁上，第一介面圖案包含第一金屬；以及第二介面圖案，包含第一介面圖案的外側壁上的第一部分及支撐層的表面上的第二部分，第二介面圖案包含第二金屬的氧化物，且第二介面圖案的第二部分更包含第一金屬。

10、300:基底

20:第一絕緣間層

25:第一導電圖案

30:第一蝕刻終止層

40:模製層

50:支撐層

55:第一開口

60:下部電極

60a:摻雜區

70:第三開口

80:第一初步介面層

80a:第一部分

80b:第二部分

83:第一介面層

83a:第三部分

83b:第四部分

85:第一介面圖案

90:第二介面層

90a:第五部分

90b:第六部分

95:第二介面圖案

95a:第七部分

95b:第六部分

97:介面結構

100:介電層

105:介電圖案

107:介面氧化層

110:上部電極

120:第一電容器

120':第二電容器

130:上部電極板

305:主動圖案

310:隔離圖案

330:第一閘極絕緣圖案

340:第一閘極電極

350:閘極罩幕

360:閘極結構

400:第二絕緣層

405:第二絕緣圖案

410:第三絕緣層

415:第三絕緣圖案

420:第四絕緣層

425:第四絕緣圖案

430:絕緣層結構

435:第一絕緣圖案結構

440:第四開口

450:第一導電層

455:第二導電圖案

460:第一障壁層

465:第一障壁圖案

470:第二導電層

475:第三導電圖案

480:第一罩幕層

485:第一罩幕

565:第二蝕刻終止圖案

585:第一封蓋圖案

595:第一位元線結構

600:第一間隔件

610:第五絕緣圖案

620:第六絕緣圖案

630:第二間隔件

635:空氣間隔件

640:第五開口

650:第三間隔件

660:初步間隔件結構

665:間隔件結構

675:下部接觸插塞

680:第二犧牲圖案

685:第二封蓋圖案

690:第四間隔件

700:金屬矽化物圖案

730:第二障壁層

735:第二障壁圖案

740:第二金屬層

745:第二金屬圖案

755:上部接觸插塞

760:第九開口

770:第七絕緣圖案

780:第八絕緣圖案

790:第二絕緣圖案結構

A-A'、B-B':線

D1:第一方向

D2:第二方向

D3:第三方向

T1:第一厚度

T2:第二厚度

T3:第三厚度

T4:第四厚度

X:區

藉由參考隨附圖式詳細描述例示性實施例，特徵將對於所屬領域中具有通常知識者變得顯而易見，其中：圖1為示出根據實例實施例的第一電容器結構的橫截面圖。

圖2為圖1的區X的放大橫截面圖。

圖3至圖12為示出形成根據實例實施例的第一電容器結構的方法中的階段的橫截面圖。

圖13為示出根據實例實施例的第二電容器結構的橫截面圖。

圖14為示出根據實例實施例的半導體裝置的平面圖。

圖15為沿著圖14的線A-A'截取的橫截面圖。

圖16至圖31為示出製造根據實例實施例的半導體裝置的方法中的階段的平面圖及橫截面圖。

參考隨附圖式，根據實例實施例的電容器結構及其製造方法，包含電容器結構的半導體裝置及其製造方法的以上及其他態樣以及特徵將自以下詳細描述容易地理解。應理解，儘管本文中可使用術語「第一」、「第二」及/或「第三」來描述各種材料、層、區、襯墊、電極、圖案、結構及/或製程，但這些各種材料、層、區、襯墊、電極、圖案、結構及/或製程不應受這些術語限制。這些術語僅用於區分一個材料、層、區、襯墊、電極、圖案、結構或製程與另一材料、層、區、襯墊、電極、圖案、結構或製程。因此，「第一」、「第二」及/或「第三」可分別針對各材料、層、區、電極、襯墊、圖案、結構或製程而選擇性地或可互換地使用。

圖1為示出根據實例實施例的第一電容器結構的橫截面圖，及圖2為圖1的區X的放大橫截面圖。

參考圖1及圖2，第一電容器結構可包含基底10上的第一電容器120、支撐層50以及上部電極板130。第一電容器120可包含下部電極60、具有第一介面圖案85及第二介面圖案95的介面結構97、介電圖案105以及上部電極110。第一電容器結構可更包含：第一導電圖案25，接觸下部電極60的上部表面；第一絕緣間層20，含有第一導電圖案25；以及第一蝕刻終止層30，在基底10上。

基底10可包含矽、鍺、矽鍺或III-V族化合物半導體，例如，GaP、GaAs或GaSb。在實例實施例中，基底10可為絕緣層上矽(silicon-on-insulator；SOI)基底或絕緣層上鍺(germanium-on-insulator；GOI)基底。

第一導電圖案25可包含例如接觸插塞、著陸襯墊等，且 多個第一導電圖案25可在實質上平行於基底10的上部表面的水平方向上彼此間隔開。第一絕緣間層20可包含氧化物，例如氧化矽或低k介電材料，且第一導電圖案25可包含例如金屬、金屬氮化物、金屬矽化物、摻雜多晶矽等。

第一蝕刻終止層30可形成於第一絕緣間層20上。第一蝕刻終止層30可包含絕緣氮化物，例如氮化矽、硼氮化矽、碳氮化矽等。

在實例實施例中，第一蝕刻終止層30可更包含第一金屬。第一金屬可包含例如鈧(Sc)、釔(Y)、鈦(Ti)、釩(V)、鈮(Nb)、鉭(Ta)、鉻(Cr)、鉬(Mo)、鎢(W)、鐵(Fe)、釕(Ru)、鋨(Os)、鈷(Co)、銠(Rh)、銥(Ir)、硼(B)、錫(Sn)等。另外，第一蝕刻終止層30可更包含第二金屬。舉例而言，第二金屬可包含具有四價電子的金屬，例如鉿；或具有三價電子的金屬，例如鋁。

下部電極60可延伸穿過第一蝕刻終止層30，且可接觸第一導電圖案25中的對應一者的上部表面。舉例而言，下部電極60可具有在實質上垂直於基底10的上部表面的豎直方向上延伸的柱的形狀。在另一實例中，下部電極60可具有杯或空心圓柱的形狀。下部電極60可包含例如金屬、金屬氮化物、摻雜有雜質的多晶矽等。

在實例實施例中，下部電極60的與介面結構97接觸的一部分及下部電極60的與上部電極板130接觸的一部分可稱為摻雜區60a(例如，摻雜區60a在圖1中由虛線指示)。下部電極60的摻雜區60a可更包含第一金屬，且因此，摻雜區60a可具有比 下部電極60的不包含摻雜區60a的其他部分更高的導電性。因此，下部電極60的總導電性可增加。

舉例而言，下部電極60的多個摻雜區60a可在豎直方向上彼此間隔開。在另一實例中，在豎直方向上彼此鄰近的摻雜區60a可合併且彼此連接。

支撐層50可形成於下部電極60中的各者的側壁上，且可具有板的形狀，板具有實質上平行於基底10的上部表面的下部表面及上部表面。在實例實施例中，多個支撐層50可在實質上垂直於基底10的上部表面的豎直方向上彼此間隔開，例如支撐層50可垂直於下部電極60縱向延伸。

支撐層50可包含絕緣氮化物，例如氮化矽。然而，在實例實施例中，支撐層50可更部分地包含第一金屬及第二金屬。

介面結構97可包含第一介面圖案85及第二介面圖案95，所述圖案依序堆疊於下部電極60的側壁上，例如堆疊於下部電極60的面向上部電極110的橫向側壁上。舉例而言，如圖1中所示出，第一介面圖案85及第二介面圖案95中的各者可位於(例如，可直接接觸)支撐層50的下部表面及上部表面的部分上。舉例而言，如圖1中進一步示出，介面結構97的第一介面圖案85及第二介面圖案95可在下部電極60的橫向側壁與介電圖案105面向下部電極60的橫向側壁之間分離。

詳言之，第一介面圖案85可覆蓋下部電極60的側壁及支撐層50的鄰近於下部電極60的表面的一部分(例如，可直接位於其上)。在實例實施例中，第一介面圖案85可包含第一金屬、第一金屬的氧化物或第一金屬的氮化物，且因此可為導電的。

在實例實施例中，第一介面圖案85可為多層。舉例而言，第一介面圖案85可包含依序堆疊的氧化鈦層及氧化鈮層、依序堆疊的氧化鈮層及氧化鈦層或依序堆疊的氧化鈦層、氧化鈮層以及氧化鈦層。

第二介面圖案95可具有絕緣屬性，且可包含支撐層50的表面上的第六部分95b及在豎直方向上自第六部分95b延伸且覆蓋第一介面圖案85的外側壁的第七部分95a。舉例而言，如圖1及圖2中所示出，第一介面圖案85可具有沿著下部電極60的橫向側壁縱向延伸的線性結構，且第二介面圖案95的第六部分95b及第七部分95a可配置成包圍介電圖案105及上部電極110的四邊形框架。在實例實施例中，第二介面圖案95可包含第二金屬的氧化物。

在實例實施例中，第二介面圖案95的第六部分95b在豎直方向上的第四厚度T4可大於第二介面圖案95的第七部分95a在水平方向上的第三厚度T3。在實例實施例中，第二介面圖案95的第六部分95b的第四厚度T4可在約0.5埃至約2埃的範圍內。

在實例實施例中，如稍後所描述，第二介面圖案95的第六部分95b可與保留於支撐層50的表面上的第一介面層83合併(參考圖8至圖11)。因此，第二介面圖案95的第六部分95b可更包含可稍後變換成第一介面圖案85的第一介面層83的第一金屬。

第一介面層83的第一金屬、第一金屬的氧化物或第一金屬的氮化物可具有導電性。然而，第一介面層83可與具有第二金屬的氧化物的第二介面層90合併，且因此第二介面層90中的氧空位的濃度可減小。因此，第二介面圖案95的第六部分95b可具 有絕緣屬性，且可減少穿過其的漏電流。

介電圖案105可接觸(例如，經由介面結構97)第一蝕刻終止層30與支撐層50中的最下部一者之間以及支撐層50之間的下部電極60中的各者的側壁。介電圖案105可包含金屬氧化物。在實例實施例中，介電圖案105可包含例如鉿、鋯或鋁的氧化物。

上部電極110可形成於第一蝕刻終止層30與支撐層50中的最下部一者之間及支撐層50之間。上部電極110及下部電極60可包含實質上相同的材料，或可包含不同材料。

上部電極板130可平行於基底10在下部電極60的頂部上延伸。上部電極板130可包含例如經摻雜的矽鍺。

如上文所描述，第一電容器結構的第一電容器120可更包含安置於下部電極60與介電圖案105之間的介面結構97，且因此第一電容器120可具有增加的電容。另外，第二介面圖案95的包含於介面結構97中且安置於支撐層50的表面上的第六部分95b可具有絕緣屬性，且因此漏電流可減少。

圖3至圖12為示出形成根據實例實施例的第一電容器結構的方法中的階段的橫截面圖。

參考圖3，含有第一導電圖案25的第一絕緣間層20可形成於基底10上，第一蝕刻終止層30可形成於第一絕緣間層20及第一導電圖案25上，且模製層40及支撐層50可交替地且重複地堆疊於第一蝕刻終止層30上。在實例實施例中，多個第一導電圖案25可在實質上平行於基底10的上部表面的水平方向上彼此間隔開。模製層40可包含氧化物，例如氧化矽或低k介電材料。

參考圖4，可經由支撐層50、模製層40以及第一蝕刻終止層30形成第一開口55以暴露第一導電圖案25中的各者的上部表面。第一下部電極層可形成於第一導電圖案25的藉由第一開口55暴露的上部表面、第一開口55的側壁以及支撐層50中的最上部一者的上部表面上。

在實例實施例中，下部電極層可藉由沉積製程形成，例如原子層沉積(atomic layer deposition；ALD)製程、化學氣相沉積(chemical vapor deposition；CVD)製程等。下部電極層可經平坦化，直至支撐層50中的最上部一者的上表面暴露為止，且下部電極60可形成於第一開口55中的各者中。平坦化製程可包含化學機械研磨(chemical mechanical polishing；CMP)製程及/或回蝕製程。

參考圖5，可部分地移除支撐層50及模製層40以形成暴露第一蝕刻終止層30的上部表面的第二開口，且模製層40可經由第二開口移除。在實例實施例中，模製層40可藉由例如濕式蝕刻製程移除，且第三開口70可經形成以暴露下部電極60中的各者的側壁。然而，支撐層50可保持在下部電極60中的各者的側壁上。第一蝕刻終止層30的上部表面及支撐層50中的各者的表面亦可由第三開口70暴露。

參考圖6及圖7，第一初步介面層80可形成於下部電極60中的各者的側壁、第一蝕刻終止層30的上部表面以及支撐層50中的各者的由第三開口70暴露的表面上。在下文中，第一初步介面層80的形成於下部電極60的上部表面及下部電極60的側壁上的一部分可稱為第一部分80a，且第一初步介面層80的在水平 方向上自第一部分80a突出且安置(例如，縱向)於蝕刻終止層30的上部表面及支撐層50的表面上的一部分可稱為第二部分80b。

在實例實施例中，第一初步介面層80可為多層，且因此第一初步介面層80的各層可包含第一金屬、第一金屬的氧化物或第一金屬的氮化物。含有第一金屬的層可藉由沉積製程使用第一金屬的源氣體形成，含有第一金屬的氧化物的層可藉由沉積製程使用第一金屬的源氣體以及氧的源氣體(例如，臭氧電漿)形成，以及含有第一金屬的氮化物的層可藉由沉積製程使用第一金屬的源氣體以及氮的源氣體(例如，氨)形成。用於形成第一初步介面層80的層的沉積製程中的各者可由例如原子層沉積(ALD)製程執行。因此，可將層保形地形成於下部電極60的上部表面及側壁以及支撐層50的表面上。

在實例實施例中，在沉積製程期間，第一金屬可滲透至第一蝕刻終止層30及支撐層50中。因此，第一蝕刻終止層30及支撐層50中的各者可更部分地包含第一金屬。

可對包含層的第一初步介面層80執行熱處理製程。熱處理製程可在用於形成多個層的所有沉積製程之後執行，或可在沉積製程之間執行。舉例而言，若第一初步介面層80包含兩個層，則熱處理製程可在用於形成第一初步介面層80的兩個層的所有沉積製程之後執行。另一方面，若第一初步介面層80包含三個層，則熱處理製程可在三個層中的兩者形成之後或在三個層中的三者形成之後執行。

藉由熱處理製程，含於第一初步介面層80的第一部分80a 中的第一金屬可擴散至下部電極60，且下部電極60的第一金屬所擴散至的一部分可稱為摻雜區60a。相較於下部電極60的不含第一金屬的其他部分，進一步含有第一金屬的摻雜區60a可具有增加的導電性，且因此下部電極60的導電性總體上可增加。

舉例而言，下部電極60的多個摻雜區60a可在豎直方向上彼此間隔開。在另一實例中，若充分執行熱處理製程，則第一金屬可在豎直方向上進一步擴散，且因此在豎直方向上彼此鄰近的摻雜區60a可彼此合併。

參考圖8及圖9，可對第一初步介面層80執行選擇性蝕刻製程。因此，第一初步介面層80可變換成第一介面層83。

詳言之，第一初步介面層80的第一部分80a的組成物與第一初步介面層80的第二部分80b的組成物可彼此不同，此是因為支撐層50、下部電極60或第一初步介面層80中的各者中所含的材料在熱處理製程期間可能發生擴散。因此，第一初步介面層80的第一部分80a相對於第一初步介面層80的第二部分80b可具有蝕刻選擇性。

因此，第一初步介面層80的第二部分80b可藉由選擇性蝕刻製程蝕刻得比第一初步介面層80的第一部分80a多。藉由選擇性蝕刻製程，第一初步介面層80可變換成第一介面層83，其包含下部電極60的上部表面及側壁上的第三部分83a及第一蝕刻終止層30的上部表面及支撐層50的表面上的第四部分83b。第一介面層83的第三部分83a可具有第一厚度T1，且第四部分83b可具有小於第一厚度T1的第二厚度T2。在實例實施例中，選擇性蝕刻製程可藉由濕式蝕刻製程執行。

當充分執行選擇性蝕刻製程時，可完全移除第一初步介面層80的保留在第一蝕刻終止層30及支撐層50上的第二部分80b。因此，可防止穿過第一初步介面層80的第二部分80b的漏電流。然而，若第一初步介面層80的第一部分80a過度蝕刻，且第一介面層83的第三部分83a可能不具有足夠厚度，則第一電容器120的電容可減小。因此，在實例實施例中，選擇性蝕刻製程可經執行使得第一初步介面層80的第二部分80b未經完全移除。

參考圖10及圖11，第二介面層90可形成於第一介面層83上。在實例實施例中，第二介面層90可藉由沉積製程使用第二金屬的源氣體以及氧的源氣體(例如，臭氧電漿)形成。沉積製程可藉由例如原子層沉積(ALD)製程執行。

藉由沉積製程形成於第一介面層83的第三部分83a上的第二介面層90(在下文中稱為第五部分90a)可具有第三厚度T3。另一方面，第一介面層83的第四部分83b的第二厚度T2可藉由選擇性蝕刻製程而減小，且第一介面層83的第四部分83b可與第二介面層90合併。因此，第一介面層83的形成於第一蝕刻終止層30的上部表面及支撐層50的表面上的一部分(下文中稱為第六部分90b)可具有大於第三厚度T3的第四厚度T4。

具有導電性的第一介面層83的第四部分83b可與第二介面層90合併且變成電惰性。因此，即使第一初步介面層80的第二部分80b未完全移除，仍可防止漏電流。

因此，第一初步介面層80的第二部分80b可不需要藉由選擇性蝕刻製程完全移除。因此，第一初步介面層80的第一部分80a在水平方向上的厚度損耗可能不會變得過大。因此，第一介面 層83的第三部分83a的在水平方向上的第一厚度T1可足夠大，且因此第一電容器120可具有較大電容。

在實例實施例中，第二介面層90的第六部分90b可藉由與第一介面層83的第四部分83b合併而形成，且因此第二介面層90的第六部分90b的第四厚度T4可具有類似於第一介面層83的第四部分83b的第一厚度T1與第二介面層90在單獨地形成並非與第一介面層83合併的情況下可具有的第三厚度T3的總和的值。(亦即，第四厚度T4≒第一厚度T1+第三厚度T3)。

在實例實施例中，沉積製程可藉由例如ALD製程執行。在沉積製程期間，第二金屬可滲透至第一蝕刻終止層30及支撐層50中。因此，第一蝕刻終止層30及支撐層50中的各者可更部分地包含第二金屬。

參考圖12，介電層100可形成於第二介面層90上。在實例實施例中，介電層100可藉由沉積製程使用金屬的源氣體(例如，鉿源氣體、鋯源氣體或鋁源氣體)及氧源(例如，臭氧電漿)形成。因此，介電層100可包含金屬氧化物，例如氧化鉿、氧化鋯或氧化鋁。

再次參考圖1，上部電極層可形成於介電層100上。介電層100及上部電極層亦可堆疊於下部電極60的上部表面及支撐層50中的最上部一者的上部表面上。

可移除下部電極60的上部表面及支撐層50中的最上部一者的上部表面上的介電層100及上部電極層的部分。

保留在第三開口70中的第一介面層83及第二介面層90、介電層100以及上部電極層的部分可分別稱為第一介面圖案85及 第二介面圖案95、介電圖案105以及上部電極110。第一介面圖案85及第二介面圖案95可共同地形成介面結構97。第二介面圖案95可包含支撐層50的表面及第一蝕刻終止層30的上部表面上的第六部分95b，及在豎直方向上延伸以覆蓋第一介面圖案85的外側壁的第七部分95a。

下部電極60、包含第一介面圖案85及第二介面圖案95的介面結構97、介電圖案105以及上部電極110可共同地形成第一電容器120。

上部電極板130可另外形成於第一電容器120上。上部電極板130可包含例如經摻雜的矽鍺。

在製造半導體裝置的方法中，具有導電性的第一初步介面層80可形成於下部電極60的側壁、第一蝕刻終止層30的上部表面以及支撐層50中的各者的表面上，且第一初步介面層80的在第一蝕刻終止層30的上部表面及支撐層50中的各者的表面上的第一部分80a可藉由選擇性蝕刻移除以便將第一初步介面層80變換成第一介面層83。

若第一介面層83的保留於第一蝕刻終止層30的上部表面及支撐層50中的各者的表面上的第四部分83b並未充分移除，則可發生漏電流。另一方面，若過度執行選擇性蝕刻製程以完全移除第一介面層83的第四部分83b，則第一介面層83的在下部電極60的側壁上的第三部分83a的厚度亦可減小，且因此可能不確保足夠電容。

然而，在製造第一電容器120的方法中，第二介面層90可另外形成於第一介面層83上。因此，第一介面層83的具有導 電性且保持在第一蝕刻終止層30的上部表面及支撐層50中的各者的表面上的第四部分83b可與第二介面層90合併以變成不導電，且因此即使在選擇性蝕刻製程期間並未完全移除第一介面層83的第四部分83b，仍可防止漏電流。

另外，選擇性蝕刻製程可防止第一介面層83的形成於下部電極60的側壁上的第三部分83a過度蝕刻，且因此第一電容器120可具有足夠電容。

圖13為示出根據實例實施例的第二電容器結構的橫截面圖。第二電容器結構可與第一電容器結構實質上相同或類似，不同之處在於其更包含介面氧化層107。因此，本文中省略重複解釋。

參考圖13，第二電容器結構可包含第二電容器120'，且第二電容器120'可更包含安置於介電圖案105與上部電極110之間的介面氧化層107。因此，介面氧化層107可替代上部電極110接觸介電圖案105的上部表面。

介面氧化層107可包含金屬的氧化物，例如鈧(Sc)、釔(Y)、鈦(Ti)、釩(V)、鈮(Nb)、鉭(Ta)、鉻(Cr)、鉬(Mo)、鎢(W)、鐵(Fe)、釕(Ru)、鋨(Os)、鈷(Co)、銠(Rh)、銥(Ir)、硼(B)、錫(Sn)等。介面氧化層107可藉由沉積製程(例如，原子層沉積(ALD)製程、化學氣相沉積(CVD)製程等)形成於介電層100上。

圖14為示出根據實例實施例的半導體裝置的平面圖，且圖15為沿著圖14的線A-A'截取的橫截面圖。

圖14至圖15的此半導體裝置可為參考圖1所示出的第一電容器結構應用於DRAM裝置，且因此本文中省略對第一電容 器結構的重複解釋。然而，半導體裝置可包含圖13中所繪示的第二電容器結構中的一者而非第一電容器結構。

在下文中，水平方向當中實質上平行於基底300的上部表面的兩個方向(其可實質上彼此正交)可分別稱為第一方向D1及第二方向D2，且水平方向當中的方向(其可相對於第一方向D1及第二方向D2中的各者具有銳角)可稱為第三方向D3。另外，實質上垂直於基底300的上部表面的方向可稱為豎直方向。

參考圖14及圖15，半導體裝置可包含在基底300上的主動圖案305、閘極結構360、第一位元線結構595、接觸插塞結構以及第一電容器結構。半導體裝置可更包含隔離圖案310、間隔件結構665、第四間隔件690、第二封蓋圖案685、第一絕緣圖案結構435及第二絕緣圖案結構790、第五絕緣圖案610及第六絕緣圖案620以及金屬矽化物圖案700。

主動圖案305可在第三方向D3上延伸(例如，縱向)，且多個主動圖案305可在第一方向D1及第二方向D2上彼此間隔開。主動圖案305的側壁可由隔離圖案310覆蓋。主動圖案305可包含與基底300實質上相同的材料，且隔離圖案310可包含氧化物，例如氧化矽。

參考圖14及圖15以及圖16及圖17，閘極結構360可經由主動圖案305及隔離圖案310的上部部分形成於在第一方向D1上延伸(例如，縱向)的第二凹槽中。閘極結構360可包含在第二凹槽的底部及側壁上的第一閘極絕緣圖案330、在第二凹槽的底部及下部側壁上的第一閘極絕緣圖案330的一部分上的第一閘極電極340以及在第一閘極電極340上且填充第二凹槽的上部部分的 閘極罩幕350。

第一閘極絕緣圖案330可包含氧化物，例如氧化矽，第一閘極電極340可包含例如金屬、金屬氮化物、金屬矽化物等中的至少一者，且閘極罩幕350可包含絕緣氮化物，例如氮化矽。在實例實施例中，閘極結構360可在第一方向D1上延伸，且多個閘極結構360可在第二方向D2上彼此間隔開。

參考圖14及圖15以及圖18及圖19，可形成延伸穿過絕緣層結構430且暴露主動圖案305、隔離圖案310以及閘極結構360的閘極罩幕350的上部表面的第四開口440，且主動圖案305的在第三方向D3上的中心部分的上部表面可藉由第四開口440暴露。

在實例實施例中，第四開口440的底部的面積可大於主動圖案305的上部表面的面積。因此，第四開口440亦可暴露隔離圖案310的鄰近於主動圖案305的一部分的上部表面。另外，第四開口440可延伸穿過主動圖案305的上部部分及隔離圖案310的與其相鄰的部分，且因此第四開口440的底部可低於主動圖案305的在第三方向D3上的相對末端(例如，邊緣部分)中的各者的上部表面。

第一位元線結構595可包含在豎直方向上依序堆疊於第四開口440或第一絕緣圖案結構435上的第二導電圖案455、第一障壁圖案465、第三導電圖案475、第一罩幕485、第二蝕刻終止圖案565以及第一封蓋圖案585(圖23)。第二導電圖案455、第一障壁圖案465以及第三導電圖案475可共同地形成導電結構，且第一罩幕485、第二蝕刻終止圖案565以及第一封蓋圖案585可 共同地形成絕緣結構。

第二導電圖案455可包含例如摻雜多晶矽，第一障壁圖案465可包含金屬氮化物(例如，氮化鈦)或金屬氮化矽(例如，氮化矽鈦)，第三導電圖案475可包含金屬(例如，鎢)，且第一罩幕485、第二蝕刻終止圖案565以及第一封蓋圖案585中的各者可包含絕緣氮化物，例如，氮化矽。在實例實施例中，第一位元線結構595可在第二方向D2上在基底300上延伸(例如，縱向)，且多個第一位元線結構595可在第一方向D1上彼此間隔開。

第五絕緣圖案610及第六絕緣圖案620可形成於第四開口440中，且可接觸第一位元線結構595的下部側壁。第五絕緣圖案610可包含氧化物，例如氧化矽，且第六絕緣圖案620可包含絕緣氮化物，例如氮化矽。

第一絕緣圖案結構435可形成於在第一位元線結構595下方的主動圖案305及隔離圖案310上，且可包含在豎直方向上依序堆疊的第二絕緣圖案405、第三絕緣圖案415以及第四絕緣圖案425。第二絕緣圖案405及第四絕緣圖案425可包含氧化物，例如氧化矽，且第三絕緣圖案415可包含絕緣氮化物，例如氮化矽。

接觸插塞結構可包含在豎直方向上依序堆疊在主動圖案305及隔離圖案310上的下部接觸插塞675、金屬矽化物圖案700以及上部接觸插塞755。

下部接觸插塞675可接觸主動圖案305的在第三方向D3上的對置邊緣部分中的各者的上部表面。在實例實施例中，多個下部接觸插塞675可在第二方向D2上彼此間隔開，且第二封蓋圖案685可在第二方向D2上形成於下部接觸插塞675中的相鄰者之間 (圖25)。第二封蓋圖案685可包含絕緣氮化物，例如氮化矽。下部接觸插塞675可包含例如摻雜多晶矽，金屬矽化物圖案700可包含例如矽化鈦、矽化鈷、矽化鎳等。

上部接觸插塞755可包含第二金屬圖案745及覆蓋第二金屬圖案745的下部表面的第二障壁圖案735。第二金屬圖案745可包含金屬，例如鎢，且第二障壁圖案735可包含金屬氮化物，例如氮化鈦。

在實例實施例中，多個上部接觸插塞755可在第一方向D1及第二方向D2上彼此間隔開，且可在平面圖中以蜂房圖案或晶格圖案配置。上部接觸插塞755中的各者可在平面圖中具有例如圓、橢圓或多邊形的形狀。

間隔件結構665可包含：第一間隔件600，覆蓋第一位元線結構595及第四絕緣圖案425的側壁；空氣間隔件635，在第一間隔件600的下部外側壁上；以及第三間隔件650，在空氣間隔件635的外側壁、第一絕緣圖案結構435的側壁以及第五絕緣圖案610及第六絕緣圖案620的上部表面上。第一間隔件600及第三間隔件650中的各者可包含絕緣氮化物，例如氮化矽，且空氣間隔件635可包含空氣。

第四間隔件690可形成於第一間隔件600的在第一位元線結構595的上部側壁上的一部分的外側壁上，且可覆蓋空氣間隔件635的上部末端及第三間隔件650的上部表面。第四間隔件690可包含絕緣氮化物，例如氮化矽。

參考圖14及圖15以及圖29及圖30，第二絕緣圖案結構790可包含：第七絕緣圖案770，在第九開口760的內壁上，其可 延伸穿過上部接觸插塞755、第一位元線結構595的絕緣結構的一部分以及第一間隔件600、第三間隔件650以及第四間隔件690的部分，且在平面圖中包圍上部接觸插塞755；以及第八絕緣圖案780，在第七絕緣圖案770上且填充第九開口760的其餘部分。空氣間隔件635的上部末端可由第七絕緣圖案770閉合。第七絕緣圖案770及第八絕緣圖案780可包含絕緣氮化物，例如氮化矽。

第一蝕刻終止層30可形成於第七絕緣圖案770及第八絕緣圖案780、上部接觸插塞755以及第二封蓋圖案685上。第一電容器120可接觸上部接觸插塞755的上部表面。

圖14至圖31為示出製造根據實例實施例的半導體裝置的方法的平面圖及橫截面圖。特定言之，圖14、圖16、圖18、圖21、圖25以及圖29為平面圖，圖17包含沿著圖16的線A-A'及線B-B'截取的橫截面圖，且圖19至圖20、圖22至圖24、圖26至圖28以及圖30至圖31為沿著對應平面圖的線A-A'截取的橫截面圖。

製造半導體裝置的方法為形成參考圖1至圖12所描述的第一電容器結構的方法應用於製造DRAM裝置的方法，且本文中省略對形成電容器結構的方法的重複解釋。

參考圖16及圖17，可移除基底300的上部部分以形成第一凹槽，且隔離圖案310可形成於第一凹槽中。由於隔離圖案310形成於基底300上，因此側壁由隔離圖案310覆蓋的主動圖案305可經界定。

可部分地蝕刻基底300上的主動圖案305及隔離圖案310以形成在第一方向D1上延伸的第二凹槽，且閘極結構360可形成 於第二凹槽中。在實例實施例中，閘極結構360可在第一方向D1上延伸，且多個閘極結構可在第二方向D2上彼此間隔開。

參考圖18及圖19，絕緣層結構430可形成於主動圖案305、隔離圖案310以及閘極結構360上。絕緣層結構430可包含依序堆疊的第二絕緣層400、第三絕緣層410以及第四絕緣層420。

可圖案化絕緣層結構430，且可使用經圖案化絕緣層結構430作為蝕刻罩幕來部分地蝕刻主動圖案305、隔離圖案310以及包含於閘極結構360中的閘極罩幕350以形成第四開口440。在實例實施例中，絕緣層結構430在平面圖中可具有圓形形狀或橢圓形形狀，且多個絕緣層結構430可在第一方向D1及第二方向D2上彼此間隔開。絕緣層結構430中的各者可在實質上正交於基底300的上部表面的豎直方向上與主動圖案305中的在第三方向D3上相鄰的可面向彼此的多者的末端部分重疊。

參考圖20，第一導電層450、第一障壁層460、第二導電層470以及第一罩幕層480可依序堆疊於絕緣層結構430及主動圖案305、隔離圖案310以及由第四開口440暴露的閘極結構360上。第一導電層450可填充第四開口440。

參考圖21及圖22，第二蝕刻終止層及第一封蓋層可依序形成於導電結構層上，可蝕刻第一封蓋層以形成第一封蓋圖案585，且可使用第一封蓋圖案585作為蝕刻罩幕依序蝕刻第二蝕刻終止層、第一罩幕層480、第二導電層470、第一障壁層460以及第一導電層450。

在實例實施例中，第一封蓋圖案585可在第二方向D2上延伸，且多個第一封蓋圖案585可在第一方向D1上彼此間隔開。

藉由蝕刻製程，第二導電圖案455、第一障壁圖案465、第三導電圖案475、第一罩幕485、第二蝕刻終止圖案565以及第一封蓋圖案585可形成於第四開口440上，且第四絕緣圖案425、第二導電圖案455、第一障壁圖案465、第三導電圖案475、第一罩幕485、第二蝕刻終止圖案565以及第一封蓋圖案585可依序堆疊在絕緣層結構430的在第四開口440的外部處的第三絕緣層410上。

在下文中，依序堆疊的第二導電圖案455、第一障壁圖案465、第三導電圖案475、第一罩幕485、第二蝕刻終止圖案565以及第一封蓋圖案585可稱為第一位元線結構595。第二導電圖案455、第一障壁圖案465以及第三導電圖案475可形成導電結構，且第一罩幕485、第二蝕刻終止圖案565以及第一封蓋圖案585可形成絕緣結構。在實例實施例中，第一位元線結構595可在第二方向D2上延伸，且多個第一位元線結構595可在第一方向D1上彼此間隔開。

參考圖23，第一間隔件層可形成於其上形成有第一位元線結構595的基底300上，且第五絕緣層及第六絕緣層可依序形成於第一間隔件層上。

第一間隔件層亦可覆蓋第三絕緣層410上第一位元線結構595下方的第四絕緣圖案425的側壁，且第六絕緣層可填充第四開口440的其餘部分。

可藉由蝕刻製程蝕刻第五絕緣層及第六絕緣層。在實例實施例中，蝕刻製程可為使用例如磷酸(H₂PO₃)、SC1以及氫氟酸(HF)作為蝕刻劑的濕式蝕刻製程，且可移除第五絕緣層及第 六絕緣層的除了其在第四開口440中的一部分以外的部分。因此，可暴露第一間隔件層的大部分表面(亦即，第一間隔件層的除了其在第四開口440中的表面的一部分以外的表面的所有部分)，且保留在第四開口440中的第五絕緣層及第六絕緣層可分別形成第五絕緣圖案610及第六絕緣圖案620。

第二間隔件層可形成於第四開口440中的第一間隔件層的暴露表面以及第五絕緣圖案610及第六絕緣圖案620上。可非等向性地蝕刻第二間隔件層以形成覆蓋在第一間隔件層的表面上及第五絕緣圖案610及第六絕緣圖案620上的第一位元線結構595的側壁的第二間隔件630。

可使用第一封蓋圖案585及第二間隔件630作為蝕刻罩幕來執行乾式蝕刻製程以形成暴露主動圖案305的上部表面及隔離圖案310的上部表面的第五開口640，且亦可藉由第五開口640暴露閘極罩幕350。

藉由乾式蝕刻製程，可移除第一封蓋圖案585以及第三絕緣層410的上部表面上的第一間隔件層的部分，且因此第一間隔件600可形成於第一位元線結構595的側壁上。藉由乾式蝕刻製程，可部分地移除第二絕緣層400及第三絕緣層410以分別保持為第一位元線結構595下方的第二絕緣圖案405及第三絕緣圖案415。依序堆疊於第一位元線結構595下方的第二絕緣圖案405、第三絕緣圖案415以及第四絕緣圖案425可形成第一絕緣圖案結構。

參考圖24，第三間隔件層可形成於第一封蓋圖案585的上部表面、第二間隔件630的外側壁、第五絕緣圖案610及第六 絕緣圖案620的上部表面的部分以及主動圖案305、隔離圖案310以及由第五開口640暴露的閘極罩幕350的上部表面上。可非等向性地蝕刻第三間隔件層以形成覆蓋第一位元線結構595的側壁的第三間隔件650。

在水平方向上依序堆疊於第一位元線結構595的側壁上的第一間隔件600、第二間隔件630以及第三間隔件650可稱為初步間隔件結構660。

可形成第二犧牲層以將基底300上的第五開口640填充至足夠高度，且第二犧牲層的上部部分可經平坦化直至第一封蓋圖案585的上部表面暴露以在第五開口640中形成第二犧牲圖案680。

在實例實施例中，第二犧牲圖案680可在第二方向D2上延伸，且多個第二犧牲圖案680可藉由第一位元線結構595在第一方向D1上彼此間隔開。舉例而言，第二犧牲圖案680可包含氧化物，例如氧化矽。

參考圖25及圖26，包含多個第六開口(其中各者可在第一方向D1上延伸，在第二方向D2上彼此間隔開)的第二罩幕可形成於第一封蓋圖案585、第二犧牲圖案680以及初步間隔件結構660上，且可使用第二罩幕作為蝕刻罩幕來蝕刻。

在實例實施例中，第六開口中的各者可在豎直方向上與閘極結構360之間的區重疊。藉由蝕刻製程，暴露主動圖案305及隔離圖案310的上部表面的第七開口可形成於基底300上的第一位元線結構595之間。

可移除第二罩幕，可形成下部接觸插塞層以將第七開口 填充至足夠高度，且下部接觸插塞層的上部部分可經平坦化直至第一封蓋圖案585的上部表面及第二犧牲圖案680及初步間隔件結構660的上部表面暴露。因此，下部接觸插塞層可變換成在第二方向D2上在第一位元線結構595之間彼此間隔開的多個下部接觸插塞675。另外，在第二方向D2上在第一位元線結構595之間延伸的第二犧牲圖案680可在第二方向D2上由下部接觸插塞675劃分成多個部分。

第二犧牲圖案680可經移除以形成第八開口，且第二封蓋圖案685可經形成以填充第八開口。在實例實施例中，第二封蓋圖案685可在豎直方向上與閘極結構360重疊。

參考圖27，可移除下部接觸插塞675的上部部分以暴露第一位元線結構595的側壁上的初步間隔件結構660的上部部分，且可移除經暴露初步間隔件結構660的第二間隔件630及第三間隔件650的上部部分。

可另外移除下部接觸插塞675的上部部分。因此，下部接觸插塞675的上部表面可低於第二間隔件630及第三間隔件650的上部表面。

第四間隔件層可形成於第一位元線結構595、初步間隔件結構660、第二封蓋圖案685以及下部接觸插塞675上，且可經非等向性地蝕刻以形成覆蓋第一位元線結構595的側壁上的初步間隔件結構660的上部部分的第四間隔件690，且下部接觸插塞675的上部表面可藉由蝕刻製程暴露。

金屬矽化物圖案700可形成於下部接觸插塞675的經暴露上部表面上。在實例實施例中，可藉由以下來形成金屬矽化物圖 案700：在第一封蓋圖案585及第二封蓋圖案685、第四間隔件690以及下部接觸插塞675上形成第一金屬層，在其上執行熱處理，以及移除第一金屬層的不反應部分。

參考圖28，第二障壁層730可形成於第一封蓋圖案585及第二封蓋圖案685、第四間隔件690、金屬矽化物圖案700以及下部接觸插塞675上，且第二金屬層740可形成於第二障壁層730上以填充第一位元線結構595之間的空間。

可對第二金屬層740的上部部分執行平坦化製程。平坦化製程可包含例如化學機械研磨(CMP)製程及/或回蝕製程。

參考圖29及圖30，可圖案化第二金屬層740及第二障壁層730以形成上部接觸插塞755。在實例實施例中，可形成多個上部接觸插塞755，且第九開口760可形成於上部接觸插塞755之間。

第九開口760可藉由部分地移除第一封蓋圖案585及第二封蓋圖案685、初步間隔件結構660以及第四間隔件690以及第二金屬層740及第二障壁層730而形成。

上部接觸插塞755可包含第二金屬圖案745及覆蓋第二金屬圖案745的下部表面的第二障壁圖案735。在實例實施例中，上部接觸插塞755在平面圖中可具有圓、橢圓或圓形多邊形的形狀，且上部接觸插塞755可在平面圖中在第一方向D1及第二方向D2上以例如蜂房圖案配置。

依序堆疊於基底300上的下部接觸插塞675、金屬矽化物圖案700以及上部接觸插塞755可共同地形成接觸插塞結構。

參考圖31，可移除包含於初步間隔件結構660中的藉由 第九開口760暴露的第二間隔件630以形成氣隙，第七絕緣圖案770可形成在第九開口760的底部及側壁上，且可形成第八絕緣圖案780以填充第九開口760的其餘部分。第七絕緣圖案770及第八絕緣圖案780中的各者可形成第二絕緣圖案結構790。

氣隙的頂部末端可由第七絕緣圖案770覆蓋，且因此可形成空氣間隔件635。第一間隔件600、空氣間隔件635以及第三間隔件650可形成間隔件結構665。

再次參考圖14及圖15，第一電容器120、第一蝕刻終止層30、支撐層50以及上部電極板130可藉由與參考圖1至圖12所描述的製程實質上相同或類似的製程來形成。包含於第一電容器120中的下部電極60可接觸上部接觸插塞755的上部表面。

藉助於概述及綜述，下部電極與介電層之間的介面層可增大電容器結構的電容，此是因為DRAM裝置的整合程度增加。然而，若介面層保持在支撐層的表面上，則漏電流可增加。

相比之下，實例實施例提供具有改良特性的電容器結構。實例實施例亦提供一種包含具有改良特性的電容器結構的半導體裝置。

亦即，根據實例實施例的電容器結構可包含安置於下部電極與介電層之間的介面結構，且因此電容器結構的電容可增加。介面結構可包含在下部電極的側壁上的第一介面圖案及在下部電極之間的支撐層的表面上的第二介面圖案。第二介面圖案可具有絕緣屬性，且因此漏電流可減少。

本文中已揭露實例實施例，且儘管使用特定術語，但此等術語僅以通用及描述性意義而非出於限制目的使用，且應僅在通 用及描述性意義而非出於限制目的於以解釋。在一些情況下，如所屬領域中具通常知識者截至本申請案申請時所顯而易見，除非另外特定指示，否則結合特定實施例所描述的特徵、特性及/或要素可單獨使用或與結合其他實施例所描述的特徵、特性及/或要素組合使用。因此，所屬技術領域中具有通常知識者將理解，可在不脫離如以下申請專利範圍中闡述的本發明的精神及範圍的情況下，對形式及細節作出各種改變。

10:基底

20:第一絕緣間層

25:第一導電圖案

30:第一蝕刻終止層

50:支撐層

60:下部電極

60a:摻雜區

85:第一介面圖案

90:第二介面層

95:第二介面圖案

95a:第七部分

95b:第六部分

97:介面結構

105:介電圖案

110:上部電極

120:第一電容器

130:上部電極板

X:區

Claims (9)

1. 一種電容器結構，包括： 下部電極，位於基底上； 支撐層，位於所述下部電極的側壁上，所述支撐層包含絕緣材料； 介面結構，位於所述下部電極上，所述介面結構包含： 第一介面圖案，位於所述下部電極的所述側壁上，所述第一介面圖案包含第一金屬，以及 第二介面圖案，位於所述第一介面圖案上且包含第二金屬的氧化物，所述第二介面圖案包含所述第一介面圖案的外側壁上的第一部分及沿著所述支撐層的表面自所述第一部分延伸的第二部分，且所述第二部分包含所述第一金屬； 介電圖案，位於所述介面結構上；以及 上部電極，位於所述介電圖案上， 其中所述第二介面圖案的所述第二部分在豎直方向上的厚度大於所述第二介面圖案的所述第一部分在水平方向上的厚度，所述豎直方向垂直於所述基底的上部表面，且所述水平方向平行於所述基底的所述上部表面。
2. 如請求項1所述的電容器結構，其中所述第一介面圖案包含所述第一金屬、所述第一金屬的氧化物或所述第一金屬的氮化物。
3. 如請求項1所述的電容器結構，其中所述第一金屬包含鈧（Sc）、釔（Y）、鈦（Ti）、釩（V）、鈮（Nb）、鉭（Ta）、鉻（Cr）、鉬（Mo）、鎢（W）、鐵（Fe）、釕（Ru）、鋨（Os）、鈷（Co）、銠（Rh）、銥（Ir）、硼（B）或錫（Sn）。
4. 如請求項1所述的電容器結構，其中所述第二金屬包含具有四價電子的金屬或具有三價電子的金屬。
5. 如請求項1所述的電容器結構，其中所述第二介面圖案的所述第二部分的厚度在0.5埃至2埃的範圍內。
6. 如請求項1所述的電容器結構，其中所述支撐層更包含所述第一金屬及所述第二金屬。
7. 如請求項1所述的電容器結構，其中所述下部電極的接觸所述第一介面圖案的一部分更包含所述第一金屬。
8. 一種電容器結構，包括： 下部電極，位於基底上； 支撐層，位於所述下部電極的側壁上，所述支撐層包含絕緣材料； 介面結構，位於所述下部電極上，所述介面結構包含： 第一介面圖案，位於所述下部電極的所述側壁上，所述第一介面圖案包含第一金屬的氧化物，以及 第二介面圖案，位於所述第一介面圖案上且包含第二金屬的氧化物，所述第二介面圖案包含所述第一介面圖案的外側壁上的第一部分及沿著所述支撐層的表面自所述第一部分延伸的第二部分； 介電圖案，位於所述介面結構上；以及 上部電極，位於所述介電圖案上， 其中所述第二介面圖案的所述第二部分在豎直方向上的厚度大於所述第二介面圖案的所述第一部分在水平方向上的厚度，所述豎直方向垂直於所述基底的上部表面，且所述水平方向平行於所述基底的所述上部表面。
9. 一種半導體裝置，包括： 主動圖案，位於基底上； 閘極結構，位於所述主動圖案的上部部分中，所述閘極結構在平行於所述基底的上部表面的第一方向上延伸； 位元線結構，位於所述主動圖案的中間部分上，所述位元線結構在平行於所述基底的所述上部表面且與所述第一方向交叉的第二方向上延伸； 接觸插塞結構，位於所述主動圖案的相對末端中的各者上；以及 電容器結構，位於所述接觸插塞結構上，所述電容器結構包含： 下部電極，位於所述基底上， 支撐層，位於所述下部電極的側壁上，所述支撐層包含絕緣材料； 介面結構，包含： 第一介面圖案，位於所述下部電極的所述側壁上，所述第一介面圖案包含第一金屬，以及 第二介面圖案，包含所述第一介面圖案的外側壁上的第一部分及所述支撐層的表面上的第二部分，所述第二介面圖案包含第二金屬的氧化物，且所述第二介面圖案的所述第二部分更包含所述第一金屬， 介電圖案，位於所述介面結構上，以及 上部電極，位於所述介電圖案上， 其中所述第二介面圖案的所述第二部分在豎直方向上的厚度大於所述第二介面圖案的所述第一部分在水平方向上的厚度，所述豎直方向垂直於所述基底的上部表面，且所述水平方向平行於所述基底的所述上部表面。