TWI890335B

TWI890335B - 半導體裝置結構及其形成方法

Info

Publication number: TWI890335B
Application number: TW113107108A
Authority: TW
Inventors: 思行潘; 何軍; 呂文雄; 鄭明達; 薛長榮
Original assignee: 台灣積體電路製造股份有限公司
Priority date: 2023-09-01
Filing date: 2024-02-27
Publication date: 2025-07-11
Also published as: TW202512460A; CN119181696A; US20250079354A1

Abstract

在本發明實施例中，通過在半導體晶粒或複合晶粒上形成放電(LPoD)結構的引導點來提供防止靜電放電(ESD)事件的保護。LPoD結構可以包括位於ESD路徑金屬結構上的突出部分、中間金屬材料部分、焊料材料部分或延伸金屬條結構，焊料材料部分相較於未提供有ESD保護的正常焊料材料具有更大高度。LPoD結構可用於用來形成通孔空腔的非等向性蝕刻製程、使用焊料材料部分的接合製程、使用金屬至金屬接合的接合製程及/或焊球附接製程。

Description

半導體裝置結構及其形成方法

本發明實施例是有關於一種半導體裝置結構。

靜電放電(ESD)事件可能會在製造期間和之後損壞半導體晶粒和半導體封裝件。ESD事件可能會導致即刻裝置故障、良率損失、縮短裝置壽命和隱藏的可靠度風險，並可能對裝置可靠度和製造良率產生有害影響。

根據本發明的一實施例，一種半導體裝置結構包括：半導體裝置，位於半導體基底上；靜電放電(ESD)路徑金屬結構，內埋於頂蓋介電層中，其中所述ESD路徑金屬結構包括位於第一水平面內的第一頂面段，並且還包括突出於所述第一水平面上方的上突出部分；第一金屬接合墊，具有與所述第一頂面段接觸的平坦底面；以及第二金屬接合墊，與所述上突出部分的頂面接觸。

根據本發明的一實施例，一種半導體裝置結構，包括：模製化合物晶粒框架，側向包圍第一半導體晶粒和第二半導體晶粒；第一鈍化層級金屬結構，位於所述第一半導體晶粒上方；第二鈍化層級金屬結構，位於所述第二半導體晶粒上方；靜電放電(ESD)路徑金屬結構，位於所述第一半導體晶粒、所述模製化合物晶粒框架和所述第二半導體晶粒上方，其中所述ESD路徑金屬結構包括位於第一水平面內的第一頂面段，所述第一水平面包含所述第一鈍化層級金屬結構中的一者的頂面和所述第二鈍化層級金屬結構中的一者的頂面，並且還包括突出於所述第一水平面上方的上突出部分；第一金屬接合墊，具有與所述第一頂面段接觸的平坦底面；以及第二金屬接合墊，與所述上突出部分的頂面接觸。

根據本發明的一實施例，一種半導體裝置結構，包括：第一半導體晶粒，包括第一半導體基底、位於所述第一半導體基底上的第一半導體裝置、內埋第一金屬互連結構的第一介電材料層以及第一金屬接合墊，其中所述第一金屬接合墊包括第一型第一金屬接合墊和第二型第一金屬接合墊；第二半導體晶粒，包括第二半導體基底、位於所述第二半導體基底上的第二半導體裝置、內埋第二金屬互連結構的第二介電材料層以及第二金屬接合墊，其中所述第二金屬接合墊包括直接接合所述第一型第一金屬接合墊的第一型第二金屬接合墊和不接觸任何所述第一金屬接合墊的第二型第二金屬接合墊；以及中間金屬材料部分，其中所述中間金屬材料部分中的每一個與所述第二型第一金屬接合墊中的相應一個接觸並且與所述第二型第二金屬接合墊中的相應一個接觸。

100、110:半導體基底

120:半導體裝置

122、122’:ESD保護電路

140、140’:金屬互連結構

150:介電材料層

158:金屬墊結構

158’:額外金屬墊結構

161:第一鈍化介電層

163:第二鈍化介電層

164、174:金屬晶種層

165:第一光阻層

166:銅基金屬部分

166P:上突出部分

167:鈍化層級金屬結構

168:路徑金屬結構

168’:額外ESD路徑金屬結構

169:額外光阻層

170:接合層級介電層

173:頂蓋介電層

175:第二光阻層

176:墊層級金屬部分

178:金屬接合墊

178A、358、368:第一金屬接合墊

178B、468、488:第二金屬接合墊

178C:金屬連接結構

179A:第一通孔開口

179B:第二通孔開口

188:焊料材料部分

188A:第一焊料材料部分

188B:第二焊料材料部分

198:延長金屬條結構

210:承載基底

211:黏著層

220:模製化合物晶粒框架

220M:模製化合物基質

300、300A:第一半導體晶粒

300B、400:第二半導體晶粒

310:第一半導體基底

320:第二半導體裝置

340:內埋於第一金屬互連結構

350:第一介電材料層

358A、368A:第一型第一金屬接合墊

358B、368B:第二型第一金屬接合墊

389:中間金屬材料部分

410、420:第二半導體基底

440:內埋於第二金屬互連結構

450:第二介電材料層

468A、488A:第一型第二金屬接合墊

468B、488B:第二型第二金屬接合墊

610:框架

620:卡盤

630:模板支撐結構

640:導電模板

650:輥

652:旋轉刷

700:半導體晶粒

701:切割結構

720:封裝件

800:中介物

840:重佈線互連

850:重佈介電層

868:基底側金屬接合墊

878:中介物接合墊

878A:第一型中介物金屬接合墊

878B:第二型中介物金屬接合墊

1810、1820、1830、1840、1910、1920、1930、2010、2020、2030、2040、2110、2120、2130、2140、2150、2210、2220、2230、2240、2250、2310、2320、2410、2420:步驟

C、C’、D、D’、H、H’、I、I’:垂直面

DCP:放電電流路徑

EHR:延伸高度區

HP1:第一水平面

HP2:第二水平面

J、K、M:區

NHR:正常高度區

TSS1:第一頂面段

UT:均勻厚度

hd1:第一水平方向

hd2:第二水平方向

p1:第一間距

p2:第二間距

藉由結合附圖閱讀以下詳細說明，會最佳地理解本揭露的態樣。應注意，根據行業中的標準慣例，各種特徵並非按比例繪製。事實上，為使論述清晰起見，可任意增大或減小各種特徵的尺寸。

圖1是根據本揭露的第一實施例的包括半導體晶粒的第一實施例結構的垂直剖視圖。

圖2A-2F是根據本揭露的第一實施例在形成放電結構的引導點期間的圖1的第一實施例結構的區M的順序垂直剖視圖。

圖3是根據本揭露的第一實施例在形成放電結構和鈍化層級金屬結構的引導點之後的第一實施例結構的區的俯視圖。

圖4A-4F是根據本揭露的第一實施例在形成接合墊和附接焊料材料部分期間的圖1的第一實施例結構的區M的順序垂直剖視圖。

圖5是根據本發明的第一實施例的進行切割之後的第一實施例結構的半導體晶粒的垂直剖視圖。

圖6A-6I是根據本揭露的第一實施例在形成放電結構的引導點及接合墊和附接焊料材料部分期間的第一實施例結構的另一替代架構的區的順序垂直剖視圖。

圖7A-7D是根據本揭露的第二實施例在形成放電結構的引導點期間的第二實施例結構的順序垂直剖視圖。

圖8A是根據本揭露的第二實施例的圖7D的第二實施例結構的區的俯視圖。

圖8B是根據本揭露的第二實施例的第二實施例結構的替代架構的區的俯視圖。

圖9A-9D是根據本揭露的第二實施例的切割以及將扇出封裝件附接至中介物期間的第二實施例結構的順序垂直剖視圖。

圖10A-10F是根據本揭露的第三實施例的在形成兩個半導體晶粒的接合組件期間的第三實施例結構的順序垂直剖視圖。

圖11A-11D是根據本揭露的第四實施例的在形成兩個半導體晶粒的接合組件期間的第四實施例結構的順序垂直剖視圖。

圖12A-12E是根據本揭露的第五實施例在形成兩個半導體晶粒的接合組件期間的第五實施例結構的順序垂直剖視圖。

圖13是根據本揭露的包括晶圓或重構晶圓的第六實施例結構的俯視圖。

圖14A-14J是圖13的第六實施例結的各個架構的放大圖。

圖15A-15L是第七實施例結構的各種視圖。

圖15A是根據本揭露的第七實施例的包括晶圓或重構晶圓的第七實施例結構的俯視圖。

圖15B是圖15A的第七實施例結構中的單元區的放大圖。

圖15C是沿著圖15B的垂直面C-C’的第七實施例結構的第一架構的區的垂直剖視圖。

圖15D是沿著圖15B的垂直面D-D’的第七實施例結構的第一架構的區的垂直剖視圖。

圖15E是沿著圖15B的垂直面C-C’的第七實施例結構的第二架構的區的垂直剖視圖。

圖15F是沿著圖15B的垂直面D-D’的第七實施例結構的第二架構的區的垂直剖視圖。

圖15G是圖15A的第七實施例結構的第三架構中的單元區的放大圖。

圖15H是沿著圖15G的垂直面H-H’的第七實施例結構的第三架構的區的垂直剖視圖。

圖15I是沿著圖15G的垂直面I-I’的第七實施例結構的第三架構的區的垂直剖視圖。

圖15J是圖15H的區J的放大圖。

圖15K是圖15I的區K的放大圖。

圖15L是圖15I的詳細視圖。

圖16A-16E是根據本揭露的第八實施例的順序垂直剖視圖，其中圖15A-15G的第七示例性結構經處理以附接焊料材料部分。

圖17為本揭露的各實施例的放電結構的各引導點操作時的組合靜電放電電路的電路示意圖。

圖18是根據本揭露的實施例的示出用於形成裝置結構的步驟的第一流程圖。

圖19是根據本揭露的實施例的示出用於形成裝置結構的步驟的第二流程圖。

圖20是根據本揭露的實施例的示出用於形成裝置結構的步驟的第三流程圖。

圖21是根據本揭露的實施例的示出用於形成裝置結構的步驟的第四流程圖。

圖22是根據本揭露的實施例的示出用於形成裝置結構的步驟的第五流程圖。

圖23是根據本揭露的實施例的示出用於形成裝置結構的步驟的第六流程圖。

圖24是根據本揭露的實施例的示出用於形成裝置結構的步驟的第七流程圖。

以下揭露內容提供用於實施所提供標的物的不同特徵的諸多不同實施例或實例。以下闡述組件及佈置的具體實例以簡化本揭露。當然，該些僅為實例且不旨在進行限制。舉例而言，以下說明中將第一特徵形成於第二特徵上或第二特徵上可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且亦可包括其中第一特徵與第二特徵之間可形成有附加特徵進而使得第一特徵與第二特徵可不直接接觸的實施例。

此外，為易於說明，本文中可能使用例如「位於...下(beneath)」、「位於...下方(below)」、「下部的(lower)」、「位於...上(above)」、「上部的(upper)」及類似用語等空間相對性用語來闡述圖中所示的一個裝置或特徵與另一(其他)裝置或特徵的關係。所述空間相對性用語旨在除圖中所繪示的定向外亦囊括裝置在使用或操作中的不同定向。設備可具有其他定向(旋轉90度或處於其他定向)，且本文中所使用的空間相對性描述語可同樣相應地進行解釋。除非另有明確說明，否則具有相同元件符號的每個元件被假定為具有相同的材料組成並且具有在相同的厚度範圍內的厚度。

參考圖1，示出了根據本揭露的第一實施例的第一實施例結構，其包括半導體晶粒700。所示的半導體晶粒700可以是形成在半導體基底110上的多個半導體晶粒700中的一者，半導體基底110可以是市售的半導體晶圓。在所述實施例中，半導體晶粒700的二維陣列可以形成在半導體基底110上，使得每個半導體晶粒700可以包括半導體基底100的相應部分。半導體晶粒700可以是邏輯晶粒、記憶體晶粒或本領域已知的任何其他類型的半導體晶粒。通常，半導體裝置120可以形成在半導體基底110的頂面上。為了簡單起見，沒有描繪半導體裝置的細節，但是可以在所指的區中形成任何已知的半導體裝置120。

半導體裝置120可以包括本領域已知的任何類型的半導體裝置，並且可以包括例如場效電晶體。在一實施例中，場效電晶體可以包括晶粒至晶粒輸入/輸出(I/O)開關，其可以承受靜電放電(ESD)事件。根據本揭露的一方面，可以在每個半導體晶粒700中形成靜電放電(ESD)保護電路122。一般而言，本領域已知的任何類型的ESD保護裝置可以用於ESD保護電路122。此外，佈局良好的金屬互連結構網路(例如圖15L中所示的)可電性連接至ESD保護電路122，或者在一些情況下，可能會取代ESD保護電路122。因此，ESD保護電路122可以包括任何類型的ESD保護電路，可以用與半導體基底電短路的金屬互連結構網路替代，或者可以是與金屬互連結構電性連接。在一實施例中，ESD保護電路122可以包括至少一二極管，例如彼此互連的多個二極管，以在經受ESD事件時提供足夠的電荷處理能力。

金屬互連結構140內埋於介電材料層150中，介電材料層150可以形成在半導體裝置120和ESD保護電路122上方。金屬互連結構140可以包括金屬線、金屬通孔結構、整合式金屬線和通孔結構、金屬墊等。為了簡單起見，沒有示出內埋於介電材料層150中的金屬互連結構140的細節。介電材料層150可以包括中間層介電(ILD)材料，例如氧化矽、氮化矽、介電金屬氧化物、多孔或無孔有機矽酸鹽玻璃等。通常，介電材料層150可以包括非聚合物材料。金屬互連結構140中的金屬線層級的總數可以在從1到20的範圍內，例如從2到12，但也可以使用更多數量的層級。金屬墊結構158可以形成在介電材料層150的頂面上方。在一些實施例中，金屬墊結構158中的至少一者可以是電性連接至形成在半導體基底110上方的金屬互連結構140和半導體裝置120。

參考圖1和2A，金屬墊結構158可以形成在介電材料層150的最頂部層級處。舉例來說，通孔開口可以穿過選自介電材料層150的最頂部介電材料層150形成，使得最頂部金屬互連結構140的頂面物理性暴露在通孔開口下方。在一些實施例中，最上面的金屬互連結構140可以包括銅墊。第一鈍化層級金屬可以沉積在通孔開口中和最頂部介電材料層150的頂面上方，並且可以通過執行微影圖案化製程和蝕刻製程(例如非等向性蝕刻製程)來圖案化。第一鈍化層級金屬的圖案化部分包括金屬墊結構158。金屬墊結構158可以包括鋁、銅、基於鋁的合金、基於銅的合金等。

金屬互連結構140的子集可以彼此互連以在金屬墊結構158的子集和ESD保護電路122之間提供導電路徑。導電路徑可以在靜電放電事件期間用作電流路徑，並且在本文中稱為放電電流路徑DCP。在一些實施例中，放電電流路徑DCP可能電性連接至需要對靜電放電事件進行保護的半導體裝置120的節點。這樣的半導體裝置120可以包括輸入/輸出電晶體，即場效電晶體，其被配置為將輸入/輸出訊號接收到半導體晶粒700中或從半導體晶粒700中傳輸出來。

參考圖2B，第一鈍化介電層161可以沉積在最頂介電材料層150和金屬墊結構158上方。第一鈍化介電層161包括擴散阻擋介電材料，例如氮化矽或碳氮化矽。第一鈍化介電層161的厚度可以在100nm至500nm的範圍內，但是也可以使用更小和更大的厚度。可以例如通過施加和圖案化光阻層(未示出)並且通過使用蝕刻製程將光阻層中的圖案或開口轉移到第一鈍化介電層161以在金屬墊結構158上方形成開口。光阻層隨後可以例如通過灰化去除。

參考圖2C，第二鈍化介電層163可以形成在第一鈍化介電層161上方。在一實施例中，第二鈍化介電層163可以包括諸如聚醯亞胺等基於聚合物的鈍化介電層。第二鈍化介電層163的厚度(如在與金屬墊結構158側向間隔開的區中測量)可以在1微米至10微米的範圍內，例如2微米至6微米，但是也可以使用更小和更大的厚度。第二鈍化介電層163可以被圖案化以形成穿過其的開口，使得金屬墊結構158的頂面暴露於第二鈍化介電層163中的開口下方的環境。環境可以是常壓環境或低氧環境。

參考圖2D，金屬晶種層164可以形成在第二鈍化介電層163上方。金屬晶種層164包含至少一種金屬材料，其可以是用作用於後續電鍍製程的黏合促進劑材料、擴散阻障材料及/或金屬晶種材料。舉例來說，金屬晶種層164可以包括鈦層和銅晶種層的層堆疊，其可以通過物理氣相沉積沉積。鈦層的厚度可以在5nm至100nm的範圍內，並且銅晶種層的厚度可以在50nm至500nm的範圍內，儘管更小和更大的厚度可以分別用於鈦層和銅晶種層。

第一光阻層165可以沉積在金屬晶種層164上方，並且可以被微影圖案化以在隨後將形成金屬結構的區中形成開口。第一光阻層165的厚度可以在2微米至20微米的範圍內，但也可以使用更小和更大的厚度。通常，第一光阻層165中的開口的區包括金屬墊結構158的區及隨後將形成金屬接合墊於其中的區。在一實施例中，第一光阻層165中的開口的子集可以形成有低圖案因子(low pattern factor)。

如本文所使用的，圖案因子是指圖案的面積相對於總局部面積的局部比例。對於具有最小側向尺寸(通常稱為「臨界尺寸臨界尺寸」)的每個圖案，可以通過選擇局部面積的尺寸為具有10倍最小側向尺寸的半徑的圓來計算圖案的面積相對於總局部面積的局部比例。換句話說，對於具有最小側向的尺寸(例如最小寬度)的一個或多個開口中的圖案，可以通過繪製具有10倍最小側向尺寸的半徑的圓來計算時間、計算圓內的開口的總面積以及將開口的總面積除以圓的總面積來計算圖案因子。

參考圖2E，可以執行電鍍製程以在第一光阻層165中的開口的區內電鍍銅或含銅合金。銅基金屬部分166可以由在第一光阻層165中的開口的區內進行電鍍製程形成。根據本揭露的一方面，可以選擇電鍍製程的製程參數，使得銅基材料的銅基金屬部分166的沉積速度取決於第一光阻層165中的開口的圖案因子。

舉例來說，電鍍製程可以在以下條件下進行，其中電鍍路徑中的銅原子的供應不足以提供基於銅基金屬的共形生長，但在第一光阻層165中的開口中誘發出低圖案因子的區中的較高沉積速度，並在第一光阻層165中的開口中誘發出高圖案因子的區中的較低沉積速度。在所述實施例中，銅基金屬部分166可以在具有正常圖案因子的第一區中具有均勻厚度，並且可以在具有低圖案因子的第二區中具有漸變厚度(即變化厚度)。均勻厚度也稱為正常厚度，第一區也稱為正常高度區NHR。漸變厚度是比正常厚度大的變化厚度，第二區也稱為延伸高度區EHR。均勻厚度可以在1微米至10微米的範圍內，但也可以使用更小和更大的厚度。

在一實施例中，選自銅基金屬部分166的至少一第一銅基金屬部分166包括至少一均勻厚度區(即至少一正常高度區NHR)和漸變厚度區(即延伸高度區EHR)。在所述實施例中，每個這樣的第一銅基金屬部分166的漸變厚度區可以形成有至少一傾斜頂面，每個傾斜頂面相對於水平面的傾角在0.1度至10度的範圍內，例如從0.3度至5度及/或從0.5度到3度。位於水平面(包括具有均勻厚度的銅基金屬部分166的區的平坦水平頂面)上方的銅基金屬部分166中的每個區在本文中稱為上突出部分166P。在一實施例中，第一銅基金屬部分166可以是通過放電電流路徑DCP電性連接至ESD保護電路122。選自銅基金屬部分166的至少一第二銅基金屬部分166可以具有整個均勻厚度，並且因此可以由單一均勻厚度區(即，正常高度區NHR)組成。

一般而言，可以使用提供圖案因子相關沉積速度的單一沉積製程同時形成包括相應上突出部分166P的第一銅基金屬部分166及由相應正常高度區NHR組成的第二銅基金屬部分。在一實施例中，單一沉積製程可以包括電鍍銅或包括原子濃度為98%或更高的銅的含銅合金的電鍍製程。一般而言，包括銅基金屬部分166(包括相應上突出部分166P)的區內的第一區金屬密度小於(less than)由相應正常高度區NHR組成的額外銅基金屬部分的區內的第二區金屬密度至少3倍(by a factor of at least 3)。在說明性範例中，第一區金屬密度可以在0.002至0.15的範圍內；第二區金屬密度可以在0.20至0.60的範圍內，例如0.35至0.50。

參考圖2F，第一光阻層165可以例如通過灰化去除。隨後，可以執行諸如濕式蝕刻製程的等向性蝕刻製程以去除金屬晶種層164的未遮蔽部分。銅基金屬部分166的物理性暴露表面部分可能會在等向性蝕刻製程期間被附帶移除。

金屬晶種層164和包括對應上突出部分166P的第一銅基金屬部分166的每個剩餘連續組合在本文中被稱為靜電放電(ESD)路徑金屬結構168。由金屬晶種層164和由相應正常高度區NHR組成的第二銅基金屬部分166的每個剩餘連續組合在本文中被稱為鈍化層級金屬結構167。一般而言，可以形成鈍化層級金屬結構167和至少一靜電放電(ESD)路徑金屬結構168。每個ESD路徑金屬結構168包括位於第一水平面HP1內的第一頂面段TSS1，所述第一水平面HP1包含鈍化層級金屬結構167的一個、多個及/或每個的頂面。此外，每個ESD路徑金屬結構168包括突出到第一水平面HP1上方的上突出部分166P。在一實施例中，整個鈍化層級金屬結構167可以形成在第一水平面HP1下方或第一水平面HP1之內。

鈍化層級金屬結構167和ESD路徑金屬結構168可以包括接觸相應下方金屬墊結構158的相應通孔部分。鈍化層級金屬結構167以及通孔部分的區之外和上突出部分166P的區之外的ESD路徑金屬結構168的水平延伸部分的均勻厚度UT可以在從1微米到8微米的範圍內，但是也可以使用更小和更大的厚度。上突出部分166P的高度可以在均勻厚度UT的10%至80%的範圍內，並且可以在400奈米至4微米的範圍內，例如800奈米至2微米。

共同參考圖1和2A-2F，可以在半導體基底110上方形成半導體基底110上的靜電放電(ESD)保護電路122以及內埋於介電材料層150中的金屬互連結構140。ESD路徑金屬結構168可以形成在金屬互連結構140上方，並且可以通過金屬互連結構140的子集電性連接至ESD保護電路122。在一實施例中，使用單一沉積製程同時形成鈍化層級金屬結構167和靜電放電(ESD)路徑金屬結構168，所述沉積製程提供圖案因子相關沉積速度。在一實施例中，通過執行至少一電鍍製程來形成鈍化層級金屬結構167和ESD路徑金屬結構168。

ESD路徑金屬結構168位於第一水平面HP1內的第一頂面段TSS1，所述第一水平面HP1包含鈍化層級金屬結構167的一個、多個及/或每個的頂面。在一實施例中，上突出部分166P可以形成有至少一傾斜頂面，每個傾斜頂面相對於第一水平面HP1的傾角在0.1度至10度的範圍內。在一實施例中，在包括ESD路徑金屬結構168的上突出部分166P的區內的鈍化層級金屬結構167和ESD路徑金屬結構168的層級處的第一區金屬密度小於在鈍化層級金屬結構167的區內的鈍化層級金屬結構167和ESD路徑金屬結構168的層級處的第二區金屬密度至少3倍。

圖3是根據本揭露的第一實施例在形成放電結構和鈍化層級金屬結構167的引導點之後的第一實施例結構的區的俯視圖。在這個範例中，整個鈍化層級金屬結構167可以形成在正常高度區NHR內，且ESD路徑金屬結構168的上突出部分166P可以形成在延伸高度區EHR內。

圖4A-4F是根據本揭露的第一實施例在形成接合墊178和附接焊料材料部分188期間的圖1的第一實施例結構的區M的順序垂直剖視圖。

參考圖4A，諸如聚醯亞胺的頂蓋介電材料可以沉積在鈍化層級金屬結構167和ESD路徑金屬結構168上方，以形成頂蓋介電層173。當在鈍化層級金屬結構167和ESD路徑金屬結構168的水平延伸部分上方測量時，頂蓋介電層173的厚度可以在2微米至6微米的範圍內，但也可以使用更小和更大的厚度。頂蓋介電層173可以被圖案化以在鈍化層級金屬結構167和ESD路徑金屬結構168的區上方形成穿過其的通孔開口(179A、179B)。可以通過執行蝕刻製程穿過頂蓋介電層173來形成通孔開口(179A、179B)。在一些實施例中，蝕刻製程可以包括非等向性蝕刻製程，例如使用反應離子電漿的反應離子蝕刻製程。因此，當半導體晶粒700中的金屬結構的子集物理性暴露於反應離子蝕刻製程的電漿時，可以發生從電漿到半導體晶粒700中的金屬結構的子集的瞬時電性放電。或者，蝕刻製程可以採用本領域已知的替代蝕刻製程。

根據本揭露的一方面，通孔開口(179A、179B)包括形成在具有均勻厚度UT的鈍化層級金屬結構167以及ESD路徑金屬結構168的水平延伸部分上方的第一通孔開口179A和形成在上突出部分166P上方的第二通孔開口179B。上突出部分166P突出於第一水平面HP1上方，用以形成第一通孔開口179A和第二通孔開口179B的非等向性蝕刻製程以相同的蝕刻速度蝕刻頂蓋介電層173的材料。因此，在非等向性蝕刻製程期間，在ESD路徑金屬結構168的第一頂面段TSS1暴露在第一通孔開口179A下方之前，上突出部分166P的表面物理性暴露在第二通孔開口179B下方。

圖4A對應於非等向性蝕刻製程期間的一時間點，在所述時間點處上突出部分166P的表面物理性暴露在第二通孔開口179B下方，而ESD路徑金屬結構168的第一頂面段TSS1仍然被頂蓋介電層173的材料覆蓋。當上突出部分166P的表面物理性暴露至非等向性蝕刻製程腔室中的電漿環境時，可能會發生從電漿通過ESD路徑金屬結構168和放電電流路徑(DCP；如圖1 所示)進入ESD保護電路122(如圖1所示)的電性電荷(electrical charges)的靜電放電，使得電性連接至ESD路徑金屬結構168的半導體裝置120受到保護而免受ESD路徑金屬結構168中電性電荷的瞬時突波的影響。因此，ESD路徑金屬結構168的上突出部分166P用作放電結構的引導點(leading point of discharge，LPoD)，在非等向性蝕刻製程期間，所述放電結構的引導點在半導體晶粒700中的其他金屬結構暴露之前暴露於電漿，因此用作半導體晶粒700中的電性放電路徑的連接點。

參考圖4B，非等向性蝕刻製程可以繼續到第一通孔開口179A垂直延伸到鈍化層級金屬結構167和ESD路徑金屬結構168各自的下方部分。在非等向性蝕刻製程之後，鈍化層級金屬結構167和ESD路徑金屬結構168的表面可以物理性暴露在第一通孔開口179A和第二通孔開口179B下方。每個通孔開口(179A、179B)可以具有至少一傾斜側壁，所述傾斜側壁從頂蓋介電層173的頂面延伸到鈍化層級金屬結構167和ESD路徑金屬結構168中的一者的頂面。從垂直方向測量時，傾斜側壁的傾角可以在5度至60度的範圍內，例如10度至45度，但也可以使用較小和較大的傾角。每個通孔開口(179A、179B)的底部部分的側向的尺寸(例如鈍化層級金屬結構167和ESD路徑金屬結構168中的相應一個的物理性暴露的表面的直徑或寬度)可以在從30微米到50微米的範圍內，儘管也可以使用更小和更大的側向的尺寸。

頂蓋介電層173可以具有位於第二水平面HP2內的平坦頂面。如在第二水平面HP2和包括第一頂面段TSS1的第一水平面HP1之間測量的頂蓋介電層173的厚度可以在2微米至6微米的範圍內，但是也可以使用更小和更大的厚度。上突出部分166P的高度可以在400奈米至4微米的範圍內。上突出部分166P的高度與頂蓋介電層173的厚度的比可以在0.2至0.8的範圍內，但是也可以使用更小和更大的比。

參考圖4C，金屬晶種層174可以形成在頂蓋介電層173上方。金屬晶種層174包含至少一種金屬材料，其可以用作後續電鍍製程的黏合促進劑材料、擴散阻障材料及/或金屬晶種材料。舉例來說，金屬晶種層174可以包括鈦層和銅晶種層的層堆疊，其可以通過物理氣相沉積沉積。鈦層的厚度可以在5奈米至100奈米的範圍內，並且銅晶種層的厚度可以在50奈米至500奈米的範圍內，儘管更小和更大的厚度可以分別用於鈦層和銅晶種層。

第二光阻層175可以沉積在金屬晶種層174上方，並且可以被微影圖案化以在隨後將形成金屬接合墊的區中形成開口。第二光阻層175的厚度可以在2微米至20微米的範圍內，但也可以使用更小和更大的厚度。用於形成金屬接合墊的區對應於穿過頂蓋介電層173的通孔開口(179A、179B)的區。第二光阻層175中的每個開口(可以是諸如每個開口具有矩形或圓角矩形的形狀的實施例中的寬度)的側向尺寸可以在50微米至80微米的範圍內，儘管也可以使用更小和更大的側向尺寸。

參考圖4D，金屬可以沉積在第二光阻層175中的開口內。舉例來說，可以進行電鍍製程來電鍍第二光阻層175中開口的區內的銅或含銅合金。墊層級金屬部分176可以由在第二光阻層175中的開口的區內進行電鍍製程而形成。

參考圖4E，例如可以用灰化去除第二光阻層175。隨後，可以執行諸如濕式蝕刻製程的等向性蝕刻製程以去除金屬晶種層174的未遮蔽部分。墊層級金屬部分176的物理性暴露表面部分可能會在等向性蝕刻製程期間被附帶移除。金屬晶種層164和墊層級金屬部分176的每個剩餘連續組合構成金屬接合墊178。雖然使用其中金屬接合墊178包括銅的實施例來描述本揭露，但本文明確設想了其中金屬接合墊178包括鋁基金屬材料或其他替代金屬材料的實施例。通常，金屬接合墊178形成在鈍化層級金屬結構167和ESD路徑金屬結構168上。每個金屬接合墊178可以包括相應通孔部分和相應的墊部分。

根據本揭露的一方面，可以在直接在對應的一個ESD路徑金屬結構168的第一頂面段TSS1上的每個第一通孔開口179A中形成第一金屬接合墊178A，並且可以在直接在對應的一個ESD路徑金屬結構168的上突出部分166P的頂面上的每個第二通孔開口179B中形成第二金屬接合墊178B。頂蓋介電層173的平坦頂面可以形成在第一水平面HP1上方的第二水平面HP2中。在一實施例中，第一金屬接合墊178A和第二金屬接合墊178B中的每一個可以形成有在第二水平面HP2上方的相應平坦部分和在第二水平面HP2下方並垂直延伸穿過頂蓋介電層173的相應通孔部分。通常，每個第一金屬接合墊178A的通孔部分具有比每個第二金屬接合墊178B的通孔部分更大的垂直範圍。

參考圖4F，例如焊球等焊料材料部分188可附接至金屬接合墊178。舉例來說，第一焊料材料部分188A可以附接至每個第一金屬接合墊178A，並且第二焊料材料部分188B可以附接至每個第二金屬接合墊178B。隨後，可以沿著切割通道將包括半導體晶粒700的二維陣列的半導體晶圓單體化為多個半導體晶粒700。

圖5是根據本發明的第一實施例的進行切割之後的第一實施例結構的半導體晶粒700的垂直剖視圖。第一鈍化介電層161、第二鈍化介電層163和頂蓋介電層173的組合表示為接合層級介電層170。

圖6A-6I是根據本揭露的第一實施例在形成放電結構的引導點及接合墊和附接焊料材料部分188期間的第一實施例結構的另一替代架構的區的順序垂直剖視圖。

參考圖6A，第一實施例結構的替代架構被示出為對應於圖2E的處理步驟的處理步驟。在所述實施例中，形成銅基金屬部分166的電鍍製程可以或可以不共形沉積銅基材料。每個銅基金屬部分166包括平坦頂面，其可以完全位於水平面內，或者可以包括垂直突出部分，其突出到包括相應銅基金屬部分166的水平頂面段的水平面上方。第一光阻層165隨後可以例如通過灰化去除。

參考圖6B，額外光阻層169(在請求項中可以被稱為第二光阻層)可以被施加在金屬晶種層164和銅基金屬部分166上方，並且可以被微影圖案化以在其中形成開口。額外光阻層169中的每個開口可以具有完全位於下方銅基金屬部分166的區內的區。可以執行額外電鍍製程以在額外光阻層169中的每個開口內形成上突出部分166P。每個上突出部分166P可以具有相應的平坦頂面段。每個上突出部分166P的高度可以在400奈米至4微米的範圍內，例如800奈米至2微米，但也可以使用更小和更大的高度。

參考圖6C，額外光阻層169可以例如通過灰化去除。隨後，可以執行諸如濕式蝕刻製程的等向性蝕刻製程以以去除金屬晶種層164的未遮蔽部分。銅基金屬部分166的物理性暴露表面部分可能會在等向性蝕刻製程期間被附帶移除。

金屬晶種層164和包括對應上突出部分166P的第一銅基金屬部分166的每個剩餘連續組合在本文中被稱為靜電放電(ESD)路徑金屬結構168。不包括任何上突出部分166P的金屬晶種層164和第二銅基金屬部分166的每個剩餘連續組合在本文中被稱為鈍化層級金屬結構167。一般而言，可以形成鈍化層級金屬結構167和至少一靜電放電(ESD)路徑金屬結構168。每個ESD路徑金屬結構168包括位於第一水平面HP1內的第一頂面段TSS1，所述第一水平面HP1包含鈍化層級金屬結構167的一個、多個及/或每個的頂面。此外，每個ESD路徑金屬結構168包括突出到第一水平面HP1上方的上突出部分166P。在一實施例中，整個鈍化層級金屬結構167可以形成在第一水平面HP1下方或第一水平面HP1之內。

一般而言，鈍化層級金屬結構167和ESD路徑金屬結構168可以通過執行至少一電鍍製程來形成。在一實施例中，可以使用兩個電鍍製程和兩個電鍍罩幕層來形成ESD路徑金屬結構168。在一實施例中，每個上突出部分166P可形成有平坦頂面段和具有在第一水平面HP1內的底緣的至少一垂直表面段。在一實施例中，鈍化層級金屬結構167和不與上突出部分166P形成區交疊的ESD路徑金屬結構168的至少一均勻厚度區由第一金屬沉積製程(例如第一電鍍製程)形成，而上突出部分166P由在第一金屬沉積製程之後執行的第二金屬沉積製程(例如第二電鍍製程)形成。

參考圖6D，可以執行參照圖4A所述的處理步驟，以形成頂蓋介電層173，並形成垂直延伸穿過頂蓋介電層173的通孔開口(179A、179B)。根據本揭露的一方面，通孔開口(179A、179B)包括形成在具有均勻厚度UT的鈍化層級金屬結構167以及ESD路徑金屬結構168的水平延伸部分上方的第一通孔開口179A和形成在上突出部分166P上方的第二通孔開口179B。上突出部分166P突出於第一水平面HP1上方，用以形成第一通孔開口179A和第二通孔開口179B的非等向性蝕刻製程以相同的蝕刻速度蝕刻頂蓋介電層173的材料。因此，在非等向性蝕刻製程期間，在ESD路徑金屬結構168的第一頂面段TSS1暴露在第一通孔開口179A下方之前，上突出部分166P的表面物理性暴露在第二通孔開口179B下方。

圖6D對應於非等向性蝕刻製程期間的一時間點，在所述時間點處上突出部分166P的表面物理性暴露在第二通孔開口179B下方，而ESD路徑金屬結構168的第一頂面段TSS1仍然被頂蓋介電層173的材料覆蓋。當上突出部分166P的表面物理性暴露至非等向性蝕刻製程腔室中的電漿環境時，可能會發生從電漿通過ESD路徑金屬結構168和放電電流路徑(DCP；如圖1所示)進入ESD保護電路122(如圖1所示)的電性電荷(electrical charges)的靜電放電，使得電性連接至ESD路徑金屬結構168的半導體裝置120受到保護而免受ESD路徑金屬結構168中電性電荷的瞬時突波的影響。因此，ESD路徑金屬結構168的上突出部分166P用作放電結構的引導點(leading point of discharge，LPoD)，在非等向性蝕刻製程期間，所述放電結構的引導點在半導體晶粒700中的其他金屬結構暴露之前暴露於電漿，因此用作半導體晶粒700中的電性放電路徑的連接點。

參考圖6E，非等向性蝕刻製程可以繼續到第一通孔開口179A垂直延伸到鈍化層級金屬結構167和ESD路徑金屬結構168各自的下方部分。在非等向性蝕刻製程之後，鈍化層級金屬結構167和ESD路徑金屬結構168的表面可以物理性暴露在第一通孔開口179A和第二通孔開口179B下方。每個通孔開口(179A、179B)可以具有至少一傾斜側壁，所述傾斜側壁從頂蓋介電層173的頂面延伸到鈍化層級金屬結構167和ESD路徑金屬結構168中的一者的頂面。從垂直方向測量時，傾斜側壁的傾角可以在5度至60度的範圍內，例如10度至45度，但也可以使用較小和較大的傾角。每個通孔開口(179A、179B)的底部部分的側向的尺寸(例如鈍化層級金屬結構167和ESD路徑金屬結構168中的相應一個的物理性暴露的表面的直徑或寬度)可以在從30微米到50微米的範圍內，儘管也可以使用更小和更大的側向的尺寸。

參考圖6F，金屬晶種層174可以形成在頂蓋介電層173上方。金屬晶種層174包含至少一種金屬材料，其可以用作後續電鍍製程的黏合促進劑材料、擴散阻障材料及/或金屬晶種材料。舉例來說，金屬晶種層174可以包括鈦層和銅晶種層的層堆疊，其可以通過物理氣相沉積沉積。鈦層的厚度可以在5奈米至100奈米的範圍內，並且銅晶種層的厚度可以在50奈米至500奈米的範圍內，儘管更小和更大的厚度可以分別用於鈦層和銅晶種層。

參考圖6G，金屬可以沉積在第二光阻層175中的開口內。舉例來說，可以進行電鍍製程來電鍍第二光阻層175中開口的區內的銅或含銅合金。墊層級金屬部分176可以由在第二光阻層175中的開口的區內進行電鍍製程而形成。

參考圖6H，例如可以用灰化去除第二光阻層175。隨後，可以執行諸如濕式蝕刻製程的等向性蝕刻製程以去除金屬晶種層174的未遮蔽部分。墊層級金屬部分176的物理性暴露表面部分可能會在等向性蝕刻製程期間被附帶移除。金屬晶種層164和墊層級金屬部分176的每個剩餘連續組合構成金屬接合墊178。雖然使用其中金屬接合墊178包括銅的實施例來描述本揭露，但本文明確設想了其中金屬接合墊178包括鋁基金屬材料或其他替代金屬材料的實施例。通常，金屬接合墊178形成在鈍化層級金屬結構167和ESD路徑金屬結構168上。每個金屬接合墊178可以包括相應通孔部分和相應的墊部分。

根據本揭露的一方面，可以在直接在對應的一個ESD路徑金屬結構168的第一頂面段TSS1上的每個第一通孔開口179A中形成第一金屬接合墊178A，並且可以在直接在對應的一個ESD路徑金屬結構168的上突出部分166P的頂面上的每個第二通孔開口179B中形成第二金屬接合墊178B。頂蓋介電層173的平坦頂面可以形成在第一水平面HP1上方的第二水平面HP2 中。在一實施例中，第一金屬接合墊178A和第二金屬接合墊178B中的每一個可以形成有在第二水平面HP2上方的相應平坦部分和在第二水平面HP2下方並垂直延伸穿過頂蓋介電層173的相應通孔部分。通常，每個第一金屬接合墊178A的通孔部分具有比每個第二金屬接合墊178B的通孔部分更大的垂直範圍。

參考圖6I，例如焊球等焊料材料部分188可附接至金屬接合墊178。舉例來說，第一焊料材料部分188A可以附接至每個第一金屬接合墊178A，並且第二焊料材料部分188B可以附接至每個第二金屬接合墊178B。

隨後，可以沿著切割通道將包括半導體晶粒700的二維陣列的半導體晶圓單體化為多個半導體晶粒700。

綜合參考圖4F、5、6I，依本揭露的第一實施例，提供裝置結構，其包括：半導體裝置120，位於半導體基底110上；內埋於頂蓋介電層173中的鈍化層級金屬結構167和靜電放電(ESD)路徑金屬結構168，其中ESD路徑金屬結構168包括位於第一水平面HP1內的第一頂面段TSS1，第一水平面HP1包含鈍化層級金屬結構167中的一者的頂面，並且還包括突出於第一水平面HP1上方的上突出部分166P；第一金屬接合墊178A，具有與第一頂面段TSS1接觸的平坦底面；第二金屬接合墊178B，與上突出部分166P的頂面接觸。

在一實施例中，裝置結構還包括：第一焊料材料部分188A，接觸第一金屬接合墊178A；第二焊料材料部分188B，接觸第二金屬接合墊178B。在一實施例中，上突出部分166P具有至少一傾斜頂面，每個傾斜頂面相對於第一水平面HP1的傾角在 0.1度至10度的範圍內。在一實施例中，位於包括ESD路徑金屬結構168的上突出部分166P的區內的鈍化層級金屬結構167和靜電放電(ESD)路徑金屬結構168的層級處的第一區金屬密度小於位於鈍化層級金屬結構167的區內的鈍化層級金屬結構167和靜電放電(ESD)路徑金屬結構168的層級處的第二區金屬密度至少3倍。在另一實施例中，上突出部分166P包括平坦頂面段和至少一垂直表面段，所述垂直表面段具有在第一水平面HP1內的底緣。

在一實施例中，ESD路徑金屬結構168的上突出部分166P具有與位於第一水平面HP1下方的鈍化層級金屬結構167中的所述一者的部分相同的材料組成。在一實施例中，ESD路徑金屬結構168的上突出部分166P包括原子百分比為至少98%的銅。

在一實施例中，包括頂蓋介電層173的平坦頂面的第二水平面HP2位於第一水平面HP1上方；第一金屬接合墊178A和第二金屬接合墊178B中的每一個均包括位於第二水平面HP2上方的相應平坦部分和位於第二水平面HP2下方並垂直延伸穿過頂蓋介電層173的相應通孔部分。在一實施例中，第一金屬接合墊178A的通孔部分具有比第二金屬接合墊178B的通孔部分更大的垂直範圍。

其中實施例中，裝置結構還包括：靜電放電(ESD)保護電路122，位於半導體基底110上；金屬互連結構140，內埋於位於半導體基底110和頂蓋介電層173之間的介電材料層150中，其中ESD路徑金屬結構168通過金屬互連結構140的子集電性連接至ESD保護電路122。

參考圖7A，第二實施例結構包括承載基底210，其可以是載體晶圓，其上可以隨後形成包括二維陣列或重複單元的重構晶圓，每個重複單元包括對應的複合晶粒。圖7A中所示的區對應於單元區，其中隨後形成單一重複單元或單一複合晶粒。這樣，圖7A中所示的結構可以在兩個水平方向中重複以提供重複單元的二維週期性陣列。所示的承載基底210的部分是位於單一重複單元的區內的承載基底210的部分。承載基底210可以是任何類型的承載基底，用於在其上形成重構晶圓。舉例來說，承載基底210可以包括矽晶圓、玻璃晶圓、藍寶石晶圓或任何其他可回收的晶圓。

黏著層211可以施加於承載基底210的頂面。至少一半導體晶粒700可附接至每一單元區內的黏著層211，使得至少一半導體晶粒700的多組的二維週期性陣列可附接至承載基底210。在一實施例中，至少一半導體晶粒700中的每個組設置在相應單元區內，並且可以包括包含的至少兩個半導體晶粒700。第一半導體晶粒700和第二半導體晶粒700可以設置在承載基底210上方，其間有間隙。每個半導體晶粒700可以通過對圖1中所示的半導體晶粒700執行參照圖2B中所描述的處理步驟(即，通過沉積和圖案化第一鈍化介電層161)並且通過在其上沉積第二鈍化介電層163而得到。隨後，可以將至少兩個半導體晶粒700附接至每個單元區內的承載基底210。

通常，第一半導體晶粒700和第二半導體晶粒700可以附接至承載基底210。第一半導體晶粒700包括第一半導體基底110和電性連接至第一半導體基底110的第一靜電放電(ESD)保護電路122。第二半導體晶粒700包括第二半導體基底110和電性連接至第二半導體基底110的第二靜電放電(ESD)保護電路122。放電電流路徑DCP可以提供於每個半導體晶粒700中，如圖1所示。

參考圖7B，模製化合物材料可以施加至相鄰一對的半導體晶粒700之間的間隙。可以執行平坦化製程(例如，化學機械研磨(CMP))和固化製程以形成模製化合物基質220M。模製化合物基質220M側向地圍繞並內埋每個半導體晶粒700。模製化合物基質220M和半導體晶粒700的組合構成了重構晶圓，其可以具有與承載基底210相同的側向範圍。在一實施例中，半導體晶粒700的第二鈍化介電層163的頂面可以與模製化合物基質220M的頂面共平面。位於相應單元區內的模製化合物基質220M的每個部分構成模製化合物晶粒框架，其側向地圍繞相應單元區內的至少一半導體晶粒700的相應組。

參考圖7C，穿過第二鈍化介電層163的通孔開口可以通過微影處理步驟和非等向性蝕刻製程的組合形成。金屬墊結構158的頂面可能被物理性暴露在通過第二鈍化介電層163的通孔開口下方。

參考圖7D，可以執行參照圖2D-2F所述的處理步驟或參照圖2D、2E和6A-6C所述的處理步驟，以形成圖案化金屬結構(167、168)。每個單元區內的圖案化金屬結構(167、168) 包括形成在第一半導體晶粒700上的第一鈍化層級金屬結構167、形成在第二半導體晶粒700上的第二鈍化層級金屬結構167以及形成在模製化合物晶粒框架(其為位於單元區內的模製化合物基質220M的部分)的頂面上的至少一靜電放電(ESD)路徑金屬結構168，至少一靜電放電(ESD)路徑金屬結構168電性連接至第一半導體晶粒700中的第一ESD保護電路122且可以電性連接至第二半導體晶粒700中的第二ESD保護電路122。在一實施例中，至少一ESD路徑金屬結構168延伸穿過模製化合物基質，並且形成在第一半導體晶粒700的頂面上和第二半導體晶粒700的頂面上。

一般而言，第二實施例結構中的每個ESD路徑金屬結構168可以具有參照第一實施例結構所描述的任何特徵，並且可能的修改是ESD路徑金屬結構168中的至少一者可以形成在模製化合物基質220M上方並且直接形成在模製化合物基質220M上。在一實施例中，第二實施例結構中的ESD路徑金屬結構168可以包括位於第一水平面HP1內的第一頂面段TSS1，所述第一水平面HP1包含第一鈍化層級金屬結構167中的一者的頂面和第二鈍化層級金屬結構167中的一者的頂面，並且還包括突出到第一水平面HP1上方的上突出部分166P。通常，第一鈍化層級金屬結構167和ESD路徑金屬結構168是通過執行至少一電鍍製程來形成的。

圖8A是根據本揭露的第二實施例的圖7D的第二實施例結構的區的俯視圖。共同參考圖7D和8A，在平面圖中，至少一上突出部分166P和模製化合物晶粒框架220具有區交疊。模製化合物晶粒框架220是模製化合物基質220M的部分，其位於至少兩個半導體晶粒700的組的二維週期陣列的單元區內。模製化合物晶粒框架220側向地至少包圍第一半導體晶粒700和第二半導體晶粒700。

在圖8A所示的架構中，上突出部分166P可以形成有平坦頂面段和具有在第一水平面HP1內的底緣的至少一垂直表面段。在一實施例中，第一鈍化層級金屬結構167和與上突出部分166P不具有區交疊的ESD路徑金屬結構168的均勻厚度區由第一金屬沉積製程形成；以及上突出部分166P是由在第一金屬沉積製程之後進行的第二金屬沉積製程形成的。

圖8B是根據本揭露的第二實施例的第二實施例結構的替代架構的區的俯視圖。共同參考圖7D和8B，在平面圖中，至少一上突出部分166P與模製化合物晶粒框架220具有區交疊。通常，第一鈍化層級金屬結構167和每個ESD路徑金屬結構168是通過執行至少一電鍍製程來形成的。在一實施例中，使用單一沉積製程同時形成第一鈍化層級金屬結構167和每個靜電放電(ESD)路徑金屬結構168，所述沉積製程提供圖案因子相關沉積速度。

在一實施例中，上突出部分166P形成有至少一傾斜頂面，每個傾斜頂面具有相對於第一水平面HP1在0.1度至10度的範圍內的傾角。在一實施例中，在包括ESD路徑金屬結構168的上突出部分166P的區內的圖案化金屬結構(167、168)的層級處的第一區金屬密度小於在鈍化層級金屬結構167的區內的圖案化金屬結構(167、168)的層級處的第二區金屬密度至少3 倍。

共同參考圖7D、8A和8B以及在一實施例中，第一半導體晶粒700包括位於第一半導體基底110上的第一半導體裝置120和內埋於第一介電材料層150中的第一金屬互連結構140；第一半導體裝置120包括第一場效電晶體；ESD路徑金屬結構168通過第一半導體晶粒700中的第一金屬互連結構140的子集電性連接至第一場效電晶體中的一者的節點。在一實施例中，第二半導體晶粒700包括位於第二半導體基底110上的第二半導體裝置120，以及內埋於第二介電材料層150中的第二金屬互連結構140；第二半導體裝置120包括第二場效電晶體；ESD路徑金屬結構168通過第二半導體晶粒700中的第二金屬互連結構140的子集電性連接至第二場效電晶體中的一者的節點。

圖9A-9C是根據本揭露的第二實施例的切割以及將扇出封裝件附接至中介物期間的第二實施例結構的順序垂直剖視圖。

參考圖9A，可以執行參照圖4A-4F所述的處理步驟或參照圖6D-6I所述的處理步驟，以形成頂蓋介電層173和金屬接合墊178，並將焊料材料部分188附接至金屬接合墊178。頂蓋介電層173可以形成在圖案化金屬結構(167、168)上方，使得頂蓋介電層173的平坦頂面形成在第一水平面HP1上方的第二水平面HP2中。

金屬接合墊178包括第一金屬接合墊178A和第二金屬接合墊178B。第一金屬接合墊178A和第二金屬接合墊178B中的每一個均形成有位於第二水平面HP2上方的相應平坦部分和位於第二水平面HP2下方並垂直延伸穿過頂蓋介電層173的相應通孔部分。每個第一金屬接合墊178A可以形成在位於第一水平面HP1內的相應圖案化金屬結構(167、168)的水平頂面上，並且第二金屬接合墊178B可以形成在位於第一水平面HP1上方的相應上突出部分166P的水平或非水平表面上。因此，每個第一金屬接合墊178A的通孔部分具有比第二金屬接合墊178B的通孔部分更大的垂直範圍。

在一實施例中，第一金屬接合墊178A和第二金屬接合墊178B可以形成在ESD路徑金屬結構168上方並且直接形成在ESD路徑金屬結構168上。第一金屬接合墊178A有與第一頂面段TSS1接觸的平坦底面；第二金屬接合墊178B與上突出部分166P的頂面接觸。在一些實施例中，在平面圖中，第一金屬接合墊178A與模製化合物晶粒框架220具有區交疊，以及在平面圖中，第二金屬接合墊178B完全位於第一半導體晶粒700的區內。隨後，焊料材料部分188可以附接至金屬接合墊178。

參考圖9B，例如通過分解黏著層211，可以將承載基底210與重構晶圓(700、220M)分離。可以執行適當的清潔製程以去除黏著層211中的殘留物。隨後，可以沿著切割通道被切割重構晶圓(700、220M)以形成多個扇出封裝件720，其中的一者在圖9B中示出。每個扇出封裝件720可以是包含多個半導體晶粒700和模製化合物晶粒框架220的複合半導體晶粒，其是模製化合物基質220M的切割部分。

參考圖9C，可以提供包含中介物接合墊878的中介物800。中介物800可以包括有機中介物、陶瓷中介物或本領域已知的任何其他類型的中介物。扇出封裝件720可以通過焊料材料部分188與中介物800接合。

圖9C所示的第二實施例結構包括裝置結構，裝置結構包括：模製化合物晶粒框架220，側向包圍第一半導體晶粒700和第二半導體晶粒700；第一鈍化層級金屬結構167，位於第一半導體晶粒700上方；第二鈍化層級金屬結構167，位於第二半導體晶粒700上方；靜電放電(ESD)路徑金屬結構168，位於第一半導體晶粒700、模製化合物晶粒框架220和第二半導體晶粒700上方，其中ESD路徑金屬結構168包括位於第一水平面HP1內的第一頂面段TSS1，第一水平面HP1包含第一鈍化層級金屬結構167中的一者的頂面和第二鈍化層級金屬結構167中的一者的頂面，並且還包括突出於第一水平面HP1上方的上突出部分166P；第一金屬接合墊178A，具有與第一頂面段TSS1接觸的平坦底面；第二金屬接合墊178B與上突出部分166P的頂面接觸。

在一實施例中，裝置結構還包括：第一焊料材料部分188A，接觸第一金屬接合墊178A；第二焊料材料部分188B，接觸第二金屬接合墊178B。在一實施例中，在平面圖中，第一金屬接合墊178A與模製化合物晶粒框架220具有區交疊；在平面圖中，第二金屬接合墊178B完全位於第一半導體晶粒700的區內。在一實施例中，在平面圖中，上突出部分166P與模製化合物晶粒框架220具有區交疊。

在一實施例中，上突出部分166P具有至少一傾斜頂面，每個傾斜頂面相對於第一水平面HP1的傾角在0.1度至10度的範圍內。在一實施例中，裝置結構包括內埋第一鈍化層級金屬結構167、第二鈍化層級金屬結構167和ESD路徑金屬結構168的頂蓋介電層173，其中位於包括ESD路徑金屬結構168的上突出部分166P的區內的第一鈍化層級金屬結構167和第二鈍化層級金屬結構167的層級處具有第一區金屬密度，位於第一鈍化層級金屬結構167的區內的第一鈍化層級金屬結構167和第二鈍化層級金屬結構167的層級處具有第二區金屬密度，所述第一區金屬密度小於所述第二區金屬密度至少3。

在一實施例中，上突出部分166P包括平坦頂面段和至少一垂直表面段，所述垂直表面段具有在第一水平面HP1內的底緣。

在一實施例中，ESD路徑金屬結構168的上突出部分166P與位於第一水平面HP1下方的所述第一鈍化層級金屬結構167中的一者的部分具有相同材料組成。在一實施例中，ESD路徑金屬結構168的上突出部分166P包括原子百分比為至少98%的銅。

在一實施例中，第一半導體晶粒700包括：第一半導體裝置120，位於第一半導體基底110上；第一金屬互連結構 140，內埋於位於第一半導體基底110和頂蓋介電層173之間的第一介電材料層150中，其中ESD路徑金屬結構168通過第一金屬互連結構140的子集電性連接至ESD保護電路122。在一實施例中，第一半導體裝置120包括第一場效電晶體；以及ESD路徑金屬結構168通過第一金屬互連結構140的子集電性連接第一場效電晶體中的一者的節點。

圖10A-10F是根據本揭露的第三實施例的在形成兩個半導體晶粒700的接合組件期間的第三實施例結構的順序垂直剖視圖。

參考圖10A，提供第一半導體晶粒300，其可以通過省略金屬墊結構158的形成並通過形成被配置用於金屬至金屬接合的第一金屬接合墊358而衍生自圖1中所示的第一半導體晶粒700。金屬至金屬接合是指使用任何中間焊料材料使兩個金屬表面之間直接接合。在所述實施例中，第一金屬接合墊中的第一金屬和第二金屬接合墊中的第二金屬之間的晶粒邊界的子集橫越第一金屬接合墊和第二金屬接合墊之間的初始邊界，使得第二金屬通過晶粒邊界與第一金屬結合。金屬至金屬接合的典型範例是銅至銅接合。

在一實施例中，每個第一金屬接合墊358可具有在2微米至10微米範圍內的側向長度和在2微米至10微米範圍內的側向的寬度長度。在一些實施例中，第一金屬接合墊358可以佈置為具有沿第一水平方向的第一間距和沿第二水平方向的第二間距的二維週期性陣列。第一間距和第二間距可以在25微米至120微米的範圍內，但也可以使用更小和更大的間距。

在一實施例中，第一半導體晶粒300包括第一半導體基底310、位於第一半導體基底310上的第一半導體裝置120以及內埋第一金屬互連結構340及第一金屬接合墊358的第一介電材料層350。第一半導體晶粒300可以包括位於第一半導體基底310上的第一靜電放電(ESD)保護電路122。在一實施例中，第一金屬接合墊358包括不與第一ESD保護電路122電性連接的第一型第一金屬接合墊358A，以及與第一ESD保護電路122電性連接的第二型第一金屬接合墊358B。在所述實施例中，第一型第一金屬接合墊358A與第一ESD保護電路122電隔離。因此，在每個第二型第一金屬接合墊358B和第一ESD保護電路122之間提供放電電流路徑DCP。

在圖10A中所示的處理步驟處，第一型第一金屬接合墊358A和第二型第一金屬接合墊358B可以具有相同的第一均勻厚度，其在本文中稱為第一厚度。在一實施例中，第一厚度可以在1微米至10微米的範圍內，例如2微米至6微米。第一型第一金屬接合墊358A和第二型第一金屬接合墊358B的頂面可以位於包括第一介電材料層350的物理性暴露頂面的水平面內。

參考圖10B，光阻層(未示出)可以被施加在第一介電材料層350上方，並且可以被微影圖案化以覆蓋第一型第一金屬接合墊358A而不覆蓋第二型第一金屬接合墊358B。可以對第二型第一金屬接合墊358B的物理性暴露水平表面進行垂直凹陷的選擇性蝕刻製程，即蝕刻對第一介電材料層350具有選擇性的第二型第一金屬接合墊358B的金屬材料。舉例來說，如果金屬接合墊358包括銅，則選擇性蝕刻製程可以包括濕式蝕刻製程，即蝕刻對介電材料層350的介電材料具有選擇性的銅。

通常，第二型第一金屬接合墊358B中的頂面相對於第一型第一金屬接合墊358A中的頂面垂直凹陷。第二型第一金屬接合墊358B中的頂面凹陷的垂直凹陷距離可以在第一厚度(即第一型第一金屬接合墊358A的厚度)的20%至80%的範圍內。隨後可以例如通過灰化去除光阻層。第一型第一金屬接合墊358A各有第一厚度，第二型第一金屬接合墊358B各有小於第一厚度的第二厚度。第二厚度可以在第一厚度的20%至80%的範圍內。

參考圖10C，可以在金屬接合墊358和第一介電材料層350上方形成圖案化罩幕層(未示出)。圖案化罩幕層包括第二型第一金屬接合墊358B上的開口。圖案化罩幕層中的每個開口可以具有比相應下方第二型第一金屬接合墊358B的面積更小的面積。

可以在圖案化罩幕層中的開口中沉積具有比第二型第一金屬接合墊358的材料更小的楊氏模量的金屬材料。金屬材料可包括焊料材料或非焊料金屬材料，例如鉛、鋁、錫、鋅、鉍、鎘等。金屬材料的每個沉積部分可形成為具有比相應下方第二型第一金屬接合墊358B的面積更小的面積的柱結構，且其在本文中稱為中間金屬材料部分389。

根據本揭露的一方面，中間金屬材料部分389突出到包括第一介電材料層350的物理性暴露水平表面的水平面上方。每個中間金屬材料部分389包括形成在圖10B的處理步驟處形成的相應凹陷孔穴內的下部分。每個中間金屬材料部分389的體積可以小於對應凹陷孔穴的體積。將中間金屬材料部分389連接到第二型第一金屬接合墊358B後，中間金屬材料部分389的頂面突出到水平面(包括第一型第一金屬接合墊358A的頂面)上方。

在一實施例中，通過在第一型第一金屬接合墊358A和第二型第一金屬接合墊358B上方形成罩幕層、通過在第二型第一金屬接合墊358B上方的區中形成罩幕層的開口以及在開口中沉積金屬來形成中間金屬材料部分389。中間金屬材料部分389可以附接至第二型第一金屬接合墊358B，而不使用任何金屬材料覆蓋第一型第一金屬接合墊358A的表面。

參考圖10D，提供第二半導體晶粒400，其可以通過省略金屬墊結構158的形成並通過形成被配置為金屬至金屬接合的第二金屬接合墊488而衍生自圖1中示出的第二半導體晶粒700。第二金屬接合墊488的圖案可以是第一金屬接合墊358的鏡像圖案。

在一實施例中，第二半導體晶粒400包括第二半導體基底410、位於第二半導體基底410上的第二半導體裝置120、內埋第二金屬互連結構440的第二介電材料層450以及第二金屬接合墊488。第二半導體晶粒400可以包括位於第二半導體基底410上的第二靜電放電(ESD)保護電路122。在一實施例中，第二金屬接合墊488包括不與第二ESD保護電路122電性連接的第一型第二金屬接合墊488A，以及與第二ESD保護電路122電性連接的第二型第二金屬接合墊488B。在所述實施例中，第一型第二金屬接合墊488A與第二ESD保護電路122電隔離。因此，在每個第二型第二金屬接合墊488B和第二ESD保護電路122之間提供放電電流路徑DCP。

第二金屬接合墊488可以具有相同的第二均勻厚度，其在本文中稱為第三厚度。在一實施例中，第三厚度可以在1微米至10微米的範圍內，例如2微米至6微米。第二金屬接合墊488的物理性暴露的平坦水平表面可以位於包括第二介電材料層450的物理性暴露頂面的水平面內。第二金屬接合墊488包括第二金屬材料，其可接合至第一金屬接合墊358的第一金屬材料。在一實施例中，第二金屬接合墊488和第一金屬接合墊358可以包括銅。通常，中間金屬材料部分389的材料的楊氏模量小於第二金屬接合墊488的材料的楊氏模量。

第二半導體晶粒400可以被定位為使得第二金屬接合墊488面向第一金屬接合墊358。在對準第二半導體晶粒400與第一半導體晶粒300時，第二型第二金屬接合墊488B可以面向中間金屬材料部分389。

參考圖10E，第二半導體晶粒400和第一半導體晶粒300之間的垂直間隔可以在接合製程的初始步驟期間逐漸減少。每個中間金屬材料部分389和相應上方第二型第二金屬接合墊488B之間的距離可以減小，直到中間金屬材料部分389接觸第二型第二金屬接合墊488B。在中間金屬材料部分389與第二型第二金屬接合墊488B接觸之前，可能會立即發生靜電放電(ESD)事件。因此，中間金屬材料部分389用作第三實施例結構中放電(LPoD)結構的引導點。

在一實施例中，中間金屬材料部分389中的一個、多個及/或每個可以通過第二型第一金屬接合墊358B中的相應一個以及通過第一金屬互連結構340中的子集電性連接至第一半導體晶粒300中的第一ESD保護電路122。當第二型第二金屬接合墊488B中的一個、多個及/或每一個接觸中間金屬材料部分389時，第二型第二金屬接合墊488B中的一個、多個及/或每一個可以變成通過中間金屬材料部分389電性連接至第一ESD保護電路122。

在一實施例中，第二半導體晶粒400包括位於第二半導體基底410上的第二靜電放電(ESD)保護電路122。第二型第二金屬接合墊488B中的一個、多個及/或每個可以通過第二金屬互連結構440的子集電性連接至第二ESD保護電路122。在中間金屬材料部分389和第二型第二金屬接合墊488B之間的電性接觸時刻發生的ESD事件期間，瞬時靜電放電電流可以流經位於第一半導體基底310上的第一ESD保護電路122和位於第二半導體基底420上的第二ESD保護電路122之間。

參考圖10F，包括第一介電材料層350的物理性暴露平坦水平表面的水平面和包括第二介電材料層450的物理性暴露平坦水平表面的水平面之間的距離可以逐漸減少到零。如上所述，中間金屬材料部分389的楊氏模量小於第二金屬接合墊488和第一金屬接合墊358的金屬材料的楊氏模量。因此，中間金屬材料部分389在所述處理步驟期間變形，並且完全包含在圖10B的處理步驟處形成的凹陷空腔的體積內。

回火製程可以在升高的溫度進行，同時第一半導體晶粒300和第二半導體晶粒400相互擠壓。第一型第二金屬接合墊 488A可以通過金屬至金屬接合(例如銅至銅接合)接合到第一型第一金屬接合墊358A，而中間金屬材料部分389插入在第二型第二金屬接合墊488B和第二型第一金屬接合墊358B的配合對之間。通常，第一型第二金屬接合墊488A通過金屬至金屬接合與第一型第一金屬接合墊358A接合。

此外，第二介電材料層450的表面可以通過介電至介電接合而接合至第一介電材料層350的表面，使得第二半導體晶粒400通過混合接合而接合至第一半導體晶粒300。升高的溫度可以在200攝氏度到400攝氏度的範圍內，但也可以使用更低和更高的溫度。回火製程在升高的溫度的持續時間可以在30分鐘至240分鐘的範圍內，但也可以使用更短和更長的持續時間。

在一實施例中，中間金屬材料部分389可以變形，使得每個中間金屬材料部分389的金屬材料部分的厚度等於在第一型第二金屬接合墊488A接合到第一型第一金屬接合墊358A之後的第一厚度和第二厚度之間的差值。在一實施例中，每個中間金屬材料部分389可具有各自的水平表面段，在第一型第二金屬接合墊488A接合至第一型第一金屬接合墊358A之後，所述水平表面段位於第一型第一金屬接合墊358A的包括接合表面的水平面內。

在一實施例中，第一型第二金屬接合墊488A和第二型第二金屬接合墊488B中的每一個均具有位於第一介電材料層350和第二介電材料層450之間的包括接合介面的水平面內的相應水平表面。在一實施例中，在第一型第二金屬接合墊488A與第一型第一金屬接合墊358A接合之後，可以在一個、多個及/或每個中間金屬材料部分389周圍形成不含任何固體相材料並且不含任何液相材料的孔穴。孔穴是被第一介電材料層350側向包圍。

圖10E所示的第三實施例結構包括裝置結構，其包括：第一半導體基底310、位於第一半導體基底310上的第一半導體晶粒300、第一半導體裝置120以及內埋第一金屬互連結構340及第一金屬接合墊358的第一介電材料層350，其中第一金屬接合墊358包括第一型第一金屬接合墊358A和第二型第一金屬接合墊35；第二半導體晶粒400包括第二半導體基底410、位於第二半導體基底410上的第二半導體裝置420、內埋第二金屬互連結構440的第二介電材料層450以及第二金屬接合墊488，其中第二金屬接合墊488包括直接接合的第一型第一金屬接合墊358A的第一型第二金屬接合墊488A以及不與任何第一金屬接合墊358接觸的第二型第二金屬接合墊488B；以及中間金屬材料部分389，其中每個中間金屬材料部分389與第二型第一金屬接合墊358B中的相應一個接觸並且與第二型第二金屬接合墊488B中的相應一個接觸。

在一實施例中，第一型第一金屬接合墊358A各有第一厚度，第二型第一金屬接合墊358B各有小於第一厚度的第二厚度。在一實施例中，每個第二金屬接合墊488都有一個均勻厚度。在一實施例中，每個中間金屬材料部分389具有金屬材料部分厚度，其等於第一厚度和第二厚度之間的差值。

在一實施例中，每個中間金屬材料部分389各自具有水平表面段，所述水平表面段位於包括第一型第一金屬接合墊 358A的接合表面的水平面內。在一實施例中，第一型第二金屬接合墊488A和第二型第二金屬接合墊488B中的每一個都具有位於水平面內的相應水平表面。

在一實施例中，第二介電材料層450通過介電至介電接合與第一介電材料層350接合。在一實施例中，第一型第二金屬接合墊488A通過金屬至金屬接合與第一型第一金屬接合墊358A接合，其中第一型第一金屬接合墊358A中的第一金屬和第一型第二金屬接合墊488A中的第二金屬之間的晶粒邊界的子集橫越水平面，其中水平面包括位於第一介電材料層350和第二介電材料層450之間的水平介面。

在一實施例中，中間金屬材料部分389的材料的楊氏模量小於第一金屬接合墊358中的第一金屬的第一楊氏模量，並且小於第二金屬接合墊488中的第二金屬的第二楊氏模量。

在一實施例中，不含任何固體相材料且不含任何液相材料的孔穴被中間金屬材料部分389中的一者側向包圍，並且被第一介電材料層350側向包圍。

在一實施例中，第一半導體晶粒300包括位於第一半導體基底310上的第一靜電放電(ESD)保護電路122，其中第二型第一金屬接合墊358B中的一者通過第一金屬互連結構340的子集與第一ESD保護電路122電性連接。在一實施例中，第二半導體晶粒400包括位於第二半導體基底410上的第二靜電放電(ESD)保護電路122，其中第二型第一金屬接合墊358B中的所述一者通過第二金屬互連結構440的子集與第二ESD保護電路122電性連接。在一實施例中，第一型第一金屬接合墊358A與第一ESD保護電路122電隔離。

圖11A-11D是根據本揭露的第四實施例的在形成兩個半導體晶粒700的接合組件期間的第四實施例結構的順序垂直剖視圖。

參考圖11A，提供第一半導體晶粒300，其可以通過形成代替第一金屬接合墊358的第一金屬接合墊368而衍生自圖10A中所示的第一半導體晶粒300。第四實施例結構中使用的第一金屬接合墊358包括焊料接合墊，即接合墊，其被配置為通過例如焊球等焊料材料部分與其他接合墊接合。在所述實施例中，第四實施例結構的第一半導體晶粒300中的第一金屬接合墊368可以包括C4接合墊或微凸塊結構(其也稱為C2凸塊結構)。

第一半導體晶粒300包括位於第一半導體基底310、位於第一半導體基底310上的第一半導體裝置120、內埋第一金屬互連結構340的第一介電材料層350以及第一金屬接合墊368。第一金屬接合墊368包括第一型第一金屬接合墊368A和第二型第一金屬接合墊368B。在一實施例中，第一半導體晶粒300包括位於第一半導體基底310上的第一靜電放電(ESD)保護電路122。在一實施例中，第二型第一金屬接合墊368B中的一個、多個及/或每個可以通過第一金屬互連結構340的子集電性連接至第一半導體晶粒300中的第一ESD保護電路122。在一實施例中，第一半導體裝置120包括具有電性連接至第二型第一金屬接合墊368B中的所述一者的電性節點的第一場效電晶體。在一實施例中，第一型第一金屬接合墊368A與第一ESD保護電路122電隔離。

第一焊料材料部分188A可以附接至第一型第一金屬接合墊368A中的相應一個。每個第一焊料材料部分188A可以有第一高度。此外，第二焊料材料部分188B可以附接至第二型第一金屬接合墊368B中的相應一個。每個第二焊料材料部分188B可以具有大於第一高度的第二高度。在說明性範例中，第一高度可以在20微米至60微米的範圍內，例如30微米至50微米。第二高度可以在25微米至100微米的範圍內，例如40微米至70微米。第二高度和第一高度之間的差異可以在5微米至40微米的範圍內，例如10微米至30微米。

在一實施例中，每個第一焊料材料部分188A可具有在第一參考體積的80%至120%(例如90%至110%及/或98%至102%)範圍內的相應體積。在一實施例中，每個第二焊料材料部分188B可具有在第二參考體積的80%至120%(例如90%至110%及/或98%至102%)範圍內的相應體積。根據一實施例，第二參考體積與第一參考體積的比在1.5至4的範圍內，例如2至3。當第一焊料材料部分188A和第二焊料材料部分188B附接至第一金屬接合墊368時，第一金屬接合墊368、第一焊料材料部分188A和第二焊料材料部分188B之間的介面可以形成在第一水平面HP1內。

參考圖11B，可以提供含互連的結構，其可以包括第二半導體晶粒400。第四實施例結構的第二半導體晶粒400可以通過形成代替第二金屬接合墊488的第二金屬接合墊468而衍生自圖10D中所示的第三實施例結構的第二半導體晶粒400。第四實施例結構中使用的第二金屬接合墊468包括焊料接合墊，即被配置為通過諸如焊球等焊料材料部分與其他接合墊接合。在所述實施例中，第四實施例結構的第二半導體晶粒400中的第二金屬接合墊468可以包括C4接合墊或微凸塊結構(其也稱為C2凸塊結構)。

第二金屬接合墊468的圖案可以是第一金屬接合墊368的圖案的鏡像圖案。第二金屬接合墊468可以包括第一型第二金屬接合墊468A和第二型第二金屬接合墊468B。

在一實施例中，含互連的結構包含第二半導體晶粒400，其包含：第二半導體基底410；位於第二半導體基底410上的第二半導體裝置420；內埋第二金屬互連結構440的第二介電材料層450。在一實施例中，第二半導體晶粒400包括位於第二半導體基底410上的靜電放電(ESD)保護電路122。第二型第一金屬接合墊368B中的一個、多個及/或每個可以通過第二金屬互連結構440的子集電性連接至第二ESD保護電路122。第一型第二金屬接合墊468A可以與第二半導體晶粒400中的ESD保護電路122電隔離。第二半導體晶粒400可以被定位為使得第二金屬接合墊468面向第一金屬接合墊368。

參考圖11C，第二半導體晶粒400和第一半導體晶粒300之間的垂直間隔可以在接合製程的初始步驟期間逐漸減少。每個第二焊料材料部分188B和相應的下方的第二型第二金屬接合墊468B之間的距離可以減小，直到第二焊料材料部分188B接觸第二型第二金屬接合墊468B為止。在第二焊料材料部分188B與第二型第二金屬接合墊468B接觸之前，可能會立即發生靜電放電(ESD)事件。因此，第二焊料材料部分188B用作第四實施例結構中的放電(LPoD)結構的引導點。

在一實施例中，一個、多個及/或每個第二焊料材料部分188B可以是通過第二型第一金屬接合墊368B中的相應一個以及通過第一金屬互連結構340中的子集電性連接至第一半導體晶粒300中的第一ESD保護電路122。當第二型第二金屬接合墊468B中的一個、多個及/或每個與第二焊料材料部分188B中的一個、多個及/或每個接觸時，第二型第二金屬接合墊468B中的一個、多個及/或每個可以通過第二焊料材料部分188B中的一個、多個及/或每個變成電性連接至第一半導體晶粒300中的第一ESD保護電路122。

在一實施例中，第二半導體晶粒400包括位於第二半導體基底410上的第二靜電放電(ESD)保護電路122。第二型第二金屬接合墊468B中的一個、多個及/或每個可以通過第二金屬互連結構440的子集電性連接至第二ESD保護電路122。在第二焊料材料部分188B和第二型第二金屬接合墊468B之間的電性接觸時刻發生的ESD事件期間，瞬時靜電放電電流可以流經位於第一半導體基底310上的第一ESD保護電路122和位於第二半導體基底420上的第二ESD保護電路122之間。

一般來說，接合製程期間，在第一焊料材料部分188A與第一型第二金屬接合墊488A接觸之前，第二焊料材料部分188B與第二型第二金屬接合墊488B接觸。在一實施例中，第二焊料材料部分188B與第二型第二金屬接合墊488B接觸，而第二焊料材料部分188B的溫度等於或高於第二焊料材料部分188B的焊料材料的回流溫度，如此一來第二焊料材料部分188B在與第二型第二金屬接合墊468B接觸時不會破裂，但會回流並變形。

參考圖11D，第一半導體晶粒300和第二半導體晶粒400之間的垂直距離可以逐漸減小，直到第一型焊料材料部分188A接觸第一型第一金屬接合墊368A且接合到第一型第一金屬接合墊368A為止。可以控制焊料材料部分188的溫度以在第一金屬接合墊368和第二金屬接合墊468的每個配合對之間引起焊料接合。通常，第一型第二金屬接合墊468A通過焊料接合與第一型第一金屬接合墊368A接合。

一般而言，可以進行接合製程，其中第一焊料材料部分188A與第一型第二金屬接合墊488A中的相應一個接合且第二焊料材料部分188B與第二型第二金屬接合墊488B中的相應一個接合。在一實施例中，第一焊料材料部分188A和第一型第二金屬接合墊488A之間的所有水平介面在接合製程期間都形成於第二水平面HP2內；第二焊料材料部分188B和第二型第二金屬接合墊488B之間的所有水平介面在接合製程期間都形成於第二水平面HP2內。

在一實施例中，第一焊料材料部分188A與第一型第二金屬接合墊488A接合，使得第一焊料材料部分188A不接觸第一型第一金屬接合墊368A的側壁且不接觸第一型第二金屬接合墊488A的側壁。在一實施例中，第二焊料材料部分188B與第二型第二金屬接合墊488B接合，使得第二焊料材料部分188B接觸第二型第一金屬接合墊368B的側壁並且接觸第二型第二金屬接合墊488B的側壁。

圖11D所示的第四實施例結構包括裝置結構，其包括：包括第一半導體基底310、位於第一半導體基底310上的第一半導體裝置120、內埋第一金屬互連結構340的第一介電材料層350以及第一金屬接合墊368的第一半導體晶粒300，其中第一金屬接合墊368包括第一型第一金屬接合墊368A和第二型第一金屬接合墊36第二型金屬接合墊；含互連的結構(例如第二半導體晶粒400)，內埋第二金屬互連結構440和第二金屬接合墊488，其中第二金屬接合墊488包括第一型第二金屬接合墊488A和第二型第二金屬接合墊48第二型金屬接合墊；第一焊料材料部分188A，接合至第一型第一金屬接合墊368A中的相應一個和第一型第二金屬接合墊488A中的相應一個並且具有在第一參考體積的80%至120%範圍內的體積；第二焊料材料部分188B，接合至第二型第一金屬接合墊368B中的相應一個和第二型第二金屬接合墊488B中的相應一個接合，並且具有在第二參考體積的80%至120%範圍內的體積，其中第二參考體積與第一參考體積的比的範圍為1.5至4。

在一實施例中，第一型第一金屬接合墊368A中的相應一個與第一型第二金屬接合墊488A中的相應一個之間的第一垂直間隔與第二型第一金屬接合墊368B中的相應一個與第二型第二金屬接合墊488B中的相應一個之間的第二垂直間隔相同。

在一實施例中，第一焊料材料部分188A和第一型第一金屬接合墊368A之間的所有水平介面都位於第一水平面HP1內；第二焊料材料部分188B和第二型第一金屬接合墊368B之間的所有水平介面都位於第一水平面HP1內。在一實施例中，第一焊料材料部分188A和第一型第二金屬接合墊488A之間的所有水平介面都位於第二水平面HP2內；第二焊料材料部分188B和第二型第二金屬接合墊488B之間的所有水平介面都位於第二水平面HP2內。

在一實施例中，第一型第一金屬接合墊368A和第二型第一金屬接合墊368B均具有相同面積。在一實施例中，第一半導體晶粒300包括位於第一半導體基底310上的第一靜電放電(ESD)保護電路122，其中第二型第一金屬接合墊368B中的一者通過第一金屬互連結構340的子集與第一ESD保護電路122變成電性連接。在一實施例中，第一半導體裝置120包含具有電性節點的第一場效電晶體，所述電性節點電性連接至所述第二型第一金屬接合墊368B中的一者。在一實施例中，第一型第一金屬接合墊368A與第一ESD保護電路122電隔離。

在一實施例中，第一焊料材料部分188A不接觸第一型第一金屬接合墊368A的側壁，也不接觸第一型第二金屬接合墊488A的側壁；以及第二型第一金屬接合墊368B接觸第二焊料材料部分188B的側壁和接觸第二型第二金屬接合墊488B的側壁。

在一實施例中，含互連的結構包含第二半導體晶粒400，其包含：第二半導體基底410；位於第二半導體基底410上的第二半導體裝置420；以及內埋第二金屬互連結構440的第二介電材料層450。在一實施例中，第二半導體晶粒400包括位於第二半導體基底410上的靜電放電(ESD)保護電路122，其中第二型第一金屬接合墊368B中的一者通過第二金屬互連結構440的子集與第二ESD保護電路122成電性連接。

圖12A-12E是根據本揭露的第五實施例在形成兩個半導體晶粒300的接合的組件期間的第五實施例結構的順序垂直剖視圖。

參考圖12A，提供第一半導體晶粒300A和含互連的結構。第一半導體晶粒300A可以與參照圖11A中所描述的第一半導體晶粒300相同。

第一半導體晶粒300A包括位於第一半導體基底310、第一半導體基底310上的第一半導體裝置120、內埋第一金屬互連結構340的第一介電材料層350以及第一金屬接合墊368。第一金屬接合墊368包括第一型第一金屬接合墊368A和第二型第一金屬接合墊368B。在一實施例中，第一半導體晶粒300A包括位於第一半導體基底310上的第一靜電放電(ESD)保護電路122。在一實施例中，第二型第一金屬接合墊368B中的一個、多個及/或每個可以通過第一金屬互連結構340的子集電性連接至第一半導體晶粒300A中的第一ESD保護電路122。在一實施例中，第一半導體裝置120包含具有電性節點的第一場效電晶體，所述電性節點電性連接至第二型第一金屬接合墊368B中的所述一者。在一實施例中，第一型第一金屬接合墊368A與第一ESD保護電路122電隔離。

第一焊料材料部分188A可以附接至第一型第一金屬接合墊368A中的相應一個。每個第一焊料材料部分188A可以有第一高度。此外，第二焊料材料部分188B可以附接至第二型第一金屬接合墊368B中的相應一個。每個第二焊料材料部分188B可以具有大於第一高度的第二高度。一般而言，第一焊料材料部分188A和第二焊料材料部分188B的高度以及體積可以與參照第四實施例結構的第一半導體晶粒300所述者相同。通常，當第一焊料材料部分188A和第二焊料材料部分188B附接至第一金屬接合墊368時，第一金屬接合墊368、第一焊料材料部分188A和第二焊料材料部分188B之間的介面形成在第一水平面HP1內。

在一實施例中，第一半導體晶粒300A包括位於第一半導體基底310上的第一靜電放電(ESD)保護電路122。第二型第一金屬接合墊368B中的一個、多個及/或每個可以通過第一金屬互連結構340的子集電性連接至第一ESD保護電路122。在一實施例中，第一半導體裝置120包含具有電性節點的第一場效電晶體，所述電性節點是電性連接至第二型第一金屬接合墊368B中的一者。在一實施例中，第一型第一金屬接合墊368A可以與第一ESD保護電路122電隔離。

含互連的結構可以是中介物800，其可以包括有機中介物、陶瓷中介物或本領域已知的任何其他類型的中介物。在一實施例中，中介物800包括內埋於包括聚合物材料的重佈介電層850的重佈線互連840。在一實施例中，中介物800包含中介物金屬接合墊878。中介物金屬接合墊878包括第一型中介物金屬接合墊878A和第二型中介物金屬接合墊878B。通常，提供內埋第二金屬互連結構(例如重佈線互連840)和包括第二金屬接合墊(例如中介物接合墊878)的含有互連的結構(例如中介物800)。第二金屬接合墊878包括第一型第二金屬接合墊(如第一型中介物接合墊878A)和第二型第二金屬接合墊(如第二型中介物接合墊878B)。

在一實施例中，中介物800包括位於中介物金屬接合墊878相對側上的基底側金屬接合墊868。中介物金屬接合墊878可以被配置為與包括第一半導體晶粒300A的至少兩個半導體晶粒接合。在所述實施例中，中介物金屬接合墊878的第一子集可以具有第一半導體晶粒300A的第一金屬接合墊368的圖案的鏡像圖案。第一半導體晶粒300A可以與中介物800的中介物金屬接合墊878的第一子集對齊。

參考圖12B，可以執行第一接合製程。第一焊料材料部分188A與第一型第二金屬接合墊(例如第一型中介物接合墊878A)中的相應一個接合，並且第二焊料材料部分188B與第二型第二金屬接合墊(例如第二型中介物接合墊878B)中的相應一個接合。一般情況下，在接合製程期間，第二焊料材料部分188B先與第二型中介物金屬接合墊(如第二型中介物接合墊878B)接觸，然後第一焊料材料部分188A才與第一型中介物金屬接合墊(如第一型中介物接合墊878A)接觸。第二焊料材料部分188B與第二型中介物金屬接合墊(例如第二型中介物接合墊878B)接觸，而第二焊料材料部分188B的溫度等於或高於第二焊料材料部分188B的焊料材料的回流溫度。

第一半導體晶粒300A和中介物800之間的垂直間隔在第一接合製程的初始步驟期間可以逐漸減少。每個第二焊料材料部分188B和相應的下方第二型中介物接合墊878B之間的距離可以減小，直到第二焊料材料部分188B接觸第二型中介物接合墊878B為止。在第二焊料材料部分188B與第二型中介物接合墊878B接觸之前，可能會立即發生靜電放電(ESD)事件。因此，第二焊料材料部分188B用作第五實施例結構中放電(LPoD)結構的引導點。

參考圖12C，第一半導體晶粒300A和中介物800之間的垂直距離還可以再減少，同時焊料材料部分188保持在回流溫度。每個第一型第一金屬接合墊368A可以通過對應的第一焊料材料部分188A接合到對應的第一型中介物接合墊878A，每個第二型第一金屬接合墊368B可以通過對應的第二焊料材料部分188B接合到對應的第二型中介物接合墊878B。

在一實施例中，第一焊料材料部分188A和第一型中介物金屬接合墊878A之間的所有水平介面在接合製程期間都形成在第二水平面HP2內；第二焊料材料部分188B和第二型中介物金屬接合墊878B之間的所有水平介面在接合製程期間都形成在第二水平面HP2內。在一實施例中，每個第一焊料材料部分188A的體積與每個第二焊料材料部分188B的體積之間的差異可能導致第一焊料材料部分188A和第二焊料材料部分188B的接合架構不同。在一實施例中，進行接合製程後，第一焊料材料部分188A不接觸第一型第一金屬接合墊368A的側壁，也不接觸第一型中介物金屬接合墊878A的側壁；以及在執行接合製程之後，第二焊料材料部分188B接觸第二型第一金屬接合墊368B的側壁和接觸第二型中介物金屬接合墊878B的側壁。

參考圖12D，可以提供第二半導體晶粒300B，其包括第二半導體基底310、位於第二半導體基底310上的第二半導體裝置320、內埋第二金屬互連結構(在請求項中可以稱為額外金屬互連結構)的第二介電材料層350(在請求項中可以稱為額外介電材料層)以及第二金屬接合墊368(在請求項中也可稱為額外金屬接合墊或第三金屬接合墊)。

在一實施例中，第二半導體晶粒300B包括位於第二半導體基底310上的靜電放電(ESD)保護電路122。在一實施例中，第二型第二金屬接合墊878B中的一個、多個及/或每個通過第二金屬互連結構340的子集電性連接至ESD保護電路122。

第二半導體晶粒300B中的第二金屬接合墊368包括第一型第一金屬接合墊368A和第二型第一金屬接合墊368B。額外第一焊料材料部分188A可以附接至第二半導體晶粒300B的第一型第一金屬接合墊368A中的相應一個；額外第二焊料材料部分188B和額外第二焊料材料部分188B可以附接至第二半導體晶粒300B的第二型第二金屬接合墊878B中的相應一個。可以進行第二接合製程(也可以稱為額外接合製程)，其中額外第一焊料材料部分188A與第一型中介物接合墊878A中的對應額外一個接合，額外第二焊料材料部分188B與第二型中介物接合墊878B中的對應額外一個接合。

第二半導體晶粒300B和中介物800之間的垂直間隔可以在第二接合製程的初始步驟期間逐漸減少。每個額外第二焊料材料部分188B和相應的下方第二型中介物接合墊878B之間的距離可以減小，直到額外第二焊料材料部分188B接觸額外第二型中介物接合墊878B為止。在額外第二焊料材料部分188B與額外第二型中介物接合墊878B接觸之前，可能會立即發生靜電放電(ESD)事件。因此，額外第二焊料材料部分188B用作第五實施例結構中放電(LPoD)結構的引導點。

參考圖12E，第二半導體晶粒300B和中介物800之間的垂直距離還可以再減少，同時額外焊料材料部分188保持在回流溫度。第二半導體晶粒300B的每個第一型第一金屬接合墊368A可以通過相應的額外第一焊料材料部分188A接合到相應的額外第一型中介物接合墊878A，並且第二半導體晶粒300B的每個第二型第一金屬接合墊368B可以通過相應的額外第二焊料材料部分188B接合到相應的額外第二型中介物接合墊878B。

根據本揭露的一方面，可以將第二半導體晶粒300B連接到中介物800，以在第二半導體晶粒300B和第一半導體晶粒300A之間提供至少一電性連接。在一實施例中，通過重佈線互連840的第一子集和選自第一型中介物金屬接合墊878A的一對第一型中介物金屬接合墊878A，在第一半導體晶粒300A和第二半導體晶粒300B之間形成第一電導電路徑。在一實施例中，通過重佈線互連840的第二子集和選自第二型中介物金屬接合墊878B的一對第二型中介物金屬接合墊878B，在第一半導體晶粒300A和第二半導體晶粒300B之間形成第二電導電路徑。

在一實施例中，中介物800包括位於中介物金屬接合墊878相對側上的基底側金屬接合墊868。在一實施例中，在中介物800內提供第三導電路徑。第三導電路徑包括第一型中介物金屬接合墊878A中的一者、重佈線互連中的第三子集和基底側金屬接合墊中的一者。在一實施例中，第三導電路徑與第一導電路徑以及第二導電路徑電隔離。

參考圖12E，第五實施例結構包括裝置結構，其包括：包括第一半導體基底310、位於第一半導體基底310上的導體裝置120、內埋第一金屬互連結構340的第一介電材料層350 以及第一金屬接合墊368的第一半導體晶粒300A，其中第一金屬接合墊368包括第一型第一金屬接合墊368A和第二型第一金屬接合墊368B；中介物800，包括內埋於包括聚合物材料的重佈介電層850中的重佈線互連840且還包括中介物金屬接合墊878，其中介物金屬接合墊878包括第一型中介物金屬接合墊878A和第二型中介物金屬接合墊；第一焊料材料部分188A，接合至第一型第一金屬接合墊368A中的相應一個和第一型中介物金屬接合墊878A中的相應一個並且具有在第一參考體積的80%至120%範圍內的體積；第二焊料材料部分188B，接合至第二型第一金屬接合墊368B中的相應一個和第二型中介物金屬接合墊878B中的相應一個，並且具有在第二參考體積的80%至120%範圍內的體積，其中第二參考體積與第一參考體積範圍的比為1.5至3。

在一實施例中，第一型第一金屬接合墊368A中的相應一個與第一型中介物金屬接合墊878A中的相應一個之間的第一垂直間隔與第二型第一金屬接合墊368B中的相應一個與第二型中介物金屬接合墊878B中的相應一個之間的第二垂直間隔相同。

在一實施例中，第一焊料材料部分188A和第一型第一金屬接合墊368A之間的所有水平介面都位於第一水平面HP1內；第二焊料材料部分188B和第二型第一金屬接合墊368B之間的所有水平介面都位於第一水平面HP1內。在一實施例中，第一焊料材料部分188A和第一型中介物金屬接合墊878A之間的所有水平介面都位於第二水平面HP2內；第二焊料材料部分188B 和第二型中介物金屬接合墊878B之間的所有水平介面都位於第二水平面HP2內。

在一實施例中，第一半導體晶粒300A包括位於第一半導體基底310上的第一靜電放電(ESD)保護電路122，其中第二型第一金屬接合墊368B中的一者通過第一金屬互連結構340的子集與第一ESD保護電路122電性連接。在一實施例中，第一半導體裝置120包含具有電性節點的第一場效電晶體，所述電性節點與第二型第一金屬接合墊368B中的所述一者的電性連接。在一實施例中，第一型第一金屬接合墊368A與第一ESD保護電路122電隔離。

在一實施例中，第一型第一金屬接合墊368A和第二型第一金屬接合墊368B均具有相同面積。在一實施例中，第一焊料材料部分188A不接觸第一型第一金屬接合墊368A的側壁，且不接觸第一型中介物金屬接合墊878A的側壁；以及第二焊料材料部分188B接觸第二型第一金屬接合墊368B的側壁且接觸第二型中介物金屬接合墊878B的側壁。

在一實施例中，裝置結構還包括：包括第二半導體基底310、位於第二半導體基底310上的第二半導體裝置320、內埋第二金屬互連結構(如重佈線互連840)的第二介電材料層350以及第二金屬接合墊878的第二半導體晶粒300B，其中第二金屬接合墊878包括第一型第二金屬接合墊878A和第二型第二金屬接合墊878B；額外第一焊料材料部分188A接合到第一型第二金屬接合墊878A中的相應一個和第一型中介物金屬接合墊878A中的相應額外一個並且具有在第一參考體積的80%至120% 範圍內的體積；額外第二焊料材料部分188B與第二型第二金屬接合墊878B中的相應一個接合，並且與第二型中介物金屬接合墊878B中的相應額外一個接合，並且具有在第二參考體積的80%至120%範圍內的體積。

在一實施例中，第一電導電路徑通過重佈線互連840的第一子集及選自第一型中介物金屬接合墊878A的一對第一型中介物金屬接合墊878A在第一半導體晶粒300A和第二半導體晶粒300B之間延伸；第二導電路徑通過重佈線互連840的第二子集及選自第二型中介物金屬接合墊878B的一對第二型中介物金屬接合墊878B在第一半導體晶粒300A和第二半導體晶粒300B之間延伸。

在一實施例中，中介物800包括位於中介物金屬接合墊878相對側上的基底側金屬接合墊868；在中介物800內提供第三導電路徑，其中第三導電路徑包括第一型中介物金屬接合墊878A中的一者、重佈線互連中的第三子集和基底側金屬接合墊中的一者；以及第三導電路徑與第一導電路徑以及第二導電路徑電隔離。

在一實施例中，第二半導體晶粒300B包括位於第二半導體基底310上的靜電放電(ESD)保護電路122，其中第二型第二金屬接合墊878B中的一者通過第二金屬互連結構(例如重佈線互連840)的子集與ESD保護電路122電性連接。

綜合參考圖11D和12E並根據本揭露的各種實施例，提供一種裝置結構，其包括：包括第一半導體基底310、位於第一半導體基底310上的第一半導體裝置120、內埋第一金屬互連結構340的第一介電材料層350以及第一金屬接合墊368的第一半導體晶粒(300或300A)，其中第一金屬接合墊368包括第一型第一金屬接合墊368A和第二型第一金屬接合墊368B；含互連的結構(例如第二半導體晶粒400或中介物800)，內埋第二金屬互連結構(例如第二半導體晶粒400中的重佈線互連840或第二金屬互連結構440)且包括第二金屬接合墊(其可包括中介物接合墊878或第二半導體晶粒400中的第二金屬接合墊468)，其中第二金屬接合墊(878或468)包含第一型第二金屬接合墊(878A或468A)和第二型第二金屬接合墊(878B或468B)；第一焊料材料部分188A，與第一型第一金屬接合墊368A中的相應一個和第一型第二金屬接合墊(878B或468B)中的相應一個接合並且具有在第一參考體積的80%至120%範圍內的體積；第二焊料材料部分188B，與第二型第一金屬接合墊368B中的相應一個和第二型第二金屬接合墊(878B或468B)中的相應一個接合並且具有在第二參考體積的80%至120%範圍內的體積，其中第二參考體積與第一參考體積的比的範圍為1.5至3。

在一實施例中，第一型第一金屬接合墊368A中的相應一個與第一型第二金屬接合墊(878A或468A)中的相應一個之間的第一垂直間隔與第二型第一金屬接合墊368B中的相應一個與第二型第二金屬接合墊(878B或468B)中的相應一個之間的第二垂直間隔相同。

在一實施例中，第一焊料材料部分188A和第一型第一金屬接合墊368A之間的所有水平介面都位於第一水平面HP1內；第二焊料材料部分188B和第二型第一金屬接合墊368B之間的所有水平介面都位於第一水平面HP1內。在一實施例中，第一焊料材料部分188A和第一型第二金屬接合墊(878A或468A)之間的所有水平介面都位於第二水平面HP2內；第二焊料材料部分188B和第二型第二金屬接合墊(878B或468B)之間的所有水平介面都位於第二水平面HP2內。

在一實施例中，第一半導體晶粒(300或300A)包括位於第一半導體基底310上的第一靜電放電(ESD)保護電路122，其中第二型第一金屬接合墊368B中的一者通過第一金屬互連結構340的子集與第一ESD保護電路122電性連接。在一實施例中，第一半導體裝置120包含具有電性節點的第一場效電晶體，所述電性節點是與第二型第一金屬接合墊368B中的所述一者電性連接。在一實施例中，第一型第一金屬接合墊368A與第一ESD保護電路122電隔離。

在一實施例中，第一型第一金屬接合墊368A和第二型第一金屬接合墊368B均具有相同面積。在一實施例中，第一焊料材料部分188A不接觸第一型第一金屬接合墊368A的側壁，也不接觸第一型第二金屬接合墊(878A或468A)的側壁；以及第二型第一金屬接合墊368B的第二焊料材料部分188B接觸側壁且接觸第二型第二金屬接合墊(878B或468B)的側壁。

在一實施例中，含互連的結構包括中介物800；以及第二金屬互連結構包括內埋於包括聚合物材料的重佈介電層850中的重佈線互連840。

在一實施例中，含互連的結構包含第二半導體晶粒300B，其包含：第二半導體基底310；第二半導體裝置320，位於第二半導體基底310上；以及額外介電材料層350，內埋額外金屬互連結構340。在一實施例中，第二半導體晶粒300B包括位於第二半導體基底310上的靜電放電(ESD)保護電路122。第二型第一金屬接合墊368B中的一個、多個及/或每個通過額外金屬互連結構340的子集電性連接至第二ESD保護電路122。

圖13是根據本揭露的包括晶圓或重構晶圓的第六實施例結構的俯視圖。第六實施例結構包括位於基底(110、210)上的半導體晶粒(700、720、300、400)的二維週期性陣列。每個半導體晶粒(700、720、300、400)可以位於對應的單元區UA內。半導體晶粒(700、720、300、400)可包括上述任何半導體晶粒(700、720、300或400)。半導體晶粒(700、720、300、400)的二維週期性陣列可以沿著第一水平方向hd1以第一間距p1排列，並且沿著第二水平方向hd2以第二間距p2排列。一般而言，參照第六實施例結構所描述的特徵可以施加於本揭露的前述實施例中的每一個。

基底(110、210)可以包括半導體基底110或承載基底210。如果使用半導體基底110，則每個單元區UA內的半導體晶粒可以包括半導體晶粒(700、300、400)，其包括半導體基底110的對應部分，其可以是如上所述的半導體晶粒(700、300、400)的半導體基底(110、310、410)中的任一個。在使用承載基底210的實施例中，半導體晶粒可以是上述扇出封裝件720。

圖14A-14J是圖13的第六實施例結的各個架構的放大圖。通常，每個單元區UA包括半導體晶粒(700、720、300、 400)和未被半導體晶粒(700、720、300、400)佔用的區(即非晶粒區)。在基底包括半導體基底110的實施例中，非晶粒區包括切割區(在圖14A-14G中由「KERF」表示)。在其中基底包含承載基底210的實施例中，非晶粒區包含模製化合物晶粒框架220的區，其是位於對應單元區UA內的模製化合物基質220M的部分。

根據本揭露的一方面，可以在每個單元區UA內提供放電(LPoD)結構(166P、389、188B)的至少一引導點。至少一LPoD結構(166P、389、188B)可以包括前述LPoD結構中的任何一個。至少一LPoD結構(166P、389、188B)可以提供在對應的半導體晶粒(700、720、300、400)的區內及/或可以提供在對應的非晶粒區內，所述非晶粒區可以是切割區(即切割(kerf)結構的區)或模製化合物晶粒框架220的區(即模製化合物基質220M的部分)。一般而言，至少一LPoD結構(166P、389、188B)可以形成在金屬接合墊(178、358、368、468)的子集上或附近。

參考圖14A，示出了單元區UA的第一架構。在第一架構中，LPoD結構(166P、389、188B)形成在半導體晶粒(700、720、300、400)的區中以及切割結構或模製化合物基質220M的區中。

參考圖14B，示出了單元區UA的第二架構。在第二架構中，僅在切割結構或模製化合物基質220M的區中形成LPoD結構(166P、389、188B)。

參考圖14C，示出了單元區UA的第三架構。在第三架構中，LPoD結構(166P、389、188B)僅形成在半導體晶粒(700、720、300、400)的區中。

參考圖14D，示出了單元區UA的第四架構。在第四架構中，半導體晶粒(700、720、300、400)可以是相對較大的半導體晶粒(例如人工智慧(AI)半導體晶粒)，並且可以在半導體晶粒(700、720、300、400)的區內提供金屬接合墊(178、358、368、468)的多個陣列。在第四架構中，LPoD結構(166P、389、188B)形成在半導體晶粒(700、720、300、400)的區中以及切割結構或模製化合物基質220M的區中。LPoD結構(166P、389、188B)形成在金屬接合墊(178、358、368、468)的鄰近的陣列之間。

參考圖14E，示出了單元區UA的第五架構。在第五架構中，半導體晶粒(700、720、300、400)可以是相對較大的半導體晶粒(例如人工智慧(AI)半導體晶粒)，並且可以在半導體晶粒(700、720、300、400)的區內提供金屬接合墊(178、358、368、468)的多個陣列。在第五架構中，LPoD結構(166P、389、188B)形成於半導體晶粒(700、720、300、400)的區以及切割結構或模製化合物基質220M的區中，但不形成於金屬接合墊的鄰近的陣列之間(178、368、468)。

參考圖14F，示出了單元區UA的第六架構。在第六架構中，半導體晶粒(700、720、300、400)可以是相對較大的半導體晶粒(例如人工智慧(AI)半導體晶粒)，並且可以在半導體晶粒(700、720、300、400)的區內提供金屬接合墊(178、358、368、468)的多個陣列。在第六架構中，LPoD結構 (166P、389、188B)形成於半導體晶粒(700、720、300、400)的區中，但不形成於切割結構或模製化合物基質220M的區。LPoD結構(166P、389、188B)可以形成在鄰近的陣列或金屬接合墊(178、358、368、468)之間。

參考圖14G，示出了單元區UA的第七架構。在第七架構中，半導體晶粒(700、720、300、400)可以是相對較大的半導體晶粒(例如人工智慧(AI)半導體晶粒)，並且可以在半導體晶粒(700、720、300、400)的區內提供金屬接合墊(178、358、368、468)的多個陣列。在第七架構中，LPoD結構(166P、389、188B)形成於半導體晶粒(700、720、300、400)的區中，但不形成於切割結構或模製化合物基質220M的區。LPoD結構(166P、389、188B)不存在於金屬接合墊(178、358、368、468)的鄰近的陣列之間。

參考圖14H，示出了單元區UA的第八架構。在第八架構中，LPoD結構(166P、389、188B)形成在半導體晶粒700的區中和模製化合物基質220M的區中。單元區UA可以與扇出封裝件720的區相同。

參考圖14I，示出了單元區UA的第九個架構。在第九架構中，LPoD結構(166P、389、188B)形成在模製化合物基質220M的區中，但沒有形成在半導體晶粒700的區中。單元區UA可以與扇出封裝件720的區相同。

參考圖14J，示出了單元區UA的第十個架構。在第十個架構中，LPoD結構(166P、389、188B)形成在半導體晶粒700的區中，但沒有形成在模製化合物基質220M的區中。單元區UA可以與扇出封裝件720的區相同。

共同參考圖1-9D、13、以及14A-14J，並依據本揭露的各種實施例，提供形成裝置結構的方法。方法包括：在基底(110、210)上形成單元結構的二維陣列，其中每個單元結構包括其中含有半導體裝置(120、320、420)、內埋金屬互連結構(140、340、440)於其中的介電材料層(150、350、450)以及位於介電材料層(150、350、450)上方的頂蓋介電層173的至少一半導體晶粒(700、720、300、400)；在每個單元結構中形成鈍化層級金屬結構167和第一靜電放電(ESD)路徑金屬結構168，其中每個第一ESD路徑金屬結構168包括位於第一水平面HP1內的第一頂面段TSS1，第一水平面HP1包含鈍化層級金屬結構167中的一者的頂面，並且還包括突出到第一水平面HP1上方的上突出部分166P。

在一實施例中，方法還包括：在每個單元結構中的鈍化層級金屬結構167和每個第一ESD路徑金屬結構168上形成頂蓋介電層173；以及通過執行蝕刻製程形成穿過頂蓋介電層173的通孔開口(179A、179B)，其中在物理性暴露鈍化層級金屬結構167之前物理性暴露所述每個第一ESD路徑金屬結構168的上突出部分166P。在一實施例中，方法也包括在所述每個第一ESD路徑金屬結構168上形成第一金屬接合墊178A和第二金屬接合墊178B，其中：第一金屬接合墊178A具有與第一頂面段TSS1接觸的平坦底面；第二金屬接合墊178B與上突出部分166P的頂面接觸。在一實施例中，方法還包括：將第一焊料材料部分188A附接至第一金屬接合墊178A；並將第二焊料材料部分 188B連接到第二金屬接合墊178B。

在一實施例中，每個單元結構包括單一半導體晶粒(700、720、300、400)和切割結構701；基底包括半導體晶圓。在一實施例中，在每個單元結構內，在切割結構701中形成第一ESD路徑金屬結構168。在一實施例中，每個單元結構包括形成在單一半導體晶粒(700、720、300、400)中的第二ESD路徑金屬結構168。在一實施例中，在每個單元結構內，在單一半導體晶粒(700、720、300、400)中形成第一ESD路徑金屬結構168。

在一實施例中，每個單元結構包括模製化合物晶粒框架220，其側向包圍至少一半導體晶粒(700、720、300、400)。在一實施例中，在每個單元結構內，第一ESD路徑金屬結構168形成在模製化合物晶粒框架220上方。在一實施例中，每個單元結構包括形成在至少一半導體晶粒(700、720、300、400)中的第二ESD路徑金屬結構168。在一實施例中，在每個單元結構內，在至少一半導體晶粒(700、720、300、400)中形成第一ESD路徑金屬結構168。在一實施例中，至少一半導體晶粒(700、720、300、400)包括多個半導體晶粒(700、720、300、400)，每個側向地被模製化合物晶粒框架220包圍。

在一實施例中，每個第一ESD路徑金屬結構168的上突出部分166P形成有至少一傾斜頂面，每個傾斜頂面相對於第一水平面HP1的傾角在0.1度至10度的範圍內。在一實施例中，在包括ESD路徑金屬結構168的上突出部分166P的區內的鈍化層級金屬結構167和第一靜電放電(ESD)路徑金屬結構 168的層級處的第一區金屬密度小於在鈍化層級金屬結構167的區內的鈍化層級金屬結構167及第一靜電放電(ESD)路徑金屬的層級處的第二區金屬密度至少3倍。

在一實施例中，每個第一ESD路徑金屬結構168的上突出部分166P形成有平坦頂面段和至少一垂直表面段，所述垂直表面段具有在第一水平面HP1內的底緣。

在一實施例中，每個第一ESD路徑金屬結構168的ESD路徑金屬結構168的上突出部分166P具有與位於第一水平面HP1下方的鈍化層級金屬結構167中的所述一者的部分相同的材料組成。在一實施例中，每個第一ESD路徑金屬結構168的ESD路徑金屬結構168的上突出部分166P包括原子百分比為至少98%的銅。

在一實施例中，方法包括在每個單元結構中的鈍化層級金屬結構167和第一ESD路徑金屬結構168上方形成頂蓋介電層173，其中包括頂蓋介電層173的平坦頂面的第二水平面HP2位於第一水平面HP1上方。在一實施例中，方法包括形成第一金屬接合墊178A和第二金屬接合墊178B，其中第一金屬接合墊178A和第二金屬接合墊178B中的每一個均包括位於第二水平面HP2上方的相應平坦部分和位於第二水平面HP2下方並垂直延伸穿過頂蓋介電層173的相應通孔部分。在一實施例中，第一金屬接合墊178A的通孔部分具有比第二金屬接合墊178B的通孔部分更大的垂直範圍。

在一實施例中，每一個單元結構中的至少一半導體晶粒(700、720、300、400)包括：位於半導體材料部分上的靜電放電(ESD)保護電路122；以及內埋於位於半導體基底(110、210)110和頂蓋介電層173之間的介電材料層(150、350、450)中的金屬互連結構(140、340、440)，其中第一ESD路徑金屬結構168通過金屬互連結構(140、340、440)的子集電性連接至ESD保護電路122。

共同參考圖1-9D、13和14A-14J，並根據本揭露的各種實施例，提供裝置結構。裝置結構包括位於基底(110、210)上的單元結構的二維陣列。每個單元結構包括於其中含有半導體裝置(120、320、420)、內埋於介電材料層(150、350、450)中的金屬互連結構(140、340、440)以及位於介電材料層(150、350、450)上方的頂蓋介電層173的至少一半導體晶粒(700、720、300、400)。頂蓋鈍化層級金屬結構167內埋於位於每一個單元結構中的至少一半導體晶粒(700、720、300、400)中的頂蓋介電層173中。第一靜電放電(ESD)路徑金屬結構168內埋於每個單元結構中的頂蓋介電層173中。第一ESD路徑金屬結構168包括位於第一水平面HP1內的第一頂面段TSS1，第一水平面HP1包含鈍化層級金屬結構167中的一者的頂面，並且還包括突出到第一水平面HP1上方的上突出部分166P。

在一實施例中，每個單元結構包括：具有與第一頂面段TSS1接觸的平坦底面的第一金屬接合墊178A；與上突出部分166P的頂面接觸的第二金屬接合墊178B。在一實施例中，裝置結構還包括：與第一金屬接合墊188A接觸的第一焊料材料部分178A；以及與第二金屬接合墊178B接觸的第二焊料材料部分 188B。

在一實施例中，每個單元結構包括單一半導體晶粒(700、720、300、400)和切割結構701；基底包括半導體晶圓。在一實施例中，在每個單元結構內，第一ESD路徑金屬結構168位於切割結構701中。在一實施例中，每個單元結構包括位於單一半導體晶粒(700、720、300、400)中的第二ESD路徑金屬結構168。在一實施例中，在每個單元結構內，第一ESD路徑金屬結構168位於單一半導體晶粒(700、720、300、400)中。

在一實施例中，每個單元結構包括模製化合物晶粒框架220，其側向包圍至少一半導體晶粒(700、720、300、400)。在一實施例中，在每個單元結構內，第一ESD路徑金屬結構168位於模製化合物晶粒框架220上方。在一實施例中，每個單元結構包括位於至少一半導體晶粒(700、720、300、400)中的第二ESD路徑金屬結構168。在一實施例中，在每個單元結構內，第一ESD路徑金屬結構168位於至少一半導體晶粒(700、720、300、400)中。在一實施例中，至少一半導體晶粒(700、720、300、400)包括多個半導體晶粒(700、720、300、400)，每個被模製化合物晶粒框架220側向包圍。

在一實施例中，上突出部分166P具有至少一傾斜頂面，每個傾斜頂面相對於第一水平面HP1的傾角在0.1度至10度的範圍內。在一實施例中，在包括第一ESD路徑金屬結構168的上突出部分166P的區內的鈍化層級金屬結構167和第一ESD路徑金屬結構168的層級處的第一區金屬密度小於在鈍化層級金屬結構167的區內鈍化層級金屬結構167和第一ESD路徑金屬結構168的層級處的第二區金屬密度至少3倍。

在一實施例中，包括頂蓋介電層173中的平坦頂面的第二水平面HP2位於第一水平面HP1上方；以及第一金屬接合墊178A和第二金屬接合墊178B中的每一個均包括位於第二水平面HP2上方的相應平坦部分和位於第二水平面HP2下方並垂直延伸穿過頂蓋介電層173的相應通孔部分。在一實施例中，第一金屬接合墊178A的通孔部分具有比第二金屬接合墊178B的通孔部分更大的垂直範圍。

在實施例中，每一個單元結構中的至少一半導體晶粒(700、720、300、400)包括：位於半導體材料部分上的靜電放電(ESD)保護電路122；以及金屬互連結構(140、340、440)，內埋於位於半導體基底(110、210)110和頂蓋介電層173之間的介電材料層(150、350、450)中，其中第一ESD路徑金屬結構168通過金屬互連結構(140、340、440)的子集電性連接至ESD保護電路122。

圖15A-15L是第七實施例結構的各種視圖。圖15A是根據本揭露的第七實施例的包括晶圓或重構晶圓的第七實施例結構的俯視圖。圖15B是圖15A的第七實施例結構中的單元區的放大圖。圖15C是沿著圖15B的垂直面C-C’的第七實施例結構的第一架構的區的垂直剖視圖。圖15D是沿著圖15B的垂直面D-D’的第七實施例結構的第一架構的區的垂直剖視圖。圖15E是沿著圖15B的垂直面C-C’的第七實施例結構的第二架構的區的垂直剖視圖。圖15F是沿著圖15B的垂直面D-D’的第七實施例結構的第二架構的區的垂直剖視圖。

共同參考圖15A-15F，圖15A-15G中所示的第七實施例結構的第一架構和第二架構可以通過在半導體晶粒(700、720、300、400)的區之外形成延長金屬條結構198而衍生自圖13與14A-14J所示的第六實施例。延長金屬條結構198可以與形成有金屬接合墊178的前述實施例中的任一個中的金屬接合墊178同時形成。這樣，延長金屬條結構198的水平延伸部分可以與金屬接合墊178的水平延伸部分具有相同的厚度和相同的材料組成。一般來說，在第七實施例結構中，在第六實施例結構中使用的放電(LPoD)結構(166P、389、188B)的引導點是可選的，因此可以存在或可以省略。

圖15A-15D所示的第七實施例結構的第一架構對應其中基底包括半導體基底110的實施例，每個半導體晶粒包括半導體基底110的相應部分(在半導體基底110的切割之前)，並且切割結構701形成在每個單元區UA內的切割區中。在所述實施例中，延長金屬條結構198形成為接合層級介電層170上方的切割結構701的元件，其可以包括如上所述的第一鈍化介電層 161、第二鈍化介電層163和頂蓋介電層173的堆疊。金屬連接結構178C例如通過可提供在金屬接合墊178中的一者和ESD保護電路122之間的放電電流路徑，在延長金屬條結構198和ESD保護電路122之間提供電性連接。金屬連接結構178C可以提供在延長金屬條結構198的層級處、在ESD路徑金屬結構168的層級處、在金屬墊結構158的層級處及/或在金屬互連結構140的層級處。

圖15A、15B、15F和15G中所示的第七實施例結構的第二架構對應於其中基底包含承載基底210的實施例，以及半導體晶粒700通過黏著層211與承載基底210接合。在所述實施例中，延長金屬條結構198形成在模製化合物基質220M上方，其側向包圍在半導體晶粒700的二維陣列內的多個半導體晶粒700。金屬連接結構178C例如通過可提供在金屬接合墊178中的一者和ESD保護電路122之間的放電電流路徑在延長金屬條結構198和ESD保護電路122之間提供電性連接。金屬連接結構178C可以提供在延長金屬條結構198和金屬接合墊178的層級處。

圖15G是圖15A的第七實施例結構的第三架構中的單元區的放大圖。圖15H是沿著圖15G的垂直面H-H’的第七實施例結構的第三架構的區的垂直剖視圖。圖15I是沿著圖15G的垂直面I-I’的第七實施例結構的第三架構的區的垂直剖視圖。圖15J是圖15H的區J的放大圖。圖15K是圖15I的區K的放大圖。圖15L是圖15I的詳細視圖。

第七實施例結構的第三架構可以通過在切割結構701 中(即半導體晶粒700之外)形成ESD保護電路122’(其可以稱為額外ESD保護電路或第二ESD保護電路)而衍生自第七實施例結構的第一架構。金屬互連結構140’(可以稱為額外金屬互連結構或第二金屬互連結構)可以形成在介電材料層150中，並且額外金屬連接結構(可以包括額外ESD路徑金屬結構168’和額外金屬墊結構158’)可以形成在接合層級介電層170中。延長金屬條結構198可以是通過金屬互連結構140’和額外金屬連接結構(158’、168’)電性連接至切割結構701中的ESD保護電路122’。因此，不需要形成在第七實施例結構的第一架構中使用的金屬連接結構178C。在一些實施例中，金屬互連結構140’可以被排列為從ESD保護電路122’垂直延伸到額外金屬連接結構(158’、168’)的一列的垂直互連路徑，如圖15L所示。

共同參考圖1-6I、15A和15H-15L，並根據本揭露的各種實施例，提供形成裝置結構的方法。方法包括：形成位於基底(可以是半導體基底110，例如半導體晶圓)上的單元結構的二維陣列，其中單元結構的二維陣列內的每個單元結構包括半導體晶粒700和切割結構701，其中半導體晶粒700包括基底中的半導體裝置120、內埋於介電材料層150的第一部分中的第一金屬互連結構140，其中切割結構701包括靜電放電(ESD)保護電路122及內埋於介電材料層150的第二部分中的第二金屬互連結構140’；以及在所述各單元結構上形成圖案化金屬結構(178、198)，其中所述圖案化金屬結構(178、198)包括一組金屬接合墊178，金屬接合墊178通過所述單元結構中的半導體晶粒700中的第一金屬互連結構140電性連接至半導體裝置120，且還包括一第一延長金屬條結構198，所述第一延長金屬條結構198具有位於包括金屬接合墊178的頂面的水平面內的頂面，且通過所述各單元結構的第二金屬互連結構140’電性連接至所述各單元結構的ESD保護電路122。

在一實施例中，單元結構的二維陣列沿著第一水平方向hd1有第一間距p1；以及第一延長金屬條結構198側向地沿第一水平方向hd1延伸至少第一間距p1的1/2。在一實施例中，切割結構701包括第二延長金屬條結構198，所述第二延長金屬條結構198具有位於水平面內的頂面且通過額外第二金屬互連結構140’電性連接至ESD保護電路122。在一實施例中，單元結構的二維陣列沿著第二水平方向hd2有一個第二間距p2；第二延長金屬條結構198側向地沿第二水平方向hd2延伸至少第二間距p2的1/2。

在一實施例中，方法也包括在單元結構的二維陣列上方形成頂蓋介電層173；並形成通過頂蓋介電層173的通孔開口，其中金屬接合墊178和第一延長金屬條結構198中的每一個包括各自的通孔部分，所述通孔部分垂直地延伸通過頂蓋介電層173中的各自的通孔開口。在一實施例中，每個金屬接合墊178包括位於頂蓋介電層173上方的相應板部分；以及第一延長金屬條結構198包括位於頂蓋介電層173上方的線部分。

圖16A-16E是根據本揭露的第八實施例的順序垂直剖視圖，其中圖15A-15G的第七示例性結構被處理以附接焊料材料部分188。

參考圖16A，提供焊球附接設備，其包括構造成在其上安裝晶圓或重構晶圓的卡盤620、附接至卡盤620的外圍並用作側向包覆的框架610以及構造成在結構上支撐隨後放置在其上的導電模板的支撐結構630。包括單元結構的二維陣列和基底(110、210)的晶圓可以安裝在卡盤620上。通常，包括第七實施例結構中的任何架構的晶圓或重構晶圓可以位於卡盤620的頂面上。雖然使用包括第七實施例結構的第一架構或第三架構的晶圓的實施例來描述本揭露，但本文明確涵蓋包括第七實施例結構的第二架構的重構晶圓的實施例。

參考圖16B，包括開口陣列的導電模板640可以設置在單元結構的二維陣列上方。導電模板640中的開口的圖案與晶圓中的金屬接合墊178的圖案相符。導電模板640可以與晶圓對齊，使得導電模板640中的開口與相應的下方金屬接合墊178對齊，並且每個延長金屬條結構198位於導電模板640中的開口的區之外。

導電模板640中的每個開口可以具有相同的尺寸和相同的形狀(例如圓形)。導電模板640中的開口的尺寸是由附接至晶圓上的金屬接合墊178上的焊球尺寸決定的。導電模板640中的開口尺寸足以讓單一焊球通過，但防止多個焊球通過。此外，選擇導電模板640的厚度以防止兩個或多個焊球堆積在單一開口中。在說明性實例中，金屬接合墊178可以被配置為與具有在20微米至80微米範圍內的直徑的焊球接合。在所述實施例中，導電模板640中的每個開口的直徑可以在隨後使用的焊球的直徑的101%至150%的範圍內。此外，導電模板640的厚度可以在隨後使用的焊球的直徑的50%至100%的範圍內。

參考圖16C，導電模板640和單元結構的二維陣列之間的垂直距離可以被減小，使得延長金屬條結構198接觸導電模板640的底面，而多組金屬接合墊178不接觸導電模板640。靜電放電(ESD)事件可能會在延長金屬條結構198與導電模板640的底面接觸之前立即發生，靜電電性電荷可能會流經導電模板640和延長金屬條結構198之間。電性放電可以針對參照第七實施例結構所述的ESD保護電路(122或122’)。因此，延長金屬條結構198用作第七和第八實施例結構中放電(LPoD)結構的引導點。

參考圖16D，導電模板640和單元結構的二維陣列之間的垂直距離可以減少到零，並且延長金屬條結構198接觸導電模板640的底面。金屬接合墊178與導電模板640中的開口對齊。在一實施例中，金屬接合墊178與導電模板640不接觸。

參考圖16E，例如通過將焊球188分散在導電模板640上並用包含至少一旋轉刷652的輥650掃過焊球188，焊球188可以通過導電模板640的開口。單一焊球188落入導電模板640中的每個開口，並落在對應的金屬接合墊178上。多餘的焊球188可以從導電模板640上方移除。隨後，可以通過回流焊球188將焊球188附接至對應半導體晶粒700內的每組金屬接合墊178。通常，焊球188可以附接至二維陣列單元結構中的半導體晶粒700的金屬接合墊178，而不會將焊球188附接至延長金屬條結構198。

共同參考圖1-6I、15A、15H-15L和圖16A-16E，並根據本揭露的各個實施例，提供裝置結構，其包括位於基底上的單元結構的二維陣列。每個單元結構包括半導體晶粒700和切割結構701。半導體晶粒700包括半導體裝置120、內埋於介電材料層150的第一部分中的第一金屬互連結構140以及通過第一金屬互連結構140電性連接至半導體裝置120金屬接合墊178。切割結構701包括靜電放電(ESD)保護電路122與內埋於介電材料層150的第二部分中的第二金屬互連結構140’以及第一延長金屬條結構198，第一延長金屬條結構198具有位於包括金屬接合墊178的水平面內的頂面且通過第二金屬互連結構140’電性連接至ESD保護電路122。

在一實施例中，裝置結構包括與單元結構的二維陣列中的半導體晶粒700的金屬接合墊178接合的焊球188，其中第一延長金屬條結構198不與焊球188的材料接觸。

在一實施例中，頂蓋介電層173連續延伸穿過單元結構的二維陣列；以及金屬接合墊178和第一延長金屬條結構198中的每一個包括各自的通孔部分，所述通孔部分垂直地延伸通過頂蓋介電層173中的各自的通孔開口。在一實施例中，每個金屬接合墊178包括位於頂蓋介電層173上方的相應板部分；以及第一延長金屬條結構198包括位於頂蓋介電層173上方的線部分。

圖17為本揭露的各實施例的放電結構的各引導點操作時的組合靜電放電電路的電路示意圖。通常，可以提供包括第一半導體裝置120和第一ESD保護電路122的第一半導體晶粒(700、300、400)以及包括第二半導體裝置120和第二ESD保護電路122的第二半導體晶粒(700、300、400)。每個ESD保護電路122可以包括本領域已知的任何ESD保護電路元件，例如至少一二極體。第一半導體裝置120和第二半導體裝置120可以包括本領域已知的任何半導體裝置，並且可以包括對ESD事件靈敏的裝置構件，例如晶粒至晶粒輸入/輸出驅動器。第一半導體晶粒(700、300、400)和第二半導體晶粒(700、300、400)上的靜電電荷由電容表示。

在第一半導體晶粒(700、300、400)和第二半導體晶粒(700、300、400)之間提供放電(LPoD)結構的引導點。LPoD結構可以是上述LPoD結構中的任何一個，並且可以是部分第一半導體晶粒(700、300、400)，可以是第二半導體晶粒(700、300、400)，或者可以是不屬於第一半導體晶粒(700、300、400)或第二半導體晶粒(700、300、400)具的外部構件。在第二半導體晶粒(700、300、400)的接合期間，LPoD結構在第一半導體晶粒(700、300、400)的電性節點和第二半導體晶粒(700、300、400)的電性節點之間誘發電性連接，並誘發靜電放電事件。放電電流流經LPoD結構。需要防止ESD事件的半導體裝置120的電性節點之間的電性連接僅在ESD事件之後發生。因此，可以通過本揭露的LPoD結構保護第一半導體晶粒(700、300、400)和第二半導體晶粒(700、300、400)中的半導體裝置120免受ESD。

參考步驟1810和圖1，半導體裝置120可以形成在半導體基底110上。

參考步驟1820和圖2A-2F、3和6A-6C，可以形成鈍化層級金屬結構167和靜電放電(ESD)路徑金屬結構168。ESD路徑金屬結構168包括位於第一水平面HP1內的第一頂面段TSS1，第一水平面HP1包含鈍化層級金屬結構167中的一者的頂面，並且還包括突出到第一水平面HP1上方的上突出部分166P。

參考步驟1830和圖4A和6D，可以在鈍化層級金屬結構167和靜電放電(ESD)路徑金屬結構168上方形成頂蓋介電層173。

參考步驟1840和圖4A、4B、6D和6E，可以通過執行蝕刻製程形成穿過頂蓋介電層173的第一通孔開口179A和第二通孔開口179B。在第一頂面段TSS1暴露在第一通孔開口179A下方之前，上突出部分166P的表面物理性暴露在第二通孔開口179B下方。

參考步驟1910和圖7A，第一半導體晶粒700和第二半導體晶粒700可以附接至承載基底210。第一半導體晶粒700包括第一半導體基底110和電性連接至第一半導體基底110的第一靜電放電(ESD)保護電路122。

參考步驟1920和圖7B，模製化合物基質220M可以形成在第一半導體晶粒700和第二半導體晶粒700周圍。

參考步驟1930和圖7C、7D、8A和8B，可以形成圖案化金屬結構(167、168)，其包括形成在第一半導體晶粒700上的第一鈍化層級金屬結構167、形成在第二半導體晶粒700上的第二鈍化層級金屬結構167以及形成在模製化合物晶粒框架220的頂面上且電性連接至第一ESD保護電路122的靜電放電(ESD)路徑金屬結構168。

參考步驟2010和圖10A和10B，提供第一半導體晶粒300，其包括第一半導體基底310、位於第一半導體基底310上的第一半導體裝置120以及內埋第一金屬互連結構340及第一金屬接合墊358的第一介電材料層350，其中第一金屬接合墊358包括第一型第一金屬接合墊358A和第二型第一金屬接合墊358B。

參考步驟2020和圖10C，中間金屬材料部分389可以附接至第二型第一金屬接合墊358B而不使用任何金屬材料覆蓋第一型第一金屬接合墊358A的表面。

參考步驟2030和圖10D，提供第二半導體晶粒400，其包括第二半導體基底410、位於第二半導體基底410上的第二半導體裝置420、內埋第二金屬互連結構440的第二介電材料層450以及第二金屬接合墊488，其中第二金屬接合墊488包括第一型第二金屬接合墊488A和第二型第二金屬接合墊488B。

參考步驟2040和圖10E和10F，第一型第二金屬接合墊488A可以接合到第一型第一金屬接合墊358A，而中間金屬材料部分389插入在第二型第二金屬接合墊488B和第二型第一金屬接合墊358B的配合對之間。

參考步驟2110和圖11A及12A，提供第一半導體晶粒300，其包括第一半導體基底310、位於第一半導體基底310上的第一半導體裝置120、內埋第一金屬互連結構340的第一介電材料層350以及第一金屬接合墊368，其中第一金屬接合墊368包括第一型第一金屬接合墊368A和第二型第一金屬接合墊368B。

參考步驟2120和圖11B及12A，提供含互連的結構(例如第二半導體晶粒400或中介物800)，其內埋第二金屬互連結構(例如第二金屬互連結構440或重佈線互連840)並包含第二金屬接合墊(例如第二金屬接合墊488或中介物金屬接合墊878)。第二金屬接合墊(488或878)包括第一型第二金屬接合墊(488A或878A)和第二型第二金屬接合墊(488B或878B)。

參考步驟2130和圖11A及12A，第一焊料材料部分188A附接至第一型第一金屬接合墊368A中的相應一個，其中第一焊料材料部分188A具有第一高度。

參考步驟2140和圖11A及12A，第二焊料材料部分 188B附接至第二型第一金屬接合墊368B中的相應一個，其中第二焊料材料部分188B具有大於第一高度的第二高度。

參考步驟2150和圖11C、11D、12B和12C，進行接合製程，其中第一焊料材料部分188A接合至第一型第二金屬接合墊(488A或878A)中的相應一個，並且第二焊料材料部分188B接合至第二型第二金屬接合墊(488B或878B)中的相應一個。

參考步驟2210和圖12A，提供第一半導體晶粒300，其包括第一半導體基底310、位於第一半導體基底310上的第一半導體裝置120、內埋第一金屬互連結構340的第一介電材料層350以及第一金屬接合墊368，其中第一金屬接合墊368包括第一型第一金屬接合墊368A和第二型第一金屬接合墊368B。

參考步驟2220和圖12A，提供中介物800，其包括內埋於包括聚合物材料的重佈介電層850中的重佈線互連840且還包括中介物金屬接合墊878。中介物金屬接合墊878包括第一型中介物金屬接合墊878A和第二型中介物金屬接合墊878B。

參考步驟2230和圖12A，第一焊料材料部分188A附接至第一型第一金屬接合墊368A中的相應一個。第一焊料材料部分188A具有第一高度。

參考步驟2240和圖12A，第二焊料材料部分188B附接至第二型第一金屬接合墊368B中的相應一個。第二焊料材料部分188B具有大於第一高度的第二高度。

參考步驟2250和圖12B和12C，進行接合製程，其中第一焊料材料部分188A與第一型中介物金屬接合墊878A中的相應一個接合，並且第二焊料材料部分188B與第二型中介物金屬接合墊878B中的相應一個接合。

參考步驟2310和圖1、7A、7B、13和14A-14G，可以在基底(110、210)上形成單元結構的二維陣列。每個單元結構包括其中含有半導體裝置(120、320、420)、內埋於介電材料層(150、350、450)中的金屬互連結構(140、340、440)以及位於介電材料層(150、350、450)上方的頂蓋介電層173的至少一半導體晶粒(700、720、300、400)。

參考步驟2320和圖2A-2F、3、6A-6C、7C、7D、8A、8B、13和14A-14G，鈍化層級金屬結構167和第一靜電放電(ESD)路徑金屬結構168可以形成在每個單元結構中。每個第一ESD路徑金屬結構168包括位於第一水平面HP1內的第一頂面段TSS1，第一水平面HP1包含鈍化層級金屬結構167中的一者的頂面，並且還包括突出到第一水平面HP1上方的上突出部分166P。

參考步驟2410和圖1、7A、7B、13、14A-14G、15A和15G-15L，可以形成位於基底上的單元結構的二維陣列。單元結構的二維陣列內的每個單元結構都包括半導體晶粒700和切割結構701。半導體晶粒700包括半導體裝置120與內埋於介電材料層150的第一部分中的第一金屬互連結構140，其中切割結構701包括靜電放電(ESD)保護電路122以及內埋於介電材料層150的第二部分中的第二金屬互連結構140’。

參考步驟2420和圖2A-2F、3、6A-6C、7C、7D、8A、8B、13、14A-14G、15A和15G-15L，圖案化金屬結構(168、198)可以形成在所述每個單元結構上。圖案化金屬結構(168、198)包括通過所述每個單元結構的半導體晶粒700中的第一金屬互連結構140電性連接至半導體裝置120的一組金屬接合墊178，並且還包括第一延長金屬條結構198，第一延長金屬條結構198具有位於包括金屬接合墊178的頂面的水平面內的頂面且通過所述每個單元結構的第二金屬互連結構140’電性連接至每個單元結構的ESD保護電路122。

本揭露的各個實施例可以用來提供和利用在互連層級、晶粒層級及/或晶圓層級的放電(LPoD)結構的引導點。各種LPoD結構可以形成在半導體晶圓(即用作半導體基底110)上或支撐重構晶圓的承載基底210上。LPoD結構可以包括在ESD路徑金屬結構上的上突出部分、中間金屬材料部分、焊料材料部分或延長金屬條結構，焊料材料部分相較於未提供有ESD保護的正常焊料材料具有更大高度。LPoD結構可用於用來形成通孔空腔的非等向性蝕刻製程、使用焊料材料部分的接合製程、使用金屬至金屬接合的接合製程及/或焊球附接製程。

在一些實施例中，還包括：第一焊料材料部分，接觸所述第一金屬接合墊；以及第二焊料材料部分，接觸所述第二金屬接合墊。

在一些實施例中，其中所述上突出部分具有至少一傾斜頂面，每個所述傾斜頂面相對於所述第一水平面具有傾角。

在一些實施例中，還包括鈍化層級金屬結構，位於與所述ESD路徑金屬結構相同的層級處，其中所述鈍化層級金屬結構中的一者的頂面位於所述第一水平面內，並且其中位於包括所述ESD路徑金屬結構的所述上突出部分的區內的所述鈍化層級金屬結構和所述ESD路徑金屬結構的層級處具有第一區金屬密度，位於所述鈍化層級金屬結構的區內的所述鈍化層級金屬結構和所述ESD路徑金屬結構的層級處具有第二區金屬密度，所述第一區金屬密度小於所述第二區金屬密度至少3倍。

在一些實施例中，其中所述ESD路徑金屬結構的所述上突出部分具有與位於所述第一水平面下方的所述鈍化層級金屬結構中的所述一者的部分相同的材料組成。

在一些實施例中，其中所述上突出部分包括平坦頂面段和在所述第一水平面內具有底緣的至少一垂直表面段。

在一些實施例中，其中所述ESD路徑金屬結構的所述上突出部分包含原子百分比為至少98%的銅。

在一些實施例中，其中：包括所述頂蓋介電層的平坦頂面的第二水平面位於所述第一水平面上方；以及所述第一金屬接合墊和所述第二金屬接合墊中的每一個均包括位於所述第二水平面上方的相應平坦部分和位於所述第二水平面下方並垂直延伸穿過所述頂蓋介電層的相應通孔部分。

在一些實施例中，其中所述第一金屬接合墊的通孔部分具有比所述第二金屬接合墊的通孔部分更大的垂直範圍。

在一些實施例中，還包括：靜電放電(ESD)保護電路，位於所述半導體基底上；以及金屬互連結構，內埋於位於所述半導體基底和所述頂蓋介電層之間的介電材料層中，其中所述ESD路徑金屬結構通過所述金屬互連結構的子集電性連接至所述ESD保護電路。

在一些實施例中，其中：在平面圖中，所述第一金屬接合墊和所述模製化合物晶粒框架具有區交疊；以及在所述平面圖中，所述第二金屬接合墊完全位於所述第一半導體晶粒的區內。

在一些實施例中，其中在平面圖中，所述上突出部分和所述模製化合物晶粒框架具有區交疊。

在一些實施例中，還包括內埋所述第一鈍化層級金屬結構、所述第二鈍化層級金屬結構和所述ESD路徑金屬結構的頂蓋介電層，其中位於包括所述ESD路徑金屬結構的所述上突出部分的區內的所述第一鈍化層級金屬結構及所述第二鈍化層級金屬結構的層級處具有第一區金屬密度，位於所述第一鈍化層級金屬結構的區內的所述第一鈍化層級金屬結構和所述第二鈍化層級金屬結構的層級處具有第二區金屬密度，所述第一區金屬密度小於所述第二區金屬密度至少3倍。

在一些實施例中，其中：所述第一型第一金屬接合墊中的每一個有第一厚度；以及所述第二型第一金屬接合墊中的每一個有小於所述第一厚度的第二厚度。

在一些實施例中，其中所述第二金屬接合墊中的每一個從上至下具有均勻厚度。

在一些實施例中，其中所述中間金屬材料部分中的每一個具有等於所述第一厚度與所述第二厚度之間的差值的金屬材料部分厚度。

在一些實施例中，其中所述中間金屬材料部分中的每一個具有位於包括所述第一型第一金屬接合墊的接合表面的水平面內的相應水平表面段。

上述對特徵和實施例的概述是為了使本領域技術人員更能理解本發明的方面。除非本文另外明確揭示，否則使用術語「包括(或包含)」描述的每個實施例本質上也公開了術語「包括(或包含)」被替換為「基本上由...組成」或被術語「由...組成」的額外實施例。每當兩個或多個元件在同一段落或不同段落列為替代物時，也隱含地公開了包括兩個或多個元件的列表的馬庫西群組。每當在本公開中使用助動詞「可以(或可或可能)」來描述元件的形成或處理步驟的執行時，也明確設想其中不執行這樣的元件或這樣的處理步驟的實施例，只要所得到的設備或裝置可以提供等效結果。因此，當省略形成這樣的元件或這樣的處理步驟時，施加於元件的形成或處理步驟的表現的助動詞「可以(或可或可能)」也應解釋為「可以(或可或可能)」或「可以(或可或可能)或可以不(或可不或可能不)」以提供相同的結果或等效的結果，等效的結果包括稍優的結果和稍差的結果。所屬領域中的技術人員應理解，他們可容易地使用本揭露作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的及/或實現與本文中所介紹的實施例相同的優點。所屬領域中的技術人員還應認識到，這些等效構造並不背離本揭露的精神及範圍，而且他們可在不背離本揭露的精神及範圍的條件下對本文作出各種改變、取代及變更。

140:金屬互連結構