TWI890150B - 半導體封裝件及其製造方法 - Google Patents

Abstract

一種半導體封裝件包括載板、光子積體電路晶片、電子整合電路晶片及中介層基板。載板具有凹口及相對之第一面與第二面，凹口從第一面往第二面的方向延伸。光子積體電路晶片配置在凹口。電子整合電路晶片配置在載板之第一面。光子積體電路晶片與電子整合電路晶片透過中介層基板配置在載板。

Description

半導體封裝件及其製造方法

本發明是有關於一種半導體封裝件及其製造方法。

異質整合(Heterogenous integration)是透過2.5D及3D等多維度空間設計，將多個不同性質的電子元件整合進單系統級封裝中(System in Package,SiP)。在現有具有光子積體電路晶片的封裝結構的製程中，光子積體電路晶片參與了封裝結構的多道製程步驟，諸如加熱、鹼洗等。然而，光子積體電路晶片的光波導層容易受到此些製程步驟的破壞。故而，提出一種能改善前述習知問題之半導體封裝件及其製造方法是本技術領域業者努力目標之一。

本發明一實施例提出一種半導體封裝件。半導體封裝件包括一載板、一光子積體電路晶片、一電子整合電路晶片及一中介層基板。載板具有一凹口及相對之一第一面與一第二面，凹口從第一面往第二面的方向延伸。光子積體電路晶片配置在凹口。電子整合電路晶片配置在載板之第一面。光子積體電路晶片與電子整合電路晶片透過中介層基板配置在載板。

本發明另一實施例提出一種半導體封裝件的製造方法。製造方法包括以下步驟：提供一載板，其中載板具有一凹口及相對之一第一面與一第二面，凹口從第一面往第二面的方向延伸；以及，透過一中介層基板，配置一光子積體電路晶片及一電子整合電路晶片於載板，其中光子積體電路晶片配置在凹口，而電子整合電路晶片配置在載板之第一面。

為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式詳細說明如下：

100,200,300:半導體封裝件

100A,200A,200B:結構

110,310:載板

110r,310r:凹口

110s1,310s1:第一面

110s2,310s2:第二面

110s3:第三面

110s4:第四面

120:第一電子整合電路晶片

120u,131u,160u,220u:上表面

130:光子積體電路晶片

130b:下表面

131:基材

132:光波導件

135,137,139:接點

140:中介層基板

140s1:第五面

140s2:第六面

141:基材

141s1:第一基材面

141s2:第二基材面

142:第一重佈層

143:第二重佈層

144:導電孔

150,250:被動元件

160:封裝體

170:第一底膠

180:第二底膠

220:第二電子整合電路晶片

第1A圖繪示依照本發明一實施例之半導體封裝件100的俯視圖。

第1B圖繪示第1A圖之半導體封裝件100的仰視圖。

第2A圖繪示第1A圖之半導體封裝件100沿方向2A-2A’的剖面圖。

第2B圖繪示第1A圖之半導體封裝件100沿方向2B-2B’的剖面圖。

第3A圖繪示依照本發明另一實施例之半導體封裝件200的俯視圖。

第3B圖繪示第3A圖之半導體封裝件200的仰視圖。

第4A圖繪示第3A圖之半導體封裝件200沿方向4A-4A’的剖面圖。

第4B圖繪示第3A圖之半導體封裝件200沿方向4B-4B’的剖面圖。

第5A圖繪示依照本發明另一實施例之半導體封裝件300的俯視圖。

第5B圖繪示第5A圖之半導體封裝件200的仰視圖。

第6A~6F圖繪示第1A圖之半導體封裝件100的製作過程圖。

第7A~7F圖繪示第3A圖之半導體封裝件200的製作過程圖。

第8A~8C圖繪示第5A圖之半導體封裝件300的製作過程圖。

請參照第1A~2B圖，第1A圖繪示依照本發明一實施例之半導體封裝件100的俯視圖，第1B圖繪示第1A圖之半導體封裝件100的仰視圖，第2A圖繪示第1A圖之半導體封裝件100沿方向2A-2A’的剖面圖，而第2B圖繪示第1A圖之半導體封裝件100沿方向2B-2B’的剖面圖。

如第1A~1B圖所示，半導體封裝件100包括載板110、至少一第一電子整合電路(Electronic Integrated Circuit,EIC)晶片120、至少一光子積體電路(Photonic Integrated Circuit,PIC)晶片130、至少一中介層(interposer)基板140、至少一接點135、至少一接點137、至少一接點139、至少一被動元件150、封裝體160、第一底膠(underfill)170及第二底膠180。

如第1A~1B圖所示，載板110具有一凹口110r及相對之第一面110s1與第二面110s2，凹口110r從第一面110s1往第二面110s2的方向延伸。第一電子整合電路晶片120配置在載板110之第一面110s1。光子積體電路晶片130配置在凹口110r。由於載板110 的凹口設計，允許光子積體電路晶片130在單獨製作完成後再組裝至載板110之凹口110r。由於光子積體電路晶片130可單獨製作，可避免光子積體電路晶片130參與第一電子整合電路晶片120的製程，從而減少光子積體電路晶片130的元件(例如，光波導件)被汙染及/或破壞的機率(光波導件保持完整，有助於光耦合)。此外，由於光子積體電路晶片130可單獨製作，因此可滿足少量多樣化的製作需求及/或縮短封裝模組開發時間等優點。

如第1A~1B圖所示，載板110例如是U型版。進一步地說，凹口110r為從第一面110s1延伸至第二面110s2之貫孔(through hole)。載板110更具有相對之第三面110s3與第四面110s4，第三面110s3及第四面110s4延伸於第一面110s1與第二面110s2之間，凹口110r更從第三面110s3往第四面110s4的方向延伸，但不延伸至第四面110s4。

載板110可採用例如是印刷電路板(print circuit board,PCB)製程、積體電路載板製程、陶瓷基板製程所製成。雖然未繪示，然載板110可包含至少一走線(trace)、至少一接墊(pad)及至少一導電孔等，以電性連接配置於載板110上的元件，且/或電性連接配置於載板110上的元件與一外部元件，如外部的電路板等。

第一電子整合電路晶片120例如是包含銅柱突塊的晶片(Chip with Cu pillar bump)、包含焊球、突塊的晶片(Chip with solder bump)、扇出晶片級封裝件(Fan-out chip scale package)或CoWoS(Chip on Wafer on Substrate)等。在一實施例中，第一電子整合電路 晶片120可為數位訊號處理器(Digital Signal Processor,DSP)或特定應用積體電路(Application Specific Integrated Circuit,ASIC)。

如第1A~1B圖所示，光子積體電路晶片130可整個配置在凹口110r內。在另一實施例中，光子積體電路晶片130之一部分配置在凹口110r內，但另一部分可位於凹口110r外。

如第2A及2B圖所示，光子積體電路晶片130具有一下表面130b，光子積體電路晶片130之下表面130b相對第二面110s2內縮。如此，可避免光子積體電路晶片130相對第二面110s2突出，而干涉位於其下方的元件，如電路板(未繪示)。

如第1A及2A圖所示，光子積體電路晶片130更包括一基材131及至少一光波導件132。基材131例如是矽基材，如矽晶圓。光波導件132形成於基材131中。光波導件132例如是由矽波導，其材質例如是包含矽(silicon)、氮化矽(SiN)等。光波導件132從基材131的上表面131u露出，以接收外界的光訊號。在本實施例中，由於光子積體電路晶片130未參與第一電子整合電路晶片120、載板110及/或中介層基板140的製程，因此可避免被此些製程汙染或破壞的情況發生。

如第1A圖所示，中介層基板140配置在載板110之第一面110s1上。如第2A及2B圖所示，中介層基板140具有相對之第五面140s1與第六面140s2。第一電子整合電路晶片120配置在中介層基板140之第五面140s1上，且光子積體電路晶片130配置在中介層基板140之第六面140s2上。例如，接點135配置於第一電子整合 電路晶片120與中介層基板140之第五面140s1之間，以電性連接第一電子整合電路晶片120與中介層基板140。在一實施例中，接點135可預形成於第一電子整合電路晶片120或中介層基板140，第一電子整合電路晶片120與中介層基板140透過接點135對接。接點137配置於光子積體電路晶片130與中介層基板140之第六面140s2之間，以電性連接光子積體電路晶片130與中介層基板140。在一實施例中，接點137可預形成於光子積體電路晶片130或中介層基板140上，光子積體電路晶片130與中介層基板140透過接點137對接。此外，接點139配置於載板110與中介層基板140之第六面140s2之間，以電性連接載板110與中介層基板140。在一實施例中，接點139可預形成於載板110或中介層基板140，載板110與中介層基板140透過接點139對接。前述接點135、137及139例如是導電焊球、導電柱及/或導電突塊等。

如第2A及2B圖所示，中介層基板140包含基材141、第一重佈層(Redistribution Layer,RDL)142、第二重佈層143及至少一導電孔144。基材141例如是矽基材，如矽晶圓。基材141具有相對之第一基材面141s1及第二基材面141s2。第一重佈層142形成於基材141之第一基材面141s1，而第二重佈層143形成於基材141之第二基材面141s2。導電孔144例如是矽穿孔(Through silicon via,TSV)，其形成於基材141且連接第一重佈層142與第二重佈層143。由於中介層基板是矽基基板，因此相鄰二導電孔144的間距屬於毫米或微米等級，可提供高密度的輸出/入接點。透過中介層基板140，載 板110、第一電子整合電路晶片120、光子積體電路晶片130與被動元件150中至少二者可電性連接。

如第2A及2B圖所示，各被動元件150例如是電阻、電容或電感。以電容而言，被動元件150例如是多層陶瓷電容(Multi-Layer Ceramic Capacitor,MLCC)。被動元件150配置在中介層基板140上。例如，被動元件150配置且電性連接於中介層基板140之第一重佈層142。被動元件150可透過第一重佈層142電性連接於第一電子整合電路晶片120及/或光子積體電路晶片130。

如第2A及2B圖所示，封裝體160形成於中介層基板140上且包覆第一電子整合電路晶片120及被動元件150。第一電子整合電路晶片120具有上表面120u，上表面120u從封裝體160露出，以與外界聯通。如此，第一電子整合電路晶片120的發熱可透過上表面120u快速地對流至外界。

封裝體160例如是模塑化合物(molding compound)。封裝體160例如可包括酚醛基樹脂(Novolac-based resin)、環氧基樹脂(epoxy-based resin)、矽基樹脂(silicone-based resin)或其他適當之包覆劑。封裝體160亦可包括適當之填充劑，例如是粉狀之二氧化矽。可利用數種封裝技術形成封裝體160，例如是壓縮成型(compression molding)、液態封裝型(liquid encapsulation)、注射成型(injection molding)或轉注成型(transfer molding)。

如第2A及2B圖所示，封裝體160具有上表面160u。封裝體160之上表面160u與第一電子整合電路晶片120之上表面 120u實質上齊平。以製程來說，在形成封裝體160覆蓋第一電子整合電路晶片120之上表面120u後，可採用例如是磨削(grinding)等技術，對封裝體160進行平坦化，以露出第一電子整合電路晶片120之上表面120u，或直到封裝體160之平坦化後的上表面160u與第一電子整合電路晶片120之上表面120u實質上齊平。前述磨削技術例如是機械磨削或化學研磨。

如第2A及2B圖所示，第一底膠170形成於中介層基板140與載板110之間，且包覆位於中介層基板140與載板110之間的接點139，以保護此些接點139。第一底膠170也有固定中介層基板140與載板110之間的相對位置的功能。第二底膠180形成於中介層基板140與光子積體電路晶片130之間，且包覆位於中介層基板140與光子積體電路晶片130之間的接點137，以保護此些接點137。第二底膠180也有固定中介層基板140與光子積體電路晶片130之間的相對位置的功能。在另一實施例中，雖然未繪示，然半導體封裝件100更包含一黏膠，其可形成於光子積體電路晶片130與載板110之間，以固定光子積體電路晶片130與載板110之間的相對位置。

請參照第3A~4B圖，第3A圖繪示依照本發明另一實施例之半導體封裝件200的俯視圖，第3B圖繪示第3A圖之半導體封裝件200的仰視圖，第4A圖繪示第3A圖之半導體封裝件200沿方向4A-4A’的剖面圖，而第4B圖繪示第3A圖之半導體封裝件200沿方向4B-4B’的剖面圖。

如第3A~3B圖所示，半導體封裝件200包括載板110、 至少一第一電子整合電路晶片120、至少一接點135、至少一接點137、至少一接點139、至少一第二電子整合電路晶片220、至少一光子積體電路(Photonic Integrated Circuit,PIC)晶片130、中介層基板140、至少一被動元件250、封裝體160、第一底膠170及第二底膠180。

半導體封裝件200包括與前述半導體封裝件100相同或相似特徵(結構、材質、連接關係等)，不同處之一在於，半導體封裝件200更包含第二電子整合電路晶片220。

如第3A~3B圖所示，載板110具有凹口110r及相對之第一面110s1與第二面110s2，凹口110r從第一面110s1往第二面110s2的方向延伸。第一電子整合電路晶片120及第二電子整合電路晶片220配置在載板110之第一面110s1。光子積體電路晶片130配置在凹口110r。由於載板110的凹口設計，允許光子積體電路晶片130在單獨製作完成後再組裝至載板110之凹口110r。由於光子積體電路晶片130可單獨製作，可避免了光子積體電路晶片130參與第一電子整合電路晶片120的製程，從而減少光子積體電路晶片130的元件(例如，光波導件)被汙染及/或破壞的機率。此外，由於光子積體電路晶片130可單獨製作，因此可滿足少量多樣化的製作需求及/或縮短封裝模組開發時間等優點。

如第3A及4A圖所示，第二電子整合電路晶片220的種類及/或結構例如是與第一電子整合電路晶片120相同或相似。。在一實施例中，第二電子整合電路晶片220與第一電子整合電路晶片120的差異在於，第二電子整合電路晶片220可為轉阻放大器 (Transimpedance amplifier,TIA)或驅動器(Driver)等單一功能晶片，用以輔助第一電子整合電路晶片120可能缺少的功能。第二電子整合電路晶片220具有上表面220u，第二電子整合電路晶片220之上表面220u與封裝體160之上表面160u實質上齊平。以製程來說，在形成封裝體160覆蓋第二電子整合電路晶片220之上表面220u及第一電子整合電路晶片120之上表面120u後，可採用例如是磨削等技術，對封裝體160進行平坦化，以露出第二電子整合電路晶片220之上表面220u以及第一電子整合電路晶片120之上表面120u，或直到封裝體160之平坦化後的上表面160u與第二電子整合電路晶片220之上表面220u以及第一電子整合電路晶片120之上表面120u實質上齊平。

如第4A圖所示，至少一接點135配置於第二電子整合電路晶片220與中介層基板140之第五面140s1之間，以電性連接第二電子整合電路晶片220與中介層基板140。在一實施例中，接點135可預形成於第二電子整合電路晶片220或中介層基板140，第二電子整合電路晶片220與中介層基板140透過接點135對接。

如第4A及4B圖所示，在本實施例中，被動元件250內埋在中介層基板140內，且可電性連接第一重佈層142與第二重佈層143。被動元件250可透過第一重佈層142及/或第二重佈層143電性連接於第一電子整合電路晶片120及/或第二電子整合電路晶片220。

請參照第5A~5B圖，第5A圖繪示依照本發明另一實施例之半導體封裝件300的俯視圖，而第5B圖繪示第5A圖之半導體封裝件200的仰視圖。

如第5A~5B圖所示，半導體封裝件300包括載板310、至少一第一電子整合電路晶片120、至少一第二電子整合電路晶片220、至少一光子積體電路晶片130、中介層基板140、至少一被動元件150(未繪示)、封裝體160、第一底膠170及第二底膠180。

半導體封裝件200包括與前述半導體封裝件100相同或相似特徵(結構、材質、連接關係等)，不同處之一在於，半導體封裝件300之載板310的結構與半導體封裝件200之載板110的結構相異。

如第5A及5B圖所示，載板310具有凹口310r及相對之第一面310s1與第二面310s2，凹口310r從第一面310s1往第二面310s2的方向延伸。第一電子整合電路晶片120及第二電子整合電路晶片220配置在載板310之第一面310s1。光子積體電路晶片130配置在凹口310r。由於載板310的凹口設計，允許光子積體電路晶片130在單獨製作完成後再組裝至載板310之凹口310r。由於光子積體電路晶片130可單獨製作，可避免光子積體電路晶片130參與第一電子整合電路晶片120的製程，從而減少光子積體電路晶片130的元件(例如，光波導件)被汙染及/或破壞的機率。此外，由於光子積體電路晶片130可單獨製作，因此可滿足少量多樣化的製作需求及/或縮短封裝模組開發時間等優點。

如第5A~5B圖所示，凹口310r從第一面110s1往第二面110s2的方向延伸，但不延伸至第二面110s2。換言之，與前述載板110不同的是，本發明實施例之載板310之凹口310r為不貫穿載板 310的凹槽。載板310的其餘特徵(材料、結構及/或連接關係等)與前述載板110相同或相似，於此不再贅述。

綜上可知，由於採用具有凹口的載板，能將多個尺寸及功能不同的電路(或晶片)整合於一個半導體封裝件中，此種設計不僅具有高度靈活性及高密度整合性，還能夠兼顧晶片散熱、電性優化及光學耦合便利性等需求。

請參照第6A~6F圖，其繪示第1A圖之半導體封裝件100的製作過程圖。

如第6A圖所示，配置至少一第一電子整合電路晶片120及至少一被動元件150於中介層基板140上。雖然未繪示，然前述接點135(接點135繪示於第2A圖)可預形成於載板110或第一電子整合電路晶片120。載板110與第一電子整合電路晶片120透過接點135對接且電性連接。

如第6B圖所示，可採用例如是壓縮成型、液態封裝型、注射成型或轉注成型，形成封裝體160於中介層基板140上且包覆第一電子整合電路晶片120及被動元件150。然後，可採用例如是磨削技術，平坦化封裝體160，以露出第一電子整合電路晶片120之上表面120u，或直到封裝體160之上表面160u與第一電子整合電路晶片120之上表面120u大致上齊平。

如第6C圖所示，可採用例如是覆晶技術，配置第6B圖之結構100A於載板110之第一面110s1上。結構100A例如是多晶片異質整合模組。此外，雖然未繪示，然前述接點139(接點139繪示 於第2A圖)可預形成於載板110或中介層基板140。載板110與中介層基板140可透過接點139對接且電性連接。

如第6D圖所示，可採用例如是點膠技術，形成第一底膠170於中介層基板140與載板110之間，並包覆位於中介層基板140與載板110之間的接點139(接點139繪示於第2A圖)。

如第6E圖所示，可採用例如是覆晶技術，配置至少一光子積體電路晶片130於第6D圖之結構100B之載板110之凹口110r，配置後的結構如第6F圖所示。在一實施例中，可倒置第6E圖之結構100B，使其凹口110r朝上，以便於光子積體電路晶片130往下配置在凹口110r。此外，雖然未繪示，然前述接點137(接點137繪示於第2A圖)可預形成於中介層基板140或光子積體電路晶片130。中介層基板140與光子積體電路晶片130可透過接點137對接且電性連接。

然後，可採用例如是點膠技術，形成第二底膠180(繪示於第2A圖)於第6F圖所示之中介層基板140(繪示於第2A圖)與光子積體電路晶片130之間，並包覆位於中介層基板140與光子積體電路晶片130之間的接點137(接點137繪示於第2A圖)。

然後，雖然未繪示，然於另一實施例中，可採用例如是點膠技術，形成黏膠於第6F圖之光子積體電路晶片130與載板110之間，以固定光子積體電路晶片130與載板110之間的相對位置。

請參照第7A~7F圖，其繪示第3A圖之半導體封裝件200的製作過程圖。

如第7A圖所示，可採用配置至少一第一電子整合電路 晶片120及至少一第二電子整合電路晶片220於中介層基板140上，其中至少一被動元件250可內埋於中介層基板140。此外，雖然未繪示，然前述接點135可預形成於第一電子整合電路晶片120或中介層基板140，第一電子整合電路晶片120與中介層基板140可透過接點135對接且電性連接。此外，雖然未繪示，然前述接點135可預形成於第二電子整合電路晶片220或中介層基板140，第二電子整合電路晶片220與中介層基板140可透過接點135對接且電性連接。此外，前述接點135可預形成於第一電子整合電路晶片120或中介層基板140，且可預形成於第二電子整合電路晶片220或中介層基板140。

如第7B圖所示，可採用例如是壓縮成型、液態封裝型、注射成型或轉注成型，形成封裝體160於中介層基板140上且包覆第一電子整合電路晶片120及第二電子整合電路晶片220。然後，可採用例如是磨削技術，平坦化封裝體160，以露出第一電子整合電路晶片120之上表面120u及第二電子整合電路晶片220之上表面220u，或直到封裝體160之上表面160u與第一電子整合電路晶片120之上表面120u及第二電子整合電路晶片220之上表面220u大致上齊平。

如第7C圖所示，可採用例如是覆晶技術，配置第7B圖之結構200A於載板110之第一面110s1上。結構200A例如是多晶片異質整合模組。此外，雖然未繪示，然前述接點139可預形成於載板110或中介層基板140。載板110與中介層基板140可透過接點139對接且電性連接。

如第7D圖所示，可採用例如是點膠技術，形成第一底 膠170於中介層基板140與載板110之間，並包覆位於中介層基板140與載板110之間的接點139(接點139繪示於第4A圖)。

如第7E圖所示，可採用例如是覆晶技術，配置至少一光子積體電路晶片130於第7D圖之結構200B之載板110之凹口110r。配置後的結構如第7F圖所示。在一實施例中，可倒置第7E圖之結構200B，使其凹口110r朝上，以便於光子積體電路晶片130往下配置在凹口110r。雖然未繪示，然前述接點137可預形成於中介層基板140或光子積體電路晶片130。中介層基板140與光子積體電路晶片130可透過接點137對接且電性連接。

然後，可採用例如是點膠技術，形成第二底膠180(繪示於第4A圖)於第7F圖之中介層基板140與光子積體電路晶片130之間，並包覆位於中介層基板140與光子積體電路晶片130之間的接點137(接點137繪示於第4A圖)。

然後，雖然未繪示，然於另一實施例中，可採用例如是點膠技術，形成黏膠於第7F圖之光子積體電路晶片130與載板110之間，以固定光子積體電路晶片130與載板110之間的相對位置。

請參照第8A~8C圖，其繪示第5A圖之半導體封裝件300的製作過程圖。

如第8A圖所示，配置至少一光子積體電路晶片130於載板310之凹口310r。

如第8B圖所示，雖然未繪示，然於另一實施例中，可採用例如是點膠技術，形成黏膠於光子積體電路晶片130與載板310 之間，以固定光子積體電路晶片130與載板310之間得相對位置。

如8B圖所示，配置前述結構200A於載板310上。配置後之結構如第8C圖所示。雖然未繪示，然前述接點139可預形成於載板310或中介層基板140。載板310與中介層基板140可透過接點139對接且電性連接。此外，雖然未繪示，然前述接點137可預形成於光子積體電路晶片130或中介層基板140。光子積體電路晶片130與中介層基板140可透過接點137對接且電性連接。

如8C圖所示，可採用例如是點膠技術，形成第一底膠170於中介層基板140與載板310之間，並包覆位於中介層基板140與載板310之間的接點139。

然後，可採用例如是點膠技術，形成第二底膠180於第8C圖之中介層基板140與光子積體電路晶片130之間，並包覆位於中介層基板140與光子積體電路晶片130之間的接點137。

綜上，本發明實施例提出一種半導體封裝件及其製造方法，由於光子積體電路晶片可單獨製作，可避免光子積體電路晶片參與第一電子整合電路晶片的製程，從而減少光子積體電路晶片的元件(例如，光波導件)被汙染及/或破壞的機率。在一實施例中，由於光子積體電路晶片可單獨製作，因此可滿足少量多樣化的製作需求及/或縮短封裝模組開發時間等優點。在另一實施例中，光子積體電路晶片可配置在載板之凹口，由於凹口設計，允許光子積體電路晶片在單獨製作完成後再組裝至載板之凹口。

綜上所述，雖然本發明已以實施例揭露如上，然其並非 用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100:半導體封裝件

110:載板

110r:凹口

110s1:第一面

110s2:第二面

110s3:第三面

110s4:第四面

120:第一電子整合電路晶片

130:光子積體電路晶片

132:光波導件

140:中介層基板

150:被動元件

160:封裝體

170:第一底膠

180:第二底膠

Claims (17)

1. 一種半導體封裝件，包括： 一載板，具有一凹口及相對之一第一面與一第二面，該凹口從該第一面往該第二面的方向延伸； 一光子積體電路(Photonic Integrated Circuit, PIC)晶片，配置在該凹口； 一電子整合電路(Electronic Integrated Circuit, EIC) 晶片，配置在該載板之該第一面；以及 一中介層基板，配置在該載板之該第一面； 其中，該光子積體電路晶片與該電子整合電路晶片分別配置在該中介層基板之相對二面。
2. 如請求項1所述之半導體封裝件，其中該凹口從該第一面延伸至該第二面；該載板更具有相對之一第三面與一第四面，該第三面及該第四面延伸於該第一面與該第二面之間，該凹口更從該第三面往該第四面的方向延伸。
3. 如請求項1所述之半導體封裝件，其中該凹口不延伸至該第二面。
4. 如請求項1所述之半導體封裝件，其中該光子積體電路晶片整個配置在該凹口內。
5. 如請求項1所述之半導體封裝件，其中該光子積體電路晶片具有一下表面，該光子積體電路晶片之該下表面相對該第二面內縮。
6. 如請求項1所述之半導體封裝件，更包括： 一被動元件，內埋於該中介層基板。
7. 如請求項1所述之半導體封裝件，更包括： 一封裝體，包覆該電子整合電路晶片； 其中，該電子整合電路晶片具有一上表面，該上表面從該封裝體露出。
8. 如請求項7所述之半導體封裝件，其中該封裝體具有一上表面，該封裝體之該上表面與該電子整合電路晶片之該上表面實質上齊平。
9. 如請求項1所述之半導體封裝件，更包括： 一被動元件，配置在該中介層基板上；以及 一封裝體，包覆該被動元件。
10. 如請求項1所述之半導體封裝件，更包括： 形成一第一底膠於該中介層基板與該載板之間。
11. 如請求項1所述之半導體封裝件，更包括： 形成一第二底膠於該中介層基板與該光子積體電路晶片之間。
12. 一種半導體封裝件之製造方法，包括： 提供一載板，其中該載板具有一凹口及相對之一第一面與一第二面，該凹口從該第一面往該第二面的方向延伸；以及 透過一中介層基板，配置一光子積體電路晶片及一電子整合電路晶片於該載板，其中該光子積體電路晶片配置在該凹口，該電子整合電路晶片及與該中介層基板配置在該載板之該第一面，且該光子積體電路晶片與該電子整合電路晶片分別配置在該中介層基板之相對二面。
13. 如請求項12所述之製造方法，其中配置該光子積體電路晶片及該電子整合電路晶片於該載板之步驟包括： 配置該電子整合電路晶片於該中介層基板。
14. 如請求項13所述之製造方法，其中配置該光子積體電路晶片及該電子整合電路晶片於該載板之步驟包括： 形成一封裝體包覆該電子整合電路晶片，以形成一多晶片異質整合模組；以及 配置該多晶片異質整合模組於該載板。
15. 如請求項14所述之製造方法，其中形成該封裝體包覆該電子整合電路晶片之步驟包括： 平坦化該封裝體，直到該封裝體之一上表面與該電子整合電路晶片之一上表面實質上齊平。
16. 如請求項12所述之製造方法，其中配置該光子積體電路晶片及該電子整合電路晶片於該載板之步驟包括： 形成一第一底膠於該中介層基板與該載板之間。
17. 如請求項12所述之製造方法，其中配置該光子積體電路晶片及該電子整合電路晶片於該載板之步驟包括： 形成一第二底膠於該中介層基板與該光子積體電路晶片之間。