TWI890059B - 半導體裝置結構與混合接合的形成方法 - Google Patents

Abstract

形成混合接合於第一半導體裝置構件與第二半導體裝置構件之間的方法，可包括形成含有第一電性接合結構於第一介電材料中的第一半導體裝置構件；形成含有第二電性接合結構於第二介電材料中的第二半導體裝置構件；將第一半導體裝置構件與第二半導體裝置構件放置在一起，使第一電性接合結構接觸第二電性接合結構；進行第一退火製程以形成直接金屬對金屬接合於第一電性接合結構與第二電性接合結構之間；以及進行第二退火製程以形成直接介電層對介電層接合於第一介電材料與第二介電材料之間。

Description

半導體裝置結構與混合接合的形成方法

本發明實施例關於混合接合，更特別關於混合接合中的電性接合結構與介電材料的熱膨脹係數。

半導體裝置用於多種電子應用，比如個人電腦、手機、數位相機、或其他電子設備。半導體裝置的製作方法通常為依序沉積絕緣或介電層、導電層、與半導體層於半導體基板上，並採用微影與蝕刻以圖案化多種材料層而形成電路構件與單元於半導體基板上。通常製造數十或數百個積體電路於單一半導體晶圓上，且沿著積體電路之間的切割線切割晶圓上的獨立晶粒。舉例來說，通常在多晶片模組或其他種類的封裝中，分別封裝獨立晶粒。

隨著半導體封裝越來越複雜，封裝尺寸也變的更大以在單位封裝中容納更多積體電路及/或晶粒。這些較大且較複雜的半導體封裝，在半導體封裝的多種構件之間如何製造有效且可信的內連線面臨挑戰。如此一來，需要持續改善半導體封裝設計，重點在於減少內連線長度以減少歐姆損失、發熱、與訊號延遲。亦需持 續改善晶粒對晶粒的接合結構與方法。

在一些實施例中，提供混合接合的形成方法，其中混合接合形成於第一半導體裝置構件與第二半導體裝置構件之間，包括：形成第一半導體裝置構件，其含有第一電性接合結構形成於第一介電材料中；形成第二半導體裝置構件，其含有第二電性接合結構形成於第二介電材料中；將第一半導體裝置構件與第二半導體裝置構件放置在一起，使第一電性接合結構接觸第二電性接合結構；進行第一退火製程，以形成直接金屬對金屬接合於第一電性接合結構與第二電性接合結構之間；以及進行第二退火製程，以形成直接介電層對介電層接合於第一介電材料與第二介電材料之間，其中第二退火製程造成第一介電材料與第二介電材料的一者或兩者變形，進而產生介電材料的變形區以部分填入第一電性接合結構、第一介電材料、第二電性接合結構、與第二介電材料的一或多者之間的空洞。

在一些實施例中，提供混合接合的形成方法，其中混合接合形成於第一半導體裝置構件與第二半導體裝置構件之間，包括：將第一半導體裝置構件與第二半導體裝置構件放置在一起，使第一半導體裝置構件的第一電性接合結構接觸第二半導體裝置構件的第二電性接合結構，其中第一電性接合結構自第一半導體裝置構件的第一介電材料凸起，且第二電性接合結構自第二半導體裝置 構件的第二介電材料凸起，以形成間隙於第一介電材料的第一表面與第二介電材料的第二表面之間；進行第一退火製程，以形成直接金屬對金屬接合於第一電性接合結構與第二電性接合結構之間；以及在第一退火製程之後進行第二退火製程，以形成直接介電層對介電層接合於第一介電材料與第二介電材料之間。

在一些實施例中，提供半導體裝置結構，其包括第一半導體裝置構件，包括第一電性接合結構形成於第一介電材料中；第二半導體裝置構件，包括第二電性接合結構形成於第二介電材料中；直接金屬對金屬接合，形成於第一電性接合結構與第二電性接合結構之間；以及直接介電層對介電層接合，形成於第一介電材料與第二介電材料之間。

其中第一電性接合結構包括第一金屬，且第一金屬的第一金屬熱膨脹係數小於第一介電材料的第一介電熱膨脹係數，以及其中第二電性接合結構包括第二金屬，且第二金屬的第二金屬熱膨脹係數小於第二介電材料的第二介電熱膨脹係數。

100a,100b,200:晶片組裝結構

102,102a,102b,102c,102d:第一半導體晶粒

104:第二半導體晶粒

106a,106b,106c,106d,106e:接合設置

160,160a,160b:第一接合層的介電層

180:第一電性接合結構

190,290,490,590:焊料材料部分

260,260a,260b:第一接合層的介電層

280:第二電性接合結構

301,600:基板

302:半導體基板

304:間隙

306:空洞

380,680:穿基板通孔結構

402a,406a:第一部分

402b,406b:第二部分

404a:第一表面

404b:第二表面

406:變形區

408:參考點

410:距離

412:點

414:角落

460:第三接合層的介電層

480:第三接合結構

560:第四接合層的介電層

580:第四接合結構

602:邊緣分隔

702,704:金屬-介電層界面

802:非垂直角

1002:晶種層

1100,1200:方法

1102,1104,1106,1108,1110,1202,1204,1206:步驟

圖1A係多種實施例中，第一接合設置的含有第一半導體晶粒與第二半導體晶粒的晶片組裝結構的垂直剖視圖。

圖1B係多種實施例中，其他接合設置的含有第一半導體晶粒與第二半導體晶粒的晶片組裝結構的垂直剖視圖。

圖2係多種實施例中，含有五個半導體晶粒的晶片組裝結構的垂直剖視圖。

圖3A係多種實施例中，形成晶粒對晶粒接合於第一半導體晶粒與第二半導體晶粒之間之前，第一半導體晶粒與第二半導體晶粒的設置的垂直剖視圖。

圖3B係多種實施例中，圖3A的第一半導體晶粒與第二半導體晶粒的一部分的放大垂直剖視圖。

圖3C係多種實施例中，形成晶粒對晶粒接合於第一半導體晶粒與第二半導體晶粒之間之後，第一半導體晶粒與第二半導體晶粒的設置的垂直剖視圖。

圖3D係多種實施例中，圖3C的第一半導體晶粒與第二半導體晶粒的一部分的放大垂直剖視圖，其顯示晶粒對晶粒接合的細節。

圖3E係多種實施例中，形成晶粒對晶粒接合於第一半導體晶粒與第二半導體晶粒之間之後的第一半導體晶粒與第二半導體晶粒的其他設置的垂直剖視圖。

圖3F係多種實施例中，圖3E的第一半導體晶粒與第二半導體晶粒的一部分的放大垂直剖視圖，其顯示多種界面的細節。

圖4A係多種實施例中，形成晶粒對晶粒接合於第一半導體晶粒與第二半導體晶粒之間之前的第一半導體晶粒與第二半導體晶粒的其他設置的垂直剖視圖。

圖4B係多種實施例中，圖4A的第一半導體晶粒與第二半導體晶粒的一部分的放大垂直剖視圖。

圖4C係多種實施例中，形成晶粒對晶粒接合於第一半導體晶粒與第二半導體晶粒之間的第一半導體晶粒與第二半導體晶粒的設置的垂直剖視圖。

圖4D係多種實施例中，圖4C的第一半導體晶粒與第二半導體晶粒的一部份的放大垂直剖視圖，其顯示晶粒對晶粒接合的細節。

圖4E係多種實施例中，封閉介電表面之間的間隙之後但形成變形區之前的圖4C的第一半導體晶粒與第二半導體晶粒的一部份的放大垂直剖視圖。

圖4F係多種實施例中，形成變形區之後的圖4C的第一半導體晶粒與第二半導體晶粒的一部分的放大垂直剖視圖，其顯示變形區的細節。

圖5A係多種實施例中，形成晶粒對晶粒接合於第一半導體晶粒與第二半導體晶粒之間之前的第一半導體晶粒與第二半導體晶粒的其他設置的垂直剖視圖。

圖5B係多種實施例中，圖5A的第一半導體晶粒與第二半導體晶粒的一部分的放大垂直剖視圖。

圖5C係多種實施例中，形成晶粒對晶粒接合於第一半導體晶粒與第二半導體晶粒之間之後的第一半導體晶粒與第二半導體晶粒的設置的垂直剖視圖。

圖5D係多種實施例中，圖5C的第一半導體晶粒與第二半導體晶粒的一部分的放大垂直剖視圖，其顯示晶粒對晶粒接合的細節。

圖5E係多種實施例中，封閉介電表面之間的間隙之後與形成變 形區之前的第一半導體晶粒與第二半導體晶粒的一部分的放大垂直剖視圖。

圖5F係多種實施例中，形成變形區之後的圖5C的第一半導體晶粒與第二半導體晶粒的一部分的放大垂直剖視圖，其顯示變形區的細節。

圖6A係多種實施例中，形成晶粒對晶粒接合之前的第一設置中的第一半導體晶粒與第二半導體晶粒的垂直剖視圖。

圖6B係多種實施例中，圖6A的第一半導體晶粒與第二半導體晶粒的一部分的放大垂直剖視圖。

圖6C係多種實施例中，形成晶粒對晶粒接合之前的第二設置中的第一半導體晶粒與第二半導體晶粒的一部分的垂直剖視圖。

圖6D係多種實施例中，圖6C的第一半導體晶粒與第二半導體晶粒的一部分的放大垂直剖視圖。

圖7A係多種實施例中，形成晶粒對晶粒接合之後的第一半導體晶粒與第二半導體晶粒的垂直剖視圖，其中接合具有對稱設置。

圖7B係多種實施例中，形成晶粒對晶粒接合之後的第一半導體晶粒與第二半導體晶粒的垂直剖視圖，其中接合具有不對稱設置。

圖7C係多種實施例中，圖7A及7B的實施例中的晶粒對晶粒接合的金屬-介電層界面的放大垂直剖視圖。

圖8A係多種實施例中，形成晶粒對晶粒接合之後的第一半導體晶粒與第二半導體晶粒的垂直剖視圖，其中接合具有傾斜表面的對稱設置。

圖8B係多種實施例中，形成晶粒對晶粒接合之後的第一半導體晶粒與第二半導體晶粒的垂直剖視圖，其中接合具有傾斜表面的不對稱設置。

圖8C係多種實施例中，圖8A及8B的實施例中的晶粒對晶粒接合的金屬-介電層界面的放大垂直剖視圖。

圖9A係多種實施例中，形成晶粒對晶粒接合之後的第一半導體晶粒與第二半導體晶粒的垂直剖視圖，其中接合具有傾斜表面的對稱設置與多層介電層。

圖9B係多種實施例中，圖9A的實施例中的晶粒對晶粒接合的金屬-介電層界面的放大垂直剖視圖。

圖10A係多種實施例中，形成晶粒對晶粒接合之後的第一半導體晶粒與第二半導體晶粒的垂直剖視圖，其中接合具有傾斜表面的對稱設置與非線性邊界。

圖10B係多種實施例中，圖10A的實施例中的晶粒對晶粒接合的金屬-介電層界面的放大垂直剖視圖。

圖11係多種實施例中，形成混合接合於第一半導體裝置構件與第二半導體裝置構件之間的方法的步驟的流程圖。

圖12係多種實施例中，形成混合接合於第一半導體裝置構件與第二半導體裝置構件之間的其他方法的步驟的流程圖。

下述詳細描述可搭配圖式說明，以利理解本發明的 各方面。值得注意的是，各種結構僅用於說明目的而未按比例繪製，如本業常態。實際上為了清楚說明，可任意增加或減少各種結構的尺寸。

以下揭露的內容提供許多不同的實施例或實例以實施本案的不同特徵。以下揭露的內容說明各個構件及其排列方式的特定例子以簡化說明。這些特定例子並非用以侷限本發明實施例。舉例來說，若本發明實施例說明第一結構形成於第二結構之上，即表示其第一結構可能與第二結構直接接觸，或額外結構可能形成於第一結構與第二結構之間，使第一結構與第二結構未直接接觸。此外，本發明多種例子可重複標號以簡化說明或使說明清楚，並不代表多種實施例及/或設置中具有相同標號的結構具有同樣的相對關係。

此外，空間相對用語如「在...下方」、「下方」、「較低的」、「上方」、「較高的」、或類似用詞，用於描述圖式中一些元件或結構與另一元件或結構之間的關係。這些空間相對用語包括使用中或操作中的裝置之不同方向，以及圖式中所描述的方向。當裝置轉向不同方向時(旋轉90度或其他方向)，則使用的空間相對形容詞也將依轉向後的方向來解釋。除非另外說明，否則具有相同標號的單元具有相同材料組成與相同範圍的厚度。

一般而言，半導體封裝中的數個半導體積體電路晶粒(即晶片)可嵌置到一般基板上。半導體封裝通常包括外殼以密封積體電路晶粒而保護積體電路晶粒免於損傷。外殼亦可對半導體封 裝提供足夠的散熱效果。在一些例子中，半導體封裝可包括封裝蓋，其包括導熱材料如金屬或金屬合金(如銅)。封裝蓋可位於積體電路晶粒上。積體電路晶粒的熱可自積體電路晶粒的上表面轉移至封裝蓋中，最後散熱到大氣環境。可視情況經由散熱器或半導體封裝的其他構件散熱，而散熱器可貼合到蓋或與蓋一體成形。半導體封裝裝置的複雜度增加可能產生挑戰，比如需要減少歐姆損失以減少發熱與訊號傳輸延遲。為了緩解這些問題，需要新的設計增加封裝積體度以減少內連線長度。此外，亦需持續改善晶粒對晶粒接合的結構與方法。

多種實施例的方法可形成混合接合於第一半導體裝置構件與第二半導體裝置構件之間，以在第一製程中形成金屬對金屬接合，並在第二製程中形成介電層對介電層接合而提供優點。在此考量中，第一接合結構與第二接合結構可自周圍的個別第一介電材料與第二介電材料的表面凸起。當第一接合結構與第二接合結構放置在一起時，第一接合結構與第二接合結構可彼此接觸並留下間隙於周圍的第一介電材料與第二介電材料的表面之間。實施例揭露的方法可與其他方法比較，其在形成金屬對金屬接合之前，形成介電層對介電層接合。在這些其他實施例中，第一接合結構與第二接合結構相對於第一介電材料與第二介電材料的表面可凹陷，且需精準控制凹陷深度以達良好品質的金屬對金屬接合。實施例揭露的方法可提供更大的製造彈性，因為不必精準控制第一接合結構與第二接合結構的凸起部分的尺寸，其原因在於第一接合結構與第二接合 結構可能在一或多個退火製程時變形，以克服凸起部分的尺寸中的製程變數。

此處所述的多種實施例亦可提供介電材料以膨脹及/或流入空洞，進而減少或緩解空洞形成，以達此處所述的優點。

一實施例形成混合接合於第一半導體裝置構件與第二半導體裝置構件之間的方法，可包括形成第一半導體裝置構件，其含有第一電性接合結構形成於第一介電材料中；形成第二半導體裝置構件，其含有第二電性接合結構形成於第二介電材料中；將第一半導體裝置構件與第二半導體裝置構件放置在一起，使第一電性接合結構接觸第二電性接合結構，進行第一退火製程以形成直接金屬對金屬接合於第一電性接合結構與第二電性接合結構之間；以及在第一退火製程之後，進行第二退火製程以形成直接介電層對介電層接合於第一介電材料與第二介電材料之間。

形成混合接合於第一半導體裝置構件與第二半導體裝置構件之間的方法的其他實施例，可包括將第一半導體裝置構件與第二半導體裝置構件放置在一起，使第一半導體裝置構件的第一電性接合結構接觸第二半導體裝置構件的第二電性接合結構；進行第一退火製程以形成直接金屬對金屬接合於第一電性接合結構與第二電性接合結構之間；以及在第一退火製程之後進行第二退火製程，以形成直接介電層對介電層接合於第一介電材料與第二介電材料之間。方法可更包括在進行第一退火製程與第二退火製程之前，形成第一電性接合結構，其自第一半導體裝置構件的第一介電材料 凸起；以及形成第二電性接合結構，其自第二半導體裝置構件的第二介電材料凸起，使間隙形成於第一介電材料的第一表面與第二介電材料的第二表面之間。

在其他實施例中，半導體裝置結構可包括第一半導體裝置構件，其含有第一電性接合結構形成於第一介電材料中；以及第二半導體裝置構件，其含有第二電性接合結構形成於第二介電材料中。直接金屬對金屬接合可形成於第一電性接合結構與第二電性接合結構之間，而直接介電層對介電層接合可形成於第一介電材料與第二介電材料之間。第一電性接合結構可包括第一金屬，且第一金屬的第一金屬熱膨脹係數小於第一介電材料的第一介電熱膨脹係數。類似地，第二電性接點結構可包括第二金屬，且第二金屬的第二金屬熱膨脹係數小於第二介電材料的第二介電熱膨脹係數。

此處所述的多種實施例的結構與方法可用於形成晶片組裝結構，其中多種電路(如記憶體陣列與控制記憶體陣列操作的周邊電路)可實施於不同半導體晶粒中。除了後段製程中形成的其他電路構件(如具有介電層的電性內連線結構)，實施例的半導體晶粒具有的構件可實施於產生電路單元(如互補式金氧半邏輯電路)於半導體基板之中或之上的前段製程中。

此處所述的後段構件指的是形成於接點層或金屬內連線層的任何構件。金屬內連線層指的是金屬內連線結構如金屬線路或金屬通孔結構垂直延伸穿過的層。若之後形成接點層結構，或之後不形成任何接點層結構或任何金屬內連線結構，則此處所述的 前段構件指的是在形成任何接點層結構之前所形成的任何構件。

一般而言，前段構件可視作形成任何接點通孔結構於場效電晶體的節點上之前的互補式金氧半製造製程時形成的半導體裝置構件。後段構件可視作形成接點通孔結構於場效電晶體的節點上的最早接點通孔的形成製程之後或同時，進行互補式金氧半製造製程時形成的半導體裝置構件。在實施例中，任何非習知的製造步驟可整合至互補式金氧半製造製程中。在形成任何接點通孔結構於場效電晶體的節點上之前所形成的構件可視作前段構件。在形成接點通孔結構於場效電晶體的節點上的最早接點通孔形成製程之後或同時所形成的構件可視作後段構件。

一般而言，前段構件可形成於半導體基板中、直接形成於半導體基板上、或不直接地形成於半導體基板上而無金屬內連線結構形成於半導體基板與構件之間。前段構件的例子包括採用半導體基板的一部分作為通道的一部分的平面場效電晶體、鰭狀場效電晶體、全繞式閘極場效電晶體、或半導體基板的一部分的橫向範圍大於個別裝置構件的橫向範圍的任何裝置構件。對每一前段構件而言，通常沒有金屬內連線結構自含有前段構件的上表面的第一水平表面垂直延伸至含有前段構件的下表面的第二水平表面，或者橫向範圍大於前段構件的半導體材料層橫向圍繞或接觸前段構件。

後段構件的例子可包括任何介電材料層以埋置金屬通孔結構或金屬線路結構、任何金屬內連線結構、未採用半導體基板的任何部分所形成的記憶體單元、未採用半導體基板的任何部分 所形成的選擇器單元、未採用半導體基板的任何部分(但可包括圖案化的半導體材料部分，其橫向範圍未超出獨立的薄膜電晶體或合併的薄膜電晶體的集合的橫向範圍)所形成的薄膜電晶體、與接合墊。對每一後段構件而言，至少一金屬內連線結構通常自含有後段構件的上表面的第一水平平面垂直延伸至含有後段構件的下表面的第二水平平面，而橫向範圍大於後段構件的半導體材料層不接觸且不橫向圍繞後段構件。

在一些實施例中，晶片組裝結構可包括半導體晶粒堆疊。半導體晶粒堆疊包括兩個或更多雙側半導體晶粒，其各自具有中心部分(形成於前段製程中)位於前側內連線結構與背側內連線結構(分別形成於後段製程中)之間。舉例來說，晶粒堆疊可包括第一雙側半導體晶粒與第二雙側半導體晶粒。第一半導體晶粒可包括第一前側內連線結構與第一背側內連線結構，而第二半導體晶粒可包括第二前側內連線結構與第二背側內連線結構。可電性連接第一半導體晶粒的第一背側內連線結構至第二半導體晶粒的第二前側內連線結構，使第一半導體晶粒與第二半導體晶粒彼此電性連接。在其他實施例中，晶片組裝結構可包括半導體晶粒堆疊，其包括兩個或更多單側晶粒，且單側晶粒具有背側前段部分與前側後段部分。背側前段部分可包括電性接點結構如川基板通孔，而前側後段部分可包括內連線結構形成於介電材料中。

可採用晶粒對晶粒連接以將第一半導體晶粒102與第二半導體晶粒104整合至晶片組裝結構中，其實施方法可採用混 合接合製程。混合接合製程可產生直接金屬對金屬接合於第一背側內連線結構的第一電性接合結構與第二前側內連線結構的第二電性接合結構之間。混合接合製程可進一步產生直接介電對介電接合於第一背側內連線結構的第一介電層與第二前側內連線結構的第二介電層之間。多種其他結構結構可用於形成晶粒對晶粒連接，如下詳述。

晶片堆疊中的半導體晶粒可各自包括電路構件設置以提供個別功能(如邏輯、記憶體、影像處理、電源輸送、類比電路、或類似功能)。由於不同半導體晶粒可提供不同功能，可採用一組製程步驟以製造第一半導體晶粒(如記憶體晶粒)，並採用一組製程步驟製造第二半導體晶粒(如邏輯晶粒)，且獨立選擇製程步驟。如此一來，可最佳化第一半導體晶粒的效能不需考如何最佳化第二半導體晶粒，及/或不需考慮最佳化第一半導體晶粒的方法是否負面影響第二半導體晶粒，反之亦然。舉例來說，最佳化記憶體晶粒的方向集中在記憶體晶粒的密度，而最佳化邏輯晶粒的方向集中在裝置速度、減少製程變數、與操作半導體裝置時的可信度(包括但不限於相對於供電電壓變數的裝置可信度)。

與其他方法製造的半導體裝置相較，以分開製成製造且最佳化的半導體晶粒堆疊中的多種半導體晶粒可使晶片組裝結構的製造成本下降且效能改善。在一些實施例中，不同半導體晶粒的前側內連線結構與背側內連線結構中的電性接合結構的標準布局，可使不同種類的半導體晶粒彼此電性連接以形成晶片組裝結構。

圖1A係多種實施例中，含有第一半導體晶粒102與第二半導體晶粒104的晶片組裝結構100a的垂直剖視圖，其顯示接合設置106a。圖1B係多種實施例中，含有第一半導體晶粒102與第二半導體晶粒104的其他晶片組裝結構100b的垂直剖視圖，其顯示其他接合設置(106b,106c,106d,106e)。第一半導體晶粒102可設置以提供特定功能(如記憶體、邏輯、或類似功能)。第二半導體晶粒104可設置為含控制電路晶粒，其可包含控制電路。控制電路可包括場效電晶體，其設置以控制第一半導體晶粒102的操作。第一半導體晶粒102與第二半導體晶粒104可各自設置為雙側半導體晶粒或單側半導體晶粒。

搭配圖1及2說明於下的實施例，僅用於說明將兩個結構接合在一起的多種方法。這些例子關於接合第一半導體晶粒102至第二半導體晶粒104。然而揭露的實施例不限於半導體晶粒之間的接合，而可包括半導體封裝結構的任何構件之間的接合如邏輯上記憶體接合、邏輯上邏輯接合、邏輯與橋接晶粒之間的接合、晶粒與晶圓之間的接合、晶圓對晶圓接合、或類似接合。可採用多種晶粒對晶粒接合如圖1A及1B所示的多種接合設置(106a,106b,106c,106d,106e)，以電性連接第一半導體晶粒102至第二半導體晶粒104。在一實施例中，第一半導體晶粒102可包括第一電性接合結構180，而第二半導體晶粒104可包括第二電性接合結構280。在一實施例中，第一半導體晶粒102設置為記憶體晶粒，而至少一組第一電性接合結構180可電性連接至記憶體晶粒中的金屬內連線結 構。如圖1A所示，第一接合層的介電層160可橫向圍繞第一電性接合結構180，且可包括介電材料(如氧化矽)以提供介電層對介電層接合，或包括鈍化介電材料(如氮化矽或碳氮化矽)。類似地，第二電性接合結構280可埋置於第二接合層的介電層260中。

在一實施例中，可採用金屬對金屬接合(見圖1A中的接合設置106a)或穿基板通孔接合(見圖1B中的接合設置106b、106c、106d、及106e)，以實施第一半導體晶粒102與第二半導體晶粒104之間的晶粒對晶粒接合。此處所述的金屬對金屬接合指的是接合方法與接合結構，其中接合結構的形成方法可為第一金屬表面(如接合設置106a中的第一電性接合結構180)與第二金屬表面(如接合設置106a中的第二電性接合結構280)之間的直接接合，以及越過第一金屬表面與第二金屬表面之間的接合界面的金屬原子的交互擴散。例示性的金屬對金屬接合可為銅對銅接合。在採用金屬對金屬接合的晶粒對晶粒接合的實施例中，第一電性接合結構180(如第一銅接合墊)可直接接合至第二電性接合結構280(如第二銅接合墊)。

在一實施例中，可採用匹配成對的介電材料(160,260)之間的介電層接合搭配金屬對金屬接合。此種接合(即具有金屬對金屬接合與介電層對介電層接合)在此處可視作混合接合。在採用混合接合的實施例中(見圖1A中的接合設置106a)，可由介電層對介電層接合如氧化矽對氧化矽接合，接合第一接合層的介電層160至第二接合層的介電層260。

此處所述的穿基板通孔接合指的是接合方法或接合結構，其中穿基板通孔結構380的陣列(見圖1B中的接合設置106b、106c、106d、及106e)垂直延伸穿過埋置的基質材料(160及/或260)，用於提供接合於第一半導體晶粒102與第二半導體晶粒104之間。在第一實施例中，如圖1B的接合設置106b所示，穿基板通孔結構380的陣列可包括第一電性接合結構180。換言之，第一電性接合結構180可為穿基板通孔結構380的陣列。在此實施例中，焊料材料部份190的陣列可用於提供接合於第一電性接合結構180(其可為穿基板通孔結構380)與第二電性接合結構280之間。在第二實施例中，如圖1B的接合設置106c所示，可提供含有穿基板通孔結構380的陣列的基板301。焊料材料部份190的第一陣列可用於貼合第一電性接合結構180至穿基板通孔結構380的陣列，而焊料材料部份290的第二陣列可用於貼合第二電性接合結構280至穿基板通孔結構380的陣列。

在第三實施例中，如圖1B所示的接合設置106d，穿基板通孔結構380的陣列可包括第二電性接合結構280。換言之，第二電性接合結構280可為穿基板通孔結構380的陣列。在此實施例中，焊料材料部份190的陣列可用於提供接合於第一電性接合結構180與第二電性接合結構280(其可為穿基板通孔結構380)之間。在第四實施例中，如圖1B所示的接合設置106d，第一電性接合結構180與第二電性接合結構280可各自為穿基板通孔結構380的個別陣列。在此實施例中，焊料材料部分190的陣列可用於提供接合於 第一電性接合結構180(可為穿基板通孔結構380)與第二電性接合結構280(亦可為穿基板通孔結構380)之間。

在實施例中，第一半導體晶粒102設置為記憶體晶粒，而第二半導體晶粒104設置為含控制電路晶粒。記憶體晶粒的電性節點可經由匹配成對的電性接合結構(180,280)之間的金屬對金屬接合連接至含控制電路晶粒的電性節點，如圖1A所示的接合設置106a；或經由穿基板通孔結構380的陣列連接至含控制電路晶粒的電性節點，如圖1B所示的接合設置106b、106c、106d、及106e。

記憶體晶粒(如第一半導體晶粒102)可包括記憶體晶粒(如第一半導體晶粒102)中的一或多個記憶體陣列中的所有位元線與所有字元線所用的電性連接，而含控制電路晶粒(如第二半導體晶粒104)可包括記憶體晶粒所用的所有控制電路。舉例來說，含控制電路晶粒可包括所有周邊電路，其包含但不限於位元線驅動器、字元線驅動器、感測放大器、可測試設計電路、掃描鏈電路、內建自測試電路、誤差校正電路、鎖相環電路、電性可程式化熔絲電路、輸入/輸出電路、電壓產生器(電源)電路、或類似物。

一般而言，第一半導體晶粒102的前側(如圖1A及1B的實施例中的底側)或背側(如圖1A及1B的實施例中的頂側)，可用於形成第一電性接合結構180。類似地，第二半導體晶粒104的前側(如底側)或背側(如頂側)可用於形成第二電性接合結構280。如此一來，前側對前側接合、前側對背側接合、背側對前側接合、或背側對背側接合可用於接合第二半導體晶粒104至第一半導體晶粒 102。此外，除了記憶體晶粒之外，一些實施例的至少一額外結構可整合至第一半導體晶粒102，且額外結構可包括至少一後段結構如記憶體晶粒、邏輯晶粒、或類似物。

圖2係多種實施例中，含有五個半導體晶粒(102a,102b,102c,102d,104)的晶片組裝結構200的垂直剖視圖。如圖所示，晶片組裝結構200可包括提供第一功能的四個第一半導體晶粒(102a,102b,102c,102d)，以及提供第二功能的第二半導體晶粒104。舉例來說，四個第一半導體晶粒(102a,102b,102c,102d)可提供記憶體或邏輯功能。舉例來說，一些實施例的四個第一半導體晶粒(102a,102b,102c,102d)可各自設置以提供不同層的記憶體(如第一層快取、第二層快取、以此類推)。如搭配圖1A及1B分別說明於上的晶片組裝結構100a及100b的實施例，第二半導體晶粒104可提供控制電路，其設置以控制四個第一半導體晶粒(102a,102b,102c,102d)。

圖2中的第一半導體晶粒(102a,102b,102c,102d)可垂直堆疊且彼此內連線。在一些實施例中，第一半導體晶粒(102a,102b,102c,102d)可各自包括個別的記憶體陣列，如二維記憶體陣列或三維記憶體陣列形成於個別組的介電材料層中。最底部的第一半導體晶粒102a可包括晶粒對晶粒連接的內連線結構，其含有第一電性接合結構180埋置於第一接合層的介電層160中。第一電性接合結構180可接合至第二電性接合結構280(埋置於第二接合層的介電層260中)，如圖1所示的任何上述接合設置(106a, 106b,106c,106d,106e)。舉例來說，第一電性接合結構180可接合至第二電性接合結構280如圖2的右下部分所示的接合設置106a，或如圖2的左下部分所示的接合設置106c。在此方式中，各自垂直相鄰成對的第一半導體晶粒(102a,102b,102c,102d)可經由額外晶粒對晶粒連接結構彼此內連線。

舉例來說，垂直相鄰成對的第一半導體晶粒(102a,102b,102c,102d)中的第一半導體晶粒的第一者(102a,102b,102c,102d)可包括第三接合結構480埋置於第三接合層的介電層460中，而垂直相鄰成對的第一半導體晶粒(102a,102b,102c,102d)中的第一半導體晶粒的第二者(102a,102b,102c,102d)可包括第四接合結構580埋置於第四接合層的介電層560中。第三接合結構480可經由金屬對金屬接合而接合至第四接合結構580，如圖2的右上方的接合設置106a所示；或經由穿基板通孔接合而接合至第四接合結構580，如圖2的左上方的接合設置106c所示。依據接合設置106a，第三接合結構480可經由金屬對金屬接合而接合至第四接合結構580，而第三接合層的介電層460可經由介電層對介電層接合而接合至第四接合層的介電層560。在一實施例中，垂直相鄰的成對第一半導體晶粒(102a,102b,102c,102d)的一者、多者、或每一者可經由混合接合(即金屬對金屬接合與介電層對介電層接合)而接合。

依據圖1B說明於上的接合設置(106b,106c,106d,106e)，垂直相鄰的成對第一半導體晶粒(102a,102b,102c,102d) 的多者或每一者可替代或額外地經由穿基板通孔接合。舉例來說，可提供含有穿基板通孔結構680的陣列的基板600，而焊料材料部份490的第三陣列可用於貼合第三接合結構480至穿基板通孔結構680的陣列，而焊料材料部份590的第四陣列可用於貼合第四接合結構580至穿基板通孔結構680的陣列，如圖2所示的接合設置106c。在另一例示性的例子中，穿基板通孔結構680的陣列可包括第三接合結構480(未圖示)。換言之，第三接合結構480可為穿基板通孔結構680的陣列(與圖1B中的接合設置106d類似)。在此實施例中，焊料材料部份490的陣列可用於提供接合於第三接合結構480(如穿基板通孔結構680)與第四接合結構580之間。

在另一例示性的例子中，穿基板通孔結構680的陣列可包括第四接合結構580(未圖示)。換言之，可形成第四接合結構580如穿基板通孔結構680的陣列(與圖1B的接合設置106b類似)。在此實施例中，焊料材料部份490的陣列可用於提供接合於第三接合結構480與第四接合結構580之間(其可為穿基板通孔結構680)。最後如搭配圖1B說明於上的內容，第三接合結構480與第四接合結構580可各自作為穿基板通孔結構(與圖1的接合設置106e類似)。

圖3A係多種實施例中，形成晶粒對晶粒接合於第一半導體晶粒102與第二半導體晶粒104之間之前，第一半導體晶粒102與第二半導體晶粒104的設置的垂直剖視圖。如搭配圖1及2說明於上的內容，第一半導體晶粒102可包括第一電性接合結構180， 而第二半導體晶粒104可包括第二電性接合結構280。第一接合層的介電層160可橫向圍繞第一電性接合結構180，而第二接合層的介電層260可橫向圍繞第二電性接合結構280。第一電性接合結構180與第二電性接合結構280的組成可為導電材料如鋁、銅、或類似物。其他合適的導電材料亦屬本發明實施例的範疇。第一電性接合結構180與第二電性接合結構280可各自為接合墊或穿基板通孔結構。如此一來，可採用圖1及2所示的任何上述接合設置(106a,106b,106c,106d,106e)，進行混合接合製程以接合第一半導體晶粒102至第二半導體晶粒104。

在實施例中，第一半導體晶粒102與第二半導體晶粒104的位置在前側對前側接合設置中可彼此相對，如圖3A所示。在此考量中，第一半導體晶粒102與第二半導體晶粒104可各自包括半導體基板302形成於前段製程中。如此一來，第一電性接合結構180與第二電性接合結構280可各自為形成於半導體基板302中的穿基板通孔結構。半導體基板302可為矽基板，而第一電性接合結構180與第二電性接合結構280可為銅穿基板通孔結構。如此一來，可依據接合設置106e進行混合接合製程以接合第一半導體晶粒102與第二半導體晶粒104，如搭配圖1及2說明於上的內容。

在一其他實施例中(未圖示)，第一半導體晶粒102與第二半導體晶粒104的位置可在背側對背側接合設置中彼此相對。如此一來，第一半導體晶粒102與第二半導體晶粒104的位置可使第一半導體晶粒102與第二半導體晶粒104各自的後段結構(如形成於 介電層中的內連線結構)可彼此緊鄰(比如比圖3A所示的個別半導體基板302的位置更緊鄰)。在此背側對背側的接合設置中(未圖示)，第一電性接合結構180與第二電性接合結構280可作為連接至後段結構的接合墊。如此一來，第一半導體晶粒102與第二半導體晶粒104可依據接合設置106a彼此接合，如搭配圖1及2說明於上的內容。可形成多種其他接合設置(包括前側對背側與背側對前側)於第一半導體晶粒102與第二半導體晶粒104之間，如搭配圖1及2說明於上的內容。

圖3B係多種實施例中，圖3A的第一半導體晶粒102與第二半導體晶粒104的一部分的放大垂直剖視圖。如圖所示，第一電性接合結構180與第二電性接合結構280可分別相對於第一接合層的介電層160與第二接合層的介電層260而凹陷，以形成間隙304於第一電性接合結構180與第二電性接合結構280之間。在此設置中，第一接合層的介電層160與第二接合層的介電層260可彼此接觸，而第一電性接合結構180與第二電性接合結構280可不彼此接觸。接著可進行第一製程以產生直接介電層對介電層接合於第一接合層的介電層160與第二接合層的介電層260之間。接著可進行第二製程以產生直接金屬對金屬接合於第一電性接合結構180與第二電性接合結構280之間。如圖3B所示，第一電性接合結構180與第二電性接合結構280不需彼此完美對準。

在第一製程中，可在第一溫度壓縮第一半導體晶粒102與第二半導體晶粒104的組裝，以產生直接介電層對介電層接 合。在一實施例中，第一接合層的介電層160與第二接合層的介電層260的選擇可為氧化矽，而第一電性接合結構180與第二電性接合結構280的選擇可為銅。採用這些材料，第一製程的溫度可介於25℃至400℃之間，而壓縮可高達200MPa。在第一製程之後，第一接合層的介電層160與第二接合層的介電層260可彼此接合，而第一電性接合結構180與第二電性接合結構280維持未接合。

在第二製程中，可或可不在外部壓力(如高達200MPa)下升溫(如介於25℃至400℃之間)退火第一半導體晶粒102與第二半導體晶粒104。第二製程可進一步強化第一接合層的介電層160與第二接合層的介電層260之間的接合，且可造成第一電性接合結構180與第二電性接合結構280經由直接金屬對金屬接合而彼此接合。由於熱膨脹，可產生內部壓縮應力於第一電性接合結構180與第二電性接合結構280之間。在此考量中，第一電性接合結構180與第二電性接合結構280的熱膨脹係數(如銅的17ppm/℃)可大於第一接合層的介電層160與第二接合層的介電層260的熱膨脹係數(如氧化矽的2至8ppm/℃)。如此一來，第一電性接合結構180與第二電性接合結構280的膨脹量可大於第一接合層的介電層160與第二接合層的介電層260的膨脹量，造成間隙304封閉並使第一電性接合結構180與第二電性接合結構280彼此直接接觸。第一電性接合結構180與第二電性接合結構的熱膨脹，大於第一接合層的介電層160與第二接合層的介電層260的熱膨脹，可進一步產生壓縮應力於第一電性接合結構180與第二電性接合結構280之間，其可促進直接 金屬對金屬接合以及第一電性接合結構180與第二電性接合結構280之間的金屬原子熱擴散。

可選擇間隙304的尺寸以最佳化晶粒對晶粒接合。舉例來說，若間隙304過小，則第一電性接合結構180與第二電性接合結構280的較大熱膨脹可能產生拉伸應力於第一接合層的介電層160與第二接合層的介電層260中，而可能對第一接合層的介電層160與第二接合層的介電層260造成損傷(如破裂、分層、或類似損傷)。類似地，若間隙304過大，則第一電性接合結構180與第二電性接合結構280的膨脹可能不足以使第一電性接合結構180接觸第二電性接合結構280。此外，即使第一電性接合結構180與第二電性接合結構280彼此接觸，過大的間隙304使第一電性接合結構180與第二電性接合結構280之間不足以形成足夠的壓縮應力以產生直接金屬對金屬接合。一般而言，可選擇間隙304的尺寸如接合溫度的函數，且較高的接合溫度需要較大的間隙304。

圖3C係多種實施例中，形成晶粒對晶粒接合於第一半導體晶粒102與第二半導體晶粒104之間的第一半導體晶粒102與第二半導體晶粒104的設置的垂直剖視圖。圖3D係多種實施例中，圖3C的第一半導體晶粒102與第二半導體晶粒104的一部分的放大垂直剖視圖，其顯示晶粒對晶粒接合的細節。如圖3D所示，一或多個空洞306可形成於第一電性接合結構180、第一接合層的介電層160、與第二接合層的介電層260之間的界面。類似空洞(未圖示)可形成於第二電性接合結構280、第一接合層的介電層160、與第二 接合層的介電層260之間。

藉由仔細準備第一電性接合結構180與第二電性接合結構280的表面，可減少空洞306的數目與尺寸。舉例來說，可蝕刻/清潔及/或平坦化(如化學機械研磨)第一電性接合結構180與第二電性接合結構280的表面，以產生平滑表面。然而如圖3C及3D所示，可在進行化學機械研磨製程之後產生第一電性接合結構180與第二電性接合結構280的邊緣的圓潤化角落。即使第一電性接合結構180與第二電性接合結構280之間的接觸表面平滑，這些圓潤化角落可能造成空洞306於第一電性接合結構180與第二電性接合結構280的邊緣，如圖3D所示。

圖3E係多種實施例中，形成晶粒對晶粒接合於第一半導體晶粒102與第二半導體晶粒104之間之後的第一半導體晶粒102與第二半導體晶粒104的其他設置的垂直剖視圖。圖3F係多種實施例中，圖3E的第一半導體晶粒102與第二半導體晶粒104的一部分的放大垂直剖視圖。如圖3F所示，進行第一製程與第二製程之後可能保留間隙304。如上所述，即使第一接合層的介電層160與第二接合層的介電層260轉為經由直接介電層對介電層接合而接合，第一電性接合結構180與第二電性接合結構280可能維持未接合(當間隙304的初始尺寸過大)。一般而言，產生具有精準定義的厚度的間隙304面臨挑戰，因為多種製程步驟(如濕式清潔與化學機械研磨)可能造成間隙304的厚度中的變數。此變數可能造成製程良率下降，比如一些間隙304可能過大而其他間隙304可能過小。多種實施 例如下詳述，可緩解間隙304過大或過小的情況以改善製程良率。

圖4A係多種實施例中，形成晶粒對晶粒接合於第一半導體晶粒102與第二半導體晶粒104之間之前，第一半導體晶粒102與第二半導體晶粒104的設置的垂直剖視圖。圖4B係圖4A的第一半導體晶粒102與第二半導體晶粒104的一部分的放大垂直剖視圖。第一半導體晶粒102可包括第一電性接合結構180，而第二半導體晶粒104可包括第二電性接合結構280。第一接合層的介電層160可橫向圍繞第一電性接合結構180，而第二接合層的介電層260可橫向圍繞第二電性接合結構280。第一電性接合結構180與第二電性接合結構280的組成可為導電材料如鋁、銅、或類似物。其他合適的導電材料亦屬於本發明實施例的範疇。第一電性接合結構180與第二接合結構280可各自為接合墊或穿基板通孔結構，如上詳述。

如圖4B所示，第一電性接合結構180可形成於第一接合層的介電層160中，使第一電性接合結構180包括自第一接合層的介電層160的第一表面404a凸起的第一部分402a。類似地，第二電性接合結構280可形成於第二接合層的介電層260中，使第二電性接合結構280包括自第二接合層的介電層260的第二表面404b凸起的第二部分402b。此外如圖4B所示，第一半導體晶粒102與第二半導體晶粒104可放置在一起，使第一電性接合結構180的第一部分402a接觸第二電性接合結構280的第二部分402b，以形成間隙304於第一接合層的介電層160的第一表面404a與第二接合層的介電層260的第二表面404b之間。在此方式中，可進行第一製程以形成金 屬對金屬接合於第一電性接合結構180的第一部分402a與第二電性接合結構280的第二部分402b之間。

第一製程可包括進行第一退火製程以產生直接金屬對金屬接合於第一電性接合結構180與第二電性接合結構280之間。在進行第一退火製程時，可或可不施加壓縮力。在此考量中，一些實施例可施加壓力使第一半導體晶粒102與第二半導體晶粒104朝彼此壓縮。施加壓縮力時可升溫，以促進直接金屬對金屬接合以及第一電性接合結構180與第二電性接合結構280之間的金屬原子熱擴散。施加壓縮力亦可減少第一接合層的介電層160的第一表面404a與第二接合層的介電層260的第二表面404b之間的間隙304的尺寸。

在此考量中，在第一退火製程時施加壓縮力可造成第一電性接合結構180的第一部分402a與第二電性接合結構280的第二部分402b的一或兩者變形，使退火製程時的間隙304的尺寸可縮小。在充分縮小間隙304的例子中，第一接合層的介電層160的第一表面404a與第二接合層的介電層260的第二表面404b可接觸，且可形成直接介電層對介電層接合。在第一退火製程時可形成介電層對介電層接合，或進行分開的第二退火製程以產生直接介電層對介電層接合。

除了上述製程，熱膨脹亦造成間隙304減少。在此考量中，第一電性接合結構180與第二電性接合結構各自的熱膨脹係數，可小於個別的第一接合層的介電層160與第二接合層的介電層 260的熱膨脹係數。如此一來，退火製程時的第一接合層的介電層160與第二接合層的介電層260的膨脹範圍，可大於個別的第一電性接合結構180與第二電性接合結構280的膨脹範圍。如此一來，可減少或消除(如封閉)間隙304，因為第一接合層的介電層160與第二接合層的介電層260的熱膨脹係數，大於第一電性接合結構180與第二電性接合結構280的熱膨脹係數。

在一實施例中，第一電性接合結構180與第二電性接合結構280的組成可為金屬，其熱膨脹係數可為10ppm/K至20ppm/K。第一接合層的介電層160與第二接合層的介電層260的組成可為介電材料，其熱膨脹係數可為30ppm/K至200ppm/K(比如40ppm/K至60ppm/K)。舉例來說，第一電性接合結構180與第二電性接合結構280的組成可為銅或銅合金，而第一接合層的介電層160與第二接合層的介電層260的組成可為聚合物材料如聚醯亞胺、聚苯并噁唑、聚甲基丙烯酸甲酯、苯并環丁烯、或類似物。在一實施例中，第一製程可包括在200℃至400℃(如300℃)的溫度下退火結構1至2小時以形成金屬對金屬接合，而第二製程可包括在250℃至400℃的溫度下退火結構1至3小時。此外，間隙304的厚度可為5nm至50nm，以形成合適的介電層對介電層接合。

圖4C係多種實施例中，形成晶粒對晶粒接合於第一半導體晶粒102與第二半導體晶粒104之間之後，第一半導體晶粒102與第二半導體晶粒104的設置的垂直剖視圖。圖4D係多種實施例中，圖4C的第一半導體晶粒102與第二半導體晶粒104的一部分 的放大垂直剖視圖，其顯示晶粒對晶粒接合的細節。如圖所示，消除(即關閉)間隙304，使第一接合層的介電層160的第一表面404a接觸第二接合層的介電層260的第二表面404b。

如上所述，由於多種製程而可消除間隙304。舉例來說，可施加壓縮力使第一電性接合結構180與第二電性接合結構280變形，而減少或消除間隙304。可額外或替代地施加壓縮力以封閉間隙304，因為第一接合層的介電層160與第二接合層的介電層260的熱膨脹，大於第一電性接合結構180與第二電性接合結構280的熱膨脹。除了形成直接介電層對介電層接合於第一表面404a與第二表面404b之間，第一接合層的介電層160與第二接合層的介電層260的一或兩者可變形以填入(部分或完全填入)空洞306(見圖3D)。在此考量中，如圖4D所示，第一接合層的介電層160與第二接合層的介電層260的一或兩者可膨脹及/或流入空洞306以形成變形區406。

圖4E係多種實施例中，封閉第一表面404a與第二表面404b之間的間隙304之後但在形成變形區406之前，第一半導體晶粒102與第二半導體晶粒104的一部分的放大垂直剖視圖。圖4F係多種實施例中，形成變形區406之後的第一半導體晶粒102與第二半導體晶粒104的一部分的放大垂直剖視圖，其顯示變形區406的細節。

可考量自參考點408至變形區406的表面的距離410，以量化變形區406的空間範圍。在此實施例中，參考點408可 為第一接合層的介電層160的垂直表面與第二接合層的介電層260的水平表面之間的角落交叉點，如圖4E及4F所示。如圖4F所示，可由參考點408量測到變形區406的表面上的最近點412的距離410。在一些實施例中，定義變形區406的尺寸的距離可1nm。相反地，在形成金屬對金屬接合之前先形成介電層對介電層接合的實施例中(見圖3A至3D)，定義變形區406的距離410可介於0nm至1nm之間。

圖5A係多種實施例中，形成晶粒對晶粒接合於第一半導體晶粒102與第二半導體晶粒104之間之前的第一半導體晶粒102與第二半導體晶粒104的其他設置的垂直剖視圖。圖5B係多種實施例中，圖5A的第一半導體晶粒102與第二半導體晶粒104的一部份的放大垂直剖視圖。第一半導體晶粒102可包括第一電性接合結構180，而第二半導體晶粒104可包括第二電性接合結構280。第一接合層的介電層160可橫向圍繞第一電性接合結構180，而第二接合層的介電層260可橫向圍繞第二電性接合結構280。第一電性接合結構180與第二電性接合結構280可各自形成為接合墊或穿基板通孔結構，如上詳述。

如搭配圖4A至4F說明的上述實施例，第一電性接合結構180與第二電性接合結構280的組成可為熱膨脹係數為10ppm/K至20ppm/K的金屬，且第一接合層的介電層160與第二接合層的介電層260的組成可為熱膨脹係數為40ppm/K至60ppm/K的介電材料。舉例來說，第一電性接合結構180與第二電性接合結構 280的組成可為銅或銅合金，且第一接合層的介電層160與第二接合層的介電層260的組成可為聚合物材料如聚醯亞胺(熱膨脹係數為50ppm/K)、聚苯并噁唑(熱膨脹係數為85ppm/K)、聚甲基丙烯酸甲酯(熱膨脹係數為193ppm/K)、苯并環丁烯(熱膨脹係數為42ppm/K)、環氧化物/酚(熱膨脹係數為54ppm/K)、丙烯酸(熱膨脹係數為80ppm/K)、或類似物。

如圖5B所示，第一電性接合結構180可形成於第一接合層的介電層160中，使第一電性接合結構180的第一部分402a自第一接合層的介電層160的第一表面404a凸起。類似地，第二電性接合結構280可形成於第二接合層的介電層260中，使第二電性接合結構280的第二部分402b自第二接合層的介電層260的第二表面404b凸起。在一實施例中，第一部分402a與第二部分402b各自的厚度可為近似5nm至近似15nm。

如圖5B所示，可將第一半導體晶粒102與第二半導體晶粒104放置在一起，使第一電性接合結構180的第一部分402a接觸第二電性接合結構280的第二部分402b，以形成間隙304於第一接合層的介電層160的第一表面404a與第二接合層的介電層260的第二表面404b之間。間隙304的尺寸可近似於第一部分402a與第二部分402b的總厚度。如此一來，一實施例的間隙304的尺寸可為近似10nm至近似30nm。可進行第一製程以形成金屬對金屬接合於第一電性接合結構180的第一部分402a與第二電性接合結構280的第二部分402b之間。在一些實施例中，第一退火製程時亦可形成 介電層對介電層接合。可替代地分開進行第二退火製程，以產生直接介電層對介電層接合。

第一製程可包括進行第一退火製程，以產生直接金屬對金屬接合於第一電性接合結構180與第二電性接合結構280之間。進行第一退火製程時可或可不施加壓縮力。在此考量中，一些實施例可施加壓力使第一半導體晶粒與第二半導體晶粒104朝彼此壓縮。可在升高溫度下施加壓縮應力，以促進直接金屬對金屬接合以及第一電性結構180與第二電性結構280之間的金屬原子熱擴散。施加壓縮力亦可減少第一接合層的介電層160的第一表面404a與第二接合層的介電層260的第二表面404b之間的間隙304的尺寸。

在此考量中，第一退火製程時的壓縮力可造成第一電性接合結構180的第一部分402a與第二電性接合結構280的第二部分402b的一或兩者形變，以減少第一退火製程時的間隙304的尺寸。在間隙304減少的程度足夠的例子中，第一接合層的介電層160的第一表面404a與第二接合層的介電層260的第二表面404b可接觸以形成直接介電層對介電層接合。

除了上述製程，亦可因熱膨脹而減少間隙304。在此考量中，第一電性接合結構180與第二電性接合結構280各自的熱膨脹係數，可小於個別的第一接合層的介電層160與第二接合層的介電層260的熱膨脹係數，如上所述。如此一來，退火製程時的第一接合層的介電層160與第二接合層的介電層260的膨脹範圍，可大於 個別的第一電性接合結構180與第二電性接合結構280的膨脹範圍。如此一來，由於第一接合層的介電層160與第二接合層的介電層260的熱膨脹係數較大，可減少或消除(如封閉)間隙304。

圖5C係多種實施例中，形成晶粒對晶粒接合於第一半導體晶粒102與第二半導體晶粒104之間之後的第一半導體晶粒102與第二半導體晶粒104的設置的垂直剖視圖。圖5D係多種實施例中，圖5C的第一半導體晶粒102與第二半導體晶粒104的一部分的放大垂直剖視圖，其顯示晶粒對晶粒接合的細節。如圖所示，可消除(如封閉)間隙304，使第一接合層的介電層160的第一表面404a接觸第二接合層的介電層260的第二表面404b。

如圖5C及5D所示，第一接合層的介電層160與第二接合層的介電層260可包括弧形表面以形成圓潤化角落414。如此一來，靠近第一電性接合結構180、第一接合層的介電層160、第二電性接合結構280、與第二接合層的介電層260的一或多者的交叉點的空洞306，可比具有平直邊緣的第一接合層的介電層160與第二接合層的介電層260(見圖3D)所形成的空洞306大。這些空洞306形成於弧形表面，亦可部分或完全填有變形區406(見圖5F)。在此考量中，第一接合層的介電層160與第二接合層的介電層260可膨脹及/或流入空洞306以形成變形區406，如圖5F所示。此外，流入空洞306的聚合物材料可化學交聯以形成變形區406。多種製程步驟(如濕蝕刻與化學機械研磨)可使第一接合層的介電層160與第二接合層的介電層260的表面成為弧形表面。如此一來，將難以避免形成 弧形表面。因此這些實施例可提供多種變形區406，有利於緩解空洞306相關的問題。

圖5E係多種實施例中，封閉第一表面404a與第二表面404b之間的間隙304之後，但在形成變形區406之前的第一半導體晶粒102與第二半導體晶粒104的一部分的放大垂直剖視圖。圖5F係多種實施例中，第一半導體晶粒102與第二半導體晶粒104的一部分的放大垂直剖視圖，以顯示變形區406的細節。可由參考點408至變形區表面的距離410量化變形區406的空間範圍。在此實施例中，參考點408可為進行第一製程與第二製程之前的第一接合層的介電層160的弧形表面與第二接合層的介電層260的水平表面之間的交叉點，如圖5E及5F所示。

如圖5F所示，可量測由參考點408至變形區406的表面上的點412的距離410，且點412位於變形區406、第二接合層的介電層260的水平表面、與空洞306之間的邊界。在一些實施例中，定義變形區406的尺寸的距離可1nm。相反地，在形成金屬對金屬接合之前形成介電層對介電層接合的實施例中(見圖3A至3D)，定義變形區406的距離410可介於0nm至1nm之間。

圖6A及6B提供多種實施例中，形成晶粒對晶粒接合之前的第一設置中的第一半導體晶粒102與第二半導體晶粒104的垂直剖視圖。圖6C及6D提供多種實施例中，形成晶粒對晶粒接合之前的第二設置中的第一半導體晶粒102與第二半導體晶粒104的垂直剖視圖。在第一設置中(見圖6A及6B)，第一電性接合結構180 與第二電性接合結構280可分別自第一接合層的介電層160與第二接合層的介電層260凹陷。在第二設置中(見圖6C及6D)，第一電性接合結構180與第二電性接合結構280可分別自第一接合層的介電層160與第二接合層的介電層260凸起。

電性接合結構(180,280)相對於接合層的介電層(160,260)的凸起或凹陷程度，可取決於製程步驟。舉例來說，電性接合結構(180,280)的形成方法可為電鍍(或其他沉積製程)至接合層的介電層(160,260)中的對應開口上的圖案化光阻的露出區域中。在移除圖案化的光阻之後，電性接合結構(180,280)可自接合層的介電層的表面凸起一段高度，其可與圖案化的光阻厚度相當。之後可由平坦化製程如化學機械研磨，減少電性接合結構(180,280)高於個別接合層的介電層(160,260)的高度。舉例來說，可進行化學機械研磨製程以減少電性接合結構(180,280)的高度，使電性接合結構(180,280)的表面與個別接合層的介電層(160,260)的表面齊平。接著可進行蝕刻製程以移除電性接合結構(180,280)的表面部分，使電性接合結構(180,280)的上表面相對於個別接合層的介電層(160,260)的表面可凹陷。

如上所述(見圖3A至3F)，第一設置中的第一接合層的介電層160與第二接合層的介電層260的熱膨脹係數，可小於第一電性接合結構180與第二電性接合結構280的熱膨脹係數。此外，晶粒對晶粒接合的形成方法可先形成介電層對介電層接合，之後進行金屬對金屬接合。亦如上所述(見圖4A至5F)，第二設置中的第一接 合層的介電層160與第二接合層的介電層260的熱膨脹係數，可大於第一電性接合結構180與第二電性接合結構280的熱膨脹係數。此外，晶粒對晶粒接合的形成方法可為先形成金屬對金屬接合，之後進行介電層對介電層接合。

在第一設置(見圖6A及6B)與第二設置(見圖6C及6D)中，可能難以避免形成空洞306(見圖3D、4E、及5D至5F)。因為在第一設置與第二設置中，相對於第一接合層的介電層160與第二接合層的介電層260的第一電性接合結構180與第二電性接合結構280對不準。在第一設置與第二設置中可形成邊緣分隔602，因為存在第一電性接合結構180、第一接合層的介電層160、第二接合層的介電層260、與第二電性接合結構280的圓潤化角落與對不準的表面(即凹陷或凸起)。如此一來，可能在第一設置或第二設置中形成空洞306。由於形成變形區406(見圖4D、4F、及5F)，第二設置的晶粒對晶粒接合中的空洞306可部分或完全填充。由於採用第二設置緩解空洞306的能力，第二設置的接合可能優於第一設置的接合。

圖7A係多種實施例中，形成晶粒對晶粒接合之後的第一半導體晶粒102與第二半導體晶粒104的垂直剖視圖，其中接合具有對稱設置。圖7B係多種實施例中，形成晶粒對晶粒之後的第一半導體晶粒102與第二半導體晶粒104的垂直剖視圖，其中接合具有不對稱設置。圖7C係多種實施例中，圖7A及7B的實施例中的晶粒對晶粒接合的金屬-介電層界面的放大垂直剖視圖。圖7A的對稱設 置可包括第一電性接合結構180與第二電性接合結構280，其各自具有類似的寬度。雖然在圖式中，第一電性接合結構180與第二電性接合結構280可彼此橫向位移。相反地，圖7B的不對稱設置包括的第一電性接合結構180與第二電性接合結構280的寬度不同。如圖7A及7B的實施例可減少對第一電性接合結構180與第二電性接合結構280的緊密對準的需求而增加製造設計彈性。此外，採用不對稱設置可增加接合的製程容許範圍(即可減少緊密對準的限制)。

在圖7A的對稱設置與圖7B的不對稱設置中，可各自形成第一種金屬-介電層界面702與第二種金屬-介電層界面704。在第一種金屬-介電層界面702中，介電層(160,260)可在兩側上圍繞金屬接合結構(如第一電性接合結構180)的角落，如圖7C所示。在第二種金屬-介電層界面704中，電性接合結構(180,280)可在兩側上圍繞介電層(160,260)的角落。如圖7C所示，變形區(406a,406b)的形成方法可為使第一接合層的介電層160與第二接合層的介電層260之一者或兩者變形。舉例來說，變形區(406a,406b)的第一部分406a的形成方法可為第一接合層的介電層160變形至空洞306中，而變形區(406a,406b)的第二部分406b的形成方法可為第二接合層的介電層260變形至空洞306中。介電層(160,260)的角落亦可能發生類似變形，進行形成變形區(未圖示)於第二種金屬-介電層界面704中。

圖8A係多種實施例中，形成晶粒對晶粒接合之後的第一半導體晶粒102與第二半導體晶粒104的垂直剖視圖，其中接合 具有傾斜表面的對稱設置。圖8B係多種實施例中，形成晶粒對晶粒接合之後的第一半導體晶粒102與第二半導體晶粒104的垂直剖視圖，其中接合具有傾斜表面的不對稱設置。圖8C係多種實施例中，圖8A及8B的實施例中的晶粒對晶粒接合的金屬-介電層界面的放大垂直剖視圖。圖8A的對稱設置可包括第一電性接合結構180與第二電性接合結構280各自的寬度類似。然而如圖所示，第一電性接合結構180與第二電性接合結構280可相對彼此橫向位移。相反地，圖8B的不對稱設置可包括第一電性接合結構180與第二電性接合結構280的寬度不同。

如圖所示，第一電性接合結構180與第二電性接合結構280不必具有直角表面。在此考量中，第一電性接合結構180與第二電性接合結構280可各自具有一或多個表面，其相對於第一接合層的介電層160的表面及/或第二接合層的介電層260的表面可形成非垂直角802。以圖8C為例，第一電性接合結構180的表面相對於第一接合層的介電層160的表面可形成鈍角如非垂直角802。在圖8C的實施例中，第一電性接合結構180相對於第二接合層的介電層260的表面亦可形成鈍角如非垂直角802。其他實施例亦可包括第一電性接合結構180與第二電性接合結構280的表面，其相對於第一電性接合結構180與第二電性接合結構280的一或多個表面可形成銳角(未圖示)。含有設置如圖8A及8B的實施例可增加製造設計彈性，因為第一電性接合結構180與第二電性接合結構280之間不需完美對準，且不需形成直角界面。

如圖7A至7C的實施例所示，圖8A的對稱設置與圖8B的不對稱設置可各自形成第一種金屬-介電層界面702與第二種金屬-介電層界面704。在第一種金屬-介電層界面702中，介電層(160,260)可在兩側上圍繞金屬接合結構(如第一電性接合結構180)的角落，如圖8C所示。在第二種金屬-介電層界面704中，電性接合結構(180,280)可在兩側上圍繞介電層(160,260)的角落。如圖8C所示，第一接合層的介電層160與第二接合層的介電層260的一或多者變形，可形成變形區(406a,406b)。舉例來說，變形區(406a,406b)的第一部分406a的形成方法可為第一接合層的介電層160變形至空洞306中，而變形區(406a,406b)的第二部分406b的形成方法可為第二接合層的介電層260變形至空洞306中。介電層(160,260)的角落亦可發生類似變形，以形成變形區(未圖示)於第二種金屬-介電層界面704。在一些實施例中，變形區(406a,406b)填入空洞306的程度可取決於表面的角度如非垂直角802。舉例來說，一些實施例的圖8A至8C中的傾斜表面所具有的空洞306的填充程度，可大於彼此形成垂直角度的表面所具有的空洞306的填充程度(如圖7A至7C所示)。

圖9A係多種實施例中，形成晶粒對晶粒接合之後的第一半導體晶粒與第二半導體晶粒的垂直剖視圖，其中接合具有傾斜表面的對稱設置與多層介電層，而圖9B係圖9A的實施例中的晶粒對晶粒接合的金屬-介電層界面的放大垂直剖視圖。圖9A的接合設置與圖8A的接合設置類似。在此考量中，第一電性接合結構180 與第二電性接合結構280可各自具有類似尺寸且可具有傾斜表面。舉例來說，第一電性接合結構180與第二電性接合結構280可具有一或多個表面，其相對於第一接合層的介電層(160a,160b)及/或相對於第二接合層的介電層(260a,260b)可形成非垂直角802，如圖9B所示的例子。然而與圖8A的設置相較，第一接合層的介電層(160a,160b)與第二接合層的介電層(260a,260b)可為多層結構。

如圖9B所示，變形區(406a,406b)的形成方法可為使第一接合層的介電層160a與第二接合層的介電層260a的一者或兩者變形。舉例來說，變形區(406a,406b)的第一部分406a的形成方法可為使第一接合層的介電層160a變形至空洞306中，而變形區(406a,406b)的第二部分406b的形成方法可為使第二接合層的介電層260a變形至空洞306中。介電層(160,260)的角落亦可發生類似變形，以形成變形區(未圖示)於第二種金屬-介電層界面704中。

包括設置如圖9A及9B的實施例可增加製造設計彈性，因為第一電性接合結構180與第二電性接合結構280之間不需完美對準，不需形成直角界面、且可提供多層結構(160a,160b,260a,260b)。在此考量中，採用多層結構有利於後段製程。舉例來說，一些介電層的沉積速率大於其他介電層的沉積速率。可更快地沉積這些介電層以填入間隙，且可採用其他介電層作為蝕刻停止層或化學機械研磨停止層。在此考量中，多層介電結構中的介電層選擇可取決於後段製程的設計規則。

圖10A係多種實施例中，形成晶粒對晶粒接合之後的 第一半導體晶粒102與第二半導體晶粒104的垂直剖視圖，其中接合的不對稱設置具有傾斜表面與非線性邊界。圖10B係多種實施例中，圖10A的實施例中的晶粒對晶粒接合的金屬與介電層的界面的放大垂直剖視圖。圖10A的接合設置與圖9A的接合設置類似。在此考量中，第一電性接合結構180與第二電性接合結構280可各自具有類似的尺寸且可具有傾斜表面。然而與圖9A及9B的設置相較，第一電性接合結構180與第一接合層的介電層160之間的金屬-介電層界面可具有非線性邊界。類似地，一些實施例的第二電性接合結構280與第二接合層的介電層260之間的金屬-介電層界面亦可具有非線性邊界。如圖10B所示的例子，非線性邊界的形狀可對應晶種層1002(如形成第一電性接合結構180以作為銅接合結構的電鍍製程中所用的鉭/銅晶種層)的形狀。

如圖10B所示，可使第一接合層的介電層160a與第二接合層的介電層260a的一或兩者變形，以形成變形區(406a,406b)。舉例來說，變形區(406a,406b)的第一部分406a的形成方法可為第一接合層的介電層160a變形至空洞306中，且變形區(406a,406b)的第二部分406b的形成方法可為第二接合層的介電層260a變形至空洞306中。如圖所示，圖10B中的變形程度可對應變形區(406a,406b)的第一部分406a位移入空洞306時的晶種層1002的位移。

可由參考點408至變形區表面的距離410量化變形區406的空間範圍。在此實施例中，參考點408可為形成變形區 (406a,406b)之前，第一接合層的介電層160的弧形表面與第二接合層的介電層260的水平表面之間的交叉點，如圖10B所示。距離410可由參考點408量測至變形區406的表面上的最近點412。在一些實施例中，決定變形區406的尺寸的距離數值可1nm。相反地，在形成金屬對金屬接合之前先形成介電層對介電層接合接合的實施例中(見圖3A至3D)，定義變形區406的距離410可介於0nm至1nm之間。

上述實施例包括形成混合晶粒對晶粒的接合於第一半導體晶粒102與第二半導體晶粒104之間的結構與方法。所述實施例僅用於舉例，且可採用類似技術以形成混合接合於多種其他種類的半導體裝置構件之間。舉例來說，實施例可用於形成混合接合於半導體晶粒與中介層之間、半導體晶粒與封裝基板之間、積體被動裝置與中介層或封裝基板之間、橋接晶粒與封裝基板之間、或類似物之間。

圖11係形成混合接合的方法1100的步驟的流程圖，其中混合接合形成於第一半導體裝置構件(如第一半導體晶粒102)與第二半導體裝置構件(如第二半導體晶粒104)之間。在步驟1102中，方法1100可包括形成第一半導體裝置構件如第一半導體晶粒102，其含有第一電性接合結構(如第一電性接合結構180)形成於第一介電材料(如第一接合層的介電層160)中。在步驟1104中，方法1100可包括形成第二半導體裝置構件(如第二半導體晶粒104)，其含有第二電性接合結構(如第二電性接合結構280)形成於 第二介電材料(如第二接合層的介電層260)中。在步驟1106中，方法1100可包括將第一半導體裝置構件如第一半導體晶粒102與第二半導體裝置構件如第二半導體晶粒104放置在一起，使第一電性接合結構180接觸該第二電性接合結構280(見圖4B)。在步驟1108中，方法1100可包括進行第一退火製程，以形成直接金屬對金屬接合於第一電性接合結構180與該第二電性接合結構280之間(見圖4C、4D、5C、及5D)。在步驟1110中，方法1100可包括進行第二退火製程，以形成直接介電層對介電層接合於第一介電材料如第一接合層的介電層160與第二介電材料如第二接合層的介電層260之間(見圖4C、4D、5C、及5D)。一實施例在進行第一退火製程之後，進行第二退火製程。在這些實施例中，第二退火製程造成第一介電材料如第一接合層的介電層160與第二介電材料如第二接合層的介電層260的一者或兩者變形，進而產生介電材料的變形區406以部分填入第一電性接合結構180、第一介電材料如第一接合層的介電層160、第二電性接合結構280、與第二介電材料如第二接合層的介電層260的一或多者之間的空洞306。

依據方法1100，步驟1102中形成第一半導體裝置構件如第一半導體晶粒102的步驟可更包括形成第一電性接合結構180以包含第一金屬，且第一金屬具有一第一金屬熱膨脹係數；以及形成第一介電材料如第一接合層的介電層160以具有第一介電熱膨脹係數，且第一介電熱膨脹係數大於第一金屬熱膨脹係數。依據方法1100，步驟1104中形成第二半導體裝置構件如第二半導體晶 粒104的步驟可更包括形成第二電性接合結構280以包含第二金屬，且第二金屬具有第二金屬熱膨脹係數；以及形成第二介電材料如第二接合層的介電層260以具有第二介電熱膨脹係數，且第二介電熱膨脹係數大於第二金屬熱膨脹係數。

依據方法1100，步驟1102形成第一半導體裝置構件如第一半導體晶粒102與形成第二半導體裝置構件如第二半導體晶粒104的步驟可更包括形成第一金屬與第二金屬，使第一金屬熱膨脹係數與第二金屬熱膨脹係數各自為10ppm/K至20ppm/K；以及形成第一介電材料如第一接合層的介電層160與第二介電材料如第二接合層的介電層260，使第一介電熱膨脹係數與第二介電熱膨脹係數各自為40ppm/K至60ppm/K。方法1100可進一步包括形成第一介電材料如第一接合層的介電層160與第二介電材料如第二接合層的介電層260，使其各自包括聚醯亞胺、聚苯并噁唑、聚甲基丙烯酸甲酯、或苯并環丁烯。方法1100可更包括形成第一電性接合結構180於第一介電材料如第一接合層的介電層160中，使第一電性接合結構180的第一部分402a自第一介電材料如第一接合層的介電層160的第一表面404a凸起；以及形成第二電性接合結構280於第二介電材料如第二接合層的介電層260中，使第二電性接合結構280的第二部分402b自第二介電材料如第二接合層的介電層260的第二表面404b凸起。

依據方法1100，將第一半導體裝置構件如第一半導體晶粒102與第二半導體裝置構件如第二半導體晶粒104放置在一 起的步驟1106可更包括放置第一電性接合結構180的第一部分402a，以接觸第二電性接合結構280的第二部分402b，以形成間隙304於第一介電材料如第一接合層的介電層160的第一表面404a與第二介電材料如第二接合層的介電層260的第二表面404b之間。方法1100可更包括：施加壓力使第一半導體裝置構件如第一半導體晶粒102與第二半導體裝置構件如第二半導體晶粒104朝彼此壓縮，以減少間隙304的尺寸。方法1100可更包括在第一退火製程時使第一電性接合結構180的第一部分402a與第二電性接合結構280的第二部分402b的一或兩者變形，以減少間隙304的尺寸。方法1100可更包括進行第一退火製程或第二退火製程使間隙304的尺寸縮小，因為第一介電材料如第一接合層的介電層160與第二介電材料如第二接合層的介電層260的第一熱膨脹大於第一電性接合結構180與第二電性接合結構280的第二熱膨脹。

方法1100可更包括：使第一介電材料如第一接合層的介電層160與第二介電材料如第二接合層的介電層260的一或兩者變形，以減少第一電性接合結構180、第一介電材料如第一接合層的介電層160、第二電性接合結構280、與第二介電材料如第二接合層的介電層260的一或多者之間的一或多個空洞306的尺寸。方法1100可更包括使空洞306的尺寸自第一尺寸縮小至第二尺寸，且第一尺寸與第二尺寸的差異大於或等於1nm。

圖12係形成混合接合於第一半導體裝置構件(如第一半導體晶粒102)與第二半導體裝置構件(如第二半導體晶粒104) 之間的其他方法1200的步驟的流程圖。在步驟1202中，方法1200包括將第一半導體裝置構件如第一半導體晶粒102與第二半導體裝置構件如第二半導體晶粒104放置在一起，使第一半導體裝置構件如第一半導體晶粒102的第一電性接合結構180接觸第二半導體裝置構件如第二半導體晶粒104的第二電性接合結構280。

在此考量中，第一電性接合結構180(比如具有第一部分402a)可自第一半導體裝置構件(如第一半導體晶粒102)的第一介電材料如第一接合層的介電層160凸起，且第二電性接合結構280(比如具有第二部分402b)自第二半導體裝置構件(如第二半導體晶粒104)的第二介電材料如第二接合層的介電層260凸起，以形成間隙304於第一介電材料如第一接合層的介電層160的第一表面404a與第二介電材料如第二接合層的介電層260的第二表面404b之間。在步驟1204中，方法1200可包括進行第一退火製程，以形成直接金屬對金屬接合(見圖4C、4D、5C、及5D)於第一電性接合結構180與第二電性接合結構280之間。在步驟1206中，方法1200可包括在第一退火製程之後進行第二退火製程，以形成直接介電層對介電層接合(見圖4C、4D、5C、及5D)於第一介電材料如第一接合層的介電層160與第二介電材料如第二接合層的介電層260之間。依據方法1200，步驟1204進行第一退火製程與步驟1206進行第二退火製程的一或多者可更包括施加壓力使第一半導體裝置構件如第一半導體晶粒102與第二半導體裝置構件如第二半導體晶粒104朝彼此壓縮，以減少間隙304的尺寸。依據方法1200，進行第 一退火製程的步驟1204可更包括在第一退火製程時使第一電性接合結構180的第一部分402a與第二電性接合結構280的第二部分402b之一或兩者變形，以減少間隙304的尺寸。

方法1200可更包括進行第一退火製程或第二退火製程使間隙304的尺寸減少，因為第一介電材料如第一接合層的介電層160與第二介電材料如第二接合層的介電層260的第一熱膨脹大於第一電性接合結構180與第二電性接合結構280的第二熱膨脹。依據方法1200，步驟1206進行第二退火製程的步驟更包括使第一介電材料如第一接合層的介電層160與第二介電材料如第二接合層的介電層260的一或兩者變形，以減少第一電性接合結構180、第一介電材料如第一接合層的介電層160、第二電性接合結構280、與第二介電材料如第二接合層的介電層260的一或多者之間的一或多個空洞306的尺寸(見圖4D、4F、5F、7C、8C、9B、及10B中的變形區406、406a、及406b)。

如本發明所有圖式與多種實施例所示，提供半導體裝置結構(100a,100b,200)。半導體裝置結構(100a,100b,200)可包括第一半導體裝置構件(如第一半導體晶粒102)，其包括第一電性接合結構180形成於第一介電材料如第一接合層的介電層160中；以及第二半導體裝置構件(如第二半導體晶粒104)，其包括第二電性接合結構280形成於第二介電材料如第二接合層的介電層260中。半導體裝置結構(100a,100b,200)可包括直接金屬對金屬接合形成於第一電性接合結構180與第二電性接合結構280之間；以 及直接介電層對介電層接合形成於第一介電材料如第一接合層的介電層160與第二介電材料如第二接合層的介電層260之間(見圖4C、4D、5C、及5D)。

在多種實施例中，第一電性接合結構180可包括第一金屬，且第一金屬的第一金屬熱膨脹係數小於第一介電材料如第一接合層的介電材料的第一介電熱膨脹係數。第二電性接合結構280可包括第二金屬，且第二金屬的第二金屬熱膨脹係數小於第二介電材料如第二接合層的介電層260的第二介電熱膨脹係數。在這些實施例中，第一電性接合結構180可相對於第二電性接合結構280橫向位移(見圖7A至8B)。此外，一些實施例中的第一電性接合結構180與第二電性接合結構280的一或兩者可包括表面，其相對於第一介電材料如第一接合層的介電層160與第二介電材料如第二接合層的介電層260之間的界面形成非直角(見圖8A至10B)。在其他實施例中，第一介電材料如第一接合層的介電層160與第二介電材料如第二接合層的介電層260的一或兩者包括聚醯亞胺、聚苯并噁唑、聚甲基丙烯酸甲酯、或苯并環丁烯。

實施例揭露的方法可形成混合接合於第一半導體裝置構件與第二半導體裝置構件之間，以在第一製程中形成金屬對金屬接合，之後在第二製程中形成介電層對介電層接合，以提供一些優點。在此考量中，第一接合結構與第二接合結構可自周圍的個別第一介電材料與第二介電材料凸起，使放置在一起的第一接合結構與第二接合結構彼此接觸，並留下間隙於周圍的第一介電材料與第 二介電材料的表面之間。揭露的方法可與在形成金屬對金屬接合之前即形成介電層對介電層接合的其他方法對比。在這些其他方法中，第一接合結構與第二接合結構相對於第一介電材料與第二介電材料的表面必然凹陷，且需維持凹陷深度的精確控制以達良好品質的金屬對金屬接合。實施例揭露的方法可提供更大的製造彈性，因為第一接合結構與第二接合結構在一或多道退火製程時可變形以克服凸起部分的尺寸中的製程變數，而不需精準控制第一接合結構與第二接合結構的凸起部分尺寸。揭露的實施例的優點在於介電材料可膨脹及/或流入空洞，以減少或緩解空洞的形成。

上述實施例之特徵有利於本技術領域中具有通常知識者理解本發明。本技術領域中具有通常知識者應理解可採用本發明作基礎，設計並變化其他製程與結構以完成上述實施例之相同目的及/或相同優點。本技術領域中具有通常知識者亦應理解，這些等效置換並未脫離本發明精神與範疇，並可在未脫離本發明之精神與範疇的前提下進行改變、替換、或更動。

102:第一半導體晶粒

104:第二半導體晶粒

160:第一接合層的介電層

180:第一電性接合結構

260:第一接合層的介電層

280:第二電性接合結構

302:半導體基板

Claims (10)

1. 一種混合接合的形成方法，其中混合接合形成於一第一半導體裝置構件與一第二半導體裝置構件之間，包括： 形成該第一半導體裝置構件，其含有一第一電性接合結構形成於一第一介電材料中； 形成該第二半導體裝置構件，其含有一第二電性接合結構形成於一第二介電材料中； 將該第一半導體裝置構件與該第二半導體裝置構件放置在一起，使該第一電性接合結構接觸該第二電性接合結構，其中該第一電性接合結構自該第一半導體裝置構件的該第一介電材料凸起，且該第二電性接合結構自該第二半導體裝置構件的該第二介電材料凸起； 進行一第一退火製程，以形成一直接金屬對金屬接合於該第一電性接合結構與該第二電性接合結構之間；以及 進行一第二退火製程，以形成一直接介電層對介電層接合於該第一介電材料與該第二介電材料之間， 其中該第二退火製程造成該第一介電材料與該第二介電材料的一者或兩者變形，進而產生介電材料的一變形區以部分填入該第一電性接合結構、該第一介電材料、該第二電性接合結構、與該第二介電材料的一或多者之間的一空洞。
2. 如請求項1之混合接合的形成方法， 其中形成該第一半導體裝置構件的步驟更包括： 形成該第一電性接合結構以包含一第一金屬，且該第一金屬具有一第一金屬熱膨脹係數；以及 形成該第一介電材料以具有一第一介電熱膨脹係數，且該第一介電熱膨脹係數大於該第一金屬熱膨脹係數， 其中形成該第二半導體裝置構件的步驟更包括： 形成該第二電性接合結構以包含一第二金屬，且該第二金屬具有一第二金屬熱膨脹係數；以及 形成該第二介電材料以具有一第二介電熱膨脹係數，且該第二介電熱膨脹係數大於該第二金屬熱膨脹係數，以及 其中在該第一退火製程之後進行該第二退火製程。
3. 如請求項2之混合接合的形成方法，其中形成該第一半導體裝置構件與形成該第二半導體裝置構件的步驟更包括： 形成該第一金屬與該第二金屬，使該第一金屬熱膨脹係數與該第二金屬熱膨脹係數各自為10 ppm/K至20 ppm/K；以及 形成該第一介電材料與該第二介電材料，使該第一介電熱膨脹係數與該第二介電熱膨脹係數各自為40 ppm/K至60 ppm/K。
4. 如請求項1或2之混合接合的形成方法，更包括： 形成該第一介電材料與該第二介電材料，使其各自包括聚醯亞胺、聚苯并噁唑、聚甲基丙烯酸甲酯、或苯并環丁烯。
5. 一種混合接合的形成方法，其中混合接合形成於一第一半導體裝置構件與一第二半導體裝置構件之間，包括： 將該第一半導體裝置構件與該第二半導體裝置構件放置在一起，使該第一半導體裝置構件的一第一電性接合結構接觸該第二半導體裝置構件的一第二電性接合結構， 其中該第一電性接合結構自該第一半導體裝置構件的一第一介電材料凸起，且該第二電性接合結構自該第二半導體裝置構件的一第二介電材料凸起，以形成一間隙於該第一介電材料的第一表面與該第二介電材料的第二表面之間； 進行一第一退火製程，以形成一直接金屬對金屬接合於該第一電性接合結構與該第二電性接合結構之間；以及 在該第一退火製程之後進行一第二退火製程，以形成一直接介電層對介電層接合於該第一介電材料與該第二介電材料之間。
6. 如請求項5之混合接合的形成方法，其中進行該第一退火製程與該第二退火製程的一或多者更包括： 施加壓力使該第一半導體裝置構件與該第二半導體裝置構件朝彼此壓縮，以減少該間隙的尺寸。
7. 如請求項5或6之混合接合的形成方法，其中進行該第一退火製程的步驟更包括： 在該第一退火製程時使該第一電性接合結構的第一部分與該第二電性接合結構的第二部分之一或兩者變形，以減少該間隙的尺寸。
8. 一種半導體裝置結構，包括： 一第一半導體裝置構件，包括一第一電性接合結構形成於一第一介電材料中； 一第二半導體裝置構件，包括一第二電性接合結構形成於一第二介電材料中； 一直接金屬對金屬接合，形成於該第一電性接合結構與該第二電性接合結構之間；以及 一直接介電層對介電層接合，形成於該第一介電材料與該第二介電材料之間，其中該第一半導體裝置構件的該第一電性接合結構的一部分直接接觸該第二半導體裝置構件的該第二介電材料， 其中該第一電性接合結構包括一第一金屬，且該第一金屬的一第一金屬熱膨脹係數小於該第一介電材料的一第一介電熱膨脹係數，以及 其中該第二電性接合結構包括一第二金屬，且該第二金屬的一第二金屬熱膨脹係數小於該第二介電材料的一第二介電熱膨脹係數。
9. 如請求項8之半導體裝置結構，其中該第一電性接合結構相對於該第二電性接合結構橫向位移。
10. 如請求項8或9之半導體裝置結構，其中該第一電性接合結構與該第二電性接合結構的至少一者包括一表面，其相對於該第一介電材料與該第二介電材料之間的界面形成一非直角。