TWI889445B - 畫素驅動裝置 - Google Patents

Abstract

一種畫素驅動裝置，包含第一驅動電晶體、第二驅動電晶體、驅動電路、控制電晶體及控制電路。第一驅動電晶體耦接畫素發光元件。驅動電路接收複數控制訊號以控制第一驅動電晶體與第二驅動電晶體。控制電晶體耦接第二驅動電晶體。控制電路接收掃描訊號及控制訊號以控制第二驅動電晶體與控制電晶體。驅動電路與控制電路根據控制訊號重置且補償第一驅動電晶體與控制電晶體。驅動電路根據控制訊號導通第一驅動電晶體、第二驅動電晶體及畫素發光元件。控制電路根據掃描訊號及此些控制訊號導通控制電晶體以關閉第二驅動電晶體及畫素發光元件。

Description

畫素驅動裝置

本揭露涉及一種電子裝置，且特別是涉及一種畫素驅動裝置。

在現有的顯示器中，發光元件(例如，發光二極體)發光時的亮度與其驅動電流的大小有關，而驅動電流的大小係由電晶體來決定。然而，由於電晶體製程的變異，造成顯示器中用於驅動各畫素的電晶體的臨界電壓(Threshold Voltage，V _TH)不盡相同，如此一來不同畫素中發光元件具有相異的驅動電流而導致亮度不均勻，影響視覺品質。此外，驅動電流是由電源電壓所提供，而電源電壓會因為電流路徑中的線阻發生電壓降(I-R Drop)的問題，使得各畫素的電源電壓有所差異，致使驅動電流產生誤差。

另一方面，習知的畫素驅動電路為了確保電晶體可操作於飽和區，在驅動電流的路徑上會配置多個電晶體，所需的電源電壓的跨壓(V _DD-V _SS)增高，導致功率消耗上升。同時，習知的畫素驅動電路容易因較長的電流上升/下降時間，導致在低灰階時發生電流波形失真而無法維持在高發光效率。

因此，本揭露提供一種畫素驅動裝置，包含第一驅動電晶體、第二驅動電晶體、驅動電路、控制電晶體以及控制電路。第一驅動電晶體耦接畫素發光元件。第二驅動電晶體耦接第一驅動電晶體。驅動電路耦接第一驅動電晶體與第二驅動電晶體，並用以接收複數控制訊號，藉以控制第一驅動電晶體與第二驅動電晶體。控制電晶體耦接第二驅動電晶體之控制端。控制電路耦接控制電晶體與第二驅動電晶體之控制端，並用以接收掃描訊號及此些控制訊號，藉以控制控制電晶體與第二驅動電晶體。其中驅動電路與控制電路於重置階段根據此些控制訊號分別重置第一驅動電晶體與控制電晶體。其中驅動電路與控制電路於補償階段根據此些控制訊號分別對第一驅動電晶體與控制電晶體進行補償。其中驅動電路於發光階段根據此些控制訊號導通第一驅動電晶體與第二驅動電晶體，使得畫素發光元件導通。其中控制電路於發光階段根據掃描訊號及此些控制訊號對控制電晶體進行正回授並導通控制電晶體，藉以關閉第二驅動電晶體，使得畫素發光元件關閉。

依據本揭露之一實施例，其中畫素發光元件包含陽極端與陰極端，其中陽極端用以接收第一電源電壓，陰極端耦接驅動電路。第一驅動電晶體包含第一端、第二端及控制端，其中第一驅動電晶體之第一端耦接陰極端，第一驅動電晶體之第二端及第一驅動電晶體之控制端耦接驅動電路。第二驅動電晶體包含一第一端、一第二端及控制端，其中第二驅動電晶體之第一端耦接第一驅動電晶體之第二端，第二驅動電晶體之第二端用以接收第二電源電壓，第二驅動電晶體之控制端耦接驅動電路、控制電晶體及控制電路。

依據本揭露之一實施例，其中驅動電路包含第一電晶體、第二電晶體、第三電晶體、第四電晶體、第五電晶體及第六電晶體。第一電晶體包含第一端、第二端及控制端，其中第一電晶體之第一端用以接收第一參考電壓，第一電晶體之第二端耦接陰極端，第一電晶體之控制端用以接收此些控制訊號的其中一者。第二電晶體包含第一端、第二端及控制端，其中第二電晶體之第一端耦接陰極端，第二電晶體之第二端耦接第一驅動電晶體的控制端，第二電晶體之控制端用以接收發光控制訊號。第三電晶體包含第一端、第二端及控制端，其中第三電晶體之第一端耦接第二電晶體之第二端，第三電晶體之第二端用以接收第二參考電壓，第三電晶體之控制端用以接收此些控制訊號的其中一者。第四電晶體包含第一端、第二端及控制端，其中第四電晶體之第一端耦接第一驅動電晶體的控制端，第四電晶體之第二端用以接收第三參考電壓，第四電晶體之控制端用以接收此些控制訊號的其中一者。第五電晶體包含第一端、第二端及控制端，其中第五電晶體之第一端耦接第一驅動電晶體的第二端，第五電晶體之第二端耦接第一驅動電晶體的控制端，第五電晶體之控制端用以接收此些控制訊號的其中一者。第六電晶體包含第一端、第二端及控制端，其中第六電晶體之第一端用以接收第三參考電壓，第六電晶體之第二端耦接第二驅動電晶體之控制端，第六電晶體之控制端用以接收此些控制訊號的其中一者。

依據本揭露之一實施例，其中驅動電路更包含第一電容及第二電容。第一電容包含第一端與第二端，其中第一電容之第一端耦接於第一節點，第一節點耦接第二電晶體之第二端與第三電晶體之第一端，第一電容之第二端耦接於第二節點，第二節點耦接第一驅動電晶體之控制端與第四電晶體之第一端。第二電容包含第一端與第二端，其中第二電容之第一端耦接於第三節點，第三節點耦接第二驅動電晶體之控制端、第六電晶體之第二端、控制電晶體及控制電路，第二電容之第二端用以接收第三參考電壓。

依據本揭露之一實施例，其中第一電晶體於補償階段根據此些控制訊號的其中一者導通，使得第一驅動電晶體形成一二極體形式電晶體，藉以補償第二節點，且第二節點的一電壓為第一參考電壓減去第一驅動電晶體的一臨界電壓。

依據本揭露之一實施例，其中控制電晶體包含第一端、第二端及控制端，控制電晶體之第二端耦接第二驅動電晶體之控制端。控制電路包含第七電晶體、第八電晶體、第九電晶體及第十電晶體。第七電晶體包含第一端、第二端及控制端，其中第七電晶體之第一端耦接控制電晶體之第一端，第七電晶體之第二端用以接收資料電壓，第七電晶體之控制端用以接收此些控制訊號的其中一者。第八電晶體包含第一端、第二端及控制端，其中第八電晶體之第一端耦接控制電晶體之第二端，第八電晶體之第二端耦接控制電晶體之控制端，第八電晶體之控制端用以接收此些控制訊號的其中一者。第九電晶體，包含第一端、第二端及控制端，其中第九電晶體之第一端用以接收第三參考電壓，第九電晶體之第二端耦接第八電晶體之第二端與控制電晶體之控制端，第九電晶體之控制端用以接收此些控制訊號的其中一者。第十電晶體包含第一端、第二端及控制端，其中第十電晶體之第一端用以接收第四參考電壓，第十電晶體之第二端耦接控制電晶體之第一端，第十電晶體之控制端用以接收此些控制訊號的其中一者。

依據本揭露之一實施例，其中控制電路更包含第十一電晶體、第十二電晶體、第十三電晶體及第十四電晶體。第十一電晶體包含第一端、第二端及控制端，其中第十一電晶體之第一端耦接控制電晶體之第一端，第十一電晶體之第二端用以接收第五參考電壓，第十一電晶體之控制端耦接於第三節點，第三節點耦接控制電晶體之第二端與第二驅動電晶體之控制端。第十二電晶體包含第一端、第二端及控制端，其中第十二電晶體之第一端耦接第十一電晶體之第一端與控制電晶體之第一端，第十二電晶體之控制端用以接收發光控制訊號。第十三電晶體包含第一端、第二端及控制端，其中第十三電晶體之第一端耦接第十二電晶體之第一端，第十三電晶體之第二端耦接第十二電晶體之第二端，第十三電晶體之控制端用以接收此些控制訊號的其中一者。第十四電晶體包含第一端、第二端及控制端，其中第十四電晶體之第一端耦接第十二電晶體之第二端、第十三電晶體之第二端及第十四電晶體之控制端，第十四電晶體之第二端用以接收第六參考電壓。

依據本揭露之一實施例，其中控制電路更包含第三電容及第四電容。第三電容包含第一端與第二端，其中第三電容之第一端耦接於第四節點，第四節點耦接控制電晶體之控制端、第八電晶體之第二端及第九電晶體之第二端，第三電容之第二端用以接收掃描訊號。第四電容包含第一端與第二端，其中第四電容之第一端耦接於第五節點，第五節點耦接控制電晶體之第一端與第七電晶體之第一端，第四電容之第二端耦接於第六節點，第六節點耦接第十二電晶體之第一端、第十三電晶體之第一端及第十一電晶體之第一端。

依據本揭露之一實施例，其中第七電晶體與第八電晶體於補償階段根據此些控制訊號的其中一者導通，使得控制電晶體形成一二極體形式電晶體，藉以補償第四節點，且第四節點的一電壓為資料電壓減去控制電晶體的一臨界電壓。

依據本揭露之一實施例，其中掃描訊號的電壓準位於發光階段中呈現連續線性變化，並耦合至第四節點，藉以將控制電晶體從關閉切換至導通，使得第三節點經由第五節點充電至第四參考電壓，其中第十二電晶體與第十四電晶體根據發光控制訊號導通，第十三電晶體根據此些控制訊號的其中一者關閉，使得第三節點經由第五節點與第六節點充電至第六參考電壓，藉以關閉第二驅動電晶體。

以下揭露提供許多不同的實施例或示例，用於實現所提供發明的不同特徵。下文所述之組件和配置的實施例僅作為示例，並非旨在於進行限制。此外，為了簡單和清楚之目的，本揭露在各示例中重複參考符號和/或編號，本身並不限定所討論的各種實施例和/或組件之間的關係。

請參照圖1，圖1為本揭露實施例之畫素驅動裝置100的電路示意圖。畫素驅動裝置100包含第一驅動電晶體DT1、第二驅動電晶體DT2、驅動電路110、控制電晶體CT以及控制電路120。在一些實施例中，顯示裝置(未另繪示)包含複數畫素，且各畫素可包含至少一畫素驅動裝置100。

如圖1所示，各元件的第一端為上方或右方，而各元件的第二端為下方或左方。畫素發光元件L包含第一端與第二端，且畫素發光元件L可為但不限於微發光二極體(Micro Light Emitting Diode，Micro LED)，故畫素發光元件L之第一端與第二端可分別為陽極端與陰極端。畫素發光元件L之陽極端用以接收第一電源電壓V _DD，畫素發光元件L之陰極端耦接驅動電路110。第一驅動電晶體DT1包含第一端、第二端及控制端。第一驅動電晶體DT1之第一端耦接畫素發光元件L之陰極端。第一驅動電晶體DT1之第二端及第一驅動電晶體DT1之控制端皆耦接驅動電路110。第二驅動電晶體DT2包含一第一端、一第二端及控制端。第二驅動電晶體DT2之第一端耦接第一驅動電晶體DT1之第二端，第二驅動電晶體DT2之第二端用以接收第二電源電壓V _SS，第二驅動電晶體DT2之控制端耦接驅動電路110、控制電晶體CT及控制電路120。第一驅動電晶體DT1與第二驅動電晶體DT2可用以驅動畫素發光元件L導通而發光。驅動電路110耦接第一驅動電晶體DT1之控制端及第二驅動電晶體DT2之控制端。控制電晶體CT耦接第二驅動電晶體DT2之控制端。控制電路120耦接控制電晶體CT之控制端與第二驅動電晶體DT2之控制端。

驅動電路110用以接收發光控制訊號EM、複數控制訊號(如圖1中的控制訊號S1[n-1]、控制訊號S1[n]、控制訊號S1[n+1]及控制訊號S2[n])、第一參考電壓V _REF1、第二參考電壓V _REF2以及第三參考電壓V _REF3，藉以控制第一驅動電晶體DT1與第二驅動電晶體DT2。具體而言，驅動電路110可根據前述各訊號控制第一驅動電晶體DT1與第二驅動電晶體DT2，並根據前述各參考電壓決定驅動電流I _D的大小(即畫素發光元件L的發光亮度)。控制電路120用以接收發光控制訊號EM、掃描訊號V _SWEEP、資料電壓V _DATA、複數控制訊號(如圖1中的控制訊號S1[n-1]、控制訊號S1[n]及控制訊號S1[n+2])、第三參考電壓V _REF3、第四參考電壓V _REF4、第五參考電壓V _REF5以及第六參考電壓V _REF6，藉以控制控制電晶體CT與第二驅動電晶體DT2。在本揭露之實施例中，資料電壓V _DATA、各參考電壓、第一電源電壓V _DD及第二電源電壓V _SS皆可為直流電壓，且資料電壓V _DATA是經由資料線提供予畫素驅動裝置100。此外，各參考電壓及電源電壓的電壓值由大至小依序為第二參考電壓V _REF2、第四參考電壓V _REF4、第一電源電壓V _DD、第六參考電壓V _REF6、第五參考電壓V _REF5、第一參考電壓V _REF1、第二電源電壓V _SS及第三參考電壓V _REF3。

請一併參照圖1及圖2，圖2為依照圖1實施例之畫素驅動裝置100中各個訊號的時序示意圖。在本揭露之實施例中，畫素驅動裝置100的一個畫素期間TFR可區分為重置階段RP、補償階段CP、穩定階段SP、發光階段EP及截止階段TP。畫素驅動裝置100可依序操作於重置階段RP、補償階段CP、穩定階段SP、發光階段EP及截止階段TP，且各階段彼此不相互重疊。此外，穩定階段SP可包含第一子階段SP1與第二子階段SP2，且發光階段EP可包含第一子階段EP1與第二子階段EP2。

驅動電路110與控制電路120於重置階段RP根據控制訊號S1[n-1]、控制訊號S1[n]、控制訊號S1[n+1]及控制訊號S2[n]分別重置第一驅動電晶體DT1與控制電晶體CT。驅動電路110與控制電路120於補償階段CP根據控制訊號S1[n-1]、控制訊號S1[n]、控制訊號S1[n+1]、控制訊號S1[n+2]及控制訊號S2[n]分別對第一驅動電晶體DT1與控制電晶體CT進行補償。驅動電路110於穩定階段SP根據控制訊號S1[n-1]、控制訊號S1[n]、控制訊號S1[n+1]及控制訊號S2[n]關閉第一驅動電晶體DT1與控制電晶體CT。驅動電路110於發光階段EP根據多個控制訊號(如圖1中的控制訊號S1[n-1]、控制訊號S1[n]、控制訊號S1[n+1]及控制訊號S2[n])導通第一驅動電晶體DT1與第二驅動電晶體DT2，使得畫素發光元件L導通。控制電路120於發光階段EP根據掃描訊號V _SWEEP及多個控制訊號(如圖1中的控制訊號S1[n-1]、控制訊號S1[n]及控制訊號S1[n+2])對控制電晶體CT進行正回授並導通控制電晶體CT，藉以關閉第二驅動電晶體DT2，使得畫素發光元件L關閉。

畫素驅動裝置100優勢在於藉由自身電路架構補償第一驅動電晶體DT1及第一電源電壓V _DD，以消除第一驅動電晶體DT1之臨界電壓(V _{TH_DT1})及第一電源電壓V _DD的變異，進而提升亮度均勻性。畫素驅動裝置100亦可藉由自身電路架構補償控制電晶體CT，以消除控制電晶體CT之臨界電壓(V _{TH_CT})的變異，達到減少發光時間誤差。此外，由於畫素驅動裝置100在驅動電流I _D的電流路徑上僅配置第一驅動電晶體DT1與第二驅動電晶體DT2，因此可降低第一電源電壓V _DD與第二電源電壓V _SS之間的跨壓，達到節省功耗的效果。特別的是，畫素驅動裝置100利用控制電路120之正回授電路架構導通控制電晶體CT，藉以快速關閉第二驅動電晶體DT2，進而可降低驅動電流I _D的電流波形的下降時間(Falling Time)，以提升灰階控制的精準度。

於圖1中，驅動電路110可包含第一電晶體T1、第二電晶體T2、第三電晶體T3、第四電晶體T4、第五電晶體T5及第六電晶體T6。第一電晶體T1包含第一端、第二端及控制端，第一電晶體T1之第一端用以接收第一參考電壓V _REF1，第一電晶體T1之第二端耦接畫素發光元件L之陰極端，且第一電晶體T1之控制端用以接收控制訊號S1[n]。第二電晶體T2包含第一端、第二端及控制端，第二電晶體T2之第一端耦接畫素發光元件L之陰極端，第二電晶體T2之第二端耦接第一驅動電晶體DT1的控制端，且第二電晶體T2之控制端用以接收發光控制訊號EM。第三電晶體T3包含第一端、第二端及控制端，第三電晶體T3之第一端耦接第二電晶體T2之第二端，第三電晶體T3之第二端用以接收第二參考電壓V _REF2，且第三電晶體T3之控制端用以接收控制訊號S2[n]。第四電晶體T4包含第一端、第二端及控制端，第四電晶體T4之第一端耦接第一驅動電晶體DT1的控制端，第四電晶體T4之第二端用以接收第三參考電壓V _REF3，且第四電晶體T4之控制端用以接收控制訊號S1[n-1]。第五電晶體T5包含第一端、第二端及控制端，第五電晶體T5之第一端耦接第一驅動電晶體DT1的第二端，第五電晶體T5之第二端耦接第一驅動電晶體DT1的控制端，且第五電晶體T5之控制端用以接收控制訊號S1[n]。第六電晶體T6包含第一端、第二端及控制端，第六電晶體T6之第一端用以接收第三參考電壓V _REF3，第六電晶體T6之第二端耦接第二驅動電晶體DT2之控制端，且第六電晶體T6之控制端用以接收控制訊號S1[n+1]。

此外，驅動電路110可更包含第一電容C1及第二電容C2。第一電容C1包含第一端與第二端，第一電容C1之第一端耦接於第一節點N1，且第一節點N1耦接第二電晶體T2之第二端與第三電晶體T3之第一端。第一電容C1之第二端耦接於第二節點N2，且第二節點N2耦接第一驅動電晶體DT1之控制端與第四電晶體T4之第一端。第二電容C2包含第一端與第二端，第二電容C2之第一端耦接於第三節點N3，且第三節點N3耦接第二驅動電晶體DT2之控制端、第六電晶體T6之第二端、控制電晶體CT及控制電路120。第二電容C2之第二端用以接收第三參考電壓V _REF3。

控制電晶體CT包含第一端、第二端及控制端，控制電晶體CT之第二端耦接第二驅動電晶體DT2之控制端。控制電路120包含第七電晶體T7、第八電晶體T8、第九電晶體T9及第十電晶體T10。第七電晶體T7包含第一端、第二端及控制端，第七電晶體T7之第一端耦接控制電晶體CT之第一端，第七電晶體T7之第二端用以接收資料電壓V _DATA，且第七電晶體T7之控制端用以接收控制訊號S1[n]。第八電晶體T8包含第一端、第二端及控制端，第八電晶體T8之第一端耦接控制電晶體CT之第二端，第八電晶體T8之第二端耦接控制電晶體CT之控制端，且第八電晶體T8之控制端用以接收控制訊號S1[n]。第九電晶體T9包含第一端、第二端及控制端，第九電晶體T9之第一端用以接收第三參考電壓V _REF3，第九電晶體T9之第二端耦接第八電晶體T8之第二端與控制電晶體CT之控制端，且第九電晶體T9之控制端用以接收控制訊號S1[n-1]。第十電晶體T10包含第一端、第二端及控制端，第十電晶體T10之第一端用以接收第四參考電壓V _REF4，第十電晶體T10之第二端耦接控制電晶體CT之第一端，第十電晶體T10之控制端用以接收控制訊號S1[n+2]。

另外，控制電路120可更包含第十一電晶體T11、第十二電晶體T12、第十三電晶體T13及第十四電晶體T14。第十一電晶體T11包含第一端、第二端及控制端，第十一電晶體T11之第一端耦接控制電晶體CT之第一端，第十一電晶體T11之第二端用以接收第五參考電壓V _REF5。第十一電晶體T11之控制端耦接於第三節點N3，且第三節點N3耦接控制電晶體CT之第二端與第二驅動電晶體DT2之控制端。第十二電晶體T12包含第一端、第二端及控制端，第十二電晶體T12之第一端耦接第十一電晶體T11之第一端與控制電晶體CT之第一端，且第十二電晶體T12之控制端用以接收發光控制訊號EM。第十三電晶體T13包含第一端、第二端及控制端，第十三電晶體T13之第一端耦接第十二電晶體T12之第一端，第十三電晶體T13之第二端耦接第十二電晶體T12之第二端，且第十三電晶體T13之控制端用以接收控制訊號S1[n+2]。第十四電晶體T14包含第一端、第二端及控制端，第十四電晶體T14之第一端耦接第十二電晶體T12之第二端、第十三電晶體T13之第二端及第十四電晶體T14之控制端，且第十四電晶體T14之第二端用以接收第六參考電壓V _REF6。

再者，控制電路120可更包含第三電容C3及第四電容C4。第三電容C3包含第一端與第二端，第三電容C3之第一端耦接於第四節點N4，且第四節點N4耦接控制電晶體CT之控制端、第八電晶體T8之第二端及第九電晶體T9之第二端。第三電容C3之第二端用以接收掃描訊號V _SWEEP。第四電容C4包含第一端與第二端，第四電容C4之第一端耦接於第五節點N5，且第五節點N5耦接控制電晶體CT之第一端與第七電晶體T7之第一端。第四電容C4之第二端耦接於第六節點N6，且第六節點N6耦接第十二電晶體T12之第一端、第十三電晶體T13之第一端及第十一電晶體T11之第一端。

在本揭露之實施例中，每一電晶體之種類皆相同，且電晶體之種類可為P型金屬氧化物半導體場效電晶體(P-type Metal Oxide Semiconductor Field Effect Transistor，PMOS)。在其他實施例中，僅需將畫素發光元件的配置位置變更至第二驅動電晶體與第二電源電壓之間，且調整各參考電壓的大小，即可使用N型金屬氧化物半導體場效電晶體(N-type Metal Oxide Semiconductor Field Effect Transistor，NMOS)作為畫素驅動裝置中的每一電晶體，仍具有相同的功能。以下將搭配圖式來詳細說明畫素驅動裝置100於不同階段的操作及其對應的電路狀態。

關於畫素驅動裝置100在顯示非零灰階畫面的情況下，其各階段的操作請一併參照圖1、圖2、圖3A至圖3H。需注意的是，為了方便示意，在圖3A至圖3H中，關閉的電晶體以打叉示意，而導通的電晶體以未打叉來示意。

請一併參照圖2及圖3A，圖3A為依照圖1實施例之畫素驅動裝置100於重置階段RP的等效電路圖。於重置階段RP中，控制訊號S1[n-1]與控制訊號S2[n]可以被設定為低電壓準位V _GL，而控制訊號S1[n]、控制訊號S1[n+1]、控制訊號S1[n+2]、發光控制訊號EM及掃描訊號V _SWEEP可以被設定為高電壓準位V _GH。

詳細地說，於重置階段RP中，驅動電路110根據被拉低的控制訊號S1[n-1]導通第四電晶體T4，並透過第四電晶體T4的導通路徑將第一驅動電晶體DT1之控制端重置到第三參考電壓V _REF3。同理，控制電路120根據被拉低的控制訊號S1[n-1]導通第九電晶體T9，並透過第九電晶體T9的導通路徑將控制電晶體CT之控制端重置到第三參考電壓V _REF3。此外，驅動電路110根據被拉低的控制訊號S2[n]導通第三電晶體T3，並透過第三電晶體T3的導通路徑來提供第二參考電壓V _REF2至第一節點N1，使第一節點N1穩壓在第二參考電壓V _REF2，其中第二參考電壓V _REF2與第三參考電壓V _REF3皆為高電壓。

請接續一併參照圖2及圖3B，圖3B為依照圖1實施例之畫素驅動裝置100於補償階段CP的等效電路圖。於補償階段CP中，控制訊號S1[n]與控制訊號S2[n]可以被設定為低電壓準位V _GL，而控制訊號S1[n-1]、控制訊號S1[n+1]、控制訊號S1[n+2]、發光控制訊號EM及掃描訊號V _SWEEP可以被設定為高電壓準位V _GH。

詳細地說，於補償階段CP中，驅動電路110根據被拉低的控制訊號S1[n]導通第一電晶體T1，使得第一驅動電晶體DT1形成二極體形式電晶體(Diode -Connected Transistor)，並寫入一電壓至第二節點N2。前述被寫入的電壓可為第一參考電壓V _REF1減去第一驅動電晶體DT1的臨界電壓，且如後式子所示： ，其中 為第二節點N2的電壓， 為第一參考電壓， 為第一驅動電晶體DT1的臨界電壓。由上述式子可知，第一驅動電晶體DT1的臨界電壓可被儲存至第二節點N2，藉以補償第二節點N2(即補償第一驅動電晶體DT1)。同理，控制電路120根據被拉低的控制訊號S1[n]導通第七電晶體T7與第八電晶體T8，使得控制電晶體CT形成二極體形式電晶體(Diode -Connected Transistor)，並寫入一電壓至第四節點N4。前述被寫入的電壓可為資料電壓V _DATA減去控制電晶體CT的臨界電壓，且如後式子所示： ，其中 為第四節點N4的電壓， 為資料電壓， 為控制電晶體CT的臨界電壓。控制電晶體CT的臨界電壓可被儲存至第四節點N4，藉以補償第四節點N4(即補償控制電晶體CT)。此時，第一節點N1仍保持穩壓在第二參考電壓V _REF2的高電壓。

請接續一併參照圖2及圖3C，圖3C為依照圖1實施例之畫素驅動裝置100於穩定階段SP的第一子階段SP1的等效電路圖。於穩定階段SP的第一子階段SP1中，控制訊號S1[n+1]與控制訊號S2[n]可以被設定為低電壓準位V _GL，而控制訊號S1[n-1]、控制訊號S1[n]、控制訊號S1[n+2]、發光控制訊號EM及掃描訊號V _SWEEP可以被設定為高電壓準位V _GH。

詳細地說，於穩定階段SP的第一子階段SP1中，驅動電路110根據被拉低的控制訊號S1[n+1]導通第六電晶體T6，故第三節點N3會放電至第三參考電壓V _REF3，使得第二驅動電晶體DT2與第十一電晶體T11被導通。此時，第六節點N6會被放電至第五參考電壓V _REF5。

請接續一併參照圖2及圖3D，圖3D為依照圖1實施例之畫素驅動裝置100於穩定階段SP的第二子階段SP2的等效電路圖。於穩定階段SP的第二子階段SP2中，控制訊號S1[n+2]與控制訊號S2[n]可以被設定為低電壓準位V _GL，而控制訊號S1[n-1]、控制訊號S1[n]、控制訊號S1[n+1]、發光控制訊號EM及掃描訊號V _SWEEP可以被設定為高電壓準位V _GH。

詳細地說，於穩定階段SP的第二子階段SP2中，控制電路120根據被拉低的控制訊號S1[n+2]導通第十電晶體T10，故第五節點N5會充電至第四參考電壓V _REF4。控制電路120根據被拉低的控制訊號S1[n+2]導通第十三電晶體T13，且第十四電晶體T14同時導通，故第六節點N6會充電至介於第五參考電壓V _REF5與第六參考電壓V _REF6之間的一電壓值，其中前述電壓值可表示為(V _REF5+V _REF6)/2。

請接續一併參照圖2及圖3E，圖3E為依照圖1實施例之畫素驅動裝置100於發光階段EP的第一子階段EP1的等效電路圖。於發光階段EP的第一子階段EP1中，掃描訊號V _SWEEP的電壓準位逐漸下降，發光控制訊號EM可以被設定為低電壓準位V _GL，而控制訊號S1[n-1]、控制訊號S1[n]、控制訊號S1[n+1]、控制訊號S1[n+2]及控制訊號S2[n]可以被設定為高電壓準位V _GH。

詳細地說，於發光階段EP的第一子階段EP1中，驅動電路110根據被拉低的發光控制訊號EM導通第二電晶體T2，故第一節點N1會被放電到第一電源電壓V _DD減去畫素發光元件L的導通電壓後的一電壓，且其可表示為V _DD-V _LED。前述導通電壓為畫素發光元件L導通時第一端與第二端之間的電壓差，可為但不限於0.7伏特(V)。此時，第一節點N1的電壓(V _DD-V _LED)會經由第一電容C1耦合到第二節點N2，且第二節點N2的電壓可表示為V _REF1-V _{TH_DT1}-|V _DD-V _LED-V _REF2|。因此，第一驅動電晶體DT1的控制端的電壓會下降，使得第一驅動電晶體DT1導通。基於PMOS飽和區電流公式 ，第一驅動電晶體DT1的導通電流可如下列式子(1)所示： (1)。

其中 為第一驅動電晶體DT1的導通電流， 為第一驅動電晶體DT1的製程參數， 為第一電源電壓， 為畫素發光元件L的導通電壓， 為第一參考電壓， 為第二參考電壓，且 為第一驅動電晶體DT1的臨界電壓。由於畫素發光元件L的驅動電流I _D等同於第一驅動電晶體DT1的導通電流，且再由上述式子(1)可知，畫素發光元件L的驅動電流I _D會和第一驅動電晶體DT1的臨界電壓(V _{TH_DT1})、畫素發光元件L導通時第一端與第二端之間的電壓差(V _LED)及第一電源電壓V _DD無關。藉此，畫素驅動裝置100可利用自身電路配置補償第一驅動電晶體DT1的臨界電壓變異以及第一電源電壓V _DD因電流路徑中線阻所導致的電壓降(I-R Drop)，進而可提升畫素發光元件L的驅動電流I _D之均一性。此時，掃描訊號V _SWEEP會慢慢地下降，且其電壓變化量會經由第三電容C3耦合到第四節點N4，但控制電晶體CT於發光階段EP的第一子階段EP1中尚未導通。另一方面，控制電路120根據被拉低的發光控制訊號EM導通第十二電晶體T12，且第十四電晶體T14同時導通，故第六節點N6仍會持續充電，且其電壓值介於第五參考電壓V _REF5與第六參考電壓V _REF6之間，並可表示為(V _REF5+V _REF6)/2。

請接續一併參照圖2、圖3F及圖3G，圖3F為依照圖1實施例之畫素驅動裝置100於發光階段EP的第二子階段EP2的等效電路圖，圖3G為依照圖1實施例之畫素驅動裝置100於發光階段EP的第二子階段EP2的另一等效電路圖。於發光階段EP的第二子階段EP2中，掃描訊號V _SWEEP的電壓準位持續地下降，發光控制訊號EM可以被設定為低電壓準位V _GL，而控制訊號S1[n-1]、控制訊號S1[n]、控制訊號S1[n+1]、控制訊號S1[n+2]及控制訊號S2[n]可以被設定為高電壓準位V _GH。

於圖3F中，控制電晶體CT的導通條件為源閘極電壓差大於臨界電壓(即V _{SG_CT}＞V _{TH_CT})，且導通條件可等同於下列式子(2)與式子(3)： (2)； (3)。

其中 為第四參考電壓， 為資料電壓， 為控制電晶體CT的臨界電壓，且 為掃描訊號V _SWEEP的電壓變化量。隨時間推進，當掃描訊號V _SWEEP的電壓變化量大於第四參考電壓V _REF4與資料電壓V _DATA之間的電壓差時，控制電晶體CT導通。由式子(3)可知，控制電晶體CT的導通條件和控制電晶體CT的臨界電壓(V _{TH_CT})無關。本揭露之補償的概念主要是藉由預先儲存好的臨界電壓與電源電壓，使得在推導電流公式時可以進行消除，藉此畫素驅動裝置100可利用自身電路配置補償控制電晶體CT的臨界電壓，進而改善變異性的問題。在本揭露之實施例中，畫素發光元件L的發光時間長度可由資料電壓V _DATA決定，而資料電壓V _DATA是以脈衝寬度調變(Pulse-Width Modulation，PWM)進行控制，因此可將畫素發光元件L操作於最佳發光效率點，以降低在低灰階時的功率消耗。

此外，第五節點N5與第三節點N3彼此電荷共享(Charge sharing)，且第四電容C4的電容值大於第二電容C2的電容值，故第三節點N3會耦合至接近第四參考電壓V _REF4。由於第四參考電壓V _REF4是高電壓，使得第二驅動電晶體DT2與第十一電晶體T11關閉。當第二驅動電晶體DT2關閉時，圖3E中畫素發光元件L的驅動電流I _D的路徑上就會無法流通電流，故畫素發光元件L關閉。當第十一電晶體T11關閉時，第六節點N6仍維持在介於第五參考電壓V _REF5與第六參考電壓V _REF6之間的電壓值，並仍表示為(V _REF5+V _REF6)/2。

於圖3G中，第十三電晶體T13根據控制訊號S1[n+2]關閉，而第十二電晶體T12與第十四電晶體T14根據發光控制訊號EM仍保持導通，第十三電晶體T13根據控制訊號S1[n+2]關閉，故第六節點N6最終充電至第六參考電壓V _REF6。第六節點N6會比前段時間更加提高自身的電壓準位，且第六節點N6的電壓變化量經由第四電容C4耦合至第五節點N5，且第五節點N5的電壓可表示為V _REF4+[(V _REF6-V _REF5)/2]× 。此時，第五節點N5的電壓耦合至第三節點N3，藉以進一步地關閉第二驅動電晶體DT2與第十一電晶體T11。

詳細地說，掃描訊號V _SWEEP的電壓準位於發光階段EP中呈現連續線性變化(即持續下降)，並耦合至第四節點N4，藉以將控制電晶體CT從關閉(如圖3E)切換至導通(如圖3F)，使得第三節點N3可經由第五節點N5充電至第四參考電壓V _REF4。當第六節點N6充電至第六參考電壓V _REF6時，第三節點N3可再經由第五節點N5與第六節點N6充電至第六參考電壓V _REF6，藉以利用正回授電路架構可以更快速地關閉第二驅動電晶體DT2，使圖3E中驅動電流I _D的下降時間縮短，達到提升灰階控制精準度的效果。

請接續一併參照圖2及圖3H，圖3H為依照圖1實施例之畫素驅動裝置100於截止階段TP的等效電路圖。於截止階段TP中，控制訊號S1[n-1]、控制訊號S1[n]、控制訊號S1[n+1]、控制訊號S1[n+2]、控制訊號S2[n]、發光控制訊號EM及掃描訊號V _SWEEP可以被設定為高電壓準位V _GH，因此所有電晶體皆關閉。

關於畫素驅動裝置100在顯示零灰階畫面的情況下，其各階段的操作請一併參照圖1、圖2、圖3A至圖3C、圖3H、圖4A及圖4B。需說明的是，畫素驅動裝置100在顯示零灰階畫面的情況下，其重置階段RP、補償階段CP、穩定階段SP的第一子階段SP1及截止階段TP皆與顯示非零灰階畫面的情況相同(如圖3A至圖3C、圖3H)，故重置階段RP、補償階段CP、穩定階段SP的第一子階段SP1及截止階段TP不另贅述。

請一併參照圖2及圖4A，圖4A為依照圖1實施例之畫素驅動裝置100應用於零灰階畫面時之穩定階段SP的第二子階段SP2的等效電路圖。於穩定階段SP的第二子階段SP2中，控制訊號S1[n+2]與控制訊號S2[n]可以被設定為低電壓準位V _GL，而控制訊號S1[n-1]、控制訊號S1[n]、控制訊號S1[n+1]、發光控制訊號EM及掃描訊號V _SWEEP可以被設定為高電壓準位V _GH。

於穩定階段SP的第二子階段SP2中，控制電路120根據被拉低的控制訊號S1[n+2]導通第十電晶體T10，故第五節點N5會充電至第四參考電壓V _REF4。由於零灰階顯示，資料電壓V _DATA會是低電壓，故控制電晶體CT直接導通，第三節點N3會充電至比較高電壓的第四參考電壓V _REF4，藉此關閉第二驅動電晶體DT2與第十一電晶體T11。

請接續一併參照圖2及圖4B，圖4B為依照圖1實施例之畫素驅動裝置100應用於零灰階畫面時之發光階段EP的等效電路圖。於發光階段EP中，掃描訊號V _SWEEP的電壓準位逐漸下降，發光控制訊號EM可以被設定為低電壓準位V _GL，而控制訊號S1[n-1]、控制訊號S1[n]、控制訊號S1[n+1]、控制訊號S1[n+2]及控制訊號S2[n]可以被設定為高電壓準位V _GH。於發光階段EP中，基於第二驅動電晶體DT2仍保持關閉，畫素發光元件L的電流路徑上無法流通電流，至使畫素發光元件L關閉，藉此具有防止畫素發光元件L出現閃爍的功能。

請一併參照圖1、圖5及圖6，圖5為依照圖1實施例之畫素驅動裝置100的驅動電流I _D在伽瑪曲線2.2下顯示高灰階的電流波形圖，圖6為依照圖1實施例之畫素驅動裝置100的驅動電流I _D在伽瑪曲線2.2下顯示低灰階的電流波形圖。於圖5中，畫素驅動裝置100在顯示255、127及32灰階的畫面時，驅動電流I _D的電流波形的下降時間可分別為2.706微秒(μs)、2.612 μs、2.163 μs，由此可見，畫素驅動裝置100利用控制電路120導通控制電晶體CT，並利用正回授電路架構快速關閉第二驅動電晶體DT2，進而降低畫素驅動裝置100在顯示各灰階時驅動電流I _D的下降時間，以提升灰階控制的精準度。特別的是，於圖6中，畫素驅動裝置100在顯示0灰階時驅動電流I _D為0微安培(μA)，因此畫素發光元件L不會出現閃爍。

請一併參照圖1、圖7及圖8，圖7為依照圖1實施例之畫素驅動裝置100的驅動電流I _D在第一驅動電晶體DT1之臨界電壓變異與第一電源電壓V _DD變異下的電流波形圖，圖8為依照圖1實施例之畫素驅動裝置100的驅動電流I _D在控制電晶體CT之臨界電壓變異下的電流波形圖。於圖7中，曲線M1代表在第一驅動電晶體DT1之臨界電壓變異-0.5 V及第一電源電壓V _DD變異-0.3 V下的驅動電流I _D，在畫素發光元件L導通時驅動電流I _D可為46.9284 μA，且其相較於無變異時的錯誤率僅有3.17%。曲線M2代表在第一驅動電晶體DT1之臨界電壓變異-0.5 V及第一電源電壓V _DD變異+0.3 V下的驅動電流I _D，在畫素發光元件L導通時驅動電流I _D可為47.6237 μA，且其相較於無變異時的錯誤率僅有1.73%。曲線M3代表在第一驅動電晶體DT1之臨界電壓無變異及第一電源電壓V _DD無變異下的驅動電流I _D，在畫素發光元件L導通時驅動電流I _D可為48.4663 μA。由此可見，畫素驅動裝置100透過自身電路架構補償第一驅動電晶體DT1的臨界電壓變異以及第一電源電壓V _DD變異，可提升驅動電流I _D之均一性。

於圖8中，曲線Q1代表在控制電晶體CT之臨界電壓變異+0.3 V下的驅動電流I _D。曲線Q2代表在控制電晶體CT之臨界電壓無變異下的驅動電流I _D。曲線Q3代表在控制電晶體CT之臨界電壓變異-0.3 V下的驅動電流I _D。由此可見，畫素驅動裝置100透過自身電路架構補償控制電晶體CT的臨界電壓變異，可使畫素發光元件L的發光時間誤差僅有0.38 μs和0.37 μs。

依據本揭露之畫素驅動裝置，利用驅動電路補償第一驅動電晶體及第一電源電壓，並利用控制電路補償控制電晶體，以消除第一驅動電晶體與控制電晶體之臨界電壓以及第一電源電壓的變異，進而提升亮度均勻性且減少發光時間誤差。此外，由於畫素驅動裝置在驅動電流路徑上僅配置二顆電晶體，如此可降低第一電源電壓與第二電源電壓之間的跨壓，達到節省功耗的效果。特別的是，畫素驅動裝置利用控制電路之正回授電路架構可以更快速地關閉第二驅動電晶體，使驅動電流的下降時間縮短，以提升灰階控制的精準度。

雖然本揭露已以實施方式揭露如上，然其並非用以限定本揭露，任何熟習此技藝者，在不脫離本揭露之精神和範圍內，當可作各種之更動與潤飾，因此本揭露之保護範圍當視後附之申請專利範圍所界定者為準。

100:畫素驅動裝置 110:驅動電路 120:控制電路 C1:第一電容 C2:第二電容 C3:第三電容 C4:第四電容 CT:控制電晶體 DT1:第一驅動電晶體 DT2:第二驅動電晶體 EM:發光控制訊號 I _D:驅動電流 L:畫素發光元件 M1,M2,M3,Q1,Q2,Q3:曲線 N1:第一節點 N2:第二節點 N3:第三節點 N4:第四節點 N5:第五節點 N6:第六節點 S1[n-1],S1[n],S1[n+1],S1[n+2],S2[n]:控制訊號 T1:第一電晶體 T2:第二電晶體 T3:第三電晶體 T4:第四電晶體 T5:第五電晶體 T6:第六電晶體 T7:第七電晶體 T8:第八電晶體 T9:第九電晶體 T10:第十電晶體 T11:第十一電晶體 T12:第十二電晶體 T13:第十三電晶體 T14:第十四電晶體 V _DD:第一電源電壓 V _DATA:資料電壓 V _GH:高電壓準位 V _GL:低電壓準位 V _REF1:第一參考電壓 V _REF2:第二參考電壓 V _REF3:第三參考電壓 V _REF4:第四參考電壓 V _REF5:第五參考電壓 V _REF6:第六參考電壓 V _SWEEP:掃描訊號 V _SS:第二電源電壓 CP:補償階段 EP:發光階段 EP1,SP1:第一子階段 EP2,SP2:第二子階段 RP:重置階段 SP:穩定階段 TP:截止階段 TFR:畫素期間

為讓本揭露之上述和其他目的、特徵、優點與實施例能更加淺顯易懂，所附圖式之說明如下： 圖1為本揭露實施例之畫素驅動裝置的電路示意圖； 圖2為依照圖1實施例之畫素驅動裝置中各個訊號的時序示意圖； 圖3A為依照圖1實施例之畫素驅動裝置於重置階段的等效電路圖； 圖3B為依照圖1實施例之畫素驅動裝置於補償階段的等效電路圖； 圖3C為依照圖1實施例之畫素驅動裝置於穩定階段的第一子階段的等效電路圖； 圖3D為依照圖1實施例之畫素驅動裝置於穩定階段的第二子階段的等效電路圖； 圖3E為依照圖1實施例之畫素驅動裝置於發光階段的第一子階段的等效電路圖； 圖3F為依照圖1實施例之畫素驅動裝置於發光階段的第二子階段的等效電路圖； 圖3G為依照圖1實施例之畫素驅動裝置於發光階段的第二子階段的另一等效電路圖； 圖3H為依照圖1實施例之畫素驅動裝置於截止階段的等效電路圖； 圖4A為依照圖1實施例之畫素驅動裝置應用於零灰階畫面時之穩定階段的第二子階段的等效電路圖； 圖4B為依照圖1實施例之畫素驅動裝置應用於零灰階畫面時之發光階段的等效電路圖； 圖5為依照圖1實施例之畫素驅動裝置的驅動電流在伽瑪曲線2.2下顯示高灰階的電流波形圖； 圖6為依照圖1實施例之畫素驅動裝置的驅動電流在伽瑪曲線2.2下顯示低灰階的電流波形圖； 圖7為依照圖1實施例之畫素驅動裝置的驅動電流在第一驅動電晶體之臨界電壓變異與第一電源電壓變異下的電流波形圖；以及 圖8為依照圖1實施例之畫素驅動裝置的驅動電流在控制電晶體之臨界電壓變異下的電流波形圖。

100:畫素驅動裝置

110:驅動電路

120:控制電路

C1:第一電容

C2:第二電容

C3:第三電容

C4:第四電容

CT:控制電晶體

DT1:第一驅動電晶體

DT2:第二驅動電晶體

EM:發光控制訊號

I_D:驅動電流

L:畫素發光元件

N1:第一節點

N2:第二節點

N3:第三節點

N4:第四節點

N5:第五節點

N6:第六節點

S1[n-1],S1[n],S1[n+1],S1[n+2],S2[n]:控制訊號

T1:第一電晶體

T2:第二電晶體

T3:第三電晶體

T4:第四電晶體

T5:第五電晶體

T6:第六電晶體

T7:第七電晶體

T8:第八電晶體

T9:第九電晶體

T10:第十電晶體

T11:第十一電晶體

T12:第十二電晶體

T13:第十三電晶體

T14:第十四電晶體

V_DD:第一電源電壓

V_DATA:資料電壓

V_REF1:第一參考電壓

V_REF2:第二參考電壓

V_REF3:第三參考電壓

V_REF4:第四參考電壓

V_REF5:第五參考電壓

V_REF6:第六參考電壓

V_SWEEP:掃描訊號

V_SS:第二電源電壓

Claims (8)

1. 一種畫素驅動裝置，包含： 一第一驅動電晶體，耦接一畫素發光元件； 一第二驅動電晶體，耦接該第一驅動電晶體； 一驅動電路，耦接該第一驅動電晶體與該第二驅動電晶體，並用以接收複數控制訊號，藉以控制該第一驅動電晶體與該第二驅動電晶體； 一控制電晶體，耦接該第二驅動電晶體之一控制端；以及 一控制電路，耦接該控制電晶體與該第二驅動電晶體之該控制端，並用以接收一掃描訊號及該些控制訊號，藉以控制該控制電晶體與該第二驅動電晶體； 其中，該驅動電路與該控制電路於一重置階段根據該些控制訊號分別重置該第一驅動電晶體與該控制電晶體； 其中，該驅動電路與該控制電路於一補償階段根據該些控制訊號分別對該第一驅動電晶體與該控制電晶體進行補償； 其中，該驅動電路於一發光階段根據該些控制訊號導通該第一驅動電晶體與該第二驅動電晶體，使得該畫素發光元件導通； 其中，該控制電路於該發光階段根據該掃描訊號及該些控制訊號對該控制電晶體進行正回授並導通該控制電晶體，藉以關閉該第二驅動電晶體，使得該畫素發光元件關閉； 其中，該畫素發光元件包含一陽極端與一陰極端，該陽極端用以接收一第一電源電壓，該陰極端耦接該驅動電路，該第一驅動電晶體包含一第一端、一第二端及一控制端，該第一驅動電晶體之該第一端耦接該陰極端，該第一驅動電晶體之該第二端及該第一驅動電晶體之該控制端耦接該驅動電路，該第二驅動電晶體包含一第一端、一第二端及該控制端，該第二驅動電晶體之該第一端耦接該第一驅動電晶體之該第二端，該第二驅動電晶體之該第二端用以接收一第二電源電壓，該第二驅動電晶體之該控制端耦接該驅動電路、該控制電晶體及該控制電路； 其中，該驅動電路包含： 一第一電晶體，包含一第一端、一第二端及一控制端，其中該第一電晶體之該第一端用以接收一第一參考電壓，該第一電晶體之該第二端耦接該陰極端，該第一電晶體之該控制端用以接收該些控制訊號的其中一者； 一第二電晶體，包含一第一端、一第二端及一控制端，其中該第二電晶體之該第一端耦接該陰極端，該第二電晶體之該第二端耦接該第一驅動電晶體的該控制端，該第二電晶體之該控制端用以接收一發光控制訊號； 一第三電晶體，包含一第一端、一第二端及一控制端，其中該第三電晶體之該第一端耦接該第二電晶體之該第二端，該第三電晶體之該第二端用以接收一第二參考電壓，該第三電晶體之該控制端用以接收該些控制訊號的其中一者； 一第四電晶體，包含一第一端、一第二端及一控制端，其中該第四電晶體之該第一端耦接該第一驅動電晶體的該控制端，該第四電晶體之該第二端用以接收一第三參考電壓，該第四電晶體之該控制端用以接收該些控制訊號的其中一者； 一第五電晶體，包含一第一端、一第二端及一控制端，其中該第五電晶體之該第一端耦接該第一驅動電晶體的該第二端，該第五電晶體之該第二端耦接該第一驅動電晶體的該控制端，該第五電晶體之該控制端用以接收該些控制訊號的其中一者；及 一第六電晶體，包含一第一端、一第二端及一控制端，其中該第六電晶體之該第一端用以接收該第三參考電壓，該第六電晶體之該第二端耦接該第二驅動電晶體之該控制端，該第六電晶體之該控制端用以接收該些控制訊號的其中一者。
2. 如請求項1所述的畫素驅動裝置，其中該驅動電路更包含： 一第一電容，包含一第一端與一第二端，其中該第一電容之該第一端耦接於一第一節點，該第一節點耦接該第二電晶體之該第二端與該第三電晶體之該第一端，該第一電容之該第二端耦接於一第二節點，該第二節點耦接該第一驅動電晶體之該控制端與該第四電晶體之該第一端；及 一第二電容，包含一第一端與一第二端，其中該第二電容之該第一端耦接於一第三節點，該第三節點耦接該第二驅動電晶體之該控制端、該第六電晶體之該第二端、該控制電晶體及該控制電路，該第二電容之該第二端用以接收該第三參考電壓。
3. 如請求項2所述的畫素驅動裝置，其中該第一電晶體於該補償階段根據該些控制訊號的其中一者導通，使得該第一驅動電晶體形成一二極體形式電晶體，藉以補償該第二節點，且該第二節點的一電壓為該第一參考電壓減去該第一驅動電晶體的一臨界電壓。
4. 如請求項1所述的畫素驅動裝置，其中該控制電晶體包含一第一端、一第二端及一控制端，該控制電晶體之該第二端耦接該第二驅動電晶體之該控制端，且該控制電路包含： 一第七電晶體，包含一第一端、一第二端及一控制端，其中該第七電晶體之該第一端耦接該控制電晶體之該第一端，該第七電晶體之該第二端用以接收一資料電壓，該第七電晶體之該控制端用以接收該些控制訊號的其中一者； 一第八電晶體，包含一第一端、一第二端及一控制端，其中該第八電晶體之該第一端耦接該控制電晶體之該第二端，該第八電晶體之該第二端耦接該控制電晶體之該控制端，該第八電晶體之該控制端用以接收該些控制訊號的其中一者； 一第九電晶體，包含一第一端、一第二端及一控制端，其中該第九電晶體之該第一端用以接收該第三參考電壓，該第九電晶體之該第二端耦接該第八電晶體之該第二端與該控制電晶體之該控制端，該第九電晶體之該控制端用以接收該些控制訊號的其中一者；及 一第十電晶體，包含一第一端、一第二端及一控制端，其中該第十電晶體之該第一端用以接收一第四參考電壓，該第十電晶體之該第二端耦接該控制電晶體之該第一端，該第十電晶體之該控制端用以接收該些控制訊號的其中一者。
5. 如請求項4所述的畫素驅動裝置，其中該控制電路更包含： 一第十一電晶體，包含一第一端、一第二端及一控制端，其中該第十一電晶體之該第一端耦接該控制電晶體之該第一端，該第十一電晶體之該第二端用以接收一第五參考電壓，該第十一電晶體之該控制端耦接於一第三節點，該第三節點耦接該控制電晶體之該第二端與該第二驅動電晶體之該控制端； 一第十二電晶體，包含一第一端、一第二端及一控制端，其中該第十二電晶體之該第一端耦接該第十一電晶體之該第一端與該控制電晶體之該第一端，該第十二電晶體之該控制端用以接收該發光控制訊號； 一第十三電晶體，包含一第一端、一第二端及一控制端，其中該第十三電晶體之該第一端耦接該第十二電晶體之該第一端，該第十三電晶體之該第二端耦接該第十二電晶體之該第二端，該第十三電晶體之該控制端用以接收該些控制訊號的其中一者；及 一第十四電晶體，包含一第一端、一第二端及一控制端，其中該第十四電晶體之該第一端耦接該第十二電晶體之該第二端、該第十三電晶體之該第二端及該第十四電晶體之該控制端，該第十四電晶體之該第二端用以接收一第六參考電壓。
6. 如請求項5所述的畫素驅動裝置，其中該控制電路更包含： 一第三電容，包含一第一端與一第二端，其中該第三電容之該第一端耦接於一第四節點，該第四節點耦接該控制電晶體之該控制端、該第八電晶體之該第二端及該第九電晶體之該第二端，該第三電容之該第二端用以接收該掃描訊號；及 一第四電容，包含一第一端與一第二端，其中該第四電容之該第一端耦接於一第五節點，該第五節點耦接該控制電晶體之該第一端與該第七電晶體之該第一端，該第四電容之該第二端耦接於一第六節點，該第六節點耦接該第十二電晶體之該第一端、該第十三電晶體之該第一端及該第十一電晶體之該第一端。
7. 如請求項6所述的畫素驅動裝置，其中該第七電晶體與該第八電晶體於該補償階段根據該些控制訊號的其中一者導通，使得該控制電晶體形成一二極體形式電晶體，藉以補償該第四節點，且該第四節點的一電壓為該資料電壓減去該控制電晶體的一臨界電壓。
8. 如請求項6所述的畫素驅動裝置，其中該掃描訊號的一電壓準位於該發光階段中呈現連續線性變化，並耦合至該第四節點，藉以將該控制電晶體從關閉切換至導通，使得該第三節點經由該第五節點充電至該第四參考電壓，其中該第十二電晶體與該第十四電晶體根據該發光控制訊號導通，該第十三電晶體根據該些控制訊號的其中一者關閉，使得該第三節點經由該第五節點與該第六節點充電至該第六參考電壓，藉以關閉該第二驅動電晶體。

Images