TWI888890B - 半導體裝置、半導體封裝及其製造方法 - Google Patents

Abstract

本文的一些實施方式提供了半導體裝置和用於形成半導 體裝置的方法。半導體裝置的多層結構包括金屬環結構和沿著金屬環結構的內部側壁的介電側壁結構。內連線結構(例如，矽通孔內連線結構)沿著金屬環結構的中心內軸。保護層位於內連線結構和介電側壁結構之間。在用導電材料填充空腔以形成內連線結構的沉積操作期間，保護層可以保護介電側壁結構免受損壞，以提高半導體裝置的質量和/或可靠性。

Description

半導體裝置、半導體封裝及其製造方法

本發明的實施例是有關於一種半導體裝置、半導體封裝及其製造方法。

多晶粒封裝可以包括接合至中介物的一個或多個積體電路(integrated circuit，IC)晶粒。IC晶粒的示例包括片上系統(system-on-chip，SoC)IC晶粒、動態隨機存取記憶體(dynamic random access memory，DRAM)IC晶粒、邏輯IC晶粒和/或高帶寬記憶體(high bandwidth memory，HBM)IC晶粒等。中介物可用於將球接觸區域從IC晶粒重新分配到中介物的更大區域。中介物可以實現三維(3D)封裝和/或其他先進的半導體封裝技術。

本發明的實施例提供一種裝置。該裝置包括多層結構，該多層結構包括金屬環結構和沿著金屬環結構的內表面的介電側 壁結構。該裝置包括沿著金屬環結構的近似中心軸設置的內連線結構。該裝置包括位於內連線結構和介電側壁結構之間的保護層。

本發明的實施例提供一種半導體封裝。半導體封裝包括積體電路裝置。半導體封裝包括內連線結構陣列。半導體封裝包括位於積體電路裝置和內連線結構陣列之間的中介物結構。中介物結構包括多層結構，該多層結構包括金屬環結構和在金屬環結構上方與金屬環結構連接的金屬層。中介物結構包括位於多層結構下方的半導體層結構以及穿過半導體層結構、沿著金屬環結構的近似中心軸並到達金屬層上的內連線結構。中介物結構更包括位於內連線結構和金屬環結構之間的保護層。

本發明的實施例提供一種方法。該方法包括形成包括金屬環結構的多層結構。該方法包括在金屬環結構內的一層或多層介電層內並且沿著金屬環結構的近似中心軸形成空腔。該方法包括在空腔內形成保護層。該方法包括在保護層上方形成內連線結構。

100、300、510、602:半導體結構

102、102a、102b、102c、102d:多層結構

104a、104b、104c、104d:半導體層結構

106、106a、106b、106c、106d:介電層

108、108a、108b、108c、108d、108e:金屬環結構

110、110a、110c、110d:金屬層

112a、112b、112c、112d:半導體層

114a、114c、114d:淺溝渠隔離區

116、116a、116b、116c、116d、116e:內連線結構

118、118a、118b、118c:近似中心軸

120、120a、120b、120d:介電側壁結構

122、122a、122b、122c、122d、122e:保護層

200、400、500、600、700:實施例

202、202a、202b、202c、202e:孔穴

502、502c、502d:半導體封裝

504c、504d、504e:積體電路晶粒

506、506c、506d、506e:中介物結構

508、508c、508d:內連線結構陣列

702:臨時載體

800:製程

810、820、830、840:方塊

D1:寬度

當結合附圖閱讀以下詳細說明時，會最佳地理解本揭露的態樣。應注意，根據本行業中的標準慣例，各種特徵並非按比例繪製。事實上，為使論述清晰起見，可任意增大或減小各種特徵的尺寸。

圖1是本文描述的示例半導體結構的圖。

圖2A至圖2D是本文描述的示例實施方式的圖。

圖3是本文描述的示例半導體結構的圖。

圖4A至圖4C是本文描述的示例實施方式的圖。

圖5和圖6是本文描述的半導體封裝的示例實施方式的圖。

圖7A至圖7D是本文描述的示例實施方式的圖。

圖8是與半導體裝置及其製造方法相關的示例過程的流程圖。

以下揭露內容提供用於實施所提供標的物的不同特徵的諸多不同實施例或實例。以下闡述組件及佈置的具體實例以簡化本揭露。當然，該些僅為實例且不旨在進行限制。舉例而言，以下說明中將第一特徵形成於第二特徵之上或第二特徵上可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且亦可包括其中第一特徵與第二特徵之間可形成有額外特徵而使得所述第一特徵與所述第二特徵可不直接接觸的實施例。另外，本揭露可在各種實例中重複使用參考編號及/或字母。此種重複使用是出於簡明及清晰的目的，且自身並不表示所討論的各種實施例及/或配置之間的關係。

此外，為易於說明，本文中可能使用例如「在…之下(beneath)」、「在…下方(below)」、「下部的(lower)」、「在… 上方(above)」、「上部的(upper)」及類似用語等空間相對性用語來闡述圖中所示一個元件或特徵與另一(其他)元件或特徵的關係。除了圖中所繪示的定向以外，所述空間相對性用語還旨在囊括裝置在使用或操作中的不同定向。裝置可具有其他定向(旋轉90度或處於其他定向)，且本文所用的空間相對性描述語可同樣相應地作出解釋。除非另有明確陳述，否則具有相同參考編號的每一元件被假定為具有相同的材料組成且具有相同厚度範圍內的厚度。

在一些情況下，半導體裝置(例如，半導體晶粒或半導體封裝)可以包括內連線結構，諸如穿過多層內連線結構(包括在積體電路裝置、基底或中介物等內的多層內連線結構)的矽通孔結構。此外，多層結構可以包括金屬環結構(例如，保護外殼)，其插入穿矽通孔結構和多層內連線結構的周圍材料(例如，多層周圍介電和/或導電材料)。金屬環結構可以降低在形成矽通孔結構期間對周圍材料造成損壞的可能性。此外，金屬環結構可以抑制材料從矽通孔結構擴散和/或遷移到周圍材料中，以減少周圍材料內污染的可能性和/或周圍材料的層之間電短路的可能性。

矽通孔結構的形成可以包括蝕刻穿過金屬環結構的內周長內的一層或多層介電層和/或蝕刻到金屬環結構的內周長內的一層或多層介電層中的空腔。在蝕刻空腔之後，介電側壁結構可以保留在金屬環結構的內表面上。在用導電材料填充空腔以形成矽 通孔結構的沉積操作期間，介電側壁結構可能容易由於空腔蝕刻期間發生的損壞而出現分層缺陷。這種損壞和/或分層缺陷可能降低半導體封裝的質量(例如，製造產量)和/或可靠性(例如，在現場使用期間)。

本文的一些實施方式提供了半導體裝置和用於形成半導體裝置的方法。半導體裝置的多層結構包括金屬環結構和沿著金屬環結構的內部側壁的介電側壁結構。內連線結構(例如，矽通孔結構)沿著金屬環結構的中心內軸。保護層位於內連線結構和介電側壁結構之間。

在用導電材料沿著中心內軸填充空腔以形成內連線結構的沉積操作期間，保護層可以保護介電側壁結構免受損壞(例如，分層效應和/或點蝕)。此外，保護層可以抑制導電材料擴散到介電側壁結構和/或金屬環結構中。

如此一來，包括內連線結構並使用保護層形成的半導體裝置的質量和/或可靠性相對於包括內連線結構但不使用保護層形成的另一半導體裝置得到改善。通過提高半導體裝置的質量和/或可靠性，用於製造和支持包括內連線結構的半導體裝置的體積的資源量(例如，原材料、勞動力、半導體製造工具和/或計算資源)減少。

圖1是本文描述的示例半導體結構100的圖。示例半導體結構100包括多層結構102a和半導體層結構104a。如圖1所示，相對於多層結構102a，半導體層結構104a位於多層結構 102a上方。

多層結構102a包括一層或多層介電層106a。一層或多層介電層106a可以包括介電材料，例如氧化矽材料、氮化矽材料、低k介電材料或另一合適的介電材料等。此外，一層或多層金屬層可散佈在一層或多層介電層106a內以形成金屬環結構108a。除其他示例之外，一層或多層金屬層可以包括氮化鈦材料、鈦材料、銅材料、金材料、鎳材料、鋁材料或另一合適的金屬材料。另外或替代地，形成金屬環結構108a的一層或多層金屬層可包括除金屬材料之外的一層或多層導電材料。此外，在一些實施方式中並且如圖1所示，金屬層110a與金屬環結構108a的底部周邊連接並且被包括作為金屬環結構108a的一部分。作為半導體裝置(半導體晶粒或半導體封裝等示例)的一部分，金屬環結構108a和/或金屬層110a可以在電路和內連線結構(例如，內部內連線結構和/或外部內連線結構)之間提供電路和/或電連接。

半導體層結構104a還可以包括半導體層112a，半導體層112a包括諸如矽等的材料。在一些實施方式中，半導體層結構104a包括形成在半導體層112a中的半導體裝置和/或部件。例如，如圖1所示，半導體層結構104a包括淺溝渠隔離區114a(例如，電隔離半導體層112a內的相鄰裝置的非導電區域)。

如圖1所示，內連線結構116a沿著金屬環結構108的近似中心軸118a設置。對應於背側矽通孔(backside through silicon via，BTSV)結構的內連線結構116a可以包括導電材料，例如作為氮化鈦材料、鈦材料、銅材料、金材料、鎳材料、鋁材料或其他合適的導電材料等。在半導體封裝(球柵陣列半導體封裝、晶圓上晶圓半導體封裝、圖像感測器半導體封裝、堆疊晶粒半導體封裝或三維積體電路晶粒封裝等)中，內連線結構116a可提供金屬層110a與另一導電結構(例如積體電路晶粒接墊、引線接合、柱或焊球等)之間的電連接性。

圖1的多層結構102a更包括沿著金屬環結構108a的內表面的介電側壁結構120a。在一些實施方式中，並且如結合圖2A至圖2D和本文其他地方，介電側壁結構120a包括在蝕刻操作期間之後，用以形成內連線結構116a使用的空腔的剩餘的一層或多層介電層106a的部分。

如圖1進一步所示，保護層122a(例如，保護側壁層)位於內連線結構116a和介電側壁結構120a之間。保護層122a可以包括二氧化矽材料、氧化鋁材料或另一種合適的氧化物材料等。

在圖1中，金屬層110a和保護層122a是分離的。此外，如圖1所示，金屬層110a和內連線結構116a連接。

如結合圖2A至圖2D和本文其他地方更詳細地描述，保護層122a可以保護介電側壁結構120a在形成內連線結構116a的沉積操作期間免受損壞(例如，分層效應和/或點蝕)。此外，保護層122a可以抑制用於形成內連線結構116a的材料擴散到介 電側壁結構120a、金屬環結構108a和/或一層或多層介電層106a中。

這樣，相對於不使用保護層形成的另一類似半導體裝置，包括內連線結構116a並且使用保護層122a形成的半導體裝置的質量和/或可靠性得到改善。通過提高半導體裝置的質量和/或可靠性，減少了製造和支持一定體積的半導體裝置的資源量(例如，原材料、勞動力、半導體製造工具和/或計算資源)。

圖1中所示的裝置的數量和佈置被提供作為一個或多個示例。實際上，可能存在與圖1中所示的那些相比附加的裝置、更少的裝置、不同的裝置或不同佈置的裝置。

圖2A至圖2D是本文描述的示例實施例200的圖。實施例200包括形成圖1的半導體結構100的一系列半導體製造操作。這一系列半導體製造操作可以通過一個或多個半導體處理工具組來執行，例如沉積工具組(例如，氣相沉積工具組和/或電鍍工具)、光刻工具組(光阻劑塗覆工具、曝光工具、顯影工具和/或光阻劑去除工具)、蝕刻工具組(例如，乾式蝕刻工具組或濕式蝕刻工具組)、平坦化工具組(例如，化學機械平坦化(chemical mechanical planarization，CMP)工具)和/或接合工具組(例如，共晶接合工具組)，以及其他示例。

圖2A示出了多層結構102a上和/或上方的半導體層結構104a。在一些實施方式中，多層結構102a的層(例如，一層或多層介電層106a、金屬環結構108a的金屬層、和/或金屬層 110a)通過設置在其中的沉積工具順序地沉積，例如化學氣相沉積(chemical vapor deposition，CVD)操作、物理氣相沉積(physical vapor deposition，PVD)操作、原子層沉積(atomic layer deposition，ALD)操作、電鍍操作和/或其他合適的沉積操作。

在一些實施方式中，平坦化工具組在沉積工具組沉積多層結構102a的層之後平坦化該層。在一些實施方式中，光刻工具組和/或蝕刻工具組可以執行一系列圖案化和/或蝕刻操作以在沉積和/或平坦化之後從層形成特徵。

在一些實施方式中，並且作為形成半導體層結構104a的一部分，沉積工具組可以使用外延生長操作或另一合適的沉積操作在多層結構102a上形成半導體層112a。或者，接合工具組可以使用共晶接合操作或另一合適的接合操作來接合半導體層結構104a(例如，包括淺溝渠隔離區114a的半導體層結構104a)和多層結構102a。

如圖2B所示，並且作為實施方式200的一部分，空腔202a穿過半導體層結構104a形成並進入一層或多層介電層106a中。空腔202a形成在金屬環結構108a內並且沿著近似中心軸118a。在一些實施方式中，光阻劑層中的圖案用於蝕刻半導體層結構104a和一層或多層介電層106a的一部分以形成空腔202a。在這些實施方式中，光阻劑塗覆工具在半導體層結構104a上形成光阻劑層。曝光工具將光阻劑層暴露於輻射源以圖案化光阻劑 層。顯影工具顯影並去除部分光阻劑層以暴露圖案。蝕刻工具蝕刻半導體層結構104a(例如，半導體層112a和/或淺溝渠隔離區114a的部分)和多層結構102a(例如，一層或多層介電層106a的一部分)在圖案上形成空腔202a。在一些實施方式中，蝕刻操作包括等離子體蝕刻操作、濕化學蝕刻操作和/或另一類型的蝕刻操作。在一些實施方式中，光阻劑去除工具去除光阻劑層的剩餘部分(例如，使用化學剝離劑、等離子體灰化和/或另一技術)。在一些實施方式中，硬罩幕層被用作用於基於圖案蝕刻穿過半導體層結構104a並且蝕刻到一層或多層介電層106a中的替代技術。

在形成空腔202a之後，沉積工具可以在PVD操作、ALD操作、CVD操作、外延操作、氧化操作、另一種類型的沉積操作中沉積保護層122a。沉積工具可以在腔202a內沉積保護層122a，包括在介電側壁結構120a上和/或上方(例如，通過蝕刻操作暴露的和/或留下的一層或多層介電層106a的部分)形成空腔202a。

如圖2C所示，並且作為實施例200的一部分，穿過保護層122a並且穿過一層或多層介電層106a的一部分形成空腔202b以暴露金屬層110a。空腔202b沿著近似中心軸118a。在一些實施方式中，光阻劑層中的圖案用於蝕刻穿過保護層122a並且蝕刻穿過一層或多層介電層106a的一部分以形成空腔202b。在這些實施方式中，光阻劑塗覆工具在半導體層結構104a上和 空腔202a內形成光阻劑層。曝光工具將光阻劑層暴露於輻射源以圖案化光阻劑層。顯影工具顯影並去除部分光阻劑層以暴露圖案。蝕刻工具基於圖案蝕刻穿過保護層122a並穿過一層或多層介電層106a的一部分以形成空腔202b。在一些實施方式中，蝕刻操作包括等離子體蝕刻操作、濕化學蝕刻操作和/或另一類型的蝕刻操作。在一些實施方式中，光阻劑去除工具去除光阻劑層的剩餘部分(例如，使用化學剝離劑、等離子體灰化和/或另一技術)。在一些實施方式中，硬罩幕層用作用於基於圖案蝕刻穿過保護層122a並且穿過一層或多層介電層106a的一部分的替代技術。

如圖2D所示，並且作為實施例200的一部分，內連線結構116a沿著近似中心軸118a形成(例如，在空腔202a和202b內)。沉積工具和/或電鍍工具可以在CVD操作、PVD操作、ALD操作、電鍍操作和/或另一合適的沉積操作中沉積內連線結構116a。在一些實施方式中，在沉積工具和/或電鍍工具沉積內連線結構116a之後，平坦化工具平坦化內連線結構116a。

在圖2D的沉積操作期間，保護層122a可以保護介電側壁結構120a免受損壞(例如，分層效應和/或點蝕)。此外，保護層122a可以抑制用於形成內連線結構116a的材料擴散到介電側壁結構120a、金屬環結構108a和/或一層或多層介電層106a中。以此方式，包括多層結構102a並使用保護層122a形成的半導體裝置的質量和/或可靠性相對於包括類似多層結構但不使用保 護層122a形成的另一半導體裝置得到改善。

雖然圖2A至圖2D示出了示例性的一系列製造操作，在一些實施方式中，該一系列製造操作可以包括與圖2A至圖2D中描繪的那些相比附加的製造操作、更少的製造操作、不同的製造操作或不同佈置的製造操作。另外或替代地，一個或多個製造操作可以由除結合圖2A至圖2D描述的半導體處理工具之外的其他半導體處理工具來執行。

圖3是本文描述的示例半導體結構300的圖。示例半導體結構300包括多層結構102b和半導體層結構104b。如圖3所示，相對於多層結構102b，半導體層結構104b位於多層結構102b下方。

多層結構102b包括一層或多層介電層106b。一層或多層介電層106b可以包括介電材料，例如氧化矽材料、氮化矽材料、低k介電材料或另一合適的介電材料等。此外，一層或多層金屬層可散佈在一層或多層介電層106b內以形成金屬環結構108b。除其他示例之外，一層或多層金屬層可以包括氮化鈦材料、鈦材料、銅材料、金材料、鎳材料、鋁材料或另一合適的金屬材料。另外或替代地，形成金屬環結構108b的一層或多層金屬層可包括除金屬材料之外的一層或多層導電材料。

在電路、內部內連線結構和/或外部內連線結構等之間提供電路和/或電連接。另外或替代地，在半導體裝置內，半導體層結構104b可以包括半導體層112b，半導體層112b包括諸如矽等 材料。

如圖3所示，內連線結構116b沿著金屬環結構108b的近似中心軸118b設置。此外，如圖3所示，內連線結構116b的至少一部分滲入多層結構102b下方的半導體層結構104b中。對應於前側矽通孔(frontside through silicon via，FTSV)結構的內連線結構116b可以包括導電材料，例如氮化鈦材料、鈦材料、銅材料、金材料、鎳材料、鋁材料、或其他合適的導電材料等。在半導體封裝(球柵陣列半導體封裝、晶圓上晶圓半導體封裝、圖像感測器半導體封裝、堆疊晶粒半導體封裝或三維積體電路晶粒封裝等示例)中，內連線結構116b可以與另一導電結構連接，例如積體電路晶粒接墊、引線接合、柱或焊球等。

圖3的多層結構102b更包括沿著金屬環結構108b的內表面的介電側壁結構120b。在一些實施方式中，並且如結合圖4A至圖4C和本文其他地方，介電側壁結構120b包括在蝕刻操作期間，用於形成內連線結構116b使用的空腔之後剩餘的一層或多層介電層106b的部分。

如圖3進一步所示，保護層122b(例如，保護側壁層)位於內連線結構116b和介電側壁結構120b之間。保護層122b可以包括二氧化矽材料、氧化鋁材料或另一種合適的氧化物材料等。

如結合圖4A至圖4C和本文其他地方更詳細地描述的，保護層122b可以保護介電側壁結構120b在形成內連線結構116b 的沉積操作期間免受損壞(例如，分層效應和/或點蝕)。此外，保護層122b可以抑制用於形成內連線結構116b的材料擴散到介電側壁結構120b、金屬環結構108b和/或一層或多層介電層106b中。

如此一來，相對於不使用保護層形成的另一類似半導體裝置，包括內連線結構116b並且使用保護層122b形成的半導體裝置的質量和/或可靠性得到改善。通過提高半導體裝置的質量和/或可靠性，減少了製造和支持一定體積的半導體裝置的資源量(例如，原材料、勞動力、半導體製造工具和/或計算資源)。

圖3中所示的裝置的數量和佈置被提供作為一個或多個示例。實際上，與圖3所示的裝置相比，可能存在額外的裝置、更少的裝置、不同的裝置或不同佈置的裝置。

圖4A至圖4C是本文描述的示例實施例400的圖。實施例400包括形成圖3的半導體結構300的一系列半導體製造操作。這一系列半導體製造操作可以通過一個或多個半導體處理工具組來執行，例如沉積工具組(例如，氣相沉積工具組和/或電鍍工具)、光刻工具組(光阻劑塗覆工具、曝光工具、顯影工具和/或光阻劑去除工具)、蝕刻工具組(例如，乾式蝕刻工具組或濕法蝕刻工具)、平坦化工具組(例如，化學機械平坦化(chemical mechanical planarization，CMP)工具)和/或接合工具組(例如，共晶接合工具組)。

圖4A示出了多層結構102b之上和/或之下的半導體層 結構104b。在一些實施方式中，多層結構102b的各層(例如，金屬環結構108b的一層或多層介電層106b和金屬層108b)通過沉積工具組在化學氣相沉積(chemical vapor deposition，CVD)操作、物理氣相沉積(physical vapor deposition，PVD)操作、原子層沉積(atomic layer deposition，ALD)操作、電鍍操作和/或其他合適的沉積操作順序地沉積。在一些實施方式中，平坦化工具組在沉積工具組沉積多層結構102b之後平坦化多層結構102b的層。

在一些實施方式中，並且作為形成半導體層結構104b的一部分，沉積工具組可以使用外延生長操作或另一合適的沉積操作在多層結構102b上形成半導體層112b。或者，接合工具組可以使用共晶接合操作或另一合適的接合操作來接合半導體層結構104b和多層結構102b。

如圖4B所示，並且作為實施例400的一部分，穿過一層或多層介電層106b並進入半導體層112b中形成空腔202c。空腔202c形成在金屬環結構108b內並且沿著近似中心軸118b。在一些實施方式中，光阻劑層中的圖案用於蝕刻多層結構102b(例如，一層或多層介電層106b)和半導體層結構104b的一部分(例如，半導體層112b的一部分)以形成空腔202c。在這些實施方式中，光阻劑塗覆工具在多層結構102b上形成光阻劑層。曝光工具將光阻劑層暴露於輻射源以圖案化光阻劑層。顯影工具顯影並去除部分光阻劑層以暴露圖案。蝕刻工具基於圖案蝕刻一 層或多層介電層106b的部分和半導體層112b的部分以形成空腔202c。在一些實施方式中，蝕刻操作包括等離子體蝕刻操作、濕化學蝕刻操作和/或另一類型的蝕刻操作。在一些實施方式中，光阻劑去除工具去除光阻劑層的剩餘部分(例如，使用化學剝離劑、等離子體灰化和/或另一技術)。在一些實施方式中，硬罩幕層被用作用於基於圖案蝕刻穿過半導體層結構104b並且蝕刻到一層或多層介電層106b中的替代技術。

在形成空腔202c之後，沉積工具可以在PVD操作、ALD操作、CVD操作、外延操作、氧化操作、另一種類型的沉積操作中沉積保護層122b。沉積工具可在空腔202c內沉積保護層122b，包括在介電側壁結構120b上和/或上方(例如，通過蝕刻操作暴露的和/或留下的一層或多層介電層106b的部分)形成空腔202c。

如圖4C所示，並且作為實施例400的一部分，內連線結構116b沿著近似中心軸118b(例如，在空腔202c內)形成。沉積工具和/或電鍍工具可以在CVD操作、PVD操作、ALD操作、電鍍操作和/或另一合適的沉積操作中沉積內連線結構116b。在一些實施方式中，在沉積工具和/或電鍍工具沉積內連線結構116b之後，平坦化工具平坦化內連線結構116b。

在圖4C的沉積操作期間，保護層122b可以保護介電側壁結構120b免受損壞(例如，分層效應和/或點蝕)。此外，保護層122b可以抑制用於形成內連線結構116b的材料擴散到介電側 壁結構120b、金屬環結構108b和/或一層或多層介電層106b中。以此方式，包括多層結構102b並使用保護層122b形成的半導體裝置的質量和/或可靠性相對於包括類似多層結構但不使用保護層122b形成的另一半導體裝置得到改善。

雖然圖4A至圖4C示出了示例性的一系列製造操作，在一些實施方式中，該一系列製造操作可以包括與圖4A至圖4C中描繪的那些相比附加的製造操作、更少的製造操作、不同的製造操作或者不同佈置的製造操作。另外或替代地，一個或多個製造操作可以由除結合圖4A至圖4C描述的那些之外的其他半導體處理工具來執行。

如結合圖1至圖4C所描述的，裝置(例如，半導體晶粒和/或半導體封裝)包括多層結構(例如，多層結構102a和/或102b)，該多層結構包括金屬環結構(例如，金屬環結構108a和/或108b)以及沿著金屬環結構的內表面的介電側壁結構(例如，介電側壁結構120a和/或120b)。該裝置包括沿著金屬環結構的近似中心軸(例如，中心軸118a和/或118b)設置的內連線結構(例如，內連線結構116a和/或116b)。該裝置包括位於內連線結構和介電側壁結構之間的保護層(例如，保護層122a和/或122b)。

圖5是示例半導體封裝502c的示例實施例500的圖。半導體封裝502c整體或部分地可以包括與球柵陣列半導體封裝、晶圓上晶圓半導體封裝、圖像感測器半導體封裝、堆疊晶粒 半導體封裝或三維積體電路晶粒封裝等相關的特徵。

如圖5所示，半導體封裝502c包括一個或多個積體電路晶粒504c。除其他示例之外，一個或多個積體電路晶粒504c可以對應於記憶體積體電路晶粒、邏輯積體電路晶粒或計算機圖像感測器積體電路晶粒中的一者或多者。在一些實施方式中，一個或多個積體電路晶粒504c是“堆疊的”積體電路晶粒(例如，包括通過“晶圓疊晶圓”製造製程堆疊和/或接合的積體電路晶粒的三維結構)。

此外，如圖5所示，半導體封裝包括位於一個或多個積體電路晶粒504c和內連線結構陣列508c(例如，外部內連線結構陣列)之間的中介物結構506c。中介物結構506c可對應於多層印刷電路板或具有一個或多個再分佈層的矽中介物等。內連線結構陣列508c可以包括積體電路晶粒接墊、引線接合、柱、焊球等的陣列。

中介物結構506c可以包括半導體結構510。半導體結構510可以包括在半導體層結構104c上和/或上方的多層結構102c。類似於圖1的多層結構102a，多層結構102c可包括一層或多層介電層106c、金屬環結構108c和金屬層110c的陣列。此外，與圖1的半導體層結構104a類似，半導體層結構104c可以包括半導體層112c和半導體層112c內的淺溝渠隔離區114c。

類似於圖1的半導體結構100，半導體結構510包括沿著金屬環結構108c的近似中心軸118c設置的內連線結構116c。

在中介結構506c內，並且對於圖5所示的背面穿矽通孔類型的內連線結構，內連線結構116c可以包括錐形形狀。此外，並且在一些實施方式中，內連線結構116c的寬度D1可以包括在大約10微米至大約500微米的範圍內。然而，寬度D1的其他值和範圍也在本公開的範圍內。

半導體結構510更包括位於內連線結構116c與金屬環結構108c之間的保護層122c。然而，與圖1的半導體結構100相比，半導體結構510不存在介電側壁結構(例如，類似於半導體結構100的介電側壁結構120a)。因此，內連線結構116c與金屬環結構108c“自對準(self-aligned)”。

圖5中所示的裝置的數量和佈置被提供作為一個或多個示例。實際上，可能存在與圖5所示的裝置相比額外的裝置、更少的裝置、不同的裝置或不同佈置的裝置。

圖6是本文描述的示例半導體封裝502d的示例實施例600的圖。半導體封裝502d整體或部分地可以包括與球柵陣列半導體封裝、晶圓上晶圓半導體封裝、圖像感測器半導體封裝、堆疊晶粒半導體封裝或三維積體電路晶粒封裝等相關的特徵。

如圖6所示，半導體封裝502d包括一個或多個積體電路晶粒504d。除其他示例之外，一個或多個積體電路晶粒504d可以對應於記憶體積體電路晶粒、邏輯積體電路晶粒或計算機圖像感測器積體電路晶粒中的一者或多者。在一些實施方式中，一個或多個積體電路晶粒504d是“堆疊”積體電路晶粒(例如， 包括通過“晶圓疊晶圓”製造製程堆疊和/或接合的積體電路晶粒的三維結構)。

此外，如圖6所示，半導體封裝包括位於一個或多個積體電路晶粒504d和內連線結構陣列508d(例如，外部內連線結構陣列)之間的中介物結構506d。中介物結構506d可對應於多層印刷電路板或具有一個或多個再分佈層的矽中介物等。內連線結構508d的陣列可以包括積體電路晶粒接墊、引線接合、柱、焊球等的陣列。

中介物結構506d可以包括半導體結構602。半導體結構602可以包括在半導體層結構104d上和/或上方的多層結構102d。類似於圖1的多層結構102a，多層結構102d可包括一層或多層介電層106d、金屬環結構108d以及金屬層110d的陣列。此外，與圖1的半導體層結構104a類似，半導體層結構104d可以包括半導體層112d和半導體層112d內的淺溝渠隔離區114d。

類似於圖1的半導體結構100，半導體結構602包括沿著金屬環結構108d的近似中心軸118d設置的內連線結構116d。

在中介物結構506d內，並且對於圖6所示的背面穿矽通孔類型的內連線結構，內連線結構116d可以包括錐形形狀。此外，並且在一些實施方式中，內連線結構116d的寬度D1可以包括在大約10微米至大約500微米的範圍內。然而，寬度D1的其他值和範圍也在本公開的範圍內。

半導體結構602更包括內連線結構116d與介電側壁結 構120d之間的保護層122d。如此一來，內連線結構116d與金屬環結構108d“非自對準(non-self-aligned)”。

圖6中所示的裝置的數量和佈置被提供作為一個或多個示例。實際上，可能存在與圖6中所示的那些相比附加的裝置、更少的裝置、不同的裝置或不同佈置的裝置。

圖7A至圖7D是本文描述的示例實施例700的圖。包括可用於形成圖5的半導體封裝502c和/或圖6的半導體封裝502d的一系列半導體製造操作。這一系列半導體製造操作可由一個或多個半導體處理工具組執行，例如沉積工具組(例如，氣相沉積工具和/或電鍍工具)、光刻工具組(光阻劑塗覆工具、曝光工具、顯影工具和/或光阻劑去除工具)、蝕刻工具組(例如，乾式蝕刻工具組或濕式蝕刻工具)、平坦化工具組(例如，化學機械平坦化(CMP)工具)和/或鍵合工具組(例如，共晶鍵合工具組)。

如圖7A所示，一個或多個積體電路晶粒504e在中介物結構506e上和/或上方。中介物結構506e可以包括金屬環結構108e和/或金屬層110e。在一些實施方式中，使用類似於結合圖2A和/或圖4A描述的技術來形成中介物結構。

在一些實施方式中，如圖7A所示，一個或多個積體電路晶粒504e和中介物結構506e被接合。作為示例，接合工具可以使用共晶接合製程或另一合適的接合製程將一個或多個積體電路晶粒504e與中介物結構506e接合。

如圖7B所示，並且作為實施例700的一部分，臨時載體702(例如，矽基底或玻璃基底)與一個或多個積體電路晶粒504e接合。作為示例，接合工具可以使用共晶接合製程或另一合適的接合製程來接合臨時載體702和一個或多個積體電路晶粒504e。

如圖7C所示，並且作為實施例700的一部分，臨時載體702、一個或多個積體電路晶粒504e以及中介物結構506e被倒置。使用與結合圖2B和/或圖4B所描述的技術類似的技術，光刻工具組和蝕刻工具組可以穿過中介物結構506e的一部分形成空腔202e以暴露金屬層110e。此外，沉積工具組可以在空腔202e中形成保護層122e，其中保護層122e形成在空腔內的側壁結構上和/或上方(可以包括在中介物結構506e中的介電層在蝕刻過程中暴露的剩餘部分)。

如圖7D所示，並且作為實施例700的一部分，內連線結構116e形成在保護層122e上和/或上方(例如，在空腔202e內)。使用與結合圖2D和/或圖4C描述的技術類似的技術，沉積工具組和/或平坦化工具組可以在保護層122e上和/或上方形成內連線結構116e。

在保護層上和/或上方形成內連線結構116e之後，中介物結構506e可以與內連線結構陣列(例如，圖5的內連線結構陣列508c、圖6的內連線結構陣列508d、或另一個內連線結構陣列)接合。在一些實施方式中，將中介物結構506e與內連線 結構陣列接合包括使用焊球形成製程或凸塊製程將中介物結構506e填充到內連線結構陣列中。在一些實施方式中，將中介物結構506e與內連線結構陣列接合包括將中介物接合至包括內連線結構陣列的另一結構(例如，使用引線接合製程或表面貼裝製程)。

雖然圖7A至圖7D示出了示例性的一系列製造操作，在一些實施方式中，該一系列製造操作可以包括與圖7A至圖7D中描繪的那些相比附加的製造操作、更少的製造操作、不同的製造操作或者不同佈置的製造操作。另外或替代地，一個或多個製造操作可以由除了結合圖7A至圖7D描述的那些之外的其他半導體處理工具來執行。

如結合圖5至圖7D所描述的，半導體封裝(例如，半導體封裝502c和/或502d)包括積體電路裝置(例如，一個或多個積體電路晶粒504c和/或504d)。半導體封裝包括內連線結構陣列(例如，內連線結構陣列508c和/或508d)。半導體封裝包括位於積體電路裝置和內連線結構陣列之間的中介物結構(例如，中介物結構506c和/或506d)。中介物結構包括多層結構(例如，多層結構102c和/或102d)，其包括金屬環結構(例如，金屬環結構108c和/或108d)和金屬層(例如，金屬層110c和/或110d)在金屬環結構之上與金屬環結構連接。中介物結構包括位於多層結構下方的半導體層結構(例如，半導體層結構104c和/或104d)以及穿過多層結構的內連線結構(例如，內連 線結構116c和/或116c)沿著金屬環結構的近似中心軸(例如，近似中心軸118c和/或118d)，並且到金屬層上。中介物結構更包括位於內連線結構和金屬環結構之間的保護層(例如，保護層122c和/或122d)。

圖8是與半導體裝置及其製造方法相關聯的示例製程800的流程圖。在一些實施方式中，圖8的一個或多個製程方框由如結合圖2A至圖2D、圖4A至圖4C、圖7A至圖7D以及本文其他地方描述的一個或多個半導體處理工具來執行。

如圖8所示，製程800可以包括形成包括金屬環結構的多層結構(方塊810)。例如，一個或多個半導體處理工具可以形成包括金屬環結構(例如，金屬環結構108)的多層結構(例如，多層結構102)，如本文所述。

如圖8進一步所示，製程800可以包括在金屬環結構內的一層或多層介電層內並且沿著金屬環結構的近似中心軸形成空腔(方塊820)。例如，一個或多個半導體處理工具可以在金屬環結構內的一層或多層介電層(例如，一層或多層介電層106)內並且沿著近似中心軸(例如，如本文所述，金屬環結構的近似中心軸118)。

如圖8進一步所示，製程800可以包括在空腔內形成保護層(方塊830)。例如，一個或多個半導體加工工具可以在空腔內形成保護層(例如，保護層122)，如本文所述。

如圖8進一步所示，製程800可以包括在保護層之上形 成內連線結構(方塊840)。例如，一種或多種半導體處理工具可以在保護層上方形成內連線結構(例如，內連線結構116)，如本文所述。

製程800可以包括另外的實現方式，例如下面描述的和/或與本文別處描述的一個或多個其他過程相結合的任何單個實現方式或實現方式的任何組合。

在第一實施方式中，形成空腔包括暴露金屬環結構內的一層或多層介電層的部分，以沿著金屬環結構的內表面形成介電側壁結構(例如，介電側壁結構120)。

在第二實施方式中，單獨或與第一實施方式組合，在空腔內形成保護層包括在介電側壁結構的表面上形成保護層。

在第三實施方式中，單獨或與第一和第二實施方式中的一個或多個結合，形成多層結構包括在金屬環結構下方形成與金屬環結構直接連接的金屬層(例如，金屬層110)。

在第四實施方式中，單獨或與第一至第三實施方式中的一個或多個結合，形成空腔包括形成穿過半導體層結構(例如，半導體層結構104a)的第一空腔(例如，空腔202a)。在多層結構上方，更包括穿過保護層形成第二空腔(例如，空腔202b)以暴露金屬層。

在第五實施方式中，單獨或與第一至第四實施方式中的一個或多個結合，在保護層上方形成內連線結構包括在第二空腔中形成部分的內連線結構以連接內連線結構和金屬層。

在第六實施方式中，單獨或與第一至第五實施方式中的一個或多個結合，形成空腔包括在半導體層結構(例如，半導體層結構104b)位於多層結構下方(例如，位於多層結構102b下方)形成部分的空腔(例如，空腔202c的一部分)。

在第七實施方式中，單獨或與第一至第六實施方式中的一個或多個結合，在空腔內形成保護層包括在半導體層結構的表面(半導體層結構104b的表面)上形成部分的保護層被空腔的一部分(例如，空腔202c的一部分)暴露。

在第八實施方式中，單獨或與第一至第七實施方式中的一個或多個結合，在保護層上方形成內連線結構包括形成內連線結構以包括穿透的部分(例如，內連線結構116b的一部分)進入半導體層結構(例如，半導體層結構104b)。

在第九實施方式中，單獨或與第一至第八實施方式中的一個或多個組合，製程800包括將包括多層結構的中介物結構(例如，中介物結構506)與內連線結構陣列(例如，內連線結構陣列508)作為形成半導體封裝(例如，半導體封裝502)的一部分。

儘管圖8示出了製程800的示例方框，但是在一些實施方式中，製程800包括與圖8中描繪的那些相比的附加方框、更少的方框、不同的方框或不同佈置的方框。附加地或替代地，製程800的兩個或更多個方框可以並行執行。

如與圖2A至圖2D、圖4A至圖4C、圖7A至圖7D和 圖8所描述的那樣，一系列半導體製造操作可以包括形成包括金屬環結構的多層結構。這一系列半導體製造操作包括在金屬環結構內的一層或多層介電層內並且沿著金屬環結構的近似中心軸形成空腔。此外，這一系列的半導體製造操作包括在空腔內形成保護層。這一系列的半導體製造操作包括在保護層上方形成內連線結構。

這一系列的半導體製造操作可以應用於半導體裝置(例如，半導體晶粒或半導體封裝)的形成。可以在用於製造半導體晶粒的半導體晶圓製造設施中執行一項或多項半導體製造操作。另外或替代地，一個或多個半導體製造操作可以在用於組裝和測試半導體封裝的外包組裝和測試(outsourced assembly and test，OSAT)製造設施中執行。

本文的一些實施方式提供了半導體裝置和用於形成半導體裝置的方法。半導體裝置的多層結構包括金屬環結構和沿著金屬環結構的內部側壁的介電側壁結構。內連線結構(例如，矽通孔內連線結構)沿著金屬環結構的中心內軸。保護層位於內連線結構和介電側壁結構之間。

在用導電材料填充空腔以形成內連線結構的沉積操作期間，保護層可以保護介電側壁結構免受損壞(例如，分層效應和/或點蝕)。此外，保護層可以抑制導電材料擴散到介電側壁結構和/或金屬環結構中。

如此一來，包括內連線結構並使用保護層形成的半導體 裝置的質量和/或可靠性相對於包括內連線結構但不使用保護層形成的另一半導體裝置得到改善。通過提高半導體裝置的質量和/或可靠性，用於製造和支持包括內連線結構的半導體裝置的體積的資源量(例如，原材料、勞動力、半導體製造工具和/或計算資源)減少。

如上面更詳細地描述的，本文描述的一些實施方式提供了一種裝置。該裝置包括多層結構，該多層結構包括金屬環結構和沿著金屬環結構的內表面的介電側壁結構。該裝置包括沿著金屬環結構的近似中心軸設置的內連線結構。該裝置包括位於內連線結構和介電側壁結構之間的保護層。

在一些實施例中，其中所述內連線結構穿過所述多層結構之上的半導體層結構。

在一些實施例中，所述裝置更包括：金屬層，位於所述金屬環結構底部與所述金屬環結構連接，其中所述金屬層和所述保護層是分離的，以及其中所述金屬層與所述內連線結構連接。

在一些實施例中，其中所述內連線結構穿透到所述多層結構下方的半導體層中。

在一些實施例中，其中所述保護層包括：氧化物材料。

如上面更詳細地描述的，本文描述的一些實施方式提供了一種半導體封裝。半導體封裝包括積體電路裝置。半導體封裝包括內連線結構陣列。半導體封裝包括位於積體電路裝置和內連線結構陣列之間的中介物結構。中介物結構包括多層結構，該多 層結構包括金屬環結構和在金屬環結構上方與金屬環結構連接的金屬層。中介物結構包括位於多層結構下方的半導體層結構以及穿過半導體層結構、沿著金屬環結構的近似中心軸並到達金屬層上的內連線結構。中介物結構更包括位於內連線結構和金屬環結構之間的保護層。

在一些實施例中，其中所述保護層直接與所述金屬環結構的內表面連接。

在一些實施例中，半導體封裝，更包括：介電側壁結構，位於所述金屬環結構的內表面與所述保護層之間。

在一些實施例中，其中所述內連線結構包括錐形形狀。

如上面更詳細地描述的，本文描述的一些實施方式提供了一種方法。該方法包括形成包括金屬環結構的多層結構。該方法包括在金屬環結構內的一層或多層介電層內並且沿著金屬環結構的近似中心軸形成空腔。該方法包括在空腔內形成保護層。該方法包括在保護層上方形成內連線結構。

在一些實施例中，其中形成所述空腔包括：暴露所述金屬環結構內的所述一層或多層介電層的部分，以沿著所述金屬環結構的內表面形成介電側壁結構。

在一些實施例中，其中在所述空腔內形成所述保護層包括：在所述介電側壁結構的表面上形成所述保護層。

在一些實施例中，其中形成所述多層結構包括：在所述金屬環結構下方形成與所述金屬環結構直接連接的金屬層。

在一些實施例中，其中形成所述空腔包括形成穿過所述多層結構上方的半導體層結構的第一空腔，並且更包括：形成穿過所述保護層的第二空腔以暴露出所述金屬層。

在一些實施例中，其中在所述保護層上方形成所述內連線結構包括：在所述第二空腔中形成連接所述內連線結構和所述金屬層的所述內連線結構的部分。

在一些實施例中，其中形成所述空腔包括：在所述多層結構下方的半導體層結構中形成所述空腔的部分。

在一些實施例中，其中在所述空腔內形成所述保護層包括：在由所述空腔的所述部分暴露的所述半導體層結構的表面上形成所述保護層的部分。

在一些實施例中，其中在所述保護層上方形成所述內連線結構包括：形成所述內連線結構以包括穿透到所述半導體層結構中的部分。

在一些實施例中，所述方法更包括：將包括所述多層結構的中介物結構與內連線結構陣列接合，作為形成半導體封裝的一部分。

如本文所使用的，術語“和/或”當與多個項目結合使用時，旨在覆蓋多個項目中的每一個單獨的以及多個項目的任何和所有組合。例如，“A和/或B”涵蓋“A和B”、“A和非B”以及“B和非A”。

如本文所使用的，“滿足閾值”根據上下文可以指大於 閾值、大於或等於閾值、小於閾值、小於或等於閾值、等於閾值、不等於閾值等的值。

前述內容概述了若干實施例的特徵，以使熟習此項技術者可更佳地理解本揭露的各個態樣。熟習此項技術者應理解，他們可容易地使用本揭露作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的及/或達成與本文中所介紹的實施例相同的優點。熟習此項技術者亦應認識到，該些等效構造並不背離本揭露的精神及範圍，而且他們可在不背離本揭露的精神及範圍的條件下在本文中對其作出各種改變、替換及變更。

100:半導體結構

102a:多層結構

104a:半導體層結構

106a:介電層

108a:金屬環結構

110a:金屬層

112a:半導體層

114a:淺溝渠隔離區

116a:內連線結構

118a:近似中心軸

120a:介電側壁結構

122a:保護層

Claims (10)

1. 一種半導體裝置，包括：多層結構，包括：金屬環結構；以及沿著所述金屬環結構的內表面的介電側壁結構；沿著所述金屬環結構的近似中心軸設置的內連線結構；以及保護層，位於所述內連線結構和所述介電側壁結構之間，其中所述介電側壁結構位於所述金屬環結構與所述內連線結構之間，其中所述內連線結構穿過所述多層結構之上的半導體層結構。
2. 如請求項1所述的半導體裝置，其中所述保護層包括氧化物材料。
3. 如請求項1所述的半導體裝置，更包括：金屬層，位於所述金屬環結構底部與所述金屬環結構連接，其中所述金屬層和所述保護層是分離的，以及其中所述金屬層與所述內連線結構連接。
4. 一種半導體封裝，包括：積體電路裝置；內連線結構陣列；以及中介物結構，位於所述積體電路裝置和所述內連線結構陣列之間，所述中介物結構包括： 多層結構，包括：金屬環結構；以及金屬層，位於所述金屬環結構上方與金屬環結構連接；半導體層結構，位於所述多層結構下方；內連線結構，穿過所述半導體層結構，且沿著所述金屬環結構的近似中心軸到達所述金屬層上；以及保護層，位於所述內連線結構與所述金屬環結構之間，其中所述保護層直接與所述金屬環結構的內表面連接。
5. 如請求項4所述的半導體封裝，其中所述內連線結構包括錐形形狀。
6. 如請求項4所述的半導體封裝，其中所述內連線結構對應於矽通孔結構。
7. 一種半導體裝置的製造方法，包括：形成包括金屬環結構的多層結構；在所述金屬環結構內的一層或多層介電層內並沿著所述金屬環結構的近似中心軸形成空腔；在所述空腔內形成保護層；以及在所述保護層上方形成內連線結構。
8. 如請求項7所述的方法，其中形成所述空腔包括：暴露所述金屬環結構內的所述一層或多層介電層的部分，以沿著所述金屬環結構的內表面形成介電側壁結構。
9. 如請求項7所述的方法，其中形成所述多層結構包括：在所述金屬環結構下方形成與所述金屬環結構直接連接的金屬層。
10. 如請求項7所述的方法，其中形成所述空腔包括：在所述多層結構下方的半導體層結構中形成所述空腔的部分。

Images