TWI888169B - 靜電防護電路及其電壓偵測電路 - Google Patents

Abstract

一種電壓偵測電路。靜電偵測電路的第一及第二偵測反相器接收偵測訊號輸出為反相偵測訊號及輸出偵測訊號至第一及第二偵測輸出端。回授偵測電路接收偵測訊號輸出為反相回授偵測訊號。第一電晶體耦接於第一偵測輸出端及接地端。第二電晶體耦接於第二偵測輸出端及第一閘極，且第二閘極受控於反相回授偵測訊號。第三電晶體耦接於第一閘極及接地端，且第三閘極受控於反相回授偵測訊號。偵測訊號位於高態時，反相回授偵測訊號使第二電晶體導通，使第三電晶體關閉，進而使第一電晶體導通。偵測訊號位於低態時，反相回授偵測訊號使第二電晶體關閉，使第三電晶體導通，進而使第一電晶體關閉。

Description

靜電防護電路及其電壓偵測電路

本發明是關於電壓偵測技術，尤其是關於一種靜電防護電路及其電壓偵測電路。

電壓偵測技術可應用於例如，但不限於靜電放電(electrostatic discharge；ESD)電路的設計中。由於靜電放電會造成電子元件、儀器設備永久性損壞，因此積體電路產品可產品透過靜電防護的元件或是電路並搭配測試來增強積體電路對於靜電放電的保護能力，進而提升電子產品的良率。其中，電壓偵測電路的穩定性對於靜電放電電路是否能進行足夠長時間的放電以及是否能在放電完成後穩定關閉，具有相當大的影響。

鑑於先前技術的問題，本發明之一目的在於提供一種靜電防護電路及其電壓偵測電路，以改善先前技術。

本發明包含一種電壓偵測電路，包含：靜電偵測電路、回授偵測電路、第一電晶體、第二電晶體以及第三電晶體。靜電偵測電路包含：第 一偵測反相器以及第二偵測反相器。第一偵測反相器配置以自偵測輸入端接收偵測訊號反相輸出為反相偵測訊號至第一偵測輸出端。第二偵測反相器配置以自第一偵測輸出端接收反相偵測訊號反相輸出為輸出偵測訊號至第二偵測輸出端。回授偵測電路配置以接收偵測訊號反相輸出為反相回授偵測訊號。第一電晶體電性耦接於第一偵測輸出端以及接地端。第二電晶體電性耦接於第二偵測輸出端以及第一電晶體的第一閘極，且第二電晶體的第二閘極受控於反相回授偵測訊號。第三電晶體電性耦接於第一閘極以及接地端，且第三電晶體的第三閘極受控於反相回授偵測訊號。其中偵測訊號位於高態時，反相回授偵測訊號使第二電晶體導通以及使第三電晶體關閉，第二電晶體傳送輸出偵測訊號至第一閘極使第一電晶體導通。偵測訊號位於低態時，反相回授偵測訊號使第二電晶體關閉以及使第三電晶體導通，第三電晶體對第一閘極放電使第一電晶體關閉。

本發明另包含一種靜電防護電路，包含：分壓電路、電壓偵測電路、第一反相器、第二反相器、容阻電路、第一開關電路、第二開關電路、第一放電電晶體以及第二放電電晶體。分壓電路電性耦接於電壓輸入端，以在偵測輸入端產生偵測訊號，其中電壓輸入端更電性耦接於用以饋入第一電壓的第一電壓饋入端。電壓偵測電路包含：靜電偵測電路、回授偵測電路、第一電晶體、第二電晶體以及第三電晶體。靜電偵測電路包含：第一偵測反相器以及第二偵測反相器。第一偵測反相器配置以自偵測輸入端接收偵測訊號反相輸出為反相偵測訊號至第一偵測輸出端。第二偵測反相器配置以自第一偵測輸出端接收反相偵測訊號反相輸出為輸出偵測訊號至第二偵測輸出端。回授偵測電路配置以接收偵測訊號反相輸出為反相回授 偵測訊號。第一電晶體電性耦接於第一偵測輸出端以及接地端。第二電晶體電性耦接於第二偵測輸出端以及第一電晶體的第一閘極，且第二電晶體的第二閘極受控於反相回授偵測訊號。第三電晶體電性耦接於第一閘極以及接地端，且第三電晶體的第三閘極受控於反相回授偵測訊號。其中偵測訊號位於高態時，反相回授偵測訊號使第二電晶體導通以及使第三電晶體關閉，第二電晶體傳送輸出偵測訊號至第一閘極使第一電晶體導通。偵測訊號位於低態時，反相回授偵測訊號使第二電晶體關閉以及使第三電晶體導通，第三電晶體對第一閘極放電使第一電晶體關閉。第一反相器具有第一反相器輸入端以及第一反相器輸出端，並電性耦接於第一電壓饋入端以及第二反相器輸入端之間。第二反相器具有第二反相器輸入端以及第二反相器輸出端，並電性耦接於第一反相器輸出端以及接地端之間。容阻電路包含電阻以及電容電路，電容電路透過電阻電性耦接於第一電壓饋入端並據以充電，以提供電荷至第一反相器輸入端以及第二反相器輸入端。第一開關電路電性耦接於第一反相器輸入端與第二反相器輸入端其中之一以及接地端之間。第二開關電路電性耦接於用以饋入第二電壓的第二電壓饋入端以及第二反相器輸入端之間。第一放電電晶體以及第二放電電晶體電性串聯於第一電壓饋入端以及接地端之間，分別受控於第一反相器輸出端以及第二反相器輸出端的電壓。其中抬升偵測訊號在靜電輸入發生時使第一開關電路導通以及使第二開關電路關閉，以使第一放電電晶體以及第二放電電晶體導通而對電壓輸入端進行放電。

本發明更包含一種靜電防護電路，包含：分壓電路、電壓偵測電路、第一反相器、第二反相器、反相器控制電路、第一開關電路、第二開 關電路、第一放電電晶體以及第二放電電晶體。分壓電路電性耦接於電壓輸入端，以在偵測輸入端產生偵測訊號，其中電壓輸入端更電性耦接於用以饋入第一電壓的第一電壓饋入端。電壓偵測電路包含：靜電偵測電路、回授偵測電路、第一電晶體、第二電晶體以及第三電晶體。靜電偵測電路包含：第一偵測反相器以及第二偵測反相器。第一偵測反相器配置以自偵測輸入端接收偵測訊號反相輸出為反相偵測訊號至第一偵測輸出端。第二偵測反相器配置以自第一偵測輸出端接收反相偵測訊號反相輸出為輸出偵測訊號至第二偵測輸出端。回授偵測電路配置以接收偵測訊號反相輸出為反相回授偵測訊號。第一電晶體電性耦接於第一偵測輸出端以及接地端。第二電晶體電性耦接於第二偵測輸出端以及第一電晶體的第一閘極，且第二電晶體的第二閘極受控於反相回授偵測訊號。第三電晶體電性耦接於第一閘極以及接地端，且第三電晶體的第三閘極受控於反相回授偵測訊號。其中偵測訊號位於高態時，反相回授偵測訊號使第二電晶體導通以及使第三電晶體關閉，第二電晶體傳送輸出偵測訊號至第一閘極使第一電晶體導通。偵測訊號位於低態時，反相回授偵測訊號使第二電晶體關閉以及使第三電晶體導通，第三電晶體對第一閘極放電使第一電晶體關閉。第一反相器具有第一反相器輸入端以及第一反相器輸出端，並電性耦接於第一電壓饋入端以及第二反相器輸入端之間。第二反相器具有第二反相器輸入端以及第二反相器輸出端，並電性耦接於第一反相器輸出端以及接地端之間。第一反相器具有第一反相器輸入端以及第一反相器輸出端，並電性耦接於第一電壓饋入端以及第二反相器輸入端之間。第二反相器具有第二反相器輸入端以及第二反相器輸出端，並電性耦接於第一反相器輸出端以及接地 端之間。反相器控制電路配置以對抬升偵測訊號根據第一電壓運作，以進行電壓抬升並產生與抬升偵測訊號反相的控制訊號至第一反相器輸入端。第一開關電路電性耦接於第一反相器輸入端與第二反相器輸入端其中之一以及接地端之間。第二開關電路電性耦接於用以饋入第二電壓的第二電壓饋入端以及第二反相器輸入端之間。第一放電電晶體以及第二放電電晶體電性串聯於第一電壓饋入端以及接地端之間，分別受控於第一反相器輸出端以及第二反相器輸出端的電壓。其中抬升偵測訊號在靜電輸入發生時使第一開關電路導通以及使第二開關電路關閉，以使第一放電電晶體以及第二放電電晶體導通而對電壓輸入端進行放電。

有關本案的特徵、實作與功效，茲配合圖式作較佳實施例詳細說明如下。

100:靜電防護電路

110:分壓電路

115A:第一阻性電路

115B:第二阻性電路

120:電壓偵測電路

130:第一反相器

140:第二反相器

150:容阻電路

155:電容電路

160:第一開關電路

170:第二開關電路

210:靜電偵測電路

220、520:回授偵測電路

230:負載電路

300:分壓調整電路

310:第一阻性元件

320:第二阻性元件

400:電壓抬升電路

600:靜電防護電路

650:反相器控制電路

C1、C2:電容

CS:控制訊號

D11~D13、D21~D21:二極體

DFI:反相回授偵測訊號

DFO:輸出回授偵測訊號

DS、DS':偵測訊號

DSI:反相偵測訊號

DSO、DSO':輸出偵測訊號

DT:偵測輸入端

GND:接地端

IND1:第一偵測反相器

IND2:第二偵測反相器

IND3~IND4:偵測反相器

INF1:第一回授反相器

INF2:第二回授反相器

IO:電壓輸入端

MN1:第一電晶體

MN2、MP2:第二電晶體

MN3:第三電晶體

MND1:第一放電電晶體

MND2:第二放電電晶體

MNI1:N型電晶體

MNI2:N型電晶體

MNS1:第一N型開關電晶體

MNS2:第二N型開關電晶體

MPI1:P型電晶體

MPI2:P型電晶體

MPS:P型開關電晶體

MR1、MR2:負載電晶體

NI1:第一反相器輸入端

NI2:第二反相器輸入端

NO1:第一反相器輸出端

NO2:第二反相器輸出端

NOF1:第一回授輸出端

NOF2:第二回授輸出端

NOT1:第一偵測輸出端

NOT2:第二偵測輸出端

R1:電阻

RD1、RD2:電阻

VDD1:第一操作電壓

VDD2:第二操作電壓

VDD3:第三操作電壓

〔圖1〕顯示本發明之一實施例中，一種靜電防護電路的電路圖；〔圖2〕顯示本發明之一實施例中，圖1中的電壓偵測電路更詳細的電路圖；〔圖3A〕至〔圖3C〕顯示本發明之另一實施例中，圖1中的電壓偵測電路更詳細的電路圖；〔圖4A〕至〔圖4B〕顯示本發明之又一實施例中，圖1中的電壓偵測電路更詳細的電路圖；〔圖5〕顯示本發明之再一實施例中，圖1中的電壓偵測電路更詳細的電路圖；以及 〔圖6〕顯示本發明之另一實施例中，一種靜電防護電路的電路圖。

本發明之一目的在於提供一種靜電防護電路及其電壓偵測電路，藉由電壓偵測電路中第一電晶體的設置來延長靜電放電的時間與強化靜電放電機制的關閉，同時藉由回授偵測電路對第二電晶體以及第三電晶體的控制來進一步控制第一電晶體的開關，避免第一電晶體在部分情境下誤開與無法關閉的狀況發生。

請參照圖1。圖1顯示本發明之一實施例中，一種靜電防護電路100的電路圖。靜電防護電路100包含：分壓電路110、電壓偵測電路120、第一反相器130、第二反相器140、容阻電路150、第一開關電路160、第二開關電路170、第一放電電晶體MND1以及第二放電電晶體MND2。

分壓電路110電性耦接於電壓輸入端IO，以在偵測輸入端DT產生偵測訊號DS。電壓輸入端IO可為配置以接收電源訊號的電源接腳或是收發資料訊號的輸出輸入接腳。於一實施例中，電壓輸入端IO可包含一個或多個並聯在一起的接腳。

於一實施例中，電壓輸入端IO更電性耦接於用以饋入第一操作電壓VDD1的第一電壓饋入端。於一實施例中，第一操作電壓VDD1可為例如但不限於3.3伏特。

於一實施例中，分壓電路110包含第一阻性電路115A以及第二阻性電路115B，透過偵測輸入端DT相串聯於電壓輸入端IO以及接地端GND之間。於一實施例中，靜電防護電路100可設置於一個電子裝置(未繪示)中，並在電子裝置運作時透過電壓輸入端IO接收到電源訊號或資料訊號，並根 據第一阻性電路115A以及第二阻性電路115B之間的阻值比例，在偵測輸入端DT產生偵測訊號DS。

電壓偵測電路120配置以對偵測訊號DS根據具有小於第一操作電壓VDD1的第二操作電壓VDD2運作，以產生與偵測訊號DS同相的輸出偵測訊號DSO。於一實施例中，第二操作電壓VDD2為例如但不限於1.8伏特，且可由第一操作電壓VDD1分壓產生或由另一獨立電壓產生。關於電壓偵測電路120的詳細結構，請容後再述。

第一反相器130具有第一反相器輸入端NI1以及第一反相器輸出端NO1。第二反相器140具有第二反相器輸入端NI2以及第二反相器輸出端NO2。

第一反相器130電性耦接於用以饋入第一操作電壓VDD1的第一電壓饋入端以及第二反相器輸入端NI2之間，且包含互相串聯的P型電晶體MPI1以及N型電晶體MNI1。第二反相器140電性耦接於第一反相器輸出端NO1以及接地端GND之間，且包含互相串聯的P型電晶體MPI2以及N型電晶體MNI2。

容阻電路150包含電阻R1以及電容電路155。電容電路155透過電阻R1電性耦接於第一電壓饋入端並據以充電，以提供電荷至第一反相器輸入端NI1以及第二反相器輸入端NI2。於本實施例中，電阻R1電性耦接於第一電壓饋入端以及第一反相器輸入端NI1之間。電容電路155包含相串聯的兩個電容C1以及C2，其中電容C1電性耦接於第一反相器輸入端NI1以及第二反相器輸入端NI2之間，電容C2電性耦接於第二反相器輸入端NI2以及接地端GND之間。

第一開關電路160電性耦接於第一反相器輸入端NI1以及接地端GND之間。於一實施例中，第一開關電路160包含相串聯的第一N型開關電晶體MNS1以及第二N型開關電晶體MNS2。第一N型開關電晶體MNS1受控於第二操作電壓VDD2而導通，第二N型開關電晶體MNS2受控於輸出偵測訊號DSO。

第二開關電路170電性耦接於用以饋入第二操作電壓VDD2的第二電壓饋入端以及第二反相器輸入端NI2之間。於一實施例中，第二開關電路170包含P型開關電晶體MPS，受控於輸出偵測訊號DSO。

第一放電電晶體MND1以及第二放電電晶體MND2電性串聯於用以饋入第一操作電壓VDD1的第一電壓饋入端以及接地端GND之間，以在導通時對電性耦接於第一電壓饋入端的電壓輸入端IO進行放電。第一放電電晶體MND1受控於第一反相器輸出端NO1的電壓。第二放電電晶體MND2受控於第二反相器輸出端NO2的電壓。

在電壓輸入端IO的電壓大小並未超過預設準位，例如僅接收到電源訊號或資料訊號而未接收到例如以實際的靜電產生或是過度電性應力(electrical over shoot；EOS)造成的靜電輸入ES時，靜電防護電路100是運作於正常運作模式。分壓電路110在偵測輸入端DT產生的偵測訊號DS將位於低態準位(0)。輸出偵測訊號DSO由於電壓偵測電路120的運作而位於低態準位(0)。

第一開關電路160將由於輸出偵測訊號DSO而關閉，使第一反相器輸入端NI1因為第一操作電壓VDD1對容阻電路150中的電容電路155充電而位於3.3伏特的高態準位(1)。第二開關電路170將由於輸出偵測訊號DSO 而導通，並根據第二操作電壓VDD2對第二反相器輸入端NI2充電而使第二反相器輸入端NI2位於1.8伏特。具有1.8伏特的第二反相器輸入端NI2，對於N型電晶體MNI2的源極而言為可導通的狀態，而等效於高態準位(1)。

第一反相器輸入端NI1的高態準位使第一反相器130的P型電晶體MPI1以及N型電晶體MNI1分別為關閉以及導通。由於N型電晶體MNI1連接至第二反相器輸入端NI2，第一反相器輸出端NO1雖然邏輯上為低態(就第一反相器130在第一反相器輸入端NI1接收到高態準位的邏輯操作來說)，但實際的電壓大小將由於N型電晶體MNI1的導通使第一反相器輸出端NO1與第二反相器輸入端NI2連通，而為1.8伏特。

第二反相器輸入端NI2的高態準位使第二反相器140的P型電晶體MPI2以及N型電晶體MNI2分別為關閉以及導通，且使第二反相器輸出端NO2位於低態準位(0)。根據3.3伏特的第一操作電壓VDD1以及第一反相器輸出端NO1為1.8伏特的低態準位，第一放電電晶體MND1將關閉。而根據位於低態準位的第二反相器輸出端NO2，第二放電電晶體MND2將關閉。

另一方面，在電壓輸入端IO的電壓大小超過預設準位，例如在接收到電源訊號或資料訊號的同時也接收到具有瞬間大電壓的靜電輸入ES時，靜電防護電路100是運作於放電模式。此時分壓電路110在偵測輸入端DT產生的偵測訊號DS將位於高態準位(1)。輸出偵測訊號DSO由於電壓偵測電路120的運作而位於高態準位(1)。

第一開關電路160將由於輸出偵測訊號DSO而導通，進而拉低第一反相器輸入端NI1而使第一反相器輸入端NI1位於低態準位(0)。第二開 關電路170將由於輸出偵測訊號DSO而關閉，進而使第二反相器輸入端NI2為浮接(以符號"Z"標示)。

第一反相器輸入端NI1的低態準位使第一反相器130的P型電晶體MPI1以及N型電晶體MNI1分別為導通以及關閉，且使第一反相器輸出端NO1位於3.3伏特的高態準位(1)。第二反相器輸入端NI2的浮接狀態由於仍低於第一反相器輸出端NO1的高態準位，而使第二反相器140的P型電晶體MPI2以及N型電晶體MNI2同時導通。在這樣的狀況下，第二反相器輸出端NO2將位於略低於3.3伏特的高態準位(1)。

根據第一反相器輸出端NO1為3.3伏特的高態準位，第一放電電晶體MND1將導通。而根據位於高態準位的第二反相器輸出端NO2，第二放電電晶體MND2將導通。

因此，輸出偵測訊號DSO僅在靜電輸入ES發生時使第一開關電路160導通以及使第二開關電路170關閉，以使第一放電電晶體MND1以及第二放電電晶體MND2導通而對電壓輸入端IO進行放電，導致電壓輸入端IO的電壓下降而使分壓產生的偵測訊號DS回復至低態準位(0)時，靜電防護電路100也將回復運作於正常運作模式。

關於上述靜電防護電路100更詳細的結構與運作方式，可參照台灣專利申請案申請號112111207(或美國專利申請案申請號18/600815)的說明，在此不再贅述。

請參照圖2。圖2顯示本發明之一實施例中，圖1中的電壓偵測電路120更詳細的電路圖。電壓偵測電路120包含：靜電偵測電路210、回授偵測電路220、第一電晶體MN1、第二電晶體MN2以及第三電晶體MN3。

靜電偵測電路210包含：第一偵測反相器IND1以及第二偵測反相器IND2。

第一偵測反相器IND1配置以自偵測輸入端DT接收偵測訊號DS反相輸出為反相偵測訊號DSI至第一偵測輸出端NOT1。第二偵測反相器IND2配置以自第一偵測輸出端NOT1接收反相偵測訊號DSI反相輸出為輸出偵測訊號DSO至第二偵測輸出端NOT2。

回授偵測電路220配置以接收偵測訊號DS反相輸出為反相回授偵測訊號DFI。於本實施例中，回授偵測電路220包含：第一回授反相器INF1以及第二回授反相器INF2。

第一回授反相器INF1配置以自偵測輸入端DT接收偵測訊號DS反相輸出為反相回授偵測訊號DFI至第一回授輸出端NOF1。第二回授反相器INF2配置以自第一回授輸出端NOF1接收反相回授偵測訊號DFI反相輸出為輸出回授偵測訊號DFO至第二回授輸出端NOF2。

第一電晶體MN1電性耦接於第一偵測輸出端NOT1以及接地端GND。於本實施例中，第一電晶體MN1為N型電晶體，且第一電晶體MN1的第一源極電性耦接於第一偵測輸出端NOT1，第一電晶體MN1的第一汲極電性耦接於接地端GND。

第二電晶體MN2電性耦接於第二偵測輸出端NOT2以及第一電晶體MN1的第一閘極。於本實施例中，第二電晶體MN2為N型電晶體，且第二電晶體MN2的第二源極電性耦接於第二偵測輸出端NOT2，第二電晶體MN2的第二汲極電性耦接於第一電晶體MN1的第一閘極。

第二電晶體MN2的第二閘極受控於反相回授偵測訊號DFI。於本實施例中，第二電晶體MN2的第二閘極是接收由反相回授偵測訊號DFI反相產生的輸出回授偵測訊號DFO，以由輸出回授偵測訊號DFO直接控制。因此，第二電晶體MN2的第二閘極在本實施例中是間接受控於反相回授偵測訊號DFI。

第三電晶體MN3電性耦接於第一電晶體MN1的第一閘極以及接地端GND。於本實施例中，第三電晶體MN3為N型電晶體，且第三電晶體MN3的第三源極電性耦接於第一電晶體MN1的第一閘極，第三電晶體MN3的第三汲極電性耦接於接地端GND。

第三電晶體MN3的第三閘極受控於反相回授偵測訊號DFI。於本實施例中，第三電晶體MN3的第三閘極是直接接收並受控於反相回授偵測訊號DFI。

在上述連接關係中，各元件間可在不影響功能的情形下設置其他元件。舉例而言，電壓偵測電路120可選擇性更包含圖2所示的負載電路230，且第三電晶體MN3透過負載電路230電性耦接於第一電晶體MN1的第一閘極。在圖2的範例中，負載電路230是以串聯的多個負載電晶體繪示。然而在不同實施例中，負載電路230可為至少一電阻、至少一負載電晶體或至少一二極體。此外，在不同實施例中，負載電路230可由N型電晶體、P型電晶體或混合N型電晶體及P型電晶體的方式實現。

在上述電晶體的結構中，由於本領域的通常知識者當能理解N型電晶體的源極、汲極以及閘極的配置方式，因此不再於圖中對此些電晶體的源極、汲極以及閘極另以符號標示。

以下將就電壓偵測電路120依偵測訊號DS為低態以及高態的不同，而運作的正常運作模式以及放電模式進行說明。在圖1中，是根據電壓的邏輯準位大小，以"1"標示為高態，以"0"標示為低態，在各訊號以及電路節點先後標示正常運作模式以及放電模式下的邏輯準位。

當偵測訊號DS位於低態(0)時，電壓偵測電路120運作於正常運作模式。反相偵測訊號DSI由於第一偵測反相器IND1的運作而位於高態(1)。輸出偵測訊號DSO由於第二偵測反相器IND2的運作而位於低態(0)。反相回授偵測訊號DFI由於第一回授反相器INF1的運作而位於高態(1)。輸出回授偵測訊號DFO由於第二回授反相器INF2的運作而位於低態(0)。

位於高態的反相回授偵測訊號DFI間接透過位於低態的輸出回授偵測訊號DFO使第二電晶體MN2關閉，以及直接使第三電晶體MN3導通。關閉的第二電晶體MN2停止對第一閘極充電，而導通的第三電晶體MN3則對第一閘極放電使第一電晶體MN1關閉。關閉的第一電晶體MN1則停止對第一偵測輸出端NOT1放電，以持續使第一偵測輸出端NOT1輸出的反相偵測訊號DSI位於高態(1)。在上述的運作中，導通的第三電晶體MN3對第一閘極所進行放電的放電速度，可由負載電路230的阻值大小決定。

另一方面，當偵測訊號DS位於高態(1)時，電壓偵測電路120運作於放電模式。反相偵測訊號DSI由於第一偵測反相器IND1的運作而位於低態(0)。輸出偵測訊號DSO由於第二偵測反相器IND2的運作而位於高態(1)。反相回授偵測訊號DFI由於第一回授反相器INF1的運作而位於低態(0)。輸出回授偵測訊號DFO由於第二回授反相器INF2的運作而位於高態(1)。

位於低態的反相回授偵測訊號DFI間接透過位於高態的輸出回授偵測訊號DFO使第二電晶體MN2導通，以及直接使第三電晶體MN3關閉。導通的第二電晶體MN2傳送位於高態的輸出偵測訊號DSO至第一閘極以對第一閘極充電，使第一電晶體MN1導通。導通的第一電晶體MN1則將對第一偵測輸出端NOT1放電，使第一偵測輸出端NOT1輸出的反相偵測訊號DSI位於低態(0)。

須注意的是，在第一放電電晶體MND1以及第二放電電晶體MND2對電壓輸入端IO進行放電一段時間，導致電壓輸入端IO的電壓下降而使分壓產生的偵測訊號DS回復至低態準位(0)時，靜電防護電路100也將回復運作於正常運作模式。

藉由上述的結構，當靜電防護電路100及其電壓偵測電路120運作於放電模式時，即便電壓輸入端IO的電壓因為第一放電電晶體MND1以及第二放電電晶體MND2的放電而降低至低態準位，進而要使第一偵測反相器IND1在第一偵測輸出端NOT1輸出高態準位時，第一電晶體MN1將因為導通而繼續拉低第一偵測輸出端NOT1的電壓準位，進而維持輸出偵測訊號DSO為高態準位。第一放電電晶體MND1以及第二放電電晶體MND2將可因此維持更長時間的放電，使電壓輸入端IO因為靜電輸入ES造成的電荷累積有充足的時間被排放。

相對的，當第一放電電晶體MND1以及第二放電電晶體MND2的放電使電壓輸入端IO的電壓下降而使分壓產生的偵測訊號DS回復至低態(0)後，第一電晶體MN1的關閉將使第一偵測輸出端NOT1的電荷得以儲存與累積，以提高第一偵測輸出端NOT1的電壓，徹底關閉電壓偵測電路120。

請參照圖3A至圖3C。圖3A至圖3C顯示本發明之另一實施例中，圖1中的電壓偵測電路120更詳細的電路圖。圖3A至圖3C的電壓偵測電路120包含：靜電偵測電路210、回授偵測電路220、第一電晶體MN1、第二電晶體MN2以及第三電晶體MN3，且此些元件的結構與運作方式與圖2所示大同小異，在此不再就相同的結構與運作方式贅述。

圖3A至圖3C的電壓偵測電路120進一步包含分壓調整電路300。分壓調整電路300電性耦接於偵測輸入端DT以及第一偵測反相器IND1之間。

於一實施例中，分壓調整電路300包含：第一阻性元件310以及第二阻性元件320。第一阻性元件310電性耦接於偵測輸入端DT以及第一偵測反相器IND1之間。第二阻性元件320電性耦接於第一偵測反相器IND1以及接地端GND之間。

第一阻性元件310以及第二阻性元件320分別為一電阻、一負載電晶體或一二極體。圖3A中，繪示出以一個電阻RD1實現第一阻性元件310以及以一個電阻RD2實現第二阻性元件320的實施例。圖3B中，繪示出以一個負載電晶體MR1實現第一阻性元件310以及以一個負載電晶體MR2實現第二阻性元件320的實施例。圖3C中，則繪示出以三個二極體D11~D13實現第一阻性元件310以及以三個二極體D21~D21實現第二阻性元件320的實施例。

藉由分壓調整電路300的設置，靜電偵測電路210透過分壓調整電路300接收到的偵測訊號DS'的第一電壓準位將小於回授偵測電路220接收到的偵測訊號DS的第二電壓準位。因此，回授偵測電路220可先偵測到足夠高的電壓而使第二電晶體MN2在靜電偵測電路210起始運作前即導通，確保回 授偵測電路220在圖1的第一放電電晶體MND1以及第二放電電晶體MND2導通前就已啟動，增加電壓偵測電路120運作的穩定性。

需注意的是，上述圖式中所繪示的元件數目與類型僅為一範例，實作上分壓調整電路300可視靜電偵測電路210所需接收到的電壓準位調整元件的數目與類型。本發明並不為此所限。

請參照圖4A至圖4B。圖4A至圖4B顯示本發明之又一實施例中，圖1中的電壓偵測電路120更詳細的電路圖。圖4A至圖4B的電壓偵測電路120包含：靜電偵測電路210、回授偵測電路220、第一電晶體MN1、第二電晶體MN2以及第三電晶體MN3，且此些元件的結構與運作方式與圖2所示大同小異，在此不再就相同的結構與運作方式贅述。

圖4A的電壓偵測電路120選擇性地更包含相串聯的複數偵測反相器IND3~IND4。偵測反相器IND3~IND4電性耦接於第二偵測輸出端NOT2以接收並輸出輸出偵測訊號DSO。偵測反相器IND3~IND4的設置可具有緩衝器的功能，以增加輸出偵測訊號DSO的強度。

圖4B的電壓偵測電路120則選擇性地更包含電壓抬升電路400。電壓抬升電路400電性耦接於第二偵測輸出端NOT2以接收並輸出輸出偵測訊號DSO'，而使圖1的第一開關電路160以及第二開關電路170實際上接收到經過電壓抬升的輸出偵測訊號DSO'。電壓抬升電路400更詳細的結構與運作方式，可參照台灣專利申請案申請號112111207(或美國專利申請案申請號18/600815)的說明，在此不再贅述。

於一實施例中，電壓抬升電路400根據高於靜電偵測電路210以及回授偵測電路220的操作電壓運作。更詳細的說，於一實施例中，電壓偵測 電路120可區分為兩個部分。一個部分為電壓抬升電路400，以根據例如為1.8伏特的第二操作電壓VDD2運作。另一部分為靜電偵測電路210以及回授偵測電路220，以根據例如為0.9伏特的第三操作電壓VDD3運作。因此，電壓偵測電路120配置以將靜電偵測電路210產生的輸出偵測訊號DSO由0.9伏特提升至1.8伏特。

靜電偵測電路210以及回授偵測電路220由於以較低的電壓運作，將具有較快的反應速度而對於電壓的偵測更為靈敏。然而，在電壓偵測電路120中具有不同操作電壓的電路區塊將因上電速度不同而產生上電順序的差異。在部分技術中，當電壓偵測電路120的設計僅包含第一電晶體MN1且其第一閘極直接受控於輸出偵測訊號DSO時，將可能因為電壓抬升電路400尚未上電的未知狀態(unknown)而導致第一電晶體MN1誤啟動。在這樣的狀況下，本發明的電壓偵測電路120將可透過第二電晶體MN2以及第三電晶體MN3的設置，避免第一電晶體MN1的誤啟動。

在圖2的實施例中的部分元件，例如第一電晶體MN1、第二電晶體MN2以及第三電晶體MN3，可在適當的電路設計調整下以P型電晶體實現。以下將以第二電晶體MN2改以P型電晶體的範例進行說明。

請參照圖5。圖5顯示本發明之再一實施例中，圖1中的電壓偵測電路120更詳細的電路圖。圖5的電壓偵測電路120包含：靜電偵測電路210、第一電晶體MN1以及第三電晶體MN3，且此些元件的結構與運作方式與圖2所示大同小異，在此不再就相同的結構與運作方式贅述。

於本實施例中，電壓偵測電路120包含回授偵測電路520以及第二電晶體MP2。

第二電晶體MP2電性耦接於第二偵測輸出端NOT2以及第一電晶體MN1的第一閘極。於本實施例中，第二電晶體MP2為P型電晶體，且第二電晶體MP2的第二汲極電性耦接於第二偵測輸出端NOT2，第二電晶體MN2的第二源極電性耦接於第一電晶體MN1的第一閘極。

回授偵測電路520僅包含第一回授反相器INF1，以自偵測輸入端DT接收偵測訊號DS反相輸出為反相回授偵測訊號DFI至第一回授輸出端NOF1。在這樣的狀況下，與第三電晶體MN3的第三閘極的運作方式相同，第二電晶體MP2的第二閘極是直接接收並受控於反相回授偵測訊號DFI。第二電晶體MP2在正常運作模式以及放電模式的運作方式將與圖2的第二電晶體MN2相同，在此不再贅述。

上述各實施例中的電壓偵測電路可應用於其他的靜電防護電路的設計中。

請參照圖6。圖6顯示本發明之另一實施例中，一種靜電防護電路600的電路圖。類似於圖1的靜電防護電路100，靜電防護電路600包含：分壓電路110、電壓偵測電路120、第一反相器130、第二反相器140、第一開關電路160、第二開關電路170、第一放電電晶體MND1以及第二放電電晶體MND2。此些元件的結構與運作方式與圖1所示大同小異，在此不再就相同的結構與運作方式贅述。

於本實施例中，靜電防護電路600包含反相器控制電路650。反相器控制電路650配置以對輸出偵測訊號DSO根據第一操作電壓VDD1運作，以進行電壓抬升並產生與輸出偵測訊號DSO反相的控制訊號CS至第一反相器輸入端NI1。

除了藉由反相器控制電路650取代靜電防護電路100的容阻電路150的結構來運作以外，靜電防護電路600的其他運作與靜電防護電路100大同小異。關於上述靜電防護電路600以及其包含的反相器控制電路650更詳細的結構與運作方式，可參照台灣專利申請案申請號112111220(或美國專利申請案申請號18/600817)的說明，在此不再贅述。

上述各實施例中的電壓偵測電路亦可在其他實施例應用於其他的電路中。本發明的電壓偵測電路並不侷限於靜電防護電路的應用。

需注意的是，上述的實施方式僅為一範例。於其他實施例中，本領域的通常知識者當可在不違背本發明的精神下進行更動。

綜合上述，本發明中靜電防護電路及其電壓偵測電路可藉由電壓偵測電路中第一電晶體的設置來延長靜電放電的時間與強化靜電放電機制的關閉，同時藉由回授偵測電路對第二電晶體以及第三電晶體的控制來進一步控制第一電晶體的開關，避免第一電晶體在部分情境下誤開與無法關閉的狀況發生。

雖然本案之實施例如上所述，然而該些實施例並非用來限定本案，本技術領域具有通常知識者可依據本案之明示或隱含之內容對本案之技術特徵施以變化，凡此種種變化均可能屬於本案所尋求之專利保護範疇，換言之，本案之專利保護範圍須視本說明書之申請專利範圍所界定者為準。

120:電壓偵測電路

210:靜電偵測電路

220:回授偵測電路

230:負載電路

DFI:反相回授偵測訊號

DFO:輸出回授偵測訊號

DS:偵測訊號

DSI:反相偵測訊號

DSO:輸出偵測訊號

DT:偵測輸入端

GND:接地端

IND1:第一偵測反相器

IND2:第二偵測反相器

INF1:第一回授反相器

INF2:第二回授反相器

MN1:第一電晶體

MN2:第二電晶體

MN3:第三電晶體

NOF1:第一回授輸出端

NOF2:第二回授輸出端

NOT1:第一偵測輸出端

NOT2:第二偵測輸出端

VDD2:第二操作電壓

Claims (10)

1. 一種電壓偵測電路，包含： 一靜電偵測電路，包含： 一第一偵測反相器，配置以自一偵測輸入端接收一偵測訊號反相輸出為一反相偵測訊號至一第一偵測輸出端；以及 一第二偵測反相器，配置以自該第一偵測輸出端接收該反相偵測訊號反相輸出為一輸出偵測訊號至一第二偵測輸出端； 一回授偵測電路，配置以接收該偵測訊號反相輸出為一反相回授偵測訊號； 一第一電晶體，電性耦接於該第一偵測輸出端以及一接地端； 一第二電晶體，電性耦接於該第二偵測輸出端以及該第一電晶體的一第一閘極，且該第二電晶體的一第二閘極受控於該反相回授偵測訊號；以及 一第三電晶體，電性耦接於該第一閘極以及該接地端，且該第三電晶體的一第三閘極受控於該反相回授偵測訊號； 其中該偵測訊號位於一高態時，該反相回授偵測訊號使該第二電晶體導通以及使該第三電晶體關閉，該第二電晶體傳送該輸出偵測訊號至該第一閘極使該第一電晶體導通；以及 該偵測訊號位於一低態時，該反相回授偵測訊號使該第二電晶體關閉以及使該第三電晶體導通，該第三電晶體對該第一閘極放電使該第一電晶體關閉。
2. 如請求項1所述之電壓偵測電路，更包含一分壓調整電路，電性耦接於該偵測輸入端以及該第一偵測反相器之間，以使該靜電偵測電路透過該分壓調整電路接收到的該偵測訊號的一第一電壓準位小於該回授偵測電路接收到的該偵測訊號的一第二電壓準位。
3. 如請求項2所述之電壓偵測電路，其中該分壓調整電路包含： 一第一阻性元件，電性耦接於該偵測輸入端以及該第一偵測反相器之間；以及 一第二阻性元件，電性耦接於該第一偵測反相器以及該接地端之間。
4. 如請求項1所述之電壓偵測電路，更包含一負載電路，該第三電晶體透過該負載電路電性耦接於該第一閘極。
5. 如請求項1所述之電壓偵測電路，其中該第二電晶體為一P型電晶體，以直接受控於該反相回授偵測訊號，該回授偵測電路包含： 一第一回授反相器，配置以自該偵測輸入端接收該偵測訊號反相輸出為一反相回授偵測訊號至一第一回授輸出端。
6. 如請求項1所述之電壓偵測電路，其中該第二電晶體為一N型電晶體，且該回授偵測電路包含： 一第一回授反相器，配置以自該偵測輸入端接收該偵測訊號反相輸出為一反相回授偵測訊號至一第一回授輸出端；以及 一第二回授反相器，配置以自該第一回授輸出端接收該反相回授偵測訊號反相輸出為一輸出回授偵測訊號至一第二回授輸出端，以使該第二電晶體直接受控於該輸出回授偵測訊號。
7. 如請求項1所述之電壓偵測電路，其中該電壓偵測電路更包含相串聯的複數偵測反相器，電性耦接於該第二偵測輸出端以接收並輸出該輸出偵測訊號。
8. 如請求項1所述之電壓偵測電路，其中該電壓偵測電路更包含一電壓抬升電路，電性耦接於該第二偵測輸出端以接收並輸出該輸出偵測訊號，其中該電壓抬升電路根據高於該靜電偵測電路以及該回授偵測電路的一操作電壓運作。
9. 一種靜電防護電路，包含： 一分壓電路，電性耦接於一電壓輸入端，以在一偵測輸入端產生一偵測訊號，其中該電壓輸入端更電性耦接於用以饋入一第一電壓的一第一電壓饋入端； 一電壓偵測電路，包含： 一靜電偵測電路，包含： 一第一偵測反相器，配置以自一偵測輸入端接收一偵測訊號反相輸出為一反相偵測訊號至一第一偵測輸出端；以及 一第二偵測反相器，配置以自該第一偵測輸出端接收該反相偵測訊號反相輸出為一輸出偵測訊號至一第二偵測輸出端； 一回授偵測電路，配置以接收該偵測訊號反相輸出為一反相回授偵測訊號； 一第一電晶體，電性耦接於該第一偵測輸出端以及一接地端； 一第二電晶體，電性耦接於該第二偵測輸出端以及該第一電晶體的一第一閘極，且該第二電晶體的一第二閘極受控於該反相回授偵測訊號；以及 一第三電晶體，電性耦接於該第一閘極以及該接地端，且該第三電晶體的一第三閘極受控於該反相回授偵測訊號，其中該偵測訊號位於一高態時，該反相回授偵測訊號使該第二電晶體導通以及使該第三電晶體關閉，該第二電晶體傳送該輸出偵測訊號至該第一閘極使該第一電晶體導通，該偵測訊號位於一低態時，該反相回授偵測訊號使該第二電晶體關閉以及使該第三電晶體導通，該第三電晶體對該第一閘極放電使該第一電晶體關閉； 一第一反相器，具有一第一反相器輸入端以及一第一反相器輸出端，並電性耦接於該第一電壓饋入端以及一第二反相器輸入端之間； 一第二反相器，具有該第二反相器輸入端以及一第二反相器輸出端，並電性耦接於該第一反相器輸出端以及一接地端之間； 一容阻電路，包含一電阻以及一電容電路，該電容電路透過該電阻電性耦接於該第一電壓饋入端並據以充電，以提供電荷至該第一反相器輸入端以及該第二反相器輸入端； 一第一開關電路，電性耦接於該第一反相器輸入端與該第二反相器輸入端其中之一以及該接地端之間； 一第二開關電路，電性耦接於用以饋入一第二電壓的一第二電壓饋入端以及該第二反相器輸入端之間；以及 一第一放電電晶體以及一第二放電電晶體，電性串聯於該第一電壓饋入端以及該接地端之間，分別受控於該第一反相器輸出端以及該第二反相器輸出端的電壓； 其中該輸出偵測訊號在一靜電輸入發生於該電壓輸入端時，使該第一開關電路導通以及使該第二開關電路關閉，以使該第一放電電晶體以及該第二放電電晶體導通而對該電壓輸入端進行放電。
10. 一種靜電防護電路，包含： 一分壓電路，電性耦接於一電壓輸入端，以在一偵測輸入端產生一偵測訊號，其中該電壓輸入端更電性耦接於用以饋入一第一電壓的一第一電壓饋入端； 一電壓偵測電路，包含： 一靜電偵測電路，包含： 一第一偵測反相器，配置以自一偵測輸入端接收一偵測訊號反相輸出為一反相偵測訊號至一第一偵測輸出端；以及 一第二偵測反相器，配置以自該第一偵測輸出端接收該反相偵測訊號反相輸出為一輸出偵測訊號至一第二偵測輸出端； 一回授偵測電路，配置以接收該偵測訊號反相輸出為一反相回授偵測訊號； 一第一電晶體，電性耦接於該第一偵測輸出端以及一接地端； 一第二電晶體，電性耦接於該第二偵測輸出端以及該第一電晶體的一第一閘極，且該第二電晶體的一第二閘極受控於該反相回授偵測訊號；以及 一第三電晶體，電性耦接於該第一閘極以及該接地端，且該第三電晶體的一第三閘極受控於該反相回授偵測訊號，其中該偵測訊號位於一高態時，該反相回授偵測訊號使該第二電晶體導通以及使該第三電晶體關閉，該第二電晶體傳送該輸出偵測訊號至該第一閘極使該第一電晶體導通，該偵測訊號位於一低態時，該反相回授偵測訊號使該第二電晶體關閉以及使該第三電晶體導通，該第三電晶體對該第一閘極放電使該第一電晶體關閉； 一第一反相器，具有一第一反相器輸入端以及一第一反相器輸出端，並電性耦接於該第一電壓饋入端以及一第二反相器輸入端之間； 一第二反相器，具有該第二反相器輸入端以及一第二反相器輸出端，並電性耦接於該第一反相器輸出端以及一接地端之間； 一反相器控制電路，配置以對該輸出偵測訊號根據該第一電壓運作，以進行電壓抬升並產生與該輸出偵測訊號反相的一控制訊號至該第一反相器輸入端； 一第一開關電路，電性耦接於該第一反相器輸入端與該第二反相器輸入端其中之一以及該接地端之間； 一第二開關電路，電性耦接於用以饋入一第二電壓的一第二電壓饋入端以及該第二反相器輸入端之間；以及 一第一放電電晶體以及一第二放電電晶體，電性串聯於該第一電壓饋入端以及該接地端之間，分別受控於該第一反相器輸出端以及該第二反相器輸出端的電壓； 其中該輸出偵測訊號在一靜電輸入發生於該電壓輸入端時，使該第一開關電路導通以及使該第二開關電路關閉，以使該第一放電電晶體以及該第二放電電晶體導通而對該電壓輸入端進行放電。