TWI864655B - 靜電防護電路 - Google Patents
靜電防護電路 Download PDFInfo
- Publication number
- TWI864655B TWI864655B TW112111220A TW112111220A TWI864655B TW I864655 B TWI864655 B TW I864655B TW 112111220 A TW112111220 A TW 112111220A TW 112111220 A TW112111220 A TW 112111220A TW I864655 B TWI864655 B TW I864655B
- Authority
- TW
- Taiwan
- Prior art keywords
- voltage
- terminal
- circuit
- inverter
- transistor
- Prior art date
Links
- 238000001514 detection method Methods 0.000 claims abstract description 231
- 230000003068 static effect Effects 0.000 claims description 16
- 101000592685 Homo sapiens Meiotic nuclear division protein 1 homolog Proteins 0.000 description 18
- 102100033679 Meiotic nuclear division protein 1 homolog Human genes 0.000 description 18
- 101100513621 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) MND2 gene Proteins 0.000 description 18
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 description 16
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 description 16
- 238000010586 diagram Methods 0.000 description 11
- 101001107782 Homo sapiens Iron-sulfur protein NUBPL Proteins 0.000 description 10
- 102100021998 Iron-sulfur protein NUBPL Human genes 0.000 description 10
- 101100072620 Streptomyces griseus ind2 gene Proteins 0.000 description 10
- 239000008186 active pharmaceutical agent Substances 0.000 description 9
- 101100451406 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) HPM1 gene Proteins 0.000 description 7
- 101100465519 Arabidopsis thaliana MPA1 gene Proteins 0.000 description 6
- 102100028538 Guanylate-binding protein 4 Human genes 0.000 description 6
- 101001058851 Homo sapiens Guanylate-binding protein 4 Proteins 0.000 description 6
- 101100300012 Mannheimia haemolytica purT gene Proteins 0.000 description 6
- 101100067996 Mus musculus Gbp1 gene Proteins 0.000 description 6
- 101100130882 Arabidopsis thaliana MNS2 gene Proteins 0.000 description 5
- 101100346221 Mus musculus Mpi gene Proteins 0.000 description 5
- 101100369784 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) TIM17 gene Proteins 0.000 description 5
- 101100313912 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) TIM44 gene Proteins 0.000 description 5
- 101100182941 Schizosaccharomyces pombe (strain 972 / ATCC 24843) ams1 gene Proteins 0.000 description 5
- JKMYXNKXJWIHOA-ACRUOGEOSA-N benzyl n-[(2s)-1-oxo-1-[[(2s)-1-oxo-3-[(3s)-2-oxopyrrolidin-3-yl]propan-2-yl]amino]-3-phenylpropan-2-yl]carbamate Chemical compound C([C@@H](C=O)NC(=O)[C@H](CC=1C=CC=CC=1)NC(=O)OCC=1C=CC=CC=1)[C@@H]1CCNC1=O JKMYXNKXJWIHOA-ACRUOGEOSA-N 0.000 description 5
- 230000007246 mechanism Effects 0.000 description 5
- 101001051674 Homo sapiens Meiosis-specific nuclear structural protein 1 Proteins 0.000 description 4
- 102100024962 Meiosis-specific nuclear structural protein 1 Human genes 0.000 description 4
- 101100187138 Oryza sativa subsp. japonica NIN3 gene Proteins 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 230000005611 electricity Effects 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 101001028763 Arabidopsis thaliana Mitochondrial phosphate carrier protein 1, mitochondrial Proteins 0.000 description 3
- 101001028764 Arabidopsis thaliana Mitochondrial phosphate carrier protein 2, mitochondrial Proteins 0.000 description 3
- 101100130886 Candida albicans (strain SC5314 / ATCC MYA-2876) MNT1 gene Proteins 0.000 description 3
- 101000632154 Homo sapiens Ninjurin-1 Proteins 0.000 description 3
- 101150104042 MNL1 gene Proteins 0.000 description 3
- 101150002509 MNT2 gene Proteins 0.000 description 3
- 101150083961 MPO1 gene Proteins 0.000 description 3
- 229910016094 MPO2 Inorganic materials 0.000 description 3
- 101710165590 Mitochondrial pyruvate carrier 1 Proteins 0.000 description 3
- 102100024828 Mitochondrial pyruvate carrier 1 Human genes 0.000 description 3
- 101710165595 Mitochondrial pyruvate carrier 2 Proteins 0.000 description 3
- 102100025031 Mitochondrial pyruvate carrier 2 Human genes 0.000 description 3
- 102100027894 Ninjurin-1 Human genes 0.000 description 3
- 101710101695 Probable mitochondrial pyruvate carrier 1 Proteins 0.000 description 3
- 101710101698 Probable mitochondrial pyruvate carrier 2 Proteins 0.000 description 3
- 101100454113 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) KRE2 gene Proteins 0.000 description 3
- 101100457454 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) MNL2 gene Proteins 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000000087 stabilizing effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 101100130883 Arabidopsis thaliana MNS3 gene Proteins 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
- H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dc-Dc Converters (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一種靜電防護電路。分壓電路對電壓輸入端分壓，以由偵測電路產生抬升偵測訊號。第一反相器耦接於第一電壓饋入端及第二反相器輸入端。第二反相器耦接於第一反相器輸出端及接地端。反相器控制電路對抬升偵測訊號進行電壓抬升，產生與其反相的控制訊號至第一反相器輸入端。第一開關電路耦接於第一與第二反相器輸入端其中之一及接地端。第二開關電路耦接於第二電壓饋入端及第二反相器輸入端。抬升偵測訊號在靜電輸入發生時關閉與導通第一及第二開關電路，以使受控於反相器輸出端的第一及第二放電電晶體導通對電壓輸入端放電。
Description
本發明是關於靜電防護技術，尤其是關於一種靜電防護電路。
靜電放電(electrostatic discharge；ESD)會造成電子元件、儀器設備永久性損壞，進而影響積體電路的電路功能，使產品無法正確工作。
靜電放電的現象可能在晶片製造、封裝、測試、存放或搬運的狀況下產生。為了再現與預防靜電放電，積體電路產品可產品透過靜電防護的元件或是電路並搭配測試來增強積體電路對於靜電放電的保護能力，進而提升電子產品的良率。
鑑於先前技術的問題，本發明之一目的在於提供一種靜電防護電路，以改善先前技術。
本發明包含一種靜電防護電路，包含：分壓電路、偵測電路、第一反相器、第二反相器、反相器控制電路、第一開關電路、第二開關電路、第一放電電晶體以及第二放電電晶體。分壓電路電性耦接於電壓輸入端，以在分壓端產生偵測訊號，其中電壓輸入端更電性耦接於用以饋入第一電
壓的第一電壓饋入端。偵測電路配置以對偵測訊號根據具有小於第一電壓的第二電壓運作以進行電壓抬升並產生抬升偵測訊號。第一反相器具有第一反相器輸入端以及第一反相器輸出端，並電性耦接於第一電壓饋入端以及第二反相器輸入端之間。第二反相器具有第二反相器輸入端以及第二反相器輸出端，並電性耦接於第一反相器輸出端以及接地端之間。反相器控制電路配置以對抬升偵測訊號根據第一電壓運作，以進行電壓抬升並產生與抬升偵測訊號反相的控制訊號至第一反相器輸入端。第一開關電路電性耦接於第一反相器輸入端與第二反相器輸入端其中之一以及接地端之間。第二開關電路電性耦接於用以饋入第二電壓的第二電壓饋入端以及第二反相器輸入端之間。第一放電電晶體以及第二放電電晶體電性串聯於第一電壓饋入端以及接地端之間，分別受控於第一反相器輸出端以及第二反相器輸出端的電壓。其中抬升偵測訊號在靜電輸入發生時使第一開關電路導通以及使第二開關電路關閉，以使第一放電電晶體以及第二放電電晶體導通而對電壓輸入端進行放電。
本發明包含一種靜電防護電路，包含：分壓電路、偵測電路、第一反相器、第二反相器、電阻、第一開關電路、第二開關電路、第一放電電晶體以及第二放電電晶體。分壓電路電性耦接於一電壓輸入端，以在分壓端產生偵測訊號，其中電壓輸入端更電性耦接於用以饋入第一電壓的第一電壓饋入端。偵測電路配置以對偵測訊號根據具有小於第一電壓的第二電壓運作，以進行電壓抬升並產生抬升偵測訊號。第一反相器具有第一反相器輸入端以及第一反相器輸出端，並電性耦接於第一電壓饋入端以及第二反相器輸入端之間。第二反相器具有第二反相器輸入端以及第二反相器
輸出端，並電性耦接於第一反相器輸出端以及接地端之間。電阻電性耦接於第一電壓饋入端以及第一反相器輸入端之間。第一開關電路電性耦接於第一反相器輸入端以及接地端之間。第二開關電路電性耦接於用以饋入第二電壓的第二電壓饋入端以及第二反相器輸入端之間。第一放電電晶體以及第二放電電晶體電性串聯於第一電壓饋入端以及接地端之間，分別受控於第一反相器輸出端以及第二反相器輸出端的電壓。其中抬升偵測訊號在靜電輸入發生於電壓輸入端時，使第一開關電路導通以及使第二開關電路關閉，以使第一放電電晶體以及第二放電電晶體導通而對電壓輸入端進行放電。
有關本案的特徵、實作與功效，茲配合圖式作較佳實施例詳細說明如下。
100、500:靜電防護電路
110:分壓電路
115A:第一阻性電路
115B:第二阻性電路
120:偵測電路
125:電壓抬升電路
130:第一反相器
140:第二反相器
150:反相器控制電路
160:第一開關電路
170:第二開關電路
180A:第一P型電晶體電路
180B:第一N型電晶體電路
185A:第二P型電晶體電路
185B:第二N型電晶體電路
200A:第一電壓輸入電路
200B:第二電壓輸入電路
210:電壓輸出電路
310:電源分壓電路
320:電源偵測電路
330:電源偵測反相器
340:第一負載電路
350:第二負載電路
400:偵測訊號輸出電路
410:輸出反相器
ADS:實際偵測訊號
DP:電源分壓端
DS:偵測訊號
DSB:抬升偵測訊號
DSI:反相偵測訊號
DSO:輸出偵測訊號
DVB:反相抬升偵測訊號
DT:分壓端
ES:靜電輸入
GND:接地端
IND1:第一偵測反相器
IND2:第二偵測反相器
INN:輸入節點
IO:電壓輸入端
LO:負載輸出端
MN1、MN2:N型電晶體
MNA1:第一N型輸出電晶體
MNA2:第二N型輸出電晶體
MND1:第一放電電晶體
MND2:第二放電電晶體
MNI1、MNI2:N型電晶體
MNL1、MNL2:N型電晶體
MNS1:第一N型開關電晶體
MNS2:第二N型開關電晶體
MNS3:第三N型開關電晶體
MNT1:第一N型輸入電晶體
MNT2:第二N型輸入電晶體
MNZ:N型偵測電晶體
MP1:第一P型電晶體
MP2:第二P型電晶體
MP3、MP4:P型電晶體
MPA1:第一P型輸出電晶體
MPA2:第二P型輸出電晶體
MPC1:第一P型控制電晶體
MPC2:第二P型控制電晶體
MPI1、MPI2:P型電晶體
MPO1:第一P型輸出電晶體
MPO2:第二P型輸出電晶體
MPS:P型開關電晶體
MPT1:第一P型輸入電晶體
MPT2:第二P型輸入電晶體
NI1:第一反相器輸入端
NI2:第二反相器輸入端
NIN1:第一內部節點
NIN2:第二內部節點
NIN3:第三內部節點
NO1:第一反相器輸出端
NO2:第二反相器輸出端
NON:輸出節點
ONN:輸出節點
PO:電源電壓輸入端
PP:電源偵測訊號
PPI:反相電源偵測訊號
PPO:輸出電源偵測訊號
R1、R2:電阻
T1:第一端
T2:第二端
V1、V2:電壓
VDD1:第一電壓
VDD2:第二電壓
VDD3:第三電壓
〔圖1〕顯示本發明之一實施例中，一種靜電防護電路的電路圖；〔圖2〕顯示本發明之一實施例中，反相器控制電路更詳細的電路圖；〔圖3〕顯示本發明之一實施例中，靜電防護電路更額外包含的元件的電路圖；〔圖4〕顯示本發明之一實施例中，靜電防護電路更額外包含的元件的電路圖；以及〔圖5〕顯示本發明之另一實施例中，靜電防護電路的電路圖。
本發明之一目的在於提供一種靜電防護電路，藉由分壓電路以及偵測電路的設置，直接偵測靜電輸入造成的電壓變化而不需受以往容阻電路的限制。靜電防護電路將可快速反應並維持足夠長的放電時間，進而使放電電晶體的放電穩定。靜電防護電路更藉由反相器控制電路根據分壓電路以及偵測電路的偵測結果，控制反相器決定放電電晶體的啟動，大幅降低容阻電路過大的面積。並且，靜電防護電路亦可藉由內部結構確保在較高的操作電壓下，各元件的跨壓不會超過元件最高耐壓。
請參照圖1。圖1顯示本發明之一實施例中，一種靜電防護電路100的電路圖。靜電防護電路100包含：分壓電路110、偵測電路120、第一反相器130、第二反相器140、反相器控制電路150、第一開關電路160、第二開關電路170、第一放電電晶體MND1以及第二放電電晶體MND2。
分壓電路110電性耦接於電壓輸入端IO，以在分壓端DT產生偵測訊號DS。電壓輸入端IO可為配置以接收電源訊號的電源接腳或是收發資料訊號的輸出入接腳。於一實施例中，電壓輸入端IO可包含一個或多個並聯在一起的接腳。
於一實施例中，電壓輸入端IO更電性耦接於用以饋入第一電壓VDD1的第一電壓饋入端。於一實施例中，第一電壓VDD1可為例如但不限於3.3伏特。
於一實施例中，分壓電路110包含第一阻性電路115A以及第二阻性電路115B，透過分壓端DT相串聯於電壓輸入端IO以及接地端GND之間。
第一阻性電路115A包含電阻、二極體、二極體連接式電晶體或其組合。上述的元件的數目可為一個或多個，且在數目為多個時可藉由串
聯的方式連接。在圖1中，第一阻性電路115A是範例性的以多個二極體連接式P型電晶體繪示，且第二阻性電路115B是範例性的以一個電阻繪示。在其他實施例中，亦可由上述的其他元件、二極體連接式N型電晶體、純電阻分壓或是各種上述元件的組合實現。本發明不限於此。
於一實施例中，靜電防護電路100可設置於一個電子裝置(未繪示)中，並在電子裝置運作時透過電壓輸入端IO接收到電源訊號或是資料訊號，並根據第一阻性電路115A以及第二阻性電路115B之間的阻值比例，在分壓端DT產生偵測訊號DS。
偵測電路120配置以對偵測訊號DS根據具有小於第一電壓VDD1的第二電壓VDD2運作以進行電壓抬升並產生抬升偵測訊號DSB。於一實施例中，第二電壓VDD2為例如但不限於1.8伏特，且可由第一電壓VDD1分壓產生或由另一獨立電壓產生。
於一實施例中，偵測電路120包含第一偵測反相器IND1、第二偵測反相器IND2以及電壓抬升電路125。
第一偵測反相器IND1配置以接收偵測訊號DS反相輸出為反相偵測訊號DSI。第二偵測反相器IND2配置以接收反相偵測訊號DSI反相輸出為輸出偵測訊號DSO。
於一實施例中，第一偵測反相器IND1以及第二偵測反相器IND2根據具有第三電壓VDD3的第三電壓饋入端運作。第三電壓VDD3為例如但不限於0.9伏特或是1.2伏特，且可由第一電壓VDD1分壓產生或由另一獨立電壓產生。
電壓抬升電路125配置以根據反相偵測訊號DSI以及輸出偵測訊號DSO產生抬升偵測訊號DSB。於一實施例中，電壓抬升電路125包含：第一P型電晶體MP1、第二P型電晶體MP2、第一P型電晶體電路180A、第一N型電晶體電路180B、第二P型電晶體電路185A以及第二N型電晶體電路185B。
第一P型電晶體MP1以及第二P型電晶體MP2分別具有第一P型電晶體控制端以及第二P型電晶體控制端。
第一P型電晶體電路180A以及第一N型電晶體電路180B透過第一端T1彼此相串聯於第一P型電晶體MP1以及接地端GND之間，並透過第一P型電晶體MP1電性耦接於第二電壓饋入端。第一P型電晶體電路180A以及第一N型電晶體電路180B分別具有配置以接收輸出偵測訊號DSO的第一控制端。
第二P型電晶體電路185A以及第二N型電晶體電路185B透過第二端T2彼此相串聯於第二P型電晶體MP2以及接地端GND之間，並透過第二P型電晶體MP2電性耦接於第二電壓饋入端。第二P型電晶體電路185A以及第二N型電晶體電路185B分別具有配置以接收反相偵測訊號DSI的第二控制端。
第一P型電晶體MP1控制端電性耦接於第二端T2，第二P型電晶體MP2控制端電性耦接於第一端T1。第二端T2配置以產生抬升偵測訊號DSB，而第一端T1則配置以產生與抬升偵測訊號DSB反相的反相抬升偵測訊號DVB。於一實施例中，第二端T2以及第一端T1可選擇性地透過額外設置的緩衝器(未繪示)與其他電路電性耦接，以藉由緩衝器對抬升偵測訊號DSB以及反相抬升偵測訊號DVB進行強化。
在圖1的實施例中，第一P型電晶體電路180A包含一個P型電晶體MP3，第一N型電晶體電路180B包含一個N型電晶體MN1。第二P型電晶體電路185A包含一個P型電晶體MP4，第二N型電晶體電路185B包含一個N型電晶體MN2。
更詳細的說，P型電晶體MP1的源極電性耦接於第二電壓饋入端，汲極電性耦接於P型電晶體MP3的源極，閘極則做為第一P型電晶體MP1控制端電性耦接於第二端T2。P型電晶體MP2的源極電性耦接於第二電壓饋入端，汲極電性耦接於P型電晶體MP4的源極，閘極則做為第二P型電晶體MP2控制端電性耦接於第一端T1。
P型電晶體MP3的汲極電性耦接於N型電晶體MN1的汲極。N型電晶體MN1的源極電性耦接於接地端。P型電晶體MP3以及N型電晶體MN1的閘極則做為第一控制端以接收輸出偵測訊號DSO。
P型電晶體MP4的汲極電性耦接於N型電晶體MN2的汲極。N型電晶體MN2的源極電性耦接於接地端。P型電晶體MP4以及N型電晶體MN2的閘極則做為第二控制端以接收反相偵測訊號DSI。
需注意的是，上述各P型電晶體電路以及N型電晶體電路可視需求而包含不同的串聯電晶體數目。本發明並不為上述結構所限。
第一反相器130具有第一反相器輸入端NI1以及第一反相器輸出端NO1。第二反相器140具有第二反相器輸入端NI2以及第二反相器輸出端NO2。
第一反相器130電性耦接於用以饋入第一電壓VDD1的第一電壓饋入端以及第二反相器輸入端NI2之間，且包含互相串聯的P型電晶體MPI1
以及N型電晶體MNI1。第二反相器140電性耦接於第一反相器輸出端NO1以及接地端GND之間，且包含互相串聯的P型電晶體MPI2以及N型電晶體MNI2。
反相器控制電路150配置以對抬升偵測訊號DSB根據第一電壓VDD1運作，以進行電壓抬升並產生與抬升偵測訊號DSB反相的控制訊號CS至第一反相器輸入端NI1。
請參照圖2。圖2顯示本發明一實施例中，反相器控制電路150更詳細的電路圖。
反相器控制電路150包含第一電壓輸入電路200A、第二電壓輸入電路200B以及電壓輸出電路210。
第一電壓輸入電路200A以及第二電壓輸入電路200B各包含第一N型輸入電晶體MNT1、第二N型輸入電晶體MNT2、第一P型輸入電晶體MPT1、第二P型輸入電晶體MPT2、第一P型控制電晶體MPC1以及第二P型控制電晶體MPC2。
以第一電壓輸入電路200A為例，第一N型輸入電晶體MNT1電性耦接於輸入節點INN以及第一內部節點NIN1之間，受控於第二電壓VDD2。第二N型輸入電晶體MNT2電性耦接於第一內部節點NIN1以及第二內部節點NIN2之間，受控於第三內部節點NIN3的電壓。第一P型輸入電晶體MPT1電性耦接於第二內部節點NIN2以及輸出節點ONN之間，受控於第二電壓VDD2。第二P型輸入電晶體MPT2電性耦接於用以饋入第二電壓VDD2的第二電壓饋入端以及輸出節點ONN之間，受控於第二內部節點NIN2的電壓。
第一P型控制電晶體MPC1電性耦接於第二內部節點NIN2以及第三內部節點NIN3之間，受控於第二電壓VDD2。第二P型控制電晶體MPC2電性耦接於用以饋入第二電壓VDD2的第二電壓饋入端以及第三內部節點NIN3之間，受控於第二內部節點NIN2的電壓。
第二電壓輸入電路200B具有與第一電壓輸入電路200A相同的結構，在此不再贅述。
在上述結構中，第一電壓輸入電路200A的輸入節點INN配置以接收抬升偵測訊號DSB，第二電壓輸入電路200B的輸入節點INN配置以接收反相抬升偵測訊號DVB。
電壓輸出電路210包含：第一P型輸出電晶體MPO1以及第二P型輸出電晶體MPO2。第一P型輸出電晶體MPO1電性耦接於用以饋入第一電壓VDD1的第一電壓饋入端以及第一電壓輸入電路200A的輸出節點ONN之間，並受控於第二電壓輸入電路200B的輸出節點ONN的電壓。第二P型輸出電晶體MPO2電性耦接於用以饋入第一電壓VDD1的第一電壓饋入端以及第二電壓輸入電路200B之間的輸出節點ONN，並受控於第一電壓輸入電路200A的輸出節點ONN的電壓。第二電壓輸出電路200B的輸出節點ONN配置以產生控制訊號CS。
第一開關電路160電性耦接於第一反相器輸入端NI1以及接地端GND之間。於一實施例中，第一開關電路160亦可電性耦接於第二反相器輸入端NI2以及接地端GND之間並達到相同的運作功效。
於一實施例中，第一開關電路160包含相串聯的第一N型開關電晶體MNS1以及第二N型開關電晶體MNS2。第一N型開關電晶體MNS1受控於
第二電壓VDD2而導通，第二N型開關電晶體MNS2受控於抬升偵測訊號DSB。
第二開關電路170電性耦接於用以饋入第二電壓VDD2的第二電壓饋入端以及第二反相器輸入端NI2之間。於一實施例中，第二開關電路170包含P型開關電晶體MPS，受控於抬升偵測訊號DSB。
第一放電電晶體MND1以及第二放電電晶體MND2電性串聯於用以饋入第一電壓VDD1的第一電壓饋入端以及接地端GND之間，以在導通時對電性耦接於第一電壓饋入端的電壓輸入端IO進行放電。第一放電電晶體MND1受控於第一反相器輸出端NO1的電壓。第二放電電晶體MND2受控於第二反相器輸出端NO2的電壓。
在本實施例中，第一放電電晶體MND1以及第二放電電晶體MND2均為N型電晶體。於其他實施例中，靜電防護電路100亦可在第一放電電晶體MND1以及第二放電電晶體MND2的控制端之前再額外設置另一反相器，並使第一放電電晶體MND1以及第二放電電晶體MND2以P型電晶體實現。本發明並不限於此。
以下將就靜電防護電路100依電壓輸入端IO的電壓大小不同，而運作的正常運作模式以及放電模式進行說明。在圖1中，是根據電壓的邏輯準位大小，以"1"標示為高態準位，以"0"標示為低態準位，在各訊號以及電路節點先後標示正常運作模式以及放電模式下的邏輯準位。
在電壓輸入端IO的電壓大小並未超過預設準位，例如僅接收到電源訊號或是資料訊號而未接收到例如以實際的靜電產生或是過度電性應力(electrical over shoot；EOS)造成的靜電輸入ES時，靜電防護電路100是運
作於正常運作模式。此時，分壓電路110在分壓端DT產生的偵測訊號DS將位於低態準位(0)。反相偵測訊號DSI由於第一偵測反相器IND1的運作而位於高態準位(1)。輸出偵測訊號DSO由於第二偵測反相器IND2的運作而位於低態準位(0)。
根據位於高態準位的反相偵測訊號DSI，P型電晶體MP4關閉而N型電晶體MN2導通。第二端T2的電壓被N型電晶體MN2拉低。根據位於低態準位的輸出偵測訊號DSO，P型電晶體MP3導通而N型電晶體MN1關閉。第二端T2的電壓則使P型電晶體MP1導通而對第一端T1充電，使第一端T1的電壓升高進而使P型電晶體MP2關閉。抬升偵測訊號DSB將由於第二端T2的電壓被拉低而位於低態準位(0)。反相抬升偵測訊號DVB將由於第一端T1的電壓升高而位於高態準位(1)。
第一開關電路160將由於抬升偵測訊號DSB而關閉。反相器控制電路150的第一電壓輸入電路200A以及第二電壓輸入電路200B分別接收低態準位的抬升偵測訊號DSB以及高態準位的反相抬升偵測訊號DVB並據以運作，而使第二電壓輸出電路200B的輸出節點ONN產生的控制訊號CS位於3.3伏特的高態準位(1)，並輸出至第一反相器輸入端NI1。
第二開關電路170將由於抬升偵測訊號DSB而導通，並根據第二電壓VDD2對第二反相器輸入端NI2充電而使第二反相器輸入端NI2位於1.8伏特。具有1.8伏特的第二反相器輸入端NI2，對於N型電晶體MNI2的源極而言為可導通的狀態，而等效於高態準位(1)。
第一反相器輸入端NI1的高態準位使第一反相器130的P型電晶體MPI1以及N型電晶體MNI1分別為關閉以及導通，且原則上使第一反相器輸
出端NO1位於低態準位(0)。然而由於N型電晶體MNI1是連接至第二反相器輸入端NI2，因此第一反相器輸出端NO1雖然邏輯上為低態(就第一反相器130在第一反相器輸入端NI1接收到高態準位的邏輯操作來說)，但實際的電壓大小將由於N型電晶體MNI1的導通使第一反相器輸出端NO1與第二反相器輸入端NI2連通，而為1.8伏特。
第二反相器輸入端NI2的高態準位使第二反相器140的P型電晶體MPI2以及N型電晶體MNI2分別為關閉以及導通，且使第二反相器輸出端NO2位於低態準位(0)。
根據3.3伏特的第一電壓VDD1以及第一反相器輸出端NO1為1.8伏特的低態準位，第一放電電晶體MND1將關閉。而根據位於低態準位的第二反相器輸出端NO2，第二放電電晶體MND2將關閉。
另一方面，在電壓輸入端IO的電壓大小超過預設準位，例如在接收到電源訊號或是資料訊號的同時也接收到具有瞬間大電壓的靜電輸入ES時，靜電防護電路100是運作於放電模式。此時分壓電路110在分壓端DT產生的偵測訊號DS將位於高態準位(1)。反相偵測訊號DSI由於第一偵測反相器IND1的運作而位於低態準位(0)。輸出偵測訊號DSO由於第二偵測反相器IND2的運作而位於高態準位(1)。
根據位於高態準位的輸出偵測訊號DSO，P型電晶體MP3關閉而N型電晶體MN1導通。第一端T1的電壓被N型電晶體MN1拉低。根據位於低態準位的反相偵測訊號DSI，P型電晶體MP4關閉而N型電晶體MN2導通。第一端T1電壓則使P型電晶體MP2導通而對第二端T2充電，使第二端T2的電壓升
高進而使P型電晶體MP1關閉。抬升偵測訊號DSB將由於第二端T2的電壓被拉高而位於高態準位(1)。
第一開關電路160將由於抬升偵測訊號DSB而導通，進而拉低第一反相器輸入端NI1而使第一反相器輸入端NI1位於低態準位(0)。此時，反相器控制電路150的第一電壓輸入電路200A以及第二電壓輸入電路200B分別接收高態準位的抬升偵測訊號DSB以及低態準位的反相抬升偵測訊號DVB並據以運作，而使第二電壓輸出電路200B的輸出節點ONN產生的控制訊號CS也位於低態準位(0)，並輸出至第一反相器輸入端NI1。
第二開關電路170將由於抬升偵測訊號DSB而關閉，進而使第二反相器輸入端NI2為浮接(以符號"Z"標示)。
第一反相器輸入端NI1的低態準位使第一反相器130的P型電晶體MPI1以及N型電晶體MNI1分別為導通以及關閉，且使第一反相器輸出端NO1位於3.3伏特的高態準位(1)。
第二反相器輸入端NI2的浮接狀態由於仍低於第一反相器輸出端NO1的高態準位，而使第二反相器140的P型電晶體MPI2以及N型電晶體MNI2同時導通。在這樣的狀況下，第二反相器輸出端NO2將位於略低於3.3伏特的高態準位(1)。
根據第一反相器輸出端NO1為3.3伏特的高態準位，第一放電電晶體MND1將導通。而根據位於高態準位的第二反相器輸出端NO2，第二放電電晶體MND2將導通。
因此，抬升偵測訊號DSB僅在靜電輸入ES發生時使第一開關電路160導通以及使第二開關電路170關閉，以使第一放電電晶體MND1以及第二放電電晶體MND2導通而對電壓輸入端IO進行放電。
須注意的是，在靜電放電電晶體150對電壓輸入端IO進行放電一段時間，導致電壓輸入端IO的電壓下降而使分壓產生的偵測訊號DS回復至低態準位(0)時，靜電防護電路100也將回復運作於正常運作模式。
於一實施例中，第一偵測反相器IND1以及第二偵測反相器IND2的內部元件(例如電晶體)為根據0.9伏特(第一電壓)運作的低壓(low voltage；LV)元件或是低驅動(underdrive；UD)元件，具有相對較低的導通電壓。而其他靜電防護電路100包含的電路的內部元件(例如電晶體)具有相對較高的閾值電壓，但為僅可耐受至1.8伏特(第二電壓)的高壓元件，並非可耐受至3.3伏特(第一電壓)的高壓元件。
第一偵測反相器IND1以及第二偵測反相器IND2將因為較低的導通電壓而具有高於其他電路的內部元件的反應速度，可提高偵測的靈敏度。此外，藉由上述其他靜電防護電路100包含的電路結構，各元件亦可避免各端點跨壓超過元件的最高耐壓(例如上述的1.8伏特)，達到提高元件可靠度(reliability)的功效。
在部分技術中，靜電防護電路是僅利用容阻電路來與電壓輸入端連接，進而控制反相器決定是否啟動放電電晶體。其中，容阻電路的設置是以靜電輸入的頻率做為是否啟動靜電放電機制的依據。在靜電輸入不夠長甚或靜電輸入的能量不夠大時，充飽電的容阻電路將使反相器反應較慢，不僅開啟時間較晚，亦無法使放電機制維持夠長的時間。並且，在這
樣的狀況下，放電電晶體常需要依靠崩潰(breakdown)機制來運作，造成不均勻的導通。
本發明靜電防護電路可藉由分壓電路以及偵測電路的設置，直接偵測靜電輸入造成的電壓變化而不需受以往容阻電路的限制。靜電防護電路將可快速反應並維持足夠長的放電時間，進而使放電電晶體的放電穩定。靜電防護電路更藉由反相器控制電路根據分壓電路以及偵測電路的偵測結果控制反相器決定放電電晶體的啟動，大幅降低容阻電路過大的面積。並且，靜電防護電路亦可藉由內部結構確保在較高的操作電壓下，各元件的跨壓不會超過元件最高耐壓。
於一實施例中，圖1的靜電防護電路100亦可在第二反相器輸入端NI2以及接地端GND之間，設置受抬升偵測訊號DSB控制的開關電路，以在抬升偵測訊號DSB為高態準位時導通而加速拉低第二反相器輸入端NI2的電壓。
並且，圖1的靜電防護電路100亦可在於第一偵測反相器IND1以及第二偵測反相器IND2之間的連接端以及接地端GND之間，設置受抬升偵測訊號DSB控制的迴授電晶體，以在抬升偵測訊號DSB為高態準位時導通，使抬升偵測訊號DSB能維持更長時間的高態準位，降低電壓抬升電路125的轉態速度。第一放電電晶體MND1以及第二放電電晶體MND2將可因此維持更長時間的放電。
請參照圖3。圖3顯示本發明一實施例中，靜電防護電路100更額外包含的元件的電路圖。更詳細的說，在圖1所示的元件之外，靜電防護電
路100可更包含圖3所示的元件。此些元件包含電源分壓電路310、電源偵測電路320以及電源偵測反相器330。
於一實施例中，圖1的靜電防護電路100中的電壓輸入端IO為僅用以收發資料訊號的接腳，以由分壓電路110以及偵測電路120進行偵測。而圖3的電源分壓電路310則電性耦接於配置以傳輸電源訊號的電源電壓輸入端PO，以在電源分壓端DP產生電源偵測訊號PP，其中電源電壓輸入端PO更電性耦接於用以饋入第一電壓VDD1的第一電壓饋入端。電源分壓電路310可具有與分壓電路110相同的結構，在此不再贅述。
電源偵測電路320包含相串聯於用以饋入第二電壓VDD2的第二電壓饋入端以及接地端GND之間的第一負載電路340、第二負載電路350以及N型偵測電晶體MNZ。
於本實施例中，第一負載電路340包含電阻R1，第二負載電路350包含相串聯的N型電晶體MNL1、MNL2。N型電晶體MNL1、MNL2可受控於額外提供的電壓V1、V2，或是由電源分壓電路310所分壓並大於電源偵測訊號PP的電壓，以在導通時提供阻抗值。須注意的是，第二負載電路350包含的電晶體數目可視實際的阻抗需求而不同。本發明並不為此所限。
N型偵測電晶體MNZ受控於電源偵測訊號PP，並在第一負載電路340以及第二負載電路350之間的負載輸出端LO產生反相電源偵測訊號PPI。
電源偵測反相器330配置以接收反相電源偵測訊號PPI以輸出為輸出電源偵測訊號PPO。其中輸出電源偵測訊號PPO僅在靜電輸入發生於電源電壓輸入端PO時，使第一開關電路160導通以及使第二開關電路170關
閉，以使第一放電電晶體MND1以及第二放電電晶體MND2導通而對電壓輸入端PO進行放電。
更詳細的說，圖1的第一開關電路160的第二N型開關電晶體MNS2以及第二開關電路170包含的P型開關電晶體MPS在受控於抬升偵測訊號DSB外，亦可受控於輸出電源偵測訊號PPO，以根據相同的運作機制在輸出電源偵測訊號PPO為高態準位時，透過第一開關電路160以及第二開關電路170使第一放電電晶體MND1以及第二放電電晶體MND2進行放電。
由於電源偵測電路320的反應速度較偵測電路120的反應速度為慢，因此靜電防護電路100可根據分壓電路110與偵測電路120的組合來對需要較高速反應的資料訊號接腳進行靜電的偵測並產生抬升偵測訊號DSB控制放電，並根據電源分壓電路310以及電源偵測電路320的組合來對不須高速反應的電源訊號接腳進行靜電的偵測並產生輸出電源偵測訊號PPO控制放電。
請參照圖4。圖4顯示本發明一實施例中，靜電防護電路100更額外包含的元件的電路圖。更詳細的說，在圖1以及圖3所示的元件之外，靜電防護電路100可更包含圖4所示的偵測訊號輸出電路400。實作上，靜電防護電路100可藉由偵測訊號輸出電路400接收抬升偵測訊號DSB以及電源偵測訊號PPO，以產生實際偵測訊號ADS來實際控制第一開關電路160以及第二開關電路170。
偵測訊號輸出電路400包含第一N型輸出電晶體MNA1、第一P型輸出電晶體MPA1、第二P型輸出電晶體MPA2、第二N型輸出電晶體MNA2以及輸出反相器410。
第一N型輸出電晶體MNA1電性耦接於輸出節點NON以及接地端GND之間，受控於輸出電源偵測訊號PPO。第一P型輸出電晶體MPA1以及第二P型輸出電晶體MPA2串聯於用以饋入第二電壓VDD2的第二電壓饋入端以及輸出節點NON之間，分別受控於抬升偵測訊號DSB以及輸出電源偵測訊號PPO。第二N型輸出電晶體MNA2電性耦接於輸出節點NON以及接地端GND之間，受控於抬升偵測訊號DSB。
輸出反相器410配置以接收輸出節點NON的電壓以輸出為實際偵測訊號ADS。
請參照表1。表1顯示本發明一實施例中，描述上述抬升偵測訊號DSB、輸出電源偵測訊號PPO以及實際偵測訊號ADS的關係的真值表。
由表1可知，當抬升偵測訊號DSB以及輸出電源偵測訊號PPO均為低態準位時，第一N型輸出電晶體MNA1以及第二N型輸出電晶體MNA2為關閉，第一P型輸出電晶體MPA1以及第二P型輸出電晶體MPA2為導通，使輸出節點NON的電壓為高態準位。輸出反相器410輸出的實際偵測訊號ADS位於低態準位，而使第一開關電路160以及第二開關電路170關閉，進而使第一放電電晶體MND1以及第二放電電晶體MND2關閉。
當靜電輸入發生於電壓輸入端IO而使抬升偵測訊號DSB為高態準位時，第二N型輸出電晶體MNA2為導通。無論輸出電源偵測訊號PPO的狀態為何，第一P型輸出電晶體MPA1都將關閉而無法對輸出節點NON充電，使輸出節點NON的電壓被第二N型輸出電晶體MNA2拉低而為低態準位。輸出反相器410輸出的實際偵測訊號ADS位於高態準位，而使第一開關電路160以及第二開關電路170導通，進而使第一放電電晶體MND1以及第二放電電晶體MND2導通而進行放電。
當靜電輸入發生於電源電壓輸入端PO而使輸出電源偵測訊號PPO為高態準位時，第一N型輸出電晶體MNA1為導通。無論抬升偵測訊號DSB的狀態為何，第二P型輸出電晶體MPA2都將關閉而無法對輸出節點NON充電，使輸出節點NON的電壓被第一N型輸出電晶體MNA1拉低而為低態準位。輸出反相器410輸出的實際偵測訊號ADS位於高態準位，而使第一開關電路160以及第二開關電路170導通，進而使第一放電電晶體MND1以及第二放電電晶體MND2導通而進行放電。
當靜電輸入同時發生於電壓輸入端IO以及電源電壓輸入端PO而使抬升偵測訊號DSB以及輸出電源偵測訊號PPO均為高態準位時，則第一N型輸出電晶體MNA1以及第二N型輸出電晶體MNA2為導通，第一P型輸出電晶體MPA1以及第二P型輸出電晶體MPA2為關閉，使輸出節點NON的電壓為低態準位。輸出反相器410輸出的實際偵測訊號ADS位於高態準位，而使第一開關電路160以及第二開關電路170導通，進而使第一放電電晶體MND1以及第二放電電晶體MND2導通而進行放電。
請參照圖5。圖5顯示本發明另一實施例中，靜電防護電路500的電路圖。除反相器控制電路150外，靜電防護電路500包含前述圖1的靜電防護電路100的所有元件。相同結構與運作方式的元件將不在此贅述。
在本實施例中，靜電防護電路500包含電阻R2，電性耦接於用以饋入第一電壓VDD1的第一電壓饋入端以及第一反相器輸入端NI1之間。藉由電阻R2的設置，第一反相器輸入端NI1亦可在抬升偵測訊號DSB為低態準位時，藉由第一開關電路160的關閉而由第一電壓VDD1充電而位於高態準位。並且，第一反相器輸入端NI1在抬升偵測訊號DSB為高態準位時，藉由第一開關電路160的導通而拉低至低態準位。
因此，電阻R2將可取代反相器控制電路150，並達到對於第一反相器130相同的控制機制。
需注意的是，上述的實施方式僅為一範例。於其他實施例中，本領域的通常知識者當可在不違背本發明的精神下進行更動。
綜合上述，本發明中靜電防護電路可藉由分壓電路以及偵測電路的設置，直接偵測靜電輸入造成的電壓變化而不需受以往容阻電路的限制。靜電防護電路將可快速反應並維持足夠長的放電時間，進而使放電電晶體的放電穩定。靜電防護電路更藉由反相器控制電路根據分壓電路以及偵測電路的偵測結果，控制反相器決定放電電晶體的啟動，大幅降低容阻電路過大的面積。並且，靜電防護電路亦可藉由內部結構確保在較高的操作電壓下，各元件的跨壓不會超過元件最高耐壓。
雖然本案之實施例如上所述，然而該些實施例並非用來限定本案，本技術領域具有通常知識者可依據本案之明示或隱含之內容對本案之
技術特徵施以變化，凡此種種變化均可能屬於本案所尋求之專利保護範疇，換言之，本案之專利保護範圍須視本說明書之申請專利範圍所界定者為準。
100:靜電防護電路
110:分壓電路
115A:第一阻性電路
115B:第二阻性電路
120:偵測電路
125:電壓抬升電路
130:第一反相器
140:第二反相器
150:反相器控制電路
160:第一開關電路
170:第二開關電路
180A:第一P型電晶體電路
180B:第一N型電晶體電路
185A:第二P型電晶體電路
185B:第二N型電晶體電路
DS:偵測訊號
DSB:抬升偵測訊號
DSI:反相偵測訊號
DSO:輸出偵測訊號
DVB:反相抬升偵測訊號
DT:分壓端
ES:靜電輸入
GND:接地端
IND1:第一偵測反相器
IND2:第二偵測反相器
IO:電壓輸入端
MN1、MN2:N型電晶體
MND1:第一放電電晶體
MND2:第二放電電晶體
MNI1、MNI2:N型電晶體
MNS1:第一N型開關電晶體
MNS2:第二N型開關電晶體
MP1:第一P型電晶體
MP2:第二P型電晶體
MP3、MP4:P型電晶體
MPI1、MPI2:P型電晶體
MPS:P型開關電晶體
NI1:第一反相器輸入端
NI2:第二反相器輸入端
NO1:第一反相器輸出端
NO2:第二反相器輸出端
T1:第一端
T2:第二端
VDD1:第一電壓
VDD2:第二電壓
VDD3:第三電壓
Claims (10)
- 一種靜電防護電路，包含：一分壓電路，電性耦接於一電壓輸入端，以在一分壓端產生一偵測訊號，其中該電壓輸入端更電性耦接於用以饋入一第一電壓的一第一電壓饋入端；一偵測電路，配置以對該偵測訊號根據具有小於該第一電壓的一第二電壓運作，以進行電壓抬升並產生一抬升偵測訊號；一第一反相器，具有一第一反相器輸入端以及一第一反相器輸出端，並電性耦接於該第一電壓饋入端以及一第二反相器輸入端之間；一第二反相器，具有該第二反相器輸入端以及一第二反相器輸出端，並電性耦接於該第一反相器輸出端以及一接地端之間；一反相器控制電路，配置以對該抬升偵測訊號根據該第一電壓運作，以進行電壓抬升並產生與該抬升偵測訊號反相的一控制訊號至該第一反相器輸入端；一第一開關電路，電性耦接於該第一反相器輸入端與該第二反相器輸入端其中之一以及該接地端之間；一第二開關電路，電性耦接於用以饋入該第二電壓的一第二電壓饋入端以及該第二反相器輸入端之間；以及一第一放電電晶體以及一第二放電電晶體，電性串聯於該第一電壓饋入端以及該接地端之間，分別受控於該第一反相器輸出端以及該第二反相器輸出端的電壓；其中該抬升偵測訊號在一靜電輸入發生於該電壓輸入端時，使該第一開關電路導通以及使該第二開關電路關閉，以使該第一放電電晶體以及該第二放電電晶體導通而對該電壓輸入端進行放電。
- 如請求項1所述之靜電防護電路，其中該反相器控制電路包含：一第一電壓輸入電路以及一第二電壓輸入電路，各包含：一第一N型輸入電晶體，電性耦接於一輸入節點以及一第一內部節點之間，受控於該第二電壓；一第二N型輸入電晶體，電性耦接於該第一內部節點以及一第二內部節點之間，受控於一第三內部節點的電壓；一第一P型輸入電晶體，電性耦接於該第二內部節點以及一輸出節點之間，受控於該第二電壓；一第二P型輸入電晶體，電性耦接於該第二電壓饋入端以及該輸出節點之間，受控於該第二內部節點的電壓；一第一P型控制電晶體，電性耦接於該第二內部節點以及該第三內部節點之間，受控於該第二電壓；以及一第二P型控制電晶體，電性耦接於該第二電壓饋入端以及該第三內部節點之間，受控於該第二內部節點的電壓；以及一電壓輸出電路，包含：一第一P型輸出電晶體，電性耦接於該第一電壓饋入端以及該第一電壓輸入電路的該輸出節點之間，受控於該第二電壓輸入電路的該輸出節點的電壓；以及一第二P型輸出電晶體，電性耦接於該第一電壓饋入端以及該第二電壓輸入電路的該輸出節點之間，受控於該第一電壓輸入電路的該輸出節點的電壓； 其中該第一電壓輸入電路的該輸入節點配置以接收該抬升偵測訊號，該第二電壓輸入電路的該輸入節點配置以接收與該抬升偵測訊號反相的一反相抬升偵測訊號，該第二電壓輸出電路的該輸出節點配置以產生該控制訊號。
- 如請求項1所述之靜電防護電路，其中該偵測電路包含：一第一偵測反相器，配置以接收該偵測訊號反相輸出為一反相偵測訊號；一第二偵測反相器，配置以接收該反相偵測訊號反相輸出為一輸出偵測訊號；以及一電壓抬升電路，包含：一第一P型電晶體以及一第二P型電晶體，分別具有一第一P型電晶體控制端以及一第二P型電晶體控制端；一第一P型電晶體電路以及一第一N型電晶體電路，透過一第一端彼此相串聯於該第一P型電晶體以及該接地端之間，並透過該第一P型電晶體電性耦接於該第二電壓饋入端，該第一P型電晶體電路以及該第一N型電晶體電路分別具有配置以接收該輸出偵測訊號的一第一控制端；以及一第二P型電晶體電路以及一第二N型電晶體電路，透過一第二端彼此相串聯於該第二P型電晶體以及該接地端之間，並透過該第二P型電晶體電性耦接於該第二電壓饋入端，該第二P型電晶體電路以及該第二N型電晶體電路分別具有配置以接收該反相偵測訊號的一第二控制端；其中該第一P型電晶體控制端電性耦接於該第二端，該第二P型電晶體控制端電性耦接於該第一端，該第二端配置以產生該抬升偵測訊號，該第一端配置以產生一反相抬升偵測訊號。
- 如請求項3所述之靜電防護電路，更包含一迴授電晶體，電性耦接於該第一偵測反相器以及該第二偵測反相器之間的一連接端以及該接地端之間，受控於該抬升偵測訊號或該第二反相器輸出端的電壓，以降低該電壓抬升電路的一轉態速度。
- 如請求項1所述之靜電防護電路，其中該第一開關電路包含相串聯一第一N型開關電晶體以及一第二N型開關電晶體，該第一N型開關電晶體受控於該第二電壓而導通，該第二N型開關電晶體受控於該抬升偵測訊號；該第二開關電路包含一P型開關電晶體，受控於該抬升偵測訊號。
- 如請求項1所述之靜電防護電路，其中在該電壓輸入端的電壓大小並未超過一預設準位的一正常運作模式下，該偵測訊號位於一低態準位，該抬升偵測訊號位於該低態準位，以使該第一開關電路關閉而拉高該第一反相器輸入端的電壓以及使該第二開關電路導通而拉高該第二反相器輸入端的電壓，進而由該第一反相器將該第一反相器輸出端拉至該第二電壓以使該第一放電電晶體關閉，以及由該第二反相器將該第二反相器輸出端拉至一接地電位以使該第二放電電晶體關閉。
- 如請求項1所述之靜電防護電路，其中在該電壓輸入端的電壓大小因接收到該靜電輸入而超過一預設準位的一放電模式下，該偵測訊號位於一高態準位，該抬升偵測訊號位於該高態準位，以使該第一開關電路導通而拉低該第一反相器輸入端的電壓以及使該第二開關電路關閉而使該第二反相器輸入 端浮接，進而由該第一反相器將該第一反相器輸出端拉至該第一電壓以使該第一放電電晶體導通，以及由該第二反相器將該第二反相器輸出端拉至該第一電壓以使該第二放電電晶體導通。
- 如請求項1所述之靜電防護電路，其中該靜電防護電路更包含：一電源分壓電路，電性耦接於配置以傳輸一電源訊號的一電源電壓輸入端，以在一電源分壓端產生一電源偵測訊號，其中該電源電壓輸入端更電性耦接於該第一電壓饋入端；一電源偵測電路，包含相串聯於該第二電壓饋入端以及該接地端之間的一第一負載電路、一第二負載電路以及一偵測電晶體，該偵測電晶體受控於該電源偵測訊號，並在該第一負載電路以及該第二負載電路之間的一負載輸出端產生一反相電源偵測訊號；以及一電源偵測反相器，配置以接收該反相電源偵測訊號以輸出為一輸出電源偵測訊號；其中該輸出電源偵測訊號在該靜電輸入發生於該電源電壓輸入端時，使該第一開關電路導通以及使該第二開關電路關閉，以使該第一放電電晶體以及該第二放電電晶體導通而對該電壓輸入端進行放電。
- 如請求項8所述之靜電防護電路，更包含一偵測訊號輸出電路，包含：一第一N型輸出電晶體，電性耦接於一輸出節點以及該接地端之間，受控於該輸出電源偵測訊號； 一第一P型輸出電晶體以及一第二P型輸出電晶體，串聯於該第二電壓饋入端以及該輸出節點之間，分別受控於該抬升偵測訊號以及該輸出電源偵測訊號；一第二N型輸出電晶體，電性耦接於該輸出節點以及該接地端之間，受控於該抬升偵測訊號；以及一輸出反相器，配置以接收該輸出節點的電壓以輸出為一實際偵測訊號；當該靜電輸入發生於該電壓輸入端時，該實際偵測訊號根據該抬升偵測訊號使該第一開關電路導通以及使該第二開關電路關閉，以使該第一放電電晶體以及該第二放電電晶體導通而對該電壓輸入端進行放電；當該靜電輸入發生於該電源電壓輸入端時，該實際偵測訊號根據該輸出電源偵測訊號使該第一開關電路導通以及使該第二開關電路關閉，以使該第一放電電晶體以及該第二放電電晶體導通而對該電壓輸入端進行放電。
- 一種靜電防護電路，包含：一分壓電路，電性耦接於一電壓輸入端，以在一分壓端產生一偵測訊號，其中該電壓輸入端更電性耦接於用以饋入一第一電壓的一第一電壓饋入端；一偵測電路，配置以對該偵測訊號根據具有小於該第一電壓的一第二電壓運作，以進行電壓抬升並產生一抬升偵測訊號；一第一反相器，具有一第一反相器輸入端以及一第一反相器輸出端，並電性耦接於該第一電壓饋入端以及一第二反相器輸入端之間；一第二反相器，具有該第二反相器輸入端以及一第二反相器輸出端，並電性耦接於該第一反相器輸出端以及一接地端之間；一電阻，電性耦接於該第一電壓饋入端以及該第一反相器輸入端之間；一第一開關電路，電性耦接於該第一反相器輸入端以及該接地端之間； 一第二開關電路，電性耦接於用以饋入該第二電壓的一第二電壓饋入端以及該第二反相器輸入端之間；以及一第一放電電晶體以及一第二放電電晶體，電性串聯於該第一電壓饋入端以及該接地端之間，分別受控於該第一反相器輸出端以及該第二反相器輸出端的電壓；其中該抬升偵測訊號在一靜電輸入發生於該電壓輸入端時，使該第一開關電路導通以及使該第二開關電路關閉，以使該第一放電電晶體以及該第二放電電晶體導通而對該電壓輸入端進行放電。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW112111220A TWI864655B (zh) | 2023-03-24 | 2023-03-24 | 靜電防護電路 |
| US18/600,817 US20240322560A1 (en) | 2023-03-24 | 2024-03-11 | Electrical discharge circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW112111220A TWI864655B (zh) | 2023-03-24 | 2023-03-24 | 靜電防護電路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202439738A TW202439738A (zh) | 2024-10-01 |
| TWI864655B true TWI864655B (zh) | 2024-12-01 |
Family
ID=92802310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW112111220A TWI864655B (zh) | 2023-03-24 | 2023-03-24 | 靜電防護電路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20240322560A1 (zh) |
| TW (1) | TWI864655B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080062598A1 (en) * | 2006-09-07 | 2008-03-13 | Industrial Technology Research Institute | Esd protection circuit using self-biased current trigger technique and pumping source mechanism |
| EP2184854A1 (de) * | 2008-11-06 | 2010-05-12 | Micronas GmbH | Pegelschieber mit Natural-Transistoren |
| EP2184853A2 (de) * | 2008-11-06 | 2010-05-12 | Micronas GMBH | Pegelschieber mit Kaskodenschaltung und dynamischer Toransteuerung |
| DE102009019124B4 (de) * | 2009-04-29 | 2011-11-17 | Micronas Gmbh | Pegelschieber mit kapazitiver Signalübertragung |
| TW201506425A (zh) * | 2013-05-21 | 2015-02-16 | 瑞薩電子股份有限公司 | 半導體積體電路裝置 |
| TWI792767B (zh) * | 2021-12-14 | 2023-02-11 | 瑞昱半導體股份有限公司 | 具有穩定放電機制的靜電防護電路 |
-
2023
- 2023-03-24 TW TW112111220A patent/TWI864655B/zh active
-
2024
- 2024-03-11 US US18/600,817 patent/US20240322560A1/en active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080062598A1 (en) * | 2006-09-07 | 2008-03-13 | Industrial Technology Research Institute | Esd protection circuit using self-biased current trigger technique and pumping source mechanism |
| EP2184854A1 (de) * | 2008-11-06 | 2010-05-12 | Micronas GmbH | Pegelschieber mit Natural-Transistoren |
| EP2184853A2 (de) * | 2008-11-06 | 2010-05-12 | Micronas GMBH | Pegelschieber mit Kaskodenschaltung und dynamischer Toransteuerung |
| DE102009019124B4 (de) * | 2009-04-29 | 2011-11-17 | Micronas Gmbh | Pegelschieber mit kapazitiver Signalübertragung |
| TW201506425A (zh) * | 2013-05-21 | 2015-02-16 | 瑞薩電子股份有限公司 | 半導體積體電路裝置 |
| TWI792767B (zh) * | 2021-12-14 | 2023-02-11 | 瑞昱半導體股份有限公司 | 具有穩定放電機制的靜電防護電路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20240322560A1 (en) | 2024-09-26 |
| TW202439738A (zh) | 2024-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5877647A (en) | CMOS output buffer with slew rate control | |
| US8395870B2 (en) | Input/output circuit | |
| US8514533B2 (en) | Method, apparatus, and system for protecting supply nodes from electrostatic discharge | |
| CN101421896A (zh) | 通过电源状态检测的esd箝位控制 | |
| TWI792767B (zh) | 具有穩定放電機制的靜電防護電路 | |
| CN101997304A (zh) | 静电防护电路 | |
| KR102852456B1 (ko) | 정전기 보호 회로 | |
| TWI779942B (zh) | 具有穩定放電機制的靜電防護電路 | |
| US20260019230A1 (en) | Glitch detector capable of detecting under voltage glitch and over voltage glitch | |
| TWI864655B (zh) | 靜電防護電路 | |
| US20230083606A1 (en) | Dual mode supply circuit and method | |
| CN118739220A (zh) | 静电防护电路 | |
| TWI847627B (zh) | 靜電防護電路 | |
| TW201401478A (zh) | 防止跨越電壓域之靜電放電失效 | |
| TWI739629B (zh) | 具有靜電放電保護機制的積體電路 | |
| CN108399904A (zh) | 液晶面板驱动电路 | |
| CN118739219A (zh) | 静电防护电路 | |
| TWI888169B (zh) | 靜電防護電路及其電壓偵測電路 | |
| US12132307B2 (en) | Current limiting circuits capable of adjusting current limiting value | |
| CN116247633B (zh) | 具有稳定放电机制的静电防护电路 | |
| US8902554B1 (en) | Over-voltage tolerant circuit and method | |
| US9407255B2 (en) | Circuit | |
| CN116316498A (zh) | 具有稳定放电机制的静电防护电路 | |
| CN116436268A (zh) | 适用于低电压应用的开关电路及车辆 | |
| CN114552553A (zh) | 具有延长放电时间机制的静电防护电路 |