[go: up one dir, main page]

TWI888013B - 製造含石墨烯積層物的方法 - Google Patents

製造含石墨烯積層物的方法 Download PDF

Info

Publication number
TWI888013B
TWI888013B TW113105483A TW113105483A TWI888013B TW I888013 B TWI888013 B TW I888013B TW 113105483 A TW113105483 A TW 113105483A TW 113105483 A TW113105483 A TW 113105483A TW I888013 B TWI888013 B TW I888013B
Authority
TW
Taiwan
Prior art keywords
layer
graphene
wafer
less
silicon support
Prior art date
Application number
TW113105483A
Other languages
English (en)
Other versions
TW202449857A (zh
Inventor
艾弗 圭奈
安德魯Ｎ 麥金尼斯
Original Assignee
英商佩拉葛拉夫有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英商佩拉葛拉夫有限公司 filed Critical 英商佩拉葛拉夫有限公司
Publication of TW202449857A publication Critical patent/TW202449857A/zh
Application granted granted Critical
Publication of TWI888013B publication Critical patent/TWI888013B/zh

Links

Classifications

    • H10P14/32—
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/01—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes on temporary substrates, e.g. substrates subsequently removed by etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
    • H10D48/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/8303—Diamond
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/881—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being a two-dimensional material
    • H10D62/882—Graphene
    • H10P14/24—
    • H10P14/2905—
    • H10P14/3234—
    • H10P14/3238—
    • H10P14/3242—
    • H10P14/3256—
    • H10P14/3406—
    • H10P14/3452—
    • H10P90/00—
    • H10P90/1922—
    • H10W10/181—

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

提供了一種用於製造含石墨烯積層物(240)的方法，該方法包含：(i)設置第一晶圓(220)，包含在第一矽支撐件(200)上的第一層(205)，其中第一層(205)是介電層並且具有遠離第一矽支撐件(200)的暴露生長表面(205')，其中第一層(205)具有自暴露生長表面(205')向下延伸至少2 nm的第一區域(205c)，該第一區域(205c)滿足以下條件：a)如藉由TEM量測的小於5,000 cm -2的錯位密度；b)如藉由AFM量測的小於1 nm的表面粗糙度(Ra)；(ii)設置第二晶圓(235)，包括第二層(230)，其中第二層(230)具有暴露接觸表面(230')；(iii)藉由CVD在第一層的暴露生長表面上形成石墨烯層結構(210)；(iv)將第一晶圓(220)晶圓接合至第二層(230)的暴露接觸表面(230')，以將石墨烯層結構(210)夾置在第一矽支撐件(200)與第二層(230)之間；以及(v)移除第一矽支撐件(200)以留下由第一區域(205c)形成並且厚度小於20 nm的第一層(205)的保留部分。

Description

製造含石墨烯積層物的方法
本發明係關於一種製造含石墨烯積層物的方法，以及由其獲得的含石墨烯積層物及電子元件。更特別而言，本發明係關於一種方法，該方法包含藉由CVD直接在晶圓的非金屬表面上形成石墨烯層結構，由此設置非金屬表面的晶圓層保持併入所得的含石墨烯積層物中，使得可以由其製造包括該層的電子元件。
二維(Two-dimensional, 2D)材料，特別是石墨烯，是目前全球研究及開發的焦點。2D材料已經證明在理論上及實踐中都具有非凡的特性，這導致了大量採用此類材料的產品，其中包括塗層、電池及感測器等。石墨烯是最突出的，並且正在研究其一系列潛在應用。最值得注意的是，石墨烯在電子元件及其組成部件中的應用，包括電晶體、二極體、LED、光伏電池、霍爾效應(Hall-effect)感測器、電流感測器、生物感測器等。
因此，先前技術中已知有多種電子元件，它們具有整合石墨烯層結構(單層或多層石墨烯)及/或其他2D材料作為關鍵材料，用於在此類元件中實現相對於早期元件及電子產品的改善。其中包括藉由使用更薄、更輕的材料進行結構改善(這可產生可撓電子產品)，以及效能改善，諸如，增加電傳導及熱傳導，從而提高操作效率。
製備具有高均勻性的足夠大面積的石墨烯一直是本發明所屬領域中的主要問題，這阻礙了石墨烯在商業製程及最終電子元件中的採用。本發明所屬領域的標準是藉由CVD在銅箔或其他催化金屬基板上製造石墨烯。此後，很大一部分研究及開發皆集中在需要最佳化石墨烯自此類基板轉移至電子元件感興趣的基板(亦即，非金屬基板，例如，矽等半導體及藍寶石等絕緣體)的製程。
然而，發明者發現，在銅上生長的石墨烯不可避免地被污染，即使不是被銅污染，至少也會被影響轉移所必需的額外材料污染。其中包括轉移聚合物，諸如，PMMA，金屬蝕刻劑及用於移除聚合物的溶劑。然而，聚合物殘留物無法完全移除，並且藉由此類方法提供的石墨烯不能沒有轉移聚合物及/或銅。此外，轉移製程中對石墨烯的實體操作會導致原子級薄材料中的缺陷。
奈米材料， 2021 年，11,2837 「石墨烯轉移：物理視角」提供了石墨烯轉移方法的最新綜述。
自然通訊， 2021 年，12,917 「藉由晶圓接合實現二維材料及其異質結構的大面積整合」係關於一種將CVD石墨烯自銅箔轉移至矽晶圓的方法。
Adv. Mater. Technol. 2023 年，2201587 「根據半導體產業要求評估石墨烯晶圓級轉移技術」是最近的晶圓級石墨烯轉移技術實例，據觀測，這兩種技術都會導致明顯的銅污染。
US 2013/240839 A1係關於基於石墨烯通道的元件及其製造技術，其中可以包括晶圓接合步驟以在氧化物塗覆的石墨烯層與對應的CMOS元件晶圓之間形成氧化物至氧化物接合。
US 2013/256629 A1係關於石墨烯半導體元件及製造石墨烯半導體元件的方法，方法可以包括：將進一步包含犧牲基板及其間的犧牲層的積層物的半導體層附接至石墨烯層的表面；以及蝕刻犧牲層以移除犧牲基板。
本發明所屬領域中亦已知石墨烯可以直接在基板的非金屬表面上合成、製造、形成。本發明者已經發現，用於製造高品質石墨烯、特別是直接在此類非金屬表面上製造高品質石墨烯的最有效方法是在WO 2017/029470 (其內容以引用方式併入本文)中揭示的方法，該方法提供了具有許多有利的特徵的兩維材料，特別是石墨烯，包括極好的晶體品質、大的材料晶粒尺寸、最小的材料缺陷、大的片材尺寸以及無金屬或有機聚合物污染。WO 2017/029470的方法可以使用氣相磊晶(vapour phase epitaxy, VPE)系統及金屬有機化學氣相沉積(metal-organic chemical vapour deposition, MOCVD)反應器來執行。
儘管WO 2017/029470的方法能夠生產高品質的石墨烯，其在基板上的整個區域上具有優異的均勻性及恆定數量的層(根據需要)，而沒有額外的碳碎片或島狀物，但發明者發現，此舉在石墨烯上形成介電層(例如，藉由原子層沉積)時引入問題。此類問題在轉移石墨烯的先前技術中不會遇到，歸因於不可避免地存在充當成核位點的缺陷。因此，本發明者發現，在CVD生長的石墨烯的初始表面上形成介電層有顯著更大的挑戰。
WO 2022/175273 (其全部內容以引用方式併入本文)以及相應的GB 2603905及TW 202246175是源自本發明者的公開案，其係關於薄的含石墨烯導電基板的形成可藉由將犧牲矽晶圓自形成在絕緣層上的石墨烯層結構蝕刻掉而獲得，該絕緣層本身形成在矽晶圓上。
US 2011/068320 A1係關於一種電子元件，包括：由具有高介電常數的高度有序晶體材料構造的下層，及由具有高介電常數的晶體材料構造的上層，以及位於上層與下層之間的石墨烯層。這個文檔沒有揭示製造方法，但揭示了這些層可以形成在基板材料上。
WO 2022/200351 A1係關於一種藉由CVD在基板(特別地，YSZ)的特定生長表面上形成石墨烯層結構的方法。
US 2012/175594 A1係關於半導體結構，並且特別而言，基於局部雙閘石墨烯的元件及其製造方法。
US 8785261 B係關於微電子電晶體製造領域，並且更特別而言，係關於形成石墨烯層作為微電子電晶體的通道層。
JP 2010153793 A (以及相應的US 2010/200839 A1)係關於用於電子及光學元件應用的石墨烯，更特別而言，係關於其上生長有石墨烯層的基板，以及在此類基板中形成的電光積體電路。
本發明旨在克服或至少減少先前技術中的上述問題組合，以便允許將高品質、無缺陷及無污染的石墨烯及高品質介電晶圓級整合至電子元件中，或至少提供商業上可行的替代方案。
在第一態樣中，本發明提供一種用於製造含石墨烯積層物的方法，方法包含： (i) 設置第一晶圓，包含在第一矽支撐件上的第一層，其中第一層是介電層並且具有遠離第一矽支撐件的暴露生長表面，其中第一層具有自暴露生長表面向下延伸至少2 nm的第一區域，該第一區域滿足以下條件： a) 如藉由TEM量測的小於5,000 cm -2的錯位密度；以及 b) 如藉由AFM量測的小於1 nm的表面粗糙度(Ra)； (ii) 設置第二晶圓，包含第二層，其中第二層具有暴露接觸表面； (iii) 藉由CVD在第一層的暴露生長表面上形成石墨烯層結構，並且任選地，在石墨烯層結構上形成包括介電材料的另一層； (iv) 將第一晶圓晶圓接合至第二層的暴露接觸表面，以將石墨烯層結構夾置在第一矽支撐件與第二層之間；以及 (v) 移除第一矽支撐件，以及任選地，第一層的一部分，以留下由第一區域形成並且厚度小於20 nm的第一層的保留部分。
現在將進一步描述本揭示案。在以下段落中，更詳細地限定本揭示案的不同態樣/實施例。如此限定的每個態樣/實施例可以與任何其他態樣/實施例或多個態樣/實施例組合，除非清楚地表明相反。特別而言，指示為較佳或有利的任何特徵可以與指示為較佳或有利的任何其他特徵組合。
本發明係關於一種用於製造含石墨烯積層物的方法。如本文中更詳細描述，含石墨烯積層物包含矽支撐件，該矽支撐件上具有夾置在主要介電層與次要介電層之間的石墨烯層結構。因此，在任何稱為位於另一層「上」的給定層之間不存在中間層。石墨烯是一種眾所熟知的二維材料，意指在六方晶格中包含單層碳原子的碳同素異形體。如本文中所使用，石墨烯層結構意指一或多層石墨烯。因此，本發明係關於單層石墨烯以及多層石墨烯的形成。石墨烯層結構較佳具有1至10個石墨烯單層。在用於形成電子元件的含石墨烯積層物的許多後續應用中，單層石墨烯是特別較佳的。因此，石墨烯層結構較佳為石墨烯單層。然而，多層石墨烯對於某些應用而言可能是較佳的，並且2或3層石墨烯可能是較佳的。
在第一步驟中，設置第一晶圓及第二晶圓。在半導體電子製造的領域內，晶圓是眾所周知的術語，可以與例如基板同義地使用。晶圓通常主要由矽形成，然後可以在其上沉積並且蝕刻多層薄膜，以製造電子元件及積體電路。
本文所描述的第一晶圓包含第一矽支撐件上的第一層，其中第一層是介電層。第二晶圓包括較佳設置在第二矽支撐件上的第二層，其中第二晶圓的第二層設置暴露接觸表面(亦即，用於在後續步驟中接觸第一晶圓的暴露表面)。
貫穿本說明書，「第一」、「第二」、「主要」、「次要」等可以用於描述各種層及/或支撐件，但應當理解的是，這些特徵不受這些術語的限制，而是僅用於區分一層及/或支撐件與另一層及/或支撐件。
第二晶圓可以由第二層(亦即，可以是單一材料，包括矽)組成，或由矽支撐件上的第二層組成。如本文中所描述，較佳地，第一層及第二層是非金屬層，較佳是介電層，並且可以由單一材料組成或可以由多個子層形成。
第二晶圓可以描述為石墨烯層結構經轉移至其上的目標晶圓或目標基板，並且因此沒有特別限制。第二晶圓是可以自所得的含石墨烯積層物併入電子元件製造中的晶圓。因此，第二晶圓較佳地包含矽支撐件及/或可以是「CMOS」晶圓。此類晶圓通常是矽晶圓，具有嵌入在晶圓內的相關聯電路。第二晶圓亦可以包含嵌入材料的區域或通道，例如波導材料，諸如嵌入在二氧化矽內的氮化矽，其適合於電光調變器及光電探測器。第二層的暴露接觸表面亦可以由不同材料的區域形成。例如，矽支撐件可以具有包含矽的圖案化區域及嵌入介電材料的區域的表面。此類晶圓可以適合於製造石墨烯勢壘體。較佳地，矽支撐件可以是「純」矽支撐件(基本上由摻雜或未摻雜的矽組成)。當包含第二層的第二晶圓進一步包含第二矽支撐件時，第二層的暴露接觸表面遠離第二矽支撐件(第二層的相對的非暴露表面是與支撐件接觸的表面)。
由於第二晶圓不受特別限制，因此有利的是，第二晶圓可以包含在暴露的第二表面處的金屬接觸(連同嵌入在第二層中的相關聯電路，以及任選地，下伏支撐件)。這在採用CVD生長的石墨烯層結構的情況下是特別有利的，因為藉由如本文中所描述的MOCVD製程生長但直接生長至金屬接觸而不是非金屬表面上是不期望的。因此，方法允許將藉由此類方法形成的石墨烯併入具有下伏接觸的元件中。
考慮到隨後的方法步驟，可以說第一晶圓包含犧牲矽支撐件。因此，較佳地，矽支撐件可以是「純」矽支撐件。與第二晶圓類似，第一晶圓的第一層具有遠離第一矽支撐件的暴露生長表面。術語「生長」用於指藉由CVD直接在其上形成(亦即，生長)石墨烯的暴露表面。
矽支撐件層的厚度通常比其上各層的厚度厚得多。當具有且存在支撐件層時，支撐件層通常具有250 μm至1.5 mm的厚度，例如，400 μm至1 mm。另一方面，其上的層的厚度實質上較薄。較佳地，此類層的厚度為至少2 nm，較佳至少5 nm，及/或小於500 nm，較佳小於100 nm。層的厚度的適當範圍較佳為5 nm至100 nm，較佳10至50 nm。在一些實施例中，極薄層為較佳的，並且層的厚度可以較佳為2 nm至10 nm。在一些實施例中，第一層及/或第二層不包含可以在形成該層之前自矽支撐件的表面移除的天然氧化矽。
在本發明中，第一層亦具有自暴露生長表面向下延伸至少2 nm的第一區域，該第一區域滿足以下條件：a)如藉由透射電子顯微鏡(transmission electron microscopy, TEM)量測的小於5,000 cm -2的錯位密度；b)如藉由原子力顯微鏡( atomic force microscopy, AFM)量測的小於1 nm的表面粗糙度(Ra)。
發明者發現，在矽支撐件上形成的第一層的最上區域具有最高品質，其通常隨著厚度的增加而提高，因此最適合在其上形成石墨烯。第一層可以生長至足夠的厚度，並且若需要，藉由使用子層，以便減少隨後形成以設置第一區域的晶體(子)層中的錯位數量。第一區域通常由單一材料組成，但亦可以是多層的。如本文中所描述，可以採用緩衝層以便減少矽與形成第一區域的期望材料之間的晶格失配。在其他實施例中，第一層(以及因此第一區域)由單一材料組成並且可以生長得更厚，由此源自與矽支撐件的界面處的錯位的密度自界面進一步減小。較佳地，第一層具有2 nm至500 nm、較佳5 nm至100 nm的厚度。
因此，第一層的特徵在於第一層的至少一部分(可以是整個第一層)具有至少2 nm的厚度。錯位密度用於表徵第一區域的高度單結晶度，並且可以使用本發明所屬領域中具有通常知識者已知的諸如TEM (例如，橫截面TEM)的習知技術來量測。儘管較低的錯位密度通常是較佳的，諸如，小於4,000 cm -2，或小於2,000 cm -2，但在不希望受理論束縛的情況下，仍可能需要最小數量的錯位，因為據信，第一層的暴露表面處的這些缺陷位點為藉由CVD的石墨烯成核設置了位點。因此，最小缺陷密度可以為至少1 cm -2、至少10 cm -2，或至少100 cm -2。
第一區域亦具有小於1 nm的表面粗糙度，其可以再次藉由本發明所屬領域中具有通常知識者已知的習知技術來量測，諸如AFM。如將所理解的，這是第一層的暴露生長表面的量測。此類低表面粗糙度有利於藉由CVD形成高品質石墨烯。在一些實施例中，表面粗糙度可以小於0.8 nm，或小於0.6 nm。如本文所使用的表面粗糙度意指算術平均粗糙度，稱為Ra。
較佳地，第一層的第一區域自暴露生長表面向下延伸至少5 nm，較佳至少10 nm，較佳至少20 nm。錯位密度是本發明所屬領域中已知的參數，但通常用於表徵顯著較厚的層(例如，LED結構中的GaAs層)。錯位密度通常藉由XRD來量測，它提供整個層(可以是幾微米厚)的平均錯位密度。在上面的GaAs實例中，整個層的錯位密度對於最終元件的特性非常重要。相反，本發明利用保留在最終積層物中的薄得多的最上區域。TEM是一種量測技術，可以量測接近層表面的錯位密度，儘管實際上準確量測小於2 nm區域的錯位密度變得具有挑戰性。因此，例如以至少10 nm的厚度來表徵第一區域是較佳的。由於保留在所得積層物中的第一層的部分為20 nm或更小，因此第一區域足以自暴露生長表面向下延伸至多20 nm (例如，自2 nm至20 nm，或自10 nm至20 nm) (當然，可以進一步延伸)。
如本文中所描述，方法可以包含移除第一層(以及任選地，第一區域)的一部分，以便設置小於20 nm的介電薄層。在一些較佳的實施例中，第一層及/或其第一區域的厚度使得方法不涉及隨後移除一部分。例如，由單一材料形成的第一層可以具有約5 nm的厚度，第一層的整體滿足第一區域的要求並且整個層可以用作最終元件中的層，而無需在本文中所描述的後續步驟中移除其中的一部分。
用於半導體製造製程的介電材料是眾所周知的。第一層以及第二層(當第二層包含介電材料時)的特定材料不受特別限制，由此該層設置具有期望錯位密度及表面粗糙度的第一區域。第一層由適合於後續藉由CVD形成石墨烯的介電材料所形成。因此，較佳的是，第一層的第一區域由氮化鋁、氟化鎂、氟化鈣、氧化釔穩定的氧化鋯(YSZ)、氧化釔穩定的氧化鉿(YSH)及/或稀土氧化物形成，因為發明者發現，此類材料不僅提供期望的高結晶度及均勻性，而且亦提供促進高品質石墨烯層結構生長的特殊益處。較佳地，第一層藉由分子束磊晶及/或高溫濺鍍形成。此類方法通常採用高溫，例如，約500℃至約1000℃。
在一些較佳的實施例中，生長表面具有＜111＞晶體定向。發明者發現，此類定向，特別是對於上文所描述的較佳介電材料，諸如，YSZ、YSH及稀土氧化物，特別適合藉由CVD形成高品質石墨烯。＜111＞生長表面可以藉由在矽晶圓的＜111＞表面上磊晶生長來實現。發明者已經發現，＜111＞定向對於石墨烯磊晶是較佳的，因為它提供了較低的能量定向，並且在更高的溫度下例如比＜100＞更穩定。他們驚訝地發現，可以在＜111＞上獲得改善的石墨烯結晶度，在不希望受理論束縛的情況下，據信這是由三重旋轉對稱性導致的，這有助於石墨烯的六方二維晶體的更好生長。氧化鈧是特別較佳的介電材料的一個實例，並且可以在不使用緩衝層的情況下形成有期望的錯位密度及表面粗糙度。此外，發明者驚訝地發現，這些材料對於CVD要求的高溫出乎意料地穩定，使得所得石墨烯界面處的錯位密度及表面粗糙度在CVD之後實質上相同，從而允許高品質介電層經整合至最終元件中，特別是其電氣特性。
在一些較佳的實施例中，第一層包含直接位於第一矽支撐件上的緩衝層。第一層可以由緩衝層及另一層組成，由此第一區域經設置另一層。緩衝層可以幫助減輕晶格參數的差異，並且降低在層的第一區域中形成缺陷的風險。緩衝層是無機立方材料，通常是金屬氧化物，儘管CaF 2及MgF 2亦可能是較佳的。合適的金屬氧化物包括鋯、釔、鉿、鈰、鉺、釔、鏑、鐠及/或氧化鎂、鈦酸鍶(STO)及/或氧化釔穩定的氧化鋯(YSZ)。用於形成緩衝氧化物層的特別較佳的氧化物是氧化鉺、氧化釔、氧化鋯或其組合，因為它們在隨後的石墨烯的CVD生長期間具有熱力學穩定性。緩衝層可以由此類材料的一或多個子層形成。
在不希望受理論束縛的情況下，據信ZrO 2或YSZ與Si的界面的化學穩定性低於Er 2O 3、Y 2O 3或Sc 2O 3與Si的界面，這是由於形成二次相的驅動力較大，例如，矽化物(諸如，ZrSi)或矽酸鹽(諸如，ZrSiO 4)，從而提供了氧化鉺及/或釔作為緩衝層的優勢，特別是在多層緩衝層的情況下作為直接在矽上的層。事實上，氧化鈧直接在矽支撐件層上亦是本發明的一個特別優勢，因為發明者發現，氧化鈧與矽之間的界面是最化學穩定的。亦據信，如本文所描述直接沉積在矽上的氧化鈧可以形成低氧化鈧的界面，從而減輕允許高晶體品質的晶格參數的差異，及/或在真空下加熱的矽的7x7重建(氧化物經移除)，產生具有不同有效的單位晶格的尺寸的矽表面，該矽表面可以與氧化鈧更好地匹配。氧化鉺相對於其他氧化物的優勢在於，它在矽上具有更好的熱力學穩定性，同時在晶格匹配方面大致相同。氧化鉺的一個問題是，與其他氧化物不同，它具有強順磁性，這對於自所得石墨烯基板製造的預期最終電子元件而言可能是一個問題。
在一些較佳的實施例中，緩衝層由單一材料組成。其次要考慮的是矽、第一層的各層之間的晶格失配。例如，當第一區域由氧化鈧設置時，YSZ在矽與氧化鈧之間具有小的晶格失配。亦即，矽的晶格常數為5.43 Å，而氧化鈧的晶格常數為9.85 Å (其中晶格常數的一半約為4.93 Å)。氧化鋯的晶格常數為5.15 Å，而YSZ為約5.13 Å (取決於氧化釔摻雜的程度)，這導致矽與氧化鈧之間相應地產生約5%及約4%的均勻晶格失配。氧化釔(晶格常數為5.30 Å)的對應失配為約2%及約7%。然而，發明者發現，純二元氧化鋯在石墨烯CVD生長所需的溫度下對其立方相與四方相之間的相變不穩定。YSZ的熱力學穩定性亦低於其他較佳的稀土氧化物(Er、Y及Sc)，因此YSZ緩衝層可能不適合極高的石墨烯沉積溫度，例如，高於1,250℃。據信，藉由使用極薄的氧化鋯(或YSZ)層，例如，小於10 nm，較佳小於5 nm，更較佳小於2 nm，氧化鋯層有利地更能抵抗相變。可以使用這些氧化物的組合，例如，可以在矽上形成氧化釔層，隨後形成氧化鋯或YSZ層以形成多層緩衝層。緩衝層的缺點在於具有不同熱穩定性及膨脹係數的多個層會增加分層的風險。
儘管氧化鈧用於石墨烯生長的優勢源於其化學穩定性、低表面能及高溫下對粗糙化的穩定性，並且特別是其表面晶體定向，但在不希望受理論束縛的情況下，亦據信，氧化鈧的晶格常數是石墨烯的實質上精確倍數(亦即，2.46 Å，其中4 x 2.46 Å = 9.84 Å)進一步有助於形成高品質石墨烯。
緩衝層(當存在時)可以具有至少2 nm、較佳至少5 nm的厚度。緩衝層的厚度的較佳範圍是2 nm至20 nm，更較佳至多10 nm。在一些實施例中，第一區域可以不形成緩衝層的一部分。
本發明者出乎意料地發現，由本文中所描述的較佳材料(諸如，氧化鈧)形成的生長表面對於藉由CVD進行的石墨烯生長是有利的。在不希望受理論束縛的情況下，發明者相信，氧化鈧在高溫下具有特別低的碳溶解度(相對於已知的生長基板材料)，使得在CVD的高溫期間，可以生長高品質且均勻的石墨烯，而且不存在當直接在其他已知的生長表面上生長時可能存在的缺陷。例如，已知由諸如矽或III-V族半導體的材料形成的生長表面可能會在生長期間產生與碳原子的共價接合，從而導致石墨烯缺陷。
方法包含藉由CVD在第一層的暴露生長表面上形成石墨烯層結構的步驟。CVD通常意指一系列化學氣相沉積技術，每種技術皆涉及沉積以生產薄膜材料，諸如，石墨烯等二維晶體材料。揮發性前驅物(氣相或懸浮在氣體中的前驅物)經分解以釋放形成期望材料(在石墨烯的情況下為碳)所需的物質。如本文所描述的CVD意欲意指熱CVD，使得由含碳前驅物的分解形成石墨烯是該含碳前驅物的熱分解的結果。形成可以認為是合成、製造、生產、沉積及生長的同義詞。
較佳地，方法涉及藉由熱CVD形成石墨烯，使得加熱含碳前驅物導致分解。較佳地，CVD期間生長表面的溫度為自700℃至1350℃，較佳自800℃至1250℃，更較佳自1000℃至1250℃。發明者已經發現，此類溫度對於藉由CVD在第一晶圓上直接設置石墨烯生長是特別有效的。較佳地，本文所揭示的方法中使用的CVD反應腔室是冷壁反應腔室，其中耦接至晶圓的加熱器是腔室的唯一熱源。
在特別較佳的實施例中，CVD反應腔室包含具有複數個前驅物進入點或前驅物進入點的陣列的緊耦合噴頭。已知此類包含緊耦合噴頭的CVD設備可以用於MOCVD製程中。因此，據信，方法可以可選地使用包含緊耦合噴頭的MOCVD反應器來執行。在任一情況下，噴頭較佳地經配置以在基板/晶圓的表面與複數個前驅物進入點之間設置小於100 mm、更較佳小於25 mm、甚至更較佳小於10 mm的最小間隔。如將理解的，恆定的間隔意味著基板表面與每個前驅物進入點之間的最小間隔實質上相同。最小間隔意指前驅物進入點與基板表面之間的最小間隔。因此，此類實施例涉及「豎直」佈置，由此包含前驅物進入點的平面實質上平行於基板表面(亦即，第一晶圓的生長表面)的平面。
較佳地，冷卻進入反應腔室的前驅物進入點。入口或噴頭(當使用時)較佳由外部冷卻劑(例如，水)主動冷卻，以便維持前驅物進入點的相對冷的溫度，使得前驅物在透過複數個前驅物進入點及進入反應腔室時的溫度低於100℃，較佳低於50℃。為了避免疑問，在高於周圍的溫度下添加前驅物並不構成加熱腔室，因為這會消耗腔室中的溫度並且部分地負責在腔室中建立溫度梯度。
較佳地，生長表面及複數個前驅物進入點之間的足夠小的間隔及前驅物進入點的冷卻的組合，加上生長表面的加熱以達到前驅物的分解範圍，產生自表面延伸至前驅物進入點的足夠陡的熱梯度，以允許在表面上形成石墨烯。如WO 2017/029470中所揭示，可以使用極陡的熱梯度來促進直接在此類非金屬基板上、較佳地在基板的整個表面上形成高品質且均勻的石墨烯。基板/晶圓可以具有至少5 cm (2英吋)、至少15 cm (6英吋)，或至少30 cm (12英吋)的直徑。特別適合於本文中所描述方法的設備包括Aixtron® Close-Coupled Showerhead®反應器及Veeco® TurboDisk反應器。
因此，在特別較佳的實施例中，其中本發明的方法涉及使用WO 2017/029470中所揭示的方法，藉由CVD在生長表面上形成石墨烯層結構包含： 將第一晶圓設置在緊耦合的反應腔室中的加熱基座上，該緊耦合的反應腔室具有複數個冷卻入口，該複數個冷卻入口經佈置以使得在使用中，入口分佈在整個生長表面上並且與第一晶圓具有恆定的間隔； 將入口冷卻至100℃以下； 將氣相及/或懸浮在氣體中的含碳前驅物經由入口引入至緊耦合的反應腔室中；以及 加熱基座以達成超過前驅物分解溫度至少50℃的生長表面溫度，以在生長表面與入口之間設置足夠陡的熱梯度，以允許由自分解的前驅物釋放的碳形成石墨烯； 其中恆定的間隔小於100 mm，較佳小於25 mm，甚至更較佳小於10 mm。
在另一個特別較佳的實施例中，其中方法涉及使用WO 2019/138231 (其全部內容併入本文)中揭示的方法，藉由CVD在生長表面上形成石墨烯層結構包含： 將第一晶圓設置在反應腔室中的加熱基座上，該反應腔室具有複數個入口，該複數個入口經佈置以使得在使用中，入口分佈在整個生長表面上並且與第一晶圓具有恆定的間隔； 以至少600 rpm、較佳至多3000 rpm的旋轉速率旋轉加熱基座； 經由入口將氣相及/或懸浮在氣體中的含碳前驅物引入至反應腔室中；以及 加熱基座以達到超過前驅物分解溫度至少50℃的生長表面溫度； 其中恆定的間隔為至少12 cm，較佳至多20 cm。
石墨烯生長的領域中最常見的含碳前驅物是甲烷(CH 4)。本發明者發現，較佳的是用於形成石墨烯的含碳前驅物是有機化合物，亦即，含有碳-氫共價鍵的化合物或分子，其包含兩個或更多個碳原子。此類前驅物具有比甲烷更低的分解溫度，這有利地允許石墨烯在使用本文描述的方法時在較低溫度下生長，這對於在此類非金屬表面上的生長特別有利。較佳地，當在20℃及1巴壓力(亦即，根據IUPAC的標準條件下)量測時，前驅物是液體。因此，前驅物具有低於20℃、較佳低於10℃的熔點，並且具有高於20℃、較佳高於30℃的沸點。與通常要求高壓氣瓶的氣態前驅物相比，液體前驅物更容易儲存及搬運。由於與氣態前驅物相比，它們的揮發性相對較低，因此它們在大規模生產期間安全風險較低。增加化合物的分子量超過約C 10，特別是超出約C 12，通常會降低其揮發性及在非金屬基板上CVD生長石墨烯的適用性(儘管石墨烯可由固體有機化合物生產)。較佳地，有機化合物由碳及氫，以及任選地，氧、氮、氟、氯及/或溴組成。
如上文所描述，本文所描述的方法較佳使用含碳前驅物，該含碳前驅物為包含兩個或更多碳原子的有機化合物，亦即，C 2+有機化合物。較佳地，含碳前驅物是由碳及氫，以及任選地，氧、氮、氟、氯及/或溴組成的C 3-C 12有機化合物。如本文中所描述，C n有機化合物意指包含「n」個碳原子，及任選地，一或多個另外的雜原子氧、氮、氟、氯及/或溴的化合物。較佳地，有機化合物包含至多一個雜原子，因為此類有機化合物通常更容易以高純度獲得，例如醚、胺及鹵代烷。
含碳前驅物較佳為由碳及氫，以及任選地，氧、氮、氟、氯及/或溴組成的C 3-C 10有機化合物，甚至更較佳C 6-C 9有機化合物。在較佳的實施例中，前驅物不包含雜原子，使得前驅物由碳及氫組成。換言之，較佳地，含碳前驅物是烴，較佳是烷烴。
亦較佳地，有機化合物包含至少兩個甲基(-CH 3)。GB 2604377 (其內容全部併入本文)中描述了用作含碳前驅物的特別較佳的有機化合物以及藉由CVD由其形成石墨烯的方法。發明者發現，當直接在非金屬基板上形成石墨烯時，傳統的碳氫化合物甲烷及乙炔以外的前驅物允許形成甚至更高品質的石墨烯。較佳地，前驅物是C 4-C 10有機化合物，更較佳地，有機化合物是支鏈的，使得有機化合物至少有三個甲基。
在不希望受理論束縛的情況下，發明者相信較重的有機化合物(亦即，大於C 12，或大於C 10，及/或在標準條件下為固體的那些有機化合物)提供了「不太純」的CH 3自由基來源。隨著有機化合物的尺寸及複雜性的增加，分解途徑的數量亦會增加，並且可能產生更多可能導致石墨烯缺陷的副產物。如本文中所描述的有機化合物提供了足夠大的平衡以在熱解下遞送所需的及期望高分數的甲基。然而，有機化合物足夠小，易於純化，特別是在前驅物是液體的情況下，並且具有相對簡單的熱解化學及有限的分解途徑。此外，與較重的化合物不同，它們在反應器管道內不易凝結，這對於石墨烯的工業生產而言是一個特別的缺點，因為反應器停機的風險更大。
在一些實施例中，方法進一步包含在石墨烯層結構上形成包含介電材料的另一層。在其他實施例中，在石墨烯層結構上沒有形成另一層，這是有利的，因為這可以允許經由將石墨烯轉移至第二晶圓的合適層上的以下步驟來形成範德華(Van der Waals)異質結構。
本發明的一個優勢在於經由避免在石墨烯上形成層的需要而在初始石墨烯上設置高品質介電質。然而，本發明仍允許在晶圓接合步驟之前在石墨烯上形成另一層，因為該另一層隨後在「翻轉」之後簡單地形成下伏支撐件的一部分。如本文中針對第一層及第二層所描述，另一層可以包含一或多個子層。
發明者發現，可以在石墨烯層結構上形成另一層以摻雜石墨烯。較佳地，另一層包含介電金屬氧化物，較佳氧化鉬。氧化鉬是特別較佳的材料，發明者發現其適合於反摻雜CVD生長的石墨烯(其通常為n型，而轉移石墨烯的本徵摻雜通常為p型，因為暴露於催化金屬基板及/或轉移聚合物及/或濕式處理化學品)。
此類層的厚度較佳小於5 nm，更較佳小於3 nm，例如，0.1 nm至5 nm。發明者已發現，這個厚度可以用於控制石墨烯層結構的摻雜程度以達到期望的電荷載子濃度，由此較大的厚度導致更多的p摻雜。期望的標稱厚度可經由在形成期間使用石英晶體微天平(Quartz Crystal Microbalance, QCM)來達成，這為具有通常知識者提供了在進行該方法時沉積的材料的量的原位量測。因此，層的厚度是層的平均厚度。然後，本發明所屬領域中具有通常知識者可以使用習知技術(例如，AFM)同樣容易地決定厚度。另一層可以使用本發明所屬領域中的習知手段來沉積，例如，PVD技術，諸如，濺鍍或蒸發(例如，熱蒸發)。
較佳地，石墨烯層結構的電荷載子濃度小於5x10 12cm -2，較佳小於2x10 12cm -2，更較佳小於10 12cm -2，作為本文所描述的材料及製造方法的組合的結果。電荷載子濃度是在製造完成之後在周圍條件(例如，25℃)下量測的。元件可以經製造以併入含石墨烯積層物，因此，電荷載子濃度意指最終製造出的積層物或元件的電荷載子濃度。
方法進一步包含將第一晶圓晶圓接合至第二層的暴露接觸表面以將石墨烯層結構夾置在第一矽支撐件與第二層之間的步驟。因此，由第二晶圓的第二層設置的暴露接觸表面與最上層(例如，暴露的石墨烯層結構或在其上形成的另一層)接觸以接合兩個晶圓。
方法可以進一步包含圖案化上文所描述的第一晶圓及/或第二晶圓的步驟，特別是在支撐件上設置的層(亦即，第一晶圓的第一層、石墨烯層結構及/或任選的另外的介電材料層，以及/或第二晶圓的第二層及/或金屬接觸)。這可以使用習知的微影技術等來完成，並且亦可以如下所描述用於設置金屬接觸。例如，可在晶圓接合步驟之前對第一晶圓進行圖案化，以便將石墨烯層結構與設置在表面上的任何另外的層一起圖案化成期望的元件形狀(亦即，形成跨越晶圓的單獨元件的陣列)，其較佳地保留與石墨烯的形狀相同，從而起到保護蓋的作用。下伏第一層亦可以任選地在這個階段經圖案化，任選地形成相同的形狀。或者，如本文中的示例性實施例中所描述的，此類圖案化可以在晶圓接合及移除矽支撐件之後進行，但是，如將理解的，第一層然後變成在石墨烯表面「上」以及可能已經沉積的任何其他層將下伏於所得積層物中的石墨烯層結構(藉由所得積層物底部的第二晶圓的第二層及/或第二支撐件觀測)。
第二晶圓的第二層亦可以在晶圓接合之前經圖案化。在一些較佳的實施例中，圖案實質上是第一晶圓的圖案的「負片」，以確保第一晶圓及第二晶圓的兩個圖案化表面之間的共形接觸。每個晶圓可以進一步包括圖案化對準標記，以便於後續晶圓接合步驟中兩個晶圓表面的定向及光學對準。以此方式，可獲得完整的元件結構，而不需要在移除犧牲的第一矽支撐件之後進一步圖案化。如將所理解的，在晶圓接合及移除矽晶圓之後，仍然可以沉積及圖案化另外的層及/或另外的金屬接觸(例如，以設置閘極接觸)。
包含暴露金屬接觸的第二晶圓可以用於不包含在石墨烯層結構上形成包含介電材料的另一層的任選步驟的實施例中，使得第一晶圓的最上層是在晶圓接合步驟中隨後接觸金屬接觸的暴露的石墨烯層結構。然而，當石墨烯層結構是第一晶圓的最上層並且是晶圓接合期間的暴露接觸表面時，就會有損壞石墨烯層結構的風險。
因此，在一些實施例中亦特別較佳的是，在晶圓接合之前形成與石墨烯層結構接觸的金屬接觸，例如與形成一或多個另外的介電材料層的步驟相組合。接觸可以在圖案化步驟期間沉積(例如，在將石墨烯層結構圖案化為元件的期望形狀之前或之後)。
第一晶圓及/或第二晶圓上的金屬接觸的暴露表面可以較佳地與另一介電層(當存在時)及/或第二層的周圍材料的暴露表面相應地共面。在沒有金屬接觸的情況下，實質上平坦的層特別較佳地用於晶圓接合，以確保層之間良好的接觸及接合。有利地，互補金屬接觸(亦即，金屬對金屬)通常更容易在晶圓接合步驟期間接合在一起(例如，要求較低的溫度及/或壓力，這有利於避免對其他層、特別是石墨烯層結構的過度損壞)。在其他實施例中，兩個晶圓中的一者的金屬接觸可以自暴露的最上表面突出。在此類實施例中，例如當石墨烯層結構暴露而其上沒有形成另外的介電材料層時，暴露表面經阻止接觸第二晶圓的表面，從而避免了損壞的風險。通常，金屬接觸與鄰近層的表面之間的高度差小於10 μm，更較佳小於5 μm。此差異亦可以是至少100 nm、至少500 nm，或至少1 μm。
晶圓接合製程通常是眾所周知的。較佳地，晶圓接合的步驟是直接接合(亦可以稱為熔融接合)。此類製程通常用於接合例如兩個介電氧化物及/或金屬接觸的層，由此製程導致兩個表面之間形成化學鍵，因為兩個表面具有用於氫鍵及/或共價鍵接合的可用接合位點，並且足夠乾淨及光滑。在一些實施例中，第二層經接合至石墨烯層結構的暴露表面，從而藉由範德華力產生接合。
此類步驟可以在習知的晶圓接合設備中進行。通常，製程包含任選地在施加力的情況下加熱所接觸的晶圓。特別較佳的是，步驟在真空下進行，以儘可能排除兩個晶圓表面的任何氧氣及/或濕氣。含氧雜質的存在可能會污染初始石墨烯表面並且阻礙接合。在較佳實施例中，在石墨烯層結構生長之後直接進行晶圓接合步驟，由此第一晶圓在各步驟之間維持在惰性氣氛下，或者在任何其他層及/或金屬接觸經沉積並且形成圖案時以其他方式維持在惰性氣氛下。類似地，例如當經由在第二矽支撐件上沉積第二層來製造時，可以在即將進行晶圓接合之前將第二晶圓維持在惰性氣氛下。或者，第二晶圓可以購得，並且在晶圓接合之前經受退火以清潔表面。
較佳地，晶圓接合在100℃至850℃、較佳150℃至450℃，諸如200℃至400℃的溫度下執行。當存在另外的層(諸如，氧化鉬)時，較低溫度通常是較佳的，因為這降低了損壞石墨烯的風險並且另外的層有利於晶圓接合。另一方面，初始石墨烯可能需要更高的溫度及真空才能提供有效接合。在晶圓接合期間可以施加至少100 N、諸如至少500 N的力，及/或在一些實施例中至多10 kN。
沒有嚴格的上限，但當第二晶圓是CMOS晶圓時，最高溫度較佳為850℃。第二矽支撐件(亦即，CMOS)上的典型第二層包括氧化矽、氮化矽、氧化鋁、氧化鉿等，並且如本文中所描述，亦可以併入暴露為表面的金屬接觸及嵌入其中的金屬通孔。
在一些較佳的實施例中，第二層可以由最上子層設置，或者包括最上子層，該最上子層由用於形成範德華異質結構的二維材料形成。例如，第二層的暴露接觸表面可以由h-BN、過渡金屬二硫屬化物(transition metal dichalcogenide, TMDC)或另外的石墨烯層結構設置，較佳是h-BN，因為該材料對石墨烯層結構的電子特性幾乎沒有影響。當暴露接觸表面由石墨烯層結構、特別是石墨烯單層設置時，如本文中所描述的晶圓接合可以用於接合另外的石墨烯單層。因此，本文描述了一個實施例，其中第一晶圓及第二晶圓實質上相同，並且包含石墨烯單層並且所得積層物包含石墨烯雙層。本發明的製程允許石墨烯單層容易地對準，特別是以約1.1°的扭曲角度對準(亦即，設置穩定的夾置扭曲式雙層石墨烯)；已知此類角度可以在雙層石墨烯中提供進一步獨特的電子特性。
方法進一步包含移除第一矽支撐件，以及任選地，第一層的一部分的步驟，以留下由第一區域形成且厚度小於20 nm的第一層的保留部分。
一般而言，方法包含化學蝕刻第一矽支撐件以移除矽並且暴露介電層。可以使用任何習知的矽蝕刻劑，例如，氟化氫、硝酸、鹼金屬氫氧化物、乙二胺鄰苯二酚或氫氧化四甲基銨，較佳為氫氧化鈉或氫氧化鉀。應當理解，此類蝕刻劑可以用於任何典型的製劑及溶劑(例如，水或醇，諸如，甲醇、乙醇或異丙醇)。此類製程可以稱為「濕式蝕刻」。由介電材料形成的第一層抵抗蝕刻劑的蝕刻。方法任選地包含移除第一層的一部分(其將理解為遠離本文所描述的第一區域的部分)。較佳地，藉由反應離子蝕刻來移除第一層的部分。
較佳地，移除第一矽支撐件包含研磨，並且可以與化學蝕刻組合使用，並且在化學蝕刻之前使用，使得藉由化學蝕刻完成所有矽支撐件的移除。研磨通常比化學蝕刻快得多並且更適合移除具有較大初始厚度的支撐件的初始部分。例如，可以藉由研磨使支撐件變薄，以移除70%至99%的矽支撐件，然後進行化學蝕刻。
較佳地，第一層的保留部分具有小於10 nm、較佳小於5 nm的厚度。較佳地，保留部分具有至少2 nm的厚度。較佳地，第一層的第一區域的厚度等於或大於第一層的保留部分的厚度。因此，整個保留區域可以由具有有利的低錯位密度的第一層的第一區域來形成。因此，發明者驚訝地發現，本發明的方法允許形成含石墨烯積層物，該積層物包含介電層，該介電層具有比可以藉由其他習知方法生長的晶體品質更高的晶體品質，特別是當與藉由CVD直接生長獲得的石墨烯的品質相組合時。
在另一態樣，本發明係關於一種含石墨烯積層物，依序包含： (i) 支撐件(較佳地，矽)； (ii) 主要介電層； (iii) 石墨烯層結構； (iv) 次要介電層，具有小於20 nm的厚度，並且其中次要介電層滿足以下條件： a) 如藉由TEM量測的小於5,000 cm -2的錯位密度；以及 b) 如藉由AFM量測的小於1 nm的表面粗糙度(Ra)； 其中，任選地，在主要介電層與石墨烯層結構之間進一步設置一或多個另外的介電層。
因此，藉由CVD直接在次要介電層上生長的石墨烯避免了物理轉移處理。石墨烯的物理轉移(通常自銅基板)會引入許多缺陷，對石墨烯的物理及電子性能產生負面影響。因此，本發明所屬領域中具有通常知識者可很容易地決定石墨烯層結構，並且推而廣之，含石墨烯積層物是否包含CVD生長的石墨烯層結構，該石墨烯層結構已經使用本發明所屬領域中諸如AFM及能量色散X射線(energy dispersive X-ray, EDX)光譜學等的習知技術直接生長在特定材料上。石墨烯層結構沒有金屬(特別是銅)污染，並且沒有有機聚合物殘留物，因為在獲得含石墨烯積層物的過程中完全不存在這些材料。此外，此類處理不適合大規模製造(諸如，在製造工廠的CMOS基板上)。無意的摻雜，特別是來自催化金屬基板及蝕刻溶液的無意摻雜，亦會導致生產的石墨烯在樣品與樣品之間不夠一致，而這正是電子元件商業生產所要求的。
根據另一態樣，本發明提供一種含石墨烯積層，依序包含： (i) 支撐件(較佳地，矽)； (ii) 主要介電層； (iii) 石墨烯層結構；以及 (iv) 次要介電層，具有小於20 nm的厚度，並且其中次要介電層具有如藉由TEM量測的小於5,000 cm -2的錯位密度； 其中第二介電層由氮化鋁、氟化鎂、氟化鈣、氧化釔穩定氧化鋯(YSZ)、氧化釔穩定氧化鉿(YSH)及/或稀土氧化物(較佳地，氧化鈧)形成；以及 其中，任選地，在主要介電層與石墨烯層結構之間進一步設置一或多個另外的介電層。
在製造製程中可以使用任選的其他層，諸如氧化鉬，以反摻雜CVD生長的石墨烯，以使得在晶圓接合及蝕刻犧牲矽支撐件以暴露次要介電層之後其最終電荷載子濃度小於5x10 12cm -2
積層物對於電子元件的製造特別有利，因為發明者已經發現，本文中所描述的方法允許此類產品包含具有藉由直接CVD生長獲得的品質的石墨烯以及其上的介電層，該介電層可以令人驚訝地薄但仍然表現出極低的錯位密度，這是經由在CVD品質石墨烯上直接生長無法達成的。較佳地，積層物由所描述的層組成。
本文中所描述的製造方法產生獨特的積層物，特別是其中次要介電層具有小於5,000 cm -2的錯位密度的積層物，並且藉由此方法可獲得的此類特徵在其他製造方法(例如，涉及在石墨烯上形成層的那些方法)中不會觀測到。
錯位密度小於5000 cm -2將理解為表徵直接自積層物的石墨烯層結構延伸至少2 nm的區域。較佳地，區域自石墨烯層結構延伸至少10 nm。類似地，應當理解，表面粗糙度意指與石墨烯層結構接觸的表面。
在另一態樣，本發明係關於一種電子元件，包含本文中所描述的含石墨烯積層物(亦即，本發明的另一態樣的及/或可藉由第一態樣的方法獲得的積層物)。
在本發明的另一態樣中，提供了一種包含本文中所描述的含石墨烯積層物的電子元件。亦即，可以使用本文所揭示的方法或所得的含石墨烯積層物，使用習知技術來根據需要圖案化及蝕刻各層並且沉積用於連接至電子電路中的接觸(諸如，經由金屬線)來形成電子元件。如將所理解的，大面積含石墨烯積層物(亦即，諸如直徑大於或等於5 cm (2吋)的晶圓)可以經處理以在共用下伏支撐件(關於製造方法描述的第二矽支撐件的支撐件)上製造電子元件陣列。然後可以將其切成單獨的元件，使得電子元件包含較大的含石墨烯積層物的一部分。可以藉由矽支撐件的研磨及/或蝕刻由此製造薄元件。
通常，接觸是金屬接觸，諸如，由鉻、鈦、鋁、鎳及/或金形成。通常，接觸經設置以與含石墨烯積層物的石墨烯層結構的表面及/或邊緣接觸。
由其上具有主要介電質、石墨烯及次要介電質的矽支撐件的積層結構所提供的架構特別適合於併入電晶體等。然而，經由適當的進一步處理，積層物亦可以用於製造其他元件，諸如電容器、電光元件及二極體(包括LED及太陽能電池以及諧振穿隧二極體)。
較佳地，電子元件是頂閘電子元件，其中閘極接觸經設置在遠離石墨烯層結構的次要介電層的表面上。如在豎直元件配置中將理解的，閘極接觸經設置在石墨烯上方以便調變石墨烯的電子特性(經由介電層)。上文方法中所描述的第一層的保留區域設置了根據這個另一態樣的積層物的次要介電層。以此方式，頂閘電子元件(例如，電晶體)採用這種高品質介電材料作為閘極介電質，這允許改善元件效能，而不需要石墨烯與閘極之間的其他界面層。
在一些實施例中，在由本文中所描述的積層物形成電子元件之後，可以減小矽支撐件的厚度或完全移除矽支撐件，使得本發明亦提供包含含石墨烯積層物的電子元件，該含石墨烯積層物依序包含： (i) 任選的矽支撐件； (ii) 主要介電層； (iii) 石墨烯層結構；以及 (iv) 次要介電層，具有小於20 nm的厚度，並且其中次要介電層滿足以下條件： a) 如藉由TEM量測的小於5,000 cm -2的錯位密度；以及 b) 如藉由AFM量測的小於1 nm的表面粗糙度(Ra)； 其中，任選地，在主要介電層與石墨烯層結構之間進一步設置一或多個另外的介電層。
第1圖圖示了製造含石墨烯積層物的示例性方法，其中每個步驟均以橫截面示出。
在第一步驟100中，設置直徑至少5 cm的市售矽支撐件200 (亦即，基板/晶圓)，並且藉由分子束磊晶在矽支撐件200的表面上形成例如實質上由氧化鈧組成的第一層205。
在步驟100中，將第一層205生長至5 nm至50 nm之間的厚度，從而產生遠離矽支撐件200的暴露表面205'(亦即，與第一層205的與矽支撐件200交界的表面相對)。第一層205包含自暴露生長表面205’向下延伸至少2 nm的第一區域，並且可以延伸第一層205的整個厚度。第一層205的特徵在於如藉由TEM量測的小於5,000 cm -2的錯位密度，以及如藉由AFM量測的小於1 nm的表面粗糙度(Ra)。第一層205及矽支撐件200可以一起稱為第一晶圓220。
在第二步驟105中，在MOCVD反應器中在暴露生長表面205'上生長石墨烯單層210，並且在第三步驟110中，在石墨烯單層210的暴露表面上形成另一層215。可以選擇另一層來摻雜石墨烯單層210，以便抵消CVD生長所產生的本徵摻雜。較佳地，另一層215由厚度至多約5 nm的氧化鉬形成。矽支撐件200、第一層205以及石墨烯單層210及另一層215亦可以一起稱為用於晶圓接合步驟的第一晶圓220。
方法進一步包含設置用於晶圓接合的第二晶圓235。在本實施例中，第二晶圓235是習知的絕緣體上矽晶圓，其包含其上具有氧化矽層230的(第二)矽支撐件225，氧化矽層230具有暴露接觸表面230’。氧化矽層230通常具有數十至數百奈米的厚度。
在第四步驟115中，藉由使另一層215的表面與氧化矽層230的暴露接觸表面230'接觸來直接晶圓接合第一晶圓220及第二晶圓235。結果，石墨烯單層210夾置在(第一)矽支撐件200與氧化矽230 (及(第二)矽支撐件225)之間。此類步驟是在真空中在施加小力及至多約400℃的溫度下進行的。
在第五步驟120中，藉由首先晶圓研磨以移除大部分矽支撐件200，然後藉由用鹼金屬氫氧化物的水溶液進行化學蝕刻從而暴露第一層205的表面(亦即，與矽支撐件200相交的表面)來移除(第一)矽支撐件200，從而形成含石墨烯積層物240。可以藉由反應離子蝕刻來蝕刻第一層205以將其厚度減小至例如10 nm或更小。積層物240的第一層205的品質有利地遠大於可以在直接生長的CVD石墨烯上形成的品質，使得更薄的層可以在電子元件中用作石墨烯與接觸/電極之間的介電層。第3圖至第5圖圖示了此類元件的實例。在一些實施例中，(第二)矽支撐件225的厚度可以減小，或(第二)矽支撐件225可以完全移除，例如在形成電子元件之後(亦即，在形成任何另外的層、接觸及圖案化之後)。
第2圖是可用於本發明的方法(例如，第1圖所示的方法)中的示例性第一晶圓220的橫截面。第一晶圓220包含矽支撐件200及其上由第一子層205a及第二子層205b形成的第一層205。
第一層205的第一子層205a可以是緩衝氧化物層，該緩衝氧化物層可用於藉由最小化與矽支撐件200的晶格常數失配來減少其上形成的介電層中的缺陷。在實例中，第一子層由氧化釔形成，其可以具有5 nm或更小的厚度。
例如，第二子層205b可以由氧化釔穩定的氧化鋯(YSZ)、氧化釔穩定的氧化鉿(YSH)或稀土氧化物形成。第二子層可以具有約5 nm或更大的厚度，並且設置第一層205的第一區域205c，其中第一區域205c的特徵在於如藉由TEM量測的小於5,000 cm -2的錯位密度，以及如藉由AFM量測的小於1 nm的表面粗糙度(Ra)。第一晶圓220進一步包含第一區域205c上的石墨烯單層210及石墨烯單層210上的另一層215。
第3圖是根據本發明的包含含石墨烯積層物的示例性頂閘電晶體300的橫截面。電晶體300由矽支撐件325及氧化矽層330 (其可以源自例如第二晶圓235)形成。在氧化矽層上有(主要)介電材料層315，例如氧化鉬，該層與(次要)介電材料層305一起將單層石墨烯310夾置在其間(亦即，直接)。次要介電層305已與石墨烯單層310一起圖案化以共享連續邊緣(亦即，具有相同的形狀)。
電晶體300進一步包含第一電接觸345a及第二電接觸345b，第一電接觸345a及第二電接觸345b經沉積以與石墨烯單層310的相對邊緣接觸。例如，對於電晶體而言，石墨烯單層310可以具有矩形形狀，其中此類接觸345a、345b經設置為與相對較短的邊緣接觸。這些接觸可以用作源極及汲極接觸。
電晶體300亦包含在次要介電層305上作為閘極接觸的第三電接觸345c。次要介電層的品質，特別是如藉由TEM量測的小於5,000 cm -2的錯位密度，允許厚度極薄，例如，5 nm或更小，這進而允許藉由閘極接觸來改善源極與汲極之間的電流調變(亦即，改善元件效能)。
第4圖是根據本發明的包含含石墨烯積層物的示例性頂閘勢壘體400的橫截面。勢壘體400與電晶體300有許多相似之處並且可以由實質上相同的材料形成。
一個差異在於矽支撐件425包含主要介電材料430 (例如，二氧化矽)的嵌入區域。石墨烯單層410與次要介電材料405一起圖案化，以駐留在主要介電質430及矽支撐件425的表面上並且橫跨其表面。第一電接觸445a (例如，源極接觸)經設置以使其與包含介電材料430的下伏基板的區域上的石墨烯單層的邊緣接觸。第二電接觸445b (例如，汲極接觸)經設置在與石墨烯單層分離的矽支撐件上。第二接觸445b可以分開至少2 nm、較佳至少5 nm的距離，並且其間的區域填充有介電塗層450。介電塗層450可以是例如氧化鋁的ALD層。
第三電接觸445c經設置在位於半導體矽支撐件425上的下伏石墨烯單層410的整個區域之上並且跨越整個區域的次要介電層上。以此方式，石墨烯單層210與矽支撐件425之間的界面提供了對電流流動的勢壘，該電流流動可以藉由上覆的第三電接觸445c來調變。此類佈置可以用來提高電流開/關比。
第5圖是根據本發明的包含含石墨烯積層物的示例性電光調變器500的橫截面。調變器500包含由二氧化矽層530a形成的主要介電層530，其中嵌入有例如由氮化矽形成的波導材料530b的通道。二氧化矽層530a亦經設置在下伏矽支撐件(未示出)上。
石墨烯單層510與次要介電材料505一起圖案化，以駐留在波導530b的寬度及二氧化矽層530a的相鄰區域上並且橫跨波導530b的寬度及二氧化矽層530a的相鄰區域。調變器500進一步包含第二電極555，第二電極555可以例如由氧化銦錫(ITO)形成，其在下伏波導530b的寬度上延伸並且跨過下伏波導530b的寬度。第一電接觸545a及第二電接觸545b經設置以相應地與石墨烯單層510及第二電極555接觸。石墨烯單層510及第二電極555用作可用於調變透過波導530b的光的透射率(亦即，在與所圖示橫截面正交的方向上)的電極。電極可以塗覆有介電塗層550，諸如，氧化鋁的ALD層。
如本文中所使用，除非上下文另外明確說明，否則單數形式「一個/種(a/an)」、及「該/該等(the)」包括複數參照物。術語「包含」的使用意欲解譯為包括此類特徵但不排除其他特徵，並且亦意欲包括必然限於所描述的那些特徵的選項。換言之，術語亦包括「實質上由......組成」(意欲意謂可存在特定的另外組分，只要它們不會實質地影響所描述的特徵的基本特徵)及「由......組成」(意欲意謂除非上下文另有明確規定，否則不得包括任何其他特徵，使得若組分按其比例表示為百分比，則這些組分加起來將達到100%，同時考慮到任何不可避免的雜質)。
應當理解，儘管術語「第一」、「第二」等可以在本文中用以描述各種元件、層及/或部分，但此等元件、層及/或部分不應受這些術語限制。這些術語僅用於將一個元件、層或部分與另一個或另一元件、層或部分區分開。應當理解，術語「在…上」意欲意謂「直接在…上」，使得在稱為在另一種材料「上」的一種材料之間不存在中間層。本文中可以使用空間相對術語，諸如「在…下」、「下方」、「在…下方」、「下」、「在…上」、「上方」、「上」等，以便於描述，以描述一個元件或特徵與另一個(些)元件或特徵的關係。應當理解，除圖中所描繪的定向之外，空間相對術語亦意欲涵蓋元件在使用或操作中的不同定向。例如，若翻轉如本文中所描述的元件，則描述為「在其他元件或特徵下」或「在其他元件或特徵下方」的元件或特徵隨後將定向為在其他元件或特徵上」或「在其他元件或特徵上方」。因此，例示性術語「下方」可涵蓋上方及下方兩個定向。元件可以以其他方式定向，並且相應地解譯本文中所使用的空間相對描述符。
上述詳細描述已經藉由解釋及圖示提供，並且並非意欲限制所附申請專利範圍的範疇。本文所圖示的當前較佳實施例的許多變化對於本發明所屬領域中具有通常知識者而言將是顯而易見的，並且保持在所附申請專利範圍及其等同物的範疇內。
100:第一步驟 105:第二步驟 110:第三步驟 115:第四步驟 120:第五步驟 200:矽支撐件 205:第一層 205’:暴露生長表面 205a:第一子層 205b:第二子層 205c:第一區域 210:石墨烯單層 215:另一層 220:第一晶圓 225:矽支撐件 230:氧化矽層 230’:暴露接觸表面 235:第二晶圓 240:含石墨烯積層物 300:電晶體 305:介電材料層 310:石墨烯單層 315:介電材料層 325:矽支撐件 330:氧化矽層 345a:第一電接觸 345b:第二電接觸 345c:第三電接觸 400:頂閘勢壘體 405:次要介電材料 410:石墨烯單層 425:矽支撐件 430:主要介電質 445a:第一電接觸 445b:第二電接觸 445c:第三電接觸 450:介電塗層 500:調變器 505:次要介電材料 510:石墨烯單層 530a:二氧化矽層 530b:波導 545a:第一電接觸 545b:第二電接觸 550:介電塗層 555:第二電極
現在將參照以下示例性且非限制性的附圖進一步描述本發明，其中：
第1圖圖示了根據本發明的方法的實施例。
第2圖是在晶圓接合步驟之前第一晶圓的實施例的橫截面。
第3圖是根據本發明的包含含石墨烯積層物的頂閘電晶體的實施例的橫截面。
第4圖是根據本發明的包含含石墨烯積層物的頂閘勢壘體的實施例的橫截面。
第5圖是根據本發明的包含含石墨烯積層物的電光調變器的實施例的橫截面。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
100:第一步驟
105:第二步驟
110:第三步驟
115:第四步驟
120:第五步驟
200:矽支撐件
205:第一層
205’:暴露生長表面
210:石墨烯單層
215:另一層
220:第一晶圓
225:矽支撐件
230:氧化矽層
230’:暴露接觸表面
235:第二晶圓
240:含石墨烯積層物

Claims (25)

  1. 一種製造一含石墨烯積層物的方法，該方法包含以下步驟：(i)設置一第一晶圓，包含在一第一矽支撐件上的一第一層，其中該第一層是一介電層並且具有遠離該第一矽支撐件的一暴露生長表面，其中該第一層具有自該暴露生長表面向下延伸至少2nm的一第一區域，該第一區域滿足以下條件：a)如藉由TEM量測的小於5,000cm-2的一錯位密度；以及b)如藉由AFM量測的小於1nm的一表面粗糙度(Ra)；(ii)設置一第二晶圓，包含一第二層，其中該第二層具有一暴露接觸表面；(iii)藉由CVD在該第一層的該暴露生長表面上形成一石墨烯層結構，並且任選地，在該石墨烯層結構上形成包含介電材料的另一層；(iv)將該第一晶圓晶圓接合至該第二層的該暴露接觸表面，以將該石墨烯層結構夾置在該第一矽支撐件與該第二層之間；以及(v)移除該第一矽支撐件，並且任選地，移除該第一層的一部分，以留下由該第一區域形成且一厚度小於20nm的該第一層的一保留部分。
  2. 根據請求項1所述的方法，其中該晶圓接合 係在100℃至850℃的一溫度下進行。
  3. 根據請求項1所述的方法，其中包含該第二層的該第二晶圓進一步包含一第二矽支撐件，其中該第二層的該暴露接觸表面遠離該第二矽支撐件。
  4. 根據請求項1所述的方法，其中該第二層是一第二介電層(second dielectric layer)。
  5. 根據請求項1所述的方法，其中該另一層包含一或多個子層。
  6. 根據請求項1所述的方法，其中該另一層包含一介電金屬氧化物。
  7. 根據請求項6所述的方法，其中該另一層由一厚度小於5nm的一氧化鉬層組成。
  8. 根據請求項1所述的方法，其中該第一層具有2nm至500nm的一厚度。
  9. 根據請求項1所述的方法，其中該第一層的該第一區域自該暴露生長表面向下延伸至少5nm。
  10. 根據請求項1所述的方法，其中該第一層的該保留部分具有小於10nm的一厚度。
  11. 根據請求項1所述的方法，其中該第一層的該第一區域具有等於或大於該第一層的該保留部分的該厚度的一厚度。
  12. 根據請求項1所述的方法，其中該石墨烯層結構是一石墨烯單層。
  13. 根據請求項1所述的方法，其中該生長表面 具有一<111>晶體定向。
  14. 根據請求項1所述的方法，其中該第一層的該第一區域由氮化鋁、氟化鎂、氟化鈣、氧化釔穩定氧化鋯(YSZ)、氧化釔穩定氧化鉿(YSH)及/或稀土氧化物形成。
  15. 根據請求項1所述的方法，其中該第一層包含直接位於該第一矽支撐件上的一緩衝層。
  16. 根據請求項1所述的方法，其中該第一層是藉由分子束磊晶及/或高溫濺鍍形成。
  17. 根據請求項1所述的方法，其中移除該第一矽支撐件的該步驟包含研磨及/或化學蝕刻。
  18. 根據請求項17所述的方法，其中移除該第一矽支撐件的該步驟係藉由化學刻蝕完成，並且該第一層的該部分係藉由反應離子刻蝕來移除。
  19. 根據請求項1所述的方法，其中CVD期間該生長表面的該溫度為700℃至1350℃。
  20. 根據請求項1所述的方法，其中藉由CVD在該生長表面上形成該石墨烯層結構之步驟包含以下步驟：將該第一晶圓設置在一緊耦合的反應腔室中的一加熱基座上，該緊耦合的反應腔室具有複數個冷卻入口，該複數個冷卻入口經佈置以使得在使用中，該等入口分佈在整個生長表面上並且與該第一晶圓具有恆定的間隔；將該等入口冷卻至100℃以下； 將一氣相及/或懸浮在一氣體中的一含碳前驅物經由該等入口引入至該緊耦合的反應腔室中；以及加熱該基座以達成超過該前驅物的一分解溫度至少50℃的一生長表面溫度，以在該生長表面與入口之間設置一熱梯度，該熱梯度足夠陡以允許由自該分解的前驅物釋放的碳形成該石墨烯；其中該恆定的間隔小於100mm。
  21. 根據請求項1所述的方法，其中藉由CVD在該生長表面上形成該石墨烯層結構之步驟包含以下步驟：將該第一晶圓設置在一反應腔室中的一加熱基座上，該反應腔室具有複數個入口，該複數個入口經佈置以使得在使用中，該等入口分佈在整個生長表面上並且與該第一晶圓具有恆定的間隔；以至少600rpm的一旋轉速率旋轉該加熱基座；經由該等入口將一氣相及/或懸浮在一氣體中的一含碳前驅物引入至該反應腔室中；以及加熱該基座以達到超過該前驅物的一分解溫度至少50℃的一生長表面溫度；其中該恆定的間隔為至少12cm。
  22. 一種藉由如前述請求項中任一項所述的方法可獲得的含石墨烯積層物。
  23. 一種含石墨烯積層物，依序包含：(i)一支撐件； (ii)一主要介電層；(iii)一石墨烯層結構；以及(iv)一次要介電層，具有小於20nm的一厚度，並且其中該次要介電層滿足以下條件：a)如藉由TEM量測的小於5,000cm-2的一錯位密度；以及b)如藉由AFM量測的小於1nm的一表面粗糙度(Ra)；其中，任選地，在該主要介電層與該石墨烯層結構之間進一步設置一或多個另外的介電層。
  24. 一種包含根據請求項22或請求項23所述的含石墨烯積層物的電子元件。
  25. 根據請求項24所述的電子元件，其中該電子元件是一頂閘電子元件，其中一閘極接觸經設置在該次要介電層的遠離該石墨烯層結構的一表面上。
TW113105483A 2023-02-20 2024-02-16 製造含石墨烯積層物的方法 TWI888013B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB2302406.0A GB2627306A (en) 2023-02-20 2023-02-20 A method for the manufacture of a graphene-containing laminate
GB2302406.0 2023-02-20

Publications (2)

Publication Number Publication Date
TW202449857A TW202449857A (zh) 2024-12-16
TWI888013B true TWI888013B (zh) 2025-06-21

Family

ID=85772542

Family Applications (1)

Application Number Title Priority Date Filing Date
TW113105483A TWI888013B (zh) 2023-02-20 2024-02-16 製造含石墨烯積層物的方法

Country Status (5)

Country Link
KR (1) KR20250142417A (zh)
CN (1) CN120752731A (zh)
GB (1) GB2627306A (zh)
TW (1) TWI888013B (zh)
WO (1) WO2024175429A1 (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220102525A1 (en) * 2020-09-28 2022-03-31 Paragraf Limited Method of manufacturing a transistor
WO2022200351A1 (en) * 2021-03-24 2022-09-29 Paragraf Limited A method of forming a graphene layer structure and a graphene substrate

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5453045B2 (ja) * 2008-11-26 2014-03-26 株式会社日立製作所 グラフェン層が成長された基板およびそれを用いた電子・光集積回路装置
US8227842B2 (en) 2009-09-21 2012-07-24 Hitachi Global Storage Technologies Netherlands B.V. Quantum well graphene structure
US8445320B2 (en) 2010-05-20 2013-05-21 International Business Machines Corporation Graphene channel-based devices and methods for fabrication thereof
US8785261B2 (en) * 2010-09-23 2014-07-22 Intel Corporation Microelectronic transistor having an epitaxial graphene channel layer
US9076873B2 (en) * 2011-01-07 2015-07-07 International Business Machines Corporation Graphene devices with local dual gates
KR101952363B1 (ko) 2012-04-03 2019-05-22 삼성전자주식회사 그래핀 반도체 소자 및 그 제조 방법, 그래핀 반도체 소자를 포함하는 유기 발광 표시 장치 및 기억 소자
GB201514542D0 (en) 2015-08-14 2015-09-30 Thomas Simon C S A method of producing graphene
GB2571248B (en) 2018-01-11 2022-07-13 Paragraf Ltd A method of making Graphene layer structures
GB2603905B (en) 2021-02-17 2023-12-13 Paragraf Ltd A method for the manufacture of an improved graphene substrate and applications therefor
GB2604377B (en) 2021-03-04 2024-02-21 Paragraf Ltd A method for manufacturing graphene

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220102525A1 (en) * 2020-09-28 2022-03-31 Paragraf Limited Method of manufacturing a transistor
US20220102526A1 (en) * 2020-09-28 2022-03-31 Paragraf Limited Graphene transistor and method of manufacturing a graphene transistor
WO2022200351A1 (en) * 2021-03-24 2022-09-29 Paragraf Limited A method of forming a graphene layer structure and a graphene substrate

Also Published As

Publication number Publication date
WO2024175429A1 (en) 2024-08-29
KR20250142417A (ko) 2025-09-30
TW202449857A (zh) 2024-12-16
CN120752731A (zh) 2025-10-03
GB202302406D0 (en) 2023-04-05
GB2627306A (en) 2024-08-21

Similar Documents

Publication Publication Date Title
US8476739B2 (en) Graphene grown substrate and electronic/photonic integrated circuits using same
US20110256386A1 (en) Fabrication of Large-Area Hexagonal Boron Nitride Thin Films
TWI818439B (zh) 用於製造經改善的石墨烯基板的方法及其應用
US11830925B2 (en) Graphene transistor and method of manufacturing a graphene transistor
JP5462737B2 (ja) グラフェン膜が成長された基板およびそれを用いた電子・光集積回路装置
TWI881715B (zh) 形成石墨烯層結構之方法及石墨烯基板
KR102900527B1 (ko) 그래핀 함유 적층체
TWI888013B (zh) 製造含石墨烯積層物的方法
TW202436215A (zh) 於含矽晶圓上提供經塗覆之石墨烯層結構的方法
Brems et al. Graphene synthesis and transfer improvements for applications in the semiconductor industry
GB2607410A (en) A method of forming a graphene layer structure and a graphene substrate
TWI849742B (zh) 電晶體及製造電晶體之方法
TWI876488B (zh) 形成石墨烯層結構的方法及石墨烯基板
TWI842006B (zh) 石墨烯基板及其形成方法
TW202507048A (zh) 製造石墨烯積層的方法
TW202514728A (zh) 電子裝置及其製造方法
GB2632443A (en) A substrate for the CVD growth of graphene, a graphene laminate and a method of manufacture thereof
KR20260010423A (ko) 전자 디바이스 및 제조 방법
GB2624474A (en) A method of forming a graphene layer structure and a graphene substrate
GB2624846A (en) A method of forming a semiconductor or dielectric layer on a substrate