[go: up one dir, main page]

TWI886360B - 功率電晶體結構以及具有至少兩個指之功率電晶體結構 - Google Patents

功率電晶體結構以及具有至少兩個指之功率電晶體結構 Download PDF

Info

Publication number
TWI886360B
TWI886360B TW110145468A TW110145468A TWI886360B TW I886360 B TWI886360 B TW I886360B TW 110145468 A TW110145468 A TW 110145468A TW 110145468 A TW110145468 A TW 110145468A TW I886360 B TWI886360 B TW I886360B
Authority
TW
Taiwan
Prior art keywords
region
aligned
self
gate structure
implant
Prior art date
Application number
TW110145468A
Other languages
English (en)
Other versions
TW202240674A (zh
Inventor
布倫丹 杜那
劉正超
蓋瑞 Ｍ 道尼
小威廉 Ｒ 理查
馬努基 千德里卡 拉古納坦
史蒂凡 艾森布蘭特
克里斯托夫 埃爾莫斯
Original Assignee
美商安普雷西亞有限公司
德商Ｘ Ｆａｂ全球服務有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商安普雷西亞有限公司, 德商Ｘ Ｆａｂ全球服務有限公司 filed Critical 美商安普雷西亞有限公司
Publication of TW202240674A publication Critical patent/TW202240674A/zh
Application granted granted Critical
Publication of TWI886360B publication Critical patent/TWI886360B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
    • H10D62/378—Contact regions to the substrate regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/023—Manufacture or treatment of FETs having insulated gates [IGFET] having multiple independently-addressable gate electrodes influencing the same channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/027—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs
    • H10D30/0277—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs forming conductor-insulator-semiconductor or Schottky barrier source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0281—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of lateral DMOS [LDMOS] FETs
    • H10D30/0285—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of lateral DMOS [LDMOS] FETs using formation of insulating sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0281—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of lateral DMOS [LDMOS] FETs
    • H10D30/0287—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of lateral DMOS [LDMOS] FETs using recessing of the source electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/611—Insulated-gate field-effect transistors [IGFET] having multiple independently-addressable gate electrodes influencing the same channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/152—Source regions of DMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
    • H10D62/371—Inactive supplementary semiconductor regions, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/258—Source or drain electrodes for field-effect devices characterised by the relative positions of the source or drain electrodes with respect to the gate electrode
    • H10D64/259—Source or drain electrodes being self-aligned with the gate electrode and having bottom surfaces higher than the interface between the channel and the gate dielectric
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
    • H10D64/647—Schottky drain or source electrodes for IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H10D62/107—Buried supplementary regions, e.g. buried guard rings 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H10P30/222—

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本發明提供用於提供具有淺源極區之功率電晶體結構的裝置及方法，這些裝置及方法包括：植入具有第一摻雜劑極性之摻雜劑至在閘極結構之源極側上的漂移區中以形成主體區，該主體區與該閘極結構自對準，並在該閘結構下方延伸且產生淺主體區，其中源極側混合接觸減輕該淺自對準主體區之穿通並抑制寄生雙極之觸發。具有該第一摻雜劑極性之逆行主體井可在該淺自對準主體區下方及與該淺自對準主體區非鄰接地安置，其中該逆行主體井改良該淺自對準主體區之電場分佈。多種功率電晶體結構係自此類裝置及方法產生。

Description

功率電晶體結構以及具有至少兩個指之功率電晶體結構
本公開內容通常係關於金氧半導體場效電晶體(metal oxide semiconductor field effect transistor；MOSFET)之結構及對應設計方法，且更特定言之係關於用於建立具有與閘極多晶矽自對準之主體區及肖特基源極混合接觸的側向雙擴散LDMOS電晶體的裝置結構及相關聯方法。
〔相關申請案〕
本申請案主張2020年12月4日申請之美國臨時專利案申請案第63/121,359號之非臨時專利申請案，該案之全部內容以引用的方式明確地併入本文中。
版權聲明
此專利文件中之所有材料皆受到美國及其他國家之版權法的版權保護。版權所有者不反對任何人傳真複製專利與商標局(Patent and Trademark Office)專利檔案或記錄中出現之該專利文件或該專利公開內容，但在其他任何情況下均保留所有版權。
在MOSFET功率電晶體之領域中，改良半導體效能、可靠性及穩健性係在雙極-CMOS-DMOS(Bipolar-CMOS-DMOS；BCD)製程技術中容易發 現的LDMOS裝置架構中之高電壓/大電流性能之發展的特定焦點。主要量度包括低面積比接通電阻(Rsp)、驅動電流(Idsat)、電安全操作區域(electrical safe operating area；E-SOA)及靜電放電(electrostatic discharge；ESD)穩健性。在至少一些具體實例中，本發明藉由整合肖特基源極混合接觸與自對準體以提供淺源極及超短通道來解決並改良此等或其他項中之一或多者。自對準體實現比導通電阻之減小及較高驅動電流，且混合源極減輕穿通，改良ESD性能並增強LDMOS裝置之安全操作區域。
出於說明的目的，圖1為例示性先前技術單指LDMOS裝置1之截面圖，說明藉由自LDMOS之源極傳遞至汲極的電流發現的各種構成電阻31、32、33、34、35。圖1之LDMOS裝置1具有p型基板21、P型主體20、n型井13、防止主體區中之浮動的主體分接頭18(由p型擴散製成)、淺溝槽隔離11、多晶矽閘極結構16(閘極氧化物上多晶矽)及閘極側壁間隔件結構15、源極區14(由n型擴散製成)、輕微摻雜的汲極(lightly doped drain；LDD)19(由n型擴散製成)、汲極區12(由n型擴散製成)，及藉由矽化物置放建立的分別在源極(以及鄰接之主體分接頭18)、閘極及汲極處之歐姆接觸22、23、24。電阻R1為源極電阻31，電阻R2為通道電阻32，電阻R3為聚積區電阻33，電阻R4為漂移區電阻34，且電阻R5為汲極電阻35。一般而言，對於功率電晶體，用於報告電阻之優值(Figure of Merit；FoM)為比接通電阻(Rsp)，其單位典型地為毫歐姆乘平方毫米(mm2)。自單位來看，最小化LDMOS裝置1之構成電阻及裝置所需要的整個面積兩者係明顯有利的。
達成減少電阻及裝置面積兩者之一種方法係使用自對準體，其通道長度比習知LDMOS之通道長度短得多。就此而言，圖2A說明依賴於用以界定哪一區域將被植入的光阻塗層59中之光微影界定之開口的習知LDMOS主體植入28，因此建立主體20，而圖2B說明在離子植入期間使用多晶矽閘極16作為光 罩以界定主體區之邊緣的自對準LDMOS主體植入29，因此建立體20。圖2A中展示之使用垂直植入28的習知LDMOS主體形成發生在形成多晶矽閘極之前，其中光阻塗層59中之開口界定所植入P型主體井20之兩個邊界。另一方面，如圖2B中所展示的自對準體LDMOS中之主體形成利用多晶矽閘極16以及光阻塗層59以遮蔽主體植入29，且傾斜植入通常用於形成P型主體井20，其中所植入物質中之一些在多晶矽閘極下方延伸以使短通道區能夠在閘極偏置時形成。此方法最小化展示為圖1中之R2的通道電阻32貢獻。
圖2B中所示之自對準體方法說明若干關鍵差異。第一差異為與習知植入28相反，主體植入29發生在閘極形成之後，其中該習知植入發生在閘極形成之前。第二差異為光阻圖案59經修改使得植入之通道側係由圖2B中之多晶矽閘極16而不是由圖2A中之光阻塗層59遮蔽。第三差異為旋轉四方主體植入29用於使LDMOS裝置能夠以90度增量定向，從而允許裝置佈局定向之靈活性。就此而言，將瞭解圖2B僅僅說明四方植入之四分之一，但熟習此項技術者應清楚四方旋轉傾斜植入需要適當調整劑量以及角度以達成所需要電性能。
當習知LDMOS與自對準體LDMOS對比時，兩個架構之間的基本差異係顯而易見的。就此而言，圖3A為單指習知先前技術LDMOS裝置30之截面圖，且圖3B為單指自對準體先前技術LDMOS裝置31之截面圖。圖3A之習知LDMOS裝置30具有p型基板21、P型主體20、通道長度53、n型井13、主體分接頭18(由p型擴散製成)、淺溝槽隔離11、閘極結構16(閘極氧化物上多晶矽)及閘極側壁間隔件結構15、源極區14(由n型擴散製成)、輕微摻雜的汲極(LDD)19(由n型擴散製成)、汲極區12(由n型擴散製成)，及藉由矽化物置放建立的分別在源極(以及鄰接之主體分接頭18)、閘極及汲極處之歐姆接觸22、23、24。圖3B之自對準體LDMOS裝置31具有p型基板21、p型主體40、顯著較短通道長度52、及n型井13、主體分接頭18(由p型擴散製成)、淺溝槽隔離11、閘極結構16(閘 極氧化物上多晶矽)及閘極側壁間隔件結構15、源極區14(由n型擴散製成)、輕微摻雜的汲極(LDD)19(由n型擴散製成)、汲極區12(由n型擴散製成)，及藉由矽化物置放建立的分別在源極(以及鄰接之主體分接頭18)、閘極及汲極處之歐姆接觸22、23、24。因為自對準主體區典型地在閘極結構16下方側向延伸僅僅短距離(在當前技術中通常小於0.2微米)，因此自對準體LDMOS裝置31之通道長度52比習知LDMOS裝置30之通道長度53短，從而導致減小之通道電阻(R2)32(通道電阻係在圖1中展示)。若通道長度縮短，則聚積區長度及因此R3 33將增加，但接著可進行佈局之修改以維持相同聚積長度。此又導致兩指LDMOS裝置(其實例在下文中描述)之間距的減小以及半間距73、72之減小55，該半間距如圖3A及圖3B中所展示為自源極區接觸之中心至汲極接觸之中心的距離。所得半間距減小55等於各別通道長度53、52之間的差。減少通道電阻及裝置間距兩者均有助於減少LDMOS裝置之比接通電阻及整個裝置面積。
多晶矽閘極結構用作植入光罩以建立自對準體LDMOS裝置經廣泛實踐。Yang等人之美國專利第7,776,700號(「Yang」)揭示使用多晶矽閘極作為用於自對準主體植入物「HALO凹座」及用於源極區「n型植入」兩者之光罩。對於主體植入物，Yang支持45度至60度之植入角度。源極「n型植入」係以0度之角度植入。Söderbärg等人之美國專利第6,686,233號亦支持此方法，藉此源極植入為垂直的且主體植入為傾斜的，且兩者植入「與閘極區之邊緣自對準」以藉此建立部分在閘極區下方之摻雜通道區。
不幸的是，儘管自對準體改良驅動電流並減少接通電阻(Rsp)，但亦存在一些固有缺點。在通道僅僅為數十奈米長情況下，在源極區與漂移區之間存在穿通之固有風險。舉例而言，圖4標繪用於PN源極之電流密度，說明自n+源極至n型漂移井的穿通機構。甚至在沒有穿通的情況下，自對準主體區之小半徑可導致在多晶矽閘極下方的主體區之角落處的高電場，如例如圖5中所說明。 此高電場導致較高洩漏及較低擊穿。在LDMOS裝置中，p型井為電晶體之主體及寄生雙極接面電晶體(bipolar junction transistor；BJT)之基極兩者。此係在圖6中說明，圖6為單指習知自對準體LDMOS裝置60之截面圖。圖6之LDMOS裝置60具有p型基板21、P型主體40、n型井13、主體分接頭18(由p型擴散製成)、淺溝槽隔離11、閘極結構16(閘極氧化物上多晶矽)及閘極側壁間隔件結構15、源極區14(由n型擴散製成)、汲極區12(由n型擴散製成)以及藉由矽化物置放分別在源極(以及鄰接主體分接頭18)、閘極及汲極處形成的歐姆接觸22、23、24。在ESD事件期間，電洞流(Ih1)42流經主體/基極電阻Rbulk 49，並建立基極-發射極電壓，觸發寄生BJT 41並使BJT突返--從而減少安全操作區域且因此減少LDMOS裝置60之耐用性。藉由Contiero(ISPSD 1996)更詳細地論述穿通及耐用性問題兩者。
已努力減輕與自對準體LDMOS電晶體相關聯的問題中之一些。Jung等人之美國專利第9,087,774號(「Jung '774」)藉由在自對準體形成之後使用深度p型植入解決n+源極與n型區之間的穿通之問題。值得注意的是，較深主體區及淺區形成具有相同摻雜極性之連續井。此外，此等井之連續性質及剛好在源極下方的高摻雜係補救所陳述穿通及穩健性問題的關鍵因素。此具有減少寄生BJT主體電阻49的效應，藉此抑制BJT之觸發並實現至安全操作區域之延伸。
Hower等人之美國專利第6,958,515號(「Hower」)揭示「具有防止寄生雙極之內埋P型區的n通道LDMOS」並提及在源極區及正常主體擴散區下方的「內埋主體」，從而為在汲極區處發射的電洞提供低阻抗路徑。圖7為具有如藉由Hower所描述之深度p型內埋主體58的單指習知LDMOS裝置70之截面圖。Hower之LDMOS裝置70具有p型基板21、p型主體20、p型內埋主體58、n型井13、淺溝槽隔離11、多晶矽閘極結構16(閘極氧化物上多晶矽)及閘極側壁間隔件結構(圖中未示)、源極區14(由n型擴散製成)、輕微摻雜的汲極(LDD)(由n型 擴散製成)(圖中未示)及汲極區12(由n型擴散製成)。減輕圖6中所說明之寄生BJT 41的傳統方法係使用高度摻雜之p型內埋主體58，如圖7中所展示。此方法之效果係減小圖6中之基極電阻Rbulk 49。在較低Rbulk 49情況下，可回應於來自汲極-體接面擊穿的電洞流(Ih1)42而橫越此電阻產生較少基極-發射極電壓。在具有較低的基極-發射極電壓之情況下，抑制雙極之觸發。Hower之方法廣泛用於類似於圖3A之裝置30的非自對準體LDMOS。不幸的是，在類似於圖3B之裝置31的自對準LDMOS之內容背景中，習知高度摻雜深度主體植入之使用變得有更多問題。改良ESD的較深p型植入之使用需要比可單獨提供之閘極多晶矽厚的植入光罩。存在執行此植入之兩種方法，如早期在製程中或在閘極結構形成期間的標準光微影界定之植入。然而，在兩種情況下，植入物必須在源極區下方以抑制寄生BJT，且在兩種情況下，問題可出現。
Edwards等人之美國專利第9,887,288號(「Edwards」)揭示早期在習知自對準體LDMOS之製程中的標準光微影界定之深度高能p型植入。Edwards陳述「藉由SPW1提供的深度p主體摻雜增加基極摻雜位準以抑制寄生側向NPN雙極」(在圖6中描述為BJT 41)，但歸因於在源極下方的此高能量植入物之深度性質，可預期植入之某一側向散佈。深度p型植入物之側向散佈可延伸超出閘極多晶矽，且甚至超出p型自對準體，藉此增加裝置之通道長度，此不利地影響諸如臨限電壓及飽和電流之電氣參數。此外，由於主體區藉由光微影界定之深度p型植入物擴展，因此其停止真正自對準，此影響取決於深度p型植入物與多晶矽閘極之間的側向間隔的飽和電流。若光微影界定之位置遠離閘極多晶矽側向移動，則可觀測到諸如自n+源極區至漂移區之穿通的其他問題，如McGregor等人之美國專利第10,090,409號(「McGregor」)中所揭示。若置放在圖3B中之裝置31上，則側向散佈及光微影界定之位置兩者導致問題。
Jung之美國專利第8,796,100號(Jung 100)解決在淺主體區之角 落處高電場的問題。Jung '100揭示在習知自對準體LDMOS之製程中閘極形成之前的標準光微影界定之深度高能量p型植入。Jung '100陳述「電場聚集發生在Pbase(p型主體)之拐點處，其中主體曲率藉由調整Pwell(深度p型主體)之佈局寬度來控制」)。連續p型區形成「減少主體曲率之組合輪廓」，從而增加「針對佈局寬度之某一範圍的擊穿電壓」。然而，藉由增加寬度，Pbase區或Pwell變得較大，從而導致上述側向散佈問題。
Kim等人之ISPSD 2019「利用HFP及DPN用於行動PMIC應用之最低接通電阻及穩健130nm BCDMOS技術實施方案」(「Kim」)揭示在閘極結構形成期間置放較深p型植入物，使得植入物與閘極多晶矽之邊緣自對準。此方法突顯了其他微影相關問題。通道區仍然受如在臨限電壓及接通電阻中觀測之深度P井不利地影響。Kim揭示不利影響隨光阻斜率及光阻開口之寬度兩者而變。
先前段落中所概述之對藉由使用自對準體提出的問題之解決方案通常涉及建立深度主體以便增加源極區與漂移區之間的距離。在進行此時，穿通之風險減少且主體/基極電阻增加，藉此改良電SOA。Toner等人之美國專利第10,892,362號(「Toner」)(其以引用的方式併入本文中)採用不同方法建立LDMOS裝置，該裝置「改良E-SOA」並具有「使用簡單有成本效益的製造製程之低接面洩漏」。更特定而言，Toner揭示MOSFET上之「混合接觸」。就此而言，圖8為例示性混合接觸10之放大截面圖。混合接觸10包括置放在p型主體144中之混合接觸植入物117，及鄰近混合接觸植入物117之金屬矽化物122，以及在閘極處之歐姆接觸123。具有第一部分及第二部分之混合接觸植入物117在置放閘極側壁間隔件結構115(其接著覆蓋第一部分)之前與閘極結構116對準，且第二部分延伸超出間隔件結構至源極區中。在矽化之後，已建立源極混合接觸10，藉此垂直肖特基接面131形成於矽化物與基礎p型主體之間且側向歐姆接面132形成於矽化物與混合接觸植入物117之間。有利地，Toner揭示使用混合接觸用於改良E-SOA， 而同時使用簡單製造製程。然而，Toner不考慮在自對準LDMOS中使用混合接觸，且不能認識到可能自此組合產生的任何協同。
當前，許多低接通電阻(Rsp)架構利用自對準體方法來減少通道長度及整個裝置間距。然而，此類自對準體裝置具有固有弱點，弱點包括穿通之傾向、較高洩漏及有限安全操作區域(SOA)。此等裝置亦建立使製造製程複雜化的微影限制及微影靈敏度。因此，需要使用簡單有成本效益的製造製程減輕此等淺主體架構之穿通及高電場，同時同步改良ESD穩健性(較寬SOA)及減少整個裝置間距。
本發明之一些例示性具體實例可克服以上缺點及上文未描述之其他缺點中的一或多者，但不需要本發明克服上文所描述之任何特定缺點，且本發明之一些例示性具體實例可能未克服上文所描述之缺點中的任一者。
本發明包括許多態樣及特徵。此外，雖然許多態樣及特徵係關於功率電晶體結構且在功率電晶體結構之背景下描述，但本發明不限於僅用於功率電晶體結構中，如自本發明之態樣、特徵及一或多個具體實例的以下概述及詳細描述將變得顯而易見。
廣泛地定義，根據另一態樣之本發明係關於一種製造功率電晶體結構的方法，其包括以下步驟：植入具有第一摻雜劑極性之摻雜劑至在閘極結構之源極側的漂移區中以形成主體區，該主體區與該閘極結構自對準，並在該閘結構下方延伸；及產生界定第一、第二及第三電接面之混合接觸，其中該第一電接面為垂直地形成於矽化物與基板之間的肖特基接面，其中該第二電接面為側向形成於該矽化物與該混合接觸植入物之第一部分之間的歐姆接面，且其中該第三電接面為在該混合接觸植入物之該第一部分與通道區之間的整流PN接面。
廣泛地定義，根據另一態樣之本發明係關於一種功率電晶體結構，其包括：在閘極結構之源極側的具有第一摻雜劑極性之主體區，該主體區與該閘極結構自對準，並在該閘結構下方延伸；及混合接觸，其界定第一、第二及第三電接面，其中該第一電接面為垂直地形成於矽化物與基板之間的肖特基接面，其中該第二電接面為側向形成於該矽化物與該混合接觸植入物之第一部分之間的歐姆接面，且其中該第三電接面為在該混合接觸植入物之該第一部分與通道區之間的整流PN接面。
廣泛地定義，根據另一態樣之本發明係關於一種製造功率電晶體結構之方法，其包括以下步驟：提供具有第一摻雜劑極性之基板；在該基板上或內形成具有第二摻雜劑極性之漂移區；藉由氧化物生長、多晶矽沈積及多晶矽蝕刻至少在該漂移區之一部分上方形成閘極結構，其中該閘極結構具有源極側及汲極側；將具有該第一摻雜劑極性之摻雜劑植入至該閘極結構之該源極側的該漂移區中以形成主體區，該主體區與該閘極結構自對準，並在該閘極結構下方延伸；將具有該第二摻雜劑極性之摻雜劑植入至該自對準主體區中，該植入之摻雜劑界定具有第一深度之混合接觸植入物；形成閘極側壁間隔件結構使得該混合接觸植入物之第一部分安置於該閘極側壁間隔件結構下方，且該混合接觸植入物之第二部分鄰近於該閘極側壁間隔件結構而曝露；將具有該第一摻雜劑極性之摻雜劑擴散至該主體區中以形成主體分接頭；將光阻塗層塗覆至包括該主體分接頭之該主體區，但使該閘極結構及漂移區完全或幾乎完全曝露；將具有該第二摻雜劑極性之摻雜劑擴散至該閘極結構中及該漂移區中以形成汲極區；沈積金屬之毯覆式層；使該毯覆式層之該金屬退火以與該主體分接頭、該汲極區、該閘極結構以及該混合接觸植入物之該第二部分上的所曝露矽/多晶矽反應以形成矽化物，其中形成於該混合接觸植入物之該第二部分上的該矽化物具有第二深度，且其中該第二深度大於該第一深度；及移除金屬之該毯覆式層的未反應部 分，藉此產生至該主體分接頭、該汲極區、該閘極結構及該混合接觸植入物之金屬接觸；藉此該矽化物、該混合接觸植入物之該第一部分及該混合接觸植入物之該第二部分一起形成混合接觸，該混合接觸構成源極區，且其中一通道區建立於該源極區與該漂移區之間；及藉此該所得混合接觸界定第一、第二及第三電接面，其中該第一電接面為垂直地形成於該矽化物與該基板之間的肖特基接面，其中該第二電接面為側向地形成於該矽化物與該混合接觸植入物之該第一部分之間的歐姆接面，且其中該第三電接面為該混合接觸植入物之該第一部分與該通道區之間的整流PN接面。
在此態樣之一特徵中，植入摻雜劑以形成主體區之步驟包括經由傾斜植入而植入該摻雜劑。
在此態樣之另一特徵中，在基板上或內形成漂移區之步驟包括橫越功率電晶體結構之整體形成漂移區，且經由傾斜植入而植入摻雜劑以形成主體區的步驟包括經由傾斜植入而將摻雜劑植入至在閘極結構之源極側的漂移區中以形成主體區。在另外特徵中，該方法進一步包括形成溝槽結構以將該閘極結構與該汲極區隔離的步驟，且形成該閘極結構之該步驟包括在該漂移區之一部分及該溝槽結構之一部分兩者上方形成該閘極結構；該方法進一步包括在該自對準主體區下方及與該自對準主體區連續地植入具有該第一摻雜劑極性之深度內埋主體；該方法進一步包括設計該深度內埋主體及該混合接觸以抑制寄生雙極之觸發的步驟，藉此增強(i)ESD穩健性及(ii)安全操作區域中之至少一者；該自對準主體區為淺自對準主體區，且該方法進一步包括在該自對準主體區下方及與該自對準主體區非鄰接地植入具有該第一摻雜劑極性之逆行主體井；該方法進一步包括在該漂移區之至少一部分上方沈積二氧化矽之階梯形層，且形成該閘極結構之該步驟包括在該漂移區之一部分及二氧化矽之該階梯形層的一部分上方形成該閘極結構；該自對準主體區為淺自對準主體區，且該方法進一步 包括在該自對準主體區下方及與該自對準主體區非鄰接地植入具有該第一摻雜劑極性之逆行主體井之步驟；該方法進一步包括鄰近該漂移區形成矽化物區塊之步驟，該矽化物區塊至少部分地在該閘極結構上方延伸並界定隔離區；該自對準主體區為淺自對準主體區，且該方法進一步包括在該自對準主體區下方及與該自對準主體區非鄰接地植入具有該第一摻雜劑極性之逆行主體井的步驟；由該矽化物區塊界定之該隔離區經調適以修改該閘極結構之該汲極側與該漂移區之間的該電場；該混合接觸植入物為第一混合接觸植入物，且該方法進一步包括經由傾斜植入而在該閘極結構之該汲極側植入具有該第一摻雜劑極性之主體植入物，該主體植入物與該閘極結構自對準並在該閘極結構下方延伸，及將具有該第二摻雜劑極性之摻雜劑植入至該主體植入物中，該植入之摻雜劑界定第二混合接觸植入物；該方法進一步包括鄰近該漂移區形成矽化物區塊的步驟，該矽化物區塊在該主體植入物上方及至少部分地在該閘極結構上方延伸，並界定隔離區；該自對準主體區為淺自對準主體區，且該方法進一步包括在該自對準主體區下方及與該自對準主體區非鄰接地植入具有該第一摻雜劑極性之逆行主體井的步驟；及/或植入該第一混合接觸植入物之該步驟及植入該第二混合接觸植入物之該步驟係作為相同製造步驟之部分實施。
在此態樣之另一特徵中，在該基板上或內形成漂移區之該步驟包括僅僅部分橫越該功率電晶體結構形成該漂移區，且其中經由傾斜植入而植入摻雜劑以形成主體區的步驟包括經由傾斜植入而將摻雜劑植入至在閘極結構之源極側的基板中以形成主體區。
在另外特徵中，該方法進一步包括形成將該閘極結構與該汲極區隔離之溝槽結構的步驟，且形成該閘極結構之該步驟包括在該漂移區之一部分及該溝槽結構之一部分兩者上方形成該閘極結構；該方法進一步包括在該漂移區之至少一部分上方沈積二氧化矽之階梯形層的步驟，且形成該閘極結構之該 步驟包括在該漂移區之一部分及二氧化矽之該階梯形層之一部分兩者上方形成該閘極結構；該混合接觸植入物為第一混合接觸植入物，且該方法進一步包括經由傾斜植入而在該閘極結構之該汲極側植入具有該第一摻雜劑極性的主體植入物，該主體植入物與該閘極結構自對準並在該閘極結構下方延伸，及將具有該第二摻雜劑極性之一摻雜劑植入至該主體植入物中，該植入之摻雜劑界定第二混合接觸植入物；該方法進一步包括鄰近該漂移區形成矽化物區塊之步驟，該矽化物區塊在該主體植入物上方及至少部分地在該閘極結構上方延伸並界定隔離區；該方法進一步包括鄰近該漂移區形成矽化物區塊之步驟，該矽化物區塊至少部分在該閘極結構上方延伸並界定隔離區；及/或該自對準主體區為淺自對準主體區，且該方法進一步包括在該自對準主體區下方及與該自對準主體區非鄰接地植入具有該第一摻雜劑極性之逆行主體井的步驟。
在此態樣之另一特徵中，植入具有該第一極性之摻雜劑的該步驟係在植入具有該第二極性之摻雜劑的該步驟之前或之後實施但係使用相同光罩實施。
廣泛地定義，根據另一態樣之本發明係關於一種功率電晶體結構，其包括：具有第一摻雜劑極性之基板；具有第二摻雜劑極性之漂移區；在該漂移區之一部分上方延伸的一閘極結構，該閘極結構具有源極側及汲極側，其中該閘極結構包括閘極氧化物上之多晶矽；在該漂移區上或內之汲極區；在該閘極結構之該源極側的具有第一摻雜劑極性之淺主體區，該主體區小於該多晶矽之厚度的深度，且該淺主體區與該閘極結構自對準並在該閘極結構下方延伸；在該淺自對準主體區上或內之源極區；在該源極區中之具有該第二摻雜劑極性的混合接觸植入物，該混合接觸植入物與該閘極結構對準；在該閘極結構下方之通道區，該通道區長度由該淺自對準主體區側向地在該閘極結構下方延伸之距離界定；在該源極區、該閘極結構及該汲極區中之每一者上或內的各別金屬接觸；其 中該混合接觸植入物及在該源極區上或內之該金屬接觸組合而形成界定第一、第二及第三電接面之混合接觸，其中該第一電接面為垂直地形成於該源極金屬接觸與該淺自對準主體區之間的肖特基接面，其中該第二電接面為側向地形成於該源極金屬接觸與該混合接觸植入物之間的歐姆接面，且其中該第三電接面為該混合接觸植入物與該通道區之間的整流PN接面；其中該源極側混合接觸減輕該淺自對準主體區之穿通，藉此實現較高操作電壓及減少之通道長度；且其中該源極側混合接觸抑制寄生雙極之觸發，藉此增強(i)靜電放電(ESD)穩健性及(ii)安全操作區域中之至少一者。
在此態樣之特徵中，漂移區橫越功率電晶體結構之整體而延伸。在另外特徵中，該功率電晶體結構進一步包括將該閘極結構與該汲極區隔離的淺溝槽；該功率電晶體結構進一步包括在該淺自對準主體區下方及與該淺自對準主體區非鄰接安置的具有該第一摻雜劑極性之逆行主體井，其中該逆行主體井改良該淺自對準主體區之該電場分佈；該混合接觸植入物為第一混合接觸植入物，該功率電晶體結構進一步包括在該閘極結構之該汲極側的具有該第一摻雜劑極性之主體植入物，該主體植入物與該淺溝槽隔離自對準，且該功率電晶體結構進一步包括在該主體植入物中並與該淺溝槽隔離自對準的具有該第二摻雜劑極性之第二混合接觸植入物；該功率電晶體結構進一步包括鄰近該汲極區之矽化物區塊，該矽化物區塊至少部分地在該閘極結構上方延伸，其中該矽化物區塊界定在該閘極結構與該汲極區之間的隔離區；該功率電晶體結構進一步包括在該淺自對準主體區下方及與該淺自對準主體區非鄰接地安置的具有該第一摻雜劑極性之逆行主體井，且該逆行主體井改良該淺自對準主體區之該電場分佈；該功率電晶體結構進一步包括在該閘極結構之該汲極側的具有該第一摻雜劑極性之主體植入物，該主體植入物與該閘極結構自對準並在該閘極結構下方延伸，及在該主體植入物中並與該閘極結構對準的具有該第二摻雜劑極性之第二混合 接觸植入物，且該矽化物區塊完全覆蓋該主體植入物及該第二混合接觸植入物；該功率電晶體結構進一步包括安置於該漂移區之至少一部分上方的二氧化矽之階梯形層，且其中該閘極結構部分地在二氧化矽之該階梯形層上方延伸；該功率電晶體結構進一步包含在該淺自對準主體區下方及與該淺自對準主體區非鄰接地安置的具有該第一摻雜劑極性之逆行主體井，且其中該逆行主體井改良該淺自對準主體區之該電場分佈；及/或具有該第一摻雜劑極性之深度內埋主體在該淺自對準主體區下方及與該淺自對準主體區連續地植入使得該源極側混合接觸與該深度內埋主體組合以抑制寄生雙極之觸發，藉此增強(i)ESD穩健性及(ii)安全操作區域中之至少一者。
在此態樣之另一特徵中，漂移區僅僅部分橫越功率電晶體結構而延伸。在另外特徵中，該功率電晶體結構進一步包括將該閘極結構與該汲極區隔離的淺溝槽；該功率電晶體結構進一步包括安置於該漂移區之至少一部分上方的二氧化矽之階梯形層，且該閘極結構在二氧化矽之該階梯形層上方部分地延伸；該功率電晶體結構進一步包括鄰近該汲極區之矽化物區塊，該矽化物區塊至少部分地在該閘極結構上方延伸，且該矽化物區塊界定修改該閘極結構之該汲極側與該漂移區之間的該電場的隔離區；該功率電晶體結構進一步包括在該淺自對準主體區下方並與該淺自對準主體區非鄰接地安置的具有該第一摻雜劑極性之逆行主體井，群該逆行主體井改良該淺自對準主體區之該電場分佈；及/或該功率電晶體結構進一步包括在該閘極結構之該汲極側的具有該第一摻雜劑極性之主體植入物，該主體植入物與該閘極結構自對準並在該閘極結構下方延伸，及在該主體植入物中並與該閘極結構對準的具有該第二摻雜劑極性之第二混合接觸植入物，其中該矽化物區塊完全覆蓋該主體植入物及該第二混合接觸植入物。
在此態樣之另一特徵中，淺自對準主體區側向地在該閘極結構下 方延伸小於0.2微米之距離。
在此態樣之另一特徵中，混合接觸植入物具有界定第一深度之所植入深度，混合接觸之金屬接觸具有第二深度，且該第一深度小於該第二深度之深度。
在此態樣之另一特徵中，功率電晶體結構進一步包括經擴散至淺自對準主體區中的一列非連續間歇性主體分接頭。
在此態樣之另一特徵中，該功率電晶體結構進一步包括在該淺自對準主體區下方及與該淺自對準主體區非鄰接地安置並在該閘極結構下方延伸的具有該第一摻雜劑極性之逆行主體井，且該逆行主體井改良該淺自對準主體區之該電場分佈。
廣泛地定義，根據另一態樣之本發明係關於具有至少兩個指(閘極)之功率電晶體結構，該功率電晶體結構包括：具有第一摻雜劑極性之基板；具有第二摻雜劑極性之漂移區；第一閘極結構及第二閘極結構，各自在該漂移區之各別部分上方延伸，每一閘極結構具有源極側及汲極側，其中每一閘極結構包括在閘極氧化物上之多晶矽；在該漂移區上或內之一對汲極區；在該各別閘極結構之該源極側的具有第一摻雜劑極性之淺主體區，該主體區具有小於該多晶矽之厚度的深度，且該淺主體區與該閘極結構自對準並在該閘極結構下方延伸；在該淺自對準主體區上或內之源極區；經擴散至該淺自對準主體區中並鄰接該源極區的具有該第一摻雜劑極性之主體分接頭；在該淺自對準主體區下方及與該淺自對準主體區非鄰接地安置的具有該第一摻雜劑極性之逆行主體井，且其中該逆行主體井改良該淺自對準主體區之該電場分佈；一對通道區，各自在各別閘極結構下方，這些通道區長度中之每一者係由該淺自對準主體區側向地在該各別閘極結構下方延伸的距離界定；在該源極區、這些閘極結構及這些汲極區中之每一者上或內的各別金屬接觸；及經調適以將在該源極區上或內之該金屬接觸 連接至第一金屬互連層的源極/主體接觸，該源極/主體接觸具有長度；其中該逆行主體井操縱在該淺自對準主體區之至少一個角落處的高電場，藉此在不影響該各別通道區的情況下增強洩漏電流及擊穿電壓。
在此態樣之特徵中，該淺自對準主體區藉由該漂移區之窄部分與該逆行主體井分開。在另外特徵中，該逆行主體井在這些閘極結構下方延伸；該主體分接頭為連續主體分接頭，該主體分接頭具有長度，該主體分接頭長度大於該源極/主體接觸長度，第一多晶矽至主體分接頭長度經定義為自該第一閘極結構之內邊緣至該主體分接頭之第一邊緣的長度，第二多晶矽至主體分接頭長度經定義為自該第二閘極結構之內邊緣至該主體分接頭之第二邊緣的長度，多晶矽至多晶矽長度經定義為自該第一閘極結構之內邊緣至該第二閘極結構之內邊緣的長度，且最小多晶矽至多晶矽長度經建立為該第一多晶矽至主體分接頭長度、該主體分接頭長度及該第二多晶矽至主體分接頭長度的總和；及/或該主體分接頭包括一列非連續間歇性主體分接頭，第一多晶矽至接觸長度經定義為自該第一閘極結構之內邊緣至該源極/主體接觸之第一邊緣的長度，第二多晶矽至接觸長度經定義為自該第二閘極結構之內邊緣至該源極/主體接觸之第二邊緣的長度，多晶矽至多晶矽長度經定義為自該第一閘極結構之內邊緣至該第二閘極結構之內邊緣的長度，且最小多晶矽至多晶矽長度經建立為該第一多晶矽至接觸長度、該源極/主體接觸長度及該第二多晶矽至接觸長度的總和。
在此態樣之特徵中，該功率電晶體結構進一步包括在該源極區中的具有該第二摻雜劑極性之混合接觸植入物，該混合接觸植入物與這些閘極結構對準，且該混合接觸植入物及在該源極區上或內之該金屬接觸組合而形成界定第一、第二及第三電接面的混合接觸，其中該第一電接面為垂直地形成於該源極金屬接觸與該淺自對準主體區之間的肖特基接面，其中該第二電接面為側向地形成於該源極金屬接觸與該混合接觸植入物之間的歐姆接面，且其中該第三 電接面為在該混合接觸植入物與該通道區之間的整流PN接面。在另外特徵中，該漂移區橫越該功率電晶體結構之整體而延伸；該功率電晶體結構進一步包括一對淺溝槽，每一者將各別閘極結構與對應汲極區隔離；該功率電晶體結構進一步包括鄰近該汲極區之矽化物區塊，該矽化物區塊至少部分地在該第一閘極結構上方延伸，其中該矽化物區塊界定修改該第一閘極結構之該汲極側與該漂移區之間的該電場的隔離區；該功率電晶體結構進一步包括在該第一閘極結構之該汲極側的具有該第一摻雜劑極性之主體植入物，該主體植入物與該第一閘極結構自對準並在該第一閘極結構下方延伸，且該功率電晶體結構進一步包括在該主體植入物中並與該第一閘極結構對準的具有該第二摻雜劑極性之第二混合接觸植入物，其中該矽化物區塊完全覆蓋該主體植入物及該第二混合接觸植入物；該功率電晶體結構進一步包括安置於該漂移區之至少一部分上方的二氧化矽之階梯形層，且該第一閘極結構部分地在二氧化矽之該階梯形層上方延伸；該漂移區僅僅部分橫越該功率電晶體結構而延伸；該功率電晶體結構進一步包括將該第一閘極結構與該汲極區隔離的淺溝槽；該功率電晶體結構進一步包括安置於該漂移區之至少一部分上方的二氧化矽之階梯形層，且該第一閘極結構部分地在二氧化矽之該階梯形層上方延伸；該功率電晶體結構進一步包括鄰近該汲極區之矽化物區塊，該矽化物區塊至少部分地在該第一閘極結構上方延伸，其中該矽化物區塊界定修改該第一閘極結構之該汲極側與該漂移區之間的該電場的隔離區；該功率電晶體結構進一步包括在該第一閘極結構之該汲極側的具有該第一摻雜劑極性之主體植入物，該主體植入物與該第一閘極結構自對準並在該第一閘極結構下方延伸，且該功率電晶體結構進一步包括在該主體植入物中並與該第一閘極結構對準的具有該第二摻雜劑極性之第二混合接觸植入物，其中該矽化物區塊完全覆蓋該主體植入物及該第二混合接觸植入物；該淺自對準主體區側向地在每一閘極結構下方延伸小於0.2微米之距離；該混合接觸植入物 具有界定第一深度的植入深度，其中該混合接觸之該金屬接觸具有第二深度，且其中該第一深度小於該第二深度之深度；該淺自對準主體區藉由該漂移區之窄部分與該逆行主體井分開；該混合接觸為複數個混合接觸中之一者，且該主體分接頭包括與這些混合接觸成一列並與這些混合接觸穿插在一起的複數個非連續間歇性主體分接頭。
本發明之其他應用領域將自下文所提供之詳細描述變得顯而易見。應理解，詳細描述及特定實例在指示本發明之較佳具體實例時僅意欲用於說明之目的且不意欲限制本發明之範疇。
1:單指LDMOS裝置
1,2,3,4,5,6,7,8,9:步驟
10:混合接觸
11:淺溝槽隔離
12:汲極區
13:n型井
14:源極區
15,115:閘極側壁間隔件結構
16:多晶矽閘極結構
17:混合接觸植入物
18:主體分接頭
19:輕微摻雜的汲極(LDD)
20:p型主體
21:p型基板
22,23,24,25,26,123:歐姆接觸
27:接觸
28:習知LDMOS主體植入/垂直植入
29:自對準LDMOS主體植入
30:習知LDMOS裝置
31:構成電阻/源極電阻/LDMOS裝置
32:構成電阻/通道電阻
33:構成電阻/聚積區電阻
34:構成電阻/漂移區電阻
35:構成電阻/汲極電阻
39:垂直接觸植入
40,144:p型主體
41:寄生雙極接面電晶體(BJT)
42:電洞流(Ih1)
44:自對準p型主體
45:逆行主體井
49:主體/基極電阻Rbulk
51,52,53:通道長度
55:所得半間距減小
58:p型內埋主體
59:光阻塗層
60:單指習知自對準體LDMOS裝置
61:矽化物區塊隔離區/矽化物區塊隔離
62:階梯形氧化物隔離
63:L1
64:最大光阻厚度(T1)
65:植入角度阿爾法(α)
70:單指習知LDMOS裝置
72,73:半間距
74:裝置寬度
75:裝置間距
80,90,100,110,120,130,140:SAHS LDMOS裝置
81:支座
83:多晶矽至p型主體分接頭間隔
84:接觸長度
85:多晶矽至接觸間隔
86,87,88,89:最小多晶矽至多晶矽長度
113:部分n型井
116:閘極結構
117:混合接觸植入物
122:金屬矽化物
131:垂直肖特基接面
132:側向歐姆接面
380:兩指自對準體LDMOS裝置
390:SAHS LDMOS裝置
400,410:兩指SAHS LDMOS裝置
10000,10001,10002,10003,10004,10005,10006,10007,10008,10009,10010,10011,10012:製造製程
10101,10102,10103,10104,10201,10202,10203,10204,10205,10206,10207,10208,10209,10210,10211,10212,10301,10304,10307,10309,10310,10311,10401,10402,10403,10404,10405,10406,10407,10408,10409,10410,10411,10412,10501,10502,10503,10504,10505,10506,10507,10508,10509,10510,10511,10512,10601,10602,10603,10604,10605,10606,10607,10608,10609,10610,10611,10612,10701,10702,10703,10704,10705,10706,10707,10708,10709,10710,10711,10712,10808,10809,10810,10811,10812,10901,10902,10903,10904,10905,10906,10907,10908,10909,10910,10911,10912:步驟
B-B':線
C-C':線
R1,R2,R3,R4,R5:電阻
本發明之其他特徵、具體實例及優點將參看圖式自以下詳細描述變得顯而易見，其中：[圖1]為說明各種構成電阻之例示性先前技術LDMOS裝置的截面圖；[圖2A]說明習知先前技術LDMOS主體植入；[圖2B]說明自對準先前技術LDMOS主體植入；[圖3A]為單指習知先前技術LDMOS裝置之截面圖；[圖3B]為單指自對準主體先前技術LDMOS裝置之截面圖；[圖4]標繪用於PN源極之電流密度，說明自n+源極至n型漂移井的穿通機構；[圖5]說明在多晶矽閘極下方的淺自對準主體之角落處的高電場；[圖6]為單指習知自對準主體先前技術LDMOS裝置之截面圖；[圖7]為具有深度p型內埋本體的單指習知先前技術LDMOS裝置之截面圖；[圖8]為例示性先前技術混合接觸之放大截面圖；[圖9]為說明根據本發明之一或多個較佳方法的一般自對準主體及混合源極(Self-Aligned body and hybrid source；SAHS)LDMOS裝置製造製程之詳述步驟 的方塊圖；[圖10]為根據本發明之一或多個較佳方法的具有淺溝槽隔離(STI)之例示性單指SAHS LDMOS裝置的截面圖；[圖11]為根據本發明之一或多個較佳具體實例的具有淺溝槽隔離(STI)之另一例示性單指SAHS LDMOS裝置的截面圖；[圖12]為根據本發明之一或多個較佳具體實例的具有淺溝槽隔離(STI)之另一例示性單指SAHS LDMOS裝置的截面圖；[圖13]為根據本發明之一或多個較佳具體實例的具有淺溝槽隔離(STI)之另一例示性單指SAHS LDMOS裝置的截面圖。
[圖14]為根據本發明之一或多個較佳具體實例的使用階梯形氧化物隔離之例示性單指SAHS LDMOS裝置的截面圖；[圖15]為根據本發明之一或多個較佳具體實例的使用矽化物區塊隔離區之例示性單指SAHS LDMOS裝置的截面圖；[圖16]為根據本發明之一或多個較佳具體實例的具有結合矽化物區塊使用的汲極側隔離區之例示性單指SAHS LDMOS裝置的截面圖；[圖17]說明在SAHS LDMOS裝置之較佳具體實例中的最大光阻厚度(T1)；[圖18]說明SAHS LDMOS裝置中曝露至自對準體植入的區域，其中光阻經顯影以曝露包括主體區及閘極結構之至少部分的區域；[圖19]說明在SAHS LDMOS裝置之另一個較佳具體實例中經曝露至自對準體植入的區域；[圖20]說明自對準體及混合接觸植入物在SAHS LDMOS裝置之源極側的位置；[圖21]說明用於SAHS LDMOS裝置中之n+擴散的光阻光罩；[圖22A]說明習知LDMOS裝置上之PN源極及SAHS LDMOS裝置上之混合 源極的穿通IV特性；[圖22B]標繪電流密度，說明SAHS LDMOS裝置上之穿通的減輕；[圖23]為展示自對準主體及混合接觸(肖特基源極)與PN源極之100ns比較的圖表；[圖24]說明在具有逆行主體情況下改良之電場及衝擊離子化；[圖25]說明用於圖10之SAHS LDMOS裝置的製造製程；[圖26]說明用於除不具有內埋主體之外的圖11之SAHS LDMOS裝置之製造製程；[圖27]說明用於圖12之SAHS LDMOS裝置的製造製程；[圖28]說明用於圖13之SAHS LDMOS裝置的製造製程；[圖29]說明用於圖14之SAHS LDMOS裝置的製造製程；[圖30]說明用於類似於圖14之SAHS LDMOS裝置的製造製程；[圖31]說明用於類似於圖14之另一SAHS LDMOS裝置的製造製程；[圖32]說明用於圖15之SAHS LDMOS裝置的製造製程；[圖33]說明用於類似於圖15之SAHS LDMOS裝置的製造製程；[圖34]說明用於類似於圖16之SAHS LDMOS裝置的製造製程；[圖35]說明用於圖16之SAHS LDMOS裝置的製造製程；[圖36]說明用於類似於圖16之SAHS LDMOS裝置的製造製程；[圖37A]至[圖37H]為說明製造具有如圖16中所展示之汲極側p型植入物、矽化物區塊及逆行主體井之SAHS LDMOS裝置的方法中之各種步驟的截面圖；[圖38A]為根據本發明之一或多個較佳具體實例之利用與源極連續接觸之主體分接頭的具有深度p型內埋主體之例示性兩指SAHS LDMOS裝置之佈局圖；[圖38B]為沿著線B-B'截取之圖38A之裝置的截面圖；[圖39A]為根據本發明之一或多個較佳具體實例之利用與源極非連續接觸之 主體分接頭的具有深度p型內埋主體之例示性兩指SAHS LDMOS裝置之佈局圖；[圖39B]為沿著線B-B'截取之圖39A之裝置的截面圖；[圖39C]為沿著線C-C'截取之圖39A之裝置的截面圖；[圖40A]為根據本發明之一或多個較佳具體實例之利用與源極連續接觸之主體分接頭的具有逆行主體井之例示性兩指SAHS LDMOS裝置之佈局圖；[圖40B]為沿著線B-B'截取之圖40A之裝置的截面圖；[圖41A]為根據本發明之一或多個較佳具體實例之利用與源極非連續接觸之主體分接頭的具有逆行主體井之例示性兩指SAHS LDMOS裝置之佈局圖；[圖41B]為沿著線B-B'截取之圖41A之裝置的截面圖；且[圖41C]為沿著線C-C'截取之圖41A之裝置的截面圖。
作為預先事項，所屬相關領域中具有通常知識者(「一般技術人員」)將易於理解，本發明具有廣泛實用性及廣泛應用。此外，經論述且識別為「較佳」的任何具體實例被視為預期用於實施本發明之最佳模式之部分。亦可出於額外說明性目的而論述其他具體實例以提供本發明之完整且能夠實現的公開內容。此外，諸如調適、變化、修改及等效配置之許多具體實例將由本文中所描述之具體實例隱含地公開且落入本發明之範圍內。
因此，雖然本文中關於一或多個具體實例詳細地描述本發明，但應理解，本公開說明且例示本發明，且僅出於提供本發明之完整且能夠實現的公開內容之目的而進行。本文中對一或多個具體實例之詳細公開內容既不意欲亦不被視為限制本發明提供之專利保護範圍，該範圍將由申請專利範圍及其等效物界定。本發明提供之專利保護範圍並不意欲藉由在任何技術方案中理解技術方案自身中未明確出現之本文中發現之限制而界定。
因此，例如，本文中所描述之各種製程或方法之步驟的任何一或多個序列及/或時間次序為說明性而非限制性的。因此，應理解，儘管各種製程或方法之步驟可展示及描述為按序列或時間次序，但在不存在另外指示之情況下，任何此類製程或方法之步驟不限於以任何特定序列或次序執行。實際上，此類製程或方法中之步驟通常可按各種不同序列及次序實施，同時仍處於本發明之範圍內。因此，本發明提供之專利保護範圍意欲由所附申請專利範圍而非本文中所闡述之描述界定。
另外，值得注意，本文中所使用之各術語均指一般技術人員基於本文中此類術語之上下文使用所理解的此類術語意謂之含義。在一般技術人員基於術語之上下文使用所理解的本文中使用之此術語之含義以任何方式不同於此術語之任何特定詞典定義之情況下，意欲應以一般技術人員所理解之術語之含義為準。
此外，值得注意的是，如本文中所使用，「一(a/an)」各自通常表示「至少一個」，但並不排除複數個，除非上下文用法另外規定。因此，對「具有一蘋果之野餐籃」的提及描述「具有至少一個蘋果之野餐籃」以及「具有多個蘋果之野餐籃」。相比之下，對「具有單個蘋果之野餐籃」的提及描述「具有僅一個蘋果之野餐籃」。
當在本文中用於加入物品清單時，「或」表示「物品中之至少一者」，但並不排除該清單中之複數個物品。因此，對「具有奶酪或餅乾之野餐籃」的提及描述「具有奶酪而不具有餅乾之野餐籃」、「具有餅乾而不具有奶酪之野餐籃」及「具有奶酪及餅乾兩者之野餐籃」。最終，當在本文中用於加入物品清單時，「及」表示「該清單中之所有物品」。因此，對「具有奶酪及餅乾之野餐籃」的提及描述「具有奶酪之野餐籃，其中該野餐籃進一步具有餅乾」以及描述「具有餅乾之野餐籃，其中該野餐籃進一步具有奶酪」。
現參看圖式，其中貫穿若干圖式，類似編號表示類似組件，接下來描述本發明之較佳具體實例。較佳具體實例之以下描述在本質上僅為例示性的且決不意欲限制本發明、其應用或用途。
圖9為說明根據本發明之一或多個較佳方法的一般自對準體及混合源極(SAHS)LDMOS裝置製造製程10000之詳述步驟的方塊圖。圖9之一般製程10000包括九(9)個製造步驟，其中步驟1、2、3、4、5及8具有多於一個選項或在一些具體實例中，可省去。一般製程10000(包括各種選項)在後續章節中更詳細地描述，但此處首先以概述形式介紹。在步驟1中，p型基板經圖案化且經由蝕刻、氧化物沈積及化學機械拋光(Chemical Mechanical Polishing；CMP)製程形成的淺溝槽隔離(STI)形成閘極至汲極隔離區。在一些具體實例中，替代隔離製程稍後發生在製程中。在步驟2中，建立充當漂移區之n型井。使用離子植入結合橫越裝置之整體(總體井)或部分橫越裝置的微影光罩圖案可建立n型井。在步驟3中，可視情況建立p型ESD深井或p型逆行井。逆行井可被稱作逆行主體井，或簡言之逆行主體。然而，對於如下文將詳述的所有具體實例並不需要步驟3中之深井。在步驟4中，經由閘極氧化物生長、多晶矽沈積及蝕刻形成閘極結構。在一些具體實例中，亦形成鄰近及/或疊對氧化物。多晶矽閘極形成用於步驟5之光罩，步驟5為自對準傾斜p型主體及自對準垂直n型混合接觸植入物在多晶矽閘極之源極上的離子植入，其中此等兩個操作可使用相同光罩但獨立排序。在一些具體實例中，自對準p型植入物及自對準垂直n型混合接觸亦經同步植入於多晶矽閘極之汲極側以形成影響電場分佈的汲極側區。步驟6為鄰近閘極結構之至少源極側的閘極側壁間隔件結構形成。在一些實施例中，側壁間隔件亦可形成於多晶矽閘極之汲極側。步驟7包括獨立排序之兩個操作，p+主體分接頭之光微影圖案化擴散，及n+汲極及多晶矽閘極之光微影圖案化擴散。(值得注意的是，儘管本文中描述及說明之某些步驟可被稱作「擴散(diffusing/diffusion)但於本領域 具有通常知識者應瞭解在許多情況下，離子植入可替換各種技術中之半導體製作中的早期擴散製程，且除非另外指明，或自情形顯而易見，否則應假定參考本申請案中之擴散或擴散製程的任一活動或步驟可替代地藉由離子植入之製程實現。)步驟8為矽化物區塊氧化物部分在閘極上的形成及延伸至汲極區中以形成閘極至汲極隔離區，但如圖9中所說明，步驟8並非對於如下文將詳述之所有具體實例皆需要。最終，矽化發生在步驟9中。
多種SAHS LDMOS裝置可使用圖9之一般製造製程10000形成。本文中描述並說明許多此類裝置。舉例而言，圖10至圖16為根據本發明之一或多個較佳具體實例的各種SAHS LDMOS裝置之截面圖。值得注意的是，圖10至圖16之裝置為「單指」裝置，其中僅僅展示單個閘極之橫截面。實務上，單指(閘極)可藉由共用源極區而鏡像以建立一對指(閘極)，且具有仍然較大數目個指(閘極)之裝置可藉由藉由共用源極區及汲極區之另外鏡像而建立。由於此，後續說明展示各種兩指LDMOS裝置之實例，包括SAHS LDMOS裝置。此等裝置中之每一者經由圖9之一般製造製程10000的變體而形成。
如先前所提及，根據本發明之一些較佳具體實例的SAHS LDMOS裝置利用淺溝槽隔離(STI)。就此而言，圖10至圖13為例示性SAHS LDMOS裝置80、90、100、110之橫截面圖，各自具有可藉由蝕刻一溝槽至矽中且隨後沈積二氧化矽(從而產生淺溝槽隔離(STI)11)形成的閘極至汲極隔離。STI經形成為一般製造製程10000中之步驟1之部分。
圖10為根據本發明之一或多個較佳具體實例的具有淺溝槽隔離(STI)之例示性單指SAHS LDMOS裝置80的截面圖。圖10之SAHS LDMOS裝置80包括自對準p型主體44、經由使用混合接觸10之肖特基源極(混合源極)、總體n型井13(延伸裝置之整體)及p型內埋主體58。另外，圖10之SAHS LDMOS裝置80包括標準LDMOS特徵，諸如p型基板21、主體分接頭18、淺溝槽隔離11、 閘極結構16(閘極氧化物上之多晶矽)及閘極側壁間隔件結構15、汲極區12及藉由矽化分別在閘極及汲極處形成的歐姆接觸23、24。混合接觸10由混合接觸植入物17之置放及金屬22之後續矽化而建立。
圖11為根據本發明之一或多個較佳具體實例的具有淺溝槽隔離(STI)之另一例示性單指SAHS LDMOS裝置90的截面圖。圖11之LDMOS裝置90包括自對準p型主體44、經由使用混合接觸10之肖特基源極(混合源極)及總體n型井13(延伸裝置之整體)。不同於圖10，LDMOS裝置90不包括p型內埋主體58。圖11之LDMOS裝置90亦包括標準LDMOS特徵，諸如p型基板21、主體分接頭18、淺溝槽隔離11、閘極結構16(閘極氧化物上之多晶矽)及閘極側壁間隔件結構15、汲極區12及藉由矽化分別在閘極及汲極處形成的歐姆接觸23、24。混合接觸10由混合接觸植入物17之置放及金屬22之後續矽化而建立。值得注意的是，圖11之裝置90中之STI11自n+多晶矽閘極16下方延伸至汲極n型擴散12。然而，應瞭解在各種替代具體實例(未說明)中，STI可僅僅部分延伸至汲極n型擴散，藉此建立自STI之邊緣至汲極n型擴散12的主動(非STI)n漂移區。
圖12為根據本發明之一或多個較佳具體實例的具有淺溝槽隔離(STI)之另一例示性單指SAHS LDMOS裝置100的截面圖。圖12之SAHS LDMOS裝置100類似於圖11中之裝置90，原因在於其包括自對準p型主體44、經由使用混合接觸10之肖特基源極(混合源極)之特定特徵；然而，其包括部分n型井113(在閘極結構16下方部分地延伸)。圖12之SAHS LDMOS裝置100亦包括標準LDMOS特徵，諸如p型基板21、主體分接頭18、淺溝槽隔離11、閘極結構16(閘極氧化物上之多晶矽)及閘極側壁間隔件結構15、汲極區12及藉由矽化分別在閘極及汲極處形成的歐姆接觸23、24。混合接觸10由混合接觸植入物17之置放及金屬22之後續矽化而建立。
圖13為根據本發明之一或多個較佳具體實例的具有淺溝槽隔離 (STI)之另一例示性單指SAHS LDMOS裝置110的截面圖。圖13之SAHS LDMOS裝置110類似於圖11中之裝置90，原因在於其包括自對準p型主體44、經由使用混合接觸10之肖特基源極(混合源極)及總體n型井13(延伸裝置之整體)之特定特徵。圖13之SAHS LDMOS裝置110亦以在主體區下方且不與該主體區鄰接的逆行主體井45為特徵。圖13之SAHS LDMOS裝置110亦包括標準LDMOS特徵，諸如p型基板21、p型主體44、主體分接頭18、淺溝槽隔離11、閘極結構16(閘極氧化物上之多晶矽)及閘極側壁間隔件結構15、汲極區12及藉由矽化分別在閘極及汲極處形成的歐姆接觸23、24。混合接觸10由混合接觸植入物17之置放及金屬22之後續矽化而建立。
圖25為說明根據本發明之一或多個較佳具體實例之用於圖10之SAHS LDMOS裝置80的製造製程10001之流程圖，且為圖9中界定的一般自對準主體及混合源極(SAHS)LDMOS裝置製造製程10000的特定實施方案之實例。圖25之製造製程10001包括n型擴散橫越整個裝置之微影置放，因此建立總體n型井區、STI及充當內埋主體的深度p型擴散。類似於圖25，圖26說明用於除不具有內埋主體外的圖11之SAHS LDMOS裝置90之製造製程10002。在第一製造製程步驟(基板及隔離10102)中，p型基板經圖案化且淺溝槽隔離(STI)經由蝕刻、氧化物沈積及化學機械拋光(CMP)製程形成以形成閘極至汲極隔離區。在下一製程步驟(擴散之離子植入10202)中，橫越基板之整體植入的n型擴散建立總體n型井區。接下來，閘極結構形成10402經由閘極氧化物生長、多晶矽沈積及蝕刻進行。此多晶矽閘極結構形成用於自對準植入10502的光罩，該自對準植入包括自對準傾斜p型主體及自對準垂直n型混合接觸植入物在該閘極結構之源極側的後續離子植入。下一步驟為鄰近閘極之源極側的間隔件形成10602。接著擴散植入發生在10702，其中n型擴散經植入至在步驟10202中建立的多晶矽閘極及n型井或漂移區兩者中，且p型擴散經植入至在步驟10502中建立的主體區中。最終， 金屬之毯覆式層的矽化10902經執行以形成至主體分接頭、閘極結構及汲極區之歐姆接觸。建立源極混合接觸亦係最終步驟，藉此垂直肖特基接面形成於矽化物與底層自對準p型本體之間且側向歐姆接面形成於矽化物與混合接觸植入物之間。
圖27說明根據本發明之一或多個較佳具體實例之用於圖12之SAHS LDMOS裝置100的製造製程10003。除光阻開口限制n型擴散植入10203覆蓋裝置之整體，因此建立部分n型井區之外，圖27之製造製程10003通常類似於圖26之製程10002。
圖28說明根據根據本發明之一或多個較佳具體實例之用於圖13之SAHS LDMOS裝置110的製造製程10004。除微影圖案化與深度p型擴散一起用於建立逆行井而非內埋主體以外，圖28之製造製程10040通常類似於圖25中之製造製程10001。在第一製造製程步驟10104(標註為「基板及隔離」)中，p型基板經圖案化且淺溝槽隔離(STI)經由蝕刻、氧化物沈積及化學機械拋光(CMP)製程形成以形成閘極至汲極隔離區。在下一製程步驟10204「n型擴散之離子植入」中，橫越基板之整體植入的n型擴散建立總體n型井區。接下來，在步驟10304處，p型擴散以及光微影圖案化逆行井區的離子植入產生深度p型井。接下來，在步驟10404處，閘極結構形成經由閘極氧化物生長、多晶矽沈積及蝕刻進行。此多晶矽閘極結構形成用於在步驟10504處展示之自對準植入的光罩，該自對準植入包括自對準傾斜p型主體及自對準垂直n型混合接觸植入物在該閘極結構之源極側的後續離子植入。下一步驟10604為鄰近閘極之源極側的間隔件形成。接著擴散植入發生在步驟10704處，其中n型擴散經植入至在步驟10204中建立的多晶矽閘極及n型井或漂移區兩者中，且p型擴散經植入至在步驟10504中建立的主體區中。最終，在步驟10904處，金屬之毯覆式層的矽化經執行以形成至主體分接頭、閘極結構及汲極區之歐姆接觸。建立源極混合接觸亦係最終步驟，藉此垂直 肖特基接面形成於矽化物與底層自對準p型本體之間且側向歐姆接面形成於矽化物與混合接觸植入物之間。
迄今論述之裝置(包括圖6、圖7、圖10、圖11、圖12及圖13之裝置)為單指LDMOS裝置，其為具有一個電晶體閘極之裝置。如先前所討論，慣例係藉由共用源極區及汲極區來鏡像單指(閘極)以建立偶數個指(閘極)。在兩指LDMOS裝置(其實例展示於圖38A至圖41C中)中，裝置面積為裝置寬度74與裝置間距75之乘積，其中裝置間距75為兩指LDMOS中之每一汲極的中心之間的距離(如圖39A及圖41A中所展示)。
取決於用於特定裝置之設計參數及應用，可能需要諸如藉由減少裝置間距75來減少裝置面積。就此而言，某一益處可經由使用內埋主體及與源極接觸的主體分接頭在自對準體LDMOS中實現。舉例而言，圖38A為根據本發明之一或多個較佳具體實例之利用與源極連續接觸之主體分接頭的具有深度p型內埋主體之例示性兩指自對準體LDMOS裝置的佈局圖，且圖38B為沿著線B-B'截取之圖38A之裝置的截面圖。圖38A及圖38B之SAHS LDMOS裝置380除了具有深度p型內埋主體58外許多方面類似於圖6之兩指版本(習知自對準體LDMOS裝置60)。兩指SAHS LDMOS裝置380包括p型基板21、n型井13、深度p型內埋主體58、p型主體40、連續主體分接頭18(由p型擴散區製成)、淺溝槽隔離11、閘極結構16(閘極氧化物上n+多晶矽)及閘極側壁間隔件結構15、輕微摻雜的汲極(LDD)19(由n型擴散製成)、源極區14(由n型擴散製成)、汲極區12(由n型擴散製成)，及藉由矽化分別在源極(以及鄰接之主體分接頭)、閘極及汲極處形成的歐姆接觸22、23、24、25、26。(在圖38A中，p型內埋主體58(其自上方並不可見)係在主體40下方之其相對位置中以虛線指示且連續主體分接頭18(其同樣自上方並不可見)係在源極/主體接觸下方之其相對位置中以虛線指示。)源極/主體接觸27連接第一金屬互連層至SAHS LDMOS裝置380之歐姆接觸22。 SAHS LDMOS裝置380之最小多晶矽至多晶矽長度89受p型內埋主體58加內埋主體之每一側的支座81之最小長度限制。支座81長度指示閘極結構16之邊緣與p型內埋主體58之邊緣之間的間隔。支座81防止內埋主體植入物在閘極結構16之多晶矽邊緣下方延伸及不利地影響SAHS LDMOS裝置380之電效能。
必要時，圖38A及圖38B之SAHS LDMOS裝置380的長度可經由使用非連續間歇性主體分接頭而不是連續主體分接頭而減少。就此而言，圖39A為根據本發明之一或多個較佳具體實例之利用與源極非連續接觸之主體分接頭的具有深度p型內埋主體之例示性兩指自對準體LDMOS裝置的佈局圖；圖39B為沿著線B-B'截取之圖39A之裝置的截面圖；且圖39C為沿著線C-C'截取之圖39A之裝置的截面圖。圖39A及圖39B之SAHS LDMOS裝置390包括p型基板21、n型井13、深度p型內埋主體58、p型主體40、非連續主體分接頭18(由p型擴散製成)、淺溝槽隔離11、閘極結構16(閘極氧化物上n+多晶矽)及閘極側壁間隔件結構15、輕微摻雜的汲極(LDD)19(由n型擴散製成)、源極區14(由n型擴散製成)、汲極區12(由n型擴散製成)，及藉由矽化分別在源極、閘極及汲極處形成的歐姆接觸22、23、24、25、26。(在圖39A中，p型內埋主體58(其自上方並不可見)係在主體40下方之其相對位置中以虛線指示且非連續主體分接頭18及穿插源極區14(其同樣自上方並不可見)係在源極/主體接觸下方之其相對位置中以虛線指示。)如圖39A中所展示，p型主體分接頭18擴散係與n型源極擴散14成一列地穿插在一起。源極/主體接觸27將第一金屬互連層連接至SAHS LDMOS裝置380之歐姆接觸22。
因為p型主體分接頭18可沿著源極接觸22週期性置放，因此多晶矽至多晶矽長度88可減少。然而，值得注意的是，即使源極/主體分接頭長度已減少，此SAHS LDMOS裝置390之最小多晶矽至多晶矽長度88仍受最小p型內埋主體58的長度加在內埋主體之每一側的支座81所限制。支座81長度指示閘極結 構16之邊緣與p型內埋主體58之邊緣之間的間隔。支座81防止內埋主體植入物在閘極結構16之多晶矽邊緣下方延伸及不利地影響SAHS LDMOS裝置380之電效能。
減少圖38A及圖38B之SAHS LDMOS裝置380之長度的另一方式係以圖13中展示之方式利用逆行主體井及混合接觸。舉例而言，圖40A為根據本發明之一或多個較佳具體實例之具有逆行主體井45及混合接觸10的例示性兩指SAHS LDMOS裝置400的佈局圖，且圖40B為沿著線B-B'截取之圖40A之SAHS LDMOS裝置400的截面圖。圖40A及圖40B之SAHS LDMOS裝置400在許多方面類似於圖13之SAHS LDMOS裝置110的兩指版本且包括p型基板21、n型井13、逆行主體井45、自對準p型主體44、經由使用混合接觸10之肖特基源極(混合源極)、連續主體分接頭18(由p型擴散製成)、淺溝槽隔離11、閘極結構16(閘極氧化物上n+多晶矽)及閘極側壁間隔件結構15、汲極區12(由n型擴散製成)，及藉由矽化分別在源極以及鄰接之主體分接頭、閘極及汲極處形成的歐姆接觸22、23、24、25、26。(在圖40A中，連續主體分接頭18(其自上方並不可見)係在源極/主體接觸下方之其相對位置中以虛線指示。)混合接觸10由混合接觸植入物17之置放及金屬22之後續矽化而建立。逆行主體井45在主體區下方並與該主體區非鄰接。源極/主體接觸27連接第一金屬互連層至SAHS LDMOS裝置400之歐姆接觸22。
值得注意的是，逆行主體井45可在閘極多晶矽下方延伸，此係因為存在極少表面摻雜劑影響裝置之通道區，且支座長度因此經去除。然而，最小多晶矽至多晶矽長度87仍然受多晶矽至p型主體分接頭間隔83及p型主體分接頭18長度限制，該長度大於並涵蓋接觸長度84。
然而，裝置之長度可藉由使用圖39A至圖39C之非連續間歇性主體分接頭及圖40A及圖40B之逆行主體井45及混合接觸10兩者而最小化。就此而言，圖41A為根據本發明之一或多個較佳具體實例之利用與源極非連續接觸之主 體分接頭的具有逆行主體井之例示性兩指SAHS LDMOS裝置410的佈局圖；圖41B為沿著線B-B'截取之圖41A之裝置的截面圖；且圖41C為沿著線C-C'截取之圖41A之裝置的截面圖。圖41A及圖41B之SAHS LDMOS裝置410包括p型基板21、n型井13、逆行主體井45、自對準p型主體44、經由使用混合接觸10之肖特基源極(混合源極)、非連續主體分接頭18(由p型擴散製成)、淺溝槽隔離11、閘極結構16(閘極氧化物上之n+多晶矽)及閘極側壁間隔結構15、汲極區12(由n型擴散製成)及藉由矽化分別在源極、閘極及汲極處形成的歐姆接觸22、23、24、25、26。(在圖41A中，非連續主體分接頭18及穿插源極區14(其自上方並不可見)係在源極/主體接觸下方之其相對位置中以虛線指示)。逆行主體井45在主體區下方並與該主體區非鄰接。混合接觸10由混合接觸植入物17之置放及金屬22之後續矽化而建立。源極/主體接觸27連接第一金屬互連層至SAHS LDMOS裝置400之歐姆接觸22。
如同圖40A及圖40B之SAHS LDMOS裝置400，逆行主體井45可在閘極多晶矽下方延伸，此係因為存在極少表面摻雜劑來影響裝置之通道區，且支座長度因此被去除。然而，另外，不需要用於p主體之額外空間，且多晶矽至多晶矽長度86變為僅僅隨接觸長度84及在接觸27之每一側的多晶矽至接觸間隔85而變。以此方式，可實現最小多晶矽至多晶矽長度86。
SAHS LDMOS裝置之另一具體實例為利用與源極接觸22(圖中未示)非連續接觸之主體分接頭18的圖11之LDMOS裝置90之兩指版本。此裝置包括自對準主體44及經由使用混合接觸10之肖特基源極(混合源極)之特定特徵，該源極僅僅受接觸長度84及接觸27之每一側的多晶矽至接觸間隔85限制。此外，由於接觸84寬度及多晶矽至接觸間隔85兩者隨每一技術節點縮小，因此具有利用非連續接觸之混合接觸、具有或不具有逆行主體的自對準體的全部變體達成最小多晶矽至多晶矽長度間隔，使得最小多晶矽至多晶矽長度能夠隨較小技 術節點處之設計規則縮放。
除了圖40A至圖41C中展示之SAHS LDMOS裝置400、410之外，將瞭解在SAHS LDMOS裝置之其他具體實例中，可在製作期間使用淺溝槽隔離11之替代方法。此等替代方法涉及省略在一般製造製程10000之步驟1中之STI產生及稍後在製程中產生隔離。舉例而言，在一個具體實例中，可使用階梯形氧化物隔離62。閘極結構係鄰近在製程10000之步驟4中的所沈積氧化物及/或疊對所沈積氧化物而形成，其中階梯形氧化物隔離62形成閘極至汲極隔離區。
圖14為根據本發明之一或多個較佳具體實例的使用階梯形氧化物隔離62之例示性單指SAHS LDMOS裝置120的截面圖。SAHS LDMOS裝置120包括自對準p型主體44、經由使用混合接觸10之肖特基源極(混合源極)、階梯形氧化物隔離區62及總體n型井13之特定特徵。圖14之SAHS LDMOS裝置120亦包括標準LDMOS特徵，諸如p型基板21、主體分接頭18、閘極結構16及閘極側壁間隔件結構15、汲極區12及藉由矽化分別在閘極及汲極處形成的歐姆接觸23、24。混合接觸10由混合接觸植入物17之置放及金屬22之後續矽化而建立。SAHS LDMOS裝置120之替代變體在下文製作(製造)流程(方法)中描述，其中總體n型井13亦可含有類似於在圖10中之SAHS LDMOS裝置80的p型內埋主體58，或如圖13中所展示之逆行主體井45。描述其他變體，其中裝置可具有部分n型井113而不是類似於圖12中之SAHS LDMOS裝置100的總體n型井13。
圖29至圖31說明用於使用階梯形氧化物隔離之SAHS LDMOS裝置之製造製程10005、10006、10007。更特定言之，圖29說明用於類似於圖14之SAHS LDMOS裝置120的SAHS LDMOS裝置之製造製程10005；圖30說明用於除光阻開口限制n型擴散植入10206覆蓋裝置之整體之外，類似於圖14之SAHS LDMOS裝置120的SAHS LDMOS裝置之製造製程10006，其中階梯形氧化物隔離係在閘極結構形成10406期間形成，因此建立部分n型井區。最終，圖31說明用於 類似於圖14之SAHS LDMOS裝置120之另一SAHS LDMOS裝置的製造製程10007，其中階梯形氧化物隔離係在閘極結構形成10407期間形成，但其中p型擴散以及光微影圖案化逆行井區之離子植入10307產生一深度p型井。
圖15為根據本發明之一或多個較佳具體實例的使用矽化物區塊隔離區61之例示性單指SAHS LDMOS裝置130的截面圖。SAHS LDMOS裝置130包括自對準p型主體44、經由使用混合接觸10之肖特基源極(混合源極)、矽化物區塊隔離61及總體n型井13之特定特徵。圖15之SAHS LDMOS裝置130亦包括標準LDMOS特徵，諸如p型基板21、主體分接頭18、閘極結構16(閘極氧化物上之多晶矽)及閘極側壁間隔件結構15、汲極區12及藉由矽化分別在閘極及汲極處形成的歐姆接觸23、24。混合接觸10由混合接觸植入物17之置放及金屬22之後續矽化而建立。SAHS LDMOS裝置130之替代變體在下文製作(製造)流程(方法)中描述，其中總體n型井13亦可含有類似於在圖10中之SAHS LDMOS裝置80的p型內埋主體58，或如圖13中所展示之逆行主體井45。描述其他變體，其中類似於圖15之SAHS LDMOS裝置130的裝置以與圖12中之SAHS LDMOS裝置100類似之方式可具有部分n型井113而不是總體n型井13。
圖32及圖33說明使用矽化物區塊隔離區之SAHS LDMOS裝置的製造製程10008、10009。更特定言之，圖32說明用於圖15之SAHS LDMOS裝置130的製造製程10008，且圖33說明用於類似於圖15之SAHS LDMOS裝置130的SAHS LDMOS裝置之製造製程10009，除p型擴散以及光微影圖案化逆行井區之離子植入10309產生深度p型井外，運用在步驟10809處之矽化物區塊隔離。
在SAHS LDMOS裝置之另外具體實例中，影響電場分佈的汲極側區與矽化物區塊61結合使用。舉例而言，在一般製造製程10000之步驟5中，自對準傾斜p型植入物29及自對準垂直混合接觸植入物17的離子植入發生在上多晶矽閘極之源極側及汲極側兩者。p型主體植入物29及混合接觸植入物17在汲極 側的組合置放建立影響電場分佈之汲極側區。一般製造製程10000之步驟8部分地在閘極上形成矽化物區塊氧化物並延伸至汲極區中以形成閘極至汲極隔離區。
圖16為根據本發明之一或多個較佳具體實例的具有影響電場分佈之汲極側區的結合矽化物區塊61使用之例示性單指SAHS LDMOS裝置140之截面圖。SAHS LDMOS裝置140包括源極側自對準p型主體44、經由使用混合接觸10的肖特基源極(混合源極)、矽化物區塊61、汲極側區、總體n型井13及逆行主體井45。汲極側區包括與多晶矽閘極之汲極側自對準的傾斜p型主體植入物29及垂直混合接觸植入物17。圖16之SAHS LDMOS裝置140亦包括標準LDMOS特徵，諸如p型基板21、主體分接頭18、閘極結構16(閘極氧化物上之多晶矽)及閘極側壁間隔件結構15、汲極區12及藉由矽化分別在閘極及汲極處形成的歐姆接觸23、24。逆行主體井45在主體區下方並與該主體區非鄰接。混合接觸10由混合接觸植入物17之置放及金屬22之後續矽化而建立。SAHS LDMOS裝置140之替代變體在下文製作(製造)流程(方法)中描述，其中總體n型井13可含有類似於在圖10中之SAHS LDMOS裝置80的p型內埋主體58，而不是逆行主體井45。描述其他變體，其中SAHS LDMOS裝置140可具有部分n型井113而不是類似於圖12中之SAHS LDMOS裝置100的總體n型井13。
圖35說明用於圖16之SAHS LDMOS裝置140的製造製程10011。假設p型基板來自一般製造製程10000之步驟1，下一製程步驟，n型擴散之光微影圖案化離子植入10211，橫越基板之整體植入的n型擴散建立一總體n型井區。接下來，p型擴散以及光微影圖案化逆行井區之離子植入10311產生深度p型井。接下來，在步驟10411處之閘極結構形成經由閘極氧化物生長、多晶矽沈積及蝕刻進行。此多晶矽閘極結構形成用於在步驟10511處之自對準植入的光罩，該自對準植入包括自對準p型植入物及自對準垂直n型混合接觸植入物在閘極結構之源 極側及汲極側的後續離子植入。下一步驟10611為鄰近閘極之源極側及汲極側的間隔件形成。接著擴散植入發生在步驟10711處，其中n型擴散經植入至在步驟10211中建立的多晶矽閘極及n型井或漂移區兩者中且p型擴散經植入至在步驟10511中建立的主體區(在源極側之p型植入)中。二氧化矽層之下一沈積發生在步驟10811處，該二氧化矽層至少部分在閘極多晶矽上方延伸並延伸至汲極區，從而形成閘極至汲極隔離區。最終，在步驟10911處，金屬之毯覆式層的矽化經執行以形成至主體分接頭、閘極結構及汲極區之歐姆接觸。建立源極混合接觸亦係最終步驟，藉此垂直肖特基接面形成於矽化物與底層自對準p型本體之間且側向歐姆接面形成於矽化物與混合接觸植入物之間。圖34說明用於類似於圖16但具有部分n型井113及逆行井45之SAHS LDMOS裝置的製造製程10010。圖36說明用於類似於圖16但具有部分n型井113及沒有逆行井45之SAHS LDMOS裝置的製造製程10012。
在更詳細解釋圖9中之一般製造製程10000期間建立的裝置之每一區域之形成的情況下，較佳地理解圖10至圖16中特定描述的SAHS LDMOS裝置80、90、100、110、120、130、140。製造製程10000之步驟1中的隔離係在LDMOS裝置中建立以防止過早閘極至汲極擊穿。介電質必須形成於閘極多晶矽與汲極區之間。隔離之一個形式係如圖10至圖13中描述形成的淺溝槽之形式。此經蝕刻至p型矽基板中且隨後以二氧化矽填充。存在用於介電隔離的其他方法，諸如如在圖15及圖16中所描述具有閘極多晶矽與汲極之間的主動空隙(非STI)偏移，或如在圖14中所描述在閘極結構形成之前沈積氧化物(階梯形氧化物)。實現此等替代選項之必要製程步驟稍後出現在製程流程中且稍後在描述中詳述。
在步驟2中，建立充當漂移區之n型井。n型植入經執行以形成LDMOS之漂移區。微影光罩圖案可橫越裝置之整體(總體的)或裝置之僅僅部分(部分的)。
在步驟3中，在總體漂移植入之情況下，深度p型井接著可經植入至漂移區中。對於部分漂移區植入，此井將自漂移區偏移。此井可採用改變植入能量以便建立相對恆定的垂直摻雜濃度的若干植入之形式。井之置放係在自對準主體下方，且連同p型自對準主體一起形成連續垂直p型主體區。深井之目的係減少裝置之主體電阻，此已在先前論證以改良裝置之ESD效能。替代地，在一個較佳具體實例中歸因於經由其他製程步驟的改良之ESD效能，步驟3之井植入並不必要且可跳過以便減少製程複雜度及成本。然而，跳過步驟3產生淺主體區，此可更有較高洩漏及較低擊穿的傾向。在下文描述解決此等洩漏及擊穿問題之其他新穎方法步驟。
在步驟3中，深PWELL之替代係p型逆行主體植入物。類似於深PWELL，其將為在自對準主體區下方執行的深度植入物。然而，其不同於以上深PWELL，原因在於其不與自對準體合併。實際上，在總體n型井植入物(n漂移區)之情況下，可識別n型區在自對準體之間顯而易見。在非總體n型井植入物之情況下，自對準體與此逆行主體植入物之間的區將具有接近p型起始基板之摻雜濃度的摻雜濃度。包括此逆行主體之優點係減輕省略深度p型井植入物之負面影響(較高洩漏、較低擊穿)，同時最小化此植入物對通道區的影響。
在步驟4中，形成閘極結構。典型形成涉及二氧化矽在矽基板上的生長、多晶矽沈積及最終多晶矽蝕刻以在閘極氧化物上形成閘極堆疊多晶矽。此形成將係在用於總體n型井植入物之n漂移區上及重疊用於部分n型井植入物之n漂移區。在汲極側處具有較厚氧化物以增加閘極多晶矽與汲極之間的介電隔離亦係有利的。在此情況下，閘極結構由不同厚度之二氧化矽層組成，藉此汲極側厚度超過源極側厚度，且多晶矽沈積於此二氧化矽上。在此步驟期間，亦可建立步驟1中之STI的替代。氧化物層可沈積於閘極多晶矽與汲極區之間的區中之矽上且可在多晶矽下方部分延伸。此層通常被稱作階梯形氧化物。
在步驟5之前，塗覆光阻塗層59。步驟5為自對準p型主體及自對準垂直n型混合接觸植入物在裝置之源極側及一些具體實例中之汲極側的離子植入。圖17說明使用p型四方旋轉傾斜離子植入29建立自對準體。厚度應足以防止後續主體植入穿透用於超出LDMOS之區的區之光阻。亦應不太厚以致不建立用於傾斜離子植入之植入遮蔽。圖17說明在SAHS LDMOS裝置之較佳具體實例中的最大光阻厚度64(T1)。實際厚度為1μm，其中上限為tan(α)乘L1 63。圖18說明SAHS LDMOS裝置中曝露至自對準體植入的區域，其中光阻59經顯影以曝露包括主體區及閘極結構之至少部分的區域。圖19說明在SAHS LDMOS裝置之另一個較佳具體實例中經曝露至自對準體植入的區域。如圖19中所說明，曝露區域可延伸超出汲極側處之閘極多晶矽邊緣，在此情況下p型植入將在源極區(產生一主體)中、閘極多晶矽區中及在閘極多晶矽的汲極側(產生影響漂移區之電場分佈的區)進行。
在步驟5中，使用p型四方旋轉傾斜離子植入建立自對準體，如圖17中所說明。植入物質之實例包括硼及銦。植入角度阿爾法(α)65原則上可在零(0)度與90度之間，但對於實務實施，30度係合理的。最大投影植入深度限於可藉由多晶矽遮蔽之深度--較厚多晶矽實現較高植入能量。劑量亦需要某一考量，其中最小劑量藉由所要穿通及洩漏效能控管。為了最佳效能，需要每平方公分9e13原子(原子/cm-2)左右的高主體劑量。減少此劑量導致汲極區與源極區之間的洩漏之增加。此高主體摻雜之結果係需要較高閘極電壓來反轉主體區及接通裝置。典型地，可預期超過1.5V之臨限電壓。
此外，在步驟5中，在p型主體植入之前或之後，垂直混合接觸植入物形成於與自對準體相同的曝露主體及多晶矽區中，如圖17中所展示。在至少一些具體實例中，混合接觸植入可利用與用於p型主體植入之光罩相同的光罩。圖20說明自對準體及混合接觸植入物在SAHS LDMOS裝置之源極側的位置。此 n型植入(在圖20中之垂直接觸植入39)為一垂直零度植入且與閘極結構自對準。典型地，砷可以1e15原子/cm2左右之非常高劑量使用。雖然自對準體植入及混合接觸植入兩者與閘極結構對準，但圖20說明植入角度之差異如何在井定位中建立偏移以分開源極區及主體區，且結果，對建立通道長度51產生極高的控制度。植入能量經選擇以滿足兩個準則。第一準則係建立在自對準體內否則源極將穿通至底層n型漂移區的一混合接觸植入物。因此，植入深度必須小於主體植入物之深度。第二所要準則係建立一肖特基源極接面。此需要建立金屬矽化物至P型半導體接面。若n型混合接觸植入物深度大於矽化物之深度，則吾人將建立典型PN接面，此必須被避免以滿足第二準則。因此，混合接觸植入物之植入深度充分淺以致小於矽化物之深度。對於30nm矽化物，具有10keV能量之砷植入符合此第二準則。
步驟6為形成閘極側壁間隔件結構。在形成間隔件之後，n+及p+擴散在步驟7中發生。應用n+及p+擴散的次序不影響裝置之功能。圖21說明用於SAHS LDMOS裝置中之n+擴散的光阻光罩。在一個較佳具體實例中，光阻首先經旋塗、曝露及顯影以橫越閘極結構及汲極主動區打開窗，如圖21中所說明。此窗使得n+擴散能夠至汲極區及閘極結構兩者中。值得注意的是，源極區覆蓋有光阻且不接收n+擴散，如通常在圖3B中之習知自對準主體SAHS LDMOS裝置31中的情況。自圖3B中之SAHS LDMOS裝置31中的源極區省略n+將使得肖特基接面能夠結合金屬接觸之矽化而建立，如圖11中之SAHS LDMOS裝置90中所說明。在n+植入之後，剝離光阻。光罩圖案化光阻塗層以執行p+擴散，並建立至主體區之接觸。
介電隔離之變體為主動空隙隔離，如圖15中所說明。在一些實施例中，步驟8此時經執行以建立矽化物區塊。沈積至少部分在閘極多晶矽上方延伸並延伸至汲極區的氧化物層。此矽化物區塊防止矽化物在此區中的形成，從而 產生閘極至汲極隔離區。
主動空隙隔離之另外變體為同步使用在多晶矽閘極之汲極側的傾斜自對準p型主體植入物及垂直混合接觸植入物，如在圖16中說明及在步驟5中詳述為可選。因此，當此等兩個植入物出現在步驟5中之多晶矽閘極之汲極側以及步驟8之矽化物區塊隔離時，所得物為結合矽化物區塊使用的汲極側區。
最終，步驟9為金屬之毯覆式層沈積於基板上。基板經退火。在此高溫退火期間，金屬原子擴散至矽中(在特定金屬為優勢擴散物質且並非為矽的情況下)並與矽原子組合以形成矽化物。在此情況下，n型混合接觸植入物係在生長矽化物之前經移位及推送，從而在矽化物至矽界面處形成高摻雜之窄區。未反應之金屬在執行第二退火之前被剝離以將矽化物轉換至低歐姆相。此形成至源極區、閘極區、汲極區及主體區的金屬接觸。
使用如參看圖9所描述之此製造方法10000，可解決穿通、產生有限SOA之主體的淺及導致洩漏之高電場的問題。又再次討論彼等問題中之每一者，以穿通開始。圖22B標繪電流密度，說明SAHS LDMOS裝置上之穿通的減輕。如圖22B中所說明，混合源極比習知n+源極植入淺的多，從而防止此穿通機構。圖22A說明類似於圖3B中之裝置31的習知自對準LDMOS裝置上之PN源極及類似於圖11中之SAHS LDMOS裝置90的SAHS LDMOS裝置上之混合源極的穿通IV特性。在此情況下，淺混合源極補償淺主體區以防止穿通，從而實現較高操作電壓(Vd)。
運用自對準體製造方法之第二列舉問題係主體區之固有淺，從而產生高主體電阻、BJT之過早觸發及有限安全操作區域。混合源極亦可以至少兩種方式補償此。首先係較淺接面導致圖6中之較低基極電阻Rbulk 49，及因此在汲極-體擊穿期間較低基極-發射極電壓，其延遲寄生BJT 41之接通及觸發。其次，肖特基源極接面即使當正向偏壓時仍具有至主體的不佳電子注入效率，其用來 抑制寄生BJT之觸發。兩個效果共同導致E-SOA之改良，如藉由圖23中之TLP比較所說明。圖23為展示自對準主體及混合源極與PN源極之100ns比較的圖表。
最後，運用自對準體製造方法之第三列舉問題係在自對準體之角落處高電場的存在。圖13、圖40B、圖41B及圖41C中展示的所提議額外逆行主體植入物藉由操縱圖5中展示之高電場分佈解決此問題，從而產生在圖24中展示的改良之電場分佈。與淺主體區44中斷之深度浮動逆行P型區的使用在不影響通道區的情況下增強洩漏電流及擊穿電壓，此係因為逆行主體井在矽表面處留下極少摻雜劑。
圖37A至圖37H為說明製造具有如圖16中所展示之汲極側p型植入物、矽化物區塊及逆行主體井的SAHS LDMOS裝置之方法之各種步驟及圖35中之對應製造製程流程10011的截面圖。更特定言之，圖37A為說明在圖35中之製程步驟10211處展示的總體n型植入之截面圖。圖37B為說明在圖35中之製程步驟10311處展示之逆行井植入的截面圖。圖37C為說明製造閘極結構之多晶矽沈積及多晶矽蝕刻(在圖35中之製程步驟10411處展示)的截面圖。上文參看圖19描述用於曝露整個閘極結構及鄰近區之自對準體植入及自對準垂直混合接觸植入的光罩。圖37D為說明在圖35中之製程步驟10511處展示的淺主體植入及混合接觸植入的截面圖。圖37E為說明在圖35中之製程步驟10611處展示的閘極側壁間隔件結構之形成的截面圖。圖37F為說明在圖35中之步驟或製程10711處展示的至閘極結構及漂移區兩者中以形成汲極區的n型擴散，及至主體區中以形成主體分接頭的p型擴散之截面圖。圖37G為說明在圖35中之製程步驟10811處展示的部分覆蓋閘極多晶矽並延伸至汲極區以防止矽化物在此區中形成之二氧化矽沈積層的截面圖。最終，圖37H為說明在製造SAHS LDMOS裝置期間在源極處形成混合接觸以及在主體分接頭、閘極結構及汲極區處形成歐姆接觸之截面圖。矽化製程較佳地涉及鋪設金屬之毯覆式層(其可經由濺鍍)及在圖35中之在步驟或製 程10911處展示的矽化。在至少一些具體實例中，此可涉及：第一退火以在金屬與矽接觸之區上形成矽化物；移除未反應金屬；以及將矽化物轉變至低歐姆相之第二退火。圖37A至圖37H中之程序步驟的序列可例如用以製造圖16之SAHS LDMOS裝置140。
此新穎製程流解決習知自對準主體LDMOS電晶體固有的許多問題。組合混合源極方法與習知自對準體形成提供協同優勢。
在不獨立存在的自對準體與混合源極形成之間存在第一製造協同。用於兩者之植入可在同一光微影步驟處執行。此時在製程中，光阻經旋塗、曝露及顯影。所得曝露區域包括主體區及閘極多晶矽之至少部分。傾斜離子植入接著經執行以形成多晶矽對準主體。緊接在之後，具有第二摻雜劑極性之垂直植入經執行用於混合接觸植入物以實現肖特基源極。因此，運用一個光照步驟，全部主體及源極植入可完成，從而實現製程簡化及成本減小。
在不獨立存在的自對準體與混合源極之間存在第二製造協同。主體植入物及混合接觸植入物兩者與閘極結構自對準。此提供源極植入物相對於主體植入物之準確定位。因此，提供對製程可變性不敏感的準確置放之ESD解決方案。相比之下，利用深度植入物以改良ESD之標準自對準體將對彼植入物之微影置放、在主體區上方之光阻開口之寬度及甚至光阻之斜率敏感。
在不獨立存在的自對準體與混合源極之間存在第一技術協同。自對準植入物往往較淺。在沒有第一極性之底層植入作為主體植入情況下，存在具有第二極性之習知源極植入物穿通至具有第二極性之底層漂移區的趨勢，如圖4中所說明。
存在自對準體與混合源極之第二技術協同，此係由於傾斜自對準體植入物及垂直混合接觸植入物可用以在多晶矽閘極之汲極側同步建立閘極對準植入物。緊鄰多晶矽閘極之所得p型主體植入區在主動空隙隔離架構中提供影 響漂移區之電場分佈的汲極側區。
新穎逆行主體在不促進摻雜劑至矽表面(其將不利地影響通道區)的情況下借助於接面洩漏及擊穿電壓向混合源極及自對準體構造提供額外優勢。此逆行主體不同於其他主體，諸如Hower、Jung '774及Jung '100，不同之處在於在總體植入架構中，自對準體及逆行主體不形成連續垂直P型區，而是藉由窄n型漂移區分開。實際上，非連續逆行主體藉由操縱在自對準體之角落處之高電場增強自對準體。此外，此新穎垂直摻雜分佈出於兩個原因藉由混合源極實現。第一原因係混合源極充分淺以減輕底層淺主體區至底層n型漂移區之穿通，如可發生在習知PN源極情況下。此意謂不需要由自對準體及較深主體植入物兩者形成的連續p型主體區。第二原因係關於強度及在無裝置擊穿或破壞的情況下實現大操作區域的能力。一般而言，在源極正下方的區經高度摻雜以減少寄生BJT基極電阻並抑制BJT之觸發。有目的地省略來自源極下方之p型摻雜劑以形成逆行主體係與此習知知識相反且一般而言係不良想法。然而，當與混合源極一起使用時，仍可維持良好ESD穩健性。儘管主體電阻增加，但自混合源極之固有不佳電子注入仍然抑制寄生BJT，藉此維持具有良好電安全操作區域之穩健裝置。當使用習知自對準體及PN源極結合逆行主體時不能實現此等效果。實際上，習知知識規定如藉由Jung '774、Hower、Edwards、McGregor、Jung '100及Kim提議，使用連續p型垂直分佈。
因此，儘管經由使用自對準主體及混合源極實現顯著益處，但特徵(自對準主體、混合源極及逆行主體)之三位一體的製造協同使得自對準主體之全部傳統問題能夠被成功地解決。根據此類較佳具體實例之裝置經展示於圖13及圖40A至圖41C中，這些圖中之每一者展示具有自對準主體及混合源極以及在自對準主體下方之逆行主體井的LDMOS。
然而，將瞭解與使用p型內埋主體58以及自對準主體裝置(如圖 38A至圖39C中所展示)相比，使用逆行主體井45以及LDMOS裝置中之自對準主體(例如，如圖40A至圖41C中所展示)提供額外優勢，特定言之係關於其相對大小。p型內埋主體58係以兩種方式(在閘極結構形成之前或在閘極結構形成期間運用光罩)中之一者建立，藉此內埋主體緊接在專用多晶矽蝕刻之後植入。在兩種情況下，存在其中內埋主體未與逆行主體一起被觀測到的缺點。第一，運用光罩界定之內埋主體情況下，重疊多晶矽閘極或駐留於在閘極邊緣下方之表面中的任一植入摻雜劑將不利地影響裝置電特性，諸如增加臨限電壓及/或接通電阻。為了避免歸因於最大光罩未對準之問題，支座81提供多晶矽邊緣與內埋主體植入物之間的側向間隔，但此增加多晶矽至多晶矽長度，此增加LDMOS裝置之主動裝置面積。相比之下，逆行主體井45可在閘極多晶矽下方延伸，此係因為存在極少表面摻雜劑影響裝置之通道區。因而，與淺主體區44非鄰接的深度浮動逆行P型區之使用在不影響通道區或不影響多晶矽至多晶矽長度的情況下增強洩漏電流及擊穿電壓。
第二，運用多晶矽蝕刻製程整合內埋主體亦具有數個缺點。對用於源極/主體區及相關聯額外光罩之專用多晶矽蝕刻的需求增加製程複雜度及成本兩者。相同光阻用於界定用於內埋主體之區及待蝕刻之多晶矽兩者。由於內埋主體長度遮蔽將大於可經圖案化用於多晶矽之開口的開口，因此最小多晶矽至多晶矽長度不能使用，從而產生較大裝置間距。儘管內埋主體植入與多晶矽邊緣一致，但微影及離子植入之實際現實(例如井接近度效應)意謂內埋主體摻雜劑中之一些經植入於通道區中，此同樣不利地影響電特性。
最終，將瞭解在一些實施例中，對應製造製程具有用於各種其他自對準主體MOS裝置之可應用性。
應注意，描述及圖式僅說明所提議方法及系統之基本原理。因此，應瞭解，所屬領域中具有通常知識者將能夠設計各種配置，儘管並未在本文中明 確地描述或展示，但這些配置體現本發明之原理且包括於其精神及範圍內。此外，本文中所敍述之所有實例主要明確地意欲僅用於教育目的以輔助讀者理解所提議方法及系統之原理及由本發明人發展本領域所貢獻之概念，且所有實例應被視為不限於此等所具體敍述之實例及條件。此外，在本文中敍述本發明之原理、態樣及具體實例的所有陳述以及其特定實例意欲涵蓋其等效物。
基於前述資訊，所屬領域中具有通常知識者容易理解，本發明易具有廣泛實用性及應用性。除本文中具體描述之彼等者之外，本發明之許多具體實例及調適以及許多變化、修改及等效配置將自本發明及其前述描述而顯而易見或由本發明及其前述描述合理地提出，而不會脫離本發明之實質或範圍。
因此，雖然本發明已關於其較佳具體實例而在本文中詳細地進行了描述，但應理解，本公開僅說明及例示本發明且僅出於提供本發明之完整且能夠實現之公開內容的目的而進行。前述公開內容並不意欲被視為限制本發明或以其他方式排除任何此類其他具體實例、調適、變體、修改或等效配置；本發明僅由隨附申請專利範圍及其等效物限制。儘管本文中使用特定術語，但其僅在一般性及描述性意義上且不出於限制之目的而使用。
10:混合接觸 11:淺溝槽隔離 12:汲極區 13:n型井 15:閘極側壁間隔件結構 16:多晶矽閘極結構 17:混合接觸植入物 18:主體分接頭 21:p型基板 22:歐姆接觸 23:歐姆接觸 24:歐姆接觸 44:自對準p型主體 45:逆行主體井 110:單指SAHS LDMOS裝置

Claims (24)

  1. 一種功率電晶體結構，其包含：(a)基板，其具有第一摻雜劑極性；(b)漂移區，其具有第二摻雜劑極性；(c)閘極結構，其在該漂移區之一部分上方延伸，該閘極結構具有源極側及汲極側，其中該閘極結構包括在閘極氧化物上之多晶矽；(d)汲極區，其在該漂移區上或內；(e)淺自對準主體區，其具有第一摻雜劑極性、在該閘極結構之該源極側上，該淺自對準主體區具有小於該多晶矽之厚度的深度，且該淺自對準主體區與該閘極結構自對準，並在該閘極結構下方延伸；(f)源極區，其在該淺自對準主體區上或內；(g)混合接觸植入物，其具有該第二摻雜劑極性、在該源極區中，該混合接觸植入物與該閘極結構對準；(h)通道區，其在該閘極結構下方，其長度由該淺自對準主體區側向地在該閘極結構下方延伸的距離界定；(i)各別金屬接觸，其在該源極區、該閘極結構及該汲極區中之每一者上或內；(j)其中該混合接觸植入物與在該源極區上或內之該金屬接觸組合以形成界定第一電接面、第二電接面及第三電接面之混合接觸，其中該第一電接面為垂直地形成於位在該源極區上或內的該金屬接觸與該淺自對準主體區之間的肖特基接面，其中該第二電接面為側向地形成於位在該源極區上或內的該金屬接觸與該混合接觸植入物之間的歐姆接面，且其中該第三電接面為該混合接觸植入物與該通道區之間的整流PN接面；(k)其中該源極側混合接觸減輕該淺自對準主體區之穿通，藉此實現較高 工作電壓及減少之通道長度；且(l)其中該源極側混合接觸抑制寄生雙極之觸發，藉此增強(i)靜電放電(ESD)穩健性及(ii)安全操作區域中之至少一者。
  2. 如請求項1之功率電晶體結構，其中該漂移區橫越該功率電晶體結構之整體而延伸。
  3. 如請求項2之功率電晶體結構，其進一步包含將該閘極結構與該汲極區隔離的淺溝槽隔離。
  4. 如請求項3之功率電晶體結構，其進一步包含在該淺自對準主體區下方及與該淺自對準主體區非鄰接地安置的具有該第一摻雜劑極性之逆行主體井，其中該逆行主體井改良該淺自對準主體區之電場分佈。
  5. 如請求項3之功率電晶體結構，其中該混合接觸植入物為第一混合接觸植入物，且其中該功率電晶體結構進一步包含：(m)主體植入物，其具有該第一摻雜劑極性、在該閘極結構之該汲極側上，該主體植入物與該淺溝槽隔離自對準；及(n)第二混合接觸植入物，其具有該第二摻雜劑極性、在該主體植入物中並與該淺溝槽隔離自對準。
  6. 如請求項2之功率電晶體結構，其進一步包含鄰近該汲極區之矽化物區塊，該矽化物區塊至少部分在該閘極結構上方延伸，其中該矽化物區塊界定該閘極結構與該汲極區之間的隔離區。
  7. 如請求項6之功率電晶體結構，其中該功率電晶體結構進一步包含在該淺自對準主體區下方及與該淺自對準主體區非鄰接地安置的具有該第一摻雜劑極性之逆行主體井，其中該淺自對準主體區具有電場分佈且其中該逆行主體井改良該淺自對準主體區之該電場分佈。
  8. 如請求項7之功率電晶體結構，其進一步包含： (m)主體植入物，其具有該第一摻雜劑極性、在該閘極結構之該汲極側上，該主體植入物與該閘極結構自對準，並在該閘極結構下方延伸；及(n)第二混合接觸植入物，其具有該第二摻雜劑極性、在該主體植入物中並與該閘極結構對準；(o)其中該矽化物區塊完全覆蓋該主體植入物及該第二混合接觸植入物。
  9. 如請求項2之功率電晶體結構，其進一步包含安置於該漂移區之至少一部分上方的二氧化矽之階梯形層，其中該閘極結構在二氧化矽之該階梯形層上方部分地延伸。
  10. 如請求項9之功率電晶體結構，其進一步包含在該淺自對準主體區下方及與該淺自對準主體區非鄰接地安置的具有該第一摻雜劑極性之逆行主體井，其中該淺自對準主體區具有電場分佈且其中該逆行主體井改良該淺自對準主體區之該電場分佈。
  11. 如請求項2之功率電晶體結構，其中具有該第一摻雜劑極性之深度內埋主體係在該淺自對準主體區下方及與該淺自對準主體區連續地植入，使得該源極側混合接觸與該深度內埋主體組合以抑制寄生雙極之觸發，藉此增強(i)ESD穩健性及(ii)安全操作區域中之至少一者。
  12. 如請求項1之功率電晶體結構，其中該漂移區僅僅部分地橫越該功率電晶體結構而延伸。
  13. 如請求項12之功率電晶體結構，其進一步包含將該閘極結構與該汲極區隔離的淺溝槽。
  14. 如請求項12之功率電晶體結構，其進一步包含安置於該漂移區之至少一部分上方的二氧化矽之階梯形層，其中該閘極結構在二氧化矽之該階梯形層上方部分地延伸。
  15. 如請求項12之功率電晶體結構，其進一步包含鄰近該汲極區之 矽化物區塊，該矽化物區塊至少部分地在該閘極結構上方延伸，其中該矽化物區塊界定修改該閘極結構之該汲極側與該漂移區之間的該電場的隔離區。
  16. 如請求項15之功率電晶體結構，其進一步包含在該淺自對準主體區下方及與該淺自對準主體區非鄰接地安置的具有該第一摻雜劑極性之逆行主體井，其中該逆行主體井改良該淺自對準主體區之該電場分佈。
  17. 如請求項15之功率電晶體結構，其進一步包含：(m)主體植入物，其具有該第一摻雜劑極性、在該閘極結構之該汲極側上，該主體植入物與該閘極結構自對準，並在該閘極結構下方延伸；及(n)第二混合接觸植入物，其具有該第二摻雜劑極性、在該主體植入物中並與該閘極結構對準；(o)其中該矽化物區塊完全覆蓋該主體植入物及該第二混合接觸植入物。
  18. 如請求項1之功率電晶體結構，其進一步包含經擴散至該淺自對準主體區中的一列非連續間歇性主體分接頭。
  19. 如請求項1之功率電晶體結構，其進一步包含在該淺自對準主體區下方及與該淺自對準主體區非鄰接地安置、並在該閘極結構下方延伸的具有該第一摻雜劑極性之逆行主體井，其中該淺自對準主體區具有電場分佈且其中該逆行主體井改良該淺自對準主體區之該電場分佈。
  20. 一種具有至少兩個指之功率電晶體結構，其包含：(a)基板，其具有第一摻雜劑極性；(b)漂移區，其具有第二摻雜劑極性；(c)第一閘極結構及第二閘極結構，各自在該漂移區之各別部分上方延伸，每一閘極結構具有源極側及汲極側，其中每一閘極結構包括在閘極氧化物上之多晶矽；(d)一對汲極區，其在該漂移區上或內； (e)淺自對準主體區，其具有第一摻雜劑極性、在這些各別閘極結構之該源極側上，該淺自對準主體區具有小於該多晶矽之厚度的深度，且該淺自對準主體區與該閘極結構自對準，並在該閘極結構下方延伸；(f)源極區，其在該淺自對準主體區上或內；(g)主體分接頭，其具有該第一摻雜劑極性、擴散至該淺自對準主體區中並鄰接該源極區；(h)逆行主體井，其具有該第一摻雜劑極性、在該淺自對準主體區下方及與該淺自對準主體區非鄰接地安置，且其中該逆行主體井改良該淺自對準主體區之電場分佈；(i)一對通道區，各自在各別閘極結構下方，這些通道區長度中之每一者係由該淺自對準主體區側向地在該各別閘極結構下方延伸的距離界定；(j)各別金屬接觸，其在該源極區、這些閘極結構及這些汲極區中之每一者上或內；及(k)源極/主體接觸，其經調適以將在該源極區上或內之該金屬接觸連接至第一金屬互連層，該源極/主體接觸具有長度；(l)其中該逆行主體井操縱在該淺自對準主體區之至少一個角落處的高電場，藉此在不影響該各別通道區的情況下增強洩漏電流及擊穿電壓。
  21. 如請求項20之功率電晶體結構，其中該淺自對準主體區藉由該漂移區之窄部分與該逆行主體井分開。
  22. 如請求項21之功率電晶體結構，其中該逆行主體井在這些閘極結構下方延伸。
  23. 如請求項20之功率電晶體結構，其進一步包含：(m)混合接觸植入物，其具有該第二摻雜劑極性、在該源極區中，該混合接觸植入物與這些閘極結構對準； (n)其中該混合接觸植入物與在該源極區上或內之該金屬接觸組合以形成界定第一電接面、第二電接面及第三電接面之一混合接觸，其中該第一電接面為垂直地形成於位在該源極區上或內的該金屬接觸與該淺自對準主體區之間的肖特基接面，其中該第二電接面為側向地形成於位在該源極區上或內的該金屬接觸與該混合接觸植入物之間的歐姆接面，且其中該第三電接面為該混合接觸植入物與該通道區之間的整流PN接面。
  24. 如請求項23之功率電晶體結構，其中該混合接觸為複數個混合接觸中之一者，其中該主體分接頭包括與這些混合接觸成一列並與這些混合接觸穿插在一起的複數個非連續間歇性主體分接頭。
TW110145468A 2020-12-04 2021-12-06 功率電晶體結構以及具有至少兩個指之功率電晶體結構 TWI886360B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063121359P 2020-12-04 2020-12-04
US63/121,359 2020-12-04
US17/541,592 2021-12-03
US17/541,592 US11522053B2 (en) 2020-12-04 2021-12-03 LDMOS with self-aligned body and hybrid source

Publications (2)

Publication Number Publication Date
TW202240674A TW202240674A (zh) 2022-10-16
TWI886360B true TWI886360B (zh) 2025-06-11

Family

ID=81848259

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110145468A TWI886360B (zh) 2020-12-04 2021-12-06 功率電晶體結構以及具有至少兩個指之功率電晶體結構

Country Status (5)

Country Link
US (2) US11522053B2 (zh)
EP (1) EP4200911A4 (zh)
CN (1) CN116508135B (zh)
TW (1) TWI886360B (zh)
WO (1) WO2022120175A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4200911A4 (en) 2020-12-04 2025-01-08 Amplexia, LLC SELF-ALIGNED BODY LDMOS AND HYBRID SOURCE
CN115064586B (zh) * 2022-06-27 2025-12-09 华虹半导体(无锡)有限公司 Ldmos器件及其制备方法
US20250098286A1 (en) * 2023-09-15 2025-03-20 Murata Manufacturing Co., Ltd. Reduction of Edge Transistor Leakage on N-Type EDMOS and LDMOS Devices
US12349444B1 (en) * 2024-04-11 2025-07-01 Globalfoundries Singapore Pte. Ltd Under-source body contact
US12289913B1 (en) * 2024-04-22 2025-04-29 Globalfoundries Singapore Pte. Ltd Device with metal field plate extension
US12408373B1 (en) 2024-04-29 2025-09-02 Globalfoundries Singapore Pte. Ltd. Device with three dimensional channel
CN118198061B (zh) * 2024-05-15 2024-08-13 合肥晶合集成电路股份有限公司 一种半导体器件及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190157451A1 (en) * 2017-11-21 2019-05-23 Globalfoundries Inc. Laterally double diffused metal oxide semiconductor (ldmos) device on fully depleted silicon on insulator (fdsoi) enabling high input voltage
US20200118998A1 (en) * 2016-04-15 2020-04-16 Magnachip Semiconductor, Ltd. Integrated semiconductor device and method for manufacturing the same

Family Cites Families (94)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3906540A (en) 1973-04-02 1975-09-16 Nat Semiconductor Corp Metal-silicide Schottky diode employing an aluminum connector
US4362597A (en) 1981-01-19 1982-12-07 Bell Telephone Laboratories, Incorporated Method of fabricating high-conductivity silicide-on-polysilicon structures for MOS devices
US4983535A (en) 1981-10-15 1991-01-08 Siliconix Incorporated Vertical DMOS transistor fabrication process
US4692348A (en) 1984-06-21 1987-09-08 International Business Machines Corporation Low temperature shallow doping technique
JPH02119184A (ja) * 1988-10-28 1990-05-07 Hitachi Ltd 絶縁ゲート半導体装置およびその製造方法
US5663584A (en) 1994-05-31 1997-09-02 Welch; James D. Schottky barrier MOSFET systems and fabrication thereof
US5585294A (en) 1994-10-14 1996-12-17 Texas Instruments Incorporated Method of fabricating lateral double diffused MOS (LDMOS) transistors
US5567969A (en) 1995-04-20 1996-10-22 Hall; John H. Compound modulated integrated transistor structure with reduced bipolar switch back effect
US5629544A (en) 1995-04-25 1997-05-13 International Business Machines Corporation Semiconductor diode with silicide films and trench isolation
US5808340A (en) 1996-09-18 1998-09-15 Advanced Micro Devices, Inc. Short channel self aligned VMOS field effect transistor
US5811857A (en) 1996-10-22 1998-09-22 International Business Machines Corporation Silicon-on-insulator body-coupled gated diode for electrostatic discharge (ESD) and analog applications
US7052941B2 (en) 2003-06-24 2006-05-30 Sang-Yun Lee Method for making a three-dimensional integrated circuit structure
US6252278B1 (en) 1998-05-18 2001-06-26 Monolithic Power Systems, Inc. Self-aligned lateral DMOS with spacer drift region
US6015993A (en) 1998-08-31 2000-01-18 International Business Machines Corporation Semiconductor diode with depleted polysilicon gate structure and method
US20020063263A1 (en) 2000-11-30 2002-05-30 Scott David B. Metal oxide semiconductor transistor with self-aligned channel implant
US6353520B1 (en) 1999-06-03 2002-03-05 Texas Instruments Incorporated Shared 5 volt tolerant ESD protection circuit for low voltage CMOS process
US6339005B1 (en) 1999-10-22 2002-01-15 International Business Machines Corporation Disposable spacer for symmetric and asymmetric Schottky contact to SOI MOSFET
US7221019B2 (en) 1999-12-16 2007-05-22 Spinnaker Semiconductor, Inc. Short-channel Schottky-barrier MOSFET device and manufacturing method
US6303479B1 (en) 1999-12-16 2001-10-16 Spinnaker Semiconductor, Inc. Method of manufacturing a short-channel FET with Schottky-barrier source and drain contacts
SE519382C2 (sv) 2000-11-03 2003-02-25 Ericsson Telefon Ab L M Integrering av självinriktade MOS-högspänningskomponenter samt halvledarstruktur innefattande sådana
JP2002237591A (ja) 2000-12-31 2002-08-23 Texas Instruments Inc Ｄｍｏｓトランジスタ・ソース構造とその製法
US6777745B2 (en) 2001-06-14 2004-08-17 General Semiconductor, Inc. Symmetric trench MOSFET device and method of making same
US6974737B2 (en) 2002-05-16 2005-12-13 Spinnaker Semiconductor, Inc. Schottky barrier CMOS fabrication method
US6724603B2 (en) 2002-08-09 2004-04-20 Motorola, Inc. Electrostatic discharge protection circuitry and method of operation
US6878994B2 (en) 2002-08-22 2005-04-12 International Rectifier Corporation MOSgated device with accumulated channel region and Schottky contact
US7576388B1 (en) 2002-10-03 2009-08-18 Fairchild Semiconductor Corporation Trench-gate LDMOS structures
US7173310B2 (en) 2002-12-03 2007-02-06 International Business Machines Corporation Lateral lubistor structure and method
AU2003283750A1 (en) * 2002-12-10 2004-06-30 Koninklijke Philips Electronics N.V. Integrated half-bridge power circuit
US6876035B2 (en) 2003-05-06 2005-04-05 International Business Machines Corporation High voltage N-LDMOS transistors having shallow trench isolation region
US7638841B2 (en) * 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US6900101B2 (en) 2003-06-13 2005-05-31 Texas Instruments Incorporated LDMOS transistors and methods for making the same
US20050035410A1 (en) 2003-08-15 2005-02-17 Yee-Chia Yeo Semiconductor diode with reduced leakage
JP2005116876A (ja) 2003-10-09 2005-04-28 Toshiba Corp 半導体装置
EP1683193A1 (en) 2003-10-22 2006-07-26 Spinnaker Semiconductor, Inc. Dynamic schottky barrier mosfet device and method of manufacture
US7081655B2 (en) 2003-12-03 2006-07-25 Advanced Micro Devices, Inc. Formation of abrupt junctions in devices by using silicide growth dopant snowplow effect
US20080164537A1 (en) 2007-01-04 2008-07-10 Jun Cai Integrated complementary low voltage rf-ldmos
CN101019236A (zh) 2004-07-15 2007-08-15 斯平内克半导体股份有限公司 金属源极功率晶体管及其制造方法
US7544557B2 (en) 2004-12-15 2009-06-09 Tower Semiconductor Ltd. Gate defined Schottky diode
US7176537B2 (en) 2005-05-23 2007-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. High performance CMOS with metal-gate and Schottky source/drain
US20070001223A1 (en) 2005-07-01 2007-01-04 Boyd Diane C Ultrathin-body schottky contact MOSFET
US8022482B2 (en) 2006-02-14 2011-09-20 Alpha & Omega Semiconductor, Ltd Device configuration of asymmetrical DMOSFET with schottky barrier source
US7473976B2 (en) 2006-02-16 2009-01-06 Fairchild Semiconductor Corporation Lateral power transistor with self-biasing electrodes
US7776700B2 (en) 2007-01-04 2010-08-17 Freescale Semiconductor, Inc. LDMOS device and method
US7575977B2 (en) 2007-03-26 2009-08-18 Tower Semiconductor Ltd. Self-aligned LDMOS fabrication method integrated deep-sub-micron VLSI process, using a self-aligned lithography etches and implant process
US7851889B2 (en) 2007-04-30 2010-12-14 Freescale Semiconductor, Inc. MOSFET device including a source with alternating P-type and N-type regions
WO2008143526A1 (en) 2007-05-17 2008-11-27 Canterprise Limited Contact and method of fabrication
US7960997B2 (en) 2007-08-08 2011-06-14 Advanced Analogic Technologies, Inc. Cascode current sensor for discrete power semiconductor devices
US7745846B2 (en) 2008-01-15 2010-06-29 Ciclon Semiconductor Device Corp. LDMOS integrated Schottky diode
US7977715B2 (en) * 2008-03-17 2011-07-12 Fairchild Semiconductor Corporation LDMOS devices with improved architectures
US8022474B2 (en) * 2008-09-30 2011-09-20 Infineon Technologies Austria Ag Semiconductor device
US8008142B2 (en) 2009-03-13 2011-08-30 International Business Machines Corporation Self-aligned Schottky diode
US8138547B2 (en) 2009-08-26 2012-03-20 International Business Machines Corporation MOSFET on silicon-on-insulator REDX with asymmetric source-drain contacts
US8482031B2 (en) 2009-09-09 2013-07-09 Cambridge Semiconductor Limited Lateral insulated gate bipolar transistors (LIGBTS)
CN101887917A (zh) 2010-06-10 2010-11-17 复旦大学 一种场效应晶体管及其制备方法
US8889537B2 (en) 2010-07-09 2014-11-18 International Business Machines Corporation Implantless dopant segregation for silicide contacts
JP5310687B2 (ja) * 2010-09-30 2013-10-09 株式会社デンソー 接合型電界効果トランジスタを備えた半導体装置およびその製造方法
US20120139047A1 (en) 2010-11-29 2012-06-07 Jun Luo Semiconductor device and method of manufacturing the same
CN102157518B (zh) * 2011-01-07 2012-05-30 北方工业大学 单片集成的新型双重突波保护器件及其制作方法
CN102593000B (zh) 2011-01-13 2015-01-14 中国科学院微电子研究所 半导体器件及其制造方法
US8519478B2 (en) 2011-02-02 2013-08-27 International Business Machines Corporation Schottky barrier diode, a method of forming the diode and a design structure for the diode
US8513764B2 (en) 2011-02-18 2013-08-20 X-Fab Semiconductor Foundries Ag Schottky diode
US8816476B2 (en) * 2011-04-27 2014-08-26 Alpha & Omega Semiconductor Corporation Through silicon via processing techniques for lateral double-diffused MOSFETS
US8796100B2 (en) 2011-08-08 2014-08-05 Monolithic Power Systems, Inc. Methods of manufacturing lateral diffused MOS devices with layout controlled body curvature and related devices
US20130114170A1 (en) 2011-11-09 2013-05-09 Himax Technologies Limited Electrostatic discharge protection apparatus
US8736013B2 (en) 2012-04-19 2014-05-27 Fairchild Semiconductor Corporation Schottky diode with opposite-polarity schottky diode field guard ring
US9570630B2 (en) 2013-06-26 2017-02-14 Mediatek Inc. Schottky diode structure
US20150001620A1 (en) 2013-06-28 2015-01-01 Monolithic Power Systems, Inc. Ldmos device with improved avalanche energy and associated fabricating method
US10600903B2 (en) 2013-09-20 2020-03-24 Cree, Inc. Semiconductor device including a power transistor device and bypass diode
US9087774B2 (en) 2013-09-26 2015-07-21 Monolithic Power Systems, Inc. LDMOS device with short channel and associated fabrication method
WO2015077361A1 (en) * 2013-11-21 2015-05-28 Microsemi SoC Corporation High voltage device fabricated using low-voltage processes
CN104752423B (zh) 2013-12-31 2018-08-21 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
US9478426B2 (en) 2014-02-27 2016-10-25 Semiconductor Components Industries, Llc Semiconductor device and manufacturing method thereof
US9425304B2 (en) 2014-08-21 2016-08-23 Vishay-Siliconix Transistor structure with improved unclamped inductive switching immunity
US9530880B2 (en) 2015-03-03 2016-12-27 Micrel, Inc. DMOS transistor with trench schottky diode
US9887288B2 (en) 2015-12-02 2018-02-06 Texas Instruments Incorporated LDMOS device with body diffusion self-aligned to gate
US10510869B2 (en) 2016-05-06 2019-12-17 Silicet, LLC Devices and methods for a power transistor having a Schottky or Schottky-like contact
US9947787B2 (en) 2016-05-06 2018-04-17 Silicet, LLC Devices and methods for a power transistor having a schottky or schottky-like contact
US10090409B2 (en) 2016-09-28 2018-10-02 Monolithic Power Systems, Inc. Method for fabricating LDMOS with self-aligned body
JP6610508B2 (ja) * 2016-11-09 2019-11-27 株式会社デンソー 半導体装置
CN110832617B (zh) * 2017-03-13 2024-04-16 德克萨斯仪器股份有限公司 具有下沉接触件的晶体管器件及其制造方法
CN107275402B (zh) * 2017-03-31 2020-04-21 成都芯源系统有限公司 半导体器件及其制造方法
WO2018227086A1 (en) 2017-06-08 2018-12-13 Silicet, LLC Structure, method, and circuit for electrostatic discharge protection utilizing a rectifying contact
CN109980011A (zh) * 2017-12-28 2019-07-05 无锡华润上华科技有限公司 一种半导体器件及其制作方法
JP2019165094A (ja) * 2018-03-19 2019-09-26 株式会社東芝 半導体装置
US10707345B2 (en) * 2018-09-13 2020-07-07 Silanna Asia Pte Ltd Laterally diffused MOSFET with low Rsp*Qg product
TWI668838B (zh) * 2019-01-08 2019-08-11 立錡科技股份有限公司 高壓元件及其製造方法
KR102288643B1 (ko) 2019-03-29 2021-08-10 매그나칩 반도체 유한회사 마스크 레이아웃 및 그 마스크 레이아웃을 이용한 반도체 소자 및 그 반도체 소자 제조방법
KR102233049B1 (ko) * 2019-07-24 2021-03-26 주식회사 키 파운드리 채널 길이 조정이 용이한 반도체 소자 및 그 제조방법
US11355580B2 (en) * 2019-10-18 2022-06-07 Semiconductor Components Industries, Llc Lateral DMOS device with step-profiled RESURF and drift structures
US11145718B2 (en) * 2019-11-05 2021-10-12 Macronix International Co., Ltd. Semiconductor device with separate active region and method of fabricating the same
US10892362B1 (en) 2019-11-06 2021-01-12 Silicet, LLC Devices for LDMOS and other MOS transistors with hybrid contact
US10910478B1 (en) * 2020-03-04 2021-02-02 Shuming Xu Metal-oxide-semiconductor field-effect transistor having enhanced high-frequency performance
US11257949B2 (en) * 2020-05-15 2022-02-22 Globalfoundries Singapore Pte. Ltd. Transistor devices and methods of forming transistor devices
EP4200911A4 (en) 2020-12-04 2025-01-08 Amplexia, LLC SELF-ALIGNED BODY LDMOS AND HYBRID SOURCE

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200118998A1 (en) * 2016-04-15 2020-04-16 Magnachip Semiconductor, Ltd. Integrated semiconductor device and method for manufacturing the same
US20190157451A1 (en) * 2017-11-21 2019-05-23 Globalfoundries Inc. Laterally double diffused metal oxide semiconductor (ldmos) device on fully depleted silicon on insulator (fdsoi) enabling high input voltage

Also Published As

Publication number Publication date
US20220181444A1 (en) 2022-06-09
EP4200911A1 (en) 2023-06-28
US20230054381A1 (en) 2023-02-23
EP4200911A4 (en) 2025-01-08
US11522053B2 (en) 2022-12-06
TW202240674A (zh) 2022-10-16
WO2022120175A1 (en) 2022-06-09
US12113106B2 (en) 2024-10-08
CN116508135A (zh) 2023-07-28
CN116508135B (zh) 2024-06-04

Similar Documents

Publication Publication Date Title
TWI886360B (zh) 功率電晶體結構以及具有至少兩個指之功率電晶體結構
TWI773303B (zh) 具有蕭特基或類蕭特基接觸的功率電晶體的裝置和方法
EP2264774B1 (en) High-voltage insulated gate field-effect transistor
US7683453B2 (en) Edge termination region for high-voltage bipolar-CMOS-DMOS integrated circuit devices
EP2264772B1 (en) Method of fabricating a high-voltage field-effect transistor
US8154078B2 (en) Semiconductor structure and fabrication method thereof
US20110233672A1 (en) Semiconductor structure and fabrication method thereof
US20220149186A1 (en) Rugged ldmos with drain-tied field plate
US9478456B2 (en) Semiconductor device with composite drift region
CN110120346B (zh) Ldmos晶体管及其制造方法
HK40098190B (zh) 具有自对准体和混合源的ldmos
HK40098190A (zh) 具有自对准体和混合源的ldmos
JP2001298183A (ja) 半導体装置