[go: up one dir, main page]

CN109980011A - 一种半导体器件及其制作方法 - Google Patents

一种半导体器件及其制作方法 Download PDF

Info

Publication number
CN109980011A
CN109980011A CN201711465436.8A CN201711465436A CN109980011A CN 109980011 A CN109980011 A CN 109980011A CN 201711465436 A CN201711465436 A CN 201711465436A CN 109980011 A CN109980011 A CN 109980011A
Authority
CN
China
Prior art keywords
field
region
drift region
oxygen
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711465436.8A
Other languages
English (en)
Inventor
金华俊
孙贵鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Corp
Original Assignee
CSMC Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Corp filed Critical CSMC Technologies Corp
Priority to CN201711465436.8A priority Critical patent/CN109980011A/zh
Priority to US16/771,168 priority patent/US11462628B2/en
Priority to PCT/CN2018/115202 priority patent/WO2019128500A1/zh
Publication of CN109980011A publication Critical patent/CN109980011A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0221—Manufacture or treatment of FETs having insulated gates [IGFET] having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended-drain MOSFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0281—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/112—Field plates comprising multiple field plate segments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
    • H10D64/662—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures
    • H10D64/663—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures the additional layers comprising a silicide layer contacting the layer of silicon, e.g. polycide gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/299—Channel regions of field-effect devices of FETs of IGFETs having lateral doping variations
    • H10D62/307—Channel regions of field-effect devices of FETs of IGFETs having lateral doping variations the doping variations being parallel to the channel lengths

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种半导体器件及其制作方法，所述方法包括：提供形成有体区、栅极介电层和场氧化层的半导体衬底；形成栅极多晶，所述栅极多晶覆盖所述栅极介电层和所述场氧化层，且暴露至少部分的所述场氧化层；以漂移区掩蔽层为掩蔽通过离子注入在所述半导体衬底中形成漂移区，继续以所述漂移区掩蔽层为掩蔽去除所述暴露的所述场氧化层，形成与所述栅极多晶自对准的第一场氧，所述栅极多晶作为第一场板；所述体区内形成源区，所述漂移区内形成漏区；在所述半导体衬底上形成第二场氧；在所述第二场氧上形成第二场板。根据本发明提供的半导体器件的制作方法，通过形成两级场板，在改善栅极边界的电场的同时增强了漂移区的耗尽，从而提高了器件的击穿电压。

Description

一种半导体器件及其制作方法
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制作方法。
背景技术
随着半导体技术的不断发展，横向双扩散金属氧化物半导体场效应晶体管(Lateral Double Diffused MOSFET，LDMOS)器件由于其具有良好的短沟道特性而被广泛的应用。LDMOS作为一种功率开关器件，具有工作电压相对较高、工艺简易，易于同低压CMOS电路在工艺上兼容等特点。与普通MOS器件相比，在漏极有一个轻掺杂注入区，被称为漂移区。由于其通常用于功率电路，需要获得较大的输出功率，因此必须能承受较高的击穿电压。
现有技术是通过在漂移区形成一层金属场板来增强漂移区的耗尽，但是仅设置一级场板来增强漂移区的耗尽仍使漂移区耗尽不够充分，无法提供高档位击穿电压的器件，并且这种方案对栅极多晶边界的电场优化比较有限，从而导致击穿电压被限制在栅极边界。
因此，有必要提出一种新的半导体器件，以解决上述问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
针对现有技术的不足，本发明提供一种半导体器件的制作方法，包括以下步骤：
提供形成有体区、栅极介电层和场氧化层的半导体衬底；
形成栅极多晶，所述栅极多晶覆盖所述栅极介电层和所述场氧化层，且暴露至少部分的所述场氧化层；
以漂移区掩蔽层为掩蔽通过离子注入在所述半导体衬底中形成漂移区，继续以所述漂移区掩蔽层为掩蔽去除所述暴露的所述场氧化层，形成与所述栅极多晶自对准的第一场氧，所述栅极多晶作为第一场板；
所述体区内形成源区，所述漂移区内形成漏区；
在所述半导体衬底上形成第二场氧；
在所述第二场氧上形成第二场板。
进一步，所述所述体区内形成源区，所述漂移区内形成漏区的步骤与所述在所述半导体衬底上形成第二场氧的步骤之间，还包括：
形成跨设在所述漂移区和所述栅极多晶上的硅化物阻挡层；
在所述栅极多晶暴露的上表面、所述源区以及所述漏区上形成金属硅化物。
进一步，所述在所述第二场氧上形成第二场板的步骤，具体为：
形成覆盖所述第二场氧的金属层；
采用光刻和刻蚀，在所述第二场氧上且位于所述硅化物阻挡层上方形成所述第二场板。
进一步，所述第二场板位于所述栅极多晶和/或所述漂移区的上方。
本发明还提供一种半导体器件，包括：
半导体衬底，所述半导体衬底中形成有体区和漂移区，源区位于所述体区内，漏区位于所述漂移区内；
所述半导体衬底上形成有第一场氧、栅极介电层和栅极多晶，所述栅极多晶覆盖所述第一场氧和所述栅极介电层，所述栅极多晶作为第一场板；
第二场氧覆盖在所述半导体衬底上；
第二场板位于所述第二场氧上。
进一步，所述半导体器件还包括：
硅化物阻挡层跨设于所述漂移区和所述栅极多晶上；
金属硅化物形成于所述栅极多晶暴露的上表面、所述源区以及所述漏区上。
进一步，所述硅化物阻挡层完全覆盖所述漂移区。
进一步，所述第二场板的覆盖范围小于或等于所述硅化物阻挡层的覆盖范围。
进一步，所述第二场板位于所述栅极多晶和/或所述漂移区的上方。
进一步，所述硅化物阻挡层的厚度范围是300埃至2000埃，所述第一场氧的厚度范围是400埃至1800埃，所述第二场氧的厚度范围是500埃至2000埃，所述第二场板的厚度范围是500埃至1500A埃。
进一步，所述第二场板为金属场板。
根据本发明提供的半导体器件的制作方法，通过在第一场氧且位于漂移区上方形成第一场板，同时在第二场氧上形成第二场板，上述两级场板在改善栅极边界的电场的同时增强了漂移区的耗尽，从而提高了器件的击穿电压。
附图说明
通过结合附图对本发明实施例进行更详细的描述，本发明的上述以及其它目的、特征和优势将变得更加明显。附图用来提供对本发明实施例的进一步理解，并且构成说明书的一部分，与本发明实施例一起用于解释本发明，并不构成对本发明的限制。在附图中，相同的参考标号通常代表相同部件或步骤。
附图中：
图1是根据本发明示例性实施例的一种半导体器件的制作方法的示意性流程图。
图2A-2H是根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
LDMOS作为一种功率开关器件，具有工作电压相对较高、工艺简易，易于同低压CMOS电路在工艺上兼容等特点，与普通MOS器件相比，在漏极有一个轻掺杂注入区，被称为漂移区。由于其通常用于功率电路，需要获得较大的输出功率，因此必须能承受较高的击穿电压。
现有技术是通过在漂移区形成一级场板来增强漂移区的耗尽，但是仅设置一级场板来增强漂移区的耗尽仍使漂移区耗尽不够充分，无法提供高档位击穿电压的器件，并且这种方案对栅极多晶边界的电场优化比较有限，从而导致击穿电压被限制在栅极边界。
针对现有技术的不足，本发明提供一种半导体器件的制作方法，包括：
提供形成有体区、栅极介电层和场氧化层的半导体衬底；
形成栅极多晶，所述栅极多晶覆盖所述栅极介电层和所述场氧化层，且暴露至少部分的所述场氧化层；
以漂移区掩蔽层为掩蔽通过离子注入在所述半导体衬底中形成漂移区，继续以所述漂移区掩蔽层为掩蔽去除所述暴露的所述场氧化层，形成与所述栅极多晶自对准的第一场氧，所述栅极多晶作为第一场板；
所述体区内形成源区，所述漂移区内形成漏区；
在所述半导体衬底上形成第二场氧；
在所述第二场氧上形成第二场板。
其中，所述所述体区内形成源区，所述漂移区内形成漏区的步骤与所述在所述半导体衬底上形成第二场氧的步骤之间，还包括：形成跨设在所述漂移区和所述栅极多晶上的硅化物阻挡层；在所述栅极多晶暴露的上表面、所述源区以及所述漏区上形成金属硅化物。所述在所述第二场氧上形成第二场板的步骤，具体为：形成覆盖所述第二场氧的金属层；采用光刻和刻蚀，在所述第二场氧上且位于所述硅化物阻挡层上方形成所述第二场板。所述第二场板位于所述栅极多晶和/或所述漂移区的上方。
根据本发明提供的半导体器件的制作方法，通过在第一场氧且位于漂移区上方形成第一场板，同时在第二场氧上形成第二场板，上述两级场板在改善栅极边界的电场的同时增强了漂移区的耗尽，从而提高了器件的击穿电压。
参照图1和图2A-2H，其中图1示出了本发明示例性实施例的一种半导体器件的制作方法的示意性流程图，图2A-2H示出了根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图。
本发明提供一种半导体器件的制备方法，如图1所示，该制备方法的主要步骤包括：
步骤S101：提供形成有体区、栅极介电层和场氧化层的半导体衬底；
步骤S102：形成栅极多晶，所述栅极多晶覆盖所述栅极介电层和所述场氧化层，且暴露至少部分的所述场氧化层；
步骤S103：以漂移区掩蔽层为掩蔽通过离子注入在所述半导体衬底中形成漂移区，继续以所述漂移区掩蔽层为掩蔽去除所述暴露的所述场氧化层，形成与所述栅极多晶自对准的第一场氧，所述栅极多晶作为第一场板；
步骤S104：所述体区内形成源区，所述漂移区内形成漏区；
步骤S105：在所述半导体衬底上形成第二场氧；
步骤S106：在所述第二场氧上形成第二场板。
根据本发明实施例，本发明的半导体器件的制作方法具体包括以下步骤：
首先，执行步骤S101，获得如图2A所示的器件结构。提供形成有体区201、栅极介电层203和场氧化层202’的半导体衬底200。
示例性地，所述半导体器件包括LDMOS器件。
示例性地，半导体衬底200可以是以下所提到的材料中的至少一种：单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。在本实施例中，半导体衬底200为P型硅衬底(P-sub)，其具体的掺杂浓度不受本发明限制，半导体衬底200可以通过外延生长形成，也可以为晶圆衬底。
示例性地，在半导体衬底200中形成P阱作为体区(Body)201。作为一个实例，采用标准的阱注入工艺在半导体衬底中形成P阱，可以通过高能量注入工艺形成P阱，也可以通过低能量注入，搭配高温热退火过程形成P阱。优选地，体区201的掺杂浓度范围可以为1015原子/cm3～1018原子/cm3，例如掺杂浓度设置为1017原子/cm3。
示例性地，场氧化层202’的材料为氧化硅，可以采用本领域技术人员熟知的任何方法形成场氧化层202’。作为一个实例，采用LOCOS工艺构图氧化形成场氧化层202’，具体工艺步骤包括：在半导体衬底表面生长二氧化硅缓冲层，在缓冲层上形成硬掩膜层，刻蚀硬掩膜层和缓冲层以暴露隔离区，热氧化以形成场氧化层202’。
示例性地，半导体衬底200上形成有栅极介电层203，栅极介电层203包括氧化物层，例如二氧化硅(SiO2)层，其厚度范围是100埃至150埃。如图2A所示，栅极介电层203的一端覆盖体区201的一部分。
接下来，执行步骤S102，获得如图2A所示的器件结构。形成栅极多晶204，所述栅极多晶204覆盖所述栅极介电层203和所述场氧化层202’，且暴露至少部分的所述场氧化层202’。
示例性地，在半导体衬底200上形成栅极多晶204，栅极多晶204包括多晶硅。如图2A所示，栅极多晶204覆盖栅极介电层203和场氧化层202’，且暴露至少部分的场氧化层202’。
接下来，执行步骤S103，获得如图2B所示的器件结构。以漂移区掩蔽层205为掩蔽通过离子注入在半导体衬底200中形成漂移区206，继续以漂移区掩蔽层205为掩蔽去除暴露的场氧化层202’，形成与栅极多晶204自对准的第一场氧202，栅极多晶204作为第一场板。
示例性地，在半导体衬底200中形成漂移区(Drift)206，漂移区206位于半导体衬底200内，一般为轻掺杂区，对于N沟槽LDMOS，漂移区为N型掺杂。作为一个实例，首先在半导体衬底200上形成漂移区掩蔽层205，具体地，漂移区掩蔽层205为光刻胶层，然后通过曝光、显影工艺在光刻胶中形成开口图案，接着通过高能量注入工艺在开口区域形成漂移区206，也可以通过低能量注入，搭配高温热退火过程形成漂移区206。优选地，漂移区206的掺杂浓度范围可以为1015原子/cm3～1018原子/cm3。
示例性地，继续以上述漂移区掩蔽层205为掩蔽，对场氧化层202’进行刻蚀，以去除多经栅极204外侧的场氧化层202’，形成第一场氧202，然后去除上述光刻胶层205。如图2C所示，所述第一场氧202位于所述漂移区206的上方。第一场氧202的形成改善了栅极多晶边界的电场，同时优化了漂移区206的耗尽情况，进而提高了器件的击穿电压。
根据上述方法，利用形成漂移区206的漂移区掩蔽层205为掩蔽对场氧化层202’进行刻蚀，由于除了漂移区掩蔽层205的掩蔽，栅极多晶204对其下面的第一场氧同样有阻挡能力。因此，场氧化层202’被刻蚀后，第一场氧202的边缘与栅极多晶204齐平，形成与栅极多晶自对准的第一场氧202，位于第一场氧202上方的栅极多晶204作为第一场板，减小了漏端的尺寸，优化了器件导通电阻。此外，现有技术中通常在形成漂移区之间对第一场氧进行光刻工艺，因此需要增加相应的光刻版，而本申请中采用的方法则无需增加光刻板，节约了成本。
接下来，执行步骤S104，获得如图2D所示的器件结构。体区201内形成源区207，漂移区内206形成漏区208。
示例性地，在体区201内形成源区(source)207，在漂移区206内包括漏区(drain)206。源区207、漏区208上可以分别引出源极、漏极。作为一个实例，在体区201注入N型杂质形成源区207，在漂移区206内注入N型杂质形成漏区208，源区207和漏区208的掺杂浓度可以相同，因此，二者可以同步地掺杂形成。优选地，源区207和漏区208的N型掺杂浓度范围可以为1018原子/cm3～1021原子/cm3，例如掺杂浓度设置为1020原子/cm3。
接下来，如图2E所示，形成跨设在所述漂移区206和所述栅极多晶204的硅化物阻挡(salicide block，SAB)层209，硅化物阻挡层209的边缘邻接漏区208的边缘。
示例性地，首先沉积一硅化物阻挡层将通过上述步骤形成的器件表面完全覆盖，优选地，该SAB层为氧化层；接着，在SAB层的上表面涂覆一层光刻胶，然后通过曝光、显影工艺在光刻胶中形成开口图案；然后以剩余的光刻胶为掩蔽向下进行干法刻蚀，将位于光刻胶开口下方的SAB层进行去除；最后移除剩余光刻胶，最终形成图2E所示的跨设在所述漂移区206和所述栅极多晶204的硅化物阻挡层209，其厚度范围是300埃至2000埃。硅化物阻挡层209完全覆盖所述漂移区206，并且与栅极多晶的交叠长度为0.15微米至0.25微米。在其他实施例中，硅化物阻挡层209完全覆盖所述漂移区206，并且与栅极结构的交叠长度为0.2微米。形成硅化物阻挡层209可以使得漏端入与栅极多晶204的距离增大，进一步提高器件的击穿电压。在其他实施例中，在漂移区206和栅极多晶204上可以不形成硅化物阻挡层209。
接下来，如图2E所示，在所述栅极多晶204暴露的上表面、所述源区207以及所述漏区208形成金属硅化物210。形成的金属硅化物210能够降低器件的接触电阻，从而减少降低器件的功耗。示例性地，首先沉积一层金属层将通过上述步骤形成的器件完全覆盖，所述金属层可由以下材料中的任一种形成：钴，钛，铝，金，钼，钴化硅，钛化硅，及钯化硅，优选地，该金属层的材料为钴。接下来，进行快速退火处理(RTA)，使得沉积的金属层与接触的多晶硅产生反应，进而在栅极203暴露的上表面、所述源区207以及所述漏区208形成金属硅化物210。接下来，采用刻蚀工艺完全去除未反应的金属层。在其他实施例中，可以不形成金属硅化物208。
接下来，执行步骤S105，获得如图2F所示的器件结构。在所述半导体衬底200上形成第二场氧211。
示例性地，沉积一层第二场氧211将通过上述步骤形成的器件完全覆盖，如图2D所示。作为一个实例，第二场氧211为氧化物层。在本实施例中，所述第二场氧211的厚度可以根据所述器件的性能需求进行相应地设置，具体地，可以根据器件的特性调节第二场氧211的厚度，例如，减薄第二场氧211的厚度可以增强漂移区206的耗尽，增加第二场氧211的厚度可以减弱漂移区206的耗尽。
在本实施例中，通过在硅化物阻挡层和后续形成的第二场板之间形成厚度可调节的第二场氧，避免了由于硅化物阻挡层的厚度是固定的而导致的第二场板对下面漂移区的增强耗尽作用被限制，无法通过改变第二场板下方第二场氧的厚度来改变第二场板对漂移区的耗尽，进而器件特性表现出漂移区耗尽过快或者耗不动造成的击穿电压偏低的问题。本发明中第二场板下方的第二场氧厚度则可调节，从而对于器件特性的调整可以更加灵活。
接下来，执行步骤S106，获得如图2G所示的器件结构，在第二场氧211上形成第二场板212。本实施例中中第二场板212为金属场板，在其他实施例中，第二场板212可以为多晶场板。
示例性地，第二场板212为金属场板，其形成步骤包括：首先沉积一层金属层将通过上述步骤形成的器件完全覆盖，所述金属层可由以下材料中的任一种形成：钴，钛，铝，金，钼，钴化硅，钛化硅，及钯化硅，优选地，该金属层的材料为钴。接下来，在金属层的上表面涂覆一层光刻胶，然后通过曝光、显影工艺在光刻胶中形成开口图案；然后以剩余的光刻胶为掩蔽向下进行干法刻蚀，将位于光刻胶开口下方的金属层进行去除，以形成第二场板212；最后移除剩余光刻胶，最终形成图2G所示的跨设在所述漂移区206和栅极多晶204的第二场板212。第二场板212在第二场氧211上且位于硅化物阻挡层209的上方，其覆盖范围小于或等于硅化物阻挡层209的覆盖范围。在一个实施例中，第二场板212的左边界与硅化物阻挡层209的左边界相切，第二场板212的右边界的范围小于硅化物阻挡层209的右边界的范围。在又一个实施例中，对于漂移区尺寸较小的器件，第二场板212的左边界无法搭至栅极多晶的上方，第二场板212在第二场氧211上且仅位于漂移区的上方，第二场板212的右边界的范围小于硅化物阻挡层209的右边界的范围。第二场板212的形成增强了漏区208到栅极多晶之间的漂移区206的耗尽，有效提高器件的击穿电压。
接下来，如图2H所示，在形成所述第二场板212之后，还包括形成层间介电层以及贯穿所述层间介电层的接触孔213的步骤。
示例性地，如图2F所述，在源区207、漏区208的上方以及第二场板212的上方各制备一接触孔213，并在上述接触孔213内填充金属(例如铜)，所述接触孔213将所述第二场板212引出接地。
下面结合附图2H，对本发明实施例提供的半导体器件的结构进行描述。该半导体器件包括：半导体衬底200，所述半导体衬底200中形成有体区201和漂移区206，源区207位于所述体区201内，漏区208位于所述漂移区206内；所述半导体衬底200上形成有第一场氧202、栅极介电层203和栅极多晶204，所述栅极多晶204覆盖所述栅极介电层203和所述第一场氧202，所述栅极多晶204作为第一场板；第二场氧211覆盖在所述半导体衬底200上；第二场板212位于所述第二场氧211上。
示例性地，所述半导体器件包括LDMOS器件。
示例性地，半导体衬底200可以是以下所提到的材料中的至少一种：单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。在本实施例中，所述半导体衬底200为P型硅衬底(P-sub)，其具体的掺杂浓度不受本发明限制，半导体衬底200可以通过外延生长形成，也可以为晶圆衬底。
示例性地，在半导体衬底200中形成有P阱作为体区(Body)201。优选地，体区201的掺杂浓度范围可以为1015原子/cm3～1018原子/cm3，例如掺杂浓度设置为1017原子/cm3。在半导体衬底200中形成有漂移区(Drift)204，漂移区206位于半导体衬底200内，一般为轻掺杂区，对于N沟槽LDMOS，漂移区为N型掺杂。优选地，漂移区206的掺杂浓度范围可以为1015原子/cm3～1018原子/cm3。进一步，在体区201内形成有源区(source)205，在漂移区206内形成有漏区(drain)206，所述源区207、漏区208上可以分别引出源极、漏极。作为一个实例，所述源区207和漏区208均为N型掺杂，其掺杂浓度可以相同。优选地，源区207和漏区208的N型掺杂浓度范围可以为1018原子/cm3～1021原子/cm3，例如掺杂浓度设置为1020原子/cm3。
示例性地，第一场氧202的材料为氧化硅。
示例性地，半导体衬底200上形成有栅极介电层203，栅极介电层203包括氧化物层，例如二氧化硅(SiO2)层，其厚度范围是100埃至150埃。如图2H所示，栅极介电层203的一端覆盖体区201的一部分。
示例性地，半导体衬底200上形成有栅极多晶204，栅极多晶204包括多晶硅。如图2H所示，栅极多晶204覆盖栅极介电层203和第一场氧202，且作为第一场板。第一场板位于所述漂移区206的上方，其改善了栅极多晶边界的电场，同时优化了漂移区206的耗尽情况，进而提高了器件的击穿电压。
示例性地，还有硅化物阻挡层209跨设于所述漂移区206和所述栅极多晶204上。硅化物阻挡层209完全覆盖所述漂移区206且硅化物阻挡层209的边缘邻接漏区208的边缘。所述硅化物阻挡(salicide block，SAB)层209为氧化层。形成硅化物阻挡层209可以使得漏端的离子注入与栅极多晶204的距离增大，进一步提高器件的击穿电压。在其他实施例中，在漂移区206和栅极多晶204的上可以不形成硅化物阻挡层209。
示例性地，金属硅化物210形成于所述栅极多晶204暴露的上表面、所述源区207以及所述漏区208上。所述金属硅化物210的金属包括钴。形成金属硅化物210的目的是降低器件的接触电阻，进而降低器件的功耗。在其他实施例中，可以不形成金属硅化物208。
示例性地，所述第二场氧211为氧化物层。在本实施例中，所述第二场氧211的厚度可以根据所述器件的性能需求进行相应地设置，具体地，可以根据器件的特性调节第二场氧211的厚度，例如，减薄第二场氧211的厚度可以增强漂移区206的耗尽，增加第二场氧211的厚度可以减弱漂移区206的耗尽。在本实施例中，通过在硅化物阻挡层和后续形成的第二场板之间形成厚度可调节的第二场氧，避免了由于硅化物阻挡层的厚度是固定的而导致的第二场板对下面漂移区的增强耗尽作用被限制，无法通过改变第二场板下方第二场氧的厚度来改变第二场板对漂移区的耗尽，进而器件特性表现出漂移区耗尽过快或者耗不动造成的击穿电压偏低的问题。本发明中第二场板下方的第二场氧厚度则可调节，从而对于器件特性的调整可以更加灵活。
示例性地，所述第二场板212为金属场板，其材料包括钴。跨设在所述漂移区206和所述栅极203的第二场板212的形成增强了漏区208到栅极203之间的漂移区206的耗尽，提高了器件的击穿电压。在其他实施例中，第二场板212可以为多晶场板。
示例性地，所述半导体器件还包括层间介电层以及贯穿所述层间介电层的接触孔213。如图2H所示，在源区207、漏区208的上方以及第二场板212的上方各形成有一接触孔213，所述接触孔213内填充有金属(例如铜)，所述接触孔213将所述第二场板212引出接地。
根据本发明提供的半导体器件的制作方法，通过在第一场氧且位于漂移区上方形成第一场板，同时在第二场氧上形成第二场板，上述两级场板在改善栅极边界的电场的同时增强了漂移区的耗尽，从而提高了器件的击穿电压。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (11)

1.一种半导体器件的制作方法，其特征在于，包括以下步骤：
提供形成有体区、栅极介电层和场氧化层的半导体衬底；
形成栅极多晶，所述栅极多晶覆盖所述栅极介电层和所述场氧化层，且暴露至少部分的所述场氧化层；
以漂移区掩蔽层为掩蔽通过离子注入在所述半导体衬底中形成漂移区，继续以所述漂移区掩蔽层为掩蔽去除所述暴露的所述场氧化层，形成与所述栅极多晶自对准的第一场氧，所述栅极多晶作为第一场板；
所述体区内形成源区，所述漂移区内形成漏区；
在所述半导体衬底上形成第二场氧；
在所述第二场氧上形成第二场板。
2.根据权利要求1所述的制作方法，其特征在于，所述所述体区内形成源区，所述漂移区内形成漏区的步骤与所述在所述半导体衬底上形成第二场氧的步骤之间，还包括：
形成跨设在所述漂移区和所述栅极多晶上的硅化物阻挡层；
在所述栅极多晶暴露的上表面、所述源区以及所述漏区上形成金属硅化物。
3.根据权利要求2所述的制作方法，其特征在于，所述在所述第二场氧上形成第二场板的步骤，具体为：
形成覆盖所述第二场氧的金属层；
采用光刻和刻蚀，在所述第二场氧上且位于所述硅化物阻挡层上方形成所述第二场板。
4.根据权利要求1所述的制作方法，其特征在于，所述第二场板位于所述栅极多晶和/或所述漂移区的上方。
5.一种半导体器件，其特征在于，包括：
半导体衬底，所述半导体衬底中形成有体区和漂移区，源区位于所述体区内，漏区位于所述漂移区内；
所述半导体衬底上形成有第一场氧、栅极介电层和栅极多晶，所述栅极多晶覆盖所述第一场氧和所述栅极介电层，所述栅极多晶作为第一场板；
第二场氧覆盖在所述半导体衬底上；
第二场板位于所述第二场氧上。
6.根据权利要求5所述的半导体器件，其特征在于，还包括：
硅化物阻挡层跨设于所述漂移区和所述栅极多晶上；
金属硅化物形成于所述栅极多晶暴露的上表面、所述源区以及所述漏区上。
7.根据权利要求6所述的半导体器件，其特征在于，所述硅化物阻挡层完全覆盖所述漂移区。
8.根据权利要求6所述的半导体器件，其特征在于，所述第二场板的覆盖范围小于或等于所述硅化物阻挡层的覆盖范围。
9.根据权利要求5所述的半导体器件，其特征在于，所述第二场板位于所述栅极多晶和/或所述漂移区的上方。
10.根据权利要求6所述的半导体器件，其特征在于，所述硅化物阻挡层的厚度范围是300埃至2000埃，所述第一场氧的厚度范围是400埃至1800埃，所述第二场氧的厚度范围是500埃至2000埃，所述第二场板的厚度范围是500埃至1500A埃。
11.根据权利要求5至10中任意一项权利要求所述的半导体器件，其特征在于，所述第二场板为金属场板。
CN201711465436.8A 2017-12-28 2017-12-28 一种半导体器件及其制作方法 Pending CN109980011A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201711465436.8A CN109980011A (zh) 2017-12-28 2017-12-28 一种半导体器件及其制作方法
US16/771,168 US11462628B2 (en) 2017-12-28 2018-11-13 Semiconductor device, and manufacturing method thereof
PCT/CN2018/115202 WO2019128500A1 (zh) 2017-12-28 2018-11-13 半导体器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711465436.8A CN109980011A (zh) 2017-12-28 2017-12-28 一种半导体器件及其制作方法

Publications (1)

Publication Number Publication Date
CN109980011A true CN109980011A (zh) 2019-07-05

Family

ID=67063019

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711465436.8A Pending CN109980011A (zh) 2017-12-28 2017-12-28 一种半导体器件及其制作方法

Country Status (3)

Country Link
US (1) US11462628B2 (zh)
CN (1) CN109980011A (zh)
WO (1) WO2019128500A1 (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111710714A (zh) * 2020-06-23 2020-09-25 杰华特微电子（杭州）有限公司 场板和半导体器件的制作方法及半导体器件
WO2021057345A1 (zh) * 2019-09-27 2021-04-01 无锡华润上华科技有限公司 一种横向双扩散金属氧化物半导体器件及其制作方法
CN113745336A (zh) * 2020-05-29 2021-12-03 蓁创科技有限公司 绝缘体上覆硅上的射频开关装置及其制造方法
CN114023822A (zh) * 2021-11-01 2022-02-08 长江存储科技有限责任公司 半导体结构、其制作方法、存储器、存储系统与电子设备
CN114420749A (zh) * 2020-10-28 2022-04-29 联华电子股份有限公司 半导体元件及其制造方法
US11404546B2 (en) * 2019-07-29 2022-08-02 Shanghai Huahong Grace Semiconductor Manufacturing Corporation LDMOSFET device and method for making the same
CN115513060A (zh) * 2022-11-03 2022-12-23 杭州晶丰明源半导体有限公司 Ldmos器件及其制造方法
TWI849306B (zh) * 2020-05-29 2024-07-21 蓁創科技有限公司 低耗損功率裝置及其製造方法
CN121099701A (zh) * 2025-11-12 2025-12-09 合肥晶合集成电路股份有限公司 半导体器件及其制造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11228174B1 (en) 2019-05-30 2022-01-18 Silicet, LLC Source and drain enabled conduction triggers and immunity tolerance for integrated circuits
CN111092123A (zh) * 2019-12-10 2020-05-01 杰华特微电子（杭州）有限公司 横向双扩散晶体管及其制造方法
EP4200911A4 (en) * 2020-12-04 2025-01-08 Amplexia, LLC SELF-ALIGNED BODY LDMOS AND HYBRID SOURCE
US20230170262A1 (en) * 2021-12-01 2023-06-01 Richtek Technology Corporation Integration manufacturing method of high voltage device and low voltage device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0714135A1 (en) * 1994-11-08 1996-05-29 STMicroelectronics S.r.l. Integrated device with a structure for protection against high electric fields
US20050151207A1 (en) * 2001-12-20 2005-07-14 Stmicroelectronics S.R.I. Metal oxide semiconductor field-effect transistor and associated methods
CN101707208A (zh) * 2009-11-03 2010-05-12 苏州远创达科技有限公司 多重场板ldmos器件及其加工方法
CN101771081A (zh) * 2009-12-18 2010-07-07 东南大学 N型超结横向双扩散半导体金属氧化物晶体管
CN102790086A (zh) * 2012-07-10 2012-11-21 苏州远创达科技有限公司 具有阶梯式多重不连续场板的ldmos器件及制造方法
CN103928514A (zh) * 2013-01-11 2014-07-16 台湾积体电路制造股份有限公司 功率mosfet及其形成方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4219529C2 (de) * 1992-06-15 1994-05-26 Itt Ind Gmbh Deutsche Verfahren zur Herstellung von Halbleiterbauelementen in CMOS-Technik mit "local interconnects"
US6559011B1 (en) * 2000-10-19 2003-05-06 Muhammed Ayman Shibib Dual level gate process for hot carrier control in double diffused MOS transistors
DE102005023026B4 (de) * 2005-05-13 2016-06-16 Infineon Technologies Ag Leistungshalbleiterbauelement mit Plattenkondensator-Struktur
CN103035727B (zh) * 2012-11-09 2015-08-19 上海华虹宏力半导体制造有限公司 Rfldmos器件及制造方法
US9954100B2 (en) 2016-03-24 2018-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for high voltate transistors

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0714135A1 (en) * 1994-11-08 1996-05-29 STMicroelectronics S.r.l. Integrated device with a structure for protection against high electric fields
US20050151207A1 (en) * 2001-12-20 2005-07-14 Stmicroelectronics S.R.I. Metal oxide semiconductor field-effect transistor and associated methods
CN101707208A (zh) * 2009-11-03 2010-05-12 苏州远创达科技有限公司 多重场板ldmos器件及其加工方法
CN101771081A (zh) * 2009-12-18 2010-07-07 东南大学 N型超结横向双扩散半导体金属氧化物晶体管
CN102790086A (zh) * 2012-07-10 2012-11-21 苏州远创达科技有限公司 具有阶梯式多重不连续场板的ldmos器件及制造方法
CN103928514A (zh) * 2013-01-11 2014-07-16 台湾积体电路制造股份有限公司 功率mosfet及其形成方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11404546B2 (en) * 2019-07-29 2022-08-02 Shanghai Huahong Grace Semiconductor Manufacturing Corporation LDMOSFET device and method for making the same
WO2021057345A1 (zh) * 2019-09-27 2021-04-01 无锡华润上华科技有限公司 一种横向双扩散金属氧化物半导体器件及其制作方法
CN113745336A (zh) * 2020-05-29 2021-12-03 蓁创科技有限公司 绝缘体上覆硅上的射频开关装置及其制造方法
TWI809376B (zh) * 2020-05-29 2023-07-21 蓁創科技有限公司 絕緣體上覆矽（ｓｏｉ）上的射頻（ｒｆ）開關裝置及其製造方法
TWI849306B (zh) * 2020-05-29 2024-07-21 蓁創科技有限公司 低耗損功率裝置及其製造方法
CN111710714A (zh) * 2020-06-23 2020-09-25 杰华特微电子（杭州）有限公司 场板和半导体器件的制作方法及半导体器件
CN111710714B (zh) * 2020-06-23 2022-08-23 杰华特微电子股份有限公司 场板和半导体器件的制作方法及半导体器件
CN114420749A (zh) * 2020-10-28 2022-04-29 联华电子股份有限公司 半导体元件及其制造方法
CN114420749B (zh) * 2020-10-28 2026-01-30 联华电子股份有限公司 半导体元件及其制造方法
CN114023822A (zh) * 2021-11-01 2022-02-08 长江存储科技有限责任公司 半导体结构、其制作方法、存储器、存储系统与电子设备
CN115513060A (zh) * 2022-11-03 2022-12-23 杭州晶丰明源半导体有限公司 Ldmos器件及其制造方法
CN121099701A (zh) * 2025-11-12 2025-12-09 合肥晶合集成电路股份有限公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
US11462628B2 (en) 2022-10-04
WO2019128500A1 (zh) 2019-07-04
US20210167190A1 (en) 2021-06-03

Similar Documents

Publication Publication Date Title
CN109980011A (zh) 一种半导体器件及其制作方法
CN102456737B (zh) 半导体结构及其制造方法
CN100345301C (zh) 整合型晶体管及其制造方法
CN102386211B (zh) Ldmos器件及其制造方法
US20030148563A1 (en) Transistor, semiconductor device and manufacturing method of semiconductor device
CN109979821A (zh) 一种半导体器件及其制作方法
CN101699617A (zh) 自对准的隧穿场效应晶体管的制备方法
CN105374686A (zh) 一种ldmos器件的制作方法
CN102074583A (zh) 一种低功耗复合源结构mos晶体管及其制备方法
CN104377244A (zh) 一种降低ldmos导通电阻的器件结构
CN114464674B (zh) Ldmosfet器件、制作方法及芯片
US20150255577A1 (en) Method for manufacturing mosfet
CN103151383B (zh) 一种具有叠层结构的u型沟道隧穿晶体管及其制备方法
CN100490100C (zh) 制造半导体器件的鳍式场效应晶体管的方法
CN104347692B (zh) 抑制输出非线性开启的隧穿场效应晶体管及其制备方法
CN113380893A (zh) 半导体器件及其制造方法及包括该器件的电子设备
CN109817721B (zh) 半导体器件及其制造方法及包括该器件的电子设备
CN112018187A (zh) Ldmos器件及其制造方法
CN101916783B (zh) 一种凹陷沟道的横向和纵向扩散型场效应晶体管及其制造方法
WO2013104193A1 (zh) 隧穿场效应晶体管及其制备方法
TW202022949A (zh) 具有低閃爍雜訊的半導體裝置及其形成方法
WO2021147626A1 (zh) 半导体器件及其制备方法
CN101807546B (zh) 沟道式金属氧化物半导体元件及其制作方法
US8586432B2 (en) Method for manufacturing vertical-channel tunneling transistor
CN113257918B (zh) 半导体器件及其制造方法及包括该器件的电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190705

RJ01 Rejection of invention patent application after publication