[go: up one dir, main page]

TWI884019B - 顯示裝置及主動元件基板的製造方法 - Google Patents

顯示裝置及主動元件基板的製造方法 Download PDF

Info

Publication number
TWI884019B
TWI884019B TW113123572A TW113123572A TWI884019B TW I884019 B TWI884019 B TW I884019B TW 113123572 A TW113123572 A TW 113123572A TW 113123572 A TW113123572 A TW 113123572A TW I884019 B TWI884019 B TW I884019B
Authority
TW
Taiwan
Prior art keywords
layer
doped region
semiconductor layer
gate
photoresist pattern
Prior art date
Application number
TW113123572A
Other languages
English (en)
Other versions
TW202601793A (zh
Inventor
黃雅琴
何毅達
陳國光
蔡志鴻
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW113123572A priority Critical patent/TWI884019B/zh
Priority to CN202411643610.3A priority patent/CN119497424A/zh
Application granted granted Critical
Publication of TWI884019B publication Critical patent/TWI884019B/zh
Publication of TW202601793A publication Critical patent/TW202601793A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/166—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field characterised by the electro-optical or magneto-optical effect
    • G02F1/167—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field characterised by the electro-optical or magneto-optical effect by electrophoresis
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/1685—Operation of cells; Circuit arrangements affecting the entire cell

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Molecular Biology (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

一種顯示裝置，包括基板、第一校正標記、絕緣層、半導體層、閘極介電層、閘極、層間介電層、源極以及汲極。基板具有顯示區以及環繞顯示區的周邊區。周邊區中包括校正標記區，且顯示區中包括主動元件區。第一校正標記位於校正標記區之上。絕緣層位於基板之上，且從主動元件區延伸至校正標記區。絕緣層具有重疊於第一校正標記的校正開口。半導體層位於主動元件區之上。絕緣層至少部分重疊於半導體層。閘極介電層位於半導體層以及校正開口上。

Description

顯示裝置及主動元件基板的製造方法
本發明是有關於一種顯示裝置及主動元件基板的製造方法。
在許多顯示裝置中，薄膜電晶體被用來進行訊號的處理，這些薄膜電晶體可能被設置在驅動電路中或是畫素結構中。一般而言，通過薄膜沉積技術來沉積電極材料層以及半導體材料層，並對這些電極材料層以及半導體材料層進行圖案化製程，以獲得薄膜電晶體中的電極以及半導體層。一般而言，會以光阻圖案做為遮罩進行圖案化製程。然而，在製作光阻圖案的過程中，有可能會因為對位的問題導致所形成的光阻圖案偏離預期的位置，進而影響薄膜電晶體的良率。
本發明的至少一實施例提供一種主動元件基板的製造方法，包括以下步驟。分別形成對位標記與第一校正標記於基板的對位標記區與校正標記區之上。形成絕緣層從基板的主動元件區延伸至校正標記區。形成半導體層於主動元件區之上。根據對位標記形成第一光阻圖案於半導體層以及絕緣層上。以第一光阻圖案為遮罩對半導體層執行第一離子植入製程，以於半導體層中形成第一摻雜區。以第一光阻圖案為遮罩蝕刻絕緣層，以於絕緣層中形成重疊於第一校正標記的校正開口。移除第一光阻圖案。形成閘極介電層於半導體層以及校正開口上。形成閘極、層間介電層、源極以及汲極於閘極介電層之上。
本發明的至少一實施例提供一種主動元件基板的製造方法，包括以下步驟。分別形成對位標記與第一校正標記於基板的對位標記區與校正標記區之上。形成緩衝層從基板的主動元件區延伸至校正標記區。形成半導體層於緩衝層上以及主動元件區上。形成絕緣層於半導體層之上，且從基板的主動元件區延伸至校正標記區。根據對位標記形成第一光阻圖案於絕緣層上。以第一光阻圖案為遮罩對半導體層執行第一離子植入製程，以於半導體層中形成第一摻雜區。以第一光阻圖案為遮罩蝕刻絕緣層，以於絕緣層中形成重疊於第一校正標記的校正開口。移除第一光阻圖案。形成閘極介電層於半導體層、絕緣層以及校正開口上。形成閘極、層間介電層、源極以及汲極於閘極介電層上。
本發明的至少一實施例提供一種顯示裝置，其包括基板、第一校正標記、絕緣層、半導體層、閘極介電層、閘極、層間介電層、源極以及汲極。基板具有顯示區以及環繞顯示區的周邊區。周邊區中包括校正標記區，且顯示區中包括主動元件區。第一校正標記位於校正標記區之上。絕緣層位於基板之上，且從主動元件區延伸至校正標記區。絕緣層具有重疊於第一校正標記的校正開口。半導體層位於主動元件區之上。絕緣層至少部分重疊於半導體層。閘極介電層位於半導體層以及校正開口上。閘極、層間介電層、源極以及汲極位於閘極介電層之上。
圖1是依照本發明的一實施例的一種顯示裝置的上視示意圖。請參考圖1，顯示裝置的基板100具有顯示區AA以及環繞顯示區AA的周邊區PA。顯示區AA形狀可以依照需求而進行調整，例如矩形、圓形、橢圓形或其他合適的形狀。
顯示區AA上設置有陣列的畫素結構，每個畫素結構中包含主動元件（例如薄膜電晶體）、被動元件（例如電容）以及其他合適的元件。在一些實施例中，畫素結構還包括顯示單元，例如為微型發光二極體（micro light emitting diode）、有機光二極體、液晶介質、電泳介質或其他合適的元件。
周邊區PA上設置有各種電路結構，這些電路結構例如是用於提供訊號至顯示區AA上的畫素結構。在本實施例中，周邊區PA包括校正標記區MR以及對位標記區NR。校正標記區MR上設置有在製造顯示裝置的過程中用於檢測/校正曝光製程的標記。對位標記區NR上設置有在製造顯示裝置的過程中用於對位的標記。校正標記區MR與對位標記區NR可以位於周邊區PA中的任意位置。在本實施例中，校正標記區MR位於周邊區PA的四個角落，而對位標記區NR位於周邊區PA的邊緣，但本發明不以此為限。在其他實施例中，校正標記區MR與對位標記區NR也可以設置於其他位置。
圖2是依照本發明的一實施例的一種顯示裝置10（也可稱為是主動元件基板）的剖面示意圖。圖2示出了圖1的顯示區AA以及周邊區PA的局部。請參考圖2，顯示裝置10包括基板100、第一校正標記112、對位標記113、遮光層114、第一電容電極116、絕緣層120A、半導體層132、第二電容電極134、閘極介電層140、第二校正標記152、閘極154、第三電容電極156、層間介電層160、源極172、汲極174以及顯示單元180。
基板100具有顯示區AA以及環繞顯示區AA的周邊區PA（請參考圖1）。周邊區PA中包括對位標記區NR以及校正標記區MR，且顯示區AA中包括主動元件區TR以及電容區CR。薄膜電晶體TFT以及電容C分別位於主動元件區TR以及電容區CR之上。對位標記113位於對位標記區NR之上。第一校正標記112以及第二校正標記152位於校正標記區MR之上。
薄膜電晶體TFT包括遮光層114、半導體層132、閘極154、源極172以及汲極174。電容C包括第一電容電極116、第二電容電極134以及第三電容電極156。
遮光層114以及第一電容電極116位於基板100之上。在本實施例中，遮光層114以及第一電容電極116彼此分離，但本發明不以此為限。在其他實施例中，遮光層114以及第一電容電極116相連。
第一校正標記112以及對位標記113位於基板100之上。在本實施例中，第一校正標記112、對位標記113、遮光層114以及第一電容電極116彼此分離。
絕緣層120A位於基板100之上，且從主動元件區TR以及電容區CR延伸至對位標記區NR以及校正標記區MR。絕緣層120A包圍遮光層114、第一電容電極116、第一校正標記112以及對位標記113。在本實施例中，絕緣層120A具有校正開口122以及對位開口123，校正開口122位於校正標記區MR上且重疊於第一校正標記112。對位開口123位於對位標記區NR上，且不重疊於對位標記113。在一些實施例中，校正開口122的寬度大於第一校正標記112的寬度，但本發明不以此為限。
在本實施例中，絕緣層120A覆蓋第一校正標記112的頂面、對位標記113的頂面、遮光層114的頂面以及第一電容電極116的頂面。換句話說，第一校正標記112、對位標記113、遮光層114以及第一電容電極116位於絕緣層120A與基板100之間。在其他實施例中，校正開口122延伸至第一校正標記112的頂面，使絕緣層120A不覆蓋第一校正標記112的頂面。
半導體層132以及第二電容電極134分別位於主動元件區TR以及電容區CR之上。絕緣層120A至少部分重疊於半導體層132。在本實施例中，絕緣層120A重疊於半導體層132以及第二電容電極134，且絕緣層120A位於半導體層132與基板100之間以及第二電容電極134與基板100之間。在一些實施例中，絕緣層120A具有重疊於半導體層132的側壁的凹槽124。在一些實施例中，半導體層132的其中一個側壁重疊於凹槽124，而另一個側壁不重疊於凹槽124。此外，在一些實施例中，第二電容電極134的側壁也重疊於凹槽124。
半導體層132包括第一摻雜區132a、第二摻雜區132b、輕摻雜區132c以及通道區132d。輕摻雜區132c以及通道區132d位於第一摻雜區132a以及第二摻雜區132b之間。輕摻雜區132c位於通道區132d與第二摻雜區132b之間，且通道區132d位於第一摻雜區132a與輕摻雜區132c之間。在半導體層132中，通道區132d具有較低的摻雜濃度（或未經摻雜），且電阻率最高。第一摻雜區132a與第二摻雜區132b具有較高的摻雜濃度（也可稱為重摻雜區），且電阻率最低。輕摻雜區132c的摻雜濃度低於第一摻雜區132a與第二摻雜區132b的摻雜濃度，且輕摻雜區132c的電阻率高於第一摻雜區132a與第二摻雜區132b的電阻率。另外，在一些實施例中，第一摻雜區132a的摻雜濃度相等於或不同於第二摻雜區132b的摻雜濃度。
第二電容電極134重疊於第一電容電極116，且部分的絕緣層120A位於第二電容電極134與第一電容電極116之間。第二電容電極134的摻雜濃度例如與第一摻雜區132a的摻雜濃度大致相同，且兩者具有相近的電阻率。
閘極介電層140位於半導體層132、第二電容電極134以及絕緣層120A上。在本實施例中，閘極介電層140位於絕緣層120A的校正開口122、對位開口123以及凹槽124上，並填入校正開口122、對位開口123以及凹槽124中。
第二校正標記152、閘極154以及第三電容電極156位於閘極介電層140上。
第二校正標記152重疊於校正開口122以及第一校正標記112。在一些實施例中，部分的閘極介電層140以及部分的絕緣層120A位於第一校正標記112與第二校正標記152之間。
閘極154重疊於半導體層132的通道區132d以及部分的第一摻雜區132a。舉例來說，第一摻雜區132a具有靠近通道區132d的第二部分132a-2以及遠離通道區132d的第一部分132a-1，其中閘極154重疊於第二部分132a-2，且不重疊於第一部分132a-1。部分的閘極介電層140位於閘極154與半導體層132之間。
第三電容電極156重疊於第二電容電極134以及第一電容電極116。部分的閘極介電層140位於第二電容電極134與第三電容電極156之間。
層間介電層160位於閘極154、第三電容電極156以及於閘極介電層140之上，並覆蓋閘極154以及第三電容電極156。在本實施例中，層間介電層160還覆蓋第二校正標記152，但本發明不以此為限。在其他實施例中，層間介電層160沒有覆蓋第二校正標記152。
源極172以及汲極174位於閘極介電層140之上。在本實施例中，源極172以及汲極174位於層間介電層160上，並通過層間介電層160以及閘極介電層140中的通孔而連接至半導體層132。源極172以及汲極174中的一者連接至第一摻雜區132a，且另一者連接至第二摻雜區132b。舉例來說，汲極174連接至第一摻雜區132a，且源極172連接至第二摻雜區132b。在其他實施例中，源極172連接至第一摻雜區132a，且汲極174連接至第二摻雜區132b。
顯示單元180電性連接或電性耦接至主動元件TFT。舉例來說，顯示單元180電性連接或電性耦接至源極172以及汲極174中的一者。在一些實施例中，顯示單元180例如為微型發光二極體、有機光二極體、液晶介質、電泳顯示介質或其他合適的元件。在一些實施例中，顯示單元180與主動元件TFT之間還可以包括其他導電結構，但本發明不以此為限。
圖3A至圖3O是製造圖2的顯示裝置10的各個階段的剖面示意圖。請參考圖3A，形成第一校正標記112、對位標記113、遮光層114以及第一電容電極116於基板100之上。
在一些實施例中，基板100例如為硬質基板（rigid substrate），且其材質可為玻璃、石英、有機聚合物或不透光/反射材料（例如：導電材料、金屬、晶圓、陶瓷或其他可適用的材料）或是其他可適用的材料。然而，本發明不以此為限，在其他實施例中，基板100也可以是可撓式基板（flexible substrate）或是可拉伸基板。舉例來說，可撓式基板以及可拉伸基板的材料包括聚醯亞胺（polyimide，PI）、聚二甲基矽氧烷（polydimethylsiloxane，PDMS）、聚乙烯對苯二甲酸酯（polyethylene terephthalate，PET）、聚二甲酸乙二醇酯（polyethylene naphthalate，PEN）、聚酯（polyester，PES）、聚甲基丙烯酸甲酯（polymethylmethacrylate，PMMA）、聚碳酸酯（polycarbonate，PC）、聚胺酯（polyurethane PU）或其他合適的材料。
第一校正標記112、對位標記113、遮光層114以及第一電容電極116具有相同的材料。在一些實施例中，第一校正標記112、對位標記113、遮光層114以及第一電容電極116的材料包括鉻、金、銀、銅、錫、鉛、鉿、鎢、鉬、釹、鈦、鉭、鋁、鋅、鎳等金屬、上述合金、上述金屬氧化物、上述金屬氮化物或上述之組合或其他導電材料。在一些實施例中，形成第一校正標記112、對位標記113、遮光層114以及第一電容電極116的方法包括：首先，形成導電材料層於基板100之上。接著，圖案化前述導電材料層以形成第一校正標記112、對位標記113、遮光層114以及第一電容電極116。在一些實施例中，形成導電材料層的方法包括濺鍍、電鍍、化學鍍、物理氣相沉積、化學氣相沉積或其他合適的製程。
在圖3A的實施例中，第一校正標記112、對位標記113、遮光層114以及第一電容電極116直接接觸基板100，但本發明不以此為限。在其他實施例中，先在基板100上形成緩衝層，接著才在緩衝層上形成第一校正標記112、對位標記113、遮光層114以及第一電容電極116。
請參考圖3B，形成絕緣層120A於第一校正標記112、對位標記113、遮光層114以及第一電容電極116上。絕緣層120A從基板100的主動元件區TR以及電容區CR延伸至對位標記區NR以及校正標記區MR。
在一些實施例中，絕緣層120A的材料包括氧化矽、氮化矽、氮氧化矽、氧化鋯、氧化鉿、氧化鋁、有機絕緣材料、其他合適的材料或上述材料的組合。在一些實施例中，形成絕緣層120A的方法包括物理氣相沉積、化學氣相沉積、原子層沉積、塗佈或其他合適的製程。在一些實施例中，絕緣層120A的厚度為500埃~10000埃。
形成半導體層132以及第二電容電極134於絕緣層120A上。半導體層132以及第二電容電極134具有相同的材料。在一些實施例中，半導體層132以及第二電容電極134各自為單層或多層結構，其包含非晶矽、多晶矽、微晶矽、單晶矽、氧化物半導體材料（例如：銦鋅氧化物、銦鎵鋅氧化物或是其他合適的材料、或上述材料之組合）或其他合適的材料或上述材料之組合。在一些實施例中，形成半導體層132以及第二電容電極134的方法包括：首先，形成半導體材料層於絕緣層120A之上。接著，圖案化前述半導體材料層以形成半導體層132以及第二電容電極134。
請參考圖3C，根據對位標記113形成第一光阻圖案PR1於半導體層132以及絕緣層120A上。具體地說，先形成整層的光阻材料層於半導體層132、第二電容電極134以及絕緣層120A上。接著，利用光罩對光阻材料層進行曝光製程。在前述曝光製程中，曝光製程所用的機台及/或光罩是通過對位標記113來進行對位的。舉例來說，以光線照射對位標記113，通過光線的穿透及/或反射來確認對位標記113的位置，進而決定光阻材料層的曝光位置。在進行曝光製程後，進行顯影製程以移除光阻材料層不需要的部分，並留下第一光阻圖案PR1。
在本實施例中，第一光阻圖案PR1具有開口H1以及開口H2，其中開口H1位於校正標記區MR上，且重疊於第一校正標記112。開口H2位於對位標記區NR上。此外，第一光阻圖案PR1覆蓋部分的半導體層132，並暴露出另一部分的半導體層132以及第二電容電極134。
在本實施例中，量測第一光阻圖案PR1的開口H1與第一校正標記112的位置，以確認曝光製程是否有精準執行。舉例來說，以光線照射第一光阻圖案PR1與第一校正標記112，通過光線的穿透及/或反射來確認第一光阻圖案PR1與第一校正標記112的相對位置，進而得到第一光阻圖案PR1的曝光製程的製程偏移參數。若第一光阻圖案PR1的曝光製程產生了過大的偏移，則可將第一光阻圖案PR1移除，再利用前面得到製程偏移參數對曝光製程進行校正。重新於半導體層132、第二電容電極134以及絕緣層120A上形成光阻材料層，再以校正後的曝光製程對光阻材料層進行曝光。通過這樣的方法，可以提升製程良率。
請參考圖3D，以第一光阻圖案PR1為遮罩對半導體層132執行第一離子植入製程IP1，以於半導體層132中形成第一摻雜區132a。在本實施例中，第一離子植入製程IP1還會對第二電容電極134進行摻雜。
在一些實施例中，半導體層132的第一摻雜區132a以及第二電容電極134包括P型矽半導體，且第一離子植入製程IP1所選用的摻子為鋁（Al）、硼（B）、鎵（Ga）或其他合適的材料。在一些實施例中，半導體層132的第一摻雜區132a以及第二電容電極134包括N型矽半導體，且第一離子植入製程IP1所選用的摻子為銻（Sb）、砷（As）、磷（P）或其他合適的材料。在一些實施例中，第一離子植入製程IP1可稱為重摻雜製程，且第一摻雜區132a可稱為P+區或N+區。
請參考圖3E，在執行第一離子植入製程IP1之後，以第一光阻圖案PR1為遮罩蝕刻絕緣層120A，以於絕緣層120A中形成對位開口123以及校正開口122。在一些實施例中，前述蝕刻還會在半導體層132及/或第二電容電極134周圍的絕緣層120A形成凹槽124。在一些實施例中，前述蝕刻製程包括濕蝕刻製程或其他合適的製程。舉例來說，利用氫氟酸蝕刻絕緣層120A。
在一些實施例中，凹槽124的側壁會因為底切（under cut）的問題而內縮於半導體層132及/或第二電容電極134的側壁。類似的，對位開口123以及校正開口122的側壁也可內縮於第一光阻圖案PR1的側壁。
在一些實施例中，對位開口123、校正開口122以及凹槽124的深度為500埃至3000埃。
請參考圖3F，移除第一光阻圖案PR1。舉例來說，通過灰化製程、剝離製程或其他合適的製程移除第一光阻圖案PR1。
請參考圖3G，形成閘極介電層140於絕緣層120A、半導體層132、第二電容電極134、對位開口123、校正開口122以及凹槽124上。在一些實施例中，閘極介電層140具有單層或多層結構，且其材料包括氧化矽、氮化矽、氮氧化矽、氧化鋯、氧化鉿、氧化鋁、有機絕緣材料、其他合適的材料或上述材料的組合。在一些實施例中，形成閘極介電層140的方法包括物理氣相沉積、化學氣相沉積、原子層沉積、塗佈或其他合適的製程。在一些實施例中，閘極介電層140的厚度為500埃至1500埃。
閘極介電層140填入對位開口123、校正開口122以及凹槽124中。在一些實施例中，由於凹槽124的側壁內縮於半導體層132以及第二電容電極134的側壁，部分的閘極介電層140可在基板100的頂面的法線方向上位於半導體層132與絕緣層120A之間以及第二電容電極134與絕緣層120A之間。在本實施例中，部分的絕緣層120A覆蓋第一校正標記112以及對位標記113，並使第一校正標記112與對位標記113分離於閘極介電層140，但本發明不以此為限。在其他實施例中，校正開口122暴露出第一校正標記112的頂面，且閘極介電層140填入校正開口122並接觸第一校正標記112的頂面。在這種情況中，閘極介電層140接觸第一校正標記112，但分離於對位標記113。
請參考圖3H，形成導電材料層150於閘極介電層140上。在一些實施例中，導電材料層150具有單層或多層結構，且其材料包括鉻、金、銀、銅、錫、鉛、鉿、鎢、鉬、釹、鈦、鉭、鋁、鋅、鎳等金屬、上述合金、上述金屬氧化物、上述金屬氮化物或上述之組合或其他導電材料。在一些實施例中，形成導電材料層150的方法包括濺鍍、電鍍、化學鍍、物理氣相沉積、化學氣相沉積或其他合適的製程。
請參考圖3I，根據對位開口123形成第二光阻圖案PR2A~PR2C於導電材料層150上。具體地說，先形成整層的光阻材料層於導電材料層150上。接著，利用光罩對光阻材料層進行曝光製程。在前述曝光製程中，曝光製程所用的機台及/或光罩是通過對位開口123來進行對位的。舉例來說，以光線照射對位開口123，通過光線的穿透及/或反射來確認對位開口123的位置，進而決定光阻材料層的曝光位置。在進行曝光製程後，進行顯影製程以移除光阻材料層不需要的部分，並留下成第二光阻圖案PR2A~PR2C。
在本實施例中，第二光阻圖案PR2A重疊於校正開口122，量測第二光阻圖案PR2A與校正開口122的位置，以確認曝光製程是否有精準執行。舉例來說，以光線照射第二光阻圖案PR2A與校正開口122，通過光線的穿透及/或反射來確認第二光阻圖案PR2A與校正開口122的相對位置，進而得到第二光阻圖案PR2A~PR2C的曝光製程的製程偏移參數。若第二光阻圖案PR2A~PR2C的曝光製程產生了過大的偏移，則可將第二光阻圖案PR2A~PR2C移除，再利用前面得到製程偏移參數對曝光製程進行校正。重新於導電材料層150上形成光阻材料層，再以校正後的曝光製程對光阻材料層進行曝光。通過這樣的方法，可以提升製程良率。
請參考圖3J，以第二光阻圖案PR2A~PR2C為遮罩蝕刻導電材料層150以形成第二校正標記152、閘極154以及第三電容電極156。第二校正標記152重疊於第一校正標記112以及校正開口122。閘極154重疊於半導體層132，其中閘極154部分重疊於第一摻雜區132a。第三電容電極156重疊於第一電容電極116以及第二電容電極134。
本實施例的第二光阻圖案PR2A~PR2C的微影製程可根據校正開口122進行校正，而不需利用第一校正標記112來校正，因此能避免兩次微影製程的製程變異的疊加所導致的對位不準的問題。舉例來說，第一光阻圖案PR1的位置（請參考圖3E）可根據第一校正標記112進行校正，且第一光阻圖案PR1的製程變異為0微米至0.25微米，製程變異為微影製程的臨界尺寸（Critical dimension）最大偏移量二分之一的平方加上第一光阻圖案PR1的開口H1（請參考圖3C）的幾何中心與第一校正標記112的幾何中心的最大偏移量的平方，其中臨界尺寸最大偏移量為-0.6微米至0.6微米，幾何中心最大偏移量為-0.4微米至0.4微米。若第二光阻圖案PR2A~PR2C也是根據第一校正標記112進行校正，則形成第二光阻圖案PR2A~PR2C的製程變異會與形成第一光阻圖案PR1的製程變異累加起來，導致閘極154與第一摻雜區132a之間的相對位置更容易偏移。
在本實施例中，第二光阻圖案PR2A~PR2C的位置可根據校正開口122進行校正，且第二光阻圖案PR2A~PR2C的製程變異為0微米至0.25微米，製程變異為臨界尺寸最大偏移量二分之一的平方加上第二光阻圖案PR2A的幾何中心與校正開口122的幾何中心的最大偏移量的平方，其中臨界尺寸最大偏移量為-0.6微米至0.6微米，最大偏移量為-0.4微米至0.4微米。因此，閘極154與第一摻雜區132a之間的相對位置僅會受到形成第二光阻圖案PR2A~PR2C時的製程變異影響，而不會被形成第一光阻圖案PR1時的製程變異所影響。
請參考圖3K，以閘極154為遮罩對半導體層132執行第二離子植入製程IP2，以於半導體層132中形成第二摻雜區132b。第一摻雜區132a分離於第二摻雜區132b。
在一些實施例中，半導體層132的第二摻雜區132b包括P型矽半導體，且第二離子植入製程IP2所選用的摻子為鋁（Al）、硼（B）、鎵（Ga）或其他合適的材料。在一些實施例中，半導體層132的第二摻雜區132b包括N型矽半導體，且第一離子植入製程IP1所選用的摻子為銻（Sb）、砷（As）、磷（P）或其他合適的材料。在一些實施例中，第二離子植入製程IP2可稱為重摻雜製程，且第二摻雜區132b可稱為P+區或N+區。第一摻雜區132a與第二摻雜區132b中包括相同的摻子。
在一些實施例中，由於部分的第一摻雜區132a也會接受到第二離子植入製程IP2的摻雜，因此導致第一摻雜區132a可包含接受過第一離子植入製程IP1（請參考圖3D）加上第二離子植入製程IP2的第一部分132a-1以及僅接受過第一離子植入製程IP1的第二部分132a-2。在一些實施例中，第一部分132a-1的摻雜濃度大於或等於第二部分132a-2的摻雜濃度。
請參考圖3L，對第二校正標記152、閘極154以及第三電容電極156執行回蝕製程以減少第二校正標記152、閘極154以及第三電容電極156的寬度。在回蝕製程後，半導體層132在第一摻雜區132a與第二摻雜區132b之間的部分未經摻雜的區域會不重疊於減少寬度後的閘極154。
在一些實施例中，第二光阻圖案PR2A~PR2C的寬度與厚度也會在回蝕製程中被減小。
請參考圖3M，以閘極154為遮罩對半導體層132執行第三離子植入製程IP3，以於半導體層132中形成輕摻雜區132c。輕摻雜區132c位於第二摻雜區132b與半導體層132的通道區132d之間。在一些實施例中，第一部分132a-1、第二部分132a-2的一部分以及第二摻雜區132b也會經受第三離子植入製程IP3，而重疊於閘極154的通道區132d以及第二部分132a-2的另一部分則未經受第三離子植入製程IP3。
在一些實施例中，在移除第二光阻圖案PR2A~PR2C之後才進行第三離子植入製程IP3，但本發明不以此為限。在其他實施例中，在進行第三離子植入製程IP3之後才移除第二光阻圖案PR2A~PR2C。在一些實施例中，通過灰化製程、剝離製程或其他合適的製程移除第二光阻圖案PR2A~PR2C。
請參考圖3N，形成層間介電層160於閘極154以及第三電容電極156上。在本實施例中，層間介電層160還覆蓋了第二校正標記152，但本發明不以此為限。在其他實施例中，第二校正標記152沒有被層間介電層160覆蓋。
在一些實施例中，層間介電層160的材料包括氧化矽、氮化矽、氮氧化矽、有機絕緣材料、其他合適的材料或上述材料的組合。在一些實施例中，形成層間介電層160的方法包括物理氣相沉積、化學氣相沉積、原子層沉積、塗佈或其他合適的製程。在一些實施例中，通過蝕刻製程形成穿過層間介電層160以及閘極介電層140的多個通孔。這些通孔暴露出半導體層132的第一摻雜區132a以及第二摻雜區132b。
請參考圖3O，形成源極172以及汲極174於層間介電層160上。源極172與汲極174中的一者連接至第一摻雜區132a，且另一者連接至第二摻雜區132b。
最後請回到圖2，形成顯示單元180於主動元件TFT之上，並電性連接或電性耦接至主動元件TFT。
圖4是依照本發明的一實施例的一種顯示裝置20的剖面示意圖。在此必須說明的是，圖4的實施例沿用圖2至圖3O的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
圖4的顯示裝置20與圖2的顯示裝置10的不同之處在於：在顯示裝置20中，閘極介電層140通過校正開口122接觸第一校正標記112的頂面。絕緣層120A環繞第一校正標記112，且沒有覆蓋第一校正標記112的頂面。
圖5是依照本發明的一實施例的一種顯示裝置30的剖面示意圖。在此必須說明的是，圖5的實施例沿用圖4的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
圖5的顯示裝置30與圖4的顯示裝置20的不同之處在於：在顯示裝置30中，絕緣層120A包括多層結構。舉例來說，絕緣層120A包括第一層120A-1以及第二層120A-2，其中第一層120A-1位於第二層120A-2與基板100之間。在一些實施例中，校正開口122與對位開口123穿過整個第二層120A-2，並延伸進第一層120A-1中，但本發明不以此為限。在其他實施例中，校正開口122與對位開口123沒有延伸進第一層120A-1中。
第一層120A-1以及第二層120A-2包括不同的材料。在一些實施例中，第一層120A-1以及第二層120A-2各自的材料包括氧化矽、氮化矽、氮氧化矽、氧化鋯、氧化鉿、氧化鋁、有機絕緣材料、其他合適的材料或上述材料的組合。
圖6是依照本發明的一實施例的一種顯示裝置40的剖面示意圖。在此必須說明的是，圖6的實施例沿用圖2至圖3O的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
圖6的顯示裝置40與圖2的顯示裝置10的不同之處在於：在顯示裝置40中，包含校正開口122與對位開口123的絕緣層120B設置於半導體層132上方，而半導體層132下方另外包括緩衝層BL。絕緣層120B位於半導體層132與閘極介電層140之間。
在一些實施例中，校正開口122與對位開口123沒有延伸進緩衝層BL中，但本發明不以此為限。在其他實施例中，校正開口122與對位開口123延伸進緩衝層BL中。
圖7A至圖7P是製造圖6的顯示裝置40的各個階段的剖面示意圖。請參考圖7A，形成第一校正標記112、對位標記113、遮光層114以及第一電容電極116於基板100之上。
在圖7A的實施例中，第一校正標記112、對位標記113、遮光層114以及第一電容電極116直接接觸基板100，但本發明不以此為限。在其他實施例中，先在基板100上形成其他緩衝層，接著才在其他緩衝層上形成第一校正標記112、對位標記113、遮光層114以及第一電容電極116。
請參考圖7B，形成緩衝層BL於第一校正標記112、對位標記113、遮光層114以及第一電容電極116上。緩衝層BL從基板100的主動元件區TR以及電容區CR延伸至對位標記區NR以及校正標記區MR。
在一些實施例中，緩衝層BL的材料包括氧化矽、氮化矽、氮氧化矽、氧化鋯、氧化鉿、氧化鋁、有機絕緣材料、其他合適的材料或上述材料的組合。在一些實施例中，形成緩衝層BL的方法包括物理氣相沉積、化學氣相沉積、原子層沉積、塗佈或其他合適的製程。
形成半導體層132以及第二電容電極134於緩衝層BL上。
請參考圖7C，形成絕緣層120B於半導體層132以及第二電容電極134上。絕緣層120B從基板100的主動元件區TR以及電容區CR延伸至對位標記區NR以及校正標記區MR。
在一些實施例中，絕緣層120B的材料包括氧化矽、氮化矽、氮氧化矽、氧化鋯、氧化鉿、氧化鋁、有機絕緣材料、其他合適的材料或上述材料的組合。在一些實施例中，形成絕緣層120B的方法包括物理氣相沉積、化學氣相沉積、原子層沉積、塗佈或其他合適的製程。在一些實施例中，絕緣層120B的厚度為400埃至1500埃。
請參考圖7D，根據對位標記113形成第一光阻圖案PR1於絕緣層120B上。具體地說，先形成整層的光阻材料層於絕緣層120B上。接著，利用光罩對光阻材料層進行曝光製程。在前述曝光製程中，曝光製程所用的機台及/或光罩是通過對位標記113來進行對位的。
在本實施例中，第一光阻圖案PR1具有重疊於第一校正標記112的開口H1。此外，第一光阻圖案PR1重疊於部分的半導體層132，並不重疊於另一部分的半導體層132以及第二電容電極134。
在本實施例中，量測第一光阻圖案PR1的開口H1與第一校正標記112的位置，以確認曝光製程是否有精準執行。舉例來說，以光線照射第一光阻圖案PR1與第一校正標記112，通過光線的穿透及/或反射來確認第一光阻圖案PR1與第一校正標記112的相對位置，進而得到第一光阻圖案PR1的曝光製程的製程偏移參數。若第一光阻圖案PR1的曝光製程產生了過大的偏移，則可將第一光阻圖案PR1移除，再利用前面得到製程偏移參數對曝光製程進行校正。重新於絕緣層120B上形成光阻材料層，再以校正後的曝光製程對光阻材料層進行曝光。通過這樣的方法，可以提升製程良率。
請參考圖7E，以第一光阻圖案PR1為遮罩對半導體層132執行第一離子植入製程IP1，以於半導體層132中形成第一摻雜區132a。在本實施例中，第一離子植入製程IP1還會對第二電容電極134進行摻雜。
請參考圖7F，在執行第一離子植入製程IP1之後，以第一光阻圖案PR1為遮罩蝕刻絕緣層120B，以於絕緣層120B中形成對位開口123以及校正開口122，並暴露出第一摻雜區132a以及第一電容電極134。在一些實施例中，前述蝕刻製程包括乾蝕刻製程、濕蝕刻製程或其他合適的製程。舉例來說，利用氫氟酸或氟仿（CHF 3）蝕刻絕緣層120B。
在本實施例中，由於在蝕刻製程前，絕緣層120B包覆半導體層132以及第二電容電極134，因此，可以減少蝕刻製程對半導體層132以及第二電容電極134造成的損傷。
另外，在本實施例中，對位開口123以及校正開口122沒有延伸進緩衝層BL中，但本發明不以此為限。在一些實施例中，蝕刻製程使對位開口123以及校正開口122延伸進緩衝層BL中，並於半導體層132以及第二電容電極134周圍形成深入緩衝層BL的凹槽。
請參考圖7G，移除第一光阻圖案PR1。舉例來說，通過灰化製程、剝離製程或其他合適的製程移除第一光阻圖案PR1。
請參考圖7H，形成閘極介電層140於絕緣層120B、半導體層132、第二電容電極134、對位開口123以及校正開口122上。在一些實施例中，閘極介電層140具有單層或多層結構，且其材料包括氧化矽、氮化矽、氮氧化矽、氧化鋯、氧化鉿、氧化鋁、有機絕緣材料、其他合適的材料或上述材料的組合。在一些實施例中，形成閘極介電層140的方法包括物理氣相沉積、化學氣相沉積、原子層沉積、塗佈或其他合適的製程。在一些實施例中，閘極介電層140的厚度為200埃至1500埃，舉例來說，閘極介電層140包括0埃至1500埃的氧化矽以及0埃至1500埃的氮化矽。
閘極介電層140填入對位開口123以及校正開口122中，並接觸緩衝層BL。
請參考圖7I，形成導電材料層150於閘極介電層140上。在一些實施例中，導電材料層150具有單層或多層結構，且其材料包括鉻、金、銀、銅、錫、鉛、鉿、鎢、鉬、釹、鈦、鉭、鋁、鋅、鎳等金屬、上述合金、上述金屬氧化物、上述金屬氮化物或上述之組合或其他導電材料。在一些實施例中，形成導電材料層150的方法包括濺鍍、電鍍、化學鍍、物理氣相沉積、化學氣相沉積或其他合適的製程。
請參考圖7J，根據對位開口123形成第二光阻圖案PR2A~PR2C於導電材料層150上。具體地說，先形成整層的光阻材料層於導電材料層150上。接著，利用光罩對光阻材料層進行曝光製程。在前述曝光製程中，曝光製程所用的機台及/或光罩是通過對位開口123來進行對位的。
在本實施例中，第二光阻圖案PR2A重疊於校正開口122，量測第二光阻圖案PR2A與校正開口122的位置，以確認曝光製程是否有精準執行。舉例來說，以光線照射第二光阻圖案PR2A與校正開口122，通過光線的穿透及/或反射來確認第二光阻圖案PR2A與校正開口122的相對位置，進而得到第二光阻圖案PR2A~PR2C的曝光製程的製程偏移參數。若第二光阻圖案PR2A~PR2C的曝光製程產生了過大的偏移，則可將第二光阻圖案PR2A~PR2C移除，再利用前面得到製程偏移參數對曝光製程進行校正。重新於導電材料層150上形成光阻材料層，再以校正後的曝光製程對光阻材料層進行曝光。通過這樣的方法，可以提升製程良率。
請參考圖7K，以第二光阻圖案PR2A~PR2C為遮罩蝕刻導電材料層150以形成第二校正標記152、閘極154以及第三電容電極156。第二校正標記152重疊於第一校正標記112以及校正開口122。閘極154重疊於半導體層132，其中閘極154部分重疊於第一摻雜區132a。第三電容電極156重疊於第一電容電極116以及第二電容電極134。
本實施例的第二光阻圖案PR2A~PR2C的位置可根據校正開口122進行校正，而非根據第一校正標記112進行校正，因此能避免兩次微影製程誤差的疊加所導致的製程變異過大的問題。
請參考圖7L，以閘極154為遮罩對半導體層132執行第二離子植入製程IP2，以於半導體層132中形成第二摻雜區132b。第一摻雜區132a分離於第二摻雜區132b。
在一些實施例中，由於部分的第一摻雜區132a也會接受到第二離子植入製程IP2的摻雜，因此導致第一摻雜區132a可包含接受過第一離子植入製程IP1（請參考圖7E）加上第二離子植入製程IP2的第一部分132a-1以及僅接受過第一離子植入製程IP1的第二部分132a-2。
請參考圖7M，對第二校正標記152、閘極154以及第三電容電極156執行回蝕製程以減少第二校正標記152、閘極154以及第三電容電極156的寬度。在回蝕製程後，半導體層132在第一摻雜區132a與第二摻雜區132b之間的部分未經摻雜的區域會不重疊於減少寬度後的閘極154。
在一些實施例中，第二光阻圖案PR2A~PR2C的寬度與厚度也會在回蝕製程中被減小。
請參考圖7N，以閘極154為遮罩對半導體層132執行第三離子植入製程IP3，以於半導體層132中形成輕摻雜區132c。輕摻雜區132c位於第二摻雜區132b與半導體層132的通道區132d之間。在一些實施例中，第一部分132a-1、第二部分132a-2的一部分以及第二摻雜區132b也會經受第三離子植入製程IP3，而重疊於閘極154的通道區132d以及第二部分132a-2的另一部分則未經受第三離子植入製程IP3。
在本實施例中，閘極介電層140接觸第一摻雜區132a的頂面，且絕緣層120B接觸第二摻雜區132b的頂面、輕摻雜區132c的頂面以及通道區132d的頂面。
在一些實施例中，在移除第二光阻圖案PR2A~PR2C之後才進行第三離子植入製程IP3，但本發明不以此為限。在其他實施例中，在進行第三離子植入製程IP3之後才移除第二光阻圖案PR2A~PR2C。在一些實施例中，通過灰化製程、剝離製程或其他合適的製程移除第二光阻圖案PR2A~PR2C。
請參考圖7O，形成層間介電層160於閘極154以及第三電容電極156上。在本實施例中，層間介電層160還覆蓋了第二校正標記152，但本發明不以此為限。在其他實施例中，第二校正標記152沒有被層間介電層160覆蓋。
請參考圖7P，形成源極172以及汲極174於層間介電層160上。源極172與汲極174中的一者連接至第一摻雜區132a，且另一者連接至第二摻雜區132b。源極172以及汲極174中的一者接觸絕緣層120B，且另一者分離於絕緣層120B。
最後請回到圖6，形成顯示單元180於主動元件TFT之上，並電性連接或電性耦接至主動元件TFT。
綜上所述，本發明通過校正開口122的設置可以避免閘極154與第一摻雜區132a因為製程變異過大而導致偏移的問題。
10, 20, 30, 40:顯示裝置 100:基板 112:第一校正標記 113:對位標記 114:遮光層 116:第一電容電極 120A, 120B:絕緣層 120A-1:第一層 120A-2:第二層 122:校正開口 123:對位開口 124:凹槽 132:半導體層 132a:第一摻雜區 132a-1:第一部分 132a-2:第二部分 132b:第二摻雜區 132c:輕摻雜區 132d:通道區 134:第二電容電極 140:閘極介電層 150:導電材料層 152:第二校正標記 154:閘極 156:第三電容電極 160:層間介電層 172:源極 174:汲極 180:顯示單元 AA:顯示區 BL:緩衝層 C:電容 CR:電容區 H1, H2:開口 IP1:第一離子植入製程 IP2:第二離子植入製程 IP3:第三離子植入製程 MR:校正標記區 NR:對位標記區 PA:周邊區 PR1:第一光阻圖案 PR2A~PR2C:第二光阻圖案 TFT:薄膜電晶體 TR:主動元件區
圖1是依照本發明的一實施例的一種顯示裝置的上視示意圖。 圖2是依照本發明的一實施例的一種顯示裝置的剖面示意圖。 圖3A至圖3O是製造圖2的顯示裝置的各個階段的剖面示意圖。 圖4是依照本發明的一實施例的一種顯示裝置的剖面示意圖。 圖5是依照本發明的一實施例的一種顯示裝置的剖面示意圖。 圖6是依照本發明的一實施例的一種顯示裝置的剖面示意圖。 圖7A至圖7P是製造圖6的顯示裝置的各個階段的剖面示意圖。
10:顯示裝置
100:基板
112:第一校正標記
113:對位標記
114:遮光層
116:第一電容電極
120A:絕緣層
122:校正開口
123:對位開口
124:凹槽
132:半導體層
132a:第一摻雜區
132a-1:第一部分
132a-2:第二部分
132b:第二摻雜區
132c:輕摻雜區
132d:通道區
134:第二電容電極
140:閘極介電層
152:第二校正標記
154:閘極
156:第三電容電極
160:層間介電層
172:源極
174:汲極
180:顯示單元
AA:顯示區
C:電容
CR:電容區
MR:校正標記區
NR:對位標記區
PA:周邊區
TFT:薄膜電晶體
TR:主動元件區

Claims (12)

  1. 一種主動元件基板的製造方法，包括： 分別形成一對位標記與一第一校正標記於一基板的一對位標記區與一校正標記區之上； 形成一絕緣層從該基板的一主動元件區延伸至該校正標記區； 形成一半導體層於該主動元件區之上； 根據該對位標記形成一第一光阻圖案於該半導體層以及該絕緣層上； 以該第一光阻圖案為遮罩對該半導體層執行一第一離子植入製程，以於該半導體層中形成一第一摻雜區； 以該第一光阻圖案為遮罩蝕刻該絕緣層，以於該絕緣層中形成重疊於該第一校正標記的一校正開口； 移除該第一光阻圖案； 形成一閘極介電層於該半導體層以及該校正開口上；以及 形成一閘極、一層間介電層、一源極以及一汲極於該閘極介電層之上。
  2. 如請求項1所述的製造方法，其中形成該閘極、該層間介電層、該源極以及該汲極於該閘極介電層之上的方法包括： 形成一導電材料層於該閘極介電層上； 以該第一光阻圖案為遮罩蝕刻該絕緣層，以於該絕緣層中形成一對位開口； 根據該對位開口形成一第二光阻圖案於該導電材料層上； 以該第二光阻圖案為遮罩蝕刻該導電材料層以形成該閘極，其中該閘極重疊於該半導體層； 以該閘極為遮罩對該半導體層執行一第二離子植入製程，以於該半導體層中形成一第二摻雜區，其中該第一摻雜區分離於該第二摻雜區； 對該閘極執行一回蝕製程以減少該閘極的寬度； 在該回蝕製程之後，以該閘極為遮罩對該半導體層執行一第三離子植入製程，以於該半導體層中形成一輕摻雜區，其中該輕摻雜區位於該第二摻雜區與該半導體層的一通道區之間； 形成該層間介電層於該閘極上；以及 形成該源極以及該汲極於該層間介電層上，其中該源極與該汲極中的一者連接至該第一摻雜區，且該源極與該汲極中的另一者連接至該第二摻雜區。
  3. 如請求項2所述的製造方法，更包括： 以光線照射該第一光阻圖案與該第一校正標記以確認該第一光阻圖案與該第一校正標記的位置；以及 以光線照射該第二光阻圖案與該校正開口以確認該第二光阻圖案與該校正開口的位置。
  4. 一種主動元件基板的製造方法，包括： 分別形成一對位標記與一第一校正標記於一基板的一對位標記區與一校正標記區之上； 形成一緩衝層從該基板的一主動元件區延伸至該校正標記區； 形成一半導體層於該緩衝層上以及該主動元件區上； 形成一絕緣層於該半導體層之上，且從該基板的該主動元件區延伸至該校正標記區； 根據該對位標記形成一第一光阻圖案於該絕緣層上； 以該第一光阻圖案為遮罩對該半導體層執行一第一離子植入製程，以於該半導體層中形成一第一摻雜區； 以該第一光阻圖案為遮罩蝕刻該絕緣層，以於該絕緣層中形成重疊於該第一校正標記的一校正開口； 移除該第一光阻圖案； 形成一閘極介電層於該半導體層、該絕緣層以及該校正開口上；以及 形成一閘極、一層間介電層、一源極以及一汲極於該閘極介電層上。
  5. 如請求項4所述的製造方法，其中以該第一光阻圖案為遮罩蝕刻該絕緣層，以暴露出該第一摻雜區，且該閘極介電層接觸該第一摻雜區，其中形成該閘極、該層間介電層、該源極以及該汲極於該閘極介電層之上的方法包括： 形成一導電材料層於該閘極介電層上； 以該第一光阻圖案為遮罩蝕刻該絕緣層，以於該絕緣層中形成一對位開口； 根據該對位開口形成一第二光阻圖案於該導電材料層上； 以該第二光阻圖案為遮罩蝕刻該導電材料層以形成該閘極，其中該閘極部分重疊於該半導體層； 以該閘極為遮罩對該半導體層執行一第二離子植入製程，以於該半導體層中形成一第二摻雜區，其中該第一摻雜區分離於該第二摻雜區； 對該閘極執行一回蝕製程以減少該閘極的寬度； 在該回蝕製程之後，以該閘極為遮罩對該半導體層執行一第三離子植入製程，以於該半導體層中形成一輕摻雜區，其中該輕摻雜區位於該第二摻雜區與該半導體層的一通道區之間； 形成該層間介電層於該閘極上；以及 形成該源極以及該汲極於該層間介電層上，其中該源極與該汲極中的一者連接至該第一摻雜區，且該源極與該汲極中的另一者連接至該第二摻雜區。
  6. 如請求項5所述的製造方法，更包括： 以光線照射該第一光阻圖案與該第一校正標記以確認該第一光阻圖案與該第一校正標記的位置；以及 以光線照射該第二光阻圖案與該校正開口以確認該第二光阻圖案與該校正開口的位置。
  7. 一種顯示裝置，包括： 一基板，具有一顯示區以及環繞該顯示區的一周邊區，其中該周邊區中包括一校正標記區，且該顯示區中包括一主動元件區； 一第一校正標記，位於該校正標記區之上； 一絕緣層位於該基板之上，且從該主動元件區延伸至該校正標記區，其中該絕緣層具有重疊於該第一校正標記的一校正開口； 一半導體層，位於該主動元件區之上，且該絕緣層至少部分重疊於該半導體層； 一閘極介電層，位於該半導體層以及該校正開口上； 一閘極、一層間介電層、一源極以及一汲極，位於該閘極介電層之上。
  8. 如請求項7所述的顯示裝置，其中該絕緣層環繞該第一校正標記，且該閘極介電層通過該校正開口接觸該第一校正標記的頂面。
  9. 如請求項7所述的顯示裝置，其中該絕緣層位於該半導體層與該基板之間，且該絕緣層具有重疊於半導體層的側壁的凹槽。
  10. 如請求項7所述的顯示裝置，其中該絕緣層位於該半導體層與該閘極介電層之間，其中該半導體層包括一第一摻雜區、一第二摻雜區、一輕摻雜區以及一通道區，其中該輕摻雜區位於該通道區與該第二摻雜區之間，且該通道區位於該第一摻雜區與該輕摻雜區之間，其中該輕摻雜區的電阻率高於該第一摻雜區與該第二摻雜區的電阻率，且其中該閘極介電層接觸該第一摻雜區的頂面，且該絕緣層接觸該第二摻雜區的頂面、該輕摻雜區的頂面以及該通道區的頂面。
  11. 如請求項7所述的顯示裝置，其中該絕緣層位於該半導體層與該閘極介電層之間，其中該源極以及該汲極中的一者接觸該絕緣層，且該源極以及該汲極中的另一者分離於該絕緣層。
  12. 如請求項7所述的顯示裝置，更包括： 一第一電容電極，位於該基板之上，且與該第一校正標記包括相同的材料； 一第二電容電極，重疊於該第一電容電極，且與該半導體層包括相同的材料；以及 一第三電容電極，重疊於該第二電容電極，且部分的該閘極介電層位於該第二電容電極與該第三電容電極之間。
TW113123572A 2024-06-25 2024-06-25 顯示裝置及主動元件基板的製造方法 TWI884019B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW113123572A TWI884019B (zh) 2024-06-25 2024-06-25 顯示裝置及主動元件基板的製造方法
CN202411643610.3A CN119497424A (zh) 2024-06-25 2024-11-18 显示装置及主动元件基板的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW113123572A TWI884019B (zh) 2024-06-25 2024-06-25 顯示裝置及主動元件基板的製造方法

Publications (2)

Publication Number Publication Date
TWI884019B true TWI884019B (zh) 2025-05-11
TW202601793A TW202601793A (zh) 2026-01-01

Family

ID=94624549

Family Applications (1)

Application Number Title Priority Date Filing Date
TW113123572A TWI884019B (zh) 2024-06-25 2024-06-25 顯示裝置及主動元件基板的製造方法

Country Status (2)

Country Link
CN (1) CN119497424A (zh)
TW (1) TWI884019B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201310544A (zh) * 2011-05-19 2013-03-01 半導體能源研究所股份有限公司 半導體裝置之製造方法
WO2019128076A1 (zh) * 2017-12-27 2019-07-04 中国科学院微电子研究所 半导体器件及其制造方法及包括该器件的电子设备
US20210118910A1 (en) * 2019-10-17 2021-04-22 Sharp Kabushiki Kaisha Active matrix substrate and method for manufacturing same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201310544A (zh) * 2011-05-19 2013-03-01 半導體能源研究所股份有限公司 半導體裝置之製造方法
WO2019128076A1 (zh) * 2017-12-27 2019-07-04 中国科学院微电子研究所 半导体器件及其制造方法及包括该器件的电子设备
US20210118910A1 (en) * 2019-10-17 2021-04-22 Sharp Kabushiki Kaisha Active matrix substrate and method for manufacturing same

Also Published As

Publication number Publication date
CN119497424A (zh) 2025-02-21

Similar Documents

Publication Publication Date Title
USRE41632E1 (en) Liquid crystal display device and method of manufacturing the same
KR20070107058A (ko) 산화 아연을 포함하는 채널을 갖는 박막 트랜지스터와 그제조 방법
US9614101B2 (en) Array substrate and method for manufacturing the same
EP2879178B1 (en) Sensor and manufacturing method therefor
KR20020034957A (ko) 전자 디바이스 및 반도체 집적 회로 장치의 제조 방법
KR20100133170A (ko) 2개의 포토 마스크를 이용한 박막 트랜지스터의 제조 방법
US7537973B2 (en) Method for fabricating structure of thin film transistor array
TWI884019B (zh) 顯示裝置及主動元件基板的製造方法
US20250040246A1 (en) Method of manufacturing an electronic device
US8900909B2 (en) Manufacture method of sensor
US20190189650A1 (en) Array substrate, manufacturing method therefor, display device
TW202601793A (zh) 顯示裝置及主動元件基板的製造方法
CN114388602B (zh) 像素阵列基板
CN116759298A (zh) 一种形成光刻对准标记的方法和半导体器件
US11527438B2 (en) Manufacturing method of contact structure
CN120957489A (zh) 显示装置与主动元件基板的制造方法
KR100670042B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
JP2001201844A (ja) 半導体集積回路装置の製造方法およびフォトマスクの製造方法
JP4794377B2 (ja) 半導体装置の製造方法
US8202769B2 (en) Semiconductor device and manufacturing method thereof
KR101374959B1 (ko) 표시기판 및 이의 제조 방법
KR100816339B1 (ko) 박막 트랜지스터 기판
JPH03186820A (ja) マトリクス型液晶表示基板の製造方法
KR101096721B1 (ko) 콘택 배선 형성방법 및 이를 이용한 액정표시장치의제조방법
KR100905471B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법