TWI882711B

TWI882711B - 微機電系統結構及其製造方法

Info

Publication number: TWI882711B
Application number: TW113107992A
Authority: TW
Inventors: 曾翌進; 蔣光浩
Original assignee: 鴻揚半導體股份有限公司
Priority date: 2024-03-05
Filing date: 2024-03-05
Publication date: 2025-05-01
Also published as: TW202535764A

Abstract

本揭露提供一種微機電系統結構，其包括基板、氧化層、線路層以及圖案化感測層。氧化層設置於基板上。線路層設置於氧化層上方。圖案化感測層設置於線路層，其中圖案化感測層圖案化感測層包括第一部分和第二部分，第一部分位於第二部分上，且第二部分的圖案不同於第一部分的圖案。

Description

微機電系統結構及其製造方法

本揭露提供一種微機電系統結構及微機電系統結構的製造方法。

微機電系統(microelectromechanical system，MEMS)是一種將小型化的機械及機電元件積體在積體晶片上的技術。通常使用微製作(micro-fabrication)技術來製造MEMS裝置。近年來，MEMS裝置已獲得了廣泛的應用。例如，MEMS裝置存在於行動電話(例如，加速度計、陀螺儀、數位羅盤)、壓力感測器、微流體元件(例如，閥門、泵)、光學開關(例如，(反射)鏡)、成像裝置(例如，微機械超聲波換能器(micromachined ultrasonic transducer，MUT))、生物感測器(例如，基於MEMS的葡萄糖感測器)等。

本揭露一方面提供一種微機電系統結構，其包括基板、氧化層、線路層以及圖案化感測層。氧化層設置於基板上。線路層設置於氧化層上方。圖案化感測層設置於線路層，其中圖案化感測層包括第一部分和第二部分，第一部分位於第二部分上，且第二部分的圖案不同於第一部分的圖案。

根據本揭露之一或多個實施例，圖案化感測層包括氮化鈦。

根據本揭露之一或多個實施例，圖案化感測層包括多個第一部分彼此間隔地從第二部分向上突起。

根據本揭露之一或多個實施例，第二部分的圖案與線路層的圖案相同。

根據本揭露之一或多個實施例，微機電系統結構更包括黏著層設置於氧化層與線路層之間。

本揭露之另一方面提供一種微機電系統結構的製造方法，包括以下步驟。形成氧化層覆蓋基板。形成導電層覆蓋氧化層。形成感測層覆蓋導電層，其中感測層具有第二部分和位於第二部分上的第一部分。圖案化感測層的第一部分，以形成第一圖案化感測層。圖案化感測層的第二部分以及導電層，以形成第二圖案化感測層以及線路層，其中第二圖案化感測層的圖案不同於第一圖案化感測層的圖案。

根據本揭露之一或多個實施例，導電層或線路層包括銅鋁合金。

根據本揭露之一或多個實施例，微機電系統結構的製造方法更包括形成黏著層於氧化層與導電層之間。

根據本揭露之一或多個實施例，第二圖案化感測層的第二部分具有與線路層相同的圖案。

根據本揭露之一或多個實施例，微機電系統結構的製造方法更包括形成介電層覆蓋第二圖案化感測層及線路層；形成絕緣層於介電層上；以及蝕刻絕緣層以及介電層，直至暴露出第二圖案化感測層的立體感測部分。

10:微機電系統結構

100:基板

110:氧化層

120:線路層

122:導電層

130:圖案化感測層

130a:第一部分

130b:第二部分

132:感測層

132a:第一部分

132b:第二部分

140:介電層

142:介電層

150:絕緣層

152:絕緣層

160:黏著層

162:黏著層

PR1:光阻

PR2:光阻

當讀到隨附的圖式時，從以下詳細的敘述可充分瞭解本揭露的各方面。值得注意的是，根據工業上的標準實務，各種特徵不是按比例繪製。事實上，為了清楚的討論，各種特徵的尺寸可任意增加或減少。

第1圖為根據本揭露一實施方式之微機電系統結構的剖面示意圖。

第2圖至第7圖為根據本揭露一實施方式之製造微機電系統結構於各製程階段的剖面示意圖。

以下將以圖式揭露本揭示之多個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本揭示。也就是說，在本揭示部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。

為了方便描述圖式中一元件或特徵部件與另一(些)元件或特徵部件的關係，可使用空間相關用語，例如「在...之下」、「下方」、「下部」、「在...之上」、「上方」、「上部」、「上」及諸如此類用語。除了圖式所繪示之方位外，空間相關用語亦涵蓋使用或操作中之裝置的不同方位。當裝置被轉向不同方位時(例如，旋轉90度或者其他方位)，則其中所使用的空間相關形容詞亦將依轉向後的方位來解釋。

本揭露的一方面係提供一種微機電系統結構，可應用於生物感測。第1圖係繪示本揭露一實施例之微機電系統結構10的剖面示意圖。微機電系統結構10包括基板100、氧化層110、線路層120以及圖案化感測層130。具體的說，氧化層110設置於基板100上。在一些實施例中，基板100可包括半導體材料，例如，單晶矽、多晶矽、非晶矽、SiGe、Ge、SiC等。在一些實施例中，氧化層110包括氮化物(例如，氮化矽(SiN))、氧化物(例如，二氧化矽(SiO₂))、氮氧化物(例如，氮氧化矽(SiO_XN_Y))、其他介電材料或前述各項的組合。

繼續參閱第1圖，線路層120設置於氧化層110上方。在一些實施例中，線路層120包括鋁銅合金(AlCu)或其他合適的導電材料。

在一些實施例中，微機電系統結構10可更包括黏著層160設置於氧化層110與線路層120之間。在一些實施例中，黏著層160包括鈦，例如為鈦層。鈦層可以增加線路層120與氧化層110之間的接合性。

繼續參閱第1圖，圖案化感測層130設置於線路層120上。值得注意的是，圖案化感測層130的圖案不同於線路層120的圖案。在一些實施例中，圖案化感測層130包括金屬氮化物，例如氮化鈦(TiN)或其他合適的感測材料。在一些實施例中，圖案化感測層包括第一部分130a和第二部分130b，第一部分130a位於第二部分130b上，且第二部分130b的圖案不同於第一部分130a的圖案。在一些實施例中，圖案化感測層130的第二部分130b的圖案與線路層120的圖案相同。在一些實施例中，多個第一部分130a係從第二部分130b向上突起，且這些第一部分130a彼此間隔特定距離。在一些實施例中，兩相鄰的第一部分130a的間隔距離可以為約1.0微米至2.0微米，例如可以為約1.1微米、1.2微米、1.3微米、1.4微米、1.5微米、1.6微米、1.7微米、1.8微米或1.9微米。在一些實施例中，各個第一部分130a的寬度可以為約0.3微米至0.8微米，例如可以為約0.4微米、0.5微米、0.6微米或0.7微米。在一些實施例中，第一部分130a的高度大於第二部分130b的高度。在一些實施例中，多個第一部分130a係藉由多個第二部分130b而彼此相連接。

本揭露的另一方面係提供一種製造微機電系統結構的方法。第2圖至第7圖為根據本揭露一實施方式之製造微機電系統結構10於各製程階段的剖面示意圖。製造微機電系統結構10的方法包括以下步驟。

首先，形成氧化層110覆蓋基板100，如第2圖所示。在一些實施例中，可以藉由電漿增強化學氣相沈積(plasma-enhanced chemical vapor deposition，PECVD)、次常壓化學氣相沈積(sub-atmospheric chemical vapor deposition，SACVD)、常壓化學氣相沈積(atmospheric pressure chemical vapor deposition，APCVD)、高密度電漿化學氣相沈積(high density plasma chemical vapor deposition，HDPCVD)、物理氣相沈積(physical vapor deposition，PVD)、原子層沈積(atomic layer deposition，ALD)、熱氧化或其他合適的方式在基板100上形成氧化層110。在一些實施例中，氧化層110的厚度為約3500Å至4500Å，例如可以為約3600Å、3700Å、3800Å、3900Å、4000Å、4100Å、4200Å、4300Å或4400Å。

接著，形成導電層122覆蓋氧化層110，如第2圖所示。在一些實施例中，可以使用PVD、化學氣相沉積(chemical vapor deposition，CVD)、電解電鍍、無電電鍍或其他合適的方式在氧化層110上方形成導電層122。在一些實施例中，導電層122包括鋁銅合金(AlCu)或其他合適的導電材料。在一些實施例中，導電層122的厚度為約3500Å至4500Å，例如可以為約3600Å、 3700Å、3800Å、3900Å、4000Å、4100Å、4200Å、4300Å或4400Å。

在一些實施例中，可以在導電層122與氧化層110之間形成黏著層162，如第2圖所示。在一些實施例中，可以使用PVD、CVD、電解電鍍、無電電鍍或其他合適的方式先形成黏著層162於氧化層110上，再形成導電層122於黏著層162上。在一些實施例中，黏著層160包括鈦，例如為鈦層。鈦層可以增加線路層120與氧化層110之間的接合性。在一些實施例中，黏著層162的厚度為約700Å至800Å，例如可以為約710Å、720Å、730Å、740Å、750Å、760Å、770Å、780Å或790Å。

接著，繼續形成感測層132覆蓋導電層122，如第2圖所示。在一些實施例中，可以使用PVD、濺鍍、CVD、PECVD、APCVD、低壓化學氣相沈積(Low-pressure chemical vapor deposition，LPCVD)、HDPCVD或ALD於導電層122上形成感測層132。在一些實施例中，感測層132包括金屬氮化物，例如氮化鈦(TiN)或其他合適的感測材料。在一些實施例中，感測層132的厚度為約2000Å至3000Å，例如可以為約2100Å、2200Å、2300Å、2400Å、2500Å、2600Å、2700Å、2800Å或2900Å。

圖案化感測層132的第一部分132a，以形成第一圖案化的感測層132。具體的說，圖案化感測層132的第一部分132a可以先形成光阻PR1於感測層132上，如第2圖所示。接著，蝕刻感測層132並移除光阻PR1，如第3圖所示。在一些實施例中，可以使用乾蝕刻製程來圖案化感測層132的第一部分132a。舉例來說，可以使用包括氯氣(Cl₂)的乾蝕刻氣體來進行蝕刻。值得注意的是，在蝕刻感測層132時，縮短蝕刻的時間，使得未被光阻PR1覆蓋的感測層132能殘留一部分(即為第二部分132b)。也就是說，未被光阻PR1覆蓋的感測層132並未被完全蝕刻。因此，圖案化後的感測層132包括第二部分132b以及突出的第一部分132a，且第一部分132a的厚度大於第二部分132b的厚度。在一些實施例中，第二部分132b的厚度可以為約100Å至500Å，例如可以為約150Å、200Å、250Å、300Å、350Å、400Å或450Å。

可以理解的是，感測層132的第一部分132a為立體結構，用以增加與反應物的接觸面積。因此，感測層132的第一部分132a的均勻度越好則可以較佳地提升感測精準度。在本實施例中，縮短感測層132的蝕刻時間，可以有效提升位於中心區域與邊緣區域之感測層132的第一部分132a的立體均勻性。

值得注意的是，殘留的感測層132，亦即感測層132的第二部分132b，可以防止後續在蝕刻形成線路層時，過度蝕刻下方的導電層122而形成邊角較為尖銳的蝕刻深度，從而產生微溝槽效應(micro-trench effect)。除此之外，殘留的感測層132，亦即感測層132的第二部分132b，還有助於後段蝕刻絕緣層152以及介電層 142(示於第7圖)時，線路層不易裸露出來而產生漏電的缺陷。

接著，圖案化感測層132的第二部分132b以及導電層122，以形成第二圖案化感測層130以及線路層120。具體的說，圖案化感測層132的第二部分132b以及導電層122可以先形成光阻PR2於感測層132上，如第4圖所示。此時，用以感測的立體結構(即感測層132的第一部分132a)將會被光阻PR2覆蓋，而不受後續蝕刻的影響。接著，蝕刻感測層132的第二部分132b、導電層122以及黏著層162，並移除光阻PR2，以形成如第5圖所示的第二圖案化感測層130以及線路層120。在一些實施例中，可以使用乾蝕刻製程來形成第二圖案化感測層130以及線路層120。舉例來說，可以使用包括氯氣(Cl₂)的乾蝕刻氣體來進行蝕刻。可以理解的是，第二圖案化感測層130包括第二部分130b以及突出的第一部分130a，且第二部分130b的圖案與第一部分130a的圖案不同。而第二圖案化感測層130的第二部分130b的圖案係與線路層120的圖案相同。

再形成介電層142覆蓋第二圖案化感測層130及線路層120，如第6圖所示。更具體的說，介電層142係共型且連續地覆蓋氧化層110表面的一部分、黏著層160的側壁、線路層120的側壁以及第二圖案化感測層130的表面。在一些實施例中，介電層142包括電漿增強氧化物(plasma-enhanced oxide，PEOX)或其他類似的介電材料。

形成絕緣層152於介電層142上，如第7圖所示。在一些實施例中，絕緣層152可包括二氧化矽、低介電常數(low-K)材料(指介電常數低於二氧化矽的材料)，例如：氮氧化矽、磷矽酸鹽玻璃(phosphosilicate glass，PSG)、硼磷矽酸鹽玻璃(borophosphosilicate glass，BPSG)、氟矽玻璃(fluorinated silicate glass，FSG)、碳化矽玻璃(organosilicate glasses，OSG)、碳摻雜玻璃(SiO_xC_y)、旋塗式玻璃(Spin-On-Glass)、旋塗式高分子(Spin-On-Polymers)、碳矽化物材料、上述的化合物、上述的複合物、上述之組合、或其他合適的材料。並使用合適的方法沉積此些材料，例如旋塗、化學氣相沉積(CVD)、電漿加強化學氣相沉積(plasma-enhanced CVD，PECVD)、或其他合適的方式以實現平坦化。可以理解的是，絕緣層152可以填充介電層142的凹陷處，使得絕緣層152的頂表面與介電層142的頂表面齊平。

再蝕刻絕緣層152以及介電層142，直至暴露出第二圖案化感測層130的立體感測部分(即第一部分130a)，以得到如第1圖所示的微機電系統結構10。在一些實施例中，第二圖案化感測層130及線路層120(和/或黏著層160)係被蝕刻後介電層140所覆蓋，並暴露出第二圖案化感測層130之第一部分130a的一部分。於俯視方向下，蝕刻後絕緣層150環繞蝕刻後介電層140。

綜上所述，本揭露在製造微機電系統結構的過程中，縮短了感測層的蝕刻時間，用以提高立體感測結構的均勻性。再進一步的說，縮短了感測層的蝕刻時間以殘留部分的感測層，不但可以避免微溝槽效應，還可以避免後段蝕刻製程裸露出線路層而產生漏電的問題。

雖然本揭露已以實施方式揭露如上，然其並非用以限定本揭露，任何熟習此技藝者，在不脫離本揭露之精神和範圍內，當可作各種之更動與潤飾，因此本揭露之保護範圍當視後附之申請專利範圍所界定者為準。