TWI439140B - 具有單層多晶矽薄膜之微機電系統麥克風 - Google Patents

Description

具有單層多晶矽薄膜之微機電系統麥克風

本發明是有關於一種積體電路結構及製程，特別是有關於一種微機電系統(micro-electro-mechanical system,MEMS)麥克風，且更特別是有關於具有單層多晶矽薄膜之微機電系統麥克風。

基於矽(silicon-based)之微機電系統麥克風，也稱為聲音換能器(acoustic transducer)，已有超過了20年的研究。因為其在小型化、性能、可靠性、環境耐久性、低成本和大量生產能力的潛在優勢，MEMS麥克風較傳統麥克風有發展。在所有基於矽的做法中，電容式麥克風是最受歡迎的。

第1圖繪示傳統的MEMS麥克風2。二多晶矽薄膜4和6彼此平行且接近對方。圖中所繪示之於薄膜4和6的開口是小孔。多晶矽薄膜4是固定的結構，因此實質上是不可移動的。多晶矽薄膜6包括可以震動的中心部分及固定的端點部分。回應於聲波，多晶矽薄膜6會震動，因此它距多晶矽薄膜4的距離也隨之改變。因此，回應於該聲波，以多晶矽薄膜4和6作為二電容板之電容的電容值也有所波動。這種電容值的波動會由連接到多晶矽薄膜6的電極8及連接到多晶矽薄膜4的另一電極(未繪示)所拾起。

MEMS麥克風2有以下缺點。第一，由於有兩個多晶矽薄膜，各自的生產成本和週期相對較高。第二，因為多晶矽薄膜4和6彼此位置相近，如果水氣造成了多晶矽薄膜4粘到多晶矽薄膜6上，電容2將無法正常運作，且由聲波所產生的電訊號會扭曲。因此需要新的MEMS麥克風以降低生產成本並提高可靠性。

根據本發明之一實施方式，一種積體電路結構包括電容，其更包括由多晶矽所形成之第一電容板，以及實質上圍繞第一電容板之第二電容板。第一電容板具有組態設定為回應於聲波而振動之部分。第二電容板為固定且具有面向第一電容板之傾斜邊緣。

根據本發明之另一實施方式，一種積體電路結構包括矽基板；以及第一開口，自矽基板之上表面延伸至下表面。多晶矽區域位於矽基板表面。第二開口係於多晶矽區域中，其中第一開口以及第二開口係實質上縱向重疊以形成持續開口。多晶矽薄膜係於第二開口中，且不與多晶矽區域電性連接，其中多晶矽薄膜具有與多晶矽區域之上表面呈實質水平的上表面。第一金屬電極鄰接多晶矽區域。第二金屬電極鄰接多晶矽薄膜。

根據本發明之又一實施方式，一種積體電路結構包括矽基板；介電層，形成於矽基板上並接觸矽基板；以及多晶矽，形成於介電層上。一開口自矽基板之下表面延伸至位於多晶矽區域之上表面與下表面之間的中間層。多晶矽薄膜具有面向該開口之下表面，以及與多晶矽區域之上表面呈水平之上表面，其中多晶矽薄膜由多晶矽區域所圍繞且不與多晶矽區域電性連接。此積體電路結構更包括第一金屬電極，形成於多晶矽區域上並鄰接多晶矽區域；以及第二金屬電極，形成於多晶矽薄膜上並鄰接多晶矽薄膜。

根據本發明之又一實施方式，形成一積體結構的方式包括形成位於矽基板上且與矽基板接觸之介電層；形成位於介電層上之多晶矽區域；以及形成一多晶矽薄膜，具有與多晶矽區域之上表面呈水平之上表面。多晶矽薄膜由多晶矽區域所圍繞且不與多晶矽區域電性連接。形成一開口以自矽基板之下表面延伸至多晶矽薄膜。此方法更包括形成一第一金屬電極於多晶矽區域上並鄰接多晶矽區域；以及形成一第二金屬電極於多晶矽薄膜上並鄰接多晶矽薄膜。

根據本發明之又一實施方式，形成一積體結構的方式包括提供一矽基板；以及形成位於矽基板上且與矽基板接觸之介電層。介電層具有內部分及環繞内部分的外部分。此方法更包括在薄化外部分的同時不薄化内電層之内部分，其中外部分的其餘較低層形成介電區域。形成多晶矽層於介電層之内部分及介電區域上，接著進行化學機械研磨以平坦化多晶矽層之上表面以形成多晶矽薄層直接於介電層上之内部分上，以及多晶矽區域直接於介電區域上。圖樣化多晶矽薄膜以將多晶矽薄膜與多晶矽區域分開。此方法更包括形成一第一金屬電極於多晶矽薄膜上並接觸多晶矽薄膜；以及形成一第二金屬電極於多晶矽區域上並接觸多晶矽區域；形成自矽基板之下表面延伸以曝露介電層之一開口；以及移除介電層之内部分。

本發明之優點包括降低製造成本，降低製造週期，以及提高可靠性。

在以下詳細討論本發明實施方式之製造及使用。然而，應認知到，本發明提供了許多可在各種具體情況實施的適用創造性概念。所討論之詳細實施方式只是說明製造和使用本發明的具體辦法，並不限制本發明的範圍。

在此提出一種新的微機電系統(MEMS)麥克風實施方式和形成其之方法。以下說明製造本發明實施方式的中間階段。亦討論本實施方式之更動及運作。本發明之各種視圖及說明實施方式中的相同參考數標都代表了相同的元件。

參照第2圖，提供基板20。在一實施方式中，基板20為一批量之矽基板。在另一實施方式中，基板20可由其他常用的半導體材料形成，包括III族、IV族、及/或V族材料。在其他實施方式中，基板是一介電基板。

介電層22是形成於基板20上，並可使用化學氣相沉積(CVD)的方法形成，例如電漿增益化學氣相沉積(PECVD)、矽的熱氧化、或類似方法。在一實施方式中，介電層22包含氧化矽，但它也可由其他類型的介電材料形成，如氮化矽、碳化矽、或類似物。介電層22的厚度可大於約4μm，雖然此厚度也可小於約4μm。但是，應認知到，整個發明說明中所提到之尺寸僅是實施例，且如果是使用不同的形成技術時可隨之改變。

第3圖繪示介電層22的薄化。光罩24(可為例如由氮化矽形成的光阻或硬式罩幕)形成並圖樣化。光罩24的上視圖為圓形較佳(請參閱第11圖中薄膜30的形狀)，雖然它亦可是其他形狀，如方形或其他類型的多邊形。光罩24所覆蓋之介電層22的部分也稱為內部分，而介電層22之未覆蓋部分(其圍繞內部分)稱為外部分。進行濕蝕刻是為了薄化介電層22的外部分。在最終結構中，外部分之一薄層(稱為薄介電區域26)在薄化後仍存在為較佳，且覆蓋基板20。在另一實施方式中，介電層22的外部分完全被移除，而基板20之下的部分便曝露出來。薄介電區域26可小於大約0.5μm，例如，介於大約2000與大約3000之間。

連接介電層22之剩餘部分的上表面至薄介電區域26之上表面的邊緣28是傾斜的。傾斜角α可低於80度，或甚至介於大約45度與大約65度之間。在一範例實施方式中，傾斜角α是大約53度並具大約1度的變化(或是大約52度至大約54度)。在蝕刻介電層22之後，移除光罩24。

接下來，如第4圖所示，沉積一多晶矽層32。多晶矽層32的厚度大於厚度差異ΔH(介電層22之厚度與薄介電區域26之厚度之間的差異)為較佳。當多晶矽層32之沉積過程繼續進行時，可在内摻雜(in-situ doped)P-型或n-型雜質，例如磷，以提高多晶矽層32的傳導性。在另一實施方式中，也可使用其他雜質如砷。雖然也可使用硼，但由於硼的擴散距離相對較大，磷比硼更為理想。

接下來，如第5圖所示，進行化學機械研磨(CMP)以移除多餘的多晶矽層32並平坦化多晶矽層32的上表面。直接位於介電層22上方的區域中，多晶矽層32會薄化成厚度T1以適合作為麥克風的薄膜30，例如，介於大約1.7μm與大約2μm之間。薄膜30的厚度T1可少於約33%，且以少於多晶矽層32之厚度T2的大約25%為較佳。在另一實施方式中，多晶矽層32之直接位於介電層22上方的部分可用蝕刻來薄化，其中多晶矽層32之直接位於薄介電區域26上方的部分可以光罩來保護，以避免其在薄化製程期間被蝕刻掉。

參照第6圖，形成金屬層34，其可包括如銅、鋁、金、及/或類似的金屬。在第7圖中，圖樣化金屬層34以形成電極(包括電極36和38)。一範例電極的上視圖繪示於第11圖，其繪示由示於第6和7圖之製程所形成的電極36、電極38、及額外的電極37。

第8圖繪示了多晶矽薄膜30的圖樣化以在多晶矽薄膜30中形成複數個孔泂39。第11圖繪示第8圖中所顯示結構之上視圖，其中第8圖所示之剖面是以第11圖中之平面橫跨線8-8取得。請注意到電極36和38亦顯示在第8圖中，儘管他們可能不和孔洞32在同一平面。進一步來說，開口40是緊接薄膜30的邊緣部分形成，因此薄膜30與多晶矽層32的其餘部分是分離的。在整個發明說明中，圍繞薄膜30之多晶矽層32的其餘部分是稱為厚多晶矽區域32'。請注意到多晶矽薄膜30是附接至厚多晶矽部分30'，其係用以在即使介電層22被移除後穩固多晶矽薄膜30。

接下來，如第9圖所示，從基板20的背面進行蝕刻，形成開口42，介電層22的內部分透過此開口暴露出來。開口42要小到以使薄介電區域26不暴露出來為較佳。另一方面，開口42要大於薄膜30以使得當薄膜30回應於聲波而振動時，薄膜30有足夠的空間下移而不碰觸基板20為較佳。因此，在一實施方式中，在此結構之下視圖中，開口42也可具有圓形。在一實施方式中，使用深層蝕刻(deep reactive ionic etching,DRIE)來形成開口42。開口42的側壁可為傾斜或直線。

參照第10A圖，(例如)利用濕蝕刻來蝕刻介電層22。薄膜30的中心部分(圓形部分)因此自介電層22釋出。連接薄介電區域26與内在介電區域22之介電區域的過渡部分也被蝕刻。厚多晶矽區域32'(斜邊46接觸介電層22的斜邊28(參閱第3圖))的斜邊(側壁)46會因此暴露出來。傾斜角α和介電層22的分佈會因此轉移至厚多晶矽區域32'的側壁46。然而，保留薄介電區域26為較佳，這樣不僅接合厚多晶矽區域32'與基板20，而且電性絕緣厚多晶矽區域32'與基板20。注意到傾斜側壁46之上面部分距開口42之中心軸的距離是S1，而傾斜側壁46之下面部分距中心軸的距離S2，距離S2大於距離S1。

第11圖繪示了如第10A圖所示之結構的上視圖。注意到薄膜30係實體上且電性上與厚多晶矽區域32'分離，只有薄膜30的末端部分30'被固定住，而薄膜的中心部分是可自由震動的。因而形成了電容50。薄膜30作為電容50的第一電容板。電極34作為拾起薄膜30上之信號的電極。厚多晶矽區域32'作為電容50的第二電容板。電極36作為拾起厚多晶矽區域32'上之信號的電極。額外的電極37可與電極34和36同時形成，並可用於接地。

電容50的運作可以解釋如下。當薄膜30沒有接收到聲波時，薄膜30是位於原來的位置，如第10A圖所示。薄膜30與厚多晶矽區域32'之間的距離30係如D1所繪示。如果聲波是由薄膜30所接收，薄膜30會震動，並可如第10B圖所示之移至新的位置。薄膜30與厚多晶矽區域32'之間的距離改變為D2。如本技術領域所熟知的，電容的電容值是由電容板之間的距離所決定。因此，聲波導致電容50之電容值的改變，電容值的改變可透過電極36和38以電子信號改變的形式偵測到。電容50因此具有將聲波信號轉換成電子信號的功能，因此可作為麥克風。為了增加電容值變化的範圍，如第10A圖所示之距離D1以小於大約1μm為較佳，雖然也可使用更大的距離。

本發明的實施方式有幾個優點。本發明的麥克風實施方式只有一層多晶矽薄膜，並沒有其他直接位於單一薄膜上方或下方薄膜形成。本發明的麥克風實施方式因此不傾於存在雙多晶矽薄膜麥克風所具有的問題，也就是當水蒸氣存在時，二層薄膜粘在一起所造成的問題。此外，因為只需要形成一層薄膜，所以簡化了製程。也因而降低了製造成本和週期。

雖然已詳細敘述了本發明及其優點，應認知到，如後附之申請專利範圍所界定者為準，在不脫離本發明之精神和範圍內，當可作各種之更動、取代與潤飾。此外，本申請範圍並非用以限於發明說明中所描述之製程、機器、製品、及物質、手段、方法或步驟之組合物的特定實施方式。對本技術領域有通常知識者將自本發明之揭露中易於理解到，目前已有或以後將發展的製程、機器、製品、及物質、手段、方法或步驟之組合物，在實質上執行了與此處所描述之對應實施方式中相同的功能或達到了相同的結果時，皆可根據本發明來加以利用。因此，後附之申請專利範圍之目的是在其範圍中包括這種製程、機器、製品、及物質、手段、方法或步驟之組合物。此外，每一申請專利範圍構成單獨的實施方式，且各種申請專利範圍及實施方式的結合皆在本發明範圍內。

2．．．傳統的MEMS麥克風

4-6．．．多晶矽薄膜

8．．．電極

20．．．基板

22．．．介電層

24．．．光罩

26．．．薄介電區域

28．．．斜邊

α．．．傾斜角

30．．．薄膜

30'．．．末端部分

32．．．多晶矽層

32'．．．厚多晶矽區域

34．．．金屬層

36-38．．．電極

39．．．孔泂

40-42．．．開口

46．．．斜邊

50．．．電容

為讓本發明之上述和其他目的、特徵、優點與實施方式能更明顯易懂，所附圖式之說明如下：

第1圖繪示傳統的微機電系統(MEMS)麥克風，其包括形成一電容之二多晶矽薄膜；

第2至10B圖係本發明一實施方式之MEMS麥克風製造過程之中間階段的剖面視圖；以及

第11圖係繪示如第10A圖所示之MEMS麥克風實施方式的上視圖。

8．．．電極

30．．．薄膜

30'．．．末端部分

32'．．．厚多晶矽區域

36-38．．．電極

39．．．孔泂

40-42．．．開口

50．．．電容

Claims (30)

1. 一種積體電路，包含：一電容，包含：一第一電容板，由多晶矽所形成，其中該第一電容板包含一組態設定為回應於一聲波而振動之部分；以及一第二電容板，實質上圍繞該第一電容板，其中該第二電容板為固定且包含面向該第一電容板之傾斜邊緣。
2. 如申請專利範圍第1項所述之積體電路，不包含任何平行於且直接位於該第一電容板之上或之下的導電板，且其中該導電板係連接至一電極。
3. 如申請專利範圍第1項所述之積體電路，更包含一基板，平行於且位於該第二電容板之下，其中該基板包含一開口，實質上垂直對位於該第一電容板。
4. 如申請專利範圍第3項所述之積體電路，其中該開口具有一大於該第一電容板之部分。
5. 如申請專利範圍第3項所述之積體電路，其中該基板是一矽基板。
6. 如申請專利範圍第3項所述之積體電路，其中該第二電容板包含一開口，其中該第一電容板係於該開口內，且其中該開口於接近該基板之一側具有一較大尺寸，且於遠離該基板之一側具有一較小尺寸。
7. 如申請專利範圍第3項所述之積體電路，更包含一介電層，間隔該第二電容板與該基板，其中該介電層鄰接該第二電容板及該基板。
8. 如申請專利範圍第1項所述之積體電路，其中該些傾斜邊緣於垂直於該第一電容板之平行模面方向(in-plane directions)之平面的剖面視圖中為實質上連續。
9. 如申請專利範圍第1項所述之積體電路，其中該第二電容板包含摻雜多晶矽，且其中該第一電容板及該第二電容板係以一相同雜質摻雜，並具有一相同雜質濃度。
10. 一種積體電路，包含：一矽基板；一第一開口，自該矽基板之一上表面延伸至一下表面；一多晶矽區域，位於該矽基板表面；一第二開口，於該多晶矽區域中，其中該第一開口以及該第二開口係實質上縱向重疊以形成一持續開口；一第一金屬電極，鄰接該多晶矽區域； 一多晶矽薄膜，於該第二開口中，且不與該多晶矽區域電性連接，其中該多晶矽薄膜具有一與該多晶矽區域之一上表面呈實質水平的上表面，；以及一第二金屬電極，鄰接該多晶矽薄膜。
11. 如申請專利範圍第10項所述之積體電路，其中該多晶矽區域之一面向該第二開口之側壁為傾斜，且該第二開口之一頂部尺寸小於該第二開口之一個別底部尺寸。
12. 如申請專利範圍第11項所述之積體電路，其中該側壁具有一傾斜角，介於大約52度與大約54度之間。
13. 如申請專利範圍第10項所述之積體電路，其中該多晶矽薄膜以及該多晶矽區域包含具有實質一相同摻雜濃度之實質一相同雜質。
14. 如申請專利範圍第10項所述之積體電路，更包含一介電層，位於該多晶矽區域與該矽基板之間且鄰接該多晶矽區域與該矽基板，其中該介電層包含一第三開口，係為該連續開口之一部分。
15. 一種積體電路，包含：一矽基板；一介電層，形成於該矽基板上並接觸該矽基板； 一多晶矽區域，形成於該介電層上；一開口，自該矽基板之一下表面延伸至一位於該多晶矽區域之一上表面與一下表面之間的中間層；一第一金屬電極，形成於該多晶矽區域上並鄰接該多晶矽區域；一多晶矽薄膜，具有一面向該開口之下表面，以及與該多晶矽區域之該上表面呈水平之一上表面，其中該多晶矽薄膜由該多晶矽區域所圍繞且不與該多晶矽區域電性連接；以及一第二金屬電極，形成於該多晶矽薄膜上並鄰接該多晶矽薄膜。
16. 如申請專利範圍第15項所述之積體電路，其中該多晶矽區域具有位於內部且面向該開口之內側壁，且其中該些內側壁之上面部分較該些內側壁之下面部分接近該開口之一中心軸。
17. 如申請專利範圍第16項所述之積體電路，其中該些內側壁具有一傾斜角，介於大約52度與大約54度之間。
18. 如申請專利範圍第15項所述之積體電路，其中該多晶矽薄膜包含複數個穿透開口。
19. 如申請專利範圍第15項所述之積體電路，其中該 多晶矽薄膜以及該多晶矽區域包含一相同雜質，且具有一相同摻雜濃度。
20. 一種形成一積體結構的方法，該方法包含以下步驟：提供一矽基板；形成一介電層於該矽基板上並接觸該矽基板；形成一多晶矽區域於該介電層上；形成一多晶矽薄膜，具有一與該多晶矽區域之該上表面呈水平之上表面，其中該多晶矽薄膜由該多晶矽區域所圍繞且不與該多晶矽區域電性連接；形成一自該矽基板之一下表面延伸至該多晶矽薄膜之開口；一第一金屬電極，形成於該多晶矽區域上並鄰接該多晶矽區域；形成一第一金屬電極於該多晶矽區域上並鄰接該多晶矽區域；以及形成一第二金屬電極於該多晶矽薄膜上並鄰接該多晶矽薄膜。
21. 如申請專利範圍第20項所述之方法，其中該多晶矽區域包含面向該開口之傾斜內側壁，且其中該形成該多晶矽區域之步驟包含以下步驟：形成該介電層； 薄化該介電層之一外部部分以形成複數傾斜邊緣，該些傾斜邊緣連接該介電層之一內部部分至該介電層之外部部分之一剩餘層；坦覆性沉積(blanket depositing)一多晶矽層於該介電層上並鄰接該介電層，其中接觸該介電層之該多晶矽層之一部分具有一傾斜邊緣；以及移除該該介電層之該內部部分。
22. 如申請專利範圍第21項所述之方法，其中該形成該多晶矽區域之步驟及該形成該多晶矽薄膜之步驟包含以下步驟：於該沉積該多晶矽層之步驟之後，對該多晶矽層進行一化學機械研磨，其中直接位於該多晶矽層之內部部分之上之該多晶矽層之一剩餘部分形成該多晶矽薄膜，且其中該多晶矽層之一外部部分形成該多晶矽區域；以及進行一圖樣化步驟，以將該多晶矽薄膜自該多晶矽區域去除電性連接。
23. 如申請專利範圍第22項所述之方法，更包含藉由進行該圖樣化步驟而於該多晶矽薄膜中形成複數個孔洞之步驟。
24. 如申請專利範圍第21項所述之方法，其中該介電層之該些傾斜邊緣具有一傾斜角，介於大約52度與大約54度之間。
25. 一種形成一積體結構的方法，該方法包含以下步驟：提供一矽基板；形成一介電層於該矽基板上並接觸該矽基板，其中該介電層包含一內部部分及一圍繞該內部部分之外部部分；在不薄化該介電層之該內部部分之情況下，薄化該外部部分，其中該外部部分之一剩餘較底層形成一介電區域；形成一多晶矽層於該介電層之內部部分及該介電區域上；進行一化學機械研磨以平坦化該多晶矽層之一上表面以形成一直接位於該介電層之該內部部分之上之多晶矽薄膜，及一直接位於該介電區域之上之多晶矽區域；圖樣化該多晶矽薄膜以將該多晶矽薄膜自該多晶矽區域分開；形成一第一金屬電極於該多晶矽薄膜上並接觸該多晶矽薄膜，及一第二金屬電極於該多晶矽區域上並接觸該多晶矽區域；形成一自該矽基板之一下表面延伸之開口以曝露該介電層；以及移除該介電層之該內部部分。
26. 如申請專利範圍第25項所述之方法，其中，於該薄化之步驟後，該介電層之傾斜邊緣係形成以將該介電層 之該內部部分之一上表面連接至該介電區域之一上表面。
27. 如申請專利範圍第26項所述之方法，其中該些傾斜邊緣具有一傾斜角，介於大約52度與大約54度之間。
28. 如申請專利範圍第25項所述之方法，其中該薄化之步驟包含濕蝕刻之步驟。
29. 如申請專利範圍第25項所述之方法，其中該形成該多晶矽層之步驟包含以下步驟：將選自基本上由一p型雜質及一n型雜質所組成之族群之一雜質臨場摻入(in situ doping)該多晶矽層。
30. 如申請專利範圍第25項所述之方法，其中，於該移除該介電層之步驟後，該多晶矽薄膜係適應以回應於一聲波而振動。