TWI882225B - 用於電漿處理期間的自動靜電卡盤偏壓補償的電漿處理腔室和方法 - Google Patents

Abstract

本揭示內容的實施例與用於對基板進行脈衝直流(DC)偏壓和夾緊基板的系統相關。在一個實施例中，該系統包括電漿腔室，該電漿腔室具有用於支撐基板的靜電卡盤(ESC)。電極被嵌入在該ESC中，並且與偏壓和夾緊網路電性耦接。該偏壓和夾緊網路至少包括塑形DC脈衝電壓源和夾緊網路。該夾緊網路包括DC源和二極體，以及電阻器。該塑形DC脈衝電壓源和該夾緊網路並聯連接。該偏壓和夾緊網路自動維持實質恆定的夾緊電壓，該夾緊電壓是當用脈衝DC電壓對該基板進行偏壓時跨該電極和該基板的電壓降，這導致該基板的夾緊被改進。

Description

用於電漿處理期間的自動靜電卡盤偏壓補償的電漿處理腔室 和方法

本揭示內容的實施例大致與半導體製造中所使用的系統相關。更具體而言，本揭示內容的實施例與用於在電漿處理期間對基板偏壓和夾緊的系統相關。

離子轟擊經常被用作電漿蝕刻和電漿增強化學氣相沉積(PECVD)製程中的化學和物理製程的活化能來源，以供處理半導體基板。由電漿鞘加速的高能離子也是高度指向性的，並且可以用於蝕刻高縱橫比的特徵。依照慣例，可以使用來自射頻(RF)源的RF電源來對基板進行偏壓。RF源向嵌入在靜電卡盤(ESC)或陰極中的第一電極供應RF電壓。第一電極通過作為ESC的一部分的陶瓷層與處理腔室的電漿電容耦合。電漿鞘的非線性、類似二極體的性質導致施加的RF場的整流，使得在基板與電漿之間出現直流(DC)電壓降或自偏壓。這種電壓降決定了朝向基板加速的離子的平均能量。

ESC藉由向嵌入在ESC中的第二電極施加固定的DC電壓以在ESC與基板之間建立電場，來固定設置 在其上的基板。電場誘導相反極性的電荷分別積聚在基板和第二電極上。相反極化的電荷之間的靜電吸引力將基板拉向ESC，以固定基板。然而，靜電力可能受到向ESC中的第一電極供應的RF偏壓電源的影響，導致基板的夾緊不足或過度。此外，隨著大的偏壓電壓變成數千伏，自偏壓電壓相對於固定DC電壓的波動可能會導致電弧或基板的突然脫扣(de-clamping)和斷裂的風險增加。這在脈衝電壓類型的基板偏壓技術期間使用的非常高的偏壓功率(數千伏(kV)範圍)下尤其是一個問題。

因此，需要改進用於對基板進行偏壓和夾緊的系統。

本揭示內容的實施例可以提供一種電漿處理腔室，該電漿處理腔室包括基板支撐組件、波形產生器、第一電源輸送線路、夾緊網路、訊號偵測模組和控制器。該基板支撐組件包括基板支撐表面、第一偏壓電極和設置在該第一偏壓電極與該基板支撐表面之間的第一介電層。該第一電源輸送線路將該波形產生器與該第一偏壓電極電性耦接，其中該第一電源輸送線路包括阻斷電容器。該夾緊網路在該阻斷電容器與該偏壓電極之間的第一點處與該第一電源輸送線路耦接，該夾緊網路包括耦接在該第一點與地線之間的直流(DC)電壓源和耦接在該第一點與該直流(DC)電壓源的輸出之間的阻斷電阻器。該訊號偵測模組被配置為從第一訊號線接收第一電訊號，該 第一訊號線在設置在該阻斷電容器與該偏壓電極之間的點處與該第一電源輸送線路耦接。該控制器被配置為與該訊號偵測模組通訊，並且由於在接收到的該電訊號內所接收到的資訊，控制由該直流(DC)在該第一點處向該第一電源輸送線路供應的電壓的大小。

本揭示內容的實施例可以進一步提供一種電漿處理腔室，該電漿處理腔室包括基板支撐組件、波形產生器、第一電源輸送線路、夾緊網路和訊號偵測模組。該第一電源輸送線路將該波形產生器與該第一電極電性耦接，其中該第一電源輸送線路包括阻斷電容器。該夾緊網路在該阻斷電容器與該第一電極之間的第一點處與該第一電源輸送線路耦接，該夾緊網路包括耦接在該第一點與地線之間的直流(DC)電壓源和耦接在該第一點與該直流(DC)電壓源之間的阻斷電阻器。該訊號偵測模組被配置為從第一訊號線接收第一電訊號，該第一訊號線在設置在該阻斷電容器與該第一電極之間的點處與該第一電源輸送線路耦接。

本揭示內容的實施例可以進一步提供一種用於對基板進行電漿處理的方法，該方法包括以下步驟：在處理腔室的處理區域內產生電漿，其中該處理區域包括基板支撐件，該基板支撐件包括基板支撐表面、第一偏壓電極和設置在該第一偏壓電極與該基板支撐表面之間的第一介電層；在第一時間段期間，從波形產生器通過第一電源輸送線路向該第一偏壓電極輸送複數個脈衝電壓波 形，其中該第一電源輸送線路包括設置在該波形產生器與該偏壓電極之間的阻斷電容器；在整個第二時間段期間停止向該第一偏壓電極輸送該複數個脈衝電壓波形；從夾緊網路向該第一偏壓電極施加第一夾緊電壓；藉由從訊號線接收電訊號，來在該第一時間段期間偵測輸送的該複數個脈衝電壓波形中的一者或多者的至少一個特性，該訊號線在設置在該阻斷電容器與該偏壓電極之間的第一點處與該第一電源輸送線路耦接；在該第二時間段期間偵測從該訊號線所接收的電訊號的至少一個特性；以及基於在該第一時間段和該第二時間段期間的輸送的該複數個脈衝電壓波形中的該一者或多者的偵測到的該特性和從該訊號線所接收的該電訊號的該至少一個特性，來調整向該第一偏壓電極施加的該第一夾緊電壓。

本揭示內容的實施例可以進一步提供一種用於對基板進行電漿處理的方法，該方法包括以下步驟：在處理腔室的處理區域內產生電漿，其中該處理區域包括基板支撐件，該基板支撐件包括基板支撐表面、第一偏壓電極和設置在該第一偏壓電極與該基板支撐表面之間的第一介電層；在第一時間段期間，從波形產生器通過第一電源輸送線路向該第一偏壓電極輸送一個或多個波形；在第二時間段內停止向該第一偏壓電極輸送該一個或多個波形；從夾緊網路向該第一偏壓電極施加第一夾緊電壓；藉由從訊號線接收電訊號，來在該第一時間段期間偵測該一個或多個波形的至少一個特性，該訊號線在設置在該第一 電源輸送線路上的第一點處與該第一電源輸送線路耦接；在該第二時間段期間偵測從該訊號線所接收的電訊號的至少一個特性；以及基於在該第一時間段期間的從該訊號線所接收的該一個或多個波形的偵測到的該特性和在該第二時間段期間的從該訊號線所接收的該電訊號的偵測到的該至少一個特性，來調整向該第一偏壓電極施加的該第一夾緊電壓。

100:處理腔室

101:電漿

103:基板

104:電極

105:基板支撐件

106:同軸線

107:支撐基部

108:襯墊

109:電漿屏

110:石英管

111:絕緣板

112:接地板

113:腔室主體

114:邊緣環

115:邊緣控制電極

116:夾緊網路

117:記憶體

118:RF產生器

119:處理氣體源

120:資料獲取模組

121:處理器

122:側壁

123:資料獲取控制器

124:腔室基部

125:反饋處理器

126:控制器

127:真空出口

128:氣體入口

129:處理區域

130:負載

131:腔室蓋

133:CPU

134:記憶體

135:支援電路

136:基板支撐組件

138:支撐軸桿

150:PV波形產生器

151:濾波器組件

157:電源輸送線路

158:電源輸送線路

160:RF產生器組件

161:第一濾波器組件

162:RF匹配電路

163:RF源組件

167:RF電源輸送線路

181:RF波形

182:第一輸入脈衝電壓波形

187:訊號線

188:訊號偵測模組

191:靜電卡盤(ESC)

192:訊號線

196:第一PV源組件

197:第二PV源組件

300:系統

301:PV波形

302:PV波形

303:PV波形

304:PV波形

310:突發開期

312:電漿弛豫期

314:非突發期

316:突發

317:循環

321:訊號線

322:訊號線

323:訊號線

324:訊號線

325:訊號線

350:通訊鏈路

401:PV波形

402:PV波形

420:點

421:點

422:點

433:曲線

436:電極電勢曲線

450:鞘塌縮階段

451:鞘形成階段

452:離子電流階段

461:脈衝

462:突發

490:突發系列

491:突發

492:突發

493:突發關期

494:突發

500:系統

501:RF波形

502:RF波形

503:RF波形

504:RF波形

510:突發期

512:電漿弛豫期

514:非突發期

516:突發

600:方法

602:操作

604:操作

605:電壓決定過程

606:操作

608:操作

610:操作

612:操作

614:操作

616:操作

650:方法

652:操作

654:操作

656:操作

659:操作

105A:基板接收表面

105B:介電材料

105C:介電層

105D:靜電卡盤(ESC)組件

116A:偏壓補償模組

122₁-122_n:獲取通道

125A:資料通訊接口

171₁-171_n:調節電路

172₁-172_n:輸入通道

為了能夠詳細理解本揭示內容的上述特徵，可以藉由參考實施例獲得上文簡要概述的本揭示內容的更詳細的描述，其中一些實施例在附圖中被說明。然而，需要注意的是，附圖只說明示例性的實施例，因此不應被視為對該等實施例的範圍的限制，並且可以接受其他同等有效的實施例。

圖1A是依據一個實施例，配置為實行本文所述的方法的處理腔室的示意橫截面圖。

圖1B是依據一個實施例，圖1A所示的處理腔室的一部分的特寫示意橫截面圖。

圖1C是依據一個實施例，可以用於圖1A所示的製程腔室的庫侖式靜電卡盤(ESC)的功能等效電路圖。

圖1D是依據一個實施例，可以用於圖1A所示的製程腔室的約翰森-拉赫貝克式(Johnsen-Rahbek)靜電卡盤(ESC)的功能等效電路圖。

圖1E是依據一個實施例，說明圖1A所示的包括反饋迴路的處理腔室的示例的示意圖。

圖2A是依據一個實施例，可以用來在製程腔室中產生負脈衝的系統的功能等效電路圖。

圖2B是依據一個實施例，可以用來在製程腔室中產生正脈衝的系統的功能等效電路圖。

圖3A說明依據一個實施例，在圖3B所示的功能等效電路圖的不同部分處建立的脈衝電壓(PV)波形的示例。

圖3B是依據一個實施例，說明可以用來執行本文所述的一個或多個方法的系統的電路圖。

圖4A說明依據一個實施例，在偏壓電極和基板處建立的負脈衝電壓(PV)波形的示例。

圖4B-4D說明依據一個或多個實施例，一系列脈衝電壓(PV)波形突發的示例。

圖5A是依據一個實施例，可以用來向製程腔室內的電極輸送RF波形的系統的功能等效電路圖。

圖5B說明依據一個實施例，在圖5A所示的功能等效電路圖的不同部分處建立的RF波形的示例。

圖6A-6B是依據一個或多個實施例，說明在電漿處理期間對基板進行偏壓和夾緊的方法的過程流程圖。

為了便於了解，在可能的情況下，使用了相同的附圖標記來表示圖式中共有的相同元素。可以預期，一 個實施例的元素和特徵可以有益地併入其他實施例，而無需另外敘述。

本文所提供的揭示內容的實施例包括一種用於在處理腔室中對基板進行電漿處理的裝置和方法。本文所揭露的實施例中的一者或多者的態樣包括一種在處理期間可靠地對基板進行偏壓和夾緊以改進電漿處理結果的系統和方法。本揭示內容的實施例可以包括一種用於在電漿製程期間對基板進行偏壓和夾緊時，提供脈衝電壓(PV)波形的裝置和方法，該PV波形從一個或多個脈衝電壓(PV)產生器輸送到處理腔室內的一個或多個電極。在一些實施例中，射頻(RF)產生的RF波形從RF產生器提供到處理腔室內的一個或多個電極，以在處理腔室內建立和維持電漿，而從PV產生器輸送的PV波形被配置為在基板的整個表面上建立幾乎恆定的鞘電壓。在基板的整個表面上所建立的幾乎恆定的鞘電壓可以在處理腔室內進行的一個或多個電漿處理步驟期間在基板的表面處產生理想的離子能量分佈函數(IEDF)。在一些實施例中，PV波形由PV產生器所建立，該PV產生器與設置在基板支撐組件內的偏壓電極電性耦接，該基板支撐組件設置在電漿處理腔室內。

在一些電漿製程期間，離子藉由形成在電子排斥鞘中的電壓降有目的地朝向基板加速，該電子排斥鞘形成在放置在基板支撐組件的頂部上的基板上方。雖然不打 算限制本文所提供的揭示內容的範圍，基板支撐組件在本文中通常稱為「陰極組件」或「陰極」。圖1A是處理腔室100的示意橫截面圖，電漿101在基板103上進行的電漿製程期間在處理腔室100中形成。在本文所揭露的電漿處理方法中的一者或多者期間，在電漿處理期間，一般藉由使用脈衝電壓(PV)波形產生器150來形成離子加速陰極鞘，PV波形產生器150被配置為在設置在基板支撐組件136內的偏壓電極104(圖1A-1B)處建立脈衝電壓波形。在一些實施例中，基板支撐組件136(圖1A)包括基板支撐件105和支撐基部107。基板支撐件105可以包括靜電卡盤(ESC)組件105D，它被配置為在基板接收表面105A上「夾緊」或「卡緊」(例如保持)基板103。在一些實施例中，偏壓電極104形成卡緊電極的一部分，它藉由形成於靜電卡盤(ESC)組件105D內的介電材料105B(圖1B)的薄層與基板分開，以及設置在邊緣環114內或下方的可選的邊緣控制電極115，當基板103設置在基板支撐組件136的基板支撐表面105A上時，邊緣環114環繞基板103。

在電漿處理期間，形成在處理腔室100的處理區域129中的真空壓力導致設置在其中的部件的表面之間(例如基板支撐件105的介電材料與設置在基板接收表面105A上的基板103之間)的熱傳導不良，這減少了基板支撐件加熱或冷卻基板103的效果。因此，通常需要在設置在基板103的非元件側表面與基板支撐件105的基 板接收表面105A之間的容積(未示出)內將導熱惰性傳熱氣體(一般是氦氣)引入並維持在增加的壓力(例如背側壓力)下，以改進其間的傳熱。由傳熱氣體源(未示出)所提供的傳熱氣體通過氣體連通路徑(未示出)流動到背側容積，該氣體連通路徑通過支撐基部107設置並且進一步通過基板支撐件105設置。

為了能夠在基板後面形成更高的相對壓力，藉由使用偏壓和夾緊網路(在本文中也簡稱為夾緊網路116)來向偏壓電極104施加夾緊電壓以將基板103「夾緊」或「卡緊」到基板接收表面105A。在一些實施例中，夾緊網路116包括DC電壓源P₂(圖2A-2B)、阻斷電阻器R₁(圖2A-2B)和二極體D₁(圖2A)，並且在一些配置中也將包括電阻器R₂(圖2A-2B)和電容器C₆(圖2A-2B)。二極體D₁的存在用來在偏壓電極104處建立的波形與在基板表面處建立的波形之間維持恆定的電壓差。在一些實施例中，PV波形產生器150和夾緊網路116並聯連接。夾緊網路116自動調整向偏壓電極104施加的夾緊電壓，以將夾緊電壓維持在期望的夾緊電壓水平，以改進在基板103上實現的電漿處理製程結果，並且確保夾緊的基板103在處理期間不因施加過大的夾緊電壓或施加過小的夾緊電壓而損傷。施加過大的夾緊電壓可能增加「去卡緊」時間(例如讓形成在基板中的電荷消散以減少基板103與基板接收表面105A的吸引力所需的時間)，和/或由於向基板103施加過大的「夾緊力」或「卡緊力」 而導致基板斷裂，和/或導致基板背側與夾緊電壓104之間的薄介電體破裂。施加過小的夾緊電壓可能導致基板103在處理期間與基板接收表面105A失去緊密接觸。背側氦氣可能洩漏到電漿腔室中，並且電漿物種也可能洩漏到基板背側處的位置中，導致基板背側處的壓力和氣體組成物突然改變。這種突然的改變可能會點燃基板背側處的電漿，從而損傷基板和靜電卡盤。

由於向設置在電漿處理腔室內的一個或多個電極施加脈衝電壓(PV)或RF偏壓，形成在處理區域129中的電漿101的電漿電勢發生變化。如下面進一步論述的，為了在電漿製程期間可靠地產生期望的夾緊電壓V_DCV，當在處理期間控制向夾緊電極和基板103施加的夾緊電壓時，需要考慮到電漿電勢的變化。在一個示例中，電漿電勢的變化將發生在多個脈衝PV波形的每個脈衝內，並且也隨著由PV波形產生器150輸送的PV波形的特性在向偏壓電極施加的脈衝電壓偏壓參數在基板處理配方內或在不同的基板處理配方之中被變更時改變而發生。提供恆定夾緊電壓並且不考慮到和調整電漿電勢的波動的傳統基板夾緊系統(例如靜電卡盤)通常會提供不良的電漿處理結果和/或在處理期間損傷基板。

然而，可靠地實時測量或決定電漿電勢的變化使得它們可以在處理期間被考慮到的能力並不是項簡單的任務。可靠地測量電漿電勢的波動或變化使得可以在能夠依序處理多個基板的值得生產的電漿處理腔室中對夾 緊電壓進行理想調整的能力是個額外的挑戰。測量電漿電勢和基板DC偏壓的傳統方法需要使用探針來直接測量基板表面的電勢，對於非生產的實驗室測試而言是很好的，但是它們在腔室中的存在可能影響電漿處理結果。估算電漿電勢和基板DC偏壓的傳統方法很複雜，並且需要使用一個或多個模型來將直接測得的基板表面DC偏壓與要在少數校準條件下的RF匹配測量的電壓、電流和相位資料相關聯，並且當用於生產元件製造製程時使用該模型來估算電漿電勢和基板DC偏壓。本文所述的裝置和方法可以用來可靠地決定作為時間的函數的電漿電勢，然後基於測得的電漿電勢來對夾緊電壓提供調整。

電漿處理腔室示例

圖1A說明處理腔室100，在電漿處理期間，在處理腔室100中形成了複合負載130(圖2A-2B)。圖1B是依據一個實施例，圖1A所示的基板支撐組件136的一部分的特寫示意橫截面圖。一般而言，處理腔室100被配置為利用一個或多個PV波形產生器150和/或一個或多個RF產生器118來在電漿處理期間在處理區域129中產生、控制和維持電漿101。圖2A和2B說明了電路或系統的不同配置，該電路或系統被配置為向設置在處理腔室100中的偏壓電極104輸送從PV波形產生器150提供的複數個電壓脈衝。圖2A和2B所示的PV波形產生器150 設置在第一PV源組件196(圖1A)內，第一PV源組件196設置在處理腔室100內。

依據一個或多個實施例，處理腔室100被配置為實行本文所提出的偏壓方案中的一者或多者。在一個實施例中，處理腔室100是電漿處理腔室，例如反應離子蝕刻(RIE)電漿腔室。在一些其他的實施例中，處理腔室100是電漿增強沉積腔室，例如電漿增強化學氣相沉積(PECVD)腔室、電漿增強物理氣相沉積(PEPVD)腔室或電漿增強原子層沉積(PEALD)腔室。在一些其他的實施例中，處理腔室100是電漿處理腔室或基於電漿的離子植入腔室，例如電漿摻雜(PLAD)腔室。在一些實施例中，電漿源是電容耦合電漿(CCP)源，它包括設置在處理區域129中面向基板支撐組件136的電極(例如腔室蓋131)。如圖1A所示，相對的電極(例如腔室蓋131，它與基板支撐組件136相對地放置)與地線電性耦接。然而，在其他替代實施例中，相對的電極與RF產生器電性耦接。在又其他的實施例中，處理腔室100可以替代性地或附加性地包括與射頻(RF)電源電性耦接的感應耦合電漿(ICP)源。

處理腔室100也包括腔室主體113，腔室主體113包括腔室蓋131、一個或多個側壁122和腔室基部124，它們界定處理區域129。該一個或多個側壁122和腔室基部124一般包括尺寸和形狀被調整為為處理腔室100的元件形成結構支撐的材料，並且被配置為在電漿 101在處理期間在處理腔室100的處理區域129中維持的真空環境內被產生時承受向它們施加的壓力和添加的能量。在一個示例中，該一個或多個側壁122和腔室基部124由金屬所形成，例如鋁、鋁合金或不銹鋼。通過腔室蓋131設置的氣體入口128用來從與之流體連通的處理氣體源119向處理區域129提供一種或多種處理氣體。基板103通過該一個或多個側壁122中的一者中的開口(未示出)被裝載到處理區域129中並從處理區域129移除，在基板103的電漿處理期間，該開口用縫閥(未示出)密封。在本文中，使用升降銷系統(未示出)來將基板103傳輸到基板支撐件105的基板接收表面105A和從基板接收表面105A傳輸。

處理腔室100進一步包括系統控制器126，它在本文中也稱為處理腔室控制器。系統控制器126在本文中包括中央處理單元(CPU)133、記憶體134和支援電路135。系統控制器126用來控制用來處理基板103的製程序列，包括本文所述的基板偏壓方法。CPU 133是配置為用於工業環境以供控制與之相關的處理腔室和子處理器的通用電腦處理器。本文所述的記憶體134(它一般是非揮發性記憶體)可以包括隨機存取記憶體、唯讀記憶體、軟碟或硬碟機，或其他合適形式的本端或遠端的數位儲存器。支援電路135常規上與CPU 133耦接，並且包括快取記憶體、時脈電路、輸入/輸出子系統、電源等等，和上述項目的組合。軟體指令(程式)和資料可以被編碼 並儲存在記憶體134內，用於指示CPU 133內的處理器。由系統控制器126中的CPU 133可讀取的軟體程式(或電腦指令)決定哪些任務是處理腔室100中的部件可進行的。優選的是，由系統控制器126中的CPU 133可讀取的程式包括代碼，該代碼當由處理器(CPU 133)執行時，進行與監測和執行本文所述的電極偏壓方案相關的任務。該程式將包括指令，該等指令用來控制處理腔室100內的各種硬體和電氣部件，以進行用來實施本文所述的在電漿製程期間可靠地對基板進行偏壓和夾緊的電極偏壓方案和方法的各種製程任務和各種製程序列。在一個實施例中，該程式包括指令，該等指令用來進行下面關於圖6A-6B所描述的操作中的一者或多者。

在一些實施例中，包括RF產生器118和RF產生器組件160的RF源組件163一般被配置為基於從控制器126提供的控制訊號來以期望的實質固定的正弦波形頻率向支撐基部107輸送期望量的連續波(CW)或脈衝RF電源。在處理期間，RF源組件163被配置為向設置在基板支撐件105附近和基板支撐組件136內的支撐基部107輸送RF電源。向支撐基部107輸送的RF電源被配置為點燃並維持藉由使用設置在處理區域129內的處理氣體來形成的處理電漿101。在一些實施例中，支撐基部107是RF電極，該RF電極經由RF匹配電路162和第一濾波器組件161與RF產生器118電性耦接，RF匹配電路162和第一濾波器組件161兩者設置在RF產生器組件 160內。第一濾波器組件161包括一個或多個電氣元件，該一個或多個電氣元件被配置為實質防止由PV波形產生器150的輸出所產生的電流通過RF電源輸送線路167流動和損傷RF產生器118。第一濾波器組件161對從PV波形產生器150內的PV脈衝產生器P₁所產生的PV訊號起著高阻抗(例如高Z)的作用，因此抑制電流流動到RF匹配電路162和RF產生器118。

在一些實施例中，RF產生器組件160和RF產生器118用來使用設置在處理區域129中的處理氣體和由RF產生器118向支撐基部107提供的RF電源所產生的場，來點燃並維持處理電漿101。處理區域129通過真空出口127與一個或多個專用真空泵流體耦接，該一個或多個專用真空泵將處理區域129維持在亞大氣壓力條件並從其中抽空處理氣體和/或其他氣體。設置在處理區域129中的基板支撐組件136設置在支撐軸桿138上，支撐軸桿138被接地並且通過腔室基部124延伸。然而，在一些實施例中，RF產生器組件160被配置為向設置在基板支撐件105而不是支撐基部107中的偏壓電極104輸送RF電源。

如上面簡述的基板支撐組件136一般包括基板支撐件105(例如ESC基板支撐件)和支撐基部107。在一些實施例中，基板支撐組件136可以另外包括絕緣板111和接地板112，如下面進一步論述。支撐基部107藉由絕緣板111與腔室基部124電性隔離，並且接地板112 介於絕緣板111與腔室基部124之間。基板支撐件105與支撐基部107熱耦接並且設置在其上。在一些實施例中，支撐基部107被配置為在基板處理期間調節基板支撐件105和設置在基板支撐件105上的基板103的溫度。在一些實施例中，支撐基部107包括設置在其中的一個或多個冷卻通道(未示出)，該一個或多個冷卻通道與冷卻劑源(未示出)流體耦接和流體連通，例如具有相對較高的電阻的致冷劑源或水源。在一些實施例中，基板支撐件105包括加熱器(未示出)，例如嵌入在其介電材料中的電阻式加熱元件。在本文中，支撐基部107由耐腐蝕的導熱材料所形成，例如耐腐蝕的金屬，例如鋁、鋁合金或不銹鋼，並且用黏著劑或藉由機械手段與基板支撐件耦接。

一般而言，基板支撐件105由介電材料所形成，例如本體(bulk)燒結陶瓷材料，例如耐腐蝕的金屬氧化物或金屬氮化物材料，例如氧化鋁(Al₂O₃)、氮化鋁(AlN)、氧化鈦(TiO)、氮化鈦(TiN)、氧化釔(Y₂O₃)、上述項目的混合物，或上述項目的組合。在本文的實施例中，基板支撐件105進一步包括嵌入在其介電材料中的偏壓電極104。在一個配置中，偏壓電極104是卡緊極，用來將基板103固定(即卡緊)到基板支撐件105的基板接收表面105A，並且使用本文所述的脈衝電壓偏壓方案中的一者或多者相對於處理電漿101對基板103進行偏壓。一般而言，偏壓電極104由一個或多 個導電零件所形成，例如一個或多個金屬網、金屬箔、金屬板，或上述項目的組合。

靜電卡盤(ESC)內的偏壓電極104與偏壓和夾緊網路116電性耦接，它們示於圖1A和2A-2B中。偏壓和夾緊網路116包括DC電壓源P₂。在電漿處理期間，當脈衝電壓波形產生器(PVWG)150向偏壓電極104施加複數個PV波形時，夾緊網路116自動維持夾緊電壓，該夾緊電壓是跨偏壓電極104和基板103的恆定電壓降，導致對基板103的夾緊被改進。下面將結合圖2A-4C進一步描述夾緊網路116。在一些實施例中，夾緊網路116被配置為在處理期間向偏壓電極104提供卡緊電壓，例如約-10,000伏特(V)與約10,000V之間的靜態DC電壓，例如-3,000伏特(V)至約3,000V。

參照圖1A，基板支撐組件136可以進一步包括邊緣控制電極115，邊緣控制電極115放置在邊緣環114下方並環繞偏壓電極104，使得當被偏壓時，由於其相對於基板103的位置，它可以影響或變更產生的電漿101的在基板103的邊緣處或外面的一部分。邊緣控制電極115可以藉由使用脈衝電壓波形產生器(PVWG)150來偏壓，它與用來對偏壓電極104進行偏壓的脈衝電壓波形產生器(PVWG)150不同。在一些實施例中，邊緣控制電極115可以藉由使用脈衝電壓波形產生器(PVWG)150來偏壓，它也用來藉由分割電源的一部分給邊緣控制電極115來對偏壓電極104進行偏壓。在一 個配置中，第一PV源組件196的第一PV波形產生器150被配置為對偏壓電極104進行偏壓，並且第二PV源組件197的第二PV波形產生器150被配置為對邊緣控制電極115進行偏壓。在一個實施例中，邊緣控制電極115位在基板支撐件105的區域內，如圖1A所示。一般而言，對於配置為處理圓形基板的處理腔室100而言，邊緣控制電極115的形狀是環形，由導電材料製成並且被配置為環繞偏壓電極104的至少一部分，如圖1A所示。在一些實施例中，如圖1A所示，邊緣控制電極115包括導電網、導電箔或導電板，它離基板支撐件105的表面105A的距離(即Z方向)與偏壓電極104類似。在一些其他的實施例中，邊緣控制電極115包括位在石英管110的區域上或內的導電網、導電泊或導電板，該區域環繞偏壓電極104和/或基板支撐件105的至少一部分。或者，在一些其他的實施例中，邊緣控制電極115位在邊緣環114內或與之耦接，邊緣環114設置在基板支撐件105附近。在這種配置中，邊緣環114由半導體或介電材料(例如AlN等等)所形成。

參照圖1A，第二PV源組件197包括夾緊網路116，使得向邊緣控制電極115施加的偏壓的配置可以與由耦接在第一PV源組件196內的夾緊網路116向偏壓電極104施加的偏壓類似。向偏壓電極104和邊緣控制電極115施加類似地配置的PV波形和夾緊電壓可以有助於改進處理期間的基板的整個表面上的電漿均勻性，因此改進 了電漿處理製程結果。雖然為了易於論述，本文所述的各種方法主要論述用來決定要向偏壓電極104施加的理想夾緊電壓V_DCV或DC偏壓電壓(例如等式(15)和/或(16))的方法，但此論述不旨在限制本文所提供的揭示內容的範圍，因為本文所述的操作或方法中的一者或多者也可以用來決定並控制要由第二PV源組件197的夾緊網路116向邊緣控制電極115施加的偏壓。在一個示例中，關於圖6A-6B揭露的操作可以在電漿處理期間同時應用於偏壓電極104和邊緣控制電極115。

在一些實施例中，處理腔室100進一步包括石英管110或項圈，它至少部分地環繞基板支撐組件136的一部分，以防止基板支撐件105和/或支撐基部107與腐蝕性的處理氣體或電漿、清潔氣體或電漿或上述項目的副產物接觸。一般而言，石英管110、絕緣板111和接地板112被襯墊108環繞。在一些實施例中，電漿屏109位在陰極襯墊108與側壁122之間，以防止電漿在襯墊108與該一個或多個側壁122之間的電漿屏109下方的容積中形成。

圖1B是基板支撐組件136的特寫圖，它包括基板支撐組件136的一個或多個實施例內的各種結構元件的電氣特性的簡化電氣示意表示。基板支撐組件136包括基板支撐件105、支撐基部107、絕緣板111和接地板112，它們各自將被依次論述。

結構上，在靜電卡盤(ESC)191版本的基板支撐件105中，偏壓電極104藉由介電材料105B的層與基板支撐件105的基板接收表面105A隔開。一般而言，靜電卡盤(ESC)191可以分為兩大類靜電卡盤，即庫侖式ESC或約翰森-拉赫貝克式ESC。取決於靜電卡盤(ESC)191的類型(例如庫侖式ESC或約翰森-拉赫貝克式ESC)，用來描述偏壓電極104與電漿101的電氣耦合的有效電路元件將有一些差異。圖1C是依據一個實施例，可以用於圖1A所示的製程腔室的庫侖式ESC的功能等效電路圖。圖1D是依據一個實施例，可以用於圖1A所示的製程腔室的約翰森-拉赫貝克式(Johnsen-Rahbek)ESC的功能等效電路圖。

在最簡單的情況(例如庫侖式ESC情況)下，介電材料105B的層將包括電容C₁，如圖1B-1C、2A和3B所示。一般而言，介電材料(例如氧化鋁(Al₂O₃)等等)105B的層的厚度介於約0.1mm與約1mm之間，例如介於約0.1mm與約0.5mm之間，例如為約0.3mm。在一些實施例中，介電材料和層厚度可以被選擇為使得介電材料層的電容C₁例如介於約5nF與約100nF之間，例如介於約7與約20nF之間。

在更複雜的情況(例如約翰森-拉赫貝克式ESC的情況)下，電路模型包括電容C₁，它與介電材料電阻R_JR和間隙電容C_JR並聯耦接，如圖1D所示。在「約翰森-拉赫貝克式ESC」的情況下，ESC介電層是「漏電 的」，因為它不是完美的絕緣體並且具有一定的導電率，因為，例如，介電材料可能是介電係數(ε)為約9的摻雜氮化鋁(AlN)。與庫侖式卡盤相同，通過介電材料105B的薄層和用氦氣填充的間隙，在電極104與基板103之間存在直接電容C₁。約翰森-拉赫貝克式ESC內的介電層的體積電阻率小於約10¹²歐姆-厘米(Ω-cm)，或小於約10¹⁰Ω-cm，或甚至在10⁸Ω-cm與10¹²Ω-cm之間的範圍中，因此介電材料105B的層的介電材料電阻R_JR是在10⁶-10¹¹Ω的範圍中。因為間隙一般被形成於基板支撐表面105A與基板103的表面之間，間隙電容C_JR用來計及基板103與基板支撐表面105A之間含有氣體的空間。可以預期，間隙電容C_JR的電容比電容C₁大一些。

為了便於論述，因為基板103一般是由半導體材料和介電材料製成的，在底表面和頂表面上具有薄本徵介電層，所以基板103的底部介電層可以被認為在電氣上是設置在偏壓電極104與基板接收表面105A之間的介電層的一部分。因此，在一些應用中，形成於偏壓電極104與基板103的頂表面之間的有效電容C_E(未示出)可以近似於介電材料105B和基板底層的組合串聯電容(即基板電容C_sub(圖1B))。在庫侖式卡盤的情況下，因為基板電容C_sub一般非常大(>100nF)，或基板可能是導電的(電容無限大)，所以串聯電容由電容C₁所主導。在約翰森-拉赫貝克式ESC的情況下，假設基板電容C_sub 一般非常大，用於夾緊基板的有效電容C_E將由DC夾緊電壓的間隙電容C_JR所主導(圖1D)。頂部介電材料105B的有限電阻導致電阻R_JR與間隙電容C_JR串聯，這兩者與電極104與基板103之間的直接耦接C₁並聯。C1是在電漿處理期間將RF頻率電壓從電極104耦合到基板103的電容。。

回到圖1B，形成於基板支撐組件136內的電路的電氣示意表示包括支撐基部介電層電容C₂，它代表位在支撐基部107與偏壓電極104之間的介電層的電容。在一些實施例中，設置在支撐基部107與偏壓電極104之間的介電材料105C的部分的厚度大於設置在偏壓電極104與基板103之間的介電材料105B的厚度。在一些實施例中，用來在偏壓電極的兩側形成介電層的介電材料是相同的材料，並且形成基板支撐件105的結構主體。在一個示例中，在延伸於支撐基部107與偏壓電極104之間的方向上測得的介電材料105C(例如Al₂O₃或AlN)的厚度大於1mm，例如具有約1.5mm與約100mm之間的厚度。支撐基部介電層電容C2的電容一般會介於約0.5與約10奈法拉(nF)之間。

形成於基板支撐組件136內的電路的電氣示意表示也包括支撐基部電阻R_P、絕緣板電容C₃，和一端與地線耦接的接地板電阻R_G。因為支撐基部107和接地板112一般由金屬材料所形成，支撐基部電阻R_P和接地板電阻R_G相當低，例如小於幾毫歐姆。絕緣板電容C₃代 表位在支撐基部107的底表面與接地板112的頂表面之間的介電層的電容。在一個示例中，絕緣板電容C₃的電容介於約0.1與約1nF之間。

回到圖1A，第一PV源組件196的PV波形產生器150向偏壓電極104提供PV波形，並且第二PV源組件197的PV波形產生器150向邊緣控制電極115提供PV波形。脈衝電壓波形被提供給設置在處理腔室100內的負載(例如複合負載130)。PV波形產生器150包括PV產生器P1，例如圖2A中的PV產生器P1_A或圖2B中的PV產生器P1_B，它通過電源輸送線路157與偏壓電極104耦接。雖然無意限制本文所提供的揭示內容的範圍，並且為了簡化論述，在圖2A和2B中沒有示意性地示出RF組件(例如RF產生器組件160和RF產生器118)和第二PV源組件197內的部件。並來自PV波形產生器150中的每一者的PV波形的輸送的整體控制是藉由使用從控制器126提供的訊號來控制的。在一個實施例中，如圖2A和2B所示，PV波形產生器150被配置為藉由使用來自電晶體-電晶體邏輯(TTL)源的訊號，以預定長度的時間間隔輸出週期性電壓函數。週期性電壓函數可以是預定的負或正電壓與零之間的兩態DC脈衝。在一個實施例中，PV波形產生器150被配置為藉由以預定的速度重複關閉和打開一個或多個開關，來在定期重複的預定長度的時間間隔期間跨其輸出(即對地)維持預定、實質恆定的負電壓。在一個示例中，在脈衝間隔的第一階段期間，第一開 關用來將高電壓源與偏壓電極104連接，並且在脈衝間隔的第二階段期間，第二開關用來將偏壓電極104與地線連接。在另一個實施例中，如圖2B所示，PV波形產生器150被配置為藉由以預定的速度重複關閉和打開其內部開關(未示出)，來在定期重複的預定長度的時間間隔期間跨其輸出(即對地)維持預定、實質恆定的正電壓。在圖2B所示的實施例的一個配置中，在脈衝間隔的第一階段期間，第一開關用來將偏壓電極104與地線連接，並且在脈衝間隔的第二階段期間，第二開關用來將高電壓源與偏壓電極104連接。在圖2B所示的實施例的替代配置中，在脈衝間隔的第一階段期間，第一開關置於打開狀態，使得偏壓電極104與高電壓源斷開，並且偏壓電極104通過阻抗網路(例如串聯連接的電感器和電阻器)與地線耦接。然後，在脈衝間隔的第二階段期間，第一開關置於關閉狀態，以將高電壓源與偏壓電極104連接，而偏壓電極104保持通過阻抗網路與地線耦接。

在圖2A-2B中，PV波形產生器150已經被精簡到最小部件組合，這些部件對於理解其在偏壓電極104處建立期望的脈衝電壓波形的作用很重要。每個PV波形產生器150將包括PV產生器P1A或P1B和一個或多個電氣部件，例如但不限於高重複率開關(未示出)、電容器(未示出)、電感器(未示出)、飛返二極體(fly back diode)(未示出)、電源電晶體(未示出)和/或電阻器(未示出)，它們被配置為向輸出提供PV波形。可以 被配置為奈秒脈衝產生器的實際PV波形產生器150可以包括任何數量的內部部件，並且與圖2A-2B的說明相比，可以基於更複雜的電路。提供圖2A-2B的示意圖是為了分別幫助解釋PV波形產生器的操作的基本原理，其與處理容積中的電漿交互作用，和其在偏壓電極104處建立脈衝電壓波形(例如圖3A中的脈衝電壓(PV)波形301或圖4A中的脈衝波形401)的作用。

電源輸送線路157(圖1A-1B)將PV波形產生器150的輸出與可選的濾波器組件151和偏壓電極104電性連接。雖然下面的論述主要是在論述第一PV源組件196的電源輸送線路157，它用來將PV波形產生器150與偏壓電極104耦接，但將PV波形產生器150與邊緣控制電極115耦接的第二PV源組件197的電源輸送線路158也將包括相同或類似的部件。在圖2A和2B中，PV波形產生器150的輸出被提供給節點N₃。電源輸送線路157的各種部分內的電導體可以包括：(a)同軸傳輸線(例如同軸線106)，它可以包括與剛性同軸傳輸線串聯的柔性同軸電纜，(b)絕緣的高電壓抗電暈架空電線(hookup wire)，(c)裸線，(d)金屬棒，(e)電連接器，或(f)(a)-(e)中的電氣元件的任何組合。電源輸送線路157(例如支撐軸桿138(圖1A)和偏壓電極104內的電源輸送線路157的部分)將有一些對地的組合雜散電容C_stray(未示出)。可選的濾波器組件151包括一個或多個電氣元件，該一個或多個電氣元件被配置為實質防止由 RF產生器118的輸出所產生的電流通過電源輸送線路157流動和損傷PV波形產生器150。可選的濾波器組件151對由RF產生器118所產生的RF訊號起著高阻抗(例如高Z)的作用，因此抑制電流流動到PV波形產生器150。

在一些實施例中，如圖1A和2A-2B所示，第一PV源組件196的PV波形產生器150被配置為藉由通過節點N₃和阻斷電容器C₅、濾波器組件151、高電壓線路電感L₁和電容C₁輸送產生的脈衝電壓波形，來向偏壓電極104提供脈衝電壓波形訊號，並且最終向複合負載130提供脈衝電壓波形。PV波形產生器150連接在接地節點N_G與節點N₃之間。電容器C₅進一步連接在節點N₃與節點N₁之間，夾緊網路116附接在節點N₁處。夾緊網路116連接在節點N₁與接地節點N_G之間。在一個實施例中，如圖2A所示，夾緊網路116至少包括二極體D₁、電容器C₆、DC電壓源P₂、限流電阻器R₂和阻斷電阻器R₁。在這種配置中，二極體D1和阻斷電阻器R₁連接在節點N₁與節點N₂之間，並且電容器C₆和DC電壓源P₂(它與限流電阻器R₂串聯)連接在節點N₂與接地節點N_G之間。在另一個實施例中，如圖2B所示，夾緊網路116包括電容器C₆、DC電壓源P₂、電阻器R₂和阻斷電阻器R₁。在這種配置中，阻斷電阻器R₁連接在節點N₁與節點N₂之間，並且電容器C₆和與限流電阻器R₂串聯的DC電壓源P₂連接在節點N₂與接地節點N_G之間。一般來說，DC電壓源 P₂用來建立夾緊網路116的輸出電壓，即跨電容C₆的電壓差。

如圖2A和2B所示，當組合使用時，夾緊網路116對來自PV產生器的PV波形形成電流抑制/過濾電路，使得PV波形不會通過夾緊網路116到地線感應出大量電流。藉由選擇適當大的阻斷電容器C₅和阻斷電阻器R₁，可以使夾緊網路116對PV產生器P1_A(圖2A)或PV產生器P1_B(圖2B)的操作的影響可以忽略不計。阻斷電阻器R₁示意性地說明了位在將夾緊網路116與電源輸送線路157內的點(例如節點N₁)連接的部件內的電阻器。阻斷電容器C₅的主要功能是保護PV脈衝產生器P1_A不受DC電壓源P₂產生的DC電壓的影響，因此該DC電壓在阻斷電容器C₅上下降，不會擾亂PV波形產生器的輸出。阻斷電容器C₅的值被選擇為使得，在只阻斷DC電壓源P₂產生的DC電壓時，它對提供給節點N₃的脈衝偏壓產生器的脈衝電壓輸出產生可忽略不計的阻抗，從而使大部分的脈衝電壓被輸送到複合負載130。藉由選擇足夠大的阻斷電容器C₅電容(例如10-80nF)，阻斷電容器C₅對於例如由PV波形產生器150所產生的400kHz的PV波形訊號來說幾乎是透明的，因為它比系統中任何其他相關的電容大得多，而且與跨其他相關電容器(例如鞘電容C_SH和C_WALL(圖2A-2B)的電壓降相比，跨此元件的電壓降非常小。

參照圖2A-2B，夾緊網路116中的阻斷電阻器R₁用來將由PV波形產生器150產生的脈衝電壓阻斷到足以使其在DC電壓源P₂中感應出的電流最小。這個阻斷電阻器R₁的尺寸被調整為大到足以有效地最小化通過它的電流(i₁)。例如，

200千歐姆(kOhm)(例如大於1百萬歐姆(MOhm)，或大於10百萬歐姆，或甚至在200千歐姆與50百萬歐姆之間的範圍中)的電阻用來使得從由PV波形產生器150向節點N₁輸送到夾緊網路116中的400kHz的脈衝電壓訊號所產生的電流可以忽略不計。平均的感應DC電流理想上小於約40mA，例如小於30mA，或小於20mA，或小於10mA，或小於5mA，或甚至介於1μA-20mA之間。

在一些配置中，阻斷電阻器R₁提供了充電/放電路徑，當二極體D₁不處於正向偏壓模式時，該路徑可用於重設跨電容器C₁形成的夾緊電壓。例如，在電漿製程開始時，藉由將電容器C₁充電到預定的電壓來將基板夾緊到靜電卡盤表面105A。向電容器C₁供應的這種充電電流可以由夾緊網路116通過電阻器R₁(圖2A和2B)提供。類似地，在基板的去卡緊步驟中，來自電容器C₁的放電電流可以通過R₁流動。電容器C1的充電或放電電流決定達到夾緊(例如卡緊)或去卡緊基板的穩定狀態的速度。因此，在一些實施例中，阻斷電阻器R₁被選擇為使得其電阻不會過大，例如小於約50百萬歐姆。

在處理腔室100的一個實施例中，如圖5A所示，RF波形藉由RF源組件163提供給位於節點N₅處的支撐基部107。在一些實施例中，RF源組件163可以是多頻RF源。在這種配置中，RF源組件163經由有效電容C₈與電極(例如支撐基部107)耦接，有效電容C₈是RF匹配電路162和第一濾波器組件161的一部分，並且夾緊網路116通過電源輸送線路157與偏壓電極104耦接。RF波形被提供給設置在處理腔室100內的負載(例如複合負載130)。圖5A中的RF源組件163經由向支撐基部107輸送RF電源與負載130電容耦合。雖然無意限制本文所提供的揭示內容的範圍，並且為了簡化論述，圖5A中沒有示意性地示出在這個示例中可選的一個或多個PV源組件。對RF波形的輸送的整體控制藉由使用從控制器126提供的訊號來控制。如圖5B所示，從RF源組件163向處理區域129提供的正弦波RF波形在突發期510期間被提供，並且在突發關(burst-off)期514期間被停止。在圖5A中，RF源組件163已經被精簡到最小部件組合，這些部件對於理解其在對支撐基部107建立期望的RF波形的作用很重要。如上所述，RF源組件163可以包括RF匹配電路162和第一濾波器組件161內的部件。

處理監測和控制示例

在一些實施例中，如圖1A所示，處理腔室100進一步包括訊號偵測模組188，訊號偵測模組188藉由使 用複數個訊號線187(它們示於圖1E中)來與處理腔室100內的多個電氣部件電性耦接。圖1E說明處理腔室100的示意圖，它包括多個訊號線192，這些訊號線192與處理腔室100內的各種電氣部件耦接，並且被配置為向訊號偵測模組188內的訊號偵測元件輸送電訊號。一般而言，訊號偵測模組188包括一個或多個輸入通道172和快速資料獲取模組120。該一個或多個輸入通道172各自被配置為從訊號線192接收電訊號，並且與快速資料獲取模組120電性耦接。接收到的電訊號可以包括由PV波形產生器150和/或RF產生器118所產生的波形的一個或多個特性。在一些實施例中，快速資料獲取模組120被配置為產生控制訊號，該控制訊號用來在處理期間自動控制和維持實質恆定的夾緊電壓，從而改進在電漿處理期間的基板的夾緊。進一步地，快速資料獲取模組120包括一個或多個獲取通道122₁-122 _N 。控制器126被配置為基於通過該一個或多個訊號線187向訊號偵測模組188提供的訊號資訊來產生用來自動控制和維持夾緊電壓的控制訊號，該訊號資訊由快速資料獲取模組120的部件所處理然後由控制器126所接收。然後，由控制器126所接收的訊號資訊可以被分析，使得可以基於接收到的訊號資訊的分析特性來提供對由夾緊網路116的DC電壓源P₂所施加的電壓的期望實時調整。

圖1E示意性地說明訊號偵測模組188的示例，它包括多個輸入通道172，這些輸入通道172各自與 快速資料獲取模組120的對應的獲取通道122電性耦接。該多個輸入通道172(例如輸入通道172₁-172₃)與位在第一PV源組件196的各種部分中的連接點耦接，以在處理期間從這些連接點測量和收集電氣資料。此外，多個輸入通道172(例如輸入通道172₄-172_N)與位在RF源組件163(圖1A)的各種部分中的連接點耦接，以在處理期間從RF源組件163內的一個或多個點或節點測量和收集電氣資料。在一個示例中，輸入通道172₄-172_N被配置為偵測在電漿處理期間在RF源組件163內的不同點處建立的RF波形181。該多個輸入通道172也可以與各種電氣感測元件(例如電流感測器)耦接，它們被配置為測量和收集處理腔室100內的各點處的電氣資料。雖然圖1E示意性地說明了只有幾個輸入通道172與第一PV源組件196和RF源組件163內的點耦接的配置，但這種配置不旨在限制本文所提供的揭示內容的範圍，因為輸入通道172的數量可以根據需要增加或減少，以控制期望的腔室處理應用。在一些實施例中，一個或多個輸入通道172與第一PV源組件196、第二PV源組件197和RF源組件163的不同部分連接。

輸入通道172中的一者或多者可以包括調節電路171，例如輸入通道172₁中的調節電路171₁和輸入通道172₂中的調節電路171₂。進一步地，該一個或多個輸入通道172被配置為產生被調節的輸出波形。在一些實施例中，調節電路171可以各自包括分壓器、低通濾波 器、分壓器和低通濾波器兩者，或甚至在一些情況下既不包括分壓器也不包括低通濾波器，這在本文中稱為無衰減調節電路。各種調節電路元件(例如分壓器和濾波器)和它們與輸入通道的整合的示例被進一步描述於第10,916,408號的美國專利中，該專利的整體內容以引用方式併入本文。

圖1E說明了訊號偵測模組188包括複數個輸入通道(例如輸入通道172₁-172_N，其中N一般是大於1的數字)的配置。輸入通道172₁-172_N中的每一者可以與處理腔室100內的不同點連接。例如，輸入通道172₁可以與電導體連接，該電導體用來將PV波形產生器150與阻斷電容器C₅耦接(圖1E)。在輸入通道172₁耦接在PV波形產生器150的輸出與阻斷電容器C₅之間的實施例中，輸入通道172₁接收輸入脈衝電壓波形(例如第一輸入脈衝電壓波形182(圖1E))，並且調節電路171₁產生輸出波形(例如調節波形)。在一個示例中，接收到或測得的輸入脈衝電壓波形包括電壓脈衝，這些電壓脈衝在電壓脈衝中的每一者的不同階段內包括正和負電壓水平，在輸入脈衝電壓波形內的脈衝的各種階段內包括高頻振盪，並且當由調節電路171₁內的部件(例如分壓器)調節時，形成由於分壓器的使用而至少以較低的電壓水平提供的輸出波形。在一個示例中，包括電壓脈衝的輸入脈衝電壓波形(該等電壓脈衝在電壓脈衝中的每一者的不同階段內包括正和負電壓水平，並且在輸入脈衝電壓波形內 的每個脈衝的階段中的至少一者內包括高頻振盪)由輸入通道172₁所接收，然後由調節電路171₁內的部件(例如分壓器和低通濾波器)調節，以形成作為電壓水平降低的濾波波形的輸出波形。在輸入通道172₂耦接在阻斷電容器C₅與偏壓電極104之間的實施例中，輸入通道172₂接收輸入脈衝電壓波形(例如第二輸入脈衝電壓波形)，並且調節電路171₂產生輸出波形(例如調節波形)。一般而言，在輸入通道172₁處接收的第一輸入脈衝電壓波形將具有與在輸入通道172₂處接收的第二輸入脈衝電壓波形不同的波形特性，這是因為它們相應的連接點沿著處理腔室100內的電源輸送線路157的位置。

快速資料獲取模組120一般被配置為接收類比電壓波形(例如調節波形)，並且傳輸數位化電壓波形。快速資料獲取模組120包括各自與第一輸入通道172的相應調節電路171電性耦接的一個或多個獲取通道122₁-122_N，並且快速資料獲取模組120被配置為根據接收到的調節電壓波形(例如輸出波形)產生數位化電壓波形，其中快速資料獲取模組120的資料獲取控制器123被配置為藉由分析第一數位化電壓波形，來決定調節電壓波形的一個或多個波形特性。

如圖1E所示，快速資料獲取模組120包括複數個獲取通道122₁-122_N、資料獲取控制器123和記憶體117(例如非揮發性記憶體)。獲取通道122₁-122_N中的每一者與輸入通道172中對應的輸入通道輸出電性 耦接，使得獲取通道122從輸入通道172中對應的輸入通道接收輸出波形。例如，獲取通道122₁與輸入通道172₁的輸出端電性耦接，並且取決於輸入通道172₁的輸入端的連接點的位置，接收第一輸出波形。進一步地，獲取通道122₂與輸入通道172₂的輸出端電性耦接，並且接收第二輸出波形。附加性地或替代性地，獲取通道122₃與輸入通道172₃的輸出端電性耦接，並且接收第三輸出波形。獲取通道122_N與輸入通道172_N的輸出端電性耦接，並且接收第N輸出波形。

資料獲取控制器123與獲取通道122₁-122_N中的每一者的輸出電性耦接，並且被配置為從獲取通道122₁-122_N中的每一者接收數位化電壓波形。進一步地，儲存在資料獲取控制器123的記憶體117內的演算法被調適為藉由分析數位化電壓波形中的每一者，來決定調節波形中的每一者的一個或多個波形特性。該分析可以包括將在數位化電壓波形中接收的資訊與關於儲存在記憶體117中的一個或多個儲存的波形特性的資訊進行比較，並且在下文進一步論述。

資料獲取控制器123可以包括類比轉數位轉換器(ADC)(未示出)、處理器121(圖1E)、通訊接口(未示出)、時脈(未示出)和可選的驅動器(未示出)中的一者或多者。處理器可以是任何一般的計算處理器。進一步地，處理器可以是現場可程式化邏輯閘陣列(FPGA)。ADC將輸出波形內的訊號從類比域轉換到 數位域，並且ADC的輸出數位訊號被提供給處理器121進行處理。資料獲取控制器123的處理器121藉由分析從ADC提供的輸出數位訊號，來決定輸出波形的該一個或多個波形特性。

在各種實施例中，快速資料獲取模組120還包括記憶體117。記憶體117可以是任何非揮發性記憶體。進一步地，資料獲取控制器123與記憶體117電性耦接，並且被配置為使波形特性被儲存在記憶體117內。在各種實施例中，記憶體117包括由資料獲取控制器123可執行的指令，以使資料獲取控制器123分析接收到的輸出波形和/或基於對接收到的輸出波形的分析來傳輸與決定的波形特性對應的資訊。儲存在記憶體117中的波形分析器包括由資料獲取控制器123可執行的指令，並且該等指令當被執行時使資料獲取控制器123分析輸出波形以決定波形特性。然後，可以將與分析的波形特性相關的資訊傳輸到反饋處理器125和/或控制器126中的一者或多者。由資料獲取控制器123所進行的分析可以包括比較波形特性和儲存在記憶體中的一個或多個波形特性閾值。

在一些實施例中，快速資料獲取模組120經由資料通訊接口125A與反饋處理器125耦接，其中反饋處理器125被配置為使用由一個或多個演算法所決定的一個或多個波形特性來產生一個或多個控制參數，該一個或多個演算法由設置在資料獲取控制器123內的處理器所執行。一般而言，反饋處理器125可以是任何一般的計算 處理器。在一些實施例中，反饋處理器125一般是以下項目中的一者：外部處理器，經由資料通訊接口與快速資料獲取模組120連接；內部處理器，整合在快速資料獲取模組120內；或者是經由資料通訊接口與快速資料獲取模組連接的基板處理腔室控制器(例如控制器126)的一部分。資料獲取模組120可以向反饋處理器125傳遞與接收到的輸出波形中的一者或多者對應的資訊。例如，資料獲取模組120可以向反饋處理器125傳遞與接收到的輸出波形中的該一者或多者的一個或多個偵測到和/或處理後的波形特性相關的資訊。進一步地，反饋處理器125可以經由通訊鏈路350(圖3B)與處理腔室100通訊耦接。

在各種實施例中，反饋處理器125包括記憶體，該記憶體進一步包含軟體演算法，用於指示反饋處理器125內的處理器進行本文所述的方法的一個或多個部分。該一個或多個演算法包括指令，該等指令當由快速資料獲取模組中的處理器121執行時，使快速資料獲取模組處理該一個或多個輸出波形(例如調節電壓波形)，以決定接收到的輸出波形的一個或多個波形特性。控制器126或設置在控制器126內的反饋處理器125包括記憶體，該記憶體包括指令，該等指令當由處理器(CPU)執行時，使控制器126或反饋處理器125使用從快速資料獲取模組120提供的決定的一個或多個波形特性來產生一個或多個控制參數。由控制器126或反饋處理器125所執行的指令也可以被進一步配置為導致沿著通訊鏈路350(圖 3B)向夾緊網路116傳輸與產生的一個或多個控制參數相關的資訊。夾緊網路116和/或控制器126也可以包括記憶體，該記憶體包括指令，該等指令當由夾緊網路116和/或控制器126中的處理器執行時，使夾緊網路116基於由反饋處理器125所產生的該一個或多個控制參數來在偏壓電極104處建立期望的卡緊電壓水平。

在一或更多個實施例中，快速資料獲取模組120可以與處理腔室100的控制器126電性(有線或無線)耦接。例如，快速資料獲取模組120向控制器126傳輸資料和/或從控制器126接收資料。例如，快速資料獲取模組120向控制器126傳遞與一個或多個波形特性相關的資訊。進一步地，處理腔室控制器126可以經由通訊鏈路350與處理腔室100的夾緊網路116通訊耦接。在各種實施例中，處理腔室控制器126被省略了。儲存在處理腔室控制器126的記憶體內的演算法可以包括指令，該等指令當由控制器CPU執行時，使各種製程腔室設定點(例如卡緊電源上的卡緊電壓設定點)基於與由資料獲取控制器123所決定的一個或多個波形特性相關的資訊而被調整。

夾緊模組控制方法和硬體示例

如上所述，提供在電漿處理期間對向夾緊電極(例如偏壓電極104)施加的夾緊電壓水平的實時控制的能力對於改進和實現可重複的電漿處理結果並且確保夾 緊的基板在處理期間不被損傷很有用。圖3A說明脈衝電壓波形的突發316，它包括從一個或多個來源產生和輸送到設置在處理腔室100中的一個或多個電極的複數個波形。例如，PV波形301-304各自在系統300(圖3B)內的不同點處藉由由PV波形產生器150所產生的脈衝電壓波形(未示出)的輸送而被建立。在一些實施例中，各自由非突發期314分開的一系列單獨的突發316被提供給偏壓電極104。包括脈衝電壓波形的突發316和連續進行的非突發期314的突發循環317可以在基板的處理期間重複多次，如下面關於圖3A和4B-4D進一步論述。

系統300是簡化示意圖，它大致代表了處理腔室100的一部分，該部分包括例如第一PV源組件196(圖1A)的PV波形產生器150到設置在基板支撐組件136內的偏壓電極104。系統300內的部件用來藉由偵測在不同時間在系統300內的不同點處偵測到的電訊號的特性，來偵測和決定從PV波形產生器150輸送的一個或多個PV波形的波形特性。訊號線321-325與圖1E所示的該複數個訊號線187類似，因此旨在說明處理系統內的各點與訊號偵測模組188的輸入通道172(未示於圖3B中)之間的連接。

如圖3A所示，複數個測得的PV波形301-304包括在PV波形突發316期間提供的一系列脈衝。在這個示例中，一系列脈衝中的最後三個被顯示在突發316內。PV波形301-304中的每一者內的三個脈衝中 的每一者具有波形週期T_p。在輸送脈衝的突發316(其具有突發開(burst-on)期310)之後，PV波形產生器150的輸出被停止，使得系統300經歷PV波形產生器150不產生PV波形的時間段。不形成PV波形的時間在本文中稱為非突發期314或「突發關」期314。在突發316與非突發期314的穩定狀態部分之間是過渡區域，它在本文中稱為電漿弛豫期312。在非突發期314結束時，包括複數個脈衝的第二突發(未示出)從PV波形產生器150產生並輸送。在基板的處理期間，典型的情況是，一系列突發中的每個突發316要由非突發期314分開，使得突發316和非突發期314(即突發循環317)連續形成多次。因此，包括突發316和非突發期314的單個突發循環317的長度等於突發開期310(即T_ON)加上非突發期314(即T_OFF)的總和，這在本文中也稱為突發期T_BD(圖4B)。在一個示例中，突發開期310介於100微秒(μs)與約10毫秒(ms)之間，例如介於約200μs與約5ms之間。在一個示例中，波形週期T_p介於約1μs與約10μs之間，例如約2.5μs。突發佔空比可以介於約5%-100%之間，例如介於約50%與約95%之間，其中佔空比是突發開期310除以突發開期310加上非突發期314的比率。

PV波形301是在阻斷電容器C₅與偏壓電極104之間的點處測得的，該點例如在圖3B中示為節點N₁。因此，測得的電壓與在處理腔室中進行的處理序列的不同階段期間在偏壓電極104處所測得的實際電壓相 關。這個PV波形的測得電壓(在本文中也稱為電極電壓V_E)在一系列的突發316和非突發期314在處理期間從PV波形產生器150提供到偏壓電極104時，隨著時間而變化。在一個實施例中，PV波形301是由位於節點N₁處的電氣耦接組件(未示出)測量的。電氣耦接組件與跟訊號偵測模組188內的輸入通道172通訊的訊號線324耦接。

在一些實施例中，在PV波形產生器150的輸出處產生的PV波形(未示出)藉由測量形成於位於節點N₃處的電氣耦接組件(未示出)處的電壓來測量並用在本文所述的製程中的一者或多者中。在PV波形產生器150處所測得的PV波形將緊密追蹤PV波形301，並且將具有測得電壓，該測得電壓與PV波形301的偏移量至少與DC電壓源P₂的設定點相關。在這種配置中，如圖3B所示，電氣耦接組件與跟訊號偵測模組188內的輸入通道172通訊的訊號線321耦接。

PV波形302旨在代表由於從PV波形產生器150提供的PV波形的輸送而在處理期間在基板103上建立的電壓。如圖3A所示，PV波形302非常緊密地追蹤測得的PV波形301，使得PV波形302一般被認為與PV波形301偏移固定的量。在處理期間在電極104與基板103之間形成的偏移電壓在本文中稱為夾緊電壓，並且主要由DC電壓源P₂的設定點所設定。在一些配置中，PV波形302可以藉由與基板103的前側或背側良好接觸並與訊 號線322附接的電壓探針來測量，訊號線322與訊號偵測模組188內的輸入通道172通訊。在大多數製程腔室硬體配置中，由於ESC硬體限制、測量訊號完整性問題和與腔室部件之間的電容耦合相關的問題，基板電壓不容易直接測量。藉由使用本文所述的方法，可以藉由使用本文所述的各種測量技術和製程來避免對於直接測量基板電壓的需要。

在一些實施例中，PV波形303是在直接與位在處理腔室100內的第二導體板耦接的節點處測量的。在一個實施例中，第二導體板是支撐基部107，它位於圖3B中的節點N₅處。如圖3B所示，第二導體板位在電容C₃與電容C₂之間，它們旨在分別代表由絕緣板111和介電層105C的存在所形成的電容。因此，測得的電壓與在處理腔室中進行的處理序列的不同階段期間在支撐基部107處所測得的實際電壓相關。PV波形的測得電壓(在本文中稱為電壓V_C)在一系列的突發316和非突發期314在處理期間從PV波形產生器150提供到偏壓電極104時，隨著時間而變化。在一些實施例中，PV波形303是藉由使用通過支撐基部107與腔室耦接的來源(例如RF源組件163)來形成的。PV波形303可以藉由使用電氣耦接組件來測量，該電氣耦接組件位於節點N₅處，並且與跟訊號偵測模組188內的輸入通道172通訊的訊號線323耦接。

在一些實施例中，PV波形304是在直接與PV源150耦接的節點處測量的。PV波形304的測得電壓(在本文中稱為電壓V_R)在一系列的突發316和非突發期314從PV波形產生器150提供時，隨著時間而變化。在一些實施例中，PV波形304被配置為在非突發期314期間實現期望的電壓V4，因此在非突發期314期間不會電性浮動。在一些實施例中，PV波形304被配置為在非突發期314期間電性浮動。PV波形304可以藉由使用電氣耦接組件來測量，該電氣耦接組件與訊號線321耦接，訊號線321與節點N₃耦接，並且與訊號偵測模組188內的輸入通道172通訊。

圖4A說明了藉由在波形週期T_p的一部分期間使用PV源組件內的PV波形產生器150和使用夾緊網路116中的DC電壓源P₂來向偏壓電極104提供PV波形401的示例。如圖4A所示，PV波形402包括由於PV波形401藉由PV波形產生器150和DC電壓源P₂在偏壓電極104處建立而在基板處建立的一系列PV波形(例如V_W)。PV波形401和402旨在說明圖3A所示的PV波形301和302的部分的更詳細的示例。

可以藉由儲存在控制器126的記憶體中的電漿處理配方中的設定來控制的PV波形產生器150的輸出形成了PV波形401，它包括峰到峰電壓，這在本文中也稱為脈衝電壓水平V_pp。作為由於PV波形401的輸送而被基板103看到的波形的PV波形402的特徵在於包括延 伸於點420與點421之間的鞘塌縮和再充電階段450(或為了便於論述，包括鞘塌縮階段450)，延伸於點421與點422之間的鞘形成階段451，和延伸於點422與下一個依序建立的脈衝電壓波形的起始點420之間的離子電流階段452。取決於期望的電漿處理條件，最好至少控制和設定PV波形特性，例如PV波形頻率(1/T_P)、脈衝電壓水平V_pp、脈衝電壓開啟時間和/或突發316內的PV波形的其他參數，以在基板上實現理想的電漿處理結果。在一個示例中，定義為離子電流時間段(例如圖4A中的點422與後續點420之間的時間)與波形週期T_p的比率的脈衝電壓(PV)開啟時間在不同的電漿處理配方中變化，以調整蝕刻速度。在一些實施例中，PV開啟時間大於50%，或大於70%，例如介於80%與95%之間。

圖4B說明了PV波形，其中脈衝電壓波形的一系列突發462在偏壓電極104和基板表面處建立。在圖4B所示的示例中，每個突發462內的複數個脈衝461包括在偏壓電極104處建立的一系列PV波形401。在這個示例中，突發462中的每一者包括脈衝461，脈衝461具有脈衝電壓形狀一致(例如在每個PV波形401的一部分期間提供恆定的電壓大小)的PV波形，不會隨時間在不同的突發462之中變化的突發輸送長度T_ON，和長度不會隨時間變化的突發休息長度T_OFF。突發休息長度T_OFF是藉由停止輸送在突發輸送長度T_ON時間期間提供的PV波形一段時間來形成的。在這個示例中，突發462的佔空比 (它是在突發期間輸送該複數個脈衝的時間長度(即突發輸送長度T_ON)除以突發期的持續時間(即T_BD=T_ON+T_OFF)的比率)也是恆定的。為了論述明確，圖3A中提及的突發開期310和非突發期314的總和旨在等同於圖4B中所提及的突發期T_BD。人們將理解，在其他的處理方法中，該複數個脈衝461可以包括負脈衝波形、成形脈衝波形或正脈衝波形，或上述項目的組合。如圖4B所示，在突發休息長度T_OFF期間，偏壓電極電勢曲線436主要由偏壓補償模組116A所施加和控制的卡緊電壓所控制，因此可以處於與電漿電勢不同的電壓水平。

圖4C說明了PV波形，其中脈衝電壓波形的一系列多水平突發490在電極(例如偏壓電極104)處建立。在處理期間，該系列突發490(包括複數個突發491和492以及突發關期493)被提供給偏壓電極104。包括一系列突發491和492，之後是突發關期493的該系列突發490可以依序重複一次或多次。在一個示例中，該複數個突發491和492中的每一者包括複數個PV波形401，該複數個PV波形401以不同的電壓水平供應，如由突發491和492中的每一者的峰值中的每一者的水平差異所示。在一些實施例中，從突發492到突發491的過渡被突發關期493分開，而從突發491到突發492的過渡不被突發關期493分開。該系列突發490通常稱為一系列「高低」突發，這是因為在突發491期間向偏壓電極104提供的脈衝波形具有比在突發492期間向偏壓電極104提供的脈 衝波形更高的脈衝電壓水平V_pp(圖4A)。突發491在本文中通常稱為包括「高」脈衝電壓水平V_pp，並且突發492在本文中通常稱為包括「低」脈衝電壓水平V_pp。

圖4D說明了PV波形，其中脈衝電壓波形的一系列多水平突發494在電極(例如偏壓電極104)處建立。也包括以不同的「低高」配置定向的該複數個突發491和492以及突發關期493的該系列突發494可以依序重複一次或多次。在一個示例中，該複數個突發491和492中的每一者包括複數個PV波形401，該複數個PV波形401以不同的電壓水平供應，如由突發491和492中的每一者的峰值中的每一者的水平差異所示。在一些實施例中，從突發492到突發491的過渡不被突發關期493分開，而從突發491到下一個突發492的過渡被突發關期493分開。

圖5B說明RF波形的突發516，它包括從RF源組件163產生和輸送到設置在處理腔室100中的電極的複數個波形。例如，波形502-504各自在系統500(圖5A)內的不同點處藉由由RF產生器118所產生RF波形501的輸送而被建立。波形502-504分別包括形成於基板處的波形V_W，形成於靜電卡盤的表面處的波形V_S，和形成於偏壓電極104處的波形V_E。圖5A說明系統500的配置的示例，它用來藉由偵測在不同時間在系統500內的不同點處偵測到的電訊號的特性，來偵測和決定從RF產生器118輸送的一個或多個RF波形的波形特性。訊號線 322-325與圖1E所示的該複數個訊號線187的該複數個訊號線192類似，因此旨在說明處理系統內的各點與訊號偵測模組188的輸入通道172(未示於圖3B中)之間的連接。

如圖5B所示，複數個測得的RF波形501-504包括在RF突發516期間提供的一系列脈衝。在這個示例中，在突發516內示出了RF波形的兩個循環。測得的RF波形(例如RF波形501-504)的波形頻率由RF產生器118所控制，並且可以介於100kHz與120MHz之間。在輸送具有突發期510的RF突發516之後，RF產生器118的輸出被停止，使得系統500經歷RF產生器118不產生RF波形的時間段。不形成RF波形的時間在本文中稱為非突發期514或「突發關」期514。在突發516與非突發期514的穩定狀態部分之間是過渡區域，它在本文中稱為電漿弛豫期512。在非突發期514結束時，包括複數個RF波形的第二突發(未示出)從RF產生器118產生並輸送。在基板的處理期間，典型的情況是，一系列突發中的每個突發516要由非突發期514分開，使得該系列突發516和非突發期514連續形成多次。在一個示例中，突發期510介於20微秒(μs)與約100毫秒(ms)之間，例如介於約200μs與約5ms之間。突發佔空比可以介於約5%-100%之間，例如介於約50%與約95%之間，其中佔空比是突發期510除以突發期510加上非突發期514的比率。

電漿電勢分析

為了在電漿製程期間可靠地產生期望的夾緊電壓V_DCV，當在處理期間向夾緊電極輸送夾緊電壓時，需要考慮到電漿電勢的變化。如上所述，可靠地測量和監測配置為在生產環境中連續處理多個基板的處理腔室中的電漿電勢的能力不是一項簡單的任務。在本文所提供的揭示內容的實施例中的一者或多者中，電漿電勢是基於在基板處理序列的不同部分期間在電漿處理系統內的不同點處進行的測量來決定的。圖6A說明了一種處理方法，它可以用來測量、監測和控制形成在處理腔室中的電漿的屬性，使得可以可靠地控制並向設置在基板支撐件內的夾緊電極施加理想的夾緊電壓。假設電容C₁是以下項目的淨串聯電容：介電材料105B的層，和介電表面105A與基板背側之間的間隙，和基板背側表面上可能的薄介電層。

圖4A所示的電漿電勢曲線433說明了在藉由使用PV波形產生器150來在偏壓電極104處建立的PV波形401的輸送期間的局部電漿電勢。在處理期間，電漿電勢一般在整個突發開期310的大部分時間內和在非突發期314期間保持在或接近零伏特。電漿電勢將在鞘塌縮階段450期間實現其峰值(V_PL)，該峰值與圖3A和4A中的時間T₁重合。此外，在時間T₁，當多相PV波形401達到其峰值時，偏壓電極(例如偏壓電極104)處的電壓 將等於由DC電壓源P₂所供應的輸出電壓(V_BCM)。因此，電漿電勢的波動可以達到1kV或更大的數量級，因此沒有考慮到由向處理腔室100內的一個或多個電極輸送偏壓引起的電漿電勢的波動的基板夾緊系統可能導致電漿處理結果不良和/或對基板造成損傷。參照圖4A，時間T₂和T₃分別說明突發關期的開始和電漿弛豫期312的結束。時間T₂和T₃之間的時間段在本文中稱為電漿弛豫時間，它一般是一旦在非突發期314期間停止了PV波形和RF電源的輸送，電漿熄滅所需的時間。時間T₄旨在代表一個測量時間，它在電漿弛豫期312結束之後和在下一個突發316(未示出)開始之前。

為了在節點N₁處提供期望的夾緊電壓(V_DCV)，藉由使用電腦實施指令來調整DC電壓源P₂(節點N₂處的V_BCM)的設定點，該等電腦實施指令被配置為決定電漿電勢的變化，因此考慮到了電漿電勢的變化。期望的夾緊電壓(V_DCV)設定點一般等於峰值電漿電勢(V_PL)，它受到電漿處理條件和基板表面材料加上在處理期間所使用的靜電卡盤類型的夾緊電壓設定點(V_Clamp)的影響。因此，可以如等式(1)所示地表示期望的夾緊電壓設定點(V_DCV)。

V_DCV=V_PL+V_Clamp (1)

夾緊電壓設定點(V_Clamp)是恆定的電壓值，它是通過事先測試和評估實際的靜電卡盤或靜電卡盤類型(例如庫侖式靜電卡盤)的靜電卡盤特性來決定的。先 前的測試和評估結果用來決定最小基板夾緊力電壓，以確保當基板在電漿處理期間被夾緊到基板支撐件105的表面時，基板會與介電表面105A有良好的熱接觸，並且會通過基板支撐件105的外部密封帶洩漏的氦氣可以忽略不計。夾緊電壓設定點(V_Clamp)值將由於所使用的靜電卡盤的類型(例如庫侖式或約翰森-拉赫貝克式靜電卡盤)、在處理期間所使用的背側氣體壓力和在電漿處理期間的介電體105A的溫度而變化。

在夾緊網路116的一些實施例中，二極體D₁電性連接節點N₁和N₂(參照圖2A和3B)，並且被配置為僅允許電流在從節點N₁到N₂的方向上流動(即二極體D₁的陽極側與節點N₁耦接，並且二極體D₁的陰極側與節點N₂耦接)。由於二極體D₁的配置，節點N₁處的電壓被限制在任何時候都不大於節點N₂處的電壓(V_BCM)的值。因此，在PV波形的每個脈衝週期T_p(圖3A)期間，節點N₁處的峰值電壓被重設為節點N₂的電壓(V_BCM)，它是當使用大電容C₆(例如介於0.5與10μF之間)時，DC電壓源P₂在穩定狀態下的輸出電壓。節點N₁處的峰值電壓是峰值電漿電勢V_PL和跨電容C₁的實際夾緊電壓的總和。為了實現夾緊電壓設定點，DC電壓源P₂的設定點(V_BCM)應等於期望的夾緊電壓設定點(V_DCV)，如下面在等式(1)的改寫版本中所示。

V_BCM=V_DCV=V_PL+V_Clamp

然而，在夾緊網路116的一些實施例中，沒有使用二極體D₁來連接節點N₁和N₂(參照圖2B和5A)。在這種配置中，假設C₆很大(例如介於0.5與10μF之間)，則節點N₂的電壓(V_BCM)仍將等於DC電壓源P₂在穩定狀態下的電壓。在一些實施例中，夾緊網路116中的電阻器R₁和電容器C₆的值被選擇為使得R_1*C₆的時間常數遠大於突發期T_BD(圖4B)，使得節點N₂處的電壓在一個突發期T_BD內是實質恆定的。因為節點N₁和N₂通過高電阻值的電阻器(電阻器R₁)連接，節點N₁處的時間平均(在突發期T_BD中)電壓將等於節點N₂處的時間平均(在突發期T_BD中)電壓，這等於夾緊電壓V_BCM。為了實現跨電容器C₁的夾緊電壓設定點V_Clamp，節點N₁處的時間平均(在突發期T_BD中)電壓應是時間平均的基板(在突發期T_BD中)電壓加上夾緊電壓設定點V_Clamp。如下面進一步論述，可以藉由使用由PV波形產生器150所產生的PV波形和峰值電漿電勢V_PL來近似地計算出時間平均的基板電壓。因此，DC電壓源P₂的設定點(DC電壓源輸出電壓V_BCM)可以由脈衝電壓波形、峰值電漿電勢V_PL和夾緊電壓設定點V_Clamp所決定。

如圖4A所示，電漿電勢V_Plasma(即曲線433)在處理期間的大部分時間等於或接近零，並且在時間T₁達到峰值水平。因此，為了決定基板的表面處在時間T₁形成的峰值電漿電勢(V_PL)，考慮到會影響電漿電勢的所有各種因素的測量被測量並用來調整DC電壓源 P₂的輸出電壓(V_BCM)，以實現期望的夾緊電壓(V_DCV)。為了決定峰值電漿電勢(V_PL)，首先假設，並且系統被配置為使得，在電極偏壓電路內的一個或多個節點處以突發期T_BD的時間尺度維持電荷守恆。在一些實施例中，如圖2A-2B、3B和5A所示，在電極偏壓電路的節點N₁處維持電荷守恆。在一個實施例中，電容器C₁、C₂和C₅直接與節點N₁耦接，並且假設，電感器L₁(例如圖2A-2B所示的線路電感)小到足以使得與由PV波形產生器150所產生的PV電壓相比，感應出的電壓振盪可以忽略不計。如圖2A-2B、3B和5A所示，節點N₁也與電阻器R₁耦接，然後與電容器C₆耦接。因此，在突發期T_BD的時間尺度上，通過電阻器R1流動的總電荷(Q_T)達到Q_T

T_BD * V_BCM/R₁的數量級。在一些實施例中，例如，電阻器R₁的電阻被選擇為使得它足夠大，使得在突發期T_BD的時間尺度上，通過電阻器R₁流動的電荷與儲存在電容器C₁、C₂和C₅中的電荷相比可以忽略不計。因此，在這種配置中，大的阻斷電阻器R₁的存在將使電容器C₆在功能上似乎沒有直接與節點N₁耦接，並且與節點N₁相關聯的靜電荷將是儲存在直接與節點N₁耦接的電容器C₁、C₂和C₅中的靜電荷的總和。

下面的等式(2)用來描述電極偏壓電路中的節點處的電荷守恆，即在突發開期310的一部分期間測得的靜電荷Q_Burst的總和等於在緊接在突發開期310之後的非突發期314期間測得的儲存電荷Q_Off的量。

Σ Q_Burst=Σ Q_Off (2)

圖2A-2B和3A提供了系統配置示例，其中可以假設儲存在電容C₁、C₂和C₅內的電荷是守恆的，因此使峰值電漿電勢V_PL能夠藉由使用本文所述的方法中的一者或多者來決定。在本文所述的該一個或多個方法內偵測的電訊號可以包括由PV波形產生器150和/或RF產生器118所產生的波形的一個或多個特性。偵測到的一個或多個波形特性可以包括但不限於脈衝內一個或多個時間的電壓，脈衝內一個或多個時間的斜率，脈衝週期，和脈衝重複頻率。然而，環繞節點(例如圖2A-2B和3B中的節點N₁)的區域中的電荷是守恆的假設受限於或取決於由於流動到地線的電流(例如通過阻斷電阻器R₁流動到地線的電流i₁(圖3B))的大小而損失的儲存電荷量。如下面進一步論述，準確地決定峰值電漿電勢V_PL的能力取決於在訊號偵測模組188在突發序列(包括至少一個突發開期310和非突發期314)的一個或多個階段期間測量產生的電訊號之前，阻斷電阻器確保電荷損失量可以忽略不計的能力。如上所述，例如，電阻器R₁的電阻最好>100千歐姆。

示例1

在一個示例中，基於圖3A-3B所示的系統300配置，對於節點N₁，等式(2)可以被改寫，如等式(3)所示。

C₁(△V₁)_Burst+C₂(△V₂)_Burst+C₅(△V₅)_Burst=C₁(△V₁)_Off+C₂(△V₂)_Off+C₅(△V₅)_Off (3)在等式(3)中，C₁、C₂和C₅是已知的電容，並且△V₁、△V₂和△V₅是電容C₁、C₂和C₅的直接與節點N₁耦接的電容板的電壓減去相對的電容板的電壓，這是在突發開期310或非突發期314期間測量的。因此，如果在突發開期310期間進行的測量是在時間T₁時刻中的一者進行的，並且在非突發期314期間進行的測量是在時間T₄進行的，那麼等式(3)可以被改寫為等式(4)。C₁(V₁-V_PL)+C₂(V₁-V₅)+C₅(V₁-V₃)=C₁(V₂-0)+C₂(V₂-V₆)+C₅(V₂-V₄) (4)在等式(4)中，電壓V₁是電極104在突發開期310期間的時間T₁的電壓，峰值電漿電勢V_PL是在突發開期310期間的時間T₁的電漿電勢，電壓V₅是在突發開期310期間的時間T₁在節點N₅處測得的電壓，電壓V₃是在突發開期310期間的時間T₁在節點N₃處測得的電壓，電壓V₂是在非突發期314期間在節點N₁處測得的電壓，電壓V₆是在非突發期314期間在節點N₅處測得的電壓，並且電壓V₄是在非突發期314期間在節點N₃處測得的電壓。如上所述，電漿電勢在突發關期期間實際上為零，因此在非突發期314期間儲存在電容器C₁中的電荷實際上等於電壓V₂乘以電容C₁。在突發關期期間的實際夾緊電壓為V₂。因此，在重新組織等式(4)之後，如等式(5)所示，藉由針 對圖3B所示的系統配置對等式(5)求解，可以找出峰值電漿電勢V_PL。

為了便於論述，等式(5)中和下面提供的等式中的任一者中乘以電壓差項的電容項中的每一者在本文中一般稱為「組合電路電容」，其組合電路電容值是相對於期望的節點(例如節點N₁)基於各種連接的電路元件(例如靜電卡盤(ESC)191、RF產生器118和PV波形產生器150)的配置由電容(例如等式(5)中的電容C₁、C₂和C₅)的算術組合所決定的。

然而，在連接在節點N₃處的偏壓元件(例如PV源150)在突發關期期間浮動或在突發關期期間與地線斷開的配置中，直接與節點N₃耦接的電容器C₅在突發開到突發關的過渡期間將沒有電流通過它。換言之，儲存在電容器C₅中的電荷在突發開到突發關的過渡期間是相同的，所以它的影響可以從電荷守恆等式(2)、(3)和(4)中移除。用來找出電壓V_PL的等式可以被簡化為等式(6)。

在一些實施例中，在突發開到突發關的過渡期間通過RF源組件163流動到耦接在節點N₅處的電容器C₂的電流可以忽略不計，使得通過C₂流動的大部分電流也通過C₃流動。因此，C₂和C₃的串聯可以被視為值為(C₂C₃)/(C₂+C₃)並且接地的一個電容器。因此，在等 式(6)中，V₅=V₆=0，並且C₂被(C₂C₃)/(C₂+C₃)取代。

因此，因為在大多數系統中，電容C₁一般遠大於電容C₂和C₃，等式(7)可以被精簡為簡單的等式，在這個示例中為浮動偏壓元件的等式，如等式(8)所示。

在任何情況下，使用等式(5)、(6)、(7)或(8)中的任一者，C₁、C₂、C₃和/或C₅的電容值的知識，和藉由使用訊號偵測模組188在突發開期310和非突發期314期間所偵測到的測得電壓，可以計算峰值電漿電勢V_PL，使得可以決定期望的夾緊電壓V_DCV。

示例2

在另一個示例中，連接在節點N₃處的偏壓元件(例如PV源150)在突發關期期間被控制在恆定的電壓V₄(例如零)。在一些實施例中，在突發開到突發關的過渡期間通過RF源組件163流動到耦接在節點N₅處的電容器C₂的電流可以忽略不計，使得通過C₂流動的大部分電流也通過C₃流動。然後，藉由針對圖3B所示的系統配置對等式(9)求解，可以找出電壓V_PL。

在這個情況下，使用等式(9)，C₁、C₂、C₃和/或C₅的電容值的知識，和藉由使用訊號偵測模組188 在突發開期310和非突發期314期間的測得電壓，可以計算峰值電漿電勢V_PL，使得可以決定期望的夾緊電壓V_DCV。

示例3

在另一個示例中，基於圖5A所示的系統500配置，等式(2)可以被改寫，如等式(10)所示。在這個示例中，如圖5A所示意性地示出，RF源組件163與節點N₅連接，並且用來在電漿處理期間產生基板偏壓電壓。在這個示例中，PV波形產生器150不與系統500連接。因此，等式(2)可以被改寫，如等式(10)所示。

C₁(△V₁)_Burst+C₂(△V₂)_Burst=C₁(△V₁)_Off+C₂(△V₂)_Off (10)

因此，可以藉由使用等式(11)來找出電壓V_PL。

在這個情況下，使用等式(11)，C₁和C₂的電容值的知識，和藉由使用訊號偵測模組188在突發期510和突發關期514期間的測得電壓，可以計算峰值電漿電勢V_PL，使得可以決定期望的夾緊電壓V_DCV。

電漿處理方法示例

圖6A是用於基於在處理腔室中在基板的電漿處理期間所使用的製程配方的應用，來決定期望的夾緊電 壓的方法600的過程流程圖。除了圖6A以外，還參照圖1A-5B來描述方法600。在一個實施例中，方法600可以藉由CPU 133執行儲存在控制器126的記憶體134內的電腦實施指令來進行。在一個實施例中，方法600至少包括夾緊電壓決定過程605，它包括操作606-614。

在操作602處，在處理腔室100中啟動處理配方，這使電漿101在處理腔室100的處理區域129中形成。在一些實施例中，在此操作期間，RF源組件163以一定的RF頻率向處理腔室內的電極輸送足夠的RF電源以形成電漿101。在一個示例中，RF源組件163以400kHz與100MHz之間的RF頻率(例如40MHz)向設置在基板支撐組件136內的支撐基部107輸送RF電源。向支撐基部107輸送的RF電源被配置為點燃並維持藉由使用設置在處理區域129內的處理氣體來形成的處理電漿101。

在操作604處，控制器126向DC電壓源P₂發送命令訊號，以在偏壓電極104處啟動和建立第一夾緊電壓。第一夾緊電壓的大小被設定為儲存在控制器126的記憶體中的配方中的夾緊電壓。配方設定點一般被設定為一定水平，通過初始測試或藉由一般知識，其大小低到足以不使基板支撐件內的頂部介電層被擊穿，但其大小高到足以與基板接收表面105A實現良好的熱接觸，以充分地密封基板背側氣體(例如氦氣)。

在操作606處，在一個實施例中，PV波形產生器150開始產生一系列PV波形，在偏壓電極104處建立PV波形。在操作606期間，PV產生器150可以被配置為產生並向處理腔室100內的偏壓電極104提供PV波形的突發316。在替代實施例中，RF源組件163開始在處理腔室100內的電極(例如支撐基部107)處產生RF波形的突發，如關於圖5B所論述。

在一些實施例中，在操作606期間，向電極(例如偏壓電極104)施加的脈衝電壓水平(例如V_pp)最好被控制在期望的上升速度，該上升速度不大於分別通過電阻器R₁和R₂使電容器C₅和C₆放電或充電的速度(圖3B)，使得在V_DCV和V_PL與脈衝電壓一起上升時，跨電容器C₁的實際夾緊電壓保持恆定。如果這種上升速度關係被滿足，那麼依據等式(1)，跨電容器C₁的實際夾緊電壓將在脈衝電壓上升期間保持接近夾緊電壓設定點V_Clamp。電容器C₅通過電阻器R₁的充電或放電速度由RC時間常數所決定τ₁=R₁(C₅) (12)。電容器C₆通過電阻器R₂的充電或放電速度由RC時間常數所決定τ₂=R₂(C₆) (13)。因此，脈衝電壓水平V_pp變化的上升時間應大於RC時間常數τ₁和τ₂。在一些實施例中，脈衝電壓水平V_pp的上 升時間被設定為RC時間常數τ₁和τ₂中較大者的至少三倍。

在操作608處，在使向偏壓電極104施加的脈衝電壓水平(例如V_pp)上升時，使用訊號偵測模組188來在電漿處理配方的執行期間監測在處理腔室100內的不同部分內建立的波形。在一個示例中，訊號偵測模組188被配置為在脈衝電壓水平上升時，監測隨時間在偏壓電極104和支撐基部107處建立的波形。在一個示例中，在偏壓電極104和支撐基部107處建立的波形可以藉由測量分別在圖3B或5A所示的系統300或500內的節點N₁和N₅處建立的波形訊號來偵測。一般而言，在操作608期間，訊號偵測模組188用來對隨時間在系統內的各種節點處建立的波形訊號進行連續監測或重複取樣，例如偵測圖3A、4A或5B所示的時間T₁-T₅中的一者或多者的波形訊號。

在操作610處，藉由使用根據等式(2)導出的至少一個等式，例如等式(5)、(6)、(7)、(8)、(9)或(11)，來使用在操作608期間收集的資訊來計算電漿製程期間的電漿電勢。要用來決定峰值電漿電勢V_PL的期望等式是基於在電漿處理期間所使用的系統配置的知識和/或儲存在記憶體內的軟體指令中的設定。一般而言，當脈衝電壓水平、RF電源或其他電漿相關的參數(例如壓力、氣體組成物等等)在電漿處理期間改變時，納入在儲存在控制器126的記憶體中的指令內的相關等式中的一者或 多者可以在CPU 133執行儲存指令的期間被使用，以決定在處理期間的任何時候的峰值電漿電勢V_PL。

在操作612處，藉由使用等式(1)和操作610的結果來決定要在當前電漿製程的後續部分期間使用的期望夾緊電壓V_DCV。如上所述，等式(1)中的夾緊電壓設定點(V_Clamp)是配方中的夾緊電壓設定點，它一般是儲存在控制器126的記憶體內的預定值。

在操作614處，然後由控制器126或反饋處理器125向DC電壓源P₂發送命令訊號，使得可以藉由適當設定DC電壓源P₂的電壓來向偏壓電極104施加期望的夾緊電壓V_DCV，如上所述。在一些實施例中，夾緊電壓決定過程605的操作606-614在脈衝電壓上升階段期間至少再重複一次，或重複直到在電漿處理期間的突發開期310期間實現了期望的脈衝電壓水平(例如V_pp)。在一些其他的實施例中，只有夾緊電壓決定過程605的操作608-614在電漿處理期間被重複一次或多次。在一個示例中，一旦在突發開期310期間實現了期望的脈衝電壓水平(例如V_pp)，操作608-614就重複一次或多次。

在進行操作608-614一次或多次之後實現了脈衝電壓水平(例如V_pp)的穩定狀態值之後，進行操作616，其中DC電壓源P₂或DC電壓源輸出電壓V_BCM的設定點被儲存在記憶體中。在一些實施例中，最好將DC電壓源輸出電壓V_BCM值的中間設定點(例如在脈衝電壓上升階段期間決定的非最終值)儲存在記憶體中，使得它們 可以在未來的電漿處理序列中用作基線。儲存在記憶體中的DC電壓源輸出電壓V_BCM的設定點可以用於在另外的基板上進行的未來電漿製程，該等基板是使用相同或類似的電漿處理配方來處理的。如上文所簡要論述，電漿處理配方一般包括一個或多個處理步驟，它們被調適為控制在設置在處理腔室內的基板上進行的一個或多個電漿處理參數。該一個或多個電漿處理參數可以包括PV波形特性(例如佔空比、脈衝電壓水平V_pp、突發期、突發關期、脈衝電壓開啟時間等等)、腔室壓力、基板溫度、氣體流速、氣體組成物和其他有用的參數。例如，PV波形產生器150被設定為提供具有從0.01kV至10kV的脈衝電壓水平(例如V_pp)的脈衝，並且夾緊網路116的DC電壓源輸出電壓V_BCM被設定為介於-3kV至+3kV之間的恆定DC電壓，例如+2.5kV。

參照圖4C，在一些實施例中，在操作606期間形成的產生的該系列PV波形包括在突發490內建立一系列PV波形。在突發492期間形成的PV波形中的「低」脈衝電壓水平V_pp的大小明顯小於突發491中的「高」脈衝電壓水平V_pp。突發491中的「高」脈衝電壓水平V_pp由於峰到峰脈衝電壓較大，對期望的夾緊電壓V_DCV設定點的影響將會最大。因此，在一些實施例中，因為系統被配置為使得在電極偏壓電路的與電極耦接的區域內維持電荷守恆，即使包含突發492的「低」脈衝電壓水平V_pp位在包含突發491的「高」脈衝電壓水平V_pp與突發關期 493之間，在「高」脈衝電壓水平V_pp期間實現的峰值電漿電勢V_PL也可以用來決定DC電壓源輸出電壓V_BCM的設定點。在一個示例中，等式(5)、(6)、(7)、(8)、(9)或(11)中的一者可以用來決定電漿處理期間的電漿電勢。

參照圖4D，在一些實施例中，在操作606期間形成的產生的該系列PV波形包括在突發494內建立一系列PV波形。在一些實施例中，因為系統被配置為使得在電極偏壓電路的區域內維持電荷守恆，即使包含突發492的「低」脈衝電壓水平V_pp位在包含突發491的「高」脈衝電壓水平V_pp與突發關期493之間，在「高」脈衝電壓水平V_pp期間實現的峰值電漿電勢V_PL也可以被決定並用來決定DC電壓源輸出電壓V_BCM的設定點。因此，等式(5)、(6)、(7)、(8)、(9)或(11)可以用來決定電漿處理期間的電漿電勢。

圖6B是用來基於在先前電漿處理序列中(例如在進行方法600至少一次之後)對DC電壓源輸出電壓V_BCM的設定點的決定來輸送期望的夾緊電壓V_DCV的方法650的過程流程圖。方法650可以藉由CPU 133執行儲存在控制器126的記憶體134內的電腦實施指令來進行。

在操作652處，藉由在處理腔室的處理區域129中形成電漿101，來在處理腔室中啟動處理配方。操 作652的進行方式可以與上面關於操作602所描述的方法類似。

在操作654處，控制器126向DC電壓源P₂發送命令訊號，以在偏壓電極104處啟動和建立第一夾緊電壓。第一夾緊電壓的大小是基於處理配方中或儲存在控制器126的記憶體中的設定點來設定的。在一個實施例中，儲存的設定點是基於在先前進行的製程期間所使用的DC電壓源輸出電壓V_BCM值，例如來自方法600中的操作中的一者的進行的結果。

在操作656處，在一個實施例中，PV波形產生器150開始產生一系列PV波形，在偏壓電極104處建立PV波形。在替代實施例中，RF源組件163開始產生RF波形，這會在處理腔室100內的電極(例如支撐基部107)處建立RF波形。如上面關於操作606所論述，向電極施加的脈衝電壓水平(例如V_pp)在一段時間內上升，該時間段大於用來使C₅通過R₁和使C₆通過R₂充電或放電的RC時間常數(例如大兩倍或三倍)。一般而言，操作656的進行方式可以與上面關於操作606所描述的方法類似。

在操作659處，在操作656的同時，控制器126或反饋處理器125向DC電壓源P₂發送命令訊號，以達到DC電壓源輸出電壓V_BCM的設定點，使得在基板上進行的處理步驟的至少一部分期間，DC電壓源P₂將期望的夾緊電壓V_DCV施加到偏壓電極104並在偏壓電極104處維持住。方法650還可以對隨後在處理腔室中處理的所 有基板進行。然而，如果在任何後續的電漿製程中變更了一個或多個電漿處理配方參數，可能最好對使用這些變更的電漿處理配方參數來進行的所有後續製程進行方法600然後進行方法650。

在一些實施例中，可以在處理步驟內重複使用方法600中的步驟608-614，以針對電漿性質和峰值電漿電勢V_PL的漂移進行調整，這導致DC電壓源P₂的DC電壓源輸出電壓V_BCM的不同，以維持夾緊電壓設定點V_Clamp。

DC偏壓分析示例

在一些實施例中，在處理期間向基板施加的DC偏壓(V_{DC Bias})的量被計算，然後用來在電漿處理配方的一個或多個部分期間調整處理參數中的一者或多者。在對稱波形(例如正弦波形(RF波形)或S形(sigmoidal)波形)被輸送的電漿處理期間的任何時候，DC偏壓可以藉由使用等式(14)來計算。

V_{DC Bias}=(V_PL-V_pp)/2 (14)

在本文所述的操作中的一者或多者期間，訊號偵測模組188和控制器126用來偵測和監測隨時間在系統內的各種節點處建立的波形訊號，使得一個或多個電腦實施指令可以用來決定DC偏壓和/或峰值DC偏壓。

本文所揭露的實施例中的一者或多者的態樣包括一種在處理期間可靠地對基板進行偏壓和夾緊以改進在複數個基板上進行的電漿處理結果的系統和方法。

可以以下面論述的多個非限制性示例表達所揭露的技術。

示例1：一種電漿處理腔室，包括：基板支撐組件，包括：基板支撐表面；第一偏壓電極；第一介電層，設置在該第一偏壓電極與該基板支撐表面之間；波形產生器；第一電源輸送線路，將該波形產生器與該第一偏壓電極電性耦接，其中該第一電源輸送線路包括阻斷電容器；夾緊網路，在該阻斷電容器與該偏壓電極之間的第一點處與該第一電源輸送線路耦接，該夾緊網路包括：直流(DC)電壓源，耦接在該第一點與地線之間；以及阻斷電阻器，耦接在該第一點與該直流(DC)電壓源的輸出之間；以及訊號偵測模組，被配置為從第一訊號線接收第一電訊號，該第一訊號線在設置在該阻斷電容器與該偏壓電極之間的點處與該第一電源輸送線路耦接；以及控制器，被配置為與該訊號偵測模組通訊，並且由於在接收到的該電訊號內所接收到的資訊，控制由該直流(DC)電壓源在該第一點處向該第一電源輸送線路供應的電壓的大小。

示例2：如示例1所述的電漿處理腔室，其中：該波形產生器被配置為在第一時間段期間產生複數個脈衝電壓波形，並且在第二時間段期間停止該複數個脈衝電壓波形的該產生；在該第一時間段期間，由該訊號偵測模 組所接收的該電訊號的第一部分包括產生的該複數個脈衝電壓波形的波形的包括第一電壓水平的第一部分；在該第二時間段期間，由該訊號偵測模組所接收的該電訊號的第二部分包括第二電壓水平；以及電腦實施指令，儲存在記憶體中，該等電腦實施指令當由一處理器執行時，被配置為在該控制器控制向該第一電源輸送線路供應的該電壓的該大小之前，將該第一電壓水平與該第二電壓水平進行比較。

示例3：如示例1所述的電漿處理腔室，其中該基板支撐組件包括靜電卡盤，其中該靜電卡盤包括該第一介電層和該第一偏壓電極。

示例4：如示例1所述的電漿處理腔室，其中該阻斷電阻器的電阻大於100千歐姆。

示例5：如示例1所述的電漿處理腔室，其中：該基板支撐組件進一步包括：支撐基部；以及第二介電層，設置在該支撐基部與該第一偏壓電極之間；以及該波形產生器包括通過第一電導體與該第一偏壓電極電性耦接的脈衝電壓波形產生器，並且被配置為在該第一偏壓電極處建立脈衝電壓波形；射頻產生器，通過第二電源輸送線路與該支撐基部電性耦接，並且被配置為在該支撐基部處建立射頻電壓波形；以及該訊號偵測模組被進一步配置為從第二訊號線接收第二電訊號，該第二訊號線與該第二電源輸送線路耦接。

示例6：如示例1所述的電漿處理腔室，其中該第一介電層的厚度介於約0.1mm與約2mm之間。

示例7：如示例1所述的電漿處理腔室，其中該夾緊網路與該波形產生器並聯連接，並且該夾緊網路進一步包括：第一二極體，與該第一點與該直流(DC)電壓源之間的該阻斷電阻器並聯耦接，其中該二極體的陽極側與該第一點耦接；第一電容器，耦接在該二極體的陰極側與地線之間；以及第二電阻器，與DC電壓源串聯，並且與該第一電容器並聯耦接。

示例8：如示例1所述的電漿處理腔室，其中該基板支撐組件進一步包括第二偏壓電極，其中該第一偏壓電極和該第二偏壓電極各自選自包括邊緣控制電極和卡緊極電極的群組。

示例9：一種電漿處理腔室，包括：基板支撐組件，包括：基板支撐表面；第一電極；第一介電層，設置在該第一電極與該基板支撐表面之間；波形產生器；第一電源輸送線路，將該波形產生器與該第一電極電性耦接，其中該第一電源輸送線路包括阻斷電容器；夾緊網路，在該阻斷電容器與該第一電極之間的第一點處與該第一電源輸送線路耦接，該夾緊網路包括：直流(DC)電壓源，耦接在該第一點與地線之間；以及阻斷電阻器，耦接在該第一點與該直流(DC)電壓源之間；以及訊號偵測模組，被配置為從第一訊號線接收第一電訊號，該第一 訊號線在設置在該阻斷電容器與該第一電極之間的點處與該第一電源輸送線路耦接。

示例10：如示例9所述的電漿處理腔室，進一步包括：二極體，與該第一點與該直流(DC)電壓源之間的該阻斷電阻器並聯耦接，其中該二極體的陽極側與該第一點耦接。

示例11：如示例9所述的電漿處理腔室，其中：該波形產生器被配置為在第一時間段期間產生複數個脈衝電壓波形，並且在第二時間段期間停止該複數個脈衝電壓波形的該產生；在該第一時間段期間，由該訊號偵測模組所接收的該電訊號的第一部分包括產生的該複數個脈衝電壓波形的波形的包括第一電壓水平的第一部分；在該第二時間段期間，由該訊號偵測模組所接收的該電訊號的第二部分包括第二電壓水平；以及電腦實施指令，儲存在記憶體中，該等電腦實施指令當由處理器執行時，被配置為在該控制器控制向該第一電源輸送線路供應的該電壓的該大小之前，將該第一電壓水平與該第二電壓水平進行比較。

示例12：如示例9所述的電漿處理腔室，其中該基板支撐組件包括靜電卡盤，其中該靜電卡盤包括該第一介電層和該第一電極。

示例13：如示例9所述的電漿處理腔室，其中該阻斷電阻器的電阻大於100千歐姆。

示例14：如示例9所述的電漿處理腔室，其中：該基板支撐組件進一步包括：支撐基部；以及第二介電層，設置在該支撐基部與該第一電極之間；以及該波形產生器包括通過第一電導體與該第一電極電性耦接的脈衝電壓波形產生器，並且被配置為在該第一電極處建立脈衝電壓波形；射頻產生器，通過第二電源輸送線路與該支撐基部電性耦接，並且被配置為在該支撐基部處建立射頻電壓波形；以及該訊號偵測模組被進一步配置為從第二訊號線接收第二電訊號，該第二訊號線與該第二電源輸送線路耦接。

示例15：如示例9所述的電漿處理腔室，其中該第一介電層的厚度介於約0.1mm與約2mm之間。

示例16：如示例9所述的電漿處理腔室，其中該夾緊網路與該波形產生器並聯連接，並且該夾緊網路進一步包括：第一二極體，與該第一點與該直流(DC)電壓源之間的該阻斷電阻器並聯耦接，其中該二極體的陽極側與該第一點耦接；第一電容器，耦接在該二極體的陰極側與地線之間；以及第二電阻器，與DC電壓源串聯，並且與該第一電容器並聯耦接。

示例17：如示例9所述的電漿處理腔室，其中該第一電極包括邊緣控制電極或卡緊極電極。

示例18：一種用於對基板進行電漿處理的方法，該方法包括以下步驟：在處理腔室的處理區域內產生電漿，其中該處理區域包括基板支撐件，該基板支撐件包 括基板支撐表面、第一偏壓電極和設置在該第一偏壓電極與該基板支撐表面之間的第一介電層；在第一時間段期間，從波形產生器通過第一電源輸送線路向該第一偏壓電極輸送一個或多個波形；在第二時間段內停止向該第一偏壓電極輸送該一個或多個波形；從夾緊網路向該第一偏壓電極施加第一夾緊電壓；藉由從訊號線接收電訊號，來在該第一時間段期間偵測該一個或多個波形的至少一個特性，該訊號線在設置在該第一電源輸送線路上的第一點處與該第一電源輸送線路耦接；在該第二時間段期間偵測從該訊號線所接收的電訊號的至少一個特性；以及基於以下項目，來調整向該第一偏壓電極施加的該第一夾緊電壓：在該第一時間段期間的從該訊號線所接收的該一個或多個波形的偵測到的該特性；以及在該第二時間段期間的從該訊號線所接收的該電訊號的偵測到的該至少一個特性。

示例19：如示例18所述的方法，其中在該第一時間段期間從該波形產生器提供複數個脈衝，該複數個脈衝中的每一者具有脈衝電壓水平，並且在該第一時間段的第二部分期間，該複數個脈衝中的一個或多個脈衝的該脈衝電壓水平相對於在該第一時間段的第一部分內提供的一個或多個脈衝增加。

示例20：如示例19所述的方法，其中在該第一時間段的該部分期間施加該第一夾緊電壓包括以下步驟：增加由該夾緊網路向該偏壓電極所供應的該電壓。

示例21：如示例18所述的方法，其中該夾緊網路包括：直流(DC)電壓源，耦接在該第一點與地線之間；以及阻斷電阻器，耦接在該第一點與該DC源之間。

示例22：如示例21所述的方法，其中該一個或多個波形各自包括脈衝電壓水平，並且在該第一時間段的一部分期間，該脈衝電壓水平從第一電壓水平增加到第二電壓水平。

示例23：如示例22所述的方法，其中該第一電源輸送線路包括設置在該波形產生器與該偏壓電極之間的阻斷電容器，並且該夾緊網路的電壓以與跨該阻斷電容器的電壓的上升實質相等的速度上升。

示例24：如示例21所述的方法，其中該阻斷電阻器的電阻大於100千歐姆。

示例25：如示例21所述的方法，其中在任何瞬間，通過該阻斷電阻器流動到地線的DC電流小於約20mA。

示例26：如示例18所述的方法，其中在該第一時間段的一部分期間施加該第一夾緊電壓包括以下步驟：增加由該夾緊網路向該偏壓電極所供應的該電壓。

示例27：如示例18所述的方法，其中在該第一時間段的一部分期間施加該第一夾緊電壓包括以下步驟：減少由該夾緊網路向該偏壓電極所供應的該電壓。

示例28：如示例18所述的方法，進一步包括以下步驟：藉由分析以下項目，來決定在該第一時間段期 間實現的峰值電漿電勢：在該第一時間段期間偵測到的該一個或多個波形的該至少一個特性；以及在該第二時間段期間偵測到的該電訊號的該至少一個特性。

示例29：如示例28所述的方法，其中調整該第一夾緊電壓進一步包括以下步驟：將決定的該峰值電漿電勢添加到夾緊電壓設定點常數值，以形成期望的夾緊電壓；以及向該夾緊網路的直流(DC)電壓源輸送控制訊號，其中該控制訊號包括與形成的該期望的夾緊電壓相關的資訊。

示例30：如示例18所述的方法，其中：該在該第一時間段期間偵測該一個或多個波形的該至少一個特性的步驟包括偵測該一個或多個脈衝電壓波形中的脈衝電壓波形的峰值處的第一電壓；以及在該第二時間段期間偵測該一個或多個波形的該至少一個特性的步驟包括在該第二時間段期間偵測第二電壓。

示例31：如示例30所述的方法，其中基於偵測到的該特性來調整向該第一偏壓電極施加的該第一夾緊電壓進一步包括以下步驟：決定該第一電壓與該第二電壓之間的差異；以及基於該第一電壓與該第二電壓之間的決定的該差異，來決定電漿電勢值，以及其中該調整該第一夾緊電壓的步驟包括向該第一偏壓電極輸送基板偏壓電壓，並且該基板偏壓電壓包括決定的該電漿電勢值和先前決定的夾緊電壓設定點值的總和。

示例32：如示例31所述的方法，其中該決定該電漿電勢值的步驟進一步包括將該第一電壓與該第二電壓之間的決定的該差異乘以組合電路電容值，並且該組合電路電容值包括直接與該第一點耦接的電路元件的電容值。

雖然前述內容涉及本揭示內容的實施例，但也可以在不脫離本揭示內容的基本範圍的情況下設計本揭示內容的其他的和另外的實施例，並且本揭示內容的範圍是由隨後的請求項所決定的。

600:方法

602:操作

604:操作

605:電壓決定過程

606:操作

608:操作

610:操作

612:操作

614:操作

616:操作

Claims (30)

1. 一種電漿處理腔室，包括：一基板支撐組件，包括：一基板支撐表面；一第一偏壓電極；一第一介電層，設置在該第一偏壓電極與該基板支撐表面之間；一波形產生器，被配置為在一第一時間段期間產生複數個脈衝電壓波形，並且在一第二時間段期間停止該複數個脈衝電壓波形的產生；一第一電源輸送線路，將該波形產生器與該第一偏壓電極電性耦接，其中該第一電源輸送線路包括一阻斷電容器；一夾緊網路，在該阻斷電容器與該第一偏壓電極之間的一第一點處與該第一電源輸送線路耦接，該夾緊網路包括：一直流(DC)電壓源，耦接在該第一點與地線之間；以及一阻斷電阻器，耦接在該第一點與該DC電壓源的一輸出之間；以及一控制器，被配置為：在該第一時間段和該第二時間段期間，接收經由與該第一點耦接的一第一訊號線獲得的一第一電訊號內的資訊，其中在該第一時間段期間獲 得的該第一電訊號內的該資訊包括該複數個脈衝電壓波形中的一波形的包括一第一電壓水平的一部分，並且其中在該第二時間段期間獲得的該第一電訊號內的該資訊包括一第二電壓水平；將該第一電壓水平與該第二電壓水平進行比較；以及基於將該第一電壓水平與該第二電壓水平進行比較，控制該DC電壓源向該第一電源輸送線路的該第一點供應的一電壓的一大小。
2. 如請求項1所述的電漿處理腔室，其中該基板支撐組件包括一靜電卡盤，其中該靜電卡盤包括該第一介電層和該第一偏壓電極。
3. 如請求項1所述的電漿處理腔室，其中該阻斷電阻器的一電阻大於100千歐姆。
4. 如請求項1所述的電漿處理腔室，其中該基板支撐組件進一步包括：一支撐基部；以及一第二介電層，設置在該支撐基部與該第一偏壓電極之間；以及一射頻產生器，通過一第二電源輸送線路與該支撐基部電性耦接，並且被配置為在該支撐基部處建立一射頻電壓波形。
5. 如請求項1所述的電漿處理腔室，其中該第一介電層的一厚度介於約0.1mm與約2mm之間。
6. 如請求項1所述的電漿處理腔室，其中該夾緊網路與該波形產生器並聯連接，並且該夾緊網路進一步包括：一第一二極體，與該第一點與該DC電壓源之間的該阻斷電阻器並聯耦接，其中該二極體的一陽極側與該第一點耦接；一第一電容器，耦接在該二極體的一陰極側與地線之間；以及一第二電阻器，與該DC電壓源串聯，並且與該第一電容器並聯耦接。
7. 如請求項1所述的電漿處理腔室，其中該基板支撐組件進一步包括一第二偏壓電極，其中該第一偏壓電極和該第二偏壓電極各自選自由一邊緣控制電極和一卡緊極電極組成的一群組。
8. 一種電漿處理腔室，包括：一基板支撐組件，包括：一基板支撐表面；一第一電極；一第一介電層，設置在該第一電極與該基板支撐表面之間；一波形產生器，被配置為在一第一時間段期間產生複數個脈衝電壓波形，並且在一第二時間段期間停止該複數個脈衝電壓波形的產生； 一第一電源輸送線路，將該波形產生器與該第一電極電性耦接，其中該第一電源輸送線路包括一阻斷電容器；一夾緊網路，在該阻斷電容器與該第一電極之間的一第一點處與該第一電源輸送線路耦接，該夾緊網路包括：一直流(DC)電壓源，耦接在該第一點與地線之間；以及一阻斷電阻器，耦接在該第一點與該DC電壓源之間；一第一訊號線，在該阻斷電容器與該第一電極之間與該第一電源輸送線路耦接，該第一訊號線被配置為接收一第一電訊號；以及一控制器，被配置為：在該第一時間段和該第二時間段期間，接收經由與該第一點耦接的該第一訊號線獲得的該第一電訊號內的資訊，其中在該第一時間段期間獲得的該第一電訊號內的該資訊包括該複數個脈衝電壓波形中的一波形的包括一第一電壓水平的一部分，並且其中在該第二時間段期間獲得的該第一電訊號內的該資訊包括一第二電壓水平；將該第一電壓水平與該第二電壓水平進行比較；以及 基於將該第一電壓水平與該第二電壓水平進行比較，控制該DC電壓源向該第一電源輸送線路的該第一點供應的一電壓的一大小。
9. 如請求項8所述的電漿處理腔室，進一步包括：一二極體，與該第一點與該DC電壓源之間的該阻斷電阻器並聯耦接，其中該二極體的一陽極側與該第一點耦接。
10. 如請求項8所述的電漿處理腔室，其中該基板支撐組件包括一靜電卡盤，其中該靜電卡盤包括該第一介電層和該第一電極。
11. 如請求項8所述的電漿處理腔室，其中該阻斷電阻器的一電阻大於100千歐姆。
12. 如請求項8所述的電漿處理腔室，其中該基板支撐組件進一步包括：一支撐基部；以及一第二介電層，設置在該支撐基部與該第一電極之間；以及一射頻產生器，通過一第二電源輸送線路與該支撐基部電性耦接，並且被配置為在該支撐基部處建立一射頻電壓波形。
13. 如請求項8所述的電漿處理腔室，其中該第一介電層的一厚度介於約0.1mm與約2mm之間。
14. 如請求項8所述的電漿處理腔室，其中該夾緊網路與該波形產生器並聯連接，並且該夾緊網路進一步包括：一第一二極體，與該第一點與該DC電壓源之間的該阻斷電阻器並聯耦接，其中該二極體的一陽極側與該第一點耦接；一第一電容器，耦接在該二極體的一陰極側與地線之間；以及一第二電阻器，與該DC電壓源串聯，並且與該第一電容器並聯耦接。
15. 如請求項8所述的電漿處理腔室，其中該第一電極包括一邊緣控制電極或一卡緊極電極。
16. 一種用於對一基板進行電漿處理的方法，該方法包括以下步驟：在一處理腔室的一處理區域內產生一電漿，其中該處理區域包括一基板支撐件，該基板支撐件包括一基板支撐表面、一第一偏壓電極和設置在該第一偏壓電極與該基板支撐表面之間的一第一介電層；在一第一時間段期間，從一波形產生器通過一第一電源輸送線路向該第一偏壓電極輸送一個或多個波形；在一第二時間段內停止向該第一偏壓電極輸送該一個或多個波形； 從一夾緊網路向該第一偏壓電極施加一第一夾緊電壓；藉由從一訊號線接收一電訊號，來在該第一時間段期間偵測該一個或多個波形的至少一個特性，該訊號線在設置在該第一電源輸送線路上的一第一點處與該第一電源輸送線路耦接；在該第二時間段期間偵測從該訊號線所接收的一電訊號的至少一個特性；以及基於以下項目，來調整向該第一偏壓電極施加的該第一夾緊電壓：在該第一時間段期間的從該訊號線所接收的該一個或多個波形的偵測到的該特性；以及在該第二時間段期間的從該訊號線所接收的該電訊號的偵測到的該至少一個特性。
17. 如請求項16所述的方法，其中在該第一時間段期間從該波形產生器提供複數個脈衝，該複數個脈衝中的每一者具有一脈衝電壓水平，並且在該第一時間段的一第二部分期間，該複數個脈衝中的一個或多個脈衝的該脈衝電壓水平相對於在該第一時間段的一第一部分內提供的一個或多個脈衝增加。
18. 如請求項17所述的方法，其中在該第一時間段的該部分期間施加該第一夾緊電壓包括以下步驟：增加由該夾緊網路向該偏壓電極所供應的該電壓。
19. 如請求項16所述的方法，其中該夾緊網路包括：一直流(DC)電壓源，耦接在該第一點與地線之間；以及一阻斷電阻器，耦接在該第一點與該DC源之間。
20. 如請求項19所述的方法，其中該一個或多個波形各自包括一脈衝電壓水平，並且在該第一時間段的一部分期間，該脈衝電壓水平從一第一電壓水平增加到一第二電壓水平。
21. 如請求項20所述的方法，其中該第一電源輸送線路包括設置在該波形產生器與該偏壓電極之間的一阻斷電容器，並且該夾緊網路的電壓以與跨該阻斷電容器的電壓的上升實質相等的速度上升。
22. 如請求項19所述的方法，其中該阻斷電阻器的一電阻大於100千歐姆。
23. 如請求項19所述的方法，其中在任何瞬間，通過該阻斷電阻器流動到地線的一DC電流小於約20mA。
24. 如請求項16所述的方法，其中在該第一時間段的一部分期間施加該第一夾緊電壓包括以下步驟：增加由該夾緊網路向該偏壓電極所供應的該電壓。
25. 如請求項16所述的方法，其中在該第一時間段的一部分期間施加該第一夾緊電壓包括以下步驟：減少由該夾緊網路向該偏壓電極所供應的該電壓。
26. 如請求項16所述的方法，進一步包括以下步驟：藉由分析以下項目，來決定在該第一時間段期間實現的一峰值電漿電勢：在該第一時間段期間偵測到的該一個或多個波形的該至少一個特性；以及在該第二時間段期間偵測到的該電訊號的該至少一個特性。
27. 如請求項26所述的方法，其中調整該第一夾緊電壓進一步包括以下步驟：將決定的該峰值電漿電勢添加到儲存在記憶體中的一夾緊電壓設定點常數值，以形成一期望的夾緊電壓；以及向該夾緊網路的一直流(DC)電壓源輸送一控制訊號，其中該控制訊號包括與形成的該期望的夾緊電壓相關的資訊。
28. 如請求項16所述的方法，其中：該在該第一時間段期間偵測該一個或多個波形的該至少一個特性的步驟包括偵測該一個或多個脈衝電壓波形中的一脈衝電壓波形的一峰值處的一第一電壓，以及在該第二時間段期間偵測該一個或多個波形的該至少一個特性的步驟包括在該第二時間段期間偵測一第二電壓。
29. 如請求項28所述的方法，其中基於偵測到的該特性來調整向該第一偏壓電極施加的該第一夾緊電壓進一步包括以下步驟：決定該第一電壓與該第二電壓之間的一差異；以及基於該第一電壓與該第二電壓之間的決定的該差異，來決定一電漿電勢值，以及其中該調整該第一夾緊電壓的步驟包括向該第一偏壓電極輸送一基板偏壓電壓，並且該基板偏壓電壓包括決定的該電漿電勢值和一先前決定的夾緊電壓設定點值的一總和。
30. 如請求項29所述的方法，其中該決定該電漿電勢值的步驟進一步包括將該第一電壓與該第二電壓之間的決定的該差異乘以一組合電路電容值，並且該組合電路電容值包括直接與該第一點耦接的電路元件的電容值。