TWI881749B - 金屬-絕緣體-金屬電容器及其製造方法 - Google Patents
金屬-絕緣體-金屬電容器及其製造方法 Download PDFInfo
- Publication number
- TWI881749B TWI881749B TW113109326A TW113109326A TWI881749B TW I881749 B TWI881749 B TW I881749B TW 113109326 A TW113109326 A TW 113109326A TW 113109326 A TW113109326 A TW 113109326A TW I881749 B TWI881749 B TW I881749B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- dielectric layer
- intermetallic dielectric
- electrode layer
- metal
- Prior art date
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Ceramic Capacitors (AREA)
Abstract
本揭露的實施例提供一種M-I-M電容器結構,包括位於基板上的互連結構及位於互連結構上的電容器。電容器包括位於互連結構上的下部金屬間介電層及下部電極層、位於下部金屬間介電層及下部電極層上並以佈局圖案設置於中間區的下部電極單元及環繞下部電極單元的上部金屬間介電單元、設置於周圍區以環繞上部金屬間介電單元的第一上部電極層,以及環繞第一上部電極層的外側壁的上部金屬間介電層。此外,一種M-I-M電容器結構的製造方法亦在本揭露中被揭示。
Description
本揭露涉及一種金屬-絕緣體-金屬電容器及其製造方法。
目前的金屬-絕緣體-金屬電容器 (Metal-Insulator-Metal,M-I-M)或金屬-氧化物-金屬電容器 (Meta-Oxide-Metal,M-O-M)多為指叉形(finger-type)層疊結構。
然而,由於指叉形層疊結構的金屬-絕緣體-金屬電容器的下部電極層和上部電極層位於同一層的互連金屬中,且以後段製程(back-end-of-line,BEOL)中的金屬間金屬間介電層作為電極層之間的金屬間介電層。如此一來,金屬-絕緣體-金屬電容器的有效電容面積有限。
本揭露的實施例提供一種電容器結構的製造方法,該方法包括以下步驟。在基板上方形成下部金屬間介電層,且基板定義有中間區及周圍區。在下部金屬間介電層中形成貫穿下部金屬間介電層的指叉形開口。在指叉形開口中形成下部電極層。在下部電極層及下部金屬間介電層上形成阻擋層。在阻擋層上形成上部金屬間介電層。在中間區的上部金屬間介電層形成互相交錯的複數個溝槽和形成在交錯的溝槽之間的複數個柱狀開口,及在周圍區的上部金屬間介電層形成環形凹陷,且柱狀開口暴露下部電極層的頂表面。在柱狀開口、環形凹陷及交錯的溝槽中填充導電材料,以分別形成下部電極單元、第一上部電極層及複數個第二上部電極層,且下部電極單元的底表面與下部電極層的頂表面接觸。
本揭露的實施例提供一種電容器結構,包括基板、互連結構及電容器。基板定義有中間區及環繞中間區的周圍區。互連結構設置於基板上方。電容器設置於互連結構上,且包括下部金屬間介電層、下部電極層、複數個下部電極單元、複數個上部金屬間介電單元、第一上部電極層及上部金屬間介電層。下部金屬間介電層設置於互連結構上。下部電極層設置於下部金屬間介電層中,且與互連結構電性連接。下部電極單元位於下部金屬間介電層及下部電極層上,並以佈局圖案設置於中間區,且下部電極單元與下部電極層電性連接。上部金屬間介電單元位於下部金屬間介電層及下部電極層上,並以佈局圖案設置於中間區,上部金屬間介電單元環繞下部電極單元。第一上部電極層位於下部金屬間介電層上,並設置於周圍區以環繞上部金屬間介電單元。上部金屬間介電層設置於下部金屬間介電層上,且環繞第一上部電極層。
現在將詳細參考本揭露的實施例,本揭露的實施例的示例在附圖中示出。在可能的情況下,在附圖和說明中使用相同的附圖標記來指代相同或相似的部分。
此外,為了方便描述,本揭露中可以使用例如「上」、「上方」、「下方」、「之間」等空間相關術語來描述如附圖所示的一個元件或特徵與另一個元件的關係)或功能。除了附圖中描繪的方位之外,空間相關術語旨在涵蓋裝置在使用或操作中的不同方位。該裝置可以其他方式定向(旋轉90度或以其他方向),且本揭露中使用的空間相關描述符同樣可以相對應地解釋。在本揭露中使用的「包括」、「具有」、「包含」等用語屬於開放性用語,意思是包括但不限於。
為了增加金屬-絕緣體-金屬(metal-insulator-metal,M-I-M)的電容有效面積,本揭露重新設計電容器的電極層與金屬間介電層的佈局及結構,藉此增強電極層與金屬間介電層之間的總表面積,進而增加有效電容。
請參閱第1圖至第7圖,第1圖至第7圖是根據本揭露的一些實施例的金屬-絕緣體-金屬(M-I-M)電容器的製造方法的各階段的示意圖,其中第5圖是根據第6圖的金屬-絕緣體-金屬(M-I-M)電容器的製造方法的其中一個階段的上視圖。
如第1圖所示,為清楚起見,雖然基板102包括多個功能部件,但於圖式中被省略。基板102定義有中間區MR及環繞中間區MR的周圍區PR。具體地,基板102上方包括互連結構104,且於互連結構104上形成下部金屬間介電層110。在一些實施例中,形成下部金屬間介電層110的材料包括氧化物,例如二氧化矽。隨後,透過微影製程及蝕刻製程,貫穿下部金屬間介電層110以在下部金屬間介電層110中形成指叉形開口OP1。
接著,如第2圖所示,於指叉形開口OP1(如第1圖)中填充導電材料,以形成下部電極層112,且下部電極層112與互連結構104電性連接。在一些實施例中,下部電極層112的導電材料包括銅(Cu)、鋁(Al)、鎢(W)或其他導電材料。在一些實施例中,下部電極層112例如透過沉積製程(例如物理氣相沉積製程(physical vapor deposition,PVD)、原子層沉積製程(atomic layer deposition,ALD)或其他沉積製程)與後續的平坦化製程(例如回蝕製程及/或化學機械研磨(Chemical mechanical polishing,CMP)製程)。
如第3圖所示,在下部金屬間介電層110及下部電極層112上形成阻擋層120。在一些實施例中,阻擋層120包括介電材料,例如包括氧化物。
如第4圖所示,在阻擋層120上形成上部金屬間介電層130。並且,下部金屬間介電層110具有第一厚度TH1,上部金屬間介電層130具有第二厚度TH2,且第二厚度TH2大於第一厚度TH1。在一些實施例中,上部金屬間介電層130的材料包括氧化物、低k材料或其他可能的介電材料。
請參閱第5圖及第6圖,透過微影製程及蝕刻製程,在中間區MR的上部金屬間介電層130形成複數個柱狀開口OP2及交錯的複數個溝槽TR,及在周圍區PR的上部金屬間介電層130形成環形凹陷RS。具體地,於第5圖的上視圖中,中間區MR的柱狀開口OP2例如為矩形或圓形。部分的溝槽TR與另一部分的溝槽TR互相交錯,以形成棋盤式圖案或六邊形圖案,並在交錯的溝槽TR之間形成上部金屬間介電單元132,且柱狀開口OP2位於上部金屬間介電單元132中。進一步地,周圍區PR的環形凹陷RS環繞中間區MR而形成,且環形凹陷RS與延伸至周圍區PR的溝槽TR連通。進一步地,以X方向為例,柱狀開口OP2具有第一寬度W1,環形凹陷RS具有第二寬度W2,溝槽TR具有第三寬度W3。第一寬度W1大於第二寬度W2,且第二寬度W2大於第三寬度W3。相似地,柱狀開口OP2的面積大於環形凹陷RS的單位面積,且環形凹陷RS的單位面積大於溝槽TR的單位面積。值得一提的是,X方向上的溝槽TR的寬度與Y方向上的溝槽TR的寬度可以不同,以增加金屬-絕緣體-金屬電容器100(如第7圖)的電容。在一些實施例中,於蝕刻製程後,執行清洗製程。
進一步地,如第6圖所示,如前述,基於負載效應(loading effect),透過柱狀開口OP2的第一寬度W1大於環形凹陷RS的第二寬度W2,且環形凹陷RS的第二寬度W2大於溝槽TR的第三寬度W3(或者,透過柱狀開口OP2的面積大於環形凹陷RS的單位面積,且環形凹陷RS的單位面積大於溝槽TR的單位面積),來分別控制柱狀開口OP2、環形凹陷RS及溝槽TR的蝕刻深度。具體地,由於相較於環形凹陷RS及溝槽TR,柱狀開口OP2的第一寬度W1及面積較大,所以柱狀開口OP2的蝕刻速率大於環形凹陷RS及溝槽TR的蝕刻速率。因此,柱狀開口OP2的第一深度D1達到裸露下部電極層112的頂表面,而環形凹陷RS的第二深度D2僅達到裸露阻擋層120的頂表面。另外,相較於溝槽TR,由於環形凹陷RS的第二寬度W2及單位面積較大,所以環形凹陷RS的蝕刻速率大於溝槽TR的蝕刻速率。因此,當柱狀開口OP2的第一深度D1達到使下部電極層112的頂表面裸露,且環形凹陷RS的第二深度D2達到裸露阻擋層120的頂表面時,溝槽TR的第三深度D3仍在中間區MR的上部金屬間介電層130中,且溝槽TR與阻擋層120之間仍保留第三厚度TH3的上部金屬間介電層130,即形成底部金屬間介電層134以使上部金屬間介電單元132互相連接。由前述可知,第一深度D1大於第二深度D2,且第二深度D2大於第三深度D3。在一些實施例中,蝕刻製程為乾蝕刻製程。
接著,如第7圖所示,於柱狀開口OP2、環形凹陷RS及溝槽TR(如第6圖)中填充導電材料,以分別形成下部電極單元152、第一上部電極層154及第二上部電極層156,即形成金屬-絕緣體-金屬(M-I-M)電容器100。在一些實施例中,填充柱狀開口OP2、環形凹陷RS及溝槽TR的導電材料包括Ta/TaN、Ti/TiN
、Cu、Al、W或其他導電材料。在一些實施例中,下部電極單元152、第一上部電極層154及第二上部電極層156例如透過沉積製程(例如物理氣相沉積製程(PVD)、原子層沉積製程(ALD)或電鍍製程或其組合)與後續的平坦化製程(例如回蝕製程及/或化學機械研磨(CMP)製程)來形成。
具體地,如第7圖所示的金屬-絕緣體-金屬電容器100包括基板102、設置於基板102上方的互連結構104、設置於互連結構104上的阻擋層120及設置於互連結構104上的電容器CP。另外,電容器CP定義有中間區MR及環繞中間區MR的周圍區PR,且電容器CP包括下部金屬間介電層110、下部電極層112、複數個下部電極單元152、複數個上部金屬間介電單元132、第一上部電極層154、第二上部電極層156及上部金屬間介電層130。
下部金屬間介電層110設置於互連結構104上。下部電極層112以指叉形貫穿設置於下部金屬間介電層110中且位於中間區MR,並與互連結構104電性連接。
下部電極單元152位於下部金屬間介電層110及下部電極層112上,並以棋盤圖案設置於中間區MR。下部電極單元152的底表面接觸指叉形的下部電極層112,即下部電極單元152與下部電極層112電性連接。另外,下部電極單元152具有第一高度H1。
上部金屬間介電單元132位於下部金屬間介電層110及下部電極層112上,並以佈局圖案設置於中間區MR,且上部金屬間介電單元132的底部以第三厚度TH3的底部金屬間介電層134互相連接。並且,上部金屬間介電單元132環繞下部電極單元152的側壁。在一些實施例中,佈局圖案為棋盤式圖案或六邊形圖案。
第一上部電極層154位於下部金屬間介電層110上,並設置於周圍區PR以環繞以佈局圖案設置的上部金屬間介電單元132。另外,第一上部電極層154的底表面與阻擋層120的頂表面接觸,且第一上部電極層154具有第二高度H2。在一些實施例中,佈局圖案為棋盤式圖案或六邊形圖案。在一些實施例中,第二高度H2小於第一高度H1。
第二上部電極層156交錯設置於下部金屬間介電層110及下部電極層112上的中間區MR,並延伸至周圍區PR與第一上部電極層154連接。並且,交錯的第二上部電極層156環繞上部金屬間介電單元132的側壁。另外,第二上部電極層156的底部與底部金屬間介電層134的頂表面接觸,且第二上部電極層156具有第三高度H3。在一些實施例中,第三高度H3小於第二高度H2,且第三高度H3小於第一高度H1。換言之,下部電極單元152的底表面低於第一上部電極層154的底表面,且第一上部電極層154的底表面低於第二上部電極層156的底表面。
上部金屬間介電層130設置於下部金屬間介電層110上並位於周圍區PR,且環繞第一上部電極層154的外側壁。
綜合以上所述,透過本揭露的金屬-絕緣體-金屬電容器及其製造方法,將金屬-絕緣體-金屬電容器設計為跨越相鄰電極層及金屬間介電層的垂直結構,以藉此提高電極層與金屬間介電層之間的總表面積,以增加有效電容。
儘管本揭露的一些實施例已經相當詳細地描述了本揭露,但是其他實施例也是可能的。因此,申請專利範圍的精神和範圍不應限於此處描述的實施例。
以上概略說明了本揭露中多個實施例的特徵,使所屬技術領域之通常知識者對於本揭露可更為容易理解。任何所屬技術領域之通常知識者應瞭解到本揭露可輕易作為其他結構或製程的變更或設計基礎,以進行相同於本揭露實施例的目的及/或獲得相同的優點。任何所屬技術領域內具有通常知識者亦可理解與上述等同的結構並未脫離本揭露之精神及保護範圍內,且可在不脫離本揭露之精神及範圍內,可作更動、替代與修改。
100 : 金屬-絕緣體-金屬電容器
102 : 基板
104 : 互連結構
110 : 下部金屬間介電層
112 : 下部電極層
120 : 阻擋層
130 : 上部金屬間介電層
132 : 上部金屬間介電單元
134 : 底部金屬間介電層
152 : 下部電極單元
154 : 第一上部電極層
156 : 第二上部電極層
CP : 電容器
D1 : 第一深度
D2 : 第二深度
D3 : 第三深度
H1 : 第一高度
H2 : 第二高度
H3 : 第三高度
MR : 中間區
PR : 周圍區
OP1 : 指叉形開口
OP2 : 柱狀開口
RS : 環形凹陷
TH1 : 第一厚度
TH2 : 第二厚度
TH3 : 第三厚度
TR : 溝槽
W1 : 第一寬度
W2 : 第二寬度
W3 : 第三寬度
X, Y : 方向
閱讀以下實施例時搭配附圖以清楚理解本揭露案的觀點。應注意的是,根據業界的標準做法,各種特徵並未按照比例繪製。事實上,為了能清楚地討論,各種特徵的尺寸可能任意地放大或縮小。
第1圖至第7圖是根據本揭露的一些實施例的金屬-絕緣體-金屬電容器的製造方法的各階段的示意圖,其中第5圖是根據第6圖的金屬-絕緣體-金屬電容器的製造方法的其中一個階段的上視圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記)
無
國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記)
無
100:金屬-絕緣體-金屬電容器
102:基板
104:互連結構
110:下部金屬間介電層
112:下部電極層
120:阻擋層
130:上部金屬間介電層
132:上部金屬間介電單元
134:底部金屬間介電層
152:下部電極單元
154:第一上部電極層
156:第二上部電極層
CP:電容器
H1:第一高度
H2:第二高度
H3:第三高度
MR:中間區
PR:周圍區
TH3:第三厚度
W1:第一寬度
W2:第二寬度
W3:第三寬度
Claims (9)
- 一種金屬-絕緣體-金屬電容器結構的製造方法,包括: 在一基板上方形成一下部金屬間介電層,其中該基板定義有一中間區及環繞該中間區的一周圍區; 在該下部金屬間介電層中形成貫穿該下部金屬間介電層的一指叉形開口; 在該指叉形開口中形成一下部電極層; 在該下部電極層及該下部金屬間介電層上形成一阻擋層; 在該阻擋層上形成一上部金屬間介電層; 在該中間區的該上部金屬間介電層形成互相交錯的複數個溝槽和形成在交錯的該些溝槽之間的複數個柱狀開口,及在該周圍區的該上部金屬間介電層形成一環形凹陷,其中各該柱狀開口暴露該下部電極層的頂表面;以及 在該些柱狀開口、該環形凹陷及交錯的該些溝槽中填充一導電材料,以分別形成一下部電極單元、一第一上部電極層及複數個第二上部電極層,其中該下部電極單元的底表面與該下部電極層的頂表面接觸。
- 如請求項1所述之方法,其中由於各該柱狀開口的一第一寬度大於該環形凹陷的一第二寬度,因此在形成該些柱狀開口及該環形凹陷時,各該柱狀開口的一第一深度大於該環形凹陷的一第二深度。
- 如請求項2所述之方法,其中該環形凹陷使該阻擋層的頂表面暴露。
- 如請求項1所述之方法,其中由於該環形凹陷的一第二寬度大於各該溝槽的一第三寬度,因此在形成該環形凹陷及該些溝槽時,該環形凹陷的一第二深度大於各該溝槽的一第三深度。
- 如請求項1所述之方法,其中該些溝槽延伸至該周圍區並與該環形凹陷連通。
- 一種金屬-絕緣體-金屬電容器結構,包括: 一基板,定義有一中間區及環繞該中間區的一周圍區; 一互連結構,設置於該基板上方; 一電容器,設置於該互連結構上,且包括: 一下部金屬間介電層,設置於該互連結構上; 一下部電極層,設置於該下部金屬間介電層中,且與該互連結構電性連接; 複數個下部電極單元,位於該下部金屬間介電層及該下部電極層上,並以一佈局圖案設置於該中間區,其中各該下部電極單元與該下部電極層電性連接; 複數個上部金屬間介電單元,位於該下部金屬間介電層及該下部電極層上,並以該佈局圖案設置於該中間區,其中各該上部金屬間介電單元環繞各該下部電極單元; 一第一上部電極層,位於該下部金屬間介電層上,並設置於該周圍區以環繞該些上部金屬間介電單元;以及 一上部金屬間介電層,設置於該下部金屬間介電層上,且環繞該第一上部電極層;以及 一阻擋層,設置於該下部金屬間介電層與該上部金屬間介電層之間及各該上部金屬間介電單元與該下部金屬間介電層之間,其中該阻擋層的頂表面與該第一上部電極層接觸。
- 如請求項6所述之金屬-絕緣體-金屬電容器結構,進一步包括: 複數個第二上部電極層,交錯設置於該下部金屬間介電層及該下部電極層上的該中間區,並延伸至該周圍區與該第一上部電極層連接,其中交錯的該些第二上部電極層環繞各該上部金屬間介電單元。
- 如請求項6所述之金屬-絕緣體-金屬電容器結構,其中各該下部電極單元的底表面低於該第一上部電極層的底表面。
- 如請求項7所述之金屬-絕緣體-金屬電容器結構,其中該第一上部電極層的底表面低於各該第二上部電極層的底表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW113109326A TWI881749B (zh) | 2024-03-13 | 2024-03-13 | 金屬-絕緣體-金屬電容器及其製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW113109326A TWI881749B (zh) | 2024-03-13 | 2024-03-13 | 金屬-絕緣體-金屬電容器及其製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI881749B true TWI881749B (zh) | 2025-04-21 |
| TW202537098A TW202537098A (zh) | 2025-09-16 |
Family
ID=96141960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW113109326A TWI881749B (zh) | 2024-03-13 | 2024-03-13 | 金屬-絕緣體-金屬電容器及其製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI881749B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200405551A (en) * | 2002-09-19 | 2004-04-01 | Mitsubishi Electric Corp | Semiconductor device |
| US20070040205A1 (en) * | 2005-08-22 | 2007-02-22 | Guy Blalock | Stud capacitor device and fabrication method |
-
2024
- 2024-03-13 TW TW113109326A patent/TWI881749B/zh active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200405551A (en) * | 2002-09-19 | 2004-04-01 | Mitsubishi Electric Corp | Semiconductor device |
| US20070040205A1 (en) * | 2005-08-22 | 2007-02-22 | Guy Blalock | Stud capacitor device and fabrication method |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202537098A (zh) | 2025-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI723398B (zh) | 高密度mim電容器結構 | |
| CN105826166B (zh) | 金属-绝缘体-金属(mim)电容器和形成方法 | |
| CN113451511A (zh) | 半导体装置 | |
| KR102874190B1 (ko) | 자기 정렬 스페이서를 갖는 고 커패시턴스 mim 디바이스 | |
| US12046550B2 (en) | Three dimensional MIM capacitor having a comb structure and methods of making the same | |
| US20210098564A1 (en) | Metal-insulator-metal structure and methods thereof | |
| US12538794B2 (en) | Increasing contact areas of contacts for MIM capacitors | |
| US6638830B1 (en) | Method for fabricating a high-density capacitor | |
| US12389612B2 (en) | Method of forming a stress reduction structure for metal-insulator-metal capacitors | |
| TW202236526A (zh) | 積體電路結構 | |
| TW201711209A (zh) | 多層王冠型金屬-絕緣體-金屬電容器結構及其製作方法 | |
| TWI881749B (zh) | 金屬-絕緣體-金屬電容器及其製造方法 | |
| US20240429156A1 (en) | Embedding Metal-Insulator-Metal Structure In Silicon Oxide In A Copper Redistribution Layer Scheme | |
| US12027574B2 (en) | Resistor structure | |
| CN120659529A (zh) | 金属-绝缘体-金属电容器及其制造方法 | |
| TW201545184A (zh) | 電容器結構及其製造方法 | |
| US12426281B2 (en) | Multi-capacitor module including a nested metal-insulator-metal (MIM) structure | |
| US20250048658A1 (en) | Capacitor array formation using single etch process | |
| CN118231374A (zh) | 金属-绝缘层-金属电容结构及其制作方法 | |
| KR100695993B1 (ko) | 적층형 엠아이엠 캐패시터 및 그 제조 방법 |