TWI880605B - 半導體結構的製造方法 - Google Patents
半導體結構的製造方法 Download PDFInfo
- Publication number
- TWI880605B TWI880605B TW113102726A TW113102726A TWI880605B TW I880605 B TWI880605 B TW I880605B TW 113102726 A TW113102726 A TW 113102726A TW 113102726 A TW113102726 A TW 113102726A TW I880605 B TWI880605 B TW I880605B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- manufacturing
- isolation
- photoresist
- semiconductor structure
- Prior art date
Links
Images
Classifications
-
- H10P54/00—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Dicing (AREA)
Abstract
一種半導體結構的製造方法，包括以下步驟。提供基底。基底包括切割道區與元件區。在基底上形成介電結構。在元件區的介電結構中形成內連線結構。在介電結構上形成保護層。對保護層與介電結構進行圖案化，而在切割道區的介電結構中形成劃片溝槽，且在元件區的介電結構中形成開口。在劃片溝槽與開口中以及保護層上形成隔離材料層。在劃片溝槽中的隔離材料層上形成光阻層。對隔離材料層進行第一回蝕刻製程，而在劃片溝槽中形成第一隔離層，且在開口中形成第二隔離層。第一隔離層覆蓋由劃片溝槽所暴露出的介電結構的表面。移除光阻層。
Description
本發明是有關於一種半導體結構的製造方法，且特別是有關於一種包括劃片溝槽的半導體結構的製造方法。
在一些半導體結構製作完成後，切割道區中的由劃片溝槽所暴露出的介電結構會曝露於空氣中。在半導體結構等待封測廠進一步加工而儲放於倉庫的期間，介電結構中的成分(如，氟(F))可能會擴散至空氣中，而對暴露於空氣中的最頂層的導電層(如，接墊(pad))造成汙染。然而，如何防止最頂層的導電層受到汙染為持續努力的目標。
本發明提供一種半導體結構的製造方法，其可有效地防止最頂層的導電層受到汙染。
本發明提出一種半導體結構的製造方法，包括以下步驟。提供基底。基底包括切割道區與元件區。在基底上形成介電結構。
在元件區的介電結構中形成內連線結構。內連線結構包括多個導電層。在介電結構上形成保護層。對保護層與介電結構進行圖案化，而在切割道區的介電結構中形成劃片溝槽，且在元件區的介電結構中形成開口。開口暴露出最頂層的導電層。在劃片溝槽與開口中以及保護層上形成隔離材料層。在劃片溝槽中的隔離材料層上形成光阻層。在形成光阻層之後，對隔離材料層進行第一回蝕刻製程，而在劃片溝槽中形成第一隔離層，且在開口中形成第二隔離層。第一隔離層覆蓋由劃片溝槽所暴露出的介電結構的表面。移除光阻層。
依照本發明的一實施例所述，在上述半導體結構的製造方法中，導電層可包括金屬層。
依照本發明的一實施例所述，在上述半導體結構的製造方法中，內連線結構更可包括多個插塞。多個插塞可連接於多個導電層。
依照本發明的一實施例所述，在上述半導體結構的製造方法中，光阻層的頂面可低於保護層的底面。
依照本發明的一實施例所述，在上述半導體結構的製造方法中，第一回蝕刻製程例如是乾式蝕刻製程。
依照本發明的一實施例所述，在上述半導體結構的製造方法中，光阻層的形成方法可包括以下步驟。在隔離材料層上形成光阻材料層。光阻材料層可填入劃片溝槽與開口中。對光阻材料層進行第二回蝕刻製程，而完全地移除位在開口中的光阻材料層，且
部分地移除位在劃片溝槽中的光阻材料層，以形成光阻層。
依照本發明的一實施例所述，在上述半導體結構的製造方法中，光阻材料層的形成方法例如是旋轉塗佈法。
依照本發明的一實施例所述，在上述半導體結構的製造方法中，第二回蝕刻製程例如是乾式蝕刻製程。
依照本發明的一實施例所述，在上述半導體結構的製造方法中，第一隔離層的剖面形狀可包括U形。
依照本發明的一實施例所述，在上述半導體結構的製造方法中，第二隔離層可暴露出最頂層的導電層。
基於上述，在本發明所提出的半導體結構的製造方法中，由於第一隔離層覆蓋由劃片溝槽所暴露出的介電結構的表面，因此可有效地防止由劃片溝槽所暴露出的介電結構中的成分擴散到空氣中，藉此可有效地防止最頂層的導電層受到汙染。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
10:半導體結構
100:基底
102:介電結構
104:內連線結構
106:導電層
108:插塞
110:保護層
112:隔離材料層
112a,112b:隔離層
114:光阻材料層
114a:光阻層
OP1:開口
R1:切割道區
R2:元件區
S1:頂面
S2:底面
T1:劃片溝槽
圖1A至圖1G為根據本發明的一些實施例的半導體結構的製造流程剖面圖。
下文列舉實施例並配合附圖來進行詳細地說明，但所提供的實施例並非用以限制本發明所涵蓋的範圍。為了方便理解，在下述說明中相同的構件將以相同的符號標示來說明。此外，附圖僅以說明為目的，並未依照原尺寸作圖。事實上，為論述清晰起見，可任意增大或減小各種特徵的尺寸。
圖1A至圖1G為根據本發明的一些實施例的半導體結構的製造流程剖面圖。
請參照圖1A，提供基底100。基底100包括切割道區R1與元件區R2。在一些實施例中，元件區R2可為用以形成主動元件及/或被動元件的區域。在一些實施例中，基底100可為半導體基底，如矽基底。此外，在圖中雖未示出，但在基底100上及/或基底100中可形成所需的半導體元件(如，主動元件及/或被動元件)，於此省略其說明。
接著，在基底100上形成介電結構102。在一些實施例中，介電結構102可為多層結構。在一些實施例中，介電結構102的材料可包括氟矽酸鹽玻璃(fluorosilicate glass，FSG)、氧化矽、氮化矽或其組合。在一些實施例中，介電結構102的形成方法例如是化學氣相沉積法。
此外，在元件區R2的介電結構102中形成內連線結構104。在一些實施例中，內連線結構104可電性連接於元件區R2中的半導體元件(未示出)。內連線結構104包括多個導電層106。在一些實施例中，最頂層的導電層106可作為接墊。在一些實施
例中，導電層106可包括金屬層。另外，內連線結構104更可包括多個插塞108。多個插塞108可連接於多個導電層106。在一些實施例中，插塞108的材料例如是金屬等導電材料。此外，導電層106的數量與插塞108的數量並不限於圖中的數量。只要導電層106的數量與插塞108的數量為多個，即屬於本發明所涵蓋的範圍。在一些實施例中，內連線結構104可藉由內連線製程(interconnect process)來形成。
接著，在介電結構102上形成保護層110。保護層110可為單層結構或多層結構。在一些實施例中，保護層110的材料例如是氧化矽、氮化矽或其組合。在一些實施例中，保護層110的形成方法材料例如是化學氣相沉積法。
請參照圖1B，對保護層110與介電結構102進行圖案化，而在切割道區R1的介電結構102中形成劃片溝槽T1，且在元件區R2的介電結構102中形成開口OP1。劃片溝槽T1可暴露出的切割道區R1中的介電結構102的表面。開口OP1可暴露出最頂層的導電層106。在一些實施例中，劃片溝槽T1與開口OP1可穿過保護層110。在一些實施例中，可藉由微影製程與蝕刻製程(如，乾式蝕刻製程)對保護層110與介電結構102進行圖案化。在一些實施例中，溝槽T1與開口OP1可藉由同一個光罩來形成。因此，無需增加額外的光罩，即可同時形成劃片溝槽T1與開口OP1，藉此可有效降低製造成本。
請參照圖1C，在劃片溝槽T1與開口OP1中以及保護層
110上形成隔離材料層112。隔離材料層112可為單層結構或多層結構。在一些實施例中，隔離材料層112的材料例如是氮化矽、氮氧化矽(SiON)或其組合。在一些實施例中，隔離材料層112的形成方法例如是化學氣相沉積法。
請參照圖1D，可在隔離材料層112上形成光阻材料層114。光阻材料層114填入劃片溝槽T1與開口OP1中。在一些實施例中，光阻材料層114的形成方法例如是旋轉塗佈法。
請參照圖1E，可對光阻材料層114進行回蝕刻製程，而完全地移除位在開口OP1中的光阻材料層114，且部分地移除位在劃片溝槽T1中的光阻材料層114，以形成光阻層114a。藉此，可在劃片溝槽T1中的隔離材料層112上形成光阻層114a。在一些實施例中，光阻層114a的頂面S1可低於保護層110的底面S2。在一些實施例中，對光阻材料層114進行的回蝕刻製程例如是乾式蝕刻製程。
請參照圖1F，在形成光阻層114a之後，對隔離材料層112進行回蝕刻製程，而在劃片溝槽T1中形成隔離層112a，且在開口OP1中形成隔離層112b。隔離層112a覆蓋由劃片溝槽T1所暴露出的介電結構102的表面。在一些實施例中，隔離層112a的剖面形狀可包括U形。在一些實施例中，隔離層112b可暴露出最頂層的導電層106。此外，由於隔離層112a覆蓋由劃片溝槽T1所暴露出的介電結構102的表面，因此可有效地防止由劃片溝槽T1所暴露出的介電結構102中的成分(如，氟)擴散到空氣中，藉此可
有效地防止最頂層的導電層106受到汙染。在一些實施例中，對隔離材料層112進行的回蝕刻製程例如是乾式蝕刻製程。
請參照圖1G，移除光阻層114a。在一些實施例中，光阻層114a的移除方法例如是電漿灰化(plasma ashing)法。
基於上述實施例可知，在半導體結構10的製造方法中，由於隔離層112a覆蓋由劃片溝槽T1所暴露出的介電結構102的表面，因此可有效地防止由劃片溝槽T1所暴露出的介電結構102中的成分擴散到空氣中，藉此可有效地防止最頂層的導電層106受到汙染。
綜上所述，在上述實施例的半導體結構的製造方法中，由於隔離層覆蓋由劃片溝槽所暴露出的介電結構的表面，因此可有效地防止由劃片溝槽所暴露出的介電結構中的成分擴散到空氣中，藉此可有效地防止最頂層的導電層受到汙染。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100:基底
102:介電結構
104:內連線結構
106:導電層
108:插塞
110:保護層
112a,112b:隔離層
114a:光阻層
OP1:開口
R1:切割道區
R2:元件區
S1:頂面
S2:底面
T1:劃片溝槽
Claims (10)
- 一種半導體結構的製造方法，包括： 提供基底，其中所述基底包括切割道區與元件區； 在所述基底上形成介電結構； 在所述元件區的所述介電結構中形成內連線結構，其中所述內連線結構包括多個導電層； 在所述介電結構上形成保護層； 對所述保護層與所述介電結構進行圖案化，而在所述切割道區的所述介電結構中形成劃片溝槽，且在所述元件區的所述介電結構中形成開口，其中所述開口暴露出最頂層的所述導電層； 在所述劃片溝槽與所述開口中以及所述保護層上形成隔離材料層； 在所述劃片溝槽中的所述隔離材料層上形成光阻層； 在形成所述光阻層之後，對所述隔離材料層進行第一回蝕刻製程，而在所述劃片溝槽中形成第一隔離層，且在所述開口中形成第二隔離層，其中所述第一隔離層覆蓋由所述劃片溝槽所暴露出的所述介電結構的表面；以及 移除所述光阻層。
- 如請求項1所述的半導體結構的製造方法，其中所述導電層包括金屬層。
- 如請求項1所述的半導體結構的製造方法，其中所述內連線結構更包括： 多個插塞，連接於多個所述導電層。
- 如請求項1所述的半導體結構的製造方法，其中所述光阻層的頂面低於所述保護層的底面。
- 如請求項1所述的半導體結構的製造方法，其中所述第一回蝕刻製程包括乾式蝕刻製程。
- 如請求項1所述的半導體結構的製造方法，其中所述光阻層的形成方法包括： 在所述隔離材料層上形成光阻材料層，其中所述光阻材料層填入所述劃片溝槽與所述開口中；以及 對所述光阻材料層進行第二回蝕刻製程，而完全地移除位在所述開口中的所述光阻材料層，且部分地移除位在所述劃片溝槽中的所述光阻材料層，以形成所述光阻層。
- 如請求項6所述的半導體結構的製造方法，其中所述光阻材料層的形成方法包括旋轉塗佈法。
- 如請求項6所述的半導體結構的製造方法，其中所述第二回蝕刻製程包括乾式蝕刻製程。
- 如請求項1所述的半導體結構的製造方法，其中所述第一隔離層的剖面形狀包括U形。
- 如請求項1所述的半導體結構的製造方法，其中所述第二隔離層暴露出最頂層的所述導電層。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW113102726A TWI880605B (zh) | 2024-01-24 | 2024-01-24 | 半導體結構的製造方法 |
| CN202410162009.6A CN120376513A (zh) | 2024-01-24 | 2024-02-05 | 半导体结构的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW113102726A TWI880605B (zh) | 2024-01-24 | 2024-01-24 | 半導體結構的製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI880605B true TWI880605B (zh) | 2025-04-11 |
| TW202531498A TW202531498A (zh) | 2025-08-01 |
Family
ID=96141722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW113102726A TWI880605B (zh) | 2024-01-24 | 2024-01-24 | 半導體結構的製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN120376513A (zh) |
| TW (1) | TWI880605B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20210043576A1 (en) * | 2019-05-16 | 2021-02-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structure and manufacturing method thereof |
| TW202324616A (zh) * | 2021-08-30 | 2023-06-16 | 台灣積體電路製造股份有限公司 | 晶片結構及形成晶片結構的方法 |
-
2024
- 2024-01-24 TW TW113102726A patent/TWI880605B/zh active
- 2024-02-05 CN CN202410162009.6A patent/CN120376513A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20210043576A1 (en) * | 2019-05-16 | 2021-02-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structure and manufacturing method thereof |
| TW202324616A (zh) * | 2021-08-30 | 2023-06-16 | 台灣積體電路製造股份有限公司 | 晶片結構及形成晶片結構的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN120376513A (zh) | 2025-07-25 |
| TW202531498A (zh) | 2025-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20000044928A (ko) | 반도체 소자의 트랜치 형성 방법 | |
| US7211519B2 (en) | Method for manufacturing semiconductor device | |
| JP2004273483A (ja) | 配線構造の形成方法 | |
| TWI880605B (zh) | 半導體結構的製造方法 | |
| US20090115068A1 (en) | Semiconductor Device and Method of Manufacturing the Same | |
| TWI696227B (zh) | 半導體元件及其製造方法 | |
| US7928000B2 (en) | Method for forming self aligned contacts for integrated circuit devices | |
| US20230154796A1 (en) | Plasma diced wafers and methods thereof | |
| US7615475B2 (en) | Method for fabricating landing polysilicon contact structures for semiconductor devices | |
| US20120164835A1 (en) | Method of Forming Via Hole | |
| KR20060109055A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100613384B1 (ko) | 반도체 소자의 배선 형성방법 | |
| TWI485772B (zh) | 形成介層洞的方法 | |
| TWI553739B (zh) | 一種形成開口的方法 | |
| KR100390999B1 (ko) | 반도체소자의 형성방법 | |
| KR100762233B1 (ko) | 반도체 소자의 층간절연막 형성방법 | |
| KR100265340B1 (ko) | 반도체소자 제조방법 | |
| KR100944344B1 (ko) | 반도체소자의 제조방법 | |
| KR100718803B1 (ko) | 반도체 소자의 제조 방법 | |
| KR0137619B1 (ko) | 반도체 장치 제조 방법 | |
| KR100861188B1 (ko) | 반도체소자의 제조방법 | |
| TW202549063A (zh) | 形成晶圓結構的方法及由其形成的晶圓結構 | |
| KR100296132B1 (ko) | 대머신 방법을 이용한 반도체 소자의 금속배선 형성 방법 | |
| KR100800818B1 (ko) | 반도체 소자 제조 방법 | |
| KR100808369B1 (ko) | 반도체 소자의 제조방법 |