TWI880530B - 半導體製造用光罩以及修正光罩圖形方法 - Google Patents
半導體製造用光罩以及修正光罩圖形方法 Download PDFInfo
- Publication number
- TWI880530B TWI880530B TW112149199A TW112149199A TWI880530B TW I880530 B TWI880530 B TW I880530B TW 112149199 A TW112149199 A TW 112149199A TW 112149199 A TW112149199 A TW 112149199A TW I880530 B TWI880530 B TW I880530B
- Authority
- TW
- Taiwan
- Prior art keywords
- line
- line segment
- additional block
- semiconductor manufacturing
- width
- Prior art date
Links
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
一種半導體製造用光罩,包括至少一線段與多個端部附加區塊。線段與一半導體元件的結構相對應,端部附加區塊則設置於線段的多個端部。每個端部附加區塊是以第一線條圍出的中空結構,其中第一線條的線寬小於微影解析度。一種修正光罩圖形方法包括先提供一半導體元件的包含至少一線段的原始圖形,再對線段進行去圓角化處理,以輸出一光罩圖形。去圓角化處理包括在線段的端部設置端部附加區塊,且每個端部附加區塊是以第一線條圍出的中空結構,其中第一線條的線寬小於微影解析度。
Description
本發明是有關於一種光學微影修正技術(OPC),且特別是有關於一種半導體製造用光罩以及修正光罩圖形方法。
在半導體製程領域中,為了要在基底上形成特定圖案(包含各種元件圖案,如閘極、接觸等)時,會先在電腦系統中設計出相應圖案,接著進行OPC後,將圖案輸出至光罩上,再利用微影步驟與蝕刻步驟將光罩上的圖案轉移到半導體元件。
然而,現行OPC技術對於方形轉角圓形化(corner rounding)與線端縮短(Line-end shortening)的問題,通常是在光罩圖形中加入輔助圖形如錘頭(hammer head)、方形襯線(serif)等。一旦半導體元件中具有密集電路圖形(dense pattern),則難以設置於密集圖形之間。
本發明提供一種半導體製造用光罩,能解決成像方形轉角圓形化與線端縮短的問題,並適用於密集電路圖形。
本發明另提供一種修正光罩圖形方法,能製作出具有OPC圖形的光罩。
本發明的半導體製造用光罩,包括至少一線段與多個端部附加區塊。這個線段與一半導體元件的結構相對應,端部附加區塊則設置於至少一線段的多個端部。每個端部附加區塊是以第一線條圍出的中空結構,其中第一線條的線寬小於微影解析度。
本發明的修正光罩圖形方法包括先提供一半導體元件的原始圖形,原始圖形包含至少一線段,再對前述線段進行去圓角化處理,以輸出一光罩圖形。上述去圓角化處理包括在至少一線段的端部設置多個端部附加區塊,且每個端部附加區塊是以第一線條圍出的中空結構,其中第一線條的線寬小於微影解析度。
在本發明的各個實施例中,上述多個端部附加區塊中的一個的尺寸大於相應的端部的尺寸。
在本發明的各個實施例中,上述多個端部附加區塊中的一個的寬度等於相應的端部的寬度。
在本發明的各個實施例中,上述至少一線段為多個線段,且多個端部附加區塊設置於每個線段的多個端部。
在本發明的各個實施例中,上述至少一線段為多個線段,且多個線段中的相鄰線段之間的距離低於一預定值,則多個線段中的相鄰線段共用一個端部附加區塊。
在本發明的各個實施例中,上述至少一線段具有轉角,則轉角的內側與外側分別設有內側附加區塊與外側附加區塊,內側附加區塊具有以第二線條圍出的中空結構,外側附加區塊具有以第三線條圍出的中空結構,其中第二線條與第三線條的線寬均小於微影解析度。
在本發明的各個實施例中,上述內側附加區塊的尺寸大於外側附加區塊的尺寸。
在本發明的各個實施例中,上述外側附加區塊的數量為1個以上。
基於上述,本發明使用線寬小於微影解析度的線條所圍出的中空結構作為光罩圖形的附加區塊,能同時解決成像方形轉角圓形化與線端縮短的問題。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
下面的描述提供了用於實現本發明的不同特徵的多個實施例。此外,這些實施例僅是示例性的,並不用以限制本發明的範圍和應用。而且,為了清楚起見,區域或結構部件的相對尺寸(例如,長度、寬度、間距等)和相對位置可能被縮小或擴大。另外,在不同圖中使用的相似或相同的元件符號來表示相似或相同的構件或特徵。
圖1A是依照本發明的第一實施例的一種半導體製造用光罩的示例性佈局圖。
本發明的第一實施例是將相應於半導體元件102的圖形進行校正後輸出為半導體製造用光罩100,例如圖1A的一個線段104即對應於一半導體元件102的結構。然後,為了修正方形轉角圓形化(corner rounding)與線端縮短(Line-end shortening),可在線段104的端部104a設置端部附加區塊106。每個端部附加區塊106是以第一線條108圍出的中空結構,其中第一線條108的線寬l1與線寬l2均小於微影解析度(lithography resolution)。線寬l1是指垂直方向延伸的第一線條108的寬度、線寬l2是指水平方向延伸的第一線條108的寬度。線寬l1可與線寬l2相同或者不同。
在圖1A中,端部附加區塊106的寬度w等於相應的端部104a的寬度w。然而,本發明並不限於此;在圖1B的另一半導體製造用光罩110中,對應圖1A的半導體元件102的線段104也可在端部104a設置尺寸較大的端部附加區塊112。文中的「尺寸」代表一個區域或圖形的涵蓋面積、寬度、高度或半徑;例如圖1B中的端部附加區塊112之寬度w’大於相應的端部104a的寬度w。而且,由於端部附加區塊112的線條之線寬小於微影解析度,所以利用半導體製造用光罩110進行曝光顯影後的圖案化光阻PR的圖形頂多在兩端殘留有些許光阻,如圖1B中間所示。若是使用圖案化光阻PR作為蝕刻罩幕,蝕刻後得到的最終圖案FP會像圖1B右所示,其端部沒有明顯圓角與內縮,因而可改善轉角圓形化與線端縮短的問題。
圖2是一種具有密集電路圖形(dense pattern)的半導體元件佈局示意圖。圖3是依照本發明的第二實施例的一種半導體製造用光罩的示例性佈局圖。
請參照圖2,當半導體元件200的結構是由6個長條區L1~L6構成,則半導體製造用光罩300如圖3所示具有相應的6個線段302、304、306、308、310與312,並且在其端部均設置端部附加區塊314。而且,線段302、線段304、線段306、線段308、線段310與線段312中的相鄰線段之間的距離若低於一預定值,則相鄰線段共用一個端部附加區塊,文中所謂的「預定值」與微影機台使用光源相關,例如:以四倍微縮的浸潤式深紫外光微影機台為例,其光罩上使用的預定值設定為「低於0.1 μm」;依此類推。舉例來說,線段306與線段312是沿水平方向順序排列,若使用四倍微縮的浸潤式深紫外光微影機台,且線段306與線段312之間的距離d1低於0.1 μm的話,則在線段306與線段312之間共用一個端部附加區塊316;依此類推。在圖3中,線段310與線段312是沿垂直方向順序排列,若是線段310與線段312之間的距離d2也低於預定值,則可在線段310與線段312之間共用一個端部附加區塊318;依此類推。上述端部附加區塊314、316和318以第一線條320圍出的中空結構,其中第一線條320的線寬l1與線寬l2均小於微影解析度。線寬l1與線寬l2的定義與第一實施例相同,不再贅述。由於密集電路圖形中的相鄰線段之間的距離愈來愈小,所以傳統OPC圖形中的輔助圖形如錘頭(hammer head)、方形襯線(serif)等,將難以加到相鄰線段之間。相較下,本發明的圖形改良方式可解決前述問題,從而修正具有密集電路圖形的半導體元件200的方形轉角圓形化與線端縮短問題。
另外,在第二實施例中,端部附加區塊314、316和318是設置於每個線段302、304、306、308、310與312的端部。然而,本發明並不限於此,可根據設計需求,只在部分線段的端部設置端部附加區塊314、端部附加區塊316或端部附加區塊318。
圖4是一種具有轉角(corner)的半導體元件佈局示意圖。圖5是依照本發明的第三實施例的一種半導體製造用光罩的示例性佈局圖。
請參照圖4,請參照圖2,當半導體元件400是具有轉角(corner)C1的結構,則半導體製造用光罩500如圖5所示也包括具有相應轉角C2的線段502,並在線段502的端部502a和端部502b均設置端部附加區塊504。而且,為了修正方形轉角圓形化,在轉角C2的內側與外側分別設有內側附加區塊506與外側附加區塊508,其中轉角C2的內側是指角度較小的那側,轉角C2的外側是指角度較大的那側。舉例來說,轉角C2的角度是90度,其內側是指角度90度的那側、外側是指角度270度的那側;依此類推。
上述端部附加區塊504以第一線條510圍出的中空結構,其中第一線條510的線寬l1與線寬l2均小於微影解析度。線寬l1與線寬l2的定義與第一實施例相同,不再贅述。上述內側附加區塊506具有以第二線條512圍出的中空結構,上述外側附加區塊508具有以第三線條514圍出的中空結構,其中第二線條512的線寬l3與第三線條514的線寬l4均小於微影解析度。線寬l3可與線寬l4相同或者不同,例如線寬l3大於線寬l4。在本實施例中,內側附加區塊506的尺寸大於外側附加區塊508的尺寸。而且,本實施例的外側附加區塊508的數量為2個。然而,本發明並不限於此,可根據設計需求,只設置一個或大於兩個的外側附加區塊508。
圖6是依照本發明的第三實施例的一種修正光罩圖形的方法之步驟圖。
請參照圖6,先進行步驟600,提供一半導體元件的原始圖形,該原始圖形包含多個線段。
然後,在步驟610中,對相應的多個線段進行去圓角化處理,以輸出一光罩圖形。關於去圓角化處理的詳細步驟可參照圖7。
在圖7中,先進行步驟700,在線段的端部設置端部附加區塊。每個端部附加區塊是以第一線條圍出的中空結構,其中第一線條的線寬小於微影解析度。在一實施例中,端部附加區塊中的一個的寬度可等於相應的端部的寬度,如圖1A所示。在另一實施例中,端部附加區塊中的一個的尺可大於相應的該端部的尺寸,如圖1B所示。如果多個線段中的兩相鄰線段之間的距離如低於一預定值,則相鄰線段可共用一個端部附加區塊,如圖3所示。
然後在步驟702中,確認線段是否有轉角。如有轉角,則進行步驟704;若是沒有轉角,則進行步驟710,輸出光罩圖形。
在步驟704中,在線段的轉角內側設置內側附加區塊,其中轉角的內側是指角度較小的那側。
然後在步驟706中,確認轉角外側是否大於180度。轉角外側如大於180度,則進行步驟708;若是轉角外側沒有超過180度,則進行步驟710,輸出光罩圖形。
在步驟708中,在線段的轉角外側設置外側附加區塊,其中轉角的外側是指角度較大的那側,且外側附加區塊的數量為1個以上,如圖5是有兩個外側附加區塊。而且,在一實施例中,外側附加區塊的尺寸小於內側附加區塊的尺寸。
以下列舉兩個實施例,係根據以上修正光罩圖形的方法輸出的半導體製造用光罩。
首先,圖8是一種具有密集電路圖形和轉角的半導體元件佈局示意圖。圖9是依照本發明的第四實施例的一種半導體製造用光罩的示例性佈局圖。
請參照圖8,當半導體元件800的結構包括長條區L7和長條區L8以及一個具有轉角C3和C4的區域802,則半導體製造用光罩900如圖9所示。
按照圖7的去圓角化處理的步驟,首先配置三個相應的線段902、線段904與線段906,其中線段902與長條區L7相對應、線段904與長條區L8相對應、線段906與區域802相對應、轉角C5與轉角C3相對應、轉角C6與轉角C4相對應。然後,在線段902、線段904與線段906的端部均設置端部附加區塊908(步驟700)。而且,線段902與線段906之間的距離很短,所以兩線段共用一個端部附加區塊908’;同樣地,線段904與線段906之間也共用一個端部附加區塊908’。然後,在線段906的轉角C5和轉角C6內側都設置內側附加區塊910(步驟704)。由於轉角C6和轉角C6的外側都大於180度,所以應設置外側附加區塊(步驟708),但因為已有端部附加區塊908’,所以端部附加區塊908’同時作為外側附加區塊,且內側附加區塊910的尺寸較大。
圖10則是一種具有複雜形狀的半導體元件佈局示意圖。圖11是依照本發明的第五實施例的一種半導體製造用光罩的示例性佈局圖。
請參照圖10,當半導體元件1000具有複雜形狀(含轉角C7和轉角C8),則半導體製造用光罩1100如圖11所示。
按照圖7的去圓角化處理的步驟,首先配置與半導體元件1000相應的線段1102,其中轉角C9與轉角C7相對應、轉角C10與轉角C8相對應。然後,在線段1102的端部1102a、端部1102b、端部1102c均設置端部附加區塊1104(步驟700)。然後,在線段1102的轉角C9和轉角C10內側都設置內側附加區塊1106(步驟704)。由於轉角C9和轉角C10的外側都不大於180度,所以可直接輸出光罩圖案(步驟710)。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100、110、300、500、900、1100: 半導體製造用光罩
102、200、400、800、1000: 半導體元件
104、302、304、306、308、310、312、502、902、904、906、1102: 線段
104a、502a、502b、1102a、1102b、1102c: 端部
106、112、314、316、318、504、908、908’、1104: 端部附加區塊
108、320、510: 第一線條
506、910、1106: 內側附加區塊
508: 外側附加區塊
512: 第二線條
514: 第三線條
600、610、700、702、704、706、708、710: 步驟
802: 區域
C1、C2、C3、C4、C5、C6、C7、C8、C9、C10: 轉角
d1、d2: 距離
FP: 最終圖案
l1、l2、l3、l4: 線寬
L1、L2、L3、L4、L5、L6、L7、L8: 長條區
PR: 圖案化光阻
w、w’: 寬度
圖1A是依照本發明的第一實施例的一種半導體製造用光罩的示例性佈局圖。
圖1B是第一實施例的半導體製造用光罩的另一示例性佈局圖。
圖2是一種具有密集電路圖形(dense pattern)的半導體元件佈局示意圖。
圖3是依照本發明的第二實施例的一種半導體製造用光罩的示例性佈局圖。
圖4是一種具有轉角(corner)的半導體元件佈局示意圖。
圖5是依照本發明的第三實施例的一種半導體製造用光罩的示例性佈局圖。
圖6是依照本發明的第三實施例的一種修正光罩圖形的方法之步驟圖。
圖7是第三實施例的去圓角化處理的步驟圖。
圖8是一種具有密集電路圖形和轉角的半導體元件佈局示意圖。
圖9是依照本發明的第四實施例的一種半導體製造用光罩的示例性佈局圖。
圖10是一種具有複雜形狀的半導體元件佈局示意圖。
圖11是依照本發明的第五實施例的一種半導體製造用光罩的示例性佈局圖。
100:半導體製造用光罩
102:半導體元件
104:線段
104a:端部
106:端部附加區塊
108:第一線條
11、12:線寬
w:寬度
Claims (16)
- 一種半導體製造用光罩,包括: 至少一線段,與一半導體元件的結構相對應,其中該至少一線段具有轉角; 多個端部附加區塊,設置於該至少一線段的多個端部,且每個該端部附加區塊是以第一線條圍出的中空結構,其中該第一線條的線寬小於微影解析度;以及 內側附加區塊,設置於該轉角的內側,該內側附加區塊具有以第二線條圍出的中空結構,其中該第二線條的線寬小於微影解析度。
- 如請求項1所述的半導體製造用光罩,其中該多個端部附加區塊中的一個的尺寸大於相應的該端部的尺寸。
- 如請求項1所述的半導體製造用光罩,其中該多個端部附加區塊中的一個的寬度等於相應的該端部的寬度。
- 如請求項1所述的半導體製造用光罩,其中該至少一線段為多個線段,且該多個端部附加區塊設置於每個該線段的該多個端部。
- 如請求項1所述的半導體製造用光罩,其中該至少一線段為多個線段,且該多個線段中的相鄰線段之間的距離低於一預定值,則該多個線段中的該相鄰線段共用一個該端部附加區塊。
- 如請求項1所述的半導體製造用光罩,更包括外側附加區塊,設置於該轉角的外側,該外側附加區塊具有以第三線條圍出的中空結構,其中該第三線條的線寬小於微影解析度。
- 如請求項6所述的半導體製造用光罩,其中該內側附加區塊的尺寸大於該外側附加區塊的尺寸。
- 如請求項6所述的半導體製造用光罩,其中該外側附加區塊的數量為1個以上。
- 一種修正光罩圖形方法,包括: 提供一半導體元件的原始圖形,該原始圖形包含至少一線段,其中該至少一線段具有轉角;以及 對該至少一線段進行去圓角化處理,以輸出一光罩圖形,該去圓角化處理包括在該至少一線段的多個端部設置多個端部附加區塊以及在該轉角的內側設置內側附加區塊,且每個該端部附加區塊是以第一線條圍出的中空結構,該內側附加區塊具有以第二線條圍出的中空結構,其中該第一線條與該第二線條的線寬均小於微影解析度。
- 如請求項9所述的修正光罩圖形方法,其中該多個端部附加區塊中的一個的尺寸大於相應的該端部的尺寸。
- 如請求項9所述的修正光罩圖形方法,其中該多個端部附加區塊中的一個的寬度等於相應的該端部的寬度。
- 如請求項9所述的修正光罩圖形方法,其中該至少一線段為多個線段,且該多個端部附加區塊設置於每個該線段的該多個端部。
- 如請求項9所述的修正光罩圖形方法,其中該至少一線段為多個線段,且該多個線段中的相鄰線段之間的距離低於一預定值,則該多個線段中的該相鄰線段共用一個該端部附加區塊。
- 如請求項9所述的修正光罩圖形方法,其中該去圓角化處理更包括: 在該轉角的外側設置外側附加區塊,其中該外側附加區塊具有以第三線條圍出的中空結構,其中該第三線條的線寬小於微影解析度。
- 如請求項14所述的修正光罩圖形方法,其中該內側附加區塊的尺寸大於該外側附加區塊的尺寸。
- 如請求項14所述的修正光罩圖形方法,其中該外側附加區塊的數量為1個以上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW112149199A TWI880530B (zh) | 2023-12-18 | 2023-12-18 | 半導體製造用光罩以及修正光罩圖形方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW112149199A TWI880530B (zh) | 2023-12-18 | 2023-12-18 | 半導體製造用光罩以及修正光罩圖形方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI880530B true TWI880530B (zh) | 2025-04-11 |
| TW202526515A TW202526515A (zh) | 2025-07-01 |
Family
ID=96141670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW112149199A TWI880530B (zh) | 2023-12-18 | 2023-12-18 | 半導體製造用光罩以及修正光罩圖形方法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI880530B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201346431A (zh) * | 2012-05-11 | 2013-11-16 | United Microelectronics Corp | 光罩及形成圖案的方法 |
| TW201908861A (zh) * | 2017-05-24 | 2019-03-01 | 美商新諾普系統公司 | 使用骨架之規則輔助特徵安置 |
-
2023
- 2023-12-18 TW TW112149199A patent/TWI880530B/zh active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201346431A (zh) * | 2012-05-11 | 2013-11-16 | United Microelectronics Corp | 光罩及形成圖案的方法 |
| TW201908861A (zh) * | 2017-05-24 | 2019-03-01 | 美商新諾普系統公司 | 使用骨架之規則輔助特徵安置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202526515A (zh) | 2025-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5043482B2 (ja) | マスクレイアウト形成方法及びマスクレイアウト | |
| US8788983B2 (en) | Method for correcting layout pattern and mask thereof | |
| JP5529391B2 (ja) | ハーフトーン型位相シフトマスク、そのハーフトーン型位相シフトマスクを有する半導体装置の製造装置、およびそのハーフトーン型位相シフトマスクを用いた半導体装置の製造方法 | |
| US7131102B2 (en) | Full sized scattering bar alt-PSM technique for IC manufacturing in sub-resolution era | |
| KR100589041B1 (ko) | 마스크 및 그 형성방법 | |
| JP2006519480A (ja) | 回路性能向上のための多重露光方法 | |
| WO2003067331A1 (en) | Exposure mask pattern forming method, exposure mask pattern, and semiconductor device manufacturing method | |
| JP2014081472A (ja) | 光近接効果補正方法、処理装置、プログラム、マスクの製造方法、及び半導体装置の製造方法 | |
| JP4115615B2 (ja) | マスクパターン設計方法 | |
| TWI880530B (zh) | 半導體製造用光罩以及修正光罩圖形方法 | |
| KR100944347B1 (ko) | 노광 마스크 제작 방법 | |
| US10139723B2 (en) | Method of forming photomask | |
| JP2004279643A (ja) | フォトマスクの製造方法 | |
| KR100870623B1 (ko) | 위상 시프트 마스크, 노광 방법 및 반도체 장치의 제조 방법 | |
| JP2007123342A (ja) | 半導体装置の製造方法。 | |
| US8092958B2 (en) | Mask and method for patterning a semiconductor wafer | |
| CN111983887A (zh) | 一种亚分辨率辅助图形的获取方法 | |
| JPH11133585A (ja) | 露光用マスク及びその製造方法 | |
| CN107169185B (zh) | 一种基于窗口的双重图形版图配色方法 | |
| CN220252381U (zh) | 一种半导体掩膜版的图形结构 | |
| JP2002182363A (ja) | マスク及びパターン形成方法 | |
| CN114167681A (zh) | 缺陷检测方法、掩膜版制作方法及半导体结构形成方法 | |
| US11977335B2 (en) | Pattern decomposition method | |
| US20250285865A1 (en) | Photomask for semiconductor manufacturing and method for forming photomask pattern | |
| US20240427230A1 (en) | Method of forming photomask, layout pattern and system for patterning semiconductor substrate by using photomask |