[go: up one dir, main page]

TWI880329B - 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元 - Google Patents

記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元 Download PDF

Info

Publication number
TWI880329B
TWI880329B TW112133843A TW112133843A TWI880329B TW I880329 B TWI880329 B TW I880329B TW 112133843 A TW112133843 A TW 112133843A TW 112133843 A TW112133843 A TW 112133843A TW I880329 B TWI880329 B TW I880329B
Authority
TW
Taiwan
Prior art keywords
rewritable non
data
condition
physical
volatile memory
Prior art date
Application number
TW112133843A
Other languages
English (en)
Other versions
TW202512190A (zh
Inventor
曾士家
唐晨揚
郭軒銘
徐士傑
林緯
Original Assignee
群聯電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 群聯電子股份有限公司 filed Critical 群聯電子股份有限公司
Priority to TW112133843A priority Critical patent/TWI880329B/zh
Priority to US18/481,998 priority patent/US20250078897A1/en
Publication of TW202512190A publication Critical patent/TW202512190A/zh
Application granted granted Critical
Publication of TWI880329B publication Critical patent/TWI880329B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40607—Refresh operations in memory devices with an internal cache or data buffer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Dram (AREA)

Abstract

一種記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元。所述方法包括：偵測可複寫式非揮發性記憶體模組的狀態；根據第一條件與第二條件決定是否對所述可複寫式非揮發性記憶體模組執行資料刷新操作。第一條件與可複寫式非揮發性記憶體模組中的第一實體單元有關。第二條件與可複寫式非揮發性記憶體模組中的多個第二實體單元有關。資料刷新操作用以在可複寫式非揮發性記憶體模組中更新資料，以降低資料的位元錯誤率。

Description

記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
本發明是有關於一種記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元。
行動電話與筆記型電腦等可攜式電子裝置在這幾年來的成長十分迅速，使得消費者對儲存媒體的需求也急速增加。由於可複寫式非揮發性記憶體模組(rewritable non-volatile memory module)(例如，快閃記憶體)具有資料非揮發性、省電、體積小，以及無機械結構等特性，所以非常適合內建於上述所舉例的各種可攜式電子裝置中。
部分類型的記憶體儲存裝置支援對可複寫式非揮發性記憶體模組執行資料刷新操作，以降低儲存於可複寫式非揮發性記憶體模組中的資料的位元錯誤率(Bit Error Rate,BER)。然而，實務上，執行資料刷新操作往往會大幅降低記憶體儲存裝置的效能， 從而降低記憶體儲存裝置的操作穩定性。
本發明提供一種記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元，可提升記憶體儲存裝置的操作穩定性。
本發明的範例實施例提供一種記憶體管理方法，用於可複寫式非揮發性記憶體模組。所述記憶體管理方法包括：偵測所述可複寫式非揮發性記憶體模組的狀態；根據第一條件與第二條件決定是否對所述可複寫式非揮發性記憶體模組執行資料刷新操作。所述第一條件與所述可複寫式非揮發性記憶體模組中的第一實體單元有關。所述第二條件與所述可複寫式非揮發性記憶體模組中的多個第二實體單元有關。所述資料刷新操作用以在所述可複寫式非揮發性記憶體模組中更新資料，以降低所述資料的位元錯誤率。
在本發明的範例實施例中，所述第一條件包括所述第一實體單元是否符合第一臨界條件。
在本發明的範例實施例中，所述的記憶體管理方法更包括：根據所述第一實體單元的損耗程度，判斷所述第一實體單元是否符合所述第一臨界條件。
在本發明的範例實施例中，所述的記憶體管理方法更包括：根據在解碼從所述第一實體單元讀取的第一資料的過程中，所述第一資料是否在軟解碼模式中被解碼，評估所述第一實體單元 的所述損耗程度。
在本發明的範例實施例中，所述第二條件包括所述多個第二實體單元是否符合第二臨界條件。
在本發明的範例實施例中，所述的記憶體管理方法更包括：根據所述多個第二實體單元的損耗程度及資料存取效能的至少其中之一，判斷所述多個第二實體單元是否符合所述第二臨界條件。
在本發明的範例實施例中，根據所述多個第二實體單元的所述損耗程度及所述資料存取效能的所述至少其中之一，判斷所述多個第二實體單元是否符合所述第二臨界條件的步驟包括：根據所述多個第二實體單元中符合第一臨界條件的實體單元的總數，判斷所述多個第二實體單元是否符合所述第二臨界條件。
在本發明的範例實施例中，根據所述第一條件與所述第二條件決定是否對所述可複寫式非揮發性記憶體模組執行所述資料刷新操作的步驟包括：響應於所述第一實體單元符合第一臨界條件且所述多個第二實體單元符合第二臨界條件，決定對所述可複寫式非揮發性記憶體模組執行所述資料刷新操作。
在本發明的範例實施例中，所述第一條件反映所述第一實體單元的電氣效能，且所述第二條件反映所述多個第二實體單元的電氣效能。
在本發明的範例實施例中，所述的記憶體管理方法更包括：在決定對所述可複寫式非揮發性記憶體模組執行所述資料刷 新操作後，對所述可複寫式非揮發性記憶體模組中符合第一臨界條件的第三實體單元執行所述資料刷新操作。
本發明的範例實施例另提供一種記憶體儲存裝置，其包括連接介面單元、可複寫式非揮發性記憶體模組及記憶體控制電路單元。所述連接介面單元用以耦接至主機系統。所述記憶體控制電路單元耦接至所述連接介面單元與所述可複寫式非揮發性記憶體模組。所述記憶體控制電路單元用以：偵測所述可複寫式非揮發性記憶體模組的狀態；以及根據第一條件與第二條件決定是否對所述可複寫式非揮發性記憶體模組執行資料刷新操作，其中所述第一條件與所述可複寫式非揮發性記憶體模組中的第一實體單元有關，所述第二條件與所述可複寫式非揮發性記憶體模組中的多個第二實體單元有關，並且所述資料刷新操作用以在所述可複寫式非揮發性記憶體模組中更新資料，以降低所述資料的位元錯誤率。
在本發明的範例實施例中，所述記憶體控制電路單元更用以：根據所述第一實體單元的損耗程度，判斷所述第一實體單元是否符合所述第一臨界條件。
在本發明的範例實施例中，所述記憶體控制電路單元更用以：根據在解碼從所述第一實體單元讀取的第一資料的過程中，所述第一資料是否在軟解碼模式中被解碼，評估所述第一實體單元的所述損耗程度。
在本發明的範例實施例中，所述記憶體控制電路單元更 用以：根據所述多個第二實體單元的損耗程度及資料存取效能的至少其中之一，判斷所述多個第二實體單元是否符合所述第二臨界條件。
在本發明的範例實施例中，所述記憶體控制電路單元根據所述多個第二實體單元的所述損耗程度及所述資料存取效能的所述至少其中之一，判斷所述多個第二實體單元是否符合所述第二臨界條件的操作包括：根據所述多個第二實體單元中符合第一臨界條件的實體單元的總數，判斷所述多個第二實體單元是否符合所述第二臨界條件。
在本發明的範例實施例中，所述記憶體控制電路單元根據所述第一條件與所述第二條件決定是否對所述可複寫式非揮發性記憶體模組執行所述資料刷新操作的操作包括：響應於所述第一實體單元符合第一臨界條件且所述多個第二實體單元符合第二臨界條件，決定對所述可複寫式非揮發性記憶體模組執行所述資料刷新操作。
在本發明的範例實施例中，所述記憶體控制電路單元更用以：在決定對所述可複寫式非揮發性記憶體模組執行所述資料刷新操作後，對所述可複寫式非揮發性記憶體模組中符合第一臨界條件的第三實體單元執行所述資料刷新操作。
本發明的範例實施例另提供一種記憶體控制電路單元，其用以控制可複寫式非揮發性記憶體模組。所述記憶體控制電路單元包括主機介面、記憶體介面及記憶體管理電路。所述主機介面 用以耦接至主機系統。所述記憶體介面，用以耦接至所述可複寫式非揮發性記憶體模組。所述記憶體管理電路耦接至所述主機介面與所述記憶體介面。所述記憶體控制電路單元用以：偵測所述可複寫式非揮發性記憶體模組的狀態；以及根據第一條件與第二條件決定是否對所述可複寫式非揮發性記憶體模組執行資料刷新操作，其中所述第一條件與所述可複寫式非揮發性記憶體模組中的第一實體單元有關，所述第二條件與所述可複寫式非揮發性記憶體模組中的多個第二實體單元有關，並且所述資料刷新操作用以在所述可複寫式非揮發性記憶體模組中更新資料，以降低所述資料的位元錯誤率。
在本發明的範例實施例中，所述記憶體管理電路更用以：根據所述第一實體單元的損耗程度，判斷所述第一實體單元是否符合所述第一臨界條件。
在本發明的範例實施例中，所述記憶體管理電路更用以：根據在解碼從所述第一實體單元讀取的第一資料的過程中，所述第一資料是否在軟解碼模式中被解碼，評估所述第一實體單元的所述損耗程度。
在本發明的範例實施例中，所述記憶體管理電路更用以：根據所述多個第二實體單元的損耗程度及讀寫效能的至少其中之一，判斷所述多個第二實體單元是否符合所述第二臨界條件。
在本發明的範例實施例中，所述記憶體管理電路根據所述多個第二實體單元的所述損耗程度及所述讀寫效能的所述至少 其中之一，判斷所述多個第二實體單元是否符合所述第二臨界條件的操作包括：根據所述多個第二實體單元中符合第一臨界條件的實體單元的總數，判斷所述多個第二實體單元是否符合所述第二臨界條件。
在本發明的範例實施例中，所述記憶體管理電路根據所述第一條件與所述第二條件決定是否對所述可複寫式非揮發性記憶體模組執行所述資料刷新操作的操作包括：響應於所述第一實體單元符合第一臨界條件且所述多個第二實體單元符合第二臨界條件，決定對所述可複寫式非揮發性記憶體模組執行所述資料刷新操作。
在本發明的範例實施例中，所述記憶體管理電路更用以：在決定對所述可複寫式非揮發性記憶體模組執行所述資料刷新操作後，對所述可複寫式非揮發性記憶體模組中符合第一臨界條件的第三實體單元執行所述資料刷新操作。
本發明的範例實施例另提供一種記憶體儲存裝置，其包括連接介面單元、可複寫式非揮發性記憶體模組及記憶體控制電路單元。所述連接介面單元用以耦接至主機系統。所述記憶體控制電路單元耦接至所述連接介面單元與所述可複寫式非揮發性記憶體模組。所述記憶體控制電路單元用以根據所述可複寫式非揮發性記憶體模組的資料存取效能，決定是否對所述可複寫式非揮發性記憶體模組執行資料刷新操作，並且所述資料刷新操作用以在所述可複寫式非揮發性記憶體模組中更新資料，以降低所述資料 的位元錯誤率。
基於上述，在偵測可複寫式非揮發性記憶體模組的狀態後，是否對可複寫式非揮發性記憶體模組執行資料刷新操作可根據第一條件與第二條件被決定。特別是，第一條件與可複寫式非揮發性記憶體模組中的第一實體單元有關，且第二條件與可複寫式非揮發性記憶體模組中的多個第二實體單元有關。此外，所述資料刷新操作用以在可複寫式非揮發性記憶體模組中更新資料，以降低所述資料的位元錯誤率。藉此，可提升記憶體儲存裝置的操作穩定性。
10,30:記憶體儲存裝置
11,31:主機系統
110:系統匯流排
111:處理器
112:隨機存取記憶體
113:唯讀記憶體
114:資料傳輸介面
12:輸入/輸出(I/O)裝置
20:主機板
201:隨身碟
202:記憶卡
203:固態硬碟
204:無線記憶體儲存裝置
205:全球定位系統模組
206:網路介面卡
207:無線傳輸裝置
208:鍵盤
209:螢幕
210:喇叭
32:SD卡
33:CF卡
34:嵌入式儲存裝置
341:嵌入式多媒體卡
342:嵌入式多晶片封裝儲存裝置
41:連接介面單元
42:記憶體控制電路單元
43:可複寫式非揮發性記憶體模組
51:記憶體管理電路
52:主機介面
53:記憶體介面
54:錯誤檢查與校正電路
55:緩衝記憶體
56:電源管理電路
601:儲存區
602:閒置區
610(0)~610(B),710,720:實體單元
612(0)~612(C):邏輯單元
701,702:資料
71:解碼電路
S801:步驟(偵測可複寫式非揮發性記憶體模組的狀態)
S802:步驟(滿足第一條件與第二條件？)
S803:步驟(決定對可複寫式非揮發性記憶體模組執行資料刷新操作)
S804:步驟(決定不對可複寫式非揮發性記憶體模組執行資料刷新操作)
S901:步驟(從第一實體單元讀取資料)
S902:步驟(解碼此資料)
S903:步驟(進入軟解碼模式？)
S904:步驟(判定第一實體單元符合第一臨界條件)
S905:步驟(判定第一實體單元不符合第一臨界條件)
S1001:步驟(獲得多個第二實體單元中符合第一臨界條件的實體單元的總數)
S1002:步驟(此總數不大於臨界值？)
S1003:步驟(判定第二實體單元符合第二臨界條件)
S1004:步驟(判定第二實體單元不符合第二臨界條件)
S1101:步驟(偵測可複寫式非揮發性記憶體模組的狀態)
S1102:步驟(第一實體單元符合第一臨界條件且多個第二實 體單元符合第二臨界條件？)
S1103:步驟(決定對可複寫式非揮發性記憶體模組執行資料刷新操作)
S1104:步驟(決定不對可複寫式非揮發性記憶體模組執行資料刷新操作)
圖1是根據本發明的範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出(I/O)裝置的示意圖。
圖2是根據本發明的範例實施例所繪示的主機系統、記憶體儲存裝置及I/O裝置的示意圖。
圖3是根據本發明的範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。
圖4是根據本發明的範例實施例所繪示的記憶體儲存裝置的概要方塊圖。
圖5是根據本發明的範例實施例所繪示的記憶體控制電路單元的概要方塊圖。
圖6是根據本發明的範例實施例所繪示的管理可複寫式非揮發性記憶體模組的示意圖。
圖7是根據本發明的範例實施例所繪示的資料刷新操作的示意圖。
圖8是根據本發明的範例實施例所繪示的記憶體管理方法的流程圖。
圖9是根據本發明的範例實施例所繪示的記憶體管理方法的流程圖。
圖10是根據本發明的範例實施例所繪示的記憶體管理方法的流程圖。
圖11是根據本發明的範例實施例所繪示的記憶體管理方法的流程圖。
一般而言，記憶體儲存裝置(亦稱，記憶體儲存系統)包括可複寫式非揮發性記憶體模組(rewritable non-volatile memory module)與控制器(亦稱，控制電路)。記憶體儲存裝置可與主機系統一起使用，以使主機系統可將資料寫入至記憶體儲存裝置或從記憶體儲存裝置中讀取資料。
圖1是根據本發明的範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出(I/O)裝置的示意圖。圖2是根據本發明 的範例實施例所繪示的主機系統、記憶體儲存裝置及I/O裝置的示意圖。
請參照圖1與圖2，主機系統11可包括處理器111、隨機存取記憶體(random access memory,RAM)112、唯讀記憶體(read only memory,ROM)113及資料傳輸介面114。處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114可耦接至系統匯流排(system bus)110。
在一範例實施例中，主機系統11可透過資料傳輸介面114與記憶體儲存裝置10耦接。例如，主機系統11可經由資料傳輸介面114將資料儲存至記憶體儲存裝置10或從記憶體儲存裝置10中讀取資料。此外，主機系統11可透過系統匯流排110與I/O裝置12耦接。例如，主機系統11可經由系統匯流排110將輸出訊號傳送至I/O裝置12或從I/O裝置12接收輸入訊號。
在一範例實施例中，處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114可設置在主機系統11的主機板20上。資料傳輸介面114的數目可以是一或多個。透過資料傳輸介面114，主機板20可以經由有線或無線方式耦接至記憶體儲存裝置10。
在一範例實施例中，記憶體儲存裝置10可例如是隨身碟201、記憶卡202、固態硬碟(Solid State Drive,SSD)203或無線記憶體儲存裝置204。無線記憶體儲存裝置204可例如是近距離無線通訊(Near Field Communication,NFC)記憶體儲存裝置、無線傳真 (WiFi)記憶體儲存裝置、藍牙(Bluetooth)記憶體儲存裝置或低功耗藍牙記憶體儲存裝置(例如，iBeacon)等以各式無線通訊技術為基礎的記憶體儲存裝置。此外，主機板20也可以透過系統匯流排110耦接至全球定位系統(Global Positioning System,GPS)模組205、網路介面卡206、無線傳輸裝置207、鍵盤208、螢幕209、喇叭210等各式I/O裝置。例如，在一範例實施例中，主機板20可透過無線傳輸裝置207存取無線記憶體儲存裝置204。
在一範例實施例中，主機系統11為電腦系統。在一範例實施例中，主機系統11可為可實質地與記憶體儲存裝置配合以儲存資料的任意系統。在一範例實施例中，記憶體儲存裝置10與主機系統11可分別包括圖3的記憶體儲存裝置30與主機系統31。
圖3是根據本發明的範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。請參照圖3，記憶體儲存裝置30可與主機系統31搭配使用以儲存資料。例如，主機系統31可以是數位相機、攝影機、通訊裝置、音訊播放器、視訊播放器或平板電腦等系統。例如，記憶體儲存裝置30可為主機系統31所使用的安全數位(Secure Digital,SD)卡32、小型快閃(Compact Flash,CF)卡33或嵌入式儲存裝置34等各式非揮發性記憶體儲存裝置。嵌入式儲存裝置34包括嵌入式多媒體卡(embedded Multi Media Card,eMMC)341及/或嵌入式多晶片封裝(embedded Multi Chip Package,eMCP)儲存裝置342等各類型將記憶體模組直接耦接於主機系統的基板上的嵌入式儲存裝置。
圖4是根據本發明的範例實施例所繪示的記憶體儲存裝置的示意圖。請參照圖4，記憶體儲存裝置10包括連接介面單元41、記憶體控制電路單元42及可複寫式非揮發性記憶體模組43。
連接介面單元41用以將記憶體儲存裝置10耦接主機系統11。記憶體儲存裝置10可經由連接介面單元41與主機系統11通訊。在一範例實施例中，連接介面單元41是相容於高速周邊零件互連介面(Peripheral Component Interconnect Express,PCI Express)標準。在一範例實施例中，連接介面單元41亦可以是符合序列先進附件(Serial Advanced Technology Attachment,SATA)標準、並列先進附件(Parallel Advanced Technology Attachment,PATA)標準、電氣和電子工程師協會(Institute of Electrical and Electronic Engineers,IEEE)1394標準、通用序列匯流排(Universal Serial Bus,USB)標準、SD介面標準、超高速一代(Ultra High Speed-I,UHS-I)介面標準、超高速二代(Ultra High Speed-II,UHS-II)介面標準、記憶棒(Memory Stick,MS)介面標準、MCP介面標準、MMC介面標準、eMMC介面標準、通用快閃記憶體(Universal Flash Storage,UFS)介面標準、eMCP介面標準、CF介面標準、整合式驅動電子介面(Integrated Device Electronics,IDE)標準或其他適合的標準。連接介面單元41可與記憶體控制電路單元42封裝在一個晶片中，或者連接介面單元41是佈設於一包含記憶體控制電路單元42之晶片外。
記憶體控制電路單元42耦接至連接介面單元41與可複 寫式非揮發性記憶體模組43。記憶體控制電路單元42用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令並且根據主機系統11的指令在可複寫式非揮發性記憶體模組43中進行資料的寫入、讀取與抹除等運作。
可複寫式非揮發性記憶體模組43用以儲存主機系統11所寫入之資料。可複寫式非揮發性記憶體模組43可包括單階記憶胞(Single Level Cell,SLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存1個位元的快閃記憶體模組)、二階記憶胞(Multi Level Cell,MLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存2個位元的快閃記憶體模組)、三階記憶胞(Triple Level Cell,TLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存3個位元的快閃記憶體模組)、四階記憶胞(Quad Level Cell,QLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存4個位元的快閃記憶體模組)、其他快閃記憶體模組或其他具有相同特性的記憶體模組。
可複寫式非揮發性記憶體模組43中的每一個記憶胞是以電壓(以下亦稱為臨界電壓)的改變來儲存一或多個位元。具體來說，每一個記憶胞的控制閘極(control gate)與通道之間有一個電荷捕捉層。透過施予一寫入電壓至控制閘極，可以改變電荷補捉層的電子量，進而改變記憶胞的臨界電壓。此改變記憶胞之臨界電壓的操作亦稱為“把資料寫入至記憶胞”或“程式化(programming)記憶胞”。隨著臨界電壓的改變，可複寫式非揮發性記憶體模組43中的每一個記憶胞具有多個儲存狀態。透過施予讀取電壓可以判斷一個記 憶胞是屬於哪一個儲存狀態，藉此取得此記憶胞所儲存的一或多個位元。
在一範例實施例中，可複寫式非揮發性記憶體模組43的記憶胞可構成多個實體程式化單元，並且此些實體程式化單元可構成多個實體抹除單元。具體來說，同一條字元線上的記憶胞可組成一或多個實體程式化單元。若每一個記憶胞可儲存2個以上的位元，則同一條字元線上的實體程式化單元可至少可被分類為下實體程式化單元與上實體程式化單元。例如，一記憶胞的最低有效位元(Least Significant Bit,LSB)是屬於下實體程式化單元，並且一記憶胞的最高有效位元(Most Significant Bit,MSB)是屬於上實體程式化單元。一般來說，在MLC NAND型快閃記憶體中，下實體程式化單元的寫入速度會大於上實體程式化單元的寫入速度，及/或下實體程式化單元的可靠度是高於上實體程式化單元的可靠度。
在一範例實施例中，實體程式化單元為程式化的最小單元。即，實體程式化單元為寫入資料的最小單元。例如，實體程式化單元可為實體頁(page)或是實體扇(sector)。若實體程式化單元為實體頁，則此些實體程式化單元可包括資料位元區與冗餘(redundancy)位元區。資料位元區包含多個實體扇，用以儲存使用者資料，而冗餘位元區用以儲存系統資料(例如，錯誤更正碼等管理資料)。在一範例實施例中，資料位元區包含32個實體扇，且一個實體扇的大小為512位元組(byte,B)。然而，在其他範例實施例中，資料位元區中也可包含8個、16個或數目更多或更少的實體 扇，並且每一個實體扇的大小也可以是更大或更小。另一方面，實體抹除單元為抹除之最小單位。亦即，每一實體抹除單元含有最小數目之一併被抹除之記憶胞。例如，實體抹除單元為實體區塊(block)。
圖5是根據本發明的範例實施例所繪示的記憶體控制電路單元的示意圖。請參照圖5，記憶體控制電路單元42包括記憶體管理電路51、主機介面52及記憶體介面53。
記憶體管理電路51用以控制記憶體控制電路單元42的整體運作。具體來說，記憶體管理電路51具有多個控制指令，並且在記憶體儲存裝置10運作時，此些控制指令會被執行以進行資料的寫入、讀取與抹除等運作。以下說明記憶體管理電路51的操作時，等同於說明記憶體控制電路單元42的操作。
在一範例實施例中，記憶體管理電路51的控制指令是以韌體型式來實作。例如，記憶體管理電路51具有微處理器單元(未繪示)與唯讀記憶體(未繪示)，並且此些控制指令是被燒錄至此唯讀記憶體中。當記憶體儲存裝置10運作時，此些控制指令會由微處理器單元來執行以進行資料的寫入、讀取與抹除等運作。
在一範例實施例中，記憶體管理電路51的控制指令亦可以程式碼型式儲存於可複寫式非揮發性記憶體模組43的特定區域(例如，記憶體模組中專用於存放系統資料的系統區)中。此外，記憶體管理電路51具有微處理器單元(未繪示)、唯讀記憶體(未繪示)及隨機存取記憶體(未繪示)。特別是，此唯讀記憶體具有開機碼 (boot code)，並且當記憶體控制電路單元42被致能時，微處理器單元會先執行此開機碼來將儲存於可複寫式非揮發性記憶體模組43中之控制指令載入至記憶體管理電路51的隨機存取記憶體中。之後，微處理器單元會運轉此些控制指令以進行資料的寫入、讀取與抹除等運作。
在一範例實施例中，記憶體管理電路51的控制指令亦可以一硬體型式來實作。例如，記憶體管理電路51包括微控制器、記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路。記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路是耦接至微控制器。記憶胞管理電路用以管理可複寫式非揮發性記憶體模組43的記憶胞或記憶胞群組。記憶體寫入電路用以對可複寫式非揮發性記憶體模組43下達寫入指令序列以將資料寫入至可複寫式非揮發性記憶體模組43中。記憶體讀取電路用以對可複寫式非揮發性記憶體模組43下達讀取指令序列以從可複寫式非揮發性記憶體模組43中讀取資料。記憶體抹除電路用以對可複寫式非揮發性記憶體模組43下達抹除指令序列以將資料從可複寫式非揮發性記憶體模組43中抹除。資料處理電路用以處理欲寫入至可複寫式非揮發性記憶體模組43的資料以及從可複寫式非揮發性記憶體模組43中讀取的資料。寫入指令序列、讀取指令序列及抹除指令序列可各別包括一或多個程式碼或指令碼並且用以指示可複寫式非揮發性記憶體模組43執行相對應的寫入、讀取及抹除等操作。在一範例實施例 中，記憶體管理電路51還可以下達其他類型的指令序列給可複寫式非揮發性記憶體模組43以指示執行相對應的操作。
主機介面52是耦接至記憶體管理電路51。記憶體管理電路51可透過主機介面52與主機系統11通訊。主機介面52可用以接收與識別主機系統11所傳送的指令與資料。例如，主機系統11所傳送的指令與資料可透過主機介面52來傳送至記憶體管理電路51。此外，記憶體管理電路51可透過主機介面52將資料傳送至主機系統11。在本範例實施例中，主機介面52是相容於PCI Express標準。然而，必須瞭解的是本發明不限於此，主機介面52亦可以是相容於SATA標準、PATA標準、IEEE 1394標準、USB標準、SD標準、UHS-I標準、UHS-II標準、MS標準、MMC標準、eMMC標準、UFS標準、CF標準、IDE標準或其他適合的資料傳輸標準。
記憶體介面53是耦接至記憶體管理電路51並且用以存取可複寫式非揮發性記憶體模組43。例如，記憶體管理電路51可透過記憶體介面53存取可複寫式非揮發性記憶體模組43。也就是說，欲寫入至可複寫式非揮發性記憶體模組43的資料會經由記憶體介面53轉換為可複寫式非揮發性記憶體模組43所能接受的格式。具體來說，若記憶體管理電路51要存取可複寫式非揮發性記憶體模組43，記憶體介面53會傳送對應的指令序列。例如，這些指令序列可包括指示寫入資料的寫入指令序列、指示讀取資料的讀取指令序列、指示抹除資料的抹除指令序列、以及用以指示各種 記憶體操作(例如，改變讀取電壓準位或執行垃圾回收(Garbage Collection,GC)操作等等)的相對應的指令序列。這些指令序列例如是由記憶體管理電路51產生並且透過記憶體介面53傳送至可複寫式非揮發性記憶體模組43。這些指令序列可包括一或多個訊號，或是在匯流排上的資料。這些訊號或資料可包括指令碼或程式碼。例如，在讀取指令序列中，會包括讀取的辨識碼、記憶體位址等資訊。
在一範例實施例中，記憶體控制電路單元42還包括錯誤檢查與校正電路54、緩衝記憶體55及電源管理電路56。
錯誤檢查與校正電路54是耦接至記憶體管理電路51並且用以執行錯誤檢查與校正操作以確保資料的正確性。具體來說，當記憶體管理電路51從主機系統11中接收到寫入指令時，錯誤檢查與校正電路54會為對應此寫入指令的資料產生對應的錯誤更正碼(error correcting code,ECC)及/或錯誤檢查碼(error detecting code，EDC)，並且記憶體管理電路51會將對應此寫入指令的資料與對應的錯誤更正碼及/或錯誤檢查碼寫入至可複寫式非揮發性記憶體模組43中。之後，當記憶體管理電路51從可複寫式非揮發性記憶體模組43中讀取資料時會同時讀取此資料對應的錯誤更正碼及/或錯誤檢查碼，並且錯誤檢查與校正電路54會依據此錯誤更正碼及/或錯誤檢查碼對所讀取的資料執行錯誤檢查與校正操作。
緩衝記憶體55是耦接至記憶體管理電路51並且用以暫存資料。電源管理電路56是耦接至記憶體管理電路51並且用以 控制記憶體儲存裝置10的電源。
在一範例實施例中，圖4的可複寫式非揮發性記憶體模組43可包括快閃記憶體模組。在一範例實施例中，圖4的記憶體控制電路單元42可包括快閃記憶體控制器。在一範例實施例中，圖5的記憶體管理電路51可包括快閃記憶體管理電路。
圖6是根據本發明的範例實施例所繪示的管理可複寫式非揮發性記憶體模組的示意圖。請參照圖6，記憶體管理電路51可將可複寫式非揮發性記憶體模組43中的實體單元610(0)~610(B)邏輯地分組至儲存區601與閒置(spare)區602。
在一範例實施例中，一個實體單元是指一個實體位址或一個實體程式化單元。在一範例實施例中，一個實體單元亦可以是由多個連續或不連續的實體位址組成。在一範例實施例中，一個實體單元亦可以是指一個虛擬區塊(VB)。一個虛擬區塊可包括多個實體位址或多個實體程式化單元。在一範例實施例中，一個虛擬區塊可包括一或多個實體抹除單元。
儲存區601中的實體單元610(0)~610(A)用以儲存使用者資料(例如來自圖1的主機系統11的使用者資料)。例如，儲存區601中的實體單元610(0)~610(A)可儲存有效(valid)資料與無效(invalid)資料。閒置區602中的實體單元610(A+1)~610(B)未儲存資料(例如有效資料)。例如，若某一個實體單元未儲存有效資料，則此實體單元可被關聯(或加入)至閒置區602。此外，閒置區602中的實體單元(或未儲存有效資料的實體單元)可被抹除。在寫入新 資料時，一或多個實體單元可被從閒置區602中提取以儲存此新資料。在一範例實施例中，閒置區602亦稱為閒置池(free pool)。
記憶體管理電路51可配置邏輯單元612(0)~612(C)以映射儲存區601中的實體單元610(0)~610(A)。在一範例實施例中，每一個邏輯單元對應一個邏輯位址。例如，一個邏輯位址可包括一或多個邏輯區塊位址(Logical Block Address,LBA)或其他的邏輯管理單元。在一範例實施例中，一個邏輯單元也可對應一個邏輯程式化單元或者由多個連續或不連續的邏輯位址組成。
須注意的是，一個邏輯單元可被映射至一或多個實體單元。若某一實體單元當前有被某一邏輯單元映射，則表示此實體單元當前儲存的資料包括有效資料。反之，若某一實體單元當前未被任一邏輯單元映射，則表示此實體單元當前儲存的資料為無效資料。
記憶體管理電路51可將描述邏輯單元與實體單元之間的映射關係的管理資料(亦稱為邏輯至實體映射資訊)記錄於至少一邏輯至實體映射表。當主機系統11欲從記憶體儲存裝置10讀取資料或寫入資料至記憶體儲存裝置10時，記憶體管理電路51可根據此邏輯至實體映射表中的資訊來存取可複寫式非揮發性記憶體模組43。
在一範例實施例中，錯誤檢查與校正電路54可包含一或多個解碼電路。此解碼電路可用於解碼從可複寫式非揮發性記憶體模組43讀取的資料。例如，解碼電路可嘗試更正從老化及/或損 耗的記憶胞中讀取的資料中部分或所有錯誤位元。例如，在一範例實施例中，錯誤檢查與校正電路54可使用低密度奇偶檢查碼(Low-density parity-check code,LDPC code)來編碼與解碼資料。然而，在另一範例實施例中，錯誤檢查與校正電路54亦可以支援BCH碼、迴旋碼(convolutional code)、渦輪碼(turbo code)等等，本發明不加以限制。須注意的是，在某些情況下(例如記憶胞的臨界電壓的偏移量太大)，則解碼電路的解碼能力(例如解碼成功率)及/或解碼速度可能會下降。
在一範例實施例中，在從可複寫式非揮發性記憶體模組43的某一個實體單元中讀取資料後，錯誤檢查與校正電路54可基於某一解碼模式(亦稱為第一解碼模式)來解碼所讀取之資料。在判定第一解碼模式無法成功解碼此資料後，錯誤檢查與校正電路54可基於另一解碼模式(亦稱為第二解碼模式)來解碼所讀取之資料。在一範例實施例中，第一解碼模式亦稱為硬解碼模式或重試模式，而第二解碼模式亦稱為軟解碼模式。
在一範例實施例中，在第一解碼模式中，記憶體管理電路51可發送至少一讀取指令序列至可複寫式非揮發性記憶體模組43。此讀取指令序列可指示可複寫式非揮發性記憶體模組43使用某一個讀取電壓準位(亦稱為硬決策電壓準位)來讀取某一實體單元中的記憶胞。然後，錯誤檢查與校正電路54可基於第一解碼模式解碼所讀取的資料。若解碼成功，解碼成功的資料可被輸出。若解碼失敗，記憶體管理電路51可調整讀取電壓準位並指示可複寫式非 揮發性記憶體模組43使用經調整的讀取電壓準位來再次讀取該實體單元。然後，錯誤檢查與校正電路54可再次解碼所讀取的資料。記憶體管理電路51與錯誤檢查與校正電路54可以重複上述操作，直到解碼成功或一個重試計數達到一個重試門檻值為止。此重試計數可反映一個累積解碼次數。例如，在第一解碼模式中，每調整一次讀取電壓準位，重試計數可被更新(例如加1)。若重試計數達到重試門檻值，記憶體管理電路51可指示錯誤檢查與校正電路54進入第二解碼模式。例如，假設重試門檻值為60，則當連續使用60個(或60組)不同的讀取電壓準位讀取同一個實體單元後，此重試計數可被更新為60。此時，重試計數會等於重試門檻值，並且錯誤檢查與校正電路54可進入第二解碼模式。
在一範例實施例中，在第二解碼模式中，記憶體管理電路51可發送至少一讀取指令序列至可複寫式非揮發性記憶體模組43。此讀取指令序列可指示可複寫式非揮發性記憶體模組43使用多個讀取電壓準位(亦稱為軟決策電壓準位)來讀取一實體單元中的記憶胞。須注意的是，在第二解碼模式中，多個讀取電壓準位可被用於讀取單一個記憶胞，以獲得多個位元(亦稱為驗證位元)。此些驗證位元中的某一個位元亦稱為硬位元，而其餘位元亦稱為軟位元。例如，假設使用5個讀取電壓準位來連續讀取某一個記憶胞而獲得5個驗證位元，則這5個驗證位元可包含1個硬位元與4個軟位元。在一範例實施例中，這4個軟位元亦可以藉由執行邏輯操作而減少為2個或其他數量的軟位元。此外，本發明不限制在第 二解碼模式中用於讀取某一個記憶胞的讀取電壓準位的數目、從某一個記憶胞讀取的硬位元的數目及/或從某一個記憶胞讀取的軟位元的數目。然後，錯誤檢查與校正電路54可基於第二解碼模式解碼所讀取的資料。
一般來說，由於軟位元(或者其他類型的輔助解碼資訊)的使用，基於第二解碼模式執行的解碼操作的解碼成功率可高於基於第一解碼模式執行的解碼操作的解碼成功率。但是，基於第二解碼模式執行的解碼操作的解碼所需時間也大幅高於基於第一解碼模式執行的解碼操作的解碼所需時間。
在一範例實施例中，在第二解碼模式中，記憶體管理電路51可根據所述軟位元來更新可靠度資訊。例如，相較於預設的可靠度資訊，經更新的可靠度資訊可更加符合當前記憶胞的老化及/或損耗狀態。根據經更新的可靠度資訊，錯誤檢查與校正電路54有更高的機率成功解碼所讀取之資料。
在一範例實施例中，可靠度資訊可包括對數相似性比值(Log Likelihood Ratio,LLR)。此對數相似性比值可反映從某一個記憶胞讀取的資料是位元“0”及/或位元“1”的機率。在一範例實施例中，可靠度資訊可藉由查表而獲得。例如，由記憶體模組的供應商所提供的至少一可靠度資訊表格可儲存於可複寫式非揮發性記憶體模組43中。記憶體管理電路51可根據所獲得的軟位元來查詢可靠度資訊表格，以獲得解碼所使用的可靠度資訊。在一範例實施例中，可靠度資訊亦可藉由即時運算而獲得。例如，記憶體管理 電路51可根據所獲得的軟位元來估計臨界電壓屬於某一個電壓範圍內的記憶胞的總數。記憶體管理電路51可根據此總數而動態計算對應於此些記憶胞的可靠度資訊。在一範例實施例中，根據所述總數而動態獲得的可靠度資訊可更加符合當前記憶胞的老化及/或損耗狀態。因此，錯誤檢查與校正電路54的解碼成功率可透過使用所述動態獲得的可靠度資訊而提高。
在一範例實施例中，記憶體管理電路51可指示可複寫式非揮發性記憶體模組43執行資料刷新(refresh)操作。此資料刷新操作可用以降低儲存於複寫式非揮發性記憶體模組43中的至少部分資料的位元錯誤率。例如，此資料刷新操作可用以在複寫式非揮發性記憶體模組43中更新資料，以降低該資料的位元錯誤率。
圖7是根據本發明的範例實施例所繪示的資料刷新操作的示意圖。請參照圖7，在一範例實施例中，在資料刷新操作中，記憶體管理電路51可指示可複寫式非揮發性記憶體模組43從實體單元710讀取資料701。例如，實體單元710可為圖6的實體單元610(0)~610(A)的至少其中之一。資料701可包括儲存於實體單元710中的有效資料。然後，解碼電路71可解碼資料701，以更正資料701中的錯誤。例如，解碼電路71可包含於圖5的錯誤檢查與校正電路54中。在成功解碼資料701(例如成功更正資料701中的所有錯誤)後，解碼電路71可輸出資料702(即成功解碼後的資料701)。然後，記憶體管理電路51可指示可複寫式非揮發性記憶體模組43將資料702儲存至實體單元720。例如，實體單元720 可為圖6的實體單元610(A+1)~610(B)的至少其中之一。
在一範例實施例中，假設原先從實體單元710讀取的資料701的位元錯誤率為E(1)，且資料701屬於圖6的邏輯單元612(0)。在解碼資料701並產生資料702後，資料702的位元錯誤率可被降低至E(2)，且E(2)小於E(1)。資料702也屬於邏輯單元612(0)並可用以取代資料701。在一範例實施例中，透過資料刷新操作將資料701更新為資料702並將資料702重新儲存至實體單元720中，可有效降低屬於邏輯單元612(0)的資料的位元錯誤率。
在一範例實施例中，記憶體管理電路51可偵測可複寫式非揮發性記憶體模組43的狀態。例如，此狀態可反映可複寫式非揮發性記憶體模組43中的至少部分實體單元的損耗程度及/或資料存取效能。然後，記憶體管理電路51可根據多個條件來決定是否對可複寫式非揮發性記憶體模組43執行資料刷新操作。
在一範例實施例中，在可複寫式非揮發性記憶體模組43的某一狀態(亦稱為第一狀態)下，記憶體管理電路51可根據所述多個條件來決定對可複寫式非揮發性記憶體模組43執行資料刷新操作。例如，在記憶體管理電路51決定對可複寫式非揮發性記憶體模組43執行資料刷新操作的情況下，記憶體管理電路51可允許(包括指示)可複寫式非揮發性記憶體模組43對可複寫式非揮發性記憶體模組43中的一或多個實體單元執行資料刷新操作。
在一範例實施例中，在可複寫式非揮發性記憶體模組43的另一狀態(亦稱為第二狀態)下，記憶體管理電路51可根據所述 多個條件來決定不對可複寫式非揮發性記憶體模組43執行資料刷新操作。例如，在記憶體管理電路51決定不對可複寫式非揮發性記憶體模組43執行資料刷新操作的情況下，記憶體管理電路51可不允許(包括暫停、延遲或禁止)對可複寫式非揮發性記憶體模組43中的一或多個實體單元執行資料刷新操作。
在一範例實施例中，所述多個條件可包括第一條件與第二條件。第一條件與可複寫式非揮發性記憶體模組43中的單一實體單元(亦稱為第一實體單元)有關。第二條件與可複寫式非揮發性記憶體模組43中的多個實體單元(亦稱為第二實體單元)有關。在一範例實施例中，第一條件可反映第一實體單元的電氣效能，及/或第二條件可反映所述多個第二實體單元的電氣效能。
在一範例實施例中，可複寫式非揮發性記憶體模組43中的任一實體單元可視為第一實體單元或第二實體單元。在一範例實施例中，第二實體單元可包括第一實體單元。在一範例實施例中，第二實體單元可不包括第一實體單元。
在一範例實施例中，第一條件包括第一實體單元是否符合一個臨界條件(亦稱為第一臨界條件)。也就是說，在一範例實施例中，記憶體管理電路51可根據第一實體單元是否符合第一臨界條件(即第一條件)搭配所述第二條件，來決定是否對可複寫式非揮發性記憶體模組43執行資料刷新操作。
在一範例實施例中，記憶體管理電路51可根據第一實體單元的損耗程度來判斷第一實體單元是否符合第一臨界條件。第 一實體單元的損耗程度與第一實體單元所儲存的資料(亦稱為第一資料)的位元錯誤率有關。例如，第一實體單元的損耗程度可正相關於第一資料的位元錯誤率。亦即，若第一實體單元的損耗程度越高，則第一資料的位元錯誤率有很高的機率也會越高。
在一範例實施例中，記憶體管理電路51可發送讀取指令序列至可複寫式非揮發性記憶體模組43，以指示可複寫式非揮發性記憶體模組43從第一實體單元讀取資料(即第一資料)。在從第一實體單元讀取第一資料後，錯誤檢查與校正電路54可解碼第一資料。例如，錯誤檢查與校正電路54可在硬解碼模式或軟解碼模式中解碼第一資料。
在一範例實施例中，記憶體管理電路51可根據在解碼第一資料的過程中，第一資料是否在軟解碼模式中被解碼，來評估第一實體單元的損耗程度。在一範例實施例中，假設在解碼第一資料的過程中，第一資料是在軟解碼模式中被解碼(即錯誤檢查與校正電路54進入軟解碼模式以解碼第一資料)，表示第一資料的位元錯誤率相對較高(且第一實體單元的損耗程度相對較高)，則記憶體管理電路51可判定第一實體單元符合第一臨界條件。或者，在一範例實施例中，假設在解碼第一資料的過程中，第一資料未在軟解碼模式中被解碼(即錯誤檢查與校正電路54未進入軟解碼模式以解碼第一資料)，表示第一資料的位元錯誤率相對較低(且第一實體單元的損耗程度相對較低)，則記憶體管理電路51可判定第一實體單元不符合第一臨界條件。
在一範例實施例中，記憶體管理電路51亦可根據一個損耗評估值(亦稱為第一損耗評估值)判斷第一實體單元是否符合第一臨界條件。第一損耗評估值可反映第一實體單元的損耗程度。例如，第一損耗評估值可正相關於第一實體單元的損耗程度。亦即，第一損耗評估值越大，表示第一實體單元的損耗程度越高。
在一範例實施例中，記憶體管理電路51可根據第一個實體單元的程式化計數、抹除計數、讀取計數及/或第一資料的位元錯誤率來決定第一損耗評估值。此程式化計數可反映第一實體單元被程式化的次數。此抹除計數可反映第一實體單元被抹除的次數。此讀取計數可反映第一實體單元被讀取的次數。例如，第一損耗評估值可正相關於第一實體單元的程式化計數、抹除計數、讀取計數及/或第一資料的位元錯誤率。此外，記憶體管理電路51還可根據第一實體單元中的多個記憶胞的臨界電壓分布或其他與第一實體單元的損耗程度有關的資訊來決定第一損耗評估值。
在一範例實施例中，記憶體管理電路51可將第一損耗評估值與一個臨界值(亦稱為第一臨界值)進行比較並根據比較結果判斷第一實體單元是否符合第一臨界條件。在一範例實施例中，若比較結果反映出第一損耗評估值大於第一臨界值，表示第一實體單元的損耗程度相對較高，則記憶體管理電路51可判定第一實體單元符合第一臨界條件。然而，若比較結果反映出第一損耗評估值不大於第一臨界值，表示第一實體單元的損耗程度相對較低，則記憶體管理電路51可判定第一實體單元不符合第一臨界條件。
在一範例實施例中，上述多種用於判斷第一實體單元是否符合第一臨界條件的判斷機制可單獨使用。例如，在一範例實施例中，只要第一資料曾在軟解碼模式中被解碼或第一損耗評估值大於第一臨界值，記憶體管理電路51可判定第一實體單元符合第一臨界條件。或者，在一範例實施例中，上述多種用於判斷第一實體單元是否符合第一臨界條件的判斷機制亦可一起使用。例如，在一範例實施例中，只有在判定第一資料曾在軟解碼模式中被解碼且第一損耗評估值大於第一臨界值後，記憶體管理電路51可判定第一實體單元符合第一臨界條件。
在一範例實施例中，第二條件包括所述多個第二實體單元是否符合一個臨界條件(亦稱為第二臨界條件)。也就是說，在一範例實施例中，記憶體管理電路51可根據所述多個第二實體單元是否符合第二臨界條件(即第二條件)搭配所述第一條件，來決定是否對可複寫式非揮發性記憶體模組43執行資料刷新操作。
在一範例實施例中，記憶體管理電路51可根據所述多個第二實體單元的損耗程度及資料存取效能的至少其中之一來判斷所述多個第二實體單元是否符合第二臨界條件。例如，所述多個第二實體單元的損耗程度可包括所述多個第二實體單元的平均損耗程度。例如，所述多個第二實體單元的資料存取效能可包括所述多個第二實體單元的平均資料存取效能。
在一範例實施例中，記憶體管理電路51可根據一個損耗評估值(亦稱為第二損耗評估值)來判斷所述多個第二實體單元是 否符合第二臨界條件。第二損耗評估值可反映所述多個第二實體單元的損耗程度。例如，第二損耗評估值可正相關於所述多個第二實體單元的平均損耗程度。亦即，第二損耗評估值越大，表示所述多個第二實體單元的平均損耗程度越高。
在一範例實施例中，記憶體管理電路51可根據所述多個第二實體單元各別的損耗評估值來獲得為第二損耗評估值。例如，某一個第二實體單元的損耗評估值可根據此第二實體單元的程式化計數、抹除計數、讀取計數及/或從此第二實體單元讀取的資料的位元錯誤率來決定。記憶體管理電路51可根據所述多個第二實體單元各別的損耗評估值的平均值、加權平均值或中位數獲得第二損耗評估值。
在一範例實施例中，記憶體管理電路51可將第二損耗評估值與一個臨界值(亦稱為第二臨界值)進行比較並根據比較結果判斷所述多個第二實體單元是否符合第二臨界條件。在一範例實施例中，若比較結果反映出第二損耗評估值大於第二臨界值，表示所述多個第二實體單元的平均損耗程度相對較高，則記憶體管理電路51可判定所述多個第二實體單元符合第二臨界條件。然而，若比較結果反映出第二損耗評估值不大於第二臨界值，表示所述多個第二實體單元的平均損耗程度相對較低，則記憶體管理電路51可判定所述多個第二實體單元不符合第二臨界條件。
在一範例實施例中，記憶體管理電路51亦可根據所述多個第二實體單元中符合所述第一臨界條件的實體單元(即損耗程 度相對較高的實體單元)的總數來判斷所述多個第二實體單元是否符合第二臨界條件。在一範例實施例中，假設在過去一段時間(亦稱為目標時間範圍)內，所述多個第二實體單元中符合所述第一臨界條件的實體單元的總數為p。記憶體管理電路51可判斷此總數(即p)是否大於臨界值(亦稱為第三臨界值)。在一範例實施例中，響應於此總數(即p)大於第三臨界值，記憶體管理電路51可判定所述多個第二實體單元符合第二臨界條件。然而，若於此總數不大於第三臨界值，記憶體管理電路51可判定所述多個第二實體單元不符合第二臨界條件。
在一範例實施例中，所述多個第二實體單元中符合所述第一臨界條件的實體單元的總數亦可由符合所述第一臨界條件的實體單元在所述多個第二實體單元中的占比來取代。例如，假設在目標時間範圍內，所述多個第二實體單元中符合所述第一臨界條件的實體單元在所述多個第二實體單元中的占比為k%，其中k可為0~100中的任意值。在一範例實施例中，記憶體管理電路51亦可判斷k%是否大於一個臨界值(亦稱為第四臨界值)。在一範例實施例中，響應於k%大於第四臨界值，記憶體管理電路51可判定所述多個第二實體單元符合第二臨界條件。然而，在一範例實施例中，若k%不大於第四臨界值，記憶體管理電路51可判定所述多個第二實體單元不符合第二臨界條件。
在一範例實施例中，假設所述多個第二實體單元包括在目標時間範圍內被讀取的多個實體單元，且第四臨界值為50%。 記憶體管理電路51可判斷在這些實體單元中，符合所述第一臨界條件的實體單元的占比(即k%)是否大於50%。響應於在這些實體單元中，符合所述第一臨界條件的實體單元的占比(即k%)大於50%，記憶體管理電路51可判定所述多個第二實體單元符合第二臨界條件。然而，若在這些實體單元中，符合所述第一臨界條件的實體單元的占比(即k%)不大於50%，則記憶體管理電路51可判定所述多個第二實體單元不符合第二臨界條件。
在一範例實施例中，記憶體管理電路51亦可根據一個效能評估值來判斷所述多個第二實體單元是否符合第二臨界條件。此效能評估值可反映所述多個第二實體單元的資料存取效能。
在一範例實施例中，記憶體管理電路51可根據在目標時間範圍內記憶體儲存裝置10與主機系統11之間的單位時間資料傳輸量，來獲得此效能評估值。在一範例實施例中，此單位時間資料傳輸量可反映在目標時間範圍內，從所述多個第二實體單元讀取資料的資料讀取速度。在一範例實施例中，此單位時間資料傳輸量可反映在目標時間範圍內，將資料存入所述多個第二實體單元中的資料寫入速度。
在一範例實施例中，記憶體管理電路51可將此效能評估值與一個臨界值(亦稱為第五臨界值)進行比較並根據比較結果判斷所述多個第二實體單元是否符合第二臨界條件。在一範例實施例中，若比較結果反映出此效能評估值大於第五臨界值，表示所述多個第二實體單元的資料存取效能相對較高，則記憶體管理電路 51可判定所述多個第二實體單元符合第二臨界條件。然而，若比較結果反映出此效能評估值不大於第五臨界值，表示所述多個第二實體單元的資料存取效能相對較低，則記憶體管理電路51可判定所述多個第二實體單元不符合第二臨界條件。
在一範例實施例中，上述多種用於判斷所述多個第二實體單元是否符合第二臨界條件的判斷機制可單獨使用。例如，在一範例實施例中，只要第二損耗評估值大於第二臨界值、所述多個第二實體單元中符合所述第一臨界條件的實體單元的總數大於第三臨界值、所述多個第二實體單元中符合所述第一臨界條件的實體單元在所述多個第二實體單元中的占比大於第四臨界值或所述效能評估值大於第五臨界值，記憶體管理電路51可判定所述多個第二實體單元符合第二臨界條件。或者，在一範例實施例中，上述多種用於判斷第一實體單元是否符合第一臨界條件的判斷機制亦可至少部分一起使用。例如，在一範例實施例中，只有在第二損耗評估值大於第二臨界值、所述多個第二實體單元中符合所述第一臨界條件的實體單元的總數大於第三臨界值、所述多個第二實體單元中符合所述第一臨界條件的實體單元在所述多個第二實體單元中的占比大於第四臨界值或所述效能評估值大於第五臨界值中的至少兩個情況成立後，記憶體管理電路51可判定所述多個第二實體單元符合第二臨界條件。
在一範例實施例中，響應於第一實體單元符合第一臨界條件(即第一條件被滿足)且所述多個第二實體單元符合第二臨界 條件(即第二條件被滿足)，記憶體管理電路51可決定對可複寫式非揮發性記憶體模組43執行資料刷新操作。例如，在決定對可複寫式非揮發性記憶體模組43執行資料刷新操作後，記憶體管理電路51可指示可複寫式非揮發性記憶體模組43對可複寫式非揮發性記憶體模組43中符合第一臨界條件的實體單元(亦稱為第三實體單元)執行資料刷新操作。關於判斷一個實體單元是否符合第一臨界條件及對實體單元執行資料刷新操作的操作細節皆已詳述於上，在此不重複贅述。
在一範例實施例中，若可複寫式非揮發性記憶體模組43中不存在符合第一臨界條件的實體單元(即第一實體單元不符合第一臨界條件)及/或所述多個第二實體單元不符合第二臨界條件，則記憶體管理電路51可決定不對可複寫式非揮發性記憶體模組43執行資料刷新操作。須注意的是，在記憶體管理電路51決定不對可複寫式非揮發性記憶體模組43執行資料刷新操作的情況下，即便可複寫式非揮發性記憶體模組43中的某一實體單元(例如第三實體單元)符合第一臨界條件，記憶體管理電路51仍不允許對該實體單元執行資料刷新操作。藉此，可避免因執行資料刷新操作而影響可複寫式非揮發性記憶體模組43的效能，從而提升記憶體儲存裝置10的操作穩定性。
在一範例實施例中，第三實體單元不包括在決定對可複寫式非揮發性記憶體模組43執行資料刷新操作之前，所偵測到的符合第一臨界條件的第一實體單元。也就是說，在決定對可複寫式 非揮發性記憶體模組43執行資料刷新操作之前，所偵測到的符合第一臨界條件的第一實體單元可被忽略或跳過。在決定對可複寫式非揮發性記憶體模組43執行資料刷新操作之後，記憶體管理電路51不會對先前被忽略或跳過第一實體單元執行資料刷新操作。
在一範例實施例中，第三實體單元可包括在決定對可複寫式非揮發性記憶體模組43執行資料刷新操作之前，所偵測到的符合第一臨界條件的第一實體單元。也就是說，在決定對可複寫式非揮發性記憶體模組43執行資料刷新操作之前，所偵測到的符合第一臨界條件的第一實體單元可被忽略或跳過。然而，在決定對可複寫式非揮發性記憶體模組43執行資料刷新操作之後，記憶體管理電路51可對先前被忽略或跳過第一實體單元執行資料刷新操作。
在一範例實施例中，在決定不對可複寫式非揮發性記憶體模組43執行資料刷新操作後，記憶體管理電路51可降低資料刷新操作的工作優先度(jog priority)及/或提高主機存取操作的工作優先度。主機存取操作是指根據來自主機系統11的指令(例如來自主機系統11的讀取指令、寫入指令或抹除指令)而對可複寫式非揮發性記憶體模組43執行的資料讀取、寫入及/或抹除等存取操作。
在一範例實施例中，來自主機系統11的指令(亦稱為主機存取指令)可暫存於指令緩衝器中。在降低資料刷新操作的工作優先度及/或提高主機存取操作的工作優先度的情況下，指令緩衝器中的主機存取指令會先被執行。在完成指令緩衝器中的至少部分 或所有主機存取指令後，指令緩衝器中其餘與資料刷新操作有關的指令可被執行。
圖8是根據本發明的範例實施例所繪示的記憶體管理方法的流程圖。請參照圖8，在步驟S801中，偵測可複寫式非揮發性記憶體模組的狀態。在步驟S802中，判斷是否同時滿足第一條件與第二條件。若同時滿足第一條件與第二條件，在步驟S803中，決定對可複寫式非揮發性記憶體模組執行資料刷新操作。然而，若未同時滿足第一條件與第二條件，在步驟S804中，決定不對可複寫式非揮發性記憶體模組執行資料刷新操作。
圖9是根據本發明的範例實施例所繪示的記憶體管理方法的流程圖。請參照圖9，在步驟S901中，從第一實體單元讀取資料(即第一資料)。在步驟S902中，解碼此資料。在步驟S903中，判斷是否進入軟解碼模式以在軟解碼模式中解碼此資料。若有進入軟解碼模式以在軟解碼模式中解碼此資料，在步驟S904中，判定第一實體單元符合第一臨界條件。然而，若未進入軟解碼模式以在軟解碼模式中解碼此資料(例如第一資料僅在硬解碼模式中解碼)，在步驟S905中，判定第一實體單元不符合第一臨界條件。
圖10是根據本發明的範例實施例所繪示的記憶體管理方法的流程圖。請參照圖10，在步驟S1001中，獲得多個第二實體單元中符合第一臨界條件的實體單元的總數。在步驟S1002中，判斷此總數是否大於臨界值(即第三臨界值)。若此總數大於臨界值，在步驟S1003中，判定所述多個第二實體單元符合第二臨界條件。 然而，若此總數不大於臨界值，在步驟S1004中，判定所述多個第二實體單元不符合第二臨界條件。
圖11是根據本發明的範例實施例所繪示的記憶體管理方法的流程圖。請參照圖11，在步驟S1101中，偵測可複寫式非揮發性記憶體模組的狀態。在步驟S1102中，判斷是否第一實體單元符合第一臨界條件且多個第二實體單元符合第二臨界條件。若第一實體單元符合第一臨界條件且所述多個第二實體單元符合第二臨界條件，在步驟S1103中，決定對可複寫式非揮發性記憶體模組執行資料刷新操作。然而，若第一實體單元不符合第一臨界條件及/或所述多個第二實體單元不符合第二臨界條件，在步驟S1104中，決定不對可複寫式非揮發性記憶體模組執行資料刷新操作。
然而，圖8至圖11中各步驟已詳細說明如上，在此便不再贅述。值得注意的是，圖8至圖11中各步驟可以實作為多個程式碼或是電路，本發明不加以限制。此外，圖8至圖11的方法可以搭配以上範例實施例使用，也可以單獨使用，本發明不加以限制。
綜上所述，本發明所提出的記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元，可根據多個條件來決定是否對可複寫式非揮發性記憶體模組執行資料刷新操作，包括在特定情況下，停止或延遲對可複寫式非揮發性記憶體模組執行資料刷新操作。藉此，可在非必要情況下減少資料刷新操作對記憶體儲存裝置的 效能造成的負面影響(例如造成記憶體儲存裝置的讀/寫速度降低)，從而提升記憶體儲存裝置的操作穩定性。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
S801:步驟(偵測可複寫式非揮發性記憶體模組的狀態)
S802:步驟(滿足第一條件與第二條件？)
S803:步驟(決定對可複寫式非揮發性記憶體模組執行資料刷新操作)
S804:步驟(決定不對可複寫式非揮發性記憶體模組執行資料刷新操作)

Claims (31)

  1. 一種記憶體管理方法，用於可複寫式非揮發性記憶體模組，該記憶體管理方法包括： 偵測該可複寫式非揮發性記憶體模組的狀態；以及 根據第一條件與第二條件決定是否對該可複寫式非揮發性記憶體模組執行資料刷新操作， 其中該第一條件與該可複寫式非揮發性記憶體模組中的第一實體單元有關，該第二條件與該可複寫式非揮發性記憶體模組中的多個第二實體單元有關，並且該資料刷新操作用以在該可複寫式非揮發性記憶體模組中更新資料，以降低該資料的位元錯誤率。
  2. 如請求項1所述的記憶體管理方法，其中該第一條件包括該第一實體單元是否符合第一臨界條件。
  3. 如請求項2所述的記憶體管理方法，更包括： 根據該第一實體單元的損耗程度，判斷該第一實體單元是否符合該第一臨界條件。
  4. 如請求項3所述的記憶體管理方法，更包括： 根據在解碼從該第一實體單元讀取的第一資料的過程中，該第一資料是否在軟解碼模式中被解碼，評估該第一實體單元的該損耗程度。
  5. 如請求項1所述的記憶體管理方法，其中該第二條件包括該多個第二實體單元是否符合第二臨界條件。
  6. 如請求項5所述的記憶體管理方法，更包括： 根據該多個第二實體單元的損耗程度及資料存取效能的至少其中之一，判斷該多個第二實體單元是否符合該第二臨界條件。
  7. 如請求項6所述的記憶體管理方法，其中根據該多個第二實體單元的該損耗程度及該資料存取效能的該至少其中之一，判斷該多個第二實體單元是否符合該第二臨界條件的步驟包括： 根據該多個第二實體單元中符合第一臨界條件的實體單元的總數，判斷該多個第二實體單元是否符合該第二臨界條件。
  8. 如請求項1所述的記憶體管理方法，其中根據該第一條件與該第二條件決定是否對該可複寫式非揮發性記憶體模組執行該資料刷新操作的步驟包括： 響應於該第一實體單元符合第一臨界條件且該多個第二實體單元符合第二臨界條件，決定對該可複寫式非揮發性記憶體模組執行該資料刷新操作。
  9. 如請求項1所述的記憶體管理方法，其中該第一條件反映該第一實體單元的電氣效能，且該第二條件反映該多個第二實體單元的電氣效能。
  10. 如請求項1所述的記憶體管理方法，更包括： 在決定對該可複寫式非揮發性記憶體模組執行該資料刷新操作後，對該可複寫式非揮發性記憶體模組中符合第一臨界條件的第三實體單元執行該資料刷新操作。
  11. 一種記憶體儲存裝置，包括： 連接介面單元，用以耦接至主機系統； 可複寫式非揮發性記憶體模組；以及 記憶體控制電路單元，耦接至該連接介面單元與該可複寫式非揮發性記憶體模組， 其中該記憶體控制電路單元用以： 偵測該可複寫式非揮發性記憶體模組的狀態；以及 根據第一條件與第二條件決定是否對該可複寫式非揮發性記憶體模組執行資料刷新操作， 其中該第一條件與該可複寫式非揮發性記憶體模組中的第一實體單元有關，該第二條件與該可複寫式非揮發性記憶體模組中的多個第二實體單元有關，並且該資料刷新操作用以在該可複寫式非揮發性記憶體模組中更新資料，以降低該資料的位元錯誤率。
  12. 如請求項11所述的記憶體儲存裝置，其中該第一條件包括該第一實體單元是否符合第一臨界條件。
  13. 如請求項12所述的記憶體儲存裝置，其中該記憶體控制電路單元更用以： 根據該第一實體單元的損耗程度，判斷該第一實體單元是否符合該第一臨界條件。
  14. 如請求項13所述的記憶體儲存裝置，其中該記憶體控制電路單元更用以： 根據在解碼從該第一實體單元讀取的第一資料的過程中，該第一資料是否在軟解碼模式中被解碼，評估該第一實體單元的該損耗程度。
  15. 如請求項11所述的記憶體儲存裝置，其中該第二條件包括該多個第二實體單元是否符合第二臨界條件。
  16. 如請求項15所述的記憶體儲存裝置，其中該記憶體控制電路單元更用以： 根據該多個第二實體單元的損耗程度及資料存取效能的至少其中之一，判斷該多個第二實體單元是否符合該第二臨界條件。
  17. 如請求項16所述的記憶體儲存裝置，其中該記憶體控制電路單元根據該多個第二實體單元的該損耗程度及該資料存取效能的該至少其中之一，判斷該多個第二實體單元是否符合該第二臨界條件的操作包括： 根據該多個第二實體單元中符合第一臨界條件的實體單元的總數，判斷該多個第二實體單元是否符合該第二臨界條件。
  18. 如請求項11所述的記憶體儲存裝置，其中該記憶體控制電路單元根據該第一條件與該第二條件決定是否對該可複寫式非揮發性記憶體模組執行該資料刷新操作的操作包括： 響應於該第一實體單元符合第一臨界條件且該多個第二實體單元符合第二臨界條件，決定對該可複寫式非揮發性記憶體模組執行該資料刷新操作。
  19. 如請求項11所述的記憶體儲存裝置，其中該第一條件反映該第一實體單元的電氣效能，且該第二條件反映該多個第二實體單元的電氣效能。
  20. 如請求項11所述的記憶體儲存裝置，其中該記憶體控制電路單元更用以： 在決定對該可複寫式非揮發性記憶體模組執行該資料刷新操作後，對該可複寫式非揮發性記憶體模組中符合第一臨界條件的第三實體單元執行該資料刷新操作。
  21. 一種記憶體控制電路單元，用以控制可複寫式非揮發性記憶體模組，該記憶體控制電路單元包括： 主機介面，用以耦接至主機系統； 記憶體介面，用以耦接至該可複寫式非揮發性記憶體模組； 記憶體管理電路，耦接至該主機介面與該記憶體介面， 其中該記憶體控制電路單元用以： 偵測該可複寫式非揮發性記憶體模組的狀態；以及 根據第一條件與第二條件決定是否對該可複寫式非揮發性記憶體模組執行資料刷新操作， 其中該第一條件與該可複寫式非揮發性記憶體模組中的第一實體單元有關，該第二條件與該可複寫式非揮發性記憶體模組中的多個第二實體單元有關，並且該資料刷新操作用以在該可複寫式非揮發性記憶體模組中更新資料，以降低該資料的位元錯誤率。
  22. 如請求項21所述的記憶體控制電路單元，其中該第一條件包括該第一實體單元是否符合第一臨界條件。
  23. 如請求項22所述的記憶體控制電路單元，其中該記憶體管理電路更用以： 根據該第一實體單元的損耗程度，判斷該第一實體單元是否符合該第一臨界條件。
  24. 如請求項23所述的記憶體控制電路單元，其中該記憶體管理電路更用以： 根據在解碼從該第一實體單元讀取的第一資料的過程中，該第一資料是否在軟解碼模式中被解碼，評估該第一實體單元的該損耗程度。
  25. 如請求項21所述的記憶體控制電路單元，其中該第二條件包括該多個第二實體單元是否符合第二臨界條件。
  26. 如請求項25所述的記憶體控制電路單元，其中該記憶體管理電路更用以： 根據該多個第二實體單元的損耗程度及讀寫效能的至少其中之一，判斷該多個第二實體單元是否符合該第二臨界條件。
  27. 如請求項26所述的記憶體控制電路單元，其中該記憶體管理電路根據該多個第二實體單元的該損耗程度及該讀寫效能的該至少其中之一，判斷該多個第二實體單元是否符合該第二臨界條件的操作包括： 根據該多個第二實體單元中符合第一臨界條件的實體單元的總數，判斷該多個第二實體單元是否符合該第二臨界條件。
  28. 如請求項21所述的記憶體控制電路單元，其中該記憶體管理電路根據該第一條件與該第二條件決定是否對該可複寫式非揮發性記憶體模組執行該資料刷新操作的操作包括： 響應於該第一實體單元符合第一臨界條件且該多個第二實體單元符合第二臨界條件，決定對該可複寫式非揮發性記憶體模組執行該資料刷新操作。
  29. 如請求項21所述的記憶體控制電路單元，其中該第一條件反映該第一實體單元的電氣效能，且該第二條件反映該多個第二實體單元的電氣效能。
  30. 如請求項21所述的記憶體控制電路單元，其中該記憶體管理電路更用以： 在決定對該可複寫式非揮發性記憶體模組執行該資料刷新操作後，對該可複寫式非揮發性記憶體模組中符合第一臨界條件的第三實體單元執行該資料刷新操作。
  31. 一種記憶體儲存裝置，包括： 連接介面單元，用以耦接至主機系統； 可複寫式非揮發性記憶體模組；以及 記憶體控制電路單元，耦接至該連接介面單元與該可複寫式非揮發性記憶體模組， 其中該記憶體控制電路單元用以根據該記憶體儲存裝置與該主機系統之間的單位時間資料傳輸量獲得效能評估值，並根據該效能評估值決定是否對該可複寫式非揮發性記憶體模組執行資料刷新操作，並且 該資料刷新操作用以在該可複寫式非揮發性記憶體模組中更新資料，以降低該資料的位元錯誤率。
TW112133843A 2023-09-06 2023-09-06 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元 TWI880329B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW112133843A TWI880329B (zh) 2023-09-06 2023-09-06 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
US18/481,998 US20250078897A1 (en) 2023-09-06 2023-10-05 Memory management method, memory storage device and memory control circuit unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW112133843A TWI880329B (zh) 2023-09-06 2023-09-06 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元

Publications (2)

Publication Number Publication Date
TW202512190A TW202512190A (zh) 2025-03-16
TWI880329B true TWI880329B (zh) 2025-04-11

Family

ID=94773390

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112133843A TWI880329B (zh) 2023-09-06 2023-09-06 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元

Country Status (2)

Country Link
US (1) US20250078897A1 (zh)
TW (1) TWI880329B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201528274A (zh) * 2013-09-24 2015-07-16 Sandisk Technologies Inc 更新讀取電壓
US20220223217A1 (en) * 2021-01-11 2022-07-14 SK Hynix Inc. Memory system and operating method thereof

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI550625B (zh) * 2015-05-26 2016-09-21 群聯電子股份有限公司 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
JP2020038738A (ja) * 2018-09-03 2020-03-12 キオクシア株式会社 不揮発性メモリ及びメモリシステム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201528274A (zh) * 2013-09-24 2015-07-16 Sandisk Technologies Inc 更新讀取電壓
US20220223217A1 (en) * 2021-01-11 2022-07-14 SK Hynix Inc. Memory system and operating method thereof

Also Published As

Publication number Publication date
US20250078897A1 (en) 2025-03-06
TW202512190A (zh) 2025-03-16

Similar Documents

Publication Publication Date Title
TWI751620B (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
TWI810865B (zh) 表格排序方法、記憶體儲存裝置及記憶體控制電路單元
CN114327265A (zh) 读取干扰检查方法、存储器存储装置及控制电路单元
CN118051182A (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
TWI859669B (zh) 解碼方法、記憶體儲存裝置及記憶體控制電路單元
TWI805379B (zh) 基於資料優先級的風險評估方法、記憶體儲存裝置及記憶體控制電路單元
TWI860709B (zh) 讀取電壓校正方法、記憶體儲存裝置及記憶體控制電路單元
CN118034603A (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
CN114708898B (zh) 表格管理方法、存储器存储装置及存储器控制电路单元
CN117174132A (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
TWI880329B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
CN111863099B (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元
CN111258791B (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元
TWI880640B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI886798B (zh) 解碼參數更新方法、記憶體儲存裝置及記憶體控制電路單元
TWI867874B (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
TWI898784B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI880783B (zh) 資料檢查方法、記憶體儲存裝置及記憶體控制電路單元
TWI866750B (zh) 解碼參數更新方法、記憶體儲存裝置及記憶體控制電路單元
TWI883606B (zh) 裝置控制方法、記憶體儲存裝置及記憶體控制電路單元
CN119440416B (zh) 存储器管理方法以及存储器存储装置
CN113360429B (zh) 数据重建方法、存储器存储装置及存储器控制电路单元
TW202509743A (zh) 解碼方法、記憶體儲存裝置及記憶體控制電路單元
CN117912523A (zh) 解码参数更新方法、存储装置及存储器控制电路单元
CN117912522A (zh) 解码参数更新方法、存储装置及存储器控制电路