CN118034603A - 存储器管理方法、存储器存储装置及存储器控制电路单元 - Google Patents

Abstract

本发明提供一种存储器管理方法、存储器存储装置及存储器控制电路单元。所述方法包括：对多个实体单元执行第一操作，以获得对应于所述多个实体单元的品质评估参数；根据品质评估参数建立检查清单，其中检查清单记载所述多个实体单元中的第一实体单元的索引信息，且第一实体单元的数量少于所述多个实体单元的总数；以及响应于预设条件被满足，根据检查清单中的索引信息，对第一实体单元执行状态扫描。由此，可提高对可复写式非易失性存储器模块的维护效率。

Description

存储器管理方法、存储器存储装置及存储器控制电路单元

技术领域

本发明涉及一种存储器管理技术，尤其涉及一种存储器管理方法、存储器存储装置及存储器控制电路单元。

背景技术

移动电话与笔记本计算机等可携式电子装置在这几年来的成长十分迅速，使得消费者对存储媒体的需求也急速增加。由于可复写式非易失性存储器模块(rewritable non-volatile memory module)(例如，快闪存储器)具有数据非易失性、省电、体积小，以及无机械结构等特性，所以非常适合内建于上述所举例的各种可携式电子装置中。

一般来说，存储器控制器每隔一段预设时间(例如几天或几个月)会在闲置状态下对可复写式非易失性存储器模块进行全盘扫描，以确认可复写式非易失性存储器模块的整体健康度。例如，在全盘扫描中，可复写式非易失性存储器模块中的每一个实体单元的数据存储状态会被检查。一旦检测到处于异常状态(例如比特错误率太高)的实体单元，存储器控制器可对此实体单元执行数据刷新或数据备份等维护行为。

实务上，可通过缩短上述预设时间(即缩短相邻两次执行全盘扫描的时间间隔)，来提升全盘扫描的执行频率，进而有效确保可复写式非易失性存储器模块的整体健康度始终符合规范。但是，在可复写式非易失性存储器模块的容量不断加大的情况下，每一次对可复写式非易失性存储器模块执行全盘扫描所需的时间也会对应增加。因此，若过于频繁地执行全盘扫描，很容易导致系统资源被无谓浪费，甚至可能缩短可复写式非易失性存储器模块的使用寿命。此外，若全盘扫描的执行频率太低，则又可能错过针对部分实体单元进行数据维护的最佳时间点，导致后续出现数据读写问题。因此，如何有效提高对可复写式非易失性存储器模块的维护效率，实为相关技术领域的技术人员所致力研究的课题之一。

发明内容

本发明提供一种存储器管理方法、存储器存储装置及存储器控制电路单元，可改善上述问题并提高对可复写式非易失性存储器模块的维护效率。

本发明的范例实施例提供一种存储器管理方法，其用于可复写式非易失性存储器模块。所述可复写式非易失性存储器模块包括多个实体单元。所述存储器管理方法包括：对所述多个实体单元执行第一操作，以获得对应于所述多个实体单元的品质评估参数；根据所述品质评估参数建立检查清单，其中所述检查清单记载所述多个实体单元中的第一实体单元的索引信息，且所述第一实体单元的数量少于所述多个实体单元的总数；以及响应于预设条件被满足，根据所述检查清单中的所述索引信息，对所述第一实体单元执行状态扫描。

在本发明的范例实施例中，所述品质评估参数至少反映所述第一实体单元的比特错误率与损耗程度的至少其中之一。

在本发明的范例实施例中，所述第一实体单元包括所述多个实体单元中数据存储品质相对较差的至少一实体单元。

在本发明的范例实施例中，所述的存储器管理方法还包括：根据所述品质评估参数，将所述多个实体单元中数据存储品质低于品质门槛值的至少一实体单元的索引信息记载于所述检查清单中。

在本发明的范例实施例中，根据所述品质评估参数建立所述检查清单的步骤包括：根据所述品质评估参数，排序所述多个实体单元；根据对所述多个实体单元的排序结果，从所述多个实体单元中挑选所述第一实体单元；以及将所述第一实体单元的所述索引信息记载于所述检查清单中。

在本发明的范例实施例中，所述的存储器管理方法还包括：响应于所述品质评估参数被更新，更新所述检查清单，以将所述多个实体单元中的第二实体单元的索引参数加入至所述检查清单中，并将所述多个实体单元中的第三实体单元的索引参数从所述检查清单中移除。

在本发明的范例实施例中，所述的存储器管理方法还包括：响应于包括所述可复写式非易失性存储器模块的存储器存储装置被上电或被唤醒，判定所述预设条件被满足。

在本发明的范例实施例中，所述的存储器管理方法还包括：根据所述状态扫描的结果执行第二操作，其中所述第二操作包括以下多个操作的至少其中之一：调整对应于所述第一实体单元的读取电压电平；调整对所述多个实体单元的维护策略；以及调整品质门槛值，其中所述品质门槛值用以管控是否将所述多个实体单元中的特定实体单元的索引信息记载于所述检查清单中。

在本发明的范例实施例中，调整对所述多个实体单元的所述维护策略的步骤包括：根据所述状态扫描的所述结果，调整对所述多个实体单元执行全盘扫描的频率。

在本发明的范例实施例中，根据所述状态扫描的所述结果执行所述第二操作的步骤包括：根据所述状态扫描的所述结果，获得代表性信息，其中所述代表性信息反映所述多个实体单元的整体数据存储品质；以及根据所述代表性信息执行所述第二操作。

本发明的范例实施例另提供一种存储器存储装置，其包括连接接口单元、可复写式非易失性存储器模块及存储器控制电路单元。所述连接接口单元用以连接至主机系统。所述可复写式非易失性存储器模块包括多个实体单元。所述存储器控制电路单元连接至所述连接接口单元与所述可复写式非易失性存储器模块。所述存储器控制电路单元用以：对所述多个实体单元执行第一操作，以获得对应于所述多个实体单元的品质评估参数；根据所述品质评估参数建立检查清单，其中所述检查清单记载所述多个实体单元中的第一实体单元的索引信息，且所述第一实体单元的数量少于所述多个实体单元的总数；以及响应于预设条件被满足，根据所述检查清单中的所述索引信息，对所述第一实体单元执行状态扫描。

在本发明的范例实施例中，所述存储器控制电路单元还用以：根据所述品质评估参数，将所述多个实体单元中数据存储品质低于品质门槛值的至少一实体单元的索引信息记载于所述检查清单中。

在本发明的范例实施例中，所述存储器控制电路单元根据所述品质评估参数建立所述检查清单的操作包括：根据所述品质评估参数，排序所述多个实体单元；根据对所述多个实体单元的排序结果，从所述多个实体单元中挑选所述第一实体单元；以及将所述第一实体单元的所述索引信息记载于所述检查清单中。

在本发明的范例实施例中，所述存储器控制电路单元还用以：响应于所述品质评估参数被更新，更新所述检查清单，以将所述多个实体单元中的第二实体单元的索引参数加入至所述检查清单中，并将所述多个实体单元中的第三实体单元的索引参数从所述检查清单中移除。

在本发明的范例实施例中，所述存储器控制电路单元还用以：响应于包括所述存储器存储装置被上电或被唤醒，判定所述预设条件被满足。

在本发明的范例实施例中，所述存储器控制电路单元还用以：根据所述状态扫描的结果执行第二操作，其中所述第二操作包括以下多个操作的至少其中之一：调整对应于所述第一实体单元的读取电压电平；调整对所述多个实体单元的维护策略；以及调整品质门槛值，其中所述品质门槛值用以管控是否将所述多个实体单元中的特定实体单元的索引信息记载于所述检查清单中。

在本发明的范例实施例中，所述存储器控制电路单元调整对所述多个实体单元的所述维护策略的操作包括：根据所述状态扫描的所述结果，调整对所述多个实体单元执行全盘扫描的频率。

在本发明的范例实施例中，所述存储器控制电路单元根据所述状态扫描的所述结果执行所述第二操作的操作包括：根据所述状态扫描的所述结果，获得代表性信息，其中所述代表性信息反映所述多个实体单元的整体数据存储品质；以及根据所述代表性信息执行所述第二操作。

本发明的范例实施例提供一种存储器控制电路单元，其用以控制可复写式非易失性存储器模块。所述可复写式非易失性存储器模块包括多个实体单元。所述存储器控制电路单元包括主机接口、存储器接口及存储器管理电路。所述主机接口用以连接至主机系统。所述存储器接口用以连接至所述可复写式非易失性存储器模块。所述存储器管理电路连接至所述主机接口与所述存储器接口。所述存储器管理电路用以：对所述多个实体单元执行第一操作，以获得对应于所述多个实体单元的品质评估参数；根据所述品质评估参数建立检查清单，其中所述检查清单记载所述多个实体单元中的第一实体单元的索引信息，且所述第一实体单元的数量少于所述多个实体单元的总数；以及响应于预设条件被满足，根据所述检查清单中的所述索引信息，对所述第一实体单元执行状态扫描。

在本发明的范例实施例中，所述存储器管理电路还用以：根据所述品质评估参数，将所述多个实体单元中数据存储品质低于品质门槛值的至少一实体单元的索引信息记载于所述检查清单中。

在本发明的范例实施例中，所述存储器管理电路根据所述品质评估参数建立所述检查清单的操作包括：根据所述品质评估参数，排序所述多个实体单元；根据对所述多个实体单元的排序结果，从所述多个实体单元中挑选所述第一实体单元；以及将所述第一实体单元的所述索引信息记载于所述检查清单中。

在本发明的范例实施例中，所述存储器管理电路还用以：响应于所述品质评估参数被更新，更新所述检查清单，以将所述多个实体单元中的第二实体单元的索引参数加入至所述检查清单中，并将所述多个实体单元中的第三实体单元的索引参数从所述检查清单中移除。

在本发明的范例实施例中，所述存储器管理电路还用以：响应于包括所述存储器存储装置被上电或被唤醒，判定所述预设条件被满足。

在本发明的范例实施例中，所述存储器管理电路还用以：根据所述状态扫描的结果执行第二操作，其中所述第二操作包括以下多个操作的至少其中之一：调整对应于所述第一实体单元的读取电压电平；调整对所述多个实体单元的维护策略；以及调整品质门槛值，其中所述品质门槛值用以管控是否将所述多个实体单元中的特定实体单元的索引信息记载于所述检查清单中。

在本发明的范例实施例中，所述存储器管理电路调整对所述多个实体单元的所述维护策略的操作包括：根据所述状态扫描的所述结果，调整对所述多个实体单元执行全盘扫描的频率。

在本发明的范例实施例中，所述存储器管理电路根据所述状态扫描的所述结果执行所述第二操作的操作包括：根据所述状态扫描的所述结果，获得代表性信息，其中所述代表性信息反映所述多个实体单元的整体数据存储品质；以及根据所述代表性信息执行所述第二操作。

基于上述，在获得对应于可复写式非易失性存储器模块中的多个实体单元的品质评估参数后，检查清单可根据此品质评估参数而建立。特别是，此检查清单可记载可复写式非易失性存储器模块中部分实体单元(非全部的实体单元)的索引信息。尔后，响应于预设条件被满足，根据此检查清单中的索引信息，可复写式非易失性存储器模块中仅部分的实体单元(非全部的实体单元)会被执行状态扫描。由此，可有效改善传统上因全盘扫描的频率太高或太低而引起的管理与效能问题，进而提高对可复写式非易失性存储器模块的维护效率。

附图说明

图1是根据本发明的范例实施例所示出的主机系统、存储器存储装置及输入/输出(I/O)装置的示意图；

图2是根据本发明的范例实施例所示出的主机系统、存储器存储装置及I/O装置的示意图；

图3是根据本发明的范例实施例所示出的主机系统与存储器存储装置的示意图；

图4是根据本发明的范例实施例所示出的存储器存储装置的示意图；

图5是根据本发明的范例实施例所示出的存储器控制电路单元的示意图；

图6是根据本发明的范例实施例所示出的管理可复写式非易失性存储器模块的示意图；

图7是根据本发明的范例实施例所示出的根据品质评估参数来排序多个实体单元并建立检查清单的示意图；

图8是根据本发明的范例实施例所示出的存储器管理方法的流程图。

具体实施方式

现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。

一般而言，存储器存储装置(亦称，存储器存储系统)包括可复写式非易失性存储器模块(rewritable non-volatile memory module)与控制器(亦称，控制电路)。存储器存储装置可与主机系统一起使用，以使主机系统可将数据写入至存储器存储装置或从存储器存储装置中读取数据。

图1是根据本发明的范例实施例所示出的主机系统、存储器存储装置及输入/输出(I/O)装置的示意图。图2是根据本发明的范例实施例所示出的主机系统、存储器存储装置及I/O装置的示意图。

请参照图1与图2，主机系统11可包括处理器111、随机存取存储器(random accessmemory,RAM)112、只读存储器(read only memory,ROM)113及数据传输接口114。处理器111、随机存取存储器112、只读存储器113及数据传输接口114可连接至系统总线(systembus)110。

在一范例实施例中，主机系统11可通过数据传输接口114与存储器存储装置10连接。例如，主机系统11可经由数据传输接口114将数据存储至存储器存储装置10或从存储器存储装置10中读取数据。此外，主机系统11可通过系统总线110与I/O装置12连接。例如，主机系统11可经由系统总线110将输出信号传送至I/O装置12或从I/O装置12接收输入信号。

在一范例实施例中，处理器111、随机存取存储器112、只读存储器113及数据传输接口114可设置在主机系统11的主机板20上。数据传输接口114的数目可以是一或多个。通过数据传输接口114，主机板20可以经由有线或无线方式连接至存储器存储装置10。

在一范例实施例中，存储器存储装置10可例如是U盘201、存储卡202、固态硬盘(Solid State Drive,SSD)203或无线存储器存储装置204。无线存储器存储装置204可例如是近场通信(Near Field Communication,NFC)存储器存储装置、无线传真(WiFi)存储器存储装置、蓝牙(Bluetooth)存储器存储装置或低功耗蓝牙存储器存储装置(例如，iBeacon)等以各式无线通信技术为基础的存储器存储装置。此外，主机板20也可以通过系统总线110连接至全球定位系统(Global Positioning System,GPS)模块205、网络接口卡206、无线传输装置207、键盘208、屏幕209、喇叭210等各式I/O装置。例如，在一范例实施例中，主机板20可通过无线传输装置207存取无线存储器存储装置204。

在一范例实施例中，主机系统11为计算机系统。在一范例实施例中，主机系统11可为可实质地与存储器存储装置配合以存储数据的任意系统。在一范例实施例中，存储器存储装置10与主机系统11可分别包括图3的存储器存储装置30与主机系统31。

图3是根据本发明的范例实施例所示出的主机系统与存储器存储装置的示意图。请参照图3，存储器存储装置30可与主机系统31搭配使用以存储数据。例如，主机系统31可以是数码相机、摄影机、通信装置、音频播放器、视频播放器或平板计算机等系统。例如，存储器存储装置30可为主机系统31所使用的安全数字(Secure Digital,SD)卡32、小型快闪(Compact Flash,CF)卡33或嵌入式存储装置34等各式非易失性存储器存储装置。嵌入式存储装置34包括嵌入式多媒体卡(embedded Multi Media Card,eMMC)341和/或嵌入式多芯片封装(embedded Multi Chip Package,eMCP)存储装置342等各类型将存储器模块直接连接于主机系统的基板上的嵌入式存储装置。

图4是根据本发明的范例实施例所示出的存储器存储装置的示意图。请参照图4，存储器存储装置10包括连接接口单元41、存储器控制电路单元42及可复写式非易失性存储器模块43。

连接接口单元41用以连接至主机系统11。存储器存储装置10可经由连接接口单元41与主机系统11通信。在一范例实施例中，连接接口单元41是相容于高速外设部件互连(Peripheral Component Interconnect Express,PCI Express)标准。然而，必须了解的是，本发明不限于此，连接接口单元41亦可以是符合串行高级技术附件(Serial AdvancedTechnology Attachment,SATA)标准、并行高级技术附件(Parallel Advanced TechnologyAttachment,PATA)标准、电气和电子工程师协会(Institute of Electrical andElectronic Engineers,IEEE)1394标准、通用串行总线(Universal Serial Bus,USB)标准、SD接口标准、超高速一代(Ultra High Speed-I,UHS-I)接口标准、超高速二代(UltraHigh Speed-II,UHS-II)接口标准、存储棒(Memory Stick,MS)接口标准、MCP接口标准、MMC接口标准、eMMC接口标准、通用快闪存储器(Universal Flash Storage,UFS)接口标准、eMCP接口标准、CF接口标准、整合式驱动电子接口(Integrated Device Electronics,IDE)标准或其他适合的标准。连接接口单元41可与存储器控制电路单元42封装在一个芯片中，或者连接接口单元41是布设于一包含存储器控制电路单元42的芯片外。

存储器控制电路单元42连接至连接接口单元41与可复写式非易失性存储器模块43。存储器控制电路单元42用以执行以硬件型式或固件型式实作的多个逻辑门或控制指令并且根据主机系统11的指令在可复写式非易失性存储器模块43中进行数据的写入、读取与抹除等运作。

可复写式非易失性存储器模块43用以存储主机系统11所写入的数据。可复写式非易失性存储器模块43可包括单阶存储单元(Single Level Cell,SLC)NAND型快闪存储器模块(即，一个存储单元中可存储1个比特的快闪存储器模块)、二阶存储单元(Multi LevelCell,MLC)NAND型快闪存储器模块(即，一个存储单元中可存储2个比特的快闪存储器模块)、三阶存储单元(Triple Level Cell,TLC)NAND型快闪存储器模块(即，一个存储单元中可存储3个比特的快闪存储器模块)、四阶存储单元(Quad Level Cell,QLC)NAND型快闪存储器模块(即，一个存储单元中可存储4个比特的快闪存储器模块)、其他快闪存储器模块或其他具有相同特性的存储器模块。

可复写式非易失性存储器模块43中的每一个存储单元是以电压(以下亦称为临界电压)的改变来存储一或多个比特。具体来说，每一个存储单元的控制门(control gate)与通道之间有一个电荷捕捉层。通过施予一写入电压至控制门，可以改变电荷补捉层的电子量，进而改变存储单元的临界电压。此改变存储单元的临界电压的操作亦称为“把数据写入至存储单元”或“程序化(programming)存储单元”。随着临界电压的改变，可复写式非易失性存储器模块43中的每一个存储单元具有多个存储状态。通过施予读取电压可以判断一个存储单元是属于哪一个存储状态，由此取得此存储单元所存储的一或多个比特。

在一范例实施例中，可复写式非易失性存储器模块43的存储单元可构成多个实体程序化单元，并且此些实体程序化单元可构成多个实体抹除单元。具体来说，同一条字线上的存储单元可组成一或多个实体程序化单元。若每一个存储单元可存储2个以上的比特，则同一条字线上的实体程序化单元可至少可被分类为下实体程序化单元与上实体程序化单元。例如，一存储单元的最低有效比特(Least Significant Bit,LSB)是属于下实体程序化单元，并且一存储单元的最高有效比特(Most Significant Bit,MSB)是属于上实体程序化单元。一般来说，在MLC NAND型快闪存储器中，下实体程序化单元的写入速度会大于上实体程序化单元的写入速度，和/或下实体程序化单元的可靠度是高于上实体程序化单元的可靠度。

在一范例实施例中，实体程序化单元为程序化的最小单元。即，实体程序化单元为写入数据的最小单元。例如，实体程序化单元可为实体页(page)或是实体扇(sector)。若实体程序化单元为实体页，则此些实体程序化单元可包括数据比特区与冗余(redundancy)比特区。数据比特区包含多个实体扇，用以存储用户数据，而冗余比特区用以存储系统数据(例如，错误更正码等管理数据)。在一范例实施例中，数据比特区包含32个实体扇，且一个实体扇的大小为512字节(byte,B)。然而，在其他范例实施例中，数据比特区中也可包含8个、16个或数目更多或更少的实体扇，并且每一个实体扇的大小也可以是更大或更小。另一方面，实体抹除单元为抹除的最小单位。亦即，每一实体抹除单元含有最小数目的一并被抹除的存储单元。例如，实体抹除单元为实体区块(block)。

图5是根据本发明的范例实施例所示出的存储器控制电路单元的示意图。请参照图5，存储器控制电路单元42包括存储器管理电路51、主机接口52及存储器接口53。

存储器管理电路51用以控制存储器控制电路单元42的整体运作。具体来说，存储器管理电路51具有多个控制指令，并且在存储器存储装置10运作时，此些控制指令会被执行以进行数据的写入、读取与抹除等运作。以下说明存储器管理电路51的操作时，等同于说明存储器控制电路单元42及存储器存储装置10的操作。

在一范例实施例中，存储器管理电路51的控制指令是以固件型式来实作。例如，存储器管理电路51具有微处理器单元(未示出)与只读存储器(未示出)，并且此些控制指令是被烧录至此只读存储器中。当存储器存储装置10运作时，此些控制指令会由微处理器单元来执行以进行数据的写入、读取与抹除等运作。

在一范例实施例中，存储器管理电路51的控制指令亦可以程序码型式存储于可复写式非易失性存储器模块43的特定区域(例如，存储器模块中专用于存放系统数据的系统区)中。此外，存储器管理电路51具有微处理器单元(未示出)、只读存储器(未示出)及随机存取存储器(未示出)。特别是，此只读存储器具有开机码(boot code)，并且当存储器控制电路单元42被致能时，微处理器单元会先执行此开机码来将存储于可复写式非易失性存储器模块43中的控制指令载入至存储器管理电路51的随机存取存储器中。之后，微处理器单元会运转此些控制指令以进行数据的写入、读取与抹除等运作。

在一范例实施例中，存储器管理电路51的控制指令亦可以一硬件型式来实作。例如，存储器管理电路51包括微控制器、存储单元管理电路、存储器写入电路、存储器读取电路、存储器抹除电路与数据处理电路。存储单元管理电路、存储器写入电路、存储器读取电路、存储器抹除电路与数据处理电路是连接至微控制器。存储单元管理电路用以管理可复写式非易失性存储器模块43的存储单元或存储单元群组。存储器写入电路用以对可复写式非易失性存储器模块43下达写入指令序列以将数据写入至可复写式非易失性存储器模块43中。存储器读取电路用以对可复写式非易失性存储器模块43下达读取指令序列以从可复写式非易失性存储器模块43中读取数据。存储器抹除电路用以对可复写式非易失性存储器模块43下达抹除指令序列以将数据从可复写式非易失性存储器模块43中抹除。数据处理电路用以处理欲写入至可复写式非易失性存储器模块43的数据以及从可复写式非易失性存储器模块43中读取的数据。写入指令序列、读取指令序列及抹除指令序列可各别包括一或多个程序码或指令码并且用以指示可复写式非易失性存储器模块43执行相对应的写入、读取及抹除等操作。在一范例实施例中，存储器管理电路51还可以下达其他类型的指令序列给可复写式非易失性存储器模块43以指示执行相对应的操作。

主机接口52是连接至存储器管理电路51。存储器管理电路51可通过主机接口52与主机系统11通信。主机接口52可用以接收与识别主机系统11所传送的指令与数据。例如，主机系统11所传送的指令与数据可通过主机接口52来传送至存储器管理电路51。此外，存储器管理电路51可通过主机接口52将数据传送至主机系统11。在本范例实施例中，主机接口52是相容于PCI Express标准。然而，必须了解的是本发明不限于此，主机接口52亦可以是相容于SATA标准、PATA标准、IEEE 1394标准、USB标准、SD标准、UHS-I标准、UHS-II标准、MS标准、MMC标准、eMMC标准、UFS标准、CF标准、IDE标准或其他适合的数据传输标准。

存储器接口53是连接至存储器管理电路51并且用以存取可复写式非易失性存储器模块43。例如，存储器管理电路51可通过存储器接口53存取可复写式非易失性存储器模块43。也就是说，欲写入至可复写式非易失性存储器模块43的数据会经由存储器接口53转换为可复写式非易失性存储器模块43所能接受的格式。具体来说，若存储器管理电路51要存取可复写式非易失性存储器模块43，存储器接口53会传送对应的指令序列。例如，这些指令序列可包括指示写入数据的写入指令序列、指示读取数据的读取指令序列、指示抹除数据的抹除指令序列、以及用以指示各种存储器操作(例如，改变读取电压电平或执行垃圾回收(Garbage Collection,GC)操作等等)的相对应的指令序列。这些指令序列例如是由存储器管理电路51产生并且通过存储器接口53传送至可复写式非易失性存储器模块43。这些指令序列可包括一或多个信号，或是在总线上的数据。这些信号或数据可包括指令码或程序码。例如，在读取指令序列中，会包括读取的辨识码、存储器地址等信息。

在一范例实施例中，存储器控制电路单元42还包括错误检查与校正电路54、缓冲存储器55及电源管理电路56。

错误检查与校正电路54是连接至存储器管理电路51并且用以执行错误检查与校正操作以确保数据的正确性。具体来说，当存储器管理电路51从主机系统11中接收到写入指令时，错误检查与校正电路54会为对应此写入指令的数据产生对应的错误更正码(errorcorrecting code,ECC)和/或错误检查码(error detecting code，EDC)，并且存储器管理电路51会将对应此写入指令的数据与对应的错误更正码和/或错误检查码写入至可复写式非易失性存储器模块43中。之后，当存储器管理电路51从可复写式非易失性存储器模块43中读取数据时会同时读取此数据对应的错误更正码和/或错误检查码，并且错误检查与校正电路54会依据此错误更正码和/或错误检查码对所读取的数据执行错误检查与校正操作。例如，错误检查与校正电路54可采用低密度奇偶检查码(Low Density Parity Checkcode,LDPC code)、BCH码、里德-所罗门码(Reed-solomon code,RS code)、互斥或(Exclusive OR,XOR)码等各式编/解码算法来编码与解码数据。

缓冲存储器55是连接至存储器管理电路51并且用以缓存数据。电源管理电路56是连接至存储器管理电路51并且用以控制存储器存储装置10的电源。

在一范例实施例中，图4的可复写式非易失性存储器模块43可包括快闪存储器模块。在一范例实施例中，图4的存储器控制电路单元42可包括快闪存储器控制器。在一范例实施例中，图5的存储器管理电路51可包括快闪存储器管理电路。

图6是根据本发明的范例实施例所示出的管理可复写式非易失性存储器模块的示意图。请参照图6，存储器管理电路51可将可复写式非易失性存储器模块43中的实体单元610(0)～610(B)逻辑地分组至存储区601与闲置(spare)区602。

在一范例实施例中，一个实体单元是指一个实体地址或一个实体程序化单元。在一范例实施例中，一个实体单元亦可以是由多个连续或不连续的实体地址组成。在一范例实施例中，一个实体单元亦可以是指一个虚拟区块(VB)。一个虚拟区块可包括多个实体地址或多个实体程序化单元。在一范例实施例中，一个虚拟区块可包括一或多个实体抹除单元。

在一范例实施例中，存储区601中的实体单元610(0)～610(A)用以存储用户数据(例如来自图1的主机系统11的用户数据)。例如，存储区601中的实体单元610(0)～610(A)可存储有效(valid)数据与无效(invalid)数据。闲置区602中的实体单元610(A+1)～610(B)未存储数据(例如有效数据)。例如，若某一个实体单元未存储有效数据，则此实体单元可被关联(或加入)至闲置区602。此外，闲置区602中的实体单元(或未存储有效数据的实体单元)可被抹除。在写入新数据时，一或多个实体单元可被从闲置区602中提取以存储此新数据。在一范例实施例中，闲置区602亦称为闲置池(free pool)。

在一范例实施例中，存储器管理电路51可配置逻辑单元612(0)～612(C)以映射存储区601中的实体单元610(0)～610(A)。在一范例实施例中，每一个逻辑单元对应一个逻辑地址。例如，一个逻辑地址可包括一或多个逻辑区块地址(Logical Block Address,LBA)或其他的逻辑管理单元。在一范例实施例中，一个逻辑单元也可对应一个逻辑程序化单元或者由多个连续或不连续的逻辑地址组成。

须注意的是，一个逻辑单元可被映射至一或多个实体单元。若某一实体单元当前有被某一逻辑单元映射，则表示此实体单元当前存储的数据包括有效数据。反之，若某一实体单元当前未被任一逻辑单元映射，则表示此实体单元当前存储的数据为无效数据。

在一范例实施例中，存储器管理电路51可将描述逻辑单元与实体单元之间的映射关系的管理数据(亦称为逻辑至实体映射信息)记录于至少一逻辑至实体映射表(L2Ptable)。当主机系统11欲从存储器存储装置10读取数据或写入数据至存储器存储装置10时，存储器管理电路51可根据此逻辑至实体映射表中的信息来存取可复写式非易失性存储器模块43。

在一范例实施例中，存储器管理电路51可对可复写式非易失性存储器模块43中的多个实体单元执行特定操作(亦称为第一操作)，以获得对应于所述多个实体单元的至少一参数(亦称为品质评估参数)。换言之，存储器管理电路51可通过第一操作获得对应于所述多个实体单元的品质评估参数。

在一范例实施例中，所述品质评估参数可反映所述多个实体单元各别的数据存储品质。例如，若某一个实体单元的数据存储品质越高，表示所述实体单元对于数据的保存能力越好。在一范例实施例中，一个实体单元的数据存储品质与此实体单元的比特错误率与损耗程度的至少其中之一有关。例如，一个实体单元的数据存储品质可负相关于此实体单元的比特错误率和/或损耗程度。亦即，一个实体单元的比特错误率和/或损耗程度越低，表示此实体单元的数据存储品质越高。

在一范例实施例中，所述品质评估参数可反映所述多个实体单元各别的比特错误率与损耗程度的至少其中之一。以可复写式非易失性存储器模块43中的某一实体单元(亦称为目标实体单元)为例，对应于目标实体单元的品质评估参数可反映目标实体单元的比特错误率和/或损耗程度。

在一范例实施例中，第一操作可包括任何可用以获得所述品质评估参数的一或多种操作。例如，第一操作可包括对目标实体单元执行的扫描操作、数据读取操作和/或数据解码操作，且第一操作的类型不限于此。在一范例实施例中，第一操作仅在存储器存储装置10(或可复写式非易失性存储器模块43)处于闲置状态时(或非处于忙碌状态时)执行，以获得对应于目标实体单元的品质评估参数。在一范例实施例中，第一操作亦可在任意时间点执行。然后，存储器管理电路51可根据第一操作的执行结果，记录对应于目标实体单元的品质评估参数。

在一范例实施例中，对应于目标实体单元的品质评估参数可包括一个错误比特计数。在一范例实施例中，此错误比特计数可反映从目标实体单元读取的数据所包含的错误比特的总数。在一范例实施例中，此错误比特计数可反映目标实体单元的比特错误率。例如，此错误比特计数可正相关于目标实体单元的比特错误率。亦即，若此错误比特计数越大，表示目标实体单元的比特错误率越高(即从目标实体单元读取的数据所包含的错误比特的总数越多)。在一范例实施例中，对应于目标实体单元的品质评估参数还可包括任何可反映目标实体单元的比特错误率的参数，本发明不加以限制。

在一范例实施例中，对应于目标实体单元的品质评估参数可包括一个损耗评估值。例如，此损耗评估值可反映目标实体单元的损耗程度。例如，此损耗评估值可正相关于目标实体单元的损耗程度。亦即，若此损耗评估值越大，表示目标实体单元的损耗程度越高。例如，此损耗评估值可包括读取计数、程序化计数及抹除计数的至少其中之一。此读取计数可反映目标实体单元被读取的次数。此程序化计数可反映目标实体单元被程序化的次数。此抹除计数可反映目标实体单元被抹除的次数。在一范例实施例中，对应于目标实体单元的品质评估参数还可包括任何可反映目标实体单元的损耗程度的参数，本发明不加以限制。

在一范例实施例中，存储器管理电路51可根据所述品质评估参数建立一个检查清单(亦称为快速检查清单)。此检查清单可记载所述多个实体单元中的一部分实体单元(亦称为第一实体单元)的索引信息。特别是，第一实体单元的数量必须少于所述多个实体单元的总数。从另一角度而言，此检查清单不是用以记载可复写式非易失性存储器模块43中所有(可用的)实体单元的索引信息。

在一范例实施例中，第一实体单元包括可复写式非易失性存储器模块43中数据存储品质相对较差的至少一实体单元。在一范例实施例中，存储器管理电路51可根据所述品质评估参数对可复写式非易失性存储器模块43中的多个实体单元进行分类。例如，对某一个实体单元的分类结果可反映此实体单元是否属于可复写式非易失性存储器模块43中数据存储品质相对较差的实体单元。响应于某一个实体单元属于可复写式非易失性存储器模块43中数据存储品质相对较差的实体单元，存储器管理电路51可将此实体单元的索引信息记载于或加入至所述检查清单中。然而，若某一个实体单元不属于可复写式非易失性存储器模块43中数据存储品质相对较差的实体单元，则存储器管理电路51可不将此实体单元的索引信息记载于所述检查清单中。或者，在一范例实施例中，响应于某一个实体单元不属于可复写式非易失性存储器模块43中数据存储品质相对较差的实体单元，则存储器管理电路51可将此实体单元的索引信息从所述检查清单中移除。

在一范例实施例中，第一实体单元(即可复写式非易失性存储器模块43中数据存储品质相对较差的实体单元)包括可复写式非易失性存储器模块43中数据存储品质低于门槛值(亦称为品质门槛值)的至少一实体单元。在一范例实施例中，存储器管理电路51可根据可复写式非易失性存储器模块43中的多个实体单元的品质评估参数，将可复写式非易失性存储器模块43中数据存储品质低于所述品质门槛值的至少一实体单元的索引信息记载于所述检查清单中。例如，响应于可复写式非易失性存储器模块43中的某一个实体单元的品质评估参数反映出此实体单元的数据存储品质低于所述品质门槛值，存储器管理电路51可将此实体单元的索引信息记载于所述检查清单中。然而，若可复写式非易失性存储器模块43中的某一个实体单元的品质评估参数反映出此实体单元的数据存储品质不低于所述品质门槛值，则存储器管理电路51可不将此实体单元的索引信息记载于所述检查清单中(或可将此实体单元的索引信息从所述检查清单中移除)。

在一范例实施例中，存储器管理电路51可根据可复写式非易失性存储器模块43中的某一个实体单元的品质评估参数与一个门槛值之间的数值相对关系，判断此实体单元的数据存储品质是否低于所述品质门槛值。在一范例实施例中，响应于某一个实体单元的品质评估参数与所述门槛值之间的数值相对关系为特定数值关系(亦称为第一数值关系)，存储器管理电路51可判定此实体单元的数据存储品质低于所述品质门槛值。然而，响应于某一个实体单元的品质评估参数与所述门槛值之间的数值相对关系为另一数值关系(亦称为第二数值关系)，存储器管理电路51可判定此实体单元的数据存储品质不低于所述品质门槛值。

在一范例实施例中，响应于某一个实体单元的错误比特计数(即品质评估参数)与一个门槛值之间的数值相对关系为此错误比特计数大于此门槛值(即第一数值关系)，存储器管理电路51可判定此实体单元的数据存储品质低于所述品质门槛值。然而，响应于某一个实体单元的错误比特计数与所述门槛值之间的数值相对关系为此错误比特计数不大于此门槛值(即第二数值关系)，存储器管理电路51可判定此实体单元的数据存储品质不低于所述品质门槛值。

在一范例实施例中，响应于某一个实体单元的损耗评估值(即品质评估参数)与一个门槛值之间的数值相对关系为此损耗评估值大于此门槛值(即第一数值关系)，存储器管理电路51可判定此实体单元的数据存储品质低于所述品质门槛值。然而，响应于某一个实体单元的损耗评估值与所述门槛值之间的数值相对关系为此损耗评估值不大于此门槛值(即第二数值关系)，存储器管理电路51可判定此实体单元的数据存储品质不低于所述品质门槛值。

在一范例实施例中，存储器管理电路51可根据所述品质评估参数，排序可复写式非易失性存储器模块43中的多个实体单元。例如，所述多个实体单元的排序结果，可从大到小或从小到大反映出所述多个实体单元的比特错误率和/或损耗程度。存储器管理电路51可根据所述多个实体单元的排序结果，从所述多个实体单元中挑选一部分的实体单元(例如所述多个实体单元中数据存储品质相对较差的至少一实体单元)作为第一实体单元。然后，存储器管理电路51可将第一实体单元的索引信息记载于所述检查清单中。

图7是根据本发明的范例实施例所示出的根据品质评估参数来排序多个实体单元并建立检查清单的示意图。请参照图7，存储器管理电路51可将对应于实体单元601(0)～601(B)的品质评估参数N(0)～N(B)记载于管理表格71中。品质评估参数N(i)可反映实体单元601(i)(即目标实体单元)的比特错误率和/或损耗程度。例如，品质评估参数N(i)可正相关于实体单元601(i)的比特错误率和/或损耗程度。

在一范例实施例中，存储器管理电路51可根据品质评估参数N(0)～N(B)对实体单元601(0)～601(B)进行排序。例如，管理表格72可用以记载实体单元601(0)～601(B)的排序结果。例如，根据管理表格72，实体单元601(p)的品质评估参数N(p)大于实体单元601(q)的品质评估参数N(q)，且实体单元601(q)的品质评估参数N(q)大于实体单元601(r)的品质评估参数N(r)，依此类推。换言之，管理表格72所记载的实体单元601(0)～601(B)的排序结果可反映出，品质评估参数N(p)是品质评估参数N(0)～N(B)中的最大者(即在实体单元601(0)～601(B)中，实体单元601(p)具有最差的数据存储品质)，品质评估参数N(q)是品质评估参数N(0)～N(B)中的次大者(即在实体单元601(0)～601(B)中，实体单元601(q)的数据存储品质只优于实体单元601(p)的数据存储品质)，依此类推。

在一范例实施例中，存储器管理电路51可根据管理表格72，从实体单元601(0)～601(B)中挑选数据存储品质相对较差的一部分的实体单元作为第一实体单元。例如，第一实体单元可包括实体单元601(p)、601(q)及601(r)。然后，存储器管理电路51可根据第一实体单元建立检查清单701。例如，存储器管理电路51可将第一实体单元所对应的索引信息记载于检查清单701中。例如，检查清单701中的索引信息Index(0)～Index(2)可分别对应于实体单元601(p)、601(q)及601(r)。须注意的是，第一实体单元的总数必须少于实体单元601(0)～601(B)的总数。例如，检查清单701中最多可记载对应于M+1个实体单元的索引信息Index(0)～Index(M)，且M小于B。

须注意的是，在图7的范例实施例中，是以所对应的品质评估参数由大到小的方式来排序实体单元601(0)～601(B)，以利于从实体单元601(0)～601(B)中选择数据存储品质相对较差的至少一实体单元作为第一实体单元。然而，在另一范例实施例中，亦可以是以所对应的品质评估参数由小到大的方式来排序实体单元601(0)～601(B)，本发明不加以限制。在一范例实施例中，所述检查清单亦可以是通过对管理表格72中的部分实体单元(即第一实体单元)加上标记或相对应的索引信息的方式来实施，本发明不加以限制。

在一范例实施例中，在建立所述检查清单后，响应于所述品质评估参数被更新，存储器管理电路51可更新所述检查清单。例如，在更新所述检查清单的操作中，存储器管理电路51可将可复写式非易失性存储器模块43中的至少一实体单元(亦称为第二实体单元)的索引参数加入至所述检查清单中，和/或将可复写式非易失性存储器模块43中的至少一实体单元(亦称为第三实体单元)的索引参数从所述检查清单中移除。

在一范例实施例中，假设在建立图7的检查清单701后，实体单元601(k)(即第二实体单元)的比特错误率和/或损耗程度改变。响应于实体单元601(k)的比特错误率和/或损耗程度改变，对应于实体单元601(k)的品质评估参数N(k)可被改变(即更新)。响应于实体单元601(k)的品质评估参数N(k)改变，管理表格72所反映的实体单元601(0)～601(B)的排序结果可对应改变。根据实体单元601(0)～601(B)的更新后的排序结果，实体单元601(k)可被选择作为新的第一实体单元，且实体单元601(k)的索引信息可被加入至检查清单701中。此外，新加入至检查清单701中的实体单元601(k)的索引信息可用以取代检查清单701中的某一实体单元(即第三实体单元)的索引信息。亦即，响应于实体单元601(k)的索引信息被加入至检查清单701中，第三实体单元的索引信息可被从检查清单701中移除。由此，随着至少部分实体单元所对应的品质评估参数改变，可复写式非易失性存储器模块43中数据存储品质相对较差的至少一实体单元的索引信息可被持续记载于检查清单701中。

在一范例实施例中，存储器管理电路51可判断至少一条件(亦称为预设条件)是否被满足。响应于预设条件被满足，存储器管理电路51可根据所述检查清单中的索引信息，对第一实体单元执行状态扫描。然而，若预设条件未被满足，则存储器管理电路51可不执行所述状态扫描。

在一范例实施例中，存储器管理电路51可判断存储器存储装置10是否被上电(例如开机)或被唤醒(例如从省电模式切换至正常工作模式)。响应于存储器存储装置10被上电或被唤醒，存储器管理电路51可判定所述预设条件被满足。然而，若存储器存储装置10未被上电(例如持续处于关机状态)或未被唤醒(例如持续处于省电模式)，存储器管理电路51可判定所述预设条件未被满足。

在一范例实施例中，针对第一实体单元执行的所述状态扫描的结果，可反映第一实体单元当前的数据存储品质(例如第一实体单元当前的比特错误率)。根据此状态扫描的结果，存储器管理电路51可执行特定操作(亦称为第二操作)。在一范例实施例中，根据第一实体单元执行的所述状态扫描的结果，存储器管理电路51亦可不执行任何操作(例如不执行所述第二操作)。

在一范例实施例中，根据对第一实体单元执行的所述状态扫描的结果，存储器管理电路51可获得对可复写式非易失性存储器模块43的整体数据存储品质具有代表性的信息(亦称为代表性信息)。换言之，此代表性信息可反映可复写式非易失性存储器模块43(例如图7中的实体单元601(0)～601(B))的整体数据存储品质。尔后，存储器管理电路51可根据此代表性信息执行第二操作。在一范例实施例中，此代表性信息仅通过对可复写式非易失性存储器模块43中的少部分的实体单元(即第一实体单元)进行状态扫描即可获得，而不需要对可复写式非易失性存储器模块43中更多或者所有的实体单元进行状态扫描(即全盘扫描)。

在一范例实施例中，针对第一实体单元执行的状态扫描及后续的第二操作，可有助于在预设条件被满足的情况下(例如存储器存储装置10刚被上电或刚被唤醒时)，在短时间内快速地对可复写式非易失性存储器模块43执行相对有效率(或相对重要)的维护，以提高后续存储器存储装置10的操作性能(例如操作稳定性)。亦即，相较于传统上需要花费很长的时间执行的全盘扫描，在预设条件被满足的情况下快速的针对部分的第一实体单元执行状态扫描及执行相对有效率的维护操作，可有效提高对可复写式非易失性存储器模块43的维护效率。

在一范例实施例中，在存储器存储装置10刚被上电或刚被唤醒(即满足预设条件)后，存储器存储装置10(或可复写式非易失性存储器模块43)会在一段时间范围(亦称为闲置时间范围)内处于闲置状态。例如，在此闲置时间范围内，存储器存储装置10内部可能会自动执行初始化和/或与主机系统11之间的交握操作等。因此，在此闲置时间范围内，存储器存储装置10(或可复写式非易失性存储器模块43)可能会处于闲置状态。在一范例实施例中，此闲置时间范围的时间长度不足以对可复写式非易失性存储器模块43执行一次完整的全盘扫描。然而，在一范例实施例中，通过有效利用此闲置时间范围来快速地对可复写式非易失性存储器模块43(即第一实体单元)执行相对有效率的状态扫描及维护操作，可有效提高对可复写式非易失性存储器模块43的维护效率。在一范例实施例中，第二操作可包括可在此闲置时间范围内完整执行的对于可复写式非易失性存储器模块43的维护操作。

在一范例实施例中，第二操作可包括调整对应于第一实体单元的读取电压电平。例如，根据对第一实体单元执行的所述状态扫描的结果，存储器管理电路51可对用于从第一实体单元读取数据的至少一读取电压电平进行调整，以提高后续使用所述至少一读取电压电平从第一实体单元读取的数据的正确性。特别是，通过在存储器存储装置10刚被上电或刚被唤醒后就快速地对第一实体单元(即可复写式非易失性存储器模块43中数据存储品质相对较差的实体单元)进行读取电压电平的调整，可有效减少后续因数据的严重读取错误而花费在数据的重复读取与解码的时间。由此，可有效提高后续存储器存储装置10的操作性能(例如操作稳定性)。

在一范例实施例中，第二操作可包括调整对可复写式非易失性存储器模块43中的多个实体单元的维护策略。例如，根据对第一实体单元执行的所述状态扫描的结果，存储器管理电路51可调整后续对可复写式非易失性存储器模块43中的多个实体单元执行大范围的数据扫描(例如全盘扫描)的频率。

在一范例实施例中，假设先前对可复写式非易失性存储器模块43中的多个实体单元的维护策略包括每30天对可复写式非易失性存储器模块43执行一次全盘扫描。响应于对第一实体单元执行的所述状态扫描的结果为特定结果(亦称为第一结果)(例如，第一结果反映第一实体单元的数据存储品质持续恶化)，存储器管理电路51可判定可复写式非易失性存储器模块43整体的数据存储品质可能也持续恶化。例如，第一实体单元的数据存储品质持续恶化可表现在第一实体单元的比特错误率持续上升。因此，响应于对第一实体单元执行的所述状态扫描的结果为第一结果，存储器管理电路51可将对可复写式非易失性存储器模块43执行全盘扫描的频率调整(例如提高)为每20天或每10天就执行一次全盘扫描。尔后，在执行全盘扫描的过程中，一旦发现符合数据刷新(data refresh)条件的实体单元，存储器管理电路51可即时对此实体单元执行数据刷新。例如，所述数据刷新包括将数据从特定的实体单元中读取出来解码以更正此数据中的错误，然后将更正后的数据重新回存至另一实体单元中。由此，在可复写式非易失性存储器模块43整体的数据存储品质持续恶化的情况下，通过提高对可复写式非易失性存储器模块43执行全盘扫描的频率，可有效提高后续存储器存储装置10的操作性能(例如操作稳定性)，进而延长可复写式非易失性存储器模块43的使用寿命。

另一方面，响应于对第一实体单元执行的所述状态扫描的结果为另一结果(亦称为第二结果)(例如第一实体单元的数据存储品质未持续恶化甚至变好)，存储器管理电路51可判定可复写式非易失性存储器模块43整体的数据存储品质也未持续恶化甚至变好。例如，第一实体单元的数据存储品质未持续恶化甚至变好，可表现在第一实体单元的比特错误率未持续上升甚至下降。因此，响应于对第一实体单元执行的所述状态扫描的结果为第二结果，存储器管理电路51可不调整对可复写式非易失性存储器模块43执行全盘扫描的频率，或者可将对可复写式非易失性存储器模块43执行全盘扫描的频率调整(例如降低)为每40天才执行一次全盘扫描。由此，在可复写式非易失性存储器模块43的整体数据存储品质没有持续恶化甚至变好的情况下，通过降低对可复写式非易失性存储器模块43执行全盘扫描的频率，可在不影响存储器存储装置10的操作性能(例如操作稳定性)的前提下，有效节省系统资源，甚至可延长可复写式非易失性存储器模块43的使用寿命。

在一范例实施例中，根据对第一实体单元执行的所述状态扫描的结果，存储器管理电路51可调整所述品质门槛值。例如，所述品质门槛值可用于管控是否将可复写式非易失性存储器模块43中特定实体单元的索引信息记载于所述检查清单中。相关操作细节已详述于上，在此不重复赘述。

在一范例实施例中，响应于对第一实体单元执行的所述状态扫描的结果为第一结果(即第一实体单元的数据存储品质持续恶化)，存储器管理电路51可提高所述品质门槛值。特别是，在提高所述品质门槛值后，可复写式非易失性存储器模块43中数据存储品质低于所述品质门槛值的实体单元(即第一实体单元)的总数可能会增加，从而导致更多的数据存储品质相对较低的实体单元的索引信息可被加入至所述检查清单中。在将更多的实体单元的索引信息加入至所述检查清单后，存储器管理电路51可根据所述检查清单对更多的实体单元(即第一实体单元)执行状态扫描，且此状态扫描的结果可以更准确反映出可复写式非易失性存储器模块43的整体数据存储品质。由此，在可复写式非易失性存储器模块43的整体数据存储品质持续恶化的情况下，可有效提高后续对可复写式非易失性存储器模块43的维护效率(例如提高对可复写式非易失性存储器模块43执行的维护操作的精准度)，进而可延长可复写式非易失性存储器模块43的使用寿命。

另一方面，响应于对第一实体单元执行的所述状态扫描的结果为第二结果(即第一实体单元的数据存储品质未持续恶化)，存储器管理电路51可降低(或不调整)所述品质门槛值。特别是，在降低所述品质门槛值后，可复写式非易失性存储器模块43中数据存储品质低于所述品质门槛值的实体单元(即第一实体单元)的总数可能会减少，从而导致较少的实体单元的索引信息会被记载于所述检查清单中。由此，在可复写式非易失性存储器模块43的整体数据存储品质未持续恶化甚至变好的情况下，可有效提高后续根据所述检查清单执行的状态扫描的执行效率(例如加速完成根据所述检查清单执行的状态扫描)，进而提高可复写式非易失性存储器模块43的效能。

图8是根据本发明的范例实施例所示出的存储器管理方法的流程图。请参照图8，在步骤S801中，对多个实体单元执行第一操作，以获得对应于所述多个实体单元的品质评估参数。在步骤S802中，根据品质评估参数建立检查清单，其中检查清单记载所述多个实体单元中的第一实体单元的索引信息，且第一实体单元的数量少于所述多个实体单元的总数。在步骤S803中，判断预设条件是否满足。若预设条件已被满足，在步骤S804中，响应于预设条件被满足，根据检查清单中的索引信息，对第一实体单元执行状态扫描。然而，若预设条件未被满足，则可回到步骤S801。

然而，图8中各步骤已详细说明如上，在此便不再赘述。值得注意的是，图8中各步骤可以实作为多个程序码或是电路，本发明不加以限制。此外，图8的方法可以搭配以上范例实施例使用，也可以单独使用，本发明不加以限制。

综上所述，本发明所提出的存储器管理方法、存储器存储装置及存储器控制电路单元，可在存储器存储装置刚被上电或刚被唤醒(即满足预设条件)后，在一段可自由运用但时间长度很短的时间范围(即闲置时间范围)内，通过对可复写式非易失性存储器模块中一部分的实体单元(即第一实体单元)进行状态扫描，可快速获得对可复写式非易失性存储器模块的整体数据存储品质的代表性信息。尔后，此代表性信息可用以调整部分实体单元(例如数据存储品质相对较差的实体单元)的读取电压电平、调整对可复写式非易失性存储器模块的维护策略和/或调整用于管控是否将特定实体单元的索引信息记载于检查清单的品质门槛值。由此，可有效改善传统上因全盘扫描的执行频率太高或太低而引起的管理与效能问题，进而提高对可复写式非易失性存储器模块的维护效率。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (30)

1.一种存储器管理方法，其特征在于，用于可复写式非易失性存储器模块，其中所述可复写式非易失性存储器模块包括多个实体单元，且所述存储器管理方法包括：

对所述多个实体单元执行第一操作，以获得对应于所述多个实体单元的品质评估参数；

根据所述品质评估参数建立检查清单，其中所述检查清单记载所述多个实体单元中的第一实体单元的索引信息，且所述第一实体单元的数量少于所述多个实体单元的总数；以及

响应于预设条件被满足，根据所述检查清单中的所述索引信息，对所述第一实体单元执行状态扫描。

2.根据权利要求1所述的存储器管理方法，其中所述品质评估参数至少反映所述第一实体单元的比特错误率与损耗程度的至少其中之一。

3.根据权利要求1所述的存储器管理方法，其中所述第一实体单元包括所述多个实体单元中数据存储品质相对较差的至少一实体单元。

4.根据权利要求1所述的存储器管理方法，还包括：

根据所述品质评估参数，将所述多个实体单元中数据存储品质低于品质门槛值的至少一实体单元的索引信息记载于所述检查清单中。

5.根据权利要求1所述的存储器管理方法，其中根据所述品质评估参数建立所述检查清单的步骤包括：

根据所述品质评估参数，排序所述多个实体单元；

根据对所述多个实体单元的排序结果，从所述多个实体单元中挑选所述第一实体单元；以及

将所述第一实体单元的所述索引信息记载于所述检查清单中。

6.根据权利要求1所述的存储器管理方法，还包括：

响应于所述品质评估参数被更新，更新所述检查清单，以将所述多个实体单元中的第二实体单元的索引参数加入至所述检查清单中，并将所述多个实体单元中的第三实体单元的索引参数从所述检查清单中移除。

7.根据权利要求1所述的存储器管理方法，还包括：

响应于包括所述可复写式非易失性存储器模块的存储器存储装置被上电或被唤醒，判定所述预设条件被满足。

8.根据权利要求1所述的存储器管理方法，还包括：

根据所述状态扫描的结果执行第二操作，其中所述第二操作包括以下多个操作的至少其中之一：

调整对应于所述第一实体单元的读取电压电平；

调整对所述多个实体单元的维护策略；以及

调整品质门槛值，其中所述品质门槛值用以管控是否将所述多个实体单元中的特定实体单元的索引信息记载于所述检查清单中。

9.根据权利要求8所述的存储器管理方法，其中调整对所述多个实体单元的所述维护策略的步骤包括：

根据所述状态扫描的所述结果，调整对所述多个实体单元执行全盘扫描的频率。

10.根据权利要求8所述的存储器管理方法，其中根据所述状态扫描的所述结果执行所述第二操作的步骤包括：

根据所述状态扫描的所述结果，获得代表性信息，其中所述代表性信息反映所述多个实体单元的整体数据存储品质；以及

根据所述代表性信息执行所述第二操作。

11.一种存储器存储装置，其特征在于，包括：

连接接口单元，用以连接至主机系统；

可复写式非易失性存储器模块，其中所述可复写式非易失性存储器模块包括多个实体单元；以及

存储器控制电路单元，连接至所述连接接口单元与所述可复写式非易失性存储器模块，

其中所述存储器控制电路单元用以：

对所述多个实体单元执行第一操作，以获得对应于所述多个实体单元的品质评估参数；

根据所述品质评估参数建立检查清单，其中所述检查清单记载所述多个实体单元中的第一实体单元的索引信息，且所述第一实体单元的数量少于所述多个实体单元的总数；以及

响应于预设条件被满足，根据所述检查清单中的所述索引信息，对所述第一实体单元执行状态扫描。

12.根据权利要求11所述的存储器存储装置，其中所述品质评估参数至少反映所述第一实体单元的比特错误率与损耗程度的至少其中之一。

13.根据权利要求11所述的存储器存储装置，其中所述第一实体单元包括所述多个实体单元中数据存储品质相对较差的至少一实体单元。

14.根据权利要求11所述的存储器存储装置，其中所述存储器控制电路单元还用以：

根据所述品质评估参数，将所述多个实体单元中数据存储品质低于品质门槛值的至少一实体单元的索引信息记载于所述检查清单中。

15.根据权利要求11所述的存储器存储装置，其中所述存储器控制电路单元根据所述品质评估参数建立所述检查清单的操作包括：

根据所述品质评估参数，排序所述多个实体单元；

根据对所述多个实体单元的排序结果，从所述多个实体单元中挑选所述第一实体单元；以及

将所述第一实体单元的所述索引信息记载于所述检查清单中。

16.根据权利要求11所述的存储器存储装置，其中所述存储器控制电路单元还用以：

响应于所述品质评估参数被更新，更新所述检查清单，以将所述多个实体单元中的第二实体单元的索引参数加入至所述检查清单中，并将所述多个实体单元中的第三实体单元的索引参数从所述检查清单中移除。

17.根据权利要求11所述的存储器存储装置，其中所述存储器控制电路单元还用以：

响应于包括所述存储器存储装置被上电或被唤醒，判定所述预设条件被满足。

18.根据权利要求11所述的存储器存储装置，其中所述存储器控制电路单元还用以：

根据所述状态扫描的结果执行第二操作，其中所述第二操作包括以下多个操作的至少其中之一：

调整对应于所述第一实体单元的读取电压电平；

调整对所述多个实体单元的维护策略；以及

调整品质门槛值，其中所述品质门槛值用以管控是否将所述多个实体单元中的特定实体单元的索引信息记载于所述检查清单中。

19.根据权利要求18所述的存储器存储装置，其中所述存储器控制电路单元调整对所述多个实体单元的所述维护策略的操作包括：

根据所述状态扫描的所述结果，调整对所述多个实体单元执行全盘扫描的频率。

20.根据权利要求18所述的存储器存储装置，其中所述存储器控制电路单元根据所述状态扫描的所述结果执行所述第二操作的操作包括：

根据所述状态扫描的所述结果，获得代表性信息，其中所述代表性信息反映所述多个实体单元的整体数据存储品质；以及

根据所述代表性信息执行所述第二操作。

21.一种存储器控制电路单元，其特征在于，用以控制可复写式非易失性存储器模块，其中所述可复写式非易失性存储器模块包括多个实体单元，且所述存储器控制电路单元包括：

主机接口，用以连接至主机系统；

存储器接口，用以连接至所述可复写式非易失性存储器模块；以及

存储器管理电路，连接至所述主机接口与所述存储器接口，

其中所述存储器管理电路用以：

对所述多个实体单元执行第一操作，以获得对应于所述多个实体单元的品质评估参数；

根据所述品质评估参数建立检查清单，其中所述检查清单记载所述多个实体单元中的第一实体单元的索引信息，且所述第一实体单元的数量少于所述多个实体单元的总数；以及

响应于预设条件被满足，根据所述检查清单中的所述索引信息，对所述第一实体单元执行状态扫描。

22.根据权利要求21所述的存储器控制电路单元，其中所述品质评估参数至少反映所述第一实体单元的比特错误率与损耗程度的至少其中之一。

23.根据权利要求21所述的存储器控制电路单元，其中所述第一实体单元包括所述多个实体单元中数据存储品质相对较差的至少一实体单元。

24.根据权利要求21所述的存储器控制电路单元，其中所述存储器管理电路还用以：

根据所述品质评估参数，将所述多个实体单元中数据存储品质低于品质门槛值的至少一实体单元的索引信息记载于所述检查清单中。

25.根据权利要求21所述的存储器控制电路单元，其中所述存储器管理电路根据所述品质评估参数建立所述检查清单的操作包括：

根据所述品质评估参数，排序所述多个实体单元；

根据对所述多个实体单元的排序结果，从所述多个实体单元中挑选所述第一实体单元；以及

将所述第一实体单元的所述索引信息记载于所述检查清单中。

26.根据权利要求21所述的存储器控制电路单元，其中所述存储器管理电路还用以：

响应于所述品质评估参数被更新，更新所述检查清单，以将所述多个实体单元中的第二实体单元的索引参数加入至所述检查清单中，并将所述多个实体单元中的第三实体单元的索引参数从所述检查清单中移除。

27.根据权利要求21所述的存储器控制电路单元，其中所述存储器管理电路还用以：

响应于包括所述存储器存储装置被上电或被唤醒，判定所述预设条件被满足。

28.根据权利要求21所述的存储器控制电路单元，其中所述存储器管理电路还用以：

根据所述状态扫描的结果执行第二操作，其中所述第二操作包括以下多个操作的至少其中之一：

调整对应于所述第一实体单元的读取电压电平；

调整对所述多个实体单元的维护策略；以及

调整品质门槛值，其中所述品质门槛值用以管控是否将所述多个实体单元中的特定实体单元的索引信息记载于所述检查清单中。

29.根据权利要求28所述的存储器控制电路单元，其中所述存储器管理电路调整对所述多个实体单元的所述维护策略的操作包括：

根据所述状态扫描的所述结果，调整对所述多个实体单元执行全盘扫描的频率。

30.根据权利要求28所述的存储器控制电路单元，其中所述存储器管理电路根据所述状态扫描的所述结果执行所述第二操作的操作包括：

根据所述状态扫描的所述结果，获得代表性信息，其中所述代表性信息反映所述多个实体单元的整体数据存储品质；以及

根据所述代表性信息执行所述第二操作。