TWI880214B

TWI880214B - 積體電路裝置、積體電路結構及其製造方法

Info

Publication number: TWI880214B
Application number: TW112117637A
Authority: TW
Inventors: 盧麒友; 陳志良; 吳佳典; 賴知佑; 邱上軒
Original assignee: 台灣積體電路製造股份有限公司
Priority date: 2022-05-24
Filing date: 2023-05-12
Publication date: 2025-04-11
Also published as: TW202505415A; US20230387011A1; US20250357346A1; US12417980B2; CN219610436U

Abstract

一種積體電路結構包括：在第一方向上延伸的兩個主動區、在第二方向上延伸的兩個閘極結構、在第一金屬層中在第二方向上延伸的第一金屬段、在第二金屬層中在第一方向上延伸的第二金屬段及第三金屬段、及自第三金屬段延伸至閘極結構中的一者的閘極通孔結構。閘極結構上覆於些主動區，第一金屬段上覆於處於閘極結構之間的主動區中的每一者，第二金屬段上覆於第一主動區且上覆於且電連接至第一金屬段，且第一金屬段及第二金屬段電連接至第二主動區，與處於閘極結構之間的第一主動區隔離，且在閘極結構外連接至第一主動區。

Description

積體電路裝置、積體電路結構及其製造方法

本揭示是關於一種積體電路裝置、積體電路結構及其製造方法，特別是具有自對準接觸通孔結構的積體電路裝置、積體電路結構及其製造方法。

將積體電路(integrated circuit，IC)微型化的持續趨勢已經導致逐漸變小的裝置，該些裝置消耗更少電力，卻比早期技術在較高速度下提供更強功能性。此微型化已經由與越來越嚴格的規定關聯的設計及製造創新來達成。各種電子設計自動化(electronic design automation，EDA)工具係用於在確保IC結構設計及製造規格得到滿足的同時產生、修改及驗證半導體裝置的設計。

本揭示的一實施例是一種積體電路結構，包含第一主動區及第二主動區、第一閘極結構及第二閘極結構、第一金屬段、第二金屬段及第三金屬段及閘極通孔結構。第一主動區及第二主動區在一半導體基板中在一第一方向上延伸。第一閘極結構及第二閘極結構在垂直於第一方向的一第二方向上延伸，其中第一閘極結構及第二閘極結構中的每一者上覆於第一主動區及第二主動區中的每一者。第一金屬段在一第一金屬層中在第二方向上延伸，其中第一金屬段上覆於處於第一閘極結構與第二閘極結構之間的第一主動區及第二主動區中的每一者。第二金屬段及第三金屬段在一第二金屬層中在第一方向上延伸，其中第二金屬段上覆於第一主動區及第一金屬段中的每一者且電連接至第一金屬段。閘極通孔結構自第三金屬段延伸至第一閘極結構或第二閘極結構中的一者。第一金屬段及第二金屬段電連接至第二主動區，與處於第一閘極結構與第二閘極結構之間的第一主動區的一第一部分電隔離，且電連接至延伸超出第一閘極結構及第二閘極結構的第一主動區的一第二部分。

本揭示的一實施例是一種積體電路裝置，包含複數個主動區、複數個閘極結構、第一複數個金屬段、第二複數個金屬段及閘極通孔結構。主動區在一半導體基板中在一第一方向上延伸。閘極結構在垂直於第一方向的一第二方向上延伸，其中閘極結構上覆於主動區。第一複數個金屬段在一第一金屬層中在第二方向上延伸，其中第一複數個金屬段中的一第一金屬段上覆於主動區中的第一主動區及第二主動區。第二複數個金屬段在一第二金屬層中在第一方向上延伸，其中第二複數個金屬段中的一第一金屬段上覆於第一複數個金屬段中的第一金屬段及主動區中的第一主動區中的每一者，且電連接至第一金屬段中的第一金屬段。閘極通孔結構自第二複數個金屬段中的一第二金屬段延伸至閘極結構中的一第二閘極結構。第一複數個金屬段及第二複數個金屬段中的每一者的第一金屬段電連接至主動區中的第二主動區，與鄰近閘極結構中的一第二閘極結構的主動區中的第一主動區的一第一部分電隔離，且電連接至主動區中的第一主動區的一第二部分。

本揭示的一實施例是一種積體電路結構的製造方法，包含以下步驟：在一半導體基板中，形成一第一主動區域及一第二主動區域，第一主動區及第二主動區在一第一方向上延伸；建構一第一閘極結構及一第二閘極結構，第一閘極結構及第二閘極結構在垂直於第一方向的一第二方向上延伸，其中第一閘極結構及第二閘極結構中的每一者上覆於第一主動區及第二主動區中的每一者；在處於第一閘極結構與第二閘極結構之間的第一主動區的一部分上形成一第一源極/汲極通孔結構；在遠離第一閘極結構及第二閘極結構延伸的第二主動區的一部分上形成一第二源極/汲極通孔結構；形成一第一金屬段，第一金屬段在一第一金屬層中在第二方向上延伸且上覆於第一源極/汲極通孔結構及第二主動區中的每一者；形成一第二金屬段，第二金屬段在第一金屬層中、上覆於第二源極/汲極通孔結構；形成一第一通孔結構及一第二通孔結構，第一通孔結構及第二通孔結構上覆於相應的第一金屬段及第二金屬段；形成一自對準接觸通孔結構，自對準接觸通孔結構上覆於第一閘極結構或第二閘極結構中的一者；形成一第三金屬段，第三金屬段在一第二金屬層中在第一方向上延伸且上覆於第一通孔結構及第二通孔結構中的每一者，由此將第一主動區的部分電連接至第二主動區的部分；及形成一第四金屬段，第四金屬段在第二金屬層中在第一方向上延伸且在自對準接觸通孔結構上。

100A:IC佈局/結構/IC佈局圖

100B:IC佈局/結構/IC佈局圖

300A:IC佈局/結構/IC佈局圖

300B:IC佈局/結構/IC佈局圖

300C:IC佈局/結構/IC佈局圖

400:IC佈局/裝置/IC佈局圖/反及閘

500:IC佈局/裝置/IC佈局圖/=/反或閘

600:IC佈局/裝置/IC佈局圖/及或反(AOI)邏輯裝置

700:IC佈局/裝置/IC佈局圖/或及反(OAI)邏輯裝置

800:IC佈局/裝置/IC佈局圖

900:IC佈局/裝置/IC佈局圖

1000:方法

1010:操作

1020:操作

1030:操作

1040:操作

1050:操作

1060:操作

1100:方法

1110:操作

1120:操作

1130:操作

1140:操作

1150:操作

1160:操作

1170:操作

1180:操作

1200:IC佈局圖產生系統

1202:(硬體)處理器

1204:非暫時性電腦可讀儲存媒體、記憶體

1206:電腦程式碼/指令

1207:佈局庫

1208:匯流排

1210:I/O介面

1212:網路介面

1214:網路

1242:使用者介面(UI)

1300:IC製造系統

1320:設計室(或設計團隊)

1322:IC設計佈局圖

1330:遮罩室

1332:(遮罩)資料準備

1344:遮罩製造

1345:遮罩(光刻罩)

1350:IC製造商/製造者(「晶圓廠」)

1352:(晶圓)製造工具

1353:(半導體)晶圓

1360:IC裝置

AA:主動區域/區

AA1:主動區域/區

AA2:主動區域/區

AA3:主動區域/區

AA4:主動區域/區

A-A’:線

A1:信號

A2:信號

B-B’:線

B1:信號

B2:信號

CP:信號

D:信號

EPI:磊晶層

GS:閘極區域/結構

G1:閘極區域/結構

G2:閘極區域/結構

G3:閘極區域/結構

G4:閘極區域/結構

G5:閘極區域/結構

G6:閘極區域/結構

G7:閘極區域/結構

G8:閘極區域/結構

G9:閘極區域/結構

G10:閘極區域/結構

G11:閘極區域/結構

G12:閘極區域/結構

G13:閘極區域/結構

G14:閘極區域/結構

M0:金屬區域/段/第一金屬區域/結構

M1:金屬區域/段/第二金屬區域/段

M2:金屬段

PR:電力軌道/背部電力軌道

PR1:電力軌道/背部電力軌道

PR2:電力軌道/背部電力軌道

PR3:電力軌道/背部電力軌道

Q:信號

SE:信號

SI:信號

SUB:基板

VB:通孔區域/結構

VD:通孔區域/結構

VDD:電源電壓

VG:閘極通孔區域/結構

VSS:電源參考電壓

V0:通孔區域/結構

V1:通孔區域/結構

X:方向

Y:方向

Z:方向

ZN:信號

01~013:金屬區域/段

本揭示的一實施例的態樣將在結合附圖閱讀時自以下詳細描述最佳地瞭解。請注意，根據產業中的標準方法，各種特徵未按比例繪製。實際上，為了論述清楚起見，各種特徵的尺寸可任意地增大或減小。

第1A圖及第1B圖為根據一些實施例IC佈局圖及對應的IC結構的平面圖。

第2A圖及第2B圖為根據一些實施例IC佈局圖及對應的IC結構的橫截面圖。

第3A圖~第3C圖為根據一些實施例IC佈局圖及對應的IC結構的平面圖。

第4圖為根據一些實施例IC佈局圖及對應的IC結構的平面圖的圖。

第5圖為根據一些實施例IC佈局圖及對應的IC裝置的平面圖的圖。

第6圖為根據一些實施例IC佈局圖及對應的IC裝置的平面圖的圖。

第7圖為根據一些實施例IC佈局圖及對應的IC裝置的平面圖的圖。

第8圖為根據一些實施例IC佈局圖及對應的IC結構的平面圖的圖。

第9圖為根據一些實施例IC佈局圖及對應的IC結構的平面圖的圖。

第10圖為根據一些實施例製造IC結構的方法的流程圖。

第11圖為根據一些實施例產生IC佈局圖的方法的流程圖。

第12圖為根據一些實施例IC佈局產生系統的方塊圖。

第13圖為根據一些實施例IC製造系統及與該IC製造系統相關聯的IC製造流程的方塊圖。

以下揭示內容提供用於實現所提供標的之不同特徵的許多不同實施例或實例。組件、值、步驟、操作、材料、配置或類似者的特定實例將在下文描述以簡化本揭示的一實施例。當然，這些僅為實例且不欲為限制性的。其他組件、值、操作、材料、配置或類似者係預期的。舉例而言，在隨後的描述中的第一特徵形成於第二特徵上方或上可包括第一特徵及第二特徵係直接接觸地形成的實施例，且亦可包括額外特徵可形成於第一特徵與第二特徵之間，使得第一特徵及第二特徵不可直接接觸的實施例。另外，本揭示的一實施例可在各種實例中重複參考數字及/或字母。此重複係出於簡單及清楚的目的且本身並不規定所論述的各種實施例及/或組態之間的關係。

此外，為了方便用於描述如諸圖中圖示的一個元件或特徵與另一元件或特徵的關係的描述，在本文中可使用空間相關術語，諸如「在......下面」、「在......下」、「下部」、「在......之上」、「上部」及類似術語。空間相關術語意欲涵蓋除了諸圖中所描繪的定向以外的裝置在使用或操作時的不同定向。設備可另外定向(旋轉90度或處於其他定向)，且本文中所使用的空間相關描述符可類似地加以相應解釋。

在各種實施例，基於一IC佈局圖的一IC結構包括第一金屬層中的一第一金屬段，該第一金屬段上覆於處於鄰近閘極結構之間的一主動區的一部分，例如，包括一源極/汲極(source/drain，S/D)結構的一部分。該第一金屬段與該些閘極結構在相同方向上延伸且包括在與包括該主動區部分的一路徑(例如，一串聯電晶體連接或一背面電源連接)分開的一電路徑中。該電路徑亦包括一第二金屬層的一第二金屬段，該第二金屬段上覆於該第一金屬層且垂直於該第一金屬段延伸，且該IC結構包括一自對準接觸(self-aligned contact，SAC)通孔結構，該SAC通孔結構將一閘極結構電連接至該第二金屬層的一第三金屬段。

藉由包括與該些閘極結構對準的該第一金屬段、垂直的該第二金屬段及該第三金屬段及該SAC通孔結構，該IC結構能夠包括在不包括似金屬界定(metal-like defined，MD)段的IC裝置(例如，邏輯裝置及正反器電路)的電連接中，由此與不包括各種實施例的特徵的方法相比成本降低且佈線靈活性增大。

如下所述，第1A圖~第9圖描繪一些實施例中的平面圖及橫截面圖。第1A圖~第9圖中的每一者為結構/佈局圖，其中參考指定符表示IC結構特徵及IC佈局特徵兩者，IC佈局特徵用於在製造製程(例如，在下文關於第10圖論述的方法1000及/或與在下文關於第13圖論述的IC製造系統1300相關聯的IC製造流程)中至少部分地界定對應的IC結構特徵。在一些實施例中，第1A圖~第9圖中的一或多者為藉由執行在下文關於第11圖論述的方法1100的操作中的一些或全部而產生的IC佈局圖中的一些或全部。因此，第1A圖~第9圖中的每一者表示IC佈局圖及對應的IC結構兩者的平面圖或橫截面圖。

出於說明目的，將本文中的圖(例如，第1A圖~第9圖)中的每一者簡化。該些圖為IC佈局圖、結構及裝置的視圖，該些視圖包括且不包括各種特徵以利於下文的論述。在各種實施例中，除了第1A圖~第9圖中所描繪的特徵外，IC結構、裝置及/或佈局圖包括對應於電力分配結構、金屬互連件、觸點、通孔、閘極結構、源極/汲極(source/drain，S/D)結構或其他電晶體元件、隔離結構或類似者的一或多個特徵。

第1A圖~第3C圖為IC佈局/結構100A~300C的圖，IC佈局/結構100A~300C包括在兩個閘極區域/ 結構GS之間且與第一金屬層的上覆金屬區域/段M0電隔離的主動區域/區AA的部分的一或多個例子。IC佈局/結構100A及100B中的每一者亦包括一第二金屬層的金屬區域/段M1，該些金屬區域/段M1經由通孔區域/結構V0電連接至金屬區域/段M0且經由閘極通孔區域/結構VG電連接至閘極區域/結構GS。第4圖~第9圖為對應於包括IC佈局/結構100A~300C的特徵的邏輯裝置及正反器電路的IC佈局/裝置400~900的圖。

除了IC佈局/結構100A~300C或IC佈局/裝置400~900中的對應者外，第1A圖~第9圖中的每一者描繪根據透視圖的方向X、方向Y或方向Z中的兩者。

主動區域(例如，在下文論述的主動區域/區AA或AA1~AA4)為作為在半導體基板(例如，在下文論述的基板SUB)中直接地或在n井或p井區域/區(出於清楚目的未示出)中界定主動區(亦被稱為氧化物擴散或界定(oxide diffusion or definition，OD))的一部分而包括在製造製程中的IC佈局圖中的區域，例如S/D結構的一或多個IC裝置特徵形成於該區域中。在一些實施例中，主動區為平面電晶體結構、鰭式場效電晶體(fin field-effect transistor，FinFET)結構、全環繞閘極(gate-all-around，GAA)電晶體結構、奈米片結構或奈米線結構的n型或p型主動區。在一些實施例中，主動區(結構)包括半導體材料(例如，例如，矽(Si)、矽-鍺(SiGe)、碳化矽(SiC)或類似物)、摻雜劑材料(例如，硼(B)、磷(P)、砷(As)、鎵(Ga)或另一合適材料)中的一或多者。

在一些實施例中，奈米片結構包括具有n型或p型摻雜的一或多種半導體材料的一或多個層的連續體積。在各種實施例中，各個奈米片層包括給定半導體材料的單一單層或多個單層。在一些實施例中，主動區(例如，奈米片結構)包括一或多個磊晶層，例如，在下文論述的磊晶層EPI。

在第1A圖~第9圖中所描繪的各種實施例中，重疊/上覆的鄰近閘極區域/段之間的主動區域/區部分的一些或全部對應於為清楚起見未予以進一步描述的S/D結構。

閘極區域(例如，閘極區域/結構GS或在下文論述的多個複數個閘極區域/結構G1~G14中的閘極區域/結構)為作為界定閘極結構的部分而包括在製造製程中的IC佈局圖中的區域。閘極結構為包括一或多個導電段的體積，例如一閘極電極，該一或多個導電段包括實質上由一或多種絕緣材料圍繞的一或多種導電材料，例如，多晶矽、銅(Cu)、鋁(Al)、鎢(W)、鈦(Ti)、鎳(Ni)、錫(Sn)、鈷(Co)、釕(Ru)、銀(Ag)或一或多種其他金屬或其他合適的材料，該一或多個導電段由此用以控制提供至鄰近閘極介電層的電壓。

例如閘極介電層的介電層為包括一或多種絕緣材料的體積，該一或多種絕緣材料例如二氧化矽、氮化矽(Si₃N₄)及/或一或多種其他合適的材料，諸如具有小於 3.8的k值的低k材料或具有大於3.8或7.0的k值的高k材料，諸如氧化鋁(Al₂O₃)、氧化鉿(HfO₂)、五氧化二鉭(Ta₂O₅)或氧化鈦(TiO₂)，該體積適合於在IC結構元件之間提供高電阻，即，高於對應於對電路效能的基於電阻的影響的一或多個容限位準的預定臨限值的電阻位準。

多個複數個閘極區域/結構G1~G14根據在一些實施例中亦被稱為切斷多晶矽區域的切斷閘極區域(為清楚起見未描繪)而具有沿著Y方向的組態。切斷閘極區域為作為定義給定閘極結構的閘極電極的不連續性的部分而包括在製造製程中的IC佈局圖中的區域，由此將閘極電極的對應鄰近部分彼此電隔離。

金屬區域(例如，金屬區域/段M0、M1，或多個複數個金屬區域/段01~013中的金屬區域/部分，或在下文論述的電力軌道PR或PR1~PR3)為作為在製造製程的給定金屬層中界定包括一或多種導電材料的金屬段結構的部分而包括在製造製程中的IC佈局圖中的區域，該區域適合於在IC結構元件之間提供低電阻電連接，即，低於對應於對電路效能的基於電阻的影響的一或多個容限位準的預定臨限值的電阻位準。

在第1A圖~第9圖中所描繪的實施例中，金屬區域/段M0及01~013的例子在Y方向上在第一金屬層(在一些實施例中亦被稱為金屬零層)中延伸。金屬區域/段M1的例子在X方向上在第二金屬層(在一些實施例中亦被稱為金屬一層)中延伸，且在第9圖中所描繪的實施例中，金屬區域/段M2的例子在Y方向上在第三金屬層(在一些實施例中亦被稱為金屬二層)中延伸。

在第1A圖~第9圖中所描繪的實施例中，在Y方向上延伸的金屬區域/段M0、01~013及M2對應於與閘極區域/結構GS及G1~G14在相同方向上延伸的金屬區域/段M0、01~013及M2，且在(垂直於Y方向的)X方向上延伸的金屬區域/段M1對應於與主動區域/區AA及AA1~AA4在相同方向上延伸的金屬區域/段M1。在一些實施例中，金屬區域/段M0、01~013及M2及閘極區域/結構GS及G1~G14在為第一另外(例如，X)方向的相同方向上延伸，且金屬區域/段M1及主動區域/區AA及AA1~AA4在相同的垂直於第一另外方向的第二另外(例如，Y)方向上延伸。

在第1A圖~第9圖中所描繪的實施例中，亦被稱為背面電力軌道PR及PR1~PR3的電力軌道PR及PR1~PR3中的每一者對應於作為背面製造製程的部分而形成於半導體基板的背面中的一或多個金屬層。在下文論述的各種實施例中，電力軌道PR或PR1~PR3中的給定電力軌道用以載運電源電壓VDD或電源參考電壓VSS。

通孔區域(例如，在下文論述的通孔區域/結構VD、VG、V0、V1或VB)為作為界定包括一或多種導電材料的通孔結構的部分而包括在製造製程中的IC佈局圖中的區域，該通孔結構用以提供上覆導電性結構與下伏導電性結構之間的電連接。在通孔區域/結構VD的情況下，上覆導電性結構對應於金屬段M0且下伏導電性結構對應於主動區域/區AA或AA1~AA4。在通孔區域/結構V0的情況下，上覆導電性結構對應於金屬段M1且下伏導電性結構對應於金屬區域/段M0，且在通孔區域/結構V1的情況下，上覆導電性結構對應於金屬段M2且下伏導電性結構對應於金屬區域/段M1。

在通孔區域/結構VG的情況下，上覆導電性結構對應於金屬段M1且下伏導電性結構對應於閘極區域/結構GS或G1~G14。給定的通孔區域VG由此對應於IC佈局圖中的SAC區域，該SAC區域至少部分地界定對應的通孔結構VG，該通孔結構VG在Z方向上自閘極結構直接延伸至第二金屬層且不包括第一金屬層中的金屬區域/段M0。在一些實施例中，通孔區域/結構VG亦被稱為長通孔。

在通孔區域/結構VB的情況下，上覆導電性結構對應於主動區域/區AA或AA1~AA4且下伏導電性結構對應於電力軌道PR或PR1~PR3。給定的通孔區域VB由此對應於IC佈局圖中的區域，該區域至少部分地界定對應的通孔結構VB，該通孔結構VB自定位於半導體基板的正面上的主動區穿過半導體基板延伸至背面電力軌道，而通孔區域VD、V0、V1及VG中的每一者對應於IC佈局圖中的區域，該區域至少部分地界定對應的通孔結構VD、V0、V1或VG，該通孔結構VD、V0、V1或VG在定位於半導體基板的正面上的兩個特徵之間延伸。

根據一些實施例，第1A圖及第1B圖描繪各個IC佈局/結構100A及100B的平面圖。IC佈局/結構100A及100B中的每一者包括：半導體基板SUB中的在X方向上延伸的主動區域/區AA的兩個例子、在Y方向上延伸且上覆於主動區域/區AA的每一例子的閘極區域/結構GS的四個例子、在Y方向上延伸的金屬區域/段M0的兩個例子、在X方向上延伸的金屬區域/段M1的兩個例子、通孔區域/結構VD及V0中的每一者的兩個例子及通孔區域/結構VG。IC佈局/結構100B亦包括電力軌道PR的兩個例子及通孔區域/結構VB。

在IC佈局/結構100A及100B中的每一者中，第一金屬區域/段M0上覆於鄰近閘極區域/結構GS之間的每一主動區域/區AA，且經由通孔區域/結構VD電連接至鄰近閘極區域/結構GS之間的第一主動區域/區AA的一部分且經由通孔V0電連接至上覆的金屬區域/段M1。上覆的金屬區域/段M1經由通孔區域/結構V0、第二金屬區域/段M0及通孔區域/結構VD電連接至遠離鄰近閘極區域/結構GS延伸的第二主動區域/區AA的一部分。

第一金屬區域/段M0及上覆的金屬區域/段M1由此組態為鄰近閘極區域/結構GS之間的第一主動區域/區AA的該部分與遠離鄰近閘極區域/結構GS延伸的第二主動區域/區AA的該部分之間的電連接。電路徑與鄰近閘極區域/結構GS之間的第二主動區域/區AA的一部分電隔離。

在IC佈局/結構100A中，鄰近閘極區域/結構GS之間的第二主動區域/區AA的該部分對應於兩個電晶體的共用S/D端子(未標記)，該兩個電晶體對應於鄰近閘極區域/結構GS重疊/上覆於第二主動區域/區AA所在的位置。該兩個電晶體為相同的電晶體類型，n型金屬氧化物半導體(n-type metal oxide semiconductor，NMOS)電晶體或p型金屬氧化物半導體(p-type metal oxide semiconductor，PMOS)電晶體。

在IC佈局/結構100B中，鄰近閘極區域/結構GS之間的第二主動區域/區AA的該部分對應於經由通孔區域/結構VB至下伏電力軌道PR的電源連接。

在IC佈局/結構100A及100B中的每一者中，第二金屬區域/段M1經由通孔區域/結構VG電連接至下伏閘極區域/結構GS。第二金屬區域/段M1與第一金屬區域/結構M0電隔離，且在第1A圖及第1B圖中所描繪的實施例中，上覆於第一金屬區域/結構M0。在一些實施例中，第二金屬區域/段M1不上覆於第一金屬區域/結構M0。

根據一些實施例，第2A圖及第2B圖描繪IC佈局/結構100A及100B的橫截面圖。第2A圖對應於第1A圖及第1B圖中的由線A-A’指示的X-Z平面，且第2B圖對應於第1A圖及第1B圖中的由線B-B’指示的Y-Z平面。

第2A圖描繪IC佈局/結構100A及100B中的每一者中的第二金屬區域/段M1，該第二金屬區域/段M1經由通孔區域/結構VG電連接至下伏閘極區域/結構GS且與下伏第一金屬區域/結構M0電隔離。

第2B圖描繪IC佈局/結構100A及100B中的每一者中的第一金屬區域/段M0，該第一金屬區域/段M0經由通孔區域/結構VD電連接至鄰近閘極區域/結構GS之間的第一主動區域/區AA的該部分且經由通孔V0電連接至上覆的金屬區域/段M1且與上覆的第二金屬區域/段M1及鄰近閘極區域/結構GS之間的第二主動區域/區AA的下伏部分中的每一者電隔離。

在IC佈局/結構100A中，對應於共用S/D端子的鄰近閘極區域/結構GS之間的第二主動區域/區AA的該部分對應於第2B圖中所描繪的橫截面圖，該橫截面圖不包括各自由虛線表示的通孔區域/結構VB及一些實施例中的電力軌道PR。在IC佈局/結構100B中，對應於電源連接的鄰近閘極區域/結構GS之間的第二主動區域/區AA的該部分對應於第2B圖中所描繪的橫截面圖，該橫截面圖包括通孔區域/結構VB及電力軌道PR。

在第2A圖及第2B圖中所描繪的實施例中，IC佈局/結構100A及100B中的每一者包括多個主動區域/區AA，該些主動區域/區AA包括磊晶層EPI。在一些實施例中，IC佈局/結構100A或100B中的一者或兩者包括多個主動區域/區AA，該些主動區域/區AA不包括磊晶層EPI。

IC佈局/結構100A及100B中的每一者由此用以包括金屬區域/結構M0及M1，金屬區域/結構M0及M1在主動區域/區AA的第一部分的電路徑中且與主動區域/區AA的一第二部分及閘極通孔區域/結構VG及對應的金屬區域/結構M1電隔離。在各種實施例中，IC佈局/結構100A及100B中的一者或兩者將例如藉由包括上覆於多於一個閘極結構GS的第一金屬區域/段M1，使得主動區域/區AA的第一部分之間的電路徑與對應特徵電隔離而另外組態。

藉由包括與閘極區域/結構GS對準的金屬區域/段M0、垂直的金屬區域/段M1及通孔區域/結構VG，IC佈局/結構100A及100B中的每一者能夠包括在不包括MD段的IC裝置的電連接中，由此與不包括各種實施例的特徵的方法相比成本降低且佈線靈活性增大。

根據一些實施例，第3A圖~第3C圖描繪各個IC佈局/結構300A~300C的平面圖。IC佈局/結構300A~300C中的每一者包括在閘極區域/結構GS的例子之間的在Y方向上延伸的金屬區域/段M0。

IC佈局/結構300A亦包括主動區域/區AA的兩個例子及通孔區域/結構VD。金屬區域/段M0及通孔區域/結構VD由此組態為至與重疊/下伏金屬區域/段M0的第二主動區域/區AA的部分分開的第一主動區域/區AA的部分的電路徑。

IC佈局/結構300B亦包括主動區域/區AA的四個例子及通孔區域/結構VD的兩個例子。金屬區域/段M0及通孔區域/結構VD的兩個例子由此組態為與重疊/下伏金屬區域/段M0的主動區域/區AA的兩個例子的第二部分分開的主動區域/區AA的兩個例子的第一部分之間的電路徑。

IC佈局/結構300C亦至少包括主動區域/區AA的六個例子及通孔區域/結構VD的兩個例子。金屬區域/段M0及通孔區域/結構VD的兩個例子由此組態為與重疊/下伏金屬區域/段M0的主動區域/區AA的至少四個例子的第二部分分開的主動區域/區AA的兩個例子的第一部分之間的電路徑。

藉由包括包括與主動區域/區AA的該或該些下伏例子分開的對應金屬區域/段M0的電路徑，包括IC佈局/結構300A~300C中的一者的電路由此能夠減少在電路徑中使用MD段，因此獲得在上文關於IC佈局/結構100A及100B論述的益處。

根據一些實施例，第4圖~第9圖描繪各個IC佈局/裝置400~900的平面圖。如下文所論述，IC佈局/裝置400~900中的每一者組態為包括根據在上文關於第1A圖~第3C圖論述的實施例中的一或多個的金屬區域/段M0或多個複數個金屬區域/段01~013的例子的邏輯裝置或掃描D型正反器電路。

IC佈局/裝置400~900中的每一者包括在X方向上延伸的主動區域/區AA1~AA4、在Y方向上延伸且重疊/上覆於主動區域/區AA1~AA4的金屬區域/段M0或多個複數個金屬區域/段01~013或01~012、在Y方向上延伸且重疊/上覆於主動區域/區AA1~AA4的閘極區域/結構GS或多個複數個閘極區域/結構G1~G14或G1~G13中的一些或全部，及背面電力軌道PR1~PR3中的一些或全部。

主動區域/區AA1及AA4中的每一者為對應於PMOS電晶體的p型主動區域/區，且主動區域/區AA2及AA3中的每一者為對應於NMOS電晶體的n型主動區域/區。背面電力軌道PR1及PR3中的每一者用以載運電源電壓VDD，且背面電力軌道PR2用以載運電源參考電壓VSS。

多個複數個閘極區域/結構G1~G14中的每一複數個閘極區域/結構包括在Y方向上對準且根據為清楚起見而未描繪的切斷閘極區域電分開的一個至三個閘極區域/結構(未單獨標記)。多個複數個金屬區域/段01~013中的每一複數個金屬區域/段包括在Y方向上對準且根據為清楚起見而未描繪的切斷金屬區域電分開的一個至四個金屬區域/段M0(未單獨標記)。

IC佈局/裝置400~900中的每一者亦包括通孔區域/結構VD、VG、V0及VB及第二金屬層中的在X方向上延伸的金屬區域/段M1中的每一者的例子。IC佈局/裝置900亦包括第三金屬層中的在Y方向上延伸的金屬區域/段M2的例子，及通孔區域/結構V1的例子。在第8圖及第9圖中的每一者中，為清楚起見，標記出通孔區域/結構VD、VG、V0、V1(若存在)及VB及金屬區域/段M1及M2(若存在)中的每一者的單個元件。

如第4圖中所描繪，IC佈局/裝置400的參考特徵經組態為包括配置為用以接收信號A1及A2的輸入端子的金屬區域/段M1的例子的反及閘。反及閘400用以基於信號A1及A2產生信號ZN且包括配置為用以輸出信號ZN的輸出端子的金屬區域/段M1的例子。

如第5圖中所描繪，IC佈局/裝置500的參考特徵經組態為包括配置為用以接收信號A1及A2的輸入端子的金屬區域/段M1的例子的反或閘。反或閘500用以基於信號A1及A2產生信號ZN且包括配置為用以輸出信號ZN的輸出端子的金屬區域/段M1的例子。

如第6圖中所描繪，IC佈局/裝置600的參考特徵經組態為包括配置為用以接收信號A1、A2、B1及B2的輸入端子的金屬區域/段M1的例子的及或反(and-or-invert，AOI)邏輯裝置。AOI裝置600用以基於信號A1、A2、B1及B2產生信號ZN且包括配置為用以輸出信號ZN的輸出端子的金屬區域/段M1的例子。

如第7圖中所描繪，IC佈局/裝置700的參考特徵經組態為包括配置為用以接收信號A1、A2、B1及B2的輸入端子的金屬區域/段M1的例子的或及反(or-and-invert，OAI)邏輯裝置。OAI裝置700用以基於信號A1、A2、B1及B2產生信號ZN且包括配置為用以輸出信號ZN的輸出端子的金屬區域/段M1的例子。

如第4圖~第7圖中所描繪，IC佈局/裝置400~700中的每一者包括配置為輸出端子的金屬區域/段M1的例子，該輸出端子電連接至對應特徵且與對應於包括在對應邏輯裝置中的兩個電晶體的共用S/D端子(未標記)的主動區域/區AA1或AA2的重疊/上覆部分電隔離。

如第8圖及第9圖中所描繪，IC佈局/裝置800及900中的每一者的參考特徵經組態為掃描D型正反器電路，該掃描D型正反器電路包括配置為用以信號D(在一些實施例中亦被稱為資料信號)、信號SI(在一些實施例中亦被稱為掃描測試信號)、信號SE(在一些實施例中亦被稱為啟用信號)及信號CP(在一些實施例中亦被稱為時脈信號)的輸入端子的金屬區域/段M1的例子。如第8圖及第9圖中所描繪，IC佈局/裝置800及900中的每一者用以基於信號D、SI、SE及CP產生信號Q(在一些實施例中亦被稱為輸出信號)且包括配置為用以輸出信號Q的輸出端子的金屬區域/段M1的例子。

如第8圖中所描繪，IC佈局/裝置800包括多個複數個金屬區域/段01、02、04~06、08及010~012中的每一者中的金屬區域/段M0，該金屬區域/段M0組態為如上文所論述的分離電路徑(在一些實施例中亦被稱為飛行連接)。

如第9圖中所描繪，IC佈局/裝置900包括多個複數個金屬區域/段03、05及011中的每一者中的金屬區域/段M0，該金屬區域/段M0組態為如上文所論述的分離電路徑。

IC佈局/裝置800由此包括總共14組複數個閘極區域/結構G1~G14及對應於26的總閘極間距(在一些實施例中亦被稱為多間距)的總共四個主動區域/區AA1~AA4，且不包括第三金屬層中的在Y方向上延伸的金屬區域/段M2的例子。

IC佈局/裝置900由此包括總共13組複數個閘極區域/結構G1~G13及對應於24的總閘極間距的總共四個主動區域/區AA1~AA4，且包括第三金屬層中的在Y方向上延伸的金屬區域/段M2的四個例子。與IC佈局/裝置800相比，IC佈局/裝置900基於包括第三金屬層中的金屬區域/段M2的例子而具有較小面積及潛在的較高成本。

藉由上文所論述的組態，IC佈局/裝置400~900中的每一者包括電路徑，該些電路徑包括與主動區域/區AA1~AA4中的對應下伏主動區域/區分開的對應金屬區域/段M0或多個複數個金屬區域/段01~013，且由此能夠減少例如MD段的金屬段在電路徑中的使用，因此獲得在上文關於IC佈局/結構100A~300C論述的益處。

根據一些實施例，第10圖為製造IC結構的方法1000的流程圖。方法1000可操作以形成在上文關於第1A圖~第9圖論述的IC結構100A~300C或IC裝置400~900中的一或多個。

在一些實施例中，方法1000的操作係按第10圖中所描繪的次序執行。在一些實施例中，方法1000的操作係按除第10圖中所描繪的次序之外的次序執行及/或方法1000中的兩個或更多個操作係同時執行。在一些實施例中，一或多個額外操作係在方法1000的操作之前、期間及/或之後執行。在一些實施例中，執行方法1000的操作的一些或全部包括執行如在下文關於IC製造系統1300及第13圖論述的一或多個操作。

在操作1010處，在一些實施例中，形成在半導體基板中的在一第一方向上延伸的第一主動區及第二主動區。在一些實施例中，形成該第一主動區及該第二主動區包括形成在上文關於第1A圖~第3C圖論述的主動區AA的兩個或更多個例子。在一些實施例中，形成該第一主動區及該第二主動區包括形成在上文關於第4圖~第9圖論述的主動區AA1~AA4中的兩個或更多個。

在一些實施例中，形成該第一主動區及該第二主動區包括在對應於該第一主動區及該第二主動區的半導體基板的區中執行一或多個植入製程，因此針對如上文所論述的一或多種給定摻雜劑達成預訂的摻雜濃度及類型。

在一些實施例中，形成該第一主動區及該第二主動區包括例如藉由執行一或多個植入製程及/或一或多個沉積製程而在對應主動區的該些主動區的一些或全部中及/或上形成複數個S/D結構。

在操作1020處，在一些實施例中，建構第一閘極結構及第二閘極結構，該第一閘極結構及該第二閘極結構在一第二方向上延伸且上覆於該第一主動區及該第二主動區中的每一者。在一些實施例中，建構該第一閘極結構及該第二閘極結構包括建構在上文關於第1A圖~第7圖論述的閘極結構GS的兩個或更多個例子。在一些實施例中，建構該第一閘極結構及該第二閘極結構包括建構在上文關於第8圖及第9圖論述的多個複數個閘極結構G1~G14的一些或全部。

在一些實施例中，建構該第一閘極結構及該第二閘極結構包括執行複數個製造操作，例如，微影術、擴散、沉積、蝕刻、平坦化或適合於如上文所論述的建構該第一閘極結構及該第二閘極結構的其他操作中的一或多個。

在操作1030處，在處於該第一閘極結構與該第二閘極結構之間的該第一主動區的一部分上且在遠離該第一閘極結構及該第二閘極結構延伸的該第二主動區的一部分上形成多個S/D通孔結構。在一些實施例中，形成該些S/D通孔結構包括在如在上文關於第1A圖~第9圖論述的主動區AA或AA1~AA4的對應部分上形成通孔結構VD的兩個或更多個例子。

在一些實施例中，形成該些S/D通孔結構包括直接在該些主動區的該些對應部分上形成該些S/D通孔結構。

在一些實施例中，形成通孔結構、金屬段或背面電力軌道包括執行複數個製造操作，包括沉積且圖案化一或多個光阻劑層、執行一或多個蝕刻製程及執行一或多個沉積製程，因此一或多種導電材料用以形成連續的低電阻結構。

在操作1040處，建構該第一主動區及該第二主動區的該些對應部分之間的一電連接。該電連接與處於該第一閘極結構與該第二閘極結構之間的該第二主動區的一部分電隔離。

建構該電連接包括：形成一第一金屬段，該第一金屬段在一第一金屬層中在該第二方向上延伸且上覆於該第一S/D通孔結構及該第二主動區中的每一者；形成一第二金屬段，該第二金屬段在該第一金屬層中、上覆於該第二S/D通孔結構；形成第一通孔結構及第二通孔結構，該第一通孔結構及該第二通孔結構上覆於相應的該第一金屬段及該第二金屬段；及形成一第三金屬段，該第三金屬段在一第二金屬層中在該第一方向上延伸且上覆於該第一通孔結構及該第二通孔結構中的每一者，由此將該第一主動區的該部分電連接至該第二主動區的該部分。形成上覆於該第二主動區的該第一金屬段包括形成與處於該第一閘極結構與該第二閘極結構之間的該第二主動區的該部分電隔離的該第一金屬段。

在各種實施例中，處於該第一閘極結構與該第二閘極結構之間的該第二主動區的該部分包括一電晶體系列的一共用S/D端子或至一電源的一電連接。

在一些實施例中，建構該電路徑包括根據在上文關於第1A圖~第9圖論述的各種實施例形成對應的金屬段及通孔結構。

在一些實施例中，形成上覆於該第一主動區及該第二主動區中的每一者的該第一金屬段包括形成上覆於如在上文關於第3A圖~第3C圖論述的主動區AA的多於兩個例子的該第一金屬段。

在一些實施例中，建構該電路徑包括執行如上文所論述的適合於形成低電阻路徑的一或多個圖案化、光阻劑、蝕刻或沉積製程或其他製程。

在操作1050處，形成一SAC通孔結構，該SAC通孔結構上覆於該第一閘極結構或該第二閘極結構中的一者。在一些實施例中，形成該SAC通孔結構包括形成在該第二金屬層中的電連接至該SAC通孔結構的一金屬段。在一些實施例中，形成該SAC通孔結構包括形成如在上文關於第1A圖~第9圖論述的通孔結構VG。

在操作1060處，在一些實施例中，形成額外主動區、額外閘極結構、額外金屬段、通孔結構或背面電力軌道中的一或多個。在一些實施例中，形成額外主動區、額外閘極結構、額外金屬段、通孔結構或背面電力軌道中的該一或多個包括在執行操作1010~1050中的對應一或多個操作的同時形成該一或多個額外特徵的一些或全部，例如，在操作1010中的形成主動區AA1及AA2的同時形成主動區AA3及AA4。

在一些實施例中，形成一或多個通孔結構或背面電力軌道包括：形成一通孔結構，該通孔結構自處於該第一閘極結構與該第二閘極結構之間的該第一主動區的該部分延伸至該半導體基板的一背面；及建構一電力軌道，該電力軌道在該半導體基板的該背面中、電連接至該通孔結構。在一些實施例中，形成一或多個通孔結構或背面電力軌道包括形成如在上文關於第1B圖~第9圖論述的一或多個通孔結構VB及一或多個電力軌道PR或PR1~PR3。

在一些實施例中，形成額外主動區、額外閘極結構、額外金屬段、通孔結構或背面電力軌道中的該一或多個包括形成一邏輯裝置或電路，例如，在上文關於第4圖~第9圖論述的IC裝置400~900中的一者。

在一些實施例中，形成額外主動區、額外閘極結構、額外金屬段、通孔結構或背面電力軌道中的該一或多個係藉由執行複數個製造操作來建造例如電晶體、邏輯閘、記憶體單元、互連結構及/或其他合適裝置的複數個IC裝置的一部分，該些製造操作例如微影術、擴散、沉積、蝕刻、平坦化或適合於在半導體基板中建造該些IC裝置的其他操作中的一或多個。

藉由執行方法1000的操作的一些或全部，製造出一IC結構，其中一電路徑包括一第一金屬層中的一金屬段，該金屬段與閘極結構對準且與一電晶體系列的一共用S/D結構或一電力軌道連接電隔離，由此獲得在上文關於IC結構100A~300C及IC裝置400~900論述的益處。

根據一些實施例，第11圖為產生IC佈局圖(例如，在上文關於第1A圖~第9圖論述的IC佈局圖100A~900) 的方法1100的流程圖。

在一些實施例中，產生IC佈局圖包括產生對應於基於所產生的IC佈局圖製造的IC結構或裝置(例如，在上文關於第1A圖~第9圖論述的IC結構100A~300C或裝置400~900)的IC佈局圖。

在一些實施例中，方法1100的一些或全部係由電腦的處理器(例如，在下文關於第12圖論述的IC佈局圖產生系統1200的處理器1202)執行。

方法1100的操作的一些或全部能夠作為在設計室(例如，在下文關於第13圖論述的設計室1320)中執行的設計程序的一部分來執行。

在一些實施例中，方法1100的操作係按第11圖中所描繪的次序執行。在一些實施例中，方法1100的操作係同時執行及/或按除第11圖中所描繪的次序之外的次序執行。在一些實施例中，一或多個操作係在方法1100的一或多個操作之前、之間、期間及/或之後執行。

在操作1110處，在一IC佈局圖中定位在一第一方向上延伸的第一主動區域及第二主動區域。在一些實施例中，定位該第一主動區域及該第二主動區域包括定位在上文關於第1A圖~第3C圖論述的主動區域AA的兩個或更多個例子。在一些實施例中，定位該第一主動區域及該第二主動區域包括定位在上文關於第4圖~第9圖論述的主動區域AA1~AA4中的兩個或更多個。

在操作1120處，使該第一主動區域及該第二主動區域中的每一者與在一第二方向上延伸的第一閘極區域及第二閘極區域重疊。在一些實施例中，使該第一主動區域及該第二主動區域與第一閘極區域及第二閘極區域重疊包括使主動區域AA與在上文關於第1A圖~第3C圖論述的閘極區域GS的兩個或更多個例子重疊。在一些實施例中，使該第一主動區域及該第二主動區域與第一閘極區域及第二閘極區域重疊包括使主動區域AA1~AA4中的兩個或更多個與在上文關於第4圖~第9圖論述的多個複數個閘極結構G1~G14重疊。

在操作1130處，使處於該第一閘極區域與該第二閘極區域之間的該第一主動區域的一部分及遠離該第一閘極區域及該第二閘極區域延伸的該第二主動區域的一部分中的每一者與一S/D通孔區域重疊。在一些實施例中，使處於該第一閘極區域與該第二閘極區域之間的該第一主動區域的該部分及遠離該第一閘極區域及該第二閘極區域延伸的該第二主動區域的該部分中的每一者與該S/D通孔區域重疊包括使通孔區域VD的兩個或更多個例子與如在上文關於第1A圖~第9圖論述的主動區域AA或AA1~AA4的對應部分重疊。

在一些實施例中，使該些主動區域與該些S/D通孔區域重疊不包括使該些S/D通孔區域與MD區域重疊。

在操作1140處，配置該第一主動區域及該第二主動區域的對應部分之間的一電連接。配置該電連接包括：定位一第一金屬區域，該第一金屬區域在一第一金屬層中在該第二方向上延伸且與該第一S/D通孔結構及該第二主動區域中的每一者重疊；定位一第二金屬區域，該第二金屬區域在該第一金屬層中、與該第二S/D通孔區域重疊；定位第一通孔區域及第二通孔區域，該第一通孔區域及該第二通孔區域與相應的該第一金屬區域及該第二金屬區域重疊；及定位一第三金屬區域，該第三金屬區域在一第二金屬層中在該第一方向上延伸且與該第一通孔區域及該第二通孔區域中的每一者重疊，由此將該第一主動區域的該部分電連接至該第二主動區域的該部分。定位與該第二主動區域重疊的該第一金屬區域包括定位與處於該第一閘極區域與該第二閘極區域之間的該第二主動區域的該部分電隔離的該第一金屬區域。

在各種實施例中，處於該第一閘極結構與該第二閘極結構之間的該第二主動區域的該部分包括一電晶體系列的一共用S/D端子或至一電源的一電連接。

在一些實施例中，配置該電路徑包括根據在上文關於第1A圖~第9圖論述的各種實施例配置對應的金屬區域及通孔區域。

在一些實施例中，配置該電連接包括定位與如在上文關於第3A圖~第3C圖論述的主動區域AA的多於兩個例子重疊的該第一金屬區域。

在操作1150處，定位一SAC通孔區域，該SAC通孔區域與該第一閘極結構或該第二閘極結構中的一者重疊。在一些實施例中，定位該SAC通孔區域包括定位在該第二金屬層中的電連接至該SAC通孔區域的一金屬區域。在一些實施例中，定位該SAC通孔區域包括定位如在上文關於第1A圖~第9圖論述的通孔區域VG。

在操作1160處，在一些實施例中，配置額外主動區域、額外閘極區域、額外金屬區域、通孔區域或電力軌道中的一或多個。

在一些實施例中，配置一或多個額外的通孔區域或電力軌道包括：定位一通孔區域，該通孔區域自處於該第一閘極區域與該第二閘極區域之間的該第一主動區域的該部分延伸至該半導體基板的一背面；及定位一電力軌道，該電力軌道在該半導體基板的該背面中、電連接至該通孔區域。在一些實施例中，定位一或多個通孔區域或背面電力軌道包括定位如在上文關於第1A圖~第9圖論述的一或多個通孔區域VB及一或多個電力軌道PR或PR1~PR3。

在一些實施例中，配置額外主動區域、額外閘極區域、額外金屬區域、通孔區域或電力軌道中的一或多個包括形成一邏輯裝置或電路，例如，在上文關於第4圖~第9圖論述的IC裝置400~900中的一者。

在操作1170處，在一些實施例中，將該IC佈局圖儲存在一儲存裝置中。在各種實施例中，將該IC佈局圖儲存在該儲存裝置中包括將該IC佈局圖儲存在一非揮發性的電腦可讀記憶體或一單元庫(例如，資料庫)中及/或包括經由一網路儲存該IC佈局圖。在一些實施例中，將該IC佈局圖儲存在該儲存裝置中包括將該IC佈局圖儲存在佈局庫1207中或經由在下文關於第12圖論述的IC佈局圖產生系統1200的網路1214儲存該IC佈局圖。

在操作1180處，在一些實施例中，基於該IC佈局圖來執行一或多個製造操作。在一些實施例中，執行一或多個製造操作包括基於該IC佈局圖來執行一或多次微影曝光。基於該IC佈局圖來執行一或多個製造操作(例如，一或多次微影曝光)係在上文關於第10圖且在下文關於第13圖進行論述。

藉由執行方法1100的操作的一些或全部，產生出對應於一IC結構的一IC佈局圖，在該IC結構中，一電路徑包括一第一金屬層中的一金屬段，該金屬段與閘極結構對準且與一電晶體系列的一共用S/D結構或一電力軌道連接電隔離，由此獲得在上文關於IC結構100A~300C及IC裝置400~900論述的益處。

根據一些實施例，第12圖為IC佈局圖產生系統1200的方塊圖。根據一些實施例，本文中描述的設計根據一或多個實施例的IC佈局圖的方法可例如使用IC佈局圖產生系統1200來實施。

在一些實施例中，IC佈局圖產生系統1200係包括硬體處理器1202及非暫時性電腦可讀儲存媒體1204的通用計算裝置。儲存媒體1204尤其經編碼具有(即，儲存)電腦程式碼1206，即一組可執行指令。指令1206由硬體處理器1202的執行(至少部分地)表示實施例如在上文關於第11圖描述的產生IC佈局圖的方法1100的方法 (在下文中，提出的製程及/或方法)的一部分或全部的EDA工具。

處理器1202經由匯流排1208電耦接至電腦可讀儲存媒體1204。處理器1202亦藉由匯流排1208電耦接至I/O介面1210。網路介面1212亦經由匯流排1208電連接至處理器1202。網路介面1212連接至網路1214，因此處理器1202及電腦可讀儲存媒體1204能夠經由網路1214連接至外部元件。處理器1202用以執行編碼在電腦可讀儲存媒體1204中的電腦程式碼1206，以便使IC佈局圖產生系統1200可用於執行提出的製程及/或方法的一部分或全部。在一或多個實施例中，處理器1202係中央處理單元(central processing unit；CPU)、多處理器、分散式處理系統、特殊應用積體電路(application specific integrated circuit；ASIC)及/或合適的處理單元。

在一或多個實施例中，電腦可讀儲存媒體1204係電子、磁性、光學、電磁、紅外線及/或半導體系統(或設備或裝置)。舉例而言，電腦可讀儲存媒體1204包括半導體或固態記憶體、磁帶、可移式電腦磁碟、隨機存取記憶體(random access memory；RAM)、唯讀記憶體(read-only memory；ROM)、硬質磁碟及/或光碟。在使用光碟的一或多個實施例中，電腦可讀儲存媒體1204包括光碟唯讀記憶體(compact disk-read only memory；CD-ROM)、可讀寫光碟(compact disk-read/write；CD-R/W)及/或數位視訊光碟(digital video disc；DVD)。

在一或多個實施例中，電腦可讀儲存媒體1204儲存電腦程式碼1206，電腦程式碼1206用以使IC佈局圖產生系統1200(在此執行(至少部分地)表示EDA工具的情況下)可用於執行提出的製程及/或方法的一部分或全部。在一或多個實施例中，電腦可讀儲存媒體1204亦儲存利於執行提出的製程及/或方法的一部分或全部的資訊。在一或多個實施例中，電腦可讀儲存媒體1204儲存IC佈局的佈局庫1207，該些IC佈局包括如本文中揭示的此等佈局，例如，在上文關於第1A圖~第9圖論述的IC佈局100A~900。

IC佈局圖產生系統1200包括I/O介面1210。I/O介面1210耦接至外部電路。在一或多個實施例中，I/O介面1210包括用於將資訊及命令傳達至處理器1202的鍵盤、小鍵盤、滑鼠、軌跡球、觸控板、觸控螢幕及/或標方向鍵。

IC佈局圖產生系統1200亦包括耦接至處理器1202的網路介面1212。網路介面1212允許系統1200與網路1214通信，一或多個其他電腦系統連接至網路1214。網路介面1212包括：無線網路介面，諸如BLUETOOTH、WIFI、WIMAX、GPRS或WCDMA；或有線網路介面，諸如ETHERNET、USB或IEEE-1364。在一或多個實施例中，提出的製程及/或方法的一部分或全部係在兩個或更多個IC佈局圖產生系統1200中實施。

IC佈局圖產生系統1200用以經由I/O介面1210接收資訊。經由I/O介面1210接收的資訊包括由處理器1202進行處理的指令、資料、設計規則、標準單元的庫及/或其他參數中的一或多者。資訊係經由匯流排1208傳送至處理器1202。IC佈局圖產生系統1200用以經由I/O介面1210接收與UI有關的資訊。資訊儲存在電腦可讀媒體1204中以作為使用者介面(user interface，UI)1242。

在一些實施例中，提出的製程及/或方法的一部分或全部係實施為由處理器執行的獨立軟體應用程式。在一些實施例中，提出的製程及/或方法的一部分或全部係實施為作為額外軟體應用程式的一部分的軟體應用程式。在一些實施例中，提出的製程及/或方法的一部分或全部係實施為軟體應用程式的外掛程式。在一些實施例中，提出的製程及/或方法的至少一者係實施為作為EDA工具的一部分的軟體應用程式。在一些實施例中，提出的製程及/或方法的一部分或全部係實施為由IC佈局圖產生系統1200使用的軟體應用程式。在一些實施例中，包括標準單元的佈局圖係使用一工具(諸如，可自CADENCE DESIGN SYSTEMS,Inc.獲得的VIRTUOSO®)或另一合適的佈局產生工具產生。

在一些實施例中，製程係實現為儲存於非暫時性電腦可讀記錄媒體中的程式的功能。非暫時性電腦可讀記錄媒體的實例包括(但不限於)外部/可移式及/或內部/內建的儲存或記憶體單元，例如以下各者中的一或多者：光碟，諸如DVD；磁碟，諸如硬碟；半導體記憶體，諸如ROM、RAM、記憶卡；及類似物。

根據一些實施例，第13圖為IC製造系統1300的方塊圖，及與IC製造系統1300相關聯的IC製造流程。在一些實施例中，基於IC佈局圖，(A)一或多個半導體遮罩或(B)一半導體積體電路的一層中的至少一個組件中的至少一者係使用製造系統1300製造。

在第13圖中，IC製造系統1300包括諸如設計室1320、遮罩室1330及IC製造商/製造者(「晶圓廠」)1350的實體，該些實體在與製造IC裝置1360有關的設計、開發及製造循環及/或服務中彼此相互作用。系統1300中的實體由通信網路連接。在一些實施例中，通信網路係單一網路。在一些實施例中，通信網路係多種不同的網路，諸如內部網路及網際網路。通信網路包括有線及/或無線的通信通道。每一實體與其他實體中的一或多者相互作用，且為其他實體中的一或多者提供服務及/或自其他實體中的一或多者接收服務。在一些實施例中，設計室1320、遮罩室1330及IC晶圓廠1350中的兩個或更多個歸單個的較大公司所有。在一些實施例中，設計室1320、遮罩室1330及IC晶圓廠1350中的兩個或更多個共存於共用設施中且使用共用資源。

設計室(或設計團隊)1320產生IC設計佈局圖 1322。IC設計佈局圖1322包括各種幾何圖案，例如，在上文關於第1A圖~第9圖論述的佈局100A~900。該些幾何圖案對應於構成待製造的IC裝置1360的各種組件的金屬層、氧化物層或半導體層的圖案。各種層組合以形成各種IC特徵。舉例而言，IC設計佈局圖1322的一部分包括將在半導體基板(諸如矽晶圓)及安置於半導體基板上的各種材料層中形成的各種IC特徵，諸如主動區域、閘極電極、源極與汲極、層間互連的金屬線或通孔及用於接合墊的開口。設計室1320實施恰當的設計程序以形成IC設計佈局圖1322。設計程序包括邏輯設計、實體設計或置放選路中的一或多者。IC設計佈局圖1322存在於具有關於幾何圖案的資訊的一或多個資料檔案中。舉例而言，IC設計佈局圖1322可以用GDSII檔案格式或DFII檔案格式表示。

遮罩室1330包括資料準備1332及遮罩製造1344。遮罩室1330使用IC設計佈局圖1322來製造一或多個遮罩1345，該一或多個遮罩1345將用於根據IC設計佈局圖1322製造IC裝置1360的各種層。遮罩室1330執行遮罩資料準備1332，其中IC設計佈局圖1322經轉譯成代表性資料檔案(representative data file，RDF)。遮罩資料準備1332將RDF提供至遮罩製造1344。遮罩製造1344包括遮罩寫入器。遮罩寫入器將RDF轉換成基板上的影像，諸如遮罩(光刻罩)1345或半導體晶圓1353。設計佈局圖1322係由遮罩資料準備1332操縱以遵守遮罩寫入器的特定特性及/或IC晶圓廠1350的要求。在第13圖中，遮罩資料準備1332及遮罩製造1344係說明為獨立的元件。在一些實施例中，遮罩資料準備1332及遮罩製造1344可以一起被稱為遮罩資料準備。

在一些實施例中，遮罩資料準備1332包括光學近接修正(optical proximity correction，OPC)，光學近接修正使用微影增強技術以補償影像誤差，諸如可以由繞射、干涉、其他處理效應及類似者引起的影像誤差。OPC調整IC設計佈局圖1322。在一些實施例中，遮罩資料準備1332包括其他解析度增強技術(resolution enhancement technique，RET)，諸如離軸照明、次解析度輔助特徵、相移遮罩、其他合適的技術及類似技術或該些技術的組合。在一些實施例中，亦使用逆微影技術(inverse lithography technology，ILT)，逆微影技術將OPC視為逆成像問題。

在一些實施例中，遮罩資料準備1332包括遮罩規則檢驗器(mask rule checker，MRC)，遮罩規則檢驗器利用一組遮罩創造規則來檢查已經歷OPC中的製程的IC設計佈局圖1322，該組遮罩創造規則含有特定的幾何及/或連接限制以確保足夠裕量，以解釋半導體製造製程中的可變性及類似者。在一些實施例中，MRC修改IC設計佈局圖1322以補償遮罩製造1344期間的限制，如此可撤銷由OPC執行的修改的部分，以便滿足遮罩創造規則。

在一些實施例中，遮罩資料準備1332包括微影製程檢查(lithography process checking，LPC)，微影製程檢查模擬將由IC晶圓廠1350實施以製造IC裝置1360的處理。LPC基於IC設計佈局圖1322來模擬此處理以創造模擬製造的裝置，諸如IC裝置1360。LPC模擬中的處理參數可以包括與IC製造循環的各種製程相關聯的參數、與用於製造IC的工具相關聯的參數及/或製造製程的其他態樣。LPC考慮各種因素，諸如空中影像對比度、焦點深度(「depth of focus，DOF」)、遮罩誤差增強因子(「mask error enhancement factor，MEEF」)、其他合適的因素及類似者或前述因素的組合。在一些實施例中，在模擬製造的裝置已由LPC創造之後，若模擬的裝置在形狀上不足夠接近以滿足設計規則，則應重複OPC及/或MRC以進一步改良IC設計佈局圖1322。

應理解，為清楚起見，遮罩資料準備1332的以上描述已經簡化。在一些實施例中，資料準備1332包括額外特徵，諸如用於根據製造規則修改IC設計佈局圖1322的邏輯運算(logic operation，LOP)。另外，在資料準備1332期間應用於IC設計佈局圖1322的製程可按多種不同的次序執行。

在遮罩資料準備1332之後且在遮罩製造1344期間，基於經修改的IC設計佈局圖1322來製造一遮罩1345或一組遮罩1345。在一些實施例中，遮罩製造1344包括基於IC設計佈局圖1322來執行一或多次微影曝光。在一些實施例中，使用一電子束(e射束)或多個e射束的機制以基於經修改的IC設計佈局圖1322在遮罩(光罩或光刻罩)1345上形成圖案。遮罩1345可以用各種技術形成。在一些實施例中，遮罩1345係使用二元技術(binary technology)形成。在一些實施例中，遮罩圖案包括不透明區域及透明區域。用於使已塗佈在晶圓上的影像敏感材料層(例如，光阻劑)曝光的輻射束被不透明區域阻斷且透射穿過透明區域，該輻射束諸如紫外線(ultraviolet，UV)或EUV射束。在一個實例中，遮罩1345的二元遮罩版本包括透明基板(例如，熔融石英)及塗佈在二元遮罩的不透明區域中的不透明材料(例如，鉻)。在另一實例中，遮罩1345係使用相移技術形成。在遮罩1345的相移遮罩(phase shift mask，PSM)版本中，形成於相移遮罩上的圖案中的各種特徵用以具有恰當的相位差以增強解析度及成像品質。在各種實例中，相移遮罩可為衰減式PSM或交替式PSM。藉由遮罩製造1344產生的遮罩將在多種製程中使用。舉例而言，此(此等)遮罩將在用於在半導體晶圓1353中形成各種摻雜區域的離子植入製程中、在用於在半導體晶圓1353中形成各種蝕刻區域的蝕刻製程中及/或在其他合適的製程中使用。

IC晶圓廠1350係IC製造企業，該IC製造企業包括用於製造多種不同IC產品的一或多個製造設施。在一些實施例中，IC晶圓廠1350係半導體鑄造廠。舉例而言，可能存在用於複數個IC產品的前端製造(前端工序(front-end-of-line，FEOL)製造)的製造設施，而第二製造設施可提供用於IC產品的互連及封裝的後端製造(後端工序(back-end-of-line，BEOL)製造)，且第三製造設施可為鑄造廠企業提供其他服務。

IC晶圓廠1350包括晶圓製造工具1352，晶圓製造工具1352用以對半導體晶圓1353執行各種製造操作，使得IC裝置1360係根據例如遮罩1345的遮罩製造。在各種實施例中，製造工具1352包括以下各者中的一或多個：晶圓步進機、離子植入器、光阻劑塗佈機、處理腔室(例如，CVD腔室或LPCVD爐)、CMP系統、電漿蝕刻系統、晶圓清洗系統或能夠執行如本文中論述的一或多個合適的製造製程的其他製造設備。

IC晶圓廠1350使用由遮罩室1330製造的遮罩1345以製造IC裝置1360。因此，IC晶圓廠1350至少間接地使用IC設計佈局圖1322以製造IC裝置1360。在一些實施例中，半導體晶圓1353係由IC晶圓廠1350使用遮罩1345製造以形成IC裝置1360。在一些實施例中，IC製造包括至少間接地基於IC設計佈局圖1322來執行一或多次微影曝光。半導體晶圓1353包括矽基板或其他恰當的基板，該基板上形成有多個材料層。半導體晶圓1353進一步包括以下各者中的一或多個：各種摻雜區域；介電特徵；多位準互連；及類似物(在後續製造步驟形成)。

在一些實施例中，一種IC結構包括：第一主動區及第二主動區，該第一主動區及該第二主動區在一半導體基板中在一第一方向上延伸；第一閘極結構及第二閘極結構，該第一閘極結構及該第二閘極結構在垂直於該第一方向的一第二方向上延伸，其中該第一閘極結構及該第二閘極結構中的每一者上覆於該第一主動區及該第二主動區中的每一者；一第一金屬段，該第一金屬段在一第一金屬層中在該第二方向上延伸，其中該第一金屬段上覆於處於該第一閘極結構與該第二閘極結構之間的該第一主動區及該第二主動區中的每一者；第二金屬段及第三金屬段，該第二金屬段及該第三金屬段在一第二金屬層中在該第一方向上延伸，其中該第二金屬段上覆於該第一主動區及該第一金屬段中的每一者且電連接至該第一金屬段；及一閘極通孔結構，該閘極通孔結構自該第三金屬段延伸至該第一閘極結構或該第二閘極結構中的一者。該第一金屬段及該第二金屬段電連接至該第二主動區，與處於該第一閘極結構與該第二閘極結構之間的該第一主動區的一第一部分電隔離，且電連接至延伸超出該第一閘極結構及該第二閘極結構的該第一主動區的一第二部分。

在一些實施例中，第一金屬段經由與第二主動區直接接觸的一源極/汲極通孔結構電連接至第二主動區。

在一些實施例中，第二金屬段經由一第一金屬層通孔結構、第一金屬層中的一第四金屬段及與第一主動區的第二部分直接接觸的一源極/汲極通孔結構電連接至第一主動區的第二部分。

在一些實施例中，第一閘極結構及第一主動區經組態為一第一電晶體，第二閘極結構及第一主動區經組態為一第二電晶體，且第一主動區的第一部分包含第一電晶體及第二電晶體的一共用源極/汲極端子。

在一些實施例中，積體電路結構進一步包含：一電力軌道，電力軌道定位於半導體基板的一背面中；及一通孔結構，通孔結構用以將電力軌道電連接至第一主動區的第一部分。

在一些實施例中，第一金屬段電連接至處於第一閘極結構與第二閘極結構之間的第二主動區的一部分。

在一些實施例中，積體電路結構進一步包含第四金屬段，第四金屬段在第二金屬層中在第一方向上延伸，其中第四金屬段上覆於第二主動區的部分及第一金屬段中的每一者且與第二主動區的部分及第一金屬段中的每一者電隔離。

在一些實施例中，積體電路結構進一步包含第三主動區，第三主動區在第一主動區與第二主動區之間延伸，其中第一金屬段及第二金屬段與處於第一閘極結構與第二閘極結構之間的第三主動區的一第三部分電隔離。

在一些實施例中，第三金屬段上覆於第一金屬段。

在一些實施例中，一種IC裝置包括：複數個主動區，該些主動區在一半導體基板中在一第一方向上延伸；複數個閘極結構，該些閘極結構在垂直於該第一方向的一第二方向上延伸，其中該些閘極結構上覆於該些主動區；第一複數個金屬段，該第一複數個金屬段在一第一金屬層中在該第二方向上延伸，其中該第一複數個金屬段中的一第一金屬段上覆於該些主動區的第一主動區及第二主動區；第二複數個金屬段，該第二複數個金屬段在一第二金屬層中在該第一方向上延伸，其中該第二複數個金屬段中的一第一金屬段上覆於該第一複數個金屬段中的該第一金屬段及該些主動區中的該第一主動區中的每一者，且電連接至該第一複數個金屬段中的該第一金屬段；及一閘極通孔結構，該閘極通孔結構自該第二複數個金屬段中的一第二金屬段延伸至該些閘極結構中的一第二閘極結構。該第一複數個金屬段及該第二複數個金屬段中的每一者的該些第一金屬段電連接至該些主動區中的該第二主動區，與鄰近該些閘極結構中的一第二閘極結構的該些主動區中的該第一主動區的一第一部分電隔離，且電連接至該些主動區中的該第一主動區的一第二部分。

在一些實施例中，第一複數個金屬段中的第一金屬段經由與主動區中的第二主動區直接接觸的一第一源極/汲極通孔結構電連接至主動區中的第二主動區，且第二複數個金屬段中的第一金屬段經由一第一金屬層通孔結構、第一複數個金屬段中的一第二金屬段及與主動區中的第一主動區的第二部分直接接觸的一第二源極/汲極通孔結構電連接至主動區中的第一主動區的第二部分。

在一些實施例中，積體電路裝置進一步包含複數個電力軌道，電力軌道定位於半導體基板的一背面中；及複數個背面通孔結構，背面通孔結構用以將主動區電連接至電力軌道，其中主動區中的第一主動區的第一部分包含耦接在電力軌道中的第一電力軌道與第二電力軌道之間的一電晶體系列的一共用源極/汲極端子。

在一些實施例中，閘極通孔結構為自第二複數個金屬段延伸至閘極結構的兩個閘極通孔結構中的一個，且主動區、閘極結構、兩個閘極通孔結構、第一複數個金屬段及第二複數個金屬段、第一源極/汲極通孔結構及第二源極/汲極通孔結構、電力軌道及背面通孔結構經組態為一反及閘或一反或閘中的一者。

在一些實施例中，閘極通孔結構為自第二複數個金屬段延伸至閘極結構的四個閘極通孔結構中的一個，且主動區、閘極結構、四個閘極通孔結構、第一複數個金屬段及第二複數個金屬段、第一源極/汲極通孔結構及第二源極/汲極通孔結構、電力軌道及背面通孔結構經組態為一及或反邏輯裝置或一或及反邏輯裝置中的一者。

在一些實施例中，閘極通孔結構為自第二複數個金屬段延伸至閘極結構的複數個閘極通孔結構中的一個閘極通孔結構，且主動區、閘極結構、閘極通孔結構、第一複數個金屬段及第二複數個金屬段、第一源極/汲極通孔結構及第二源極/汲極通孔結構、電力軌道及背面通孔結構經組態為一正反器電路。

在一些實施例中，閘極通孔結構為自第二複數個金屬段延伸至閘極結構的複數個閘極通孔結構中的一個閘極通孔結構，積體電路裝置進一步包含一第三複數個金屬段，第三複數個金屬段在上覆於第二金屬層的一第三金屬層中在第二方向上延伸，且主動區、閘極結構、閘極通孔結構、第一複數個金屬段至第三複數個金屬段、第一源極/汲極通孔結構及第二源極/汲極通孔結構、電力軌道及背面通孔結構經組態為一正反器電路。

在一些實施例中，一種製造一IC結構的方法包括：在一半導體基板中，形成第一主動區及第二主動區，該第一主動區及該第二主動區在一第一方向上延伸；建構第一閘極結構及第二閘極結構，該第一閘極結構及該第二閘極結構在垂直於該第一方向的一第二方向上延伸，其中該第一閘極結構及該第二閘極結構中的每一者上覆於該第一主動區及該第二主動區中的每一者；在處於該第一閘極結構與該第二閘極結構之間的該第一主動區的一部分上形成一第一S/D通孔結構；在遠離該第一閘極結構及該第二閘極結構延伸的該第二主動區的一部分上形成一第二S/D通孔結構；形成一第一金屬段，該第一金屬段在一第一金屬層中在該第二方向上延伸且上覆於該第一S/D通孔結構及該第二主動區中的每一者；形成一第二金屬段，該第二金屬段在該第一金屬層中、上覆於該第二S/D通孔結構；形成第一通孔結構及第二通孔結構，該第一通孔結構及該第二通孔結構上覆於相應的該第一金屬段及該第二金屬段；形成一SAC通孔結構，該SAC通孔結構上覆於該第一閘極結構或該第二閘極結構中的一者；形成一第三金屬段，該第三金屬段在一第二金屬層中在該第一方向上延伸且上覆於該第一通孔結構及該第二通孔結構中的每一者，由此將該第一主動區的該部分電連接至該第二主動區的該部分；及形成一第四金屬段，該第四金屬段在該第二金屬層中在該第一方向上延伸且在該SAC通孔結構上。

在一些實施例中，形成上覆於第二主動區的第一金屬段的步驟包括以下步驟：形成與處於第一閘極結構與第二閘極結構之間的第二主動區的一部分電隔離的第一金屬段。

在一些實施例中，方法進一步包含以下步驟：形成一背面通孔結構，背面通孔結構自處於第一閘極結構與第二閘極結構之間的第二主動區的部分延伸至半導體基板的一背面；及建構一電力軌道，電力軌道在半導體基板的背面中、電連接至背面通孔結構。

在一些實施例中，處於第一閘極結構與第二閘極結構之間的第二主動區的部分包含一電晶體系列的一共用源極/汲極端子。

一般熟習此項技術者將容易瞭解，所揭示的實施例中的一或多者實現在上文陳述的優點中的一或多個。在閱讀前述說明書之後，一般熟習此項技術者將能夠影響各種變化、等效物的取代及如本文中廣泛揭示的各種其他實施例。因此期望在此授予的保護僅由隨附申請專利範圍及其等效物中所含的定義來限制。