TWI879835B - 具有三維(3d)單片記憶體晶粒之微電子封裝體 - Google Patents

Abstract

實施例可有關一種微電子封裝體。該微電子封裝體可包括一記憶體晶粒，其具有：在該記憶體晶粒之一第一層處的一第一記憶胞元；在該記憶體晶粒之一第二層處的一第二記憶胞元；以及一在該記憶體晶粒中之通孔，其通訊地耦接一主動晶粒與該微電子封裝體之一封裝體基體。其他實施例可被描述或請求。

Description

具有三維(3D)單片記憶體晶粒之微電子封裝體

本發明係有關於具有三維(3D)單片記憶體晶粒之微電子封裝體。

諸如智慧型電話之行動裝置可包括大容量記憶體。舉例而言，一些行動裝置可具有大約4與大約16十億位元組(GB)之堆疊式封裝(POP)記憶體。

於本發明的一個態樣中，揭示一種微電子封裝體，其包含一封裝體基體、一主動晶粒、以及與該封裝體基體及該主動晶粒通訊式耦接之一記憶體晶粒，其中該記憶體晶粒包括在該記憶體晶粒之一第一層處的一第一記憶胞元、在該記憶體晶粒之一第二層處的一第二記憶胞元、以及於通訊式耦接該主動晶粒與該封裝體基體之該記憶體晶粒中之一通孔。

在以下詳細說明中，參考形成本文之一部分的隨附圖式，其中通篇類似數字指示類似部分，且其中藉由本揭示內容之標的可於其中實施之例示實施例的方式來展示。應理解的是，其他的實施例可被採用並且結構或邏輯可以有所改變而不脫離本揭示內容之範圍。因此，以下詳細描述不應採以限制性意義來看。

為了本揭示之目的，短語「A或B」表示(A)、(B)、或(A和B)。為了本揭示之目的，短語「A、B、或C」表示(A)、(B)、(C)、(A和B)、(A和C)、(B和C)、或(A、B、和C)。

本說明可使用透視為基之描述，諸如頂部/底部、內/外、上方/下方、及類似者。此等描述僅用以有助於論述且非意欲將本文中所描述的實施例之應用限定於任何特別的定向。

描述可使用短語「在一實施例中」或「在實施例中」，其各自可指一或多個相同或不同實施例。此外，如關於本揭示內容之實施例所使用，用語「包含」、「包括」、「具有」、及其類似者為同義的。

用語「與…耦接」以及其衍生詞可被使用於本文中。「耦接」可意謂下列之一或多者。「耦接」可意謂二或更多元件呈直接實體或電氣接觸。然而，「耦接」亦可意謂二或更多元件彼此間接接觸，但又仍彼此協作或相互作用，且可意謂一或更多其他元件在稱為彼此耦接之元件之間耦接或連接。用語「直接耦接」可意謂二或多個元件呈直接接觸。

在各種實施例中，短語「在第二特徵上[[形成/沉積/安置等]]第一特徵」可意謂第一特徵係在該特徵層上方形成/沈積/安置等，且第一特徵之至少一部分可與第二特徵之至少一部分直接接觸(例如，直接實體或電氣接觸)或間接接觸(例如，具有一或多個其他特徵介於第一特徵與第二特徵之間)。

本文中之實施例可相關於各種圖式予以描述。除非明確陳述，否則圖式之尺寸係意欲為簡化的例示性範例，而非相對尺寸之描繪。舉例而言，除非另有指明，否則圖式中之元件之各種長度/寬度/高度可不按比例繪製。此外，本文所述各種裝置及總成之範例結構的一些示意例示可用精確直角及直線顯示，但應理解的是，此等示意例示可未反映真實程序限制，其可造成當任一本文所述結構使用例如掃描式電子顯微鏡(SEM)影像或穿透式電子顯微鏡(TEM)影像檢查時，形貌特徵並非看起來如此「理想」。在該等真實結構之影像中，亦可看到可能的加工缺陷，例如：材料之非完美直線邊緣；錐形通孔或其他開口；角部不慎圓化或不同材料層之厚度偏差；在結晶區域內之偶發的螺旋錯位、邊緣錯位或其組合；及/或單原子或原子團之偶發的錯位缺陷。可能有未列舉於此但在裝置製造領域內是常見的其他缺陷。

如所注記，行動裝置可包括大容量記憶體，諸如4-16 GB POP記憶體。但是，POP記憶體通常可使用導線搭接來將該POP記憶體之胞元通訊耦接至一襯墊或互連件，該襯墊或互連件將該POP記憶體耦接至諸如一封裝體基體之微電子封裝體之另一元件上，其可具有記憶體成本及z高度方面的缺點。此外，晶粒之間的連接數量可必然基於導線搭接之使用而受限。

對比而言，本文中之實施例可關於藉由微凸塊而與諸如系統單晶片(SOC)之一主動晶粒面對面連接的一3D單片記憶體晶粒。該記憶體晶粒可包括記憶胞元之多個層，其係藉由諸如通孔之傳導性元件彼此通訊式或實體式耦接。該記憶體晶粒可進一步包括一或多個通孔，該主動晶粒可透過其等而與該封裝體基體通訊式耦接。3D單片記憶體晶粒可提供許多效益。舉例而言，藉由在該主動晶粒與該記憶體晶粒之間使用一面對面互連件而不用例如導線搭接，3D單片記憶體晶粒可容許一減小的整體封裝體z高度。此外，比起一傳統POP記憶體，3D單片記憶體晶粒可允許較高效能、較高頻寬、及較低功率使用。

相較於舊有POP記憶體，本文中一些實施例在頻寬上可使能有10x至100 x間的增加。作為一範例，本文實施例可允許100至10000間之導線，其提供大約每秒500 GB (Gb/s)之頻寬。藉由本文實施例之互連件的三維性質可使能有大的導線總數。實施例亦可允許基於使用較低電壓之較低功率。

圖1描繪根據各種實施例之具有三維(3D)單片記憶體晶粒之範例微電子封裝體100。為了可讀性之故，3D單片記憶體晶粒在本文中將被稱為「記憶體晶粒130」。將理解的是，微電子封裝體100之描繪意欲作為一高位準、高度簡化的範例描繪。除非另有明確陳述，否則各種元件之相對大小、形狀、數量、或位置不意謂係暗示於圖式內。此外，將理解的是，真實世界之實施例可包括未在圖式中描繪之元件，諸如各種傳導性元件、模製材料、底填物、主動元件或被動元件等。

微電子封裝體105可包括一主動晶粒105。主動晶粒105可為或包括例如一處理器，諸如一中央處理單元(CPU)、圖形處理單元(GPU)、一分散式處理器之一核心、或某一其他類型之處理器。在一些實施例中，主動晶粒105可為或包括一射頻(RF)晶片或RF電路系統，其係經組配以產生、處理、傳輸、或接收一無線信號，諸如一第三代(3G)、一第四代(4G)、一第五代(5G)、一Wi-Fi、或某一其他類型的無線信號。在一些實施例中，該晶粒105可包括一或多個被動組件，諸如電容器、電阻器等。各種主動或被動組件可定位於主動晶粒105之表面內、部分位於其表面內、或位於其表面上。在一些實施例中，主動晶粒105可為或可被稱為一SOC。

微電子封裝體100可與一封裝體基體140耦接，或者可包括一封裝體基體140。該封裝體基體140可例如被視為一有芯或無芯基體。該封裝體基體140可包括可為有機或無機之一介電材料的一或多個層。封裝體基體140可進一步包括一或多個傳導性元件，諸如通孔、襯墊、跡線、微帶、帶狀線等。該傳導性元件可在該封裝體基體內部、或在其表面上。一般而言，傳導性元件可允許信號之路由安排穿過封裝體基體140、或在耦接至封裝體基體140之元件之間。在一些實施例中，封裝體基體110可例如為一印刷電路板(PCB)、一中介件、一主機板、或某一其他類型之基體。

微電子封裝體100可進一步包括一記憶體晶粒130。相似於封裝體基體140之描述，記憶體晶粒130可經形成具有機或無機介電質材料之一或多個層。在一些實施例中，該等層可彼此實體上不同，例如，於不同時間層積或沉積，而在其他實施例中，該記憶體晶粒130可為一體式元件使得本文中所論述之該等層為了論述之緣故而僅是邏輯分離。

具體而言，該記憶體晶粒可包括一互補式金屬氧化物半導體(CMOS)層125及若干n型金屬氧化物半導體(NMOS)層120a及120b(合為「NMOS層120」)。通常，CMOS層125可具有數個CMOS元件或電路，其可作為用於記憶體晶粒130之控制邏輯。一種此等邏輯為邏輯145，其可為或可包括可控制NMOS層120之記憶胞元的電路。舉例而言，邏輯145可為解碼器、感測放大器或一些其他類型之邏輯。將理解的是，雖然圖1中僅描繪兩個NMOS層，但真實世界實施例可具有一層與四層之間，而其他實施例可具有多達128層或超過128層。另外，將理解的是，該記憶體晶粒可具有額外的層，諸如路由安排層或未在圖1中描繪之其他類型的層。

NMOS層120a/120b可包括數個記憶胞元140。大體而言，記憶胞元140中之各別者可為NMOS動態隨機存取記憶體(DRAM)。具體而言，記憶胞元140中之各別者可為包括NMOS電晶體之DRAM記憶體，其亦可稱為n型電晶體。NMOS DRAM可具有介於大約1 Gb與大約128 GB之間的一記憶體容量。在一些實施例中，記憶胞元140可使用記憶體晶粒130之介電材料內的被動及主動元件來實行。在其他實施例中，記憶胞元140可實行為在記憶體晶粒130之一較大晶粒封裝體內的不同晶粒。將理解的是，雖然NMOS層120中之各別NMOS層經描繪為各具有一或兩記憶胞元，但在其他實施例中，NMOS層120可具有大約128與大約1024之間的記憶胞元。亦將理解的是，NMOS層中之一或多者可具有與NMOS層中之另一者相同數目或不同數目的記憶胞元。

各種記憶胞元140可藉由如所示之一或多個傳導性元件115彼此通訊式耦接。傳導性元件115可為或包括允許記憶體晶粒之元件間的通訊的一傳導性材料。傳導性元件115可由諸如銅、金等之材料形成。傳導性元件115可包括例如微帶、帶狀線、通孔、跡線、襯墊等。如可見者，傳導性元件115可將記憶體晶粒130之各種元件彼此通訊式耦接，或允許微電子封裝體100之不同元件之間通過記憶體晶粒130通訊。作為一個範例，傳導性元件115可將各種記憶胞元140彼此耦接，或將記憶胞元140耦接至一邏輯145。此外或替代地，傳導元件115可允許該主動晶粒105與基體140之間通過該記憶體晶粒130的通訊。將認知的是，在圖1之描繪中，傳導性元件115之佈局及數目係高度簡化，且真實世界實施例可包括相對於傳導性元件115顯著更複雜之路由途徑。

記憶體晶粒130可藉由一或多個互連件135與封裝體基體140耦接。互連件135可為例如由諸如錫、銀、銅等之一材料形成之焊料凸塊。若焊料凸塊用於互連件135，則焊料凸塊可為如圖1中所示之一球柵陣列(BGA)之元件。在其他實施例中，互連件135可為一銷針柵格陣列(PGA)之銷針、一焊料柵格陣列(SGA)之元件、或一些其他類型之互連件。一般而言，互連件135可將記憶體晶粒130與封裝體基體140實體耦接或通訊式耦接。舉例而言，互連件135中之一或多者可實體耦接於記憶體晶粒130之襯墊與封裝體基體140之襯墊(為了免除圖1雜亂而未展示襯墊)，且允許電氣信號在之間通過。在其他實施例中，互連件135可實體耦接記憶體晶粒130及封裝體基體140，但互連件135可不通訊式耦接記憶體晶粒130及封裝體基體140。

相似地，記憶體晶粒130可藉由互連件110與主動晶粒105耦接。一般來說，互連件110可相似於互連件135且與其同有一或多個特性。明確地說，該等互連件110可由諸如錫、銀、銅等焊料物質所形成。此外，互連件110可為一BGA之元件(如所示)，而在其他實施例中，它們可為一PGA、SGA等之元件。在實施例中，互連件110可允許記憶體晶粒130與主動晶粒105之間的面對面連接。亦即，記憶體晶粒130之一作用側可藉由互連件110而與主動晶粒105之一作用側耦接。如可見者，在一些實施例中，互連件110可小於互連件135，而在其他實施例中，互連件110可與互連件135相同大小或大於互連件135。

一般而言，本文中之實施例可提供優於舊有POP記憶體的數個優點，如上文所描述。具體而言，藉由允許各種記憶胞元140之間的互連係透過諸如傳導性元件115的傳導性元件而不是用於舊有POP記憶體之導線搭接，記憶體晶粒130的整體z高度(例如，如垂直於封裝體基體140與微電子封裝體100耦接之面所測量的記憶體晶粒130高度)可低於一舊有POP記憶體的整體z高度。舉例而言，記憶體晶粒130可具有介於4 GB與16 GB之間的一記憶體容量，具一z高度介於大約100與大約150微米之間。此為相較於可在大約400微米至大約1毫米(「mm」)之間的舊有POP記憶體之z高度。

如先前所注記，圖1描繪高度簡化範例實施例，且其他實施例可包括微電子封裝體100之變化。舉例而言，圖1之各種元件的數目、定位、相對大小等，在不同實施例中可為不同。舉例而言，不同實施例可具有更多或更少互連件110/135、記憶胞元140、傳導性元件115、NMOS層120等。此外，在其他實施例中，各種元件之相對配置可為不同的。舉例而言，主動晶粒105可定位在記憶體晶粒130與基體140之間。在一些實施例中，記憶體晶粒130可被拆分使得主動晶粒105係位於記憶體晶粒130之一或多層之間。其他變化可存在於其他實施例中。

圖2描繪根據各種實施例之記憶胞元240的範例。一般而言，記憶胞元240可相似於圖1之記憶胞元140且與其同有一或多個特性。

記憶胞元240可包括一電容器203。電容器203可例如為一金屬-絕緣體-金屬(MIM)電容器或一些其他類型之電容器。電容器203可藉由一接點207a而與一電晶體209耦接。接點207a可例如為諸如一通孔之傳導性元件。具體而言，接點207a可與電晶體209之一源極或汲極端子耦接。

相對於該電晶體，該電容器203可與一胞元板201耦接。胞元板201可例如為一多晶矽材料且可被視為一源極線。具體而言，胞元板201可用以將一控制或參考電壓提供至記憶胞元240之一電晶體，諸如電晶體209。

電晶體209可包括數個元件或層，諸如一薄膜電晶體層217。舉例而言，薄膜電晶體層217亦可稱為「矽電晶體」層且可使用成層法來製造。在一些實施例中，薄膜電晶體層217可為或可包括銦鎵鋯氧化物(IGZO)。薄膜電晶體層217可為或可包括電晶體209之源極或汲極(或兩者)。薄膜電晶體層217可與接點207a耦接，且可進一步包括接點207b(其可相似於接點207a)，其可與記憶胞元240為其一部分的微電子封裝體之一位元線211耦接。舉例而言，在一些實施例中，電晶體209之源極可通訊式與接點207a耦接，而電晶體209之汲極可通訊式與接點207b耦接(或反之亦然)。

電晶體209可進一步包括一閘極介電材料219。閘極介電材料219可例如為氮化矽、氧化鋁、矽化鉿、二氧化鉿、二氧化鋯、矽化鋯等，或一些其他適當材料。電晶體209可進一步包括一金屬閘極221，其可例如為氧化銦錫、氧化銦鋅等，或一些其他材料。電晶體209可進一步包括閘極接點223，其可例如為氮化鉭或一些其他材料。閘極接點223可與微電子封裝體之一字線227耦接。

一般而言，字線227上之電壓可指示記憶胞元240是否正被寫入或是被讀取。舉例而言，一「高」電壓(例如邏輯「1」)可指示該記憶胞元240係要被寫入，而一「低」電壓(例如邏輯「0」)可指示該記憶胞元240係要被讀取。位元線211可用以傳達將被讀取或寫入記憶胞元240之資料。

相似於圖1，將理解的是，為了論述之目的，記憶胞元240之此描述意欲作為一高度簡化實施例。各種元件之特定相對大小、某些元件之特定形狀或位置等可在其他實施例中變化。

圖3描繪根據各種實施例之一記憶體晶粒330之一範例電路架構。記憶體晶粒330可相似於例如圖1之記憶體晶粒130。將理解的是，圖3係意欲描繪一高位準範例電路架構，且並不意欲為一特定電路或一特定實體結構之完整表示。舉例而言，各種真實世界實施例可具有比圖3中所描繪者顯著更多的元件，諸如被動元件、主動元件、或傳導性元件。此外，將理解的是，為了清楚起見，可沒有標記圖3的每一個元件。然而，除非明確地相反陳述，否則就描繪、位置等方面同有相似特性的元件可被假定為彼此相似。

一般而言，記憶體晶粒330被描繪具有兩個NMOS層320a及320b(合為「NMOS層320」)，其可相似於NMOS層120a及120b，且與NMOS層120a及120b同有一或多個特性。記憶體晶粒330可進一步包括一CMOS層325，其可相似於CMOS層125，且與CMOS層125同有一或多個特性。

記憶體晶粒330可進一步包括數個記憶胞元340。記憶胞元340可大體上相似於記憶胞元140或240且與其同有一或多個特性。在圖3中，記憶體晶粒330被描繪為具有兩個NMOS層320a及320b，其每一者具有兩個記憶胞元340。然而，將理解的是，真實世界實施例可具有顯著較多的NMOS層(如上文關於圖1所描述)，且NMOS層中之各別者可具有顯著較多的記憶胞元。記憶胞元中之各別者可包括一電晶體309、一電容器303、及對一胞元板301之連接件，其等可分別相似於電晶體209、電容器203、及胞元板201，且與它們同有一或多個特性。

記憶體晶粒可進一步包括數個位元線311a、311b及311c(合為「位元線311」)。位元線311中之各別位元線可相似於位元線211且與其同有一或多個特性。具體而言，位元線311中之各別位元線可攜載待寫入至記憶胞元340中之各別者的資料、或自記憶胞元340中之各別者讀取的資料。

如可於圖3中見到者，電晶體309之源極或汲極中之一者可與一位元線耦接，諸如位元線311a或311c，而電晶體309之源極或汲極中之另一者可與胞元板301耦接。在一些實施例中，對於如NMOS層320a中所描繪之範例，NMOS層可具有兩位元線311a及311b，而在其他實施例中，NMOS層可具有諸如NMOS層320b之位元線311c的一單一位元線。在一些實施例中，兩位元線311a及311b可為所欲者，因為它們可允許更大為容易地從記憶體晶粒330之各種記憶胞元340讀取資料。

各種記憶胞元340可與字線通訊式耦接，諸如字線327a及327b，其可分別相似於圖2之字線227且與其同有一或多個特性。明確地說，記憶胞元340之電晶體309的閘極可與字線327a及327b耦接。在一些實施例中，選擇電晶體331可位於電晶體309之閘極與字線327a或327b之間。透過選擇電晶體331之操作，可取決於選擇電晶體331為打開或閉合而選擇一給定記憶胞元340。

字線327a及327b可如所示地與CMOS層325中之解碼器337a及337b通訊式耦接。解碼器337a及337b可以硬體、軟體、韌體或其組合實施為電路系統或邏輯。一般而言，解碼器337a及337b可經組配以進行用於各種記憶胞元340之讀取或寫入的記憶體位址解碼或資料路由安排。

CMOS層325可另外包括一感測放大器347，其可藉由感測線343a及343b而與各種位元線311a、311b、及311c耦接。藉由感測特定位元線311a/311b/311c在電壓上的變化，感測放大器347可能能夠識別特定記憶胞元340中的資料。在一些實施例中，記憶體晶粒330可包括另外的選擇電晶體341，其可被打開或閉合以允許感測放大器347讀取一特定位元線311a/311b/311c之值。一般而言，通過解碼器337a/337b中電壓改變的施加及感測電晶體331及341之選擇，記憶體晶粒330之一或多個記憶胞元340可被感測放大器347所識別，或者資料可被寫入至一給定記憶胞元340。

相似於本文中之其他圖式，將理解的是，圖3之實施例係意欲作為一高位準範例實施例，且其他實施例可相對於元件之數目、元件之特定組配等而變化。

圖4為根據各種實施例之一晶圓1500及晶粒1502的俯視圖，其可為或可包括一3D單片記憶體晶粒，或可包括於一含括一或多個3D單片記憶體晶粒之IC封裝體中。該晶圓1500可由半導體材料構成，並且可包括一或多個晶粒1502，其具有形成在該晶圓1500之一表面上的IC結構。晶粒1502中每一者可為包括一合適IC之一半導體產品的重複單元。在該半導體產品製造完成之後，該晶圓1500可進行一單粒化程序，其中該等晶粒1502被互相分開以提供該半導體產品之分離的「晶片」。晶粒1502可包括一或多個3D單片記憶體晶粒、一或多個電晶體或用以將電氣信號路由安排至電晶體或一些其他IC組件之支援電路系統。在一些實施例中，晶圓1500或晶粒1502可包括一記憶體裝置(例如一隨機存取記憶體(RAM)裝置，諸如靜態RAM (SRAM)裝置、磁性RAM (MRAM)裝置、電阻RAM (RRAM)裝置、傳導性-橋接RAM (CBRAM)裝置等)、邏輯裝置(例如一AND閘、OR閘、NAND閘、或NOR閘)，或任何其他合適之電路元件。此等裝置中之多者可組合於單一晶粒1502上。舉例而言，由多個記憶體裝置所形成之一記憶體陣列可與一處理裝置(例如圖6之處理裝置1802)或其他邏輯形成於同一晶粒1502上，該處理裝置或其他邏輯係經組配來將資訊儲存在記憶體裝置中或執行儲存於記憶體陣列中之指令。

圖5為根據本文中所揭示之實施例中任一者之可包括一或多個IC封裝體或其他電子組件(例如晶粒)之一IC裝置總成1700的一側視橫截面圖，其包括一或多個3D單片記憶體晶粒。該IC裝置總成1700包括設置在一電路板1702(其可例如為一主機板)上之數個組件。該IC裝置總成1700包括安置在該電路板1702之一第一面1740上及在該電路板1702之一相對的第二面1742上的組件；通常，組件可被安置在面1740及1742的一者或兩者上。

在某些實施例中，該電路板1702可為一PCB，其包括藉由介電材料層而互相分開且藉由導電通孔而互連之多個金屬層。該等金屬層中之任一或多者可用一所欲電路圖案形成，以便就電氣信號在與該電路板1702耦接之組件間安排路由(任擇地結合其他金屬層)。在其他實施例中，該電路板1702可為一非PCB基體。

圖5中所例示的IC裝置總成1700包括一中介件上封裝體結構1736，其藉由耦接組件1716耦接至電路板1702之第一面1740。該等耦接組件1716可將該中介件上封裝體結構1736電氣及機械耦接至該電路板1702，且可包括焊球(如圖5所示)、一插座之公及母部分、一黏著劑、一底填材料、及/或任何其他合適的電氣及/或機械耦接結構。

中介件上封裝體結構1736可包括由耦接組件1718耦接至一封裝體中介件1704的一IC封裝體1720。該等耦接組件1718可採任何適合該應用之形式，諸如以上參照耦接組件1716所論述之形式。雖然圖5中展示一單一IC封裝體1720，但多個IC封裝體可耦接至封裝體中介件1704；確實地，額外的中介件可耦接至該封裝體中介件1704。封裝體中介件1704可提供用以橋接電路板1702及IC封裝體1720的一居間基體。IC封裝體1720可為或可包括例如一晶粒(圖4之晶粒1502)、IC裝置、或任何其他合適的組件。一般而言，封裝體中介件1704可將一連接擴展至一較寬間距或將一連接重新路由至一不同的連接。舉例而言，封裝體中介件1704可將IC封裝體1720 (例如晶粒)耦接至耦接組件1716之一組BGA傳導性接點以耦接至電路板1702。在圖5中所例示之實施例中，IC封裝體1720及電路板1702係附接至封裝體中介件1704之相對側；在其他實施例中，該IC封裝體1720及該電路板1702可附接至該封裝體中介件1704之相同側。在一些實施例中，三個或更多組件可藉由封裝體中介件1704互連。

在一些實施例中，封裝體中介件1704可形成為一PCB，其包括藉由介電材料層彼此分離且藉由導電通孔互連之多個金屬層。在一些實施例中，封裝體中介件1704可由一環氧樹脂、一玻璃纖維強化環氧樹脂、具有無機填料之一環氧樹脂、一陶瓷材料、或諸如聚醯亞胺之一聚合物材料形成。在一些實施例中，封裝體中介件1704可由替代的剛性或可撓性材料形成，其可包括上述用於一半導體基體中之相同材料，諸如矽、鍺、及其他III-V族及IV族材料。封裝體中介件1704可包括金屬線1710及通孔1708，包括但不限於穿矽通孔(TSV) 1706。封裝體中介件1704可進一步包括嵌入式裝置1714，包括被動及主動裝置兩者。此等裝置可包括但不限於電容器、解耦電容器、電阻器、電感器、保險絲、二極體、變壓器、感測器、靜電放電(ESD)裝置、及記憶體裝置。諸如RF裝置、功率放大器、電力管理裝置、天線、陣列、感測器、及微機電系統(MEMS)裝置之更複雜裝置可亦形成在該封裝體中介件1704上。該中介件上封裝體結構1736可採用本技術領域中已知之任何中介件上封裝體結構的形式。在一些實施例中，封裝體中介件1704可包括一或更多3D單片記憶體晶粒。

IC裝置總成1700可包括藉由耦接組件1722耦接至電路板1702之第一面1740的一IC封裝體1724。耦接組件1722可採上文參考耦接組件1716所論述的實施例中之任一者的形式，且IC封裝體1724可採上文參考IC封裝體1720所論述的實施例中之任一者的形式。

圖5中所例示之IC裝置總成1700包括藉由耦接組件1728耦接至電路板1702之第二面1742的一POP結構1734。該POP結構1734可包括一IC封裝體1726及一IC封裝體1732，其藉由耦接組件1730耦接在一起使得該IC封裝體1726係設置在該電路板1702與該IC封裝體1732之間。耦接組件1728及1730可採上文所論述的耦接組件1716之實施例中任一者的形式，且IC封裝體1726及1732可採上文所論述的IC封裝體1720之實施例中任一者的形式。POP結構1734可依據本技術領域中已知之任何POP結構組配。

圖6為根據本文中所揭示之實施例中任一者的可包括一或多個3D單片記憶體晶粒之一範例電氣裝置1800的方塊圖。舉例而言，電氣裝置1800之組件中之任何合適的組件可包括本文中所揭示之IC裝置總成1700、IC封裝體、IC裝置或晶粒1502中之一或多者。數個組件係在圖6中例示為包括於電氣裝置1800中，但在適於應用時可忽略或重複這些組件中任一或多者。在一些實施例中，電氣裝置1800中所包括的組件中之一些或全部可附接至一或多個主機板。在一些實施例中，這些組件中之一些或全部係製造於一單一SOC晶粒上。

另外，在各種實施例中，電氣裝置1800可不包括圖6中所例示組件中之一或多者，但電氣裝置1800可包括用於耦接至一或多個組件之介面電路系統。舉例而言，電氣裝置1800可不包括顯示裝置1806，但可包括顯示裝置1806所可耦接之顯示裝置介面電路系統(例如一連接器及驅動器電路系統)。在另一組範例中，電氣裝置1800可不包括一音訊輸入裝置1824或一音訊輸出裝置1808，但可包括音訊輸入裝置1824或音訊輸出裝置1808所可耦接之音訊輸入或輸出裝置介面電路系統(例如，一連接器及支援電路系統)。

該電氣裝置1800可包括一處理裝置1802(例如，一或多個處理裝置)。如本文中所使用，用語「處理裝置」或「處理器」可指處理來自暫存器及/或記憶體之電子資料以將彼電子資料轉化成可儲存於暫存器及/或記憶體中之其他電子資料的任何裝置或一裝置之部分。該處理裝置1802可包括：一或多個數位信號處理器(DSP)、應用特定IC (ASIC)、CPU、GPU、加密處理器(執行硬體內加密演算法的專門處理器)、伺服器處理器或任何其他適合的處理裝置。電氣裝置1800可包括記憶體1804，其可本身即包括一或多個記憶體裝置，諸如揮發性記憶體(例如DRAM)、非揮發性記憶體(例如唯讀記憶體(ROM))、快閃記憶體、固態記憶體、及/或硬式驅動器。在一些實施例中，記憶體1804可包括與處理裝置1802共享一晶粒的記憶體。此記憶體可用作快取記憶體且可包括嵌入式DRAM (eDRAM)或自旋轉移力矩磁性RAM (STT-MRAM)。

在一些實施例中，電氣裝置1800可包括通訊晶片1812(例如一或多個通訊晶片)。舉例而言，通訊晶片1812可經組配以用於管理無線通訊，以自電氣裝置1800傳送資料及將資料傳送至該電氣裝置。用語「無線」及其衍生詞可用以描述可透過使用經調變電磁輻射通過一非固態媒體來傳達資料的電路、裝置、系統、方法、技術、通訊頻道等。該用語並不暗示相關聯裝置不含有任何導線，雖然在一些實施例中可能不含導線。

通訊晶片1812可實行數個無線標準或協定中之任一者，其包括但不限於電氣電子工程師學會(IEEE)標準，包括Wi-Fi (IEEE 802.11系列)、IEEE 802.16標準(例如IEEE 802.16-2005修正案)、長期演進(LTE)計劃以及任何修正、更新及/或修訂(例如，進階LTE計劃、超級行動寬頻(UMB)計劃(亦被稱作「3GPP2」)等)。IEEE 802.16相容之寬頻無線存取(BWA)網路大體上被稱作WiMAX網路(表示微波存取全球互通之首字母縮略詞)，其係通過IEEE 802.16標準之一致性及互操作性測試之產品的認證標誌。該通訊晶片1812可依據一全球行動通訊系統(GSM)、通用封包無線電服務(GPRS)、通用行動電信系統(UMTS)、高速封包存取(HSPA)、演進HSPA (E-HSPA)、或LTE網路來操作。通訊晶片1812可根據增強型GSM演進資料(EDGE)、GSM EDGE無線電存取網路(GERAN)、通用陸地無線電存取網路(UTRAN)、或演進型UTRAN (E-UTRAN)來操作。通訊晶片1812可根據碼分多重存取(CDMA)、時分多重存取(TDMA)、數位增強無纜電信(DECT)、演進資料最佳化(EV-DO)、及其衍生物、以及任何其他被指定為3G、4G、5G及往後者之無線協定來操作。通訊晶片1812在其他實施例中可根據其他無線協定操作。該電氣裝置1800可包括一天線1822以促進無線通訊及/或接收其他無線通訊(例如AM或FM無線電傳輸)。

在一些實施例中，通訊晶片1812可管理有線通訊，諸如電氣、光學或任何其他合適的通訊協定(例如，乙太網路)。如上所述，該通訊晶片1812可包括多個通訊晶片。舉例而言，第一通訊晶片1812可專用於短程無線通訊，諸如Wi-Fi或藍牙，且第二通訊晶片1812可專用於長程無線通訊，諸如全球定位系統(GPS)、EDGE、GPRS、CDMA、WiMAX、LTE、EV-DO，或其他。在一些實施例中，第一通訊晶片1812可專用於無線通訊，且第二通訊晶片1812可專用於有線通訊。

電氣裝置1800可包括電池/電力電路系統1814。該電池/電力電路系統1814可包括一或多個能量儲存裝置(例如，電池或電容器)及/或用於將該電氣裝置1800之組件耦接至與該電氣裝置1800分開之一能源(例如，一AC線電源)的電路系統。

該電氣裝置1800可包括一顯示裝置1806(或如上所述之對應介面電路系統)。顯示裝置1806可包括任何視覺指示器，諸如抬頭顯示器、電腦監視器、投影機、觸控式螢幕顯示器、液晶顯示器(LCD)、發光二極體顯示器、或平板顯示器。

電氣裝置1800可包括音訊輸出裝置1808(或對應的介面電路系統，如上文所論述)。該音訊輸出裝置1808可包括產生一聲響指示器之任何裝置，例如揚聲器、頭戴式耳機、或耳塞式耳機。

電氣裝置1800可包括音訊輸入裝置1824(或對應的介面電路系統，如上文所論述)。該音訊輸入裝置1824可包括產生表示聲音之一信號的任何裝置，諸如麥克風、麥克風陣列、或數位樂器(例如，具有一樂器數位介面(MIDI)輸出的樂器)。

電氣裝置1800可包括GPS裝置1818(或對應的介面電路系統，如上文所論述)。GPS裝置1818可與基於衛星之系統通訊且可接收電氣裝置1800之位置，如本技術領域中已知者。

電氣裝置1800可包括另一輸出裝置1810 (或對應的介面電路系統，如上文所論述)。其他輸出裝置1810的範例可包括一音訊編解碼器、一視訊編解碼器、一印表機、用於向其他裝置提供資訊之有線或無線發射器、或一額外的儲存裝置。

電氣裝置1800可包括另一輸入裝置1820 (或對應的介面電路系統，如上文所論述)。其他輸入裝置1820的範例可包括一加速度計、一陀螺儀、一羅盤、一影像擷取裝置、一鍵盤、諸如滑鼠的一游標控制裝置、一觸控筆、一觸控板、一條碼讀取器、一快速反應(QR)碼讀取器、任何感測器、或一射頻識別(RFID)讀取器。

電氣裝置1800可具有任何所需形式因子，諸如手持型或行動電氣裝置(例如蜂巢式電話、智慧型電話、行動網際網路裝置、音樂播放器、平板電腦、膝上型電腦、輕省筆電、超輕薄筆電、個人數位助理(PDA)、超行動個人電腦等)、桌上型電氣裝置、伺服器裝置或其他網路運算組件、印表機、掃描器、監視器、機上盒、娛樂控制單元、車輛控制單元、數位攝影機、數位視訊記錄器，或可穿戴式電氣裝置。在一些實施例中，電氣裝置1800可為處理資料之任何其他電子裝置。

各個實施例之範例 範例1包括一微電子封裝體，其包含：一封裝體基體；一主動晶粒；以及一記憶體晶粒，其與該封裝體基體及該主動晶粒通訊地耦接，其中該記憶體晶粒包括：在該記憶體晶粒之一第一層處的一第一記憶胞元；在該記憶體晶粒之一第二層處的一第二記憶胞元；以及於該記憶體晶粒中之一通孔，其通訊地耦接該主動晶粒與該封裝體基體。

範例2包括範例1之微電子封裝體，其中該記憶體晶粒係在該封裝體基體與該主動晶粒之間。

範例3包括範例1之微電子封裝體，其中該記憶體晶粒之一作用側係藉由一互連件與該主動晶粒之一作用側耦接。

範例4包括範例1之微電子封裝體，其中該記憶體晶粒具有介於100微米與150微米之間的一z高度。

範例5包括範例1之微電子封裝體，其中該記憶體晶粒具有介於4十億位元組(GB)與16 GB之間的一記憶體容量。

範例6包括範例1之微電子封裝體，其中該主動晶粒及該記憶體晶粒係藉由不同於一導線搭接的一互連件與該封裝體基體通訊地耦接。

範例7包括範例1-6中任一者之微電子封裝體，其中該記憶體晶粒進一步包括在該記憶體晶粒之一第一層處的一第三記憶胞元。

範例8包括範例1-6中任一者之微電子封裝體，其中該第一記憶胞元為一記憶體晶粒。

範例9包括範例1-6中任一者之微電子封裝體，其中該第一記憶胞元係為包括一MOSFET之一DRAM胞元。

範例10包括範例9之微電子封裝體，其中該n型MOSFET係與該記憶體晶粒之一字線、該記憶體晶粒之一位元線、及該記憶體晶粒之一偏壓電壓耦接。

範例11包括一種電子裝置，其包含：一天線，用以促進該電子裝置與另一電子裝置間之無線通訊；以及一微電子封裝體，其與該天線通訊地耦接，其中該微電子封裝體包括：一記憶體晶粒，其與該電子裝置之一封裝體基體通訊地耦接，其中該記憶體晶粒包括在該記憶體晶粒之一第一層處的一第一記憶胞元及在該記憶體晶粒之一第二層處的一第二記憶胞元；以及一SOC，其藉由該記憶體晶粒中之一傳導性元件與該電子裝置之該封裝體基體通訊地耦接。

範例12包括範例11之電子裝置，其中該記憶體晶粒具有小於150微米的一z高度。

範例13包括範例11之電子裝置，其中該記憶體晶粒具有介於4十億位元組(GB)與16 GB之間的一記憶體容量。

範例14包括範例11之電子裝置，其中該第一記憶胞元係為包括一MOSFET之一DRAM胞元。

範例15包括範例11-14中任一者之電子裝置，其中該記憶體晶粒係在該SOC與該封裝體基體之間。

範例16包括範例11-14中任一者之電子裝置，其中該SOC係藉由不同於一導線搭接的一互連件與該封裝體基體通訊地耦接。

範例17包括一種微電子封裝體，其包含：一記憶體晶粒，其與該電子裝置之一封裝體基體通訊地耦接，其中該記憶體晶粒包括：在該記憶體晶粒之一第一層處的一第一記憶胞元，其中該第一記憶胞元包括具一MOSFET之一第一DRAM胞元；在該記憶體晶粒之一第二層處的一第二記憶胞元，其中該第二記憶胞元包括具一n型MOSFET之一第二DRAM胞元；以及一傳導性元件；以及一SOC，其藉由該記憶體晶粒中之該傳導性元件與該電子裝置之該封裝體基體通訊地耦接。

範例18包括範例17之微電子封裝體，其中該記憶體晶粒具有小於100微米的一z高度。

範例19包括範例17之微電子封裝體，其中該記憶體晶粒具有介於4十億位元組(GB)與16 GB之間的一記憶體容量。

範例20包括範例17-19中任一者之微電子封裝體，其中該第一記憶胞元之該n型MOSFET係與該記憶體晶粒之一字線、該記憶體晶粒之一位元線、及該記憶體晶粒之一偏壓電壓耦接。

各種實施例可包括上文所描述的實施例之任何合適組合，包括在上文以聯合形式(及)描述的實施例之替代(或)實施例(例如，「及」可為「及/或」)。此外，一些實施例可包括一或多個製造物件(例如，非暫時性電腦可讀媒體)，具有儲存其上之在被執行時產生上述實施例中任一者之動作的指令。此外，一些實施例可包括具有用於進行上文所描述的實施例之各種操作之任何合適構件的設備或系統。

對所例示實施例的以上描述，包括摘要中所描述者，關於所揭露之精確形式並不意圖為窮盡性的或限制性的。雖然在本文中出於例示性目的描述各個實施例或概念之特定實行方式及範例，但各種等效修改可為可能的，如相關技術領域中之技藝人士所將認知者。可鑒於以上詳細說明、摘要、圖式、或申請專利範圍進行這些修改。

100:微電子封裝體 105:(主動)晶粒 110,135:互連件 115:傳導性元件 120,120a,120b:n型金屬氧化物半導體(NMOS)層 125:互補式金屬氧化物半導體(CMOS)層 130,330:記憶體晶粒 140:(封裝體)基體,記憶胞元 145:邏輯 201,301:胞元板 203,303:電容器 207a,207b:接點 209,309:電晶體 211,311,311a,311b,311c:位元線 217:薄膜電晶體層 219:閘極介電材料 221:金屬閘極 223:閘極接點 227,327a,327b:字線 240,340:記憶胞元 320,320a,320b:NMOS層 325:CMOS層 331,341:選擇電晶體,感測電晶體 337a,337b:解碼器 343a,343b:感測線 347:感測放大器 1500:晶圓 1502:晶粒 1700:IC裝置總成 1702:電路板 1704:封裝體中介件 1706:穿矽通孔(TSV) 1708:通孔 1710:金屬線 1714:嵌入式裝置 1716,1718,1722,1728,1730:耦接組件 1720,1724,1726,1732:IC封裝體 1734:POP結構 1736:中介件上封裝體結構 1740:(第一)面 1742:(第二)面 1800:電氣裝置 1802:處理裝置 1804:記憶體 1806:顯示裝置 1808:音訊輸出裝置 1810:輸出裝置 1812:通訊晶片 1814:電池/電力電路系統 1818:GPS裝置 1820:輸入裝置 1822:天線 1824:音訊輸入裝置

圖1描繪根據各種實施例之具有三維(3D)單片記憶體晶粒之範例微電子封裝體。

圖2描繪根據各種實施例之3D單片記憶體晶粒之一記憶胞元的一範例。

圖3描繪根據各種實施例之3D單片記憶體晶粒之一範例電路架構。

圖4係依據各種實施例之可為或包括一3D單片記憶體晶粒之一晶圓及若干晶粒的一俯視圖。

圖5係依據各種實施例之可包括具有一3D單片記憶體晶粒之一微電子封裝體的一積體電路(IC)裝置總成的一側視橫截面圖。

圖6係依據各種實施例之可包括具有一3D單片記憶體晶粒之一微電子封裝體的一範例電氣裝置的一方塊圖。

100:微電子封裝體

105:(主動)晶粒

110,135:互連件

115:傳導性元件

120a,120b:n型金屬氧化物半導體(NMOS)層

125:互補式金屬氧化物半導體(CMOS)層

130:記憶體晶粒

140:(封裝體)基體，記憶胞元

145:邏輯

Claims (19)

1. 一種微電子封裝體，其包含： 一封裝體基體； 一主動晶粒；以及 一記憶體晶粒，其與該封裝體基體及該主動晶粒通訊式耦接，其中該記憶體晶粒包括： 在該記憶體晶粒之一第一n型金屬氧化物半導體(NMOS)層處的一第一記憶胞元； 在該記憶體晶粒之一第二NMOS層處的一第二記憶胞元； 一互補式金屬氧化物半導體(CMOS)層，其包含用於該記憶體晶粒之控制邏輯；以及 於該記憶體晶粒中的一通孔，其將該主動晶粒與該封裝體基體通訊式耦接。
2. 如請求項1之微電子封裝體，其中該記憶體晶粒係在該封裝體基體與該主動晶粒之間。
3. 如請求項1之微電子封裝體，其中該記憶體晶粒之一作用側係藉由一互連件與該主動晶粒之一作用側耦接。
4. 如請求項1之微電子封裝體，其中該記憶體晶粒具有垂直於該封裝體基體之一面所測量之介於100微米與150微米之間的一z高度。
5. 如請求項1之微電子封裝體，其中該記憶體晶粒具有介於4十億位元組(GB)與16 GB之間的一記憶體容量。
6. 如請求項1之微電子封裝體，其中該主動晶粒及該記憶體晶粒係藉由不同於一導線搭接的一互連件與該封裝體基體通訊地耦接。
7. 如請求項1之微電子封裝體，其中該記憶體晶粒進一步包括在該記憶體晶粒之一第一層處的一第三記憶胞元。
8. 如請求項1之微電子封裝體，其中該第一記憶胞元為一動態隨機存取記憶體(DRAM)胞元，其包括一n型金屬氧化物半導體場效電晶體(MOSFET)。
9. 如請求項8之微電子封裝體，其中該n型MOSFET係與該記憶體晶粒之一字線、該記憶體晶粒之一位元線、及該記憶體晶粒之一偏壓電壓耦接。
10. 一種電子裝置，其包含： 一天線，用以促進該電子裝置與另一電子裝置間之無線通訊；以及 一微電子封裝體，其與該天線通訊地耦接，其中該微電子封裝體包括： 一記憶體晶粒，其與該電子裝置之一封裝體基體通訊地耦接，其中該記憶體晶粒包含： 在該記憶體晶粒之一第一n型金屬氧化物半導體(NMOS)層處的一第一記憶胞元； 在該記憶體晶粒之一第二NMOS層處的一第二記憶胞元；以及 一互補式金屬氧化物半導體(CMOS)層，其包含用於該記憶體晶粒之控制邏輯； 一系統單晶片(SOC)，其藉由該記憶體晶粒中之一傳導性元件與該電子裝置之該封裝體基體通訊地耦接。
11. 如請求項10之電子裝置，其中該記憶體晶粒具有垂直於該封裝體基體之一面所測量之小於150微米的一z高度。
12. 如請求項10之電子裝置，其中該記憶體晶粒具有介於4十億位元組(GB)與16 GB之間的一記憶體容量。
13. 如請求項10之電子裝置，其中該第一記憶胞元為一動態隨機存取記憶體(DRAM)胞元，其包括一n型金屬氧化物半導體場效電晶體(MOSFET)。
14. 如請求項10之電子裝置，其中該記憶體晶粒係在該SOC與該封裝體基體之間。
15. 如請求項10之電子裝置，其中該SOC係藉由不同於一導線搭接的一互連件與該封裝體基體通訊地耦接。
16. 一種微電子封裝體，其包含： 一記憶體晶粒，其與該微電子封裝體之一封裝體基體通訊地耦接，其中該記憶體晶粒包含： 在該記憶體晶粒之一第一n型金屬氧化物半導體(NMOS)層處的一第一記憶胞元，其中該第一記憶胞元包括具一n型金屬氧化物半導體場效電晶體(MOSFET)的一第一動態隨機存取記憶體(DRAM)胞元； 在該記憶體晶粒之一第二NMOS層處的一第二記憶胞元，其中該第二記憶胞元包括具一n型MOSFET之一第二DRAM胞元； 一互補式金屬氧化物半導體(CMOS)層，其包含用於該記憶體晶粒之控制邏輯；及 一傳導性元件；以及 一系統單晶片(SOC)，其藉由該記憶體晶粒中之該傳導性元件與該微電子封裝體之該封裝體基體通訊地耦接。
17. 如請求項16之微電子封裝體，其中該記憶體晶粒具有垂直於該封裝體基體之一面所測量之小於100微米的一z高度。
18. 如請求項16之微電子封裝體，其中該記憶體晶粒具有介於4十億位元組(GB)與16 GB之間的一記憶體容量。
19. 如請求項16之微電子封裝體，其中該第一記憶胞元之該n型MOSFET係與該記憶體晶粒之一字線、該記憶體晶粒之一位元線、及該記憶體晶粒之一偏壓電壓耦接。